Nothing Special   »   [go: up one dir, main page]

KR102435156B1 - 투명 표시 기판 및 투명 표시 장치 - Google Patents

투명 표시 기판 및 투명 표시 장치 Download PDF

Info

Publication number
KR102435156B1
KR102435156B1 KR1020150143067A KR20150143067A KR102435156B1 KR 102435156 B1 KR102435156 B1 KR 102435156B1 KR 1020150143067 A KR1020150143067 A KR 1020150143067A KR 20150143067 A KR20150143067 A KR 20150143067A KR 102435156 B1 KR102435156 B1 KR 102435156B1
Authority
KR
South Korea
Prior art keywords
transparent display
layer
hydrogen
pixel
base substrate
Prior art date
Application number
KR1020150143067A
Other languages
English (en)
Other versions
KR20170043726A (ko
Inventor
정용빈
전보건
조은정
박혜향
양성훈
전우석
전주희
최천기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150143067A priority Critical patent/KR102435156B1/ko
Priority to US15/210,563 priority patent/US10020352B2/en
Publication of KR20170043726A publication Critical patent/KR20170043726A/ko
Application granted granted Critical
Publication of KR102435156B1 publication Critical patent/KR102435156B1/ko

Links

Images

Classifications

    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/326—
    • H01L51/0096—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H01L2227/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

투명 표시 기판은 화소 영역 및 투과 영역을 가지는 베이스 기판, 화소 영역의 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 화소 회로, 베이스 기판 상에 배치되고, 액티브 패턴을 커버하는 게이트 절연막, 게이트 절연막 상에 배치되고, 게이트 전극을 커버하며, 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하는 실리콘 산질화물을 포함하는 층간 절연막 및 화소 영역의 베이스 기판 상부에 배치되고, 화소 회로와 전기적으로 연결되는 화소 전극을 포함할 수 있다. 층간 절연막은 약 1.52원자% 내지 약 5.04원자%의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가질 수 있다.

Description

투명 표시 기판 및 투명 표시 장치{TRANSPARENT DISPLAY SUBSTRATES AND TRANSPARENT DISPLAY DEVICES}
본 발명은 표시 기판 및 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 절연막 적층 구조를 포함하는 투명 표시 기판 및 투명 표시 장치에 관한 것이다.
최근, 유기 발광 표시(Organic Light Emitting Display; OLED) 장치와 같은 표시 장치에 있어서 투과성 또는 투명성을 구현하려는 연구가 지속되고 있다.
투명 표시 장치를 구현하기 위하여, 기판, 전극, 절연막, 캡핑막 등과 같은 다양한 재료들의 조성, 배치, 두께 등 다양한 변수들을 최적화하는 것이 필요하다. 예를 들면, OLED 장치의 경우 서로 다른 물질을 포함하는 다수의 절연막들이 적층되며, 이에 따라 광학적 특성이 저하되어 원하는 투명성을 획득하는 것이 용이하지 않다.
또한, 투명 표시 장치에 포함되는 박막 트랜지스터의 액티브 패턴은 액티브 패턴의 상부 및/또는 하부에 배치되는 절연막의 영향을 받고, 이에 따라, 박막 트랜지스터의 전하 이동도가 낮아지고, 박막 트랜지스터의 신뢰성이 악화될 수 있다.
본 발명의 일 목적은 일정 범위의 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하는 절연막을 포함하고, 투과도가 향상된 투명 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 일정 범위의 전체 수소 농도를 갖는 절연막을 포함하고, 투과도가 향상된 투명 표시 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 일정 범위의 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하는 절연막을 포함하고, 투과도가 향상된 투명 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 상술한 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 예시적인 실시예들에 따른 투명 표시 기판은, 화소 영역 및 투과 영역을 가지는 베이스 기판, 상기 화소 영역의 상기 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 화소 회로, 상기 베이스 기판 상에 배치되고, 상기 액티브 패턴을 커버하는 게이트 절연막, 상기 게이트 절연막 상에 배치되고, 상기 게이트 전극을 커버하며, 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하는 실리콘 산질화물을 포함하는 층간 절연막, 및 상기 화소 영역의 상기 베이스 기판 상부에 배치되고, 상기 화소 회로와 전기적으로 연결되는 화소 전극을 포함할 수 있다. 상기 층간 절연막은 약 1.52원자% 내지 약 5.04원자%의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기판은 폴리이미드계 수지를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 절연막은 실리콘 산질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 투명 표시 기판은 상기 베이스 기판 및 상기 액티브 패턴 사이에 배치되는 배리어막을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배리어막은 실리콘 산질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배리어막은 실리콘-수소(Si-H) 결합을 형성하는 수소를 더 포함하며, 약 1.52원자% 내지 약 5.04원자%의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 투명 표시 기판은 상기 배리어막 및 상기 액티브 패턴 사이에 배치되는 버퍼막을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 버퍼막은 실리콘 산질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 버퍼막은 실리콘-수소(Si-H) 결합을 형성하는 수소를 더 포함하고, 약 1.52원자% 내지 약 5.04원자%의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가질 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 예시적인 실시예들에 따른 투명 표시 기판은, 화소 영역 및 투과 영역을 가지는 베이스 기판, 상기 화소 영역의 상기 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 화소 회로, 상기 베이스 기판 상에 배치되고, 상기 액티브 패턴을 커버하는 게이트 절연막, 상기 게이트 절연막 상에 배치되고, 상기 게이트 전극을 커버하며, 수소를 함유하는 실리콘 산질화물을 포함하는 층간 절연막 및 상기 화소 영역의 상기 베이스 기판 상부에 배치되고, 상기 화소 회로와 전기적으로 연결되는 화소 전극을 포함할 수 있다. 상기 층간 절연막은 약 9.34원자% 내지 약 22.65원자%의 전체 수소 농도를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기판은 폴리이미드계 수지를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 절연막은 실리콘 산질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기판 및 상기 액티브 패턴 사이에 배치되는 배리어막을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배리어막은 실리콘 산질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배리어막은 수소를 더 포함하고, 약 9.34원자% 내지 약 22.65원자%의 전체 수소 농도를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 배리어막 및 상기 액티브 패턴 사이에 배치되는 버퍼막을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 버퍼막은 실리콘 산질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 버퍼막은 수소를 더 포함하고, 약 9.34원자% 내지 약 22.65원자%의 전체 수소 농도를 가질 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 예시적인 실시예들에 있어서, 투명 표시 장치는, 화소 영역 및 투과 영역을 가지는 베이스 기판, 상기 화소 영역의 상기 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 화소 회로, 상기 베이스 기판 상에 배치되고, 상기 액티브 패턴을 커버하는 게이트 절연막, 상기 게이트 절연막 상에 배치되고, 상기 게이트 전극을 커버하며, 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하는 실리콘 산질화물을 포함하는 층간 절연막, 상기 화소 영역의 상기 베이스 기판 상부에 배치되고, 상기 화소 회로와 전기적으로 연결되는 화소 전극, 상기 화소 전극 상에 배치되는 표시층, 상기 표시층 상에 배치되는 대향 전극, 및 상기 투과 영역의 상기 베이스 기판에 제공되는 투과창을 포함할 수 있다. 상기 층간 절연막은 약 1.52원자% 내지 약 5.04원자%의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기판은 폴리이미드계 수지를 포함할 수 있다.
전술한 바와 같이, 본 발명의 예시적인 실시예들에 따르면, 투명 표시 기판의 층간 절연막은 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하는 실리콘 산질화물을 포함하고, 굴절률 변화를 최소화하는 일정 범위의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도 또는 전체 수소 농도를 가질 수 있다. 이에 따라, 굴절률 변화에 따른 투명 표시 기판의 투과도 저하를 방지하고, 투명 표시 기판의 박막 트랜지스터의 전하 이동도를 개선하고, 신뢰성을 확보할 수 있다.
다만, 본 발명의 효과가 전술한 효과들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 투명 표시 기판을 나타내는 평면도이다.
도 2는 예시적인 실시예들에 따른 투명 표시 기판을 나타내는 단면도이다.
도 3은 예시적인 실시예들에 따른 실리콘 산질화물을 포함하는 절연막 내의 수소 농도와 굴절률의 관계를 나타내는 그래프이다.
도 4는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다.
도 5 내지 도 10은 예시적인 실시예들에 따른 투명 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들을 보다 상세하게 설명한다. 도면들에 있어서, 동일한 구성 요소들에 대해서는 동일한 참조 부호들을 사용하고, 동일한 구성 요소들에 대해서는 중복되는 설명을 생략한다.
도 1은 예시적인 실시예들에 따른 투명 표시 기판을 나타내는 평면도이며, 도 2는 예시적인 실시예들에 따른 투명 표시 기판을 나타내는 단면도이다. 예를 들어, 도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 투명 표시 기판(10)은 화소 영역(Pixel Area: PA) 및 투과 영역(Transmittance Area: TA)을 포함할 수 있다.
상기 화소 영역(PA)은 서로 인접하게 배치될 수 있는 적색 화소(Pr), 녹색 화소(Pg) 및 청색 화소(Pb)를 포함할 수 있다. 상기 투과 영역(TA)은 상기 화소 영역(PA)에 인접하여 위치할 수 있다. 도 1에 도시된 바와 같이, 상기 투과 영역(TA)은 상기 적색, 녹색 및 청색 화소들(Pr, Pg, Pb)과 인접하며 실질적으로 연속적으로 연장될 수 있다. 일부 실시예들에 있어서, 상기 투과 영역(TA)은 각각의 상기 적색, 녹색 및 청색 화소들(Pr, Pg, Pb) 별로 패터닝되어 독립적으로 제공될 수도 있다.
상기 화소 영역(PA)의 각 화소에는 박막 트랜지스터(Thin Film Transistor: TFT)와 같은 트랜지스터가 배치될 수 있으며, 여기서 상기 트랜지스터는 데이터 라인(D) 및 스캔 라인(S)과 전기적으로 연결될 수 있다. 도 1에 도시된 바와 같이, 상기 데이터 라인(D)과 상기 스캔 라인(S)은 서로 실질적으로 교차하도록 배치될 수 있고, 이 경우에 상기 데이터 라인(D) 및 상기 스캔 라인(S)의 각 교차 영역 마다 상기 각각의 화소가 정의될 수 있다. 또한, 상기 데이터 라인(D), 상기 스캔 라인(S) 및 상기 트랜지스터에 의해 화소 회로가 정의될 수 있다.
도 1에는 도시되지는 않았으나, 상기 화소 회로는, 예를 들면, 상기 데이터 라인(D)과 실질적으로 평행하게 배치되는 전원 라인을 포함할 수 있다. 또한, 상기 전원 라인 및 상기 트랜지스터와 전기적으로 연결되는 커패시터가 상기 각 화소마다 배치될 수도 있다.
도 1 및 도 2에서는 하나의 트랜지스터만을 도시하였으나, 적어도 2개 이상의 트랜지스터들이 상기 각 화소마다 제공될 수 있다. 예를 들면, 상기 각 화소마다 스위칭 트랜지스터 및 구동 트랜지스터가 제공될 수 있다. 여기서, 상기 커패시터는 상기 스위칭 트랜지스터 및 상기 구동 트랜지스터 사이에 전기적으로 연결될 수 있다.
도 2에 도시된 바와 같이, 상기 투명 표기 기판(10)은 베이스 기판(100), 화소 회로, 게이트 절연막(140), 층간 절연막(160) 및 화소 전극(190)을 포함할 수 있다. 상기 화소 회로는 액티브 패턴, 게이트 전극, 소스 전극(170) 및 드레인 전극(175)을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 투명 표시 기판(10)은 배리어막(110) 및 버퍼막(120)을 추가적으로 구비할 수 있다.
상기 트랜지스터와 상기 커패시터는 상기 화소 영역(PA)에서 상기 베이스 기판(100) 상에 제공되는 버퍼막(120) 상에 배치될 수 있다. 상기 트랜지스터는 제1 액티브 패턴(130), 게이트 절연막(140), 제1 게이트 전극(150), 층간 절연막(160), 소스 전극(170) 및 드레인 전극(175)을 포함할 수 있다. 상기 커패시터는 상기 버퍼막(120) 상에 위치하는 제2 액티브 패턴(135), 게이트 절연막(140) 및 제2 게이트 전극(155)으로 구성될 수 있다.
상기 층간 절연막(160) 상에는 상기 트랜지스터를 커버하는 비아 절연막(180)이 배치될 수 있고, 상기 비아 절연막(180) 상에는 화소 전극(190)과 화소 정의막(195)이 위치할 수 있다.
상기 베이스 기판(100)으로는 투명 절연 기판을 사용할 수 있다. 예를 들면, 상기 베이스 기판(100)은 투명성 및 소정의 유연성을 갖는 폴리머로 이루어질 수 있다. 예시적인 실시예들에 있어서, 상기 베이스 기판(100)은 폴리이미드 계의 수지를 포함할 수 있다. 상기 베이스 기판(100)은 상술한 바와 같이 상기 화소 영역(PA) 및 투과 영역(TA)을 가질 수 있다.
상기 베이스 기판(100) 상에는 상기 배리어막(110)과 상기 버퍼막(120)이 순차적으로 배치될 수 있다. 상기 배리어막(110)과 상기 버퍼막(120)은 실질적으로 상기 베이스 기판(100)의 상면을 전체적으로 커버할 수 있다.
상기 배리어막(110)에 의해 상기 베이스 기판(100)을 통해 침투하는 수분이 차단될 수 있고, 상기 베이스 기판(100) 및 상기 베이스 기판(100) 상에 위치하는 구조물들 사이의 불순물 확산이 실질적으로 방지될 수 있다. 또한, 상기 버퍼막(120)에 의해 상기 불순물 확산이 추가적으로 차단될 수 있으며, 상기 베이스 기판(100) 상에 배치되는 구조물들로부터 발생되는 응력이 실질적으로 완화될 수 있다. 예를 들면, 상기 배리어막(110) 및 상기 버퍼막(120)은 각기 실리콘 산질화물을 포함할 수 있다. 이에 따라, 상기 배리어막(110)과 상기 버퍼막(120)은 실질적으로 실리콘 산질화물을 함유하는 단일 조성을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 배리어막(110) 및 상기 버퍼막(120)은 실리콘-수소(Si-H) 결합을 형성하는 수소를 추가적으로 함유할 수 있다. 일부 실시예들에 있어서, 상기 배리어막(110) 및 상기 버퍼막(120)은 각기 약 9.34원자% 내지 약 22.65원자% 범위의 전체 수소 농도를 가질 수 있다. 다른 실시예들에 있어서, 상기 배리어막(110)과 상기 버퍼막(120)은 각기 약 1.52원자% 내지 약 5.04원자% 범위의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가질 수도 있다. 상기 배리어막(110)과 상기 버퍼막(120)에 함유되는 전체 수소 농도 및 실리콘-수소(Si-H) 결합을 형성하는 수소 농도에 대해서는 다음에 보다 상세하게 설명한다.
상기 화소 영역(PA)의 버퍼막(120) 상에는 상기 액티브 패턴이 배치될 수 있다. 상기 액티브 패턴은 상기 제1 액티브 패턴(130) 및 제2 액티브 패턴(135)으로 구성될 수 있다. 도 2에 도시된 바와 같이, 상기 제1 및 제2 액티브 패턴들(130, 135)은 상기 베이스 기판(100) 상부의 실질적으로 동일한 레벨에 위치할 수 있거나, 실질적으로 동일한 평면 내에 배치될 수 있다.
상기 액티브 패턴은 폴리실리콘과 같은 실리콘 화합물을 포함할 수 있다. 일 실시예에 있어서, 제1 액티브 패턴(130)의 양측 단부들에는 각기 p형 혹은 n형 불순물들을 함유하는 소스 영역 및 드레인 영역이 형성될 수 있다. 제2 액티브 패턴(135) 또한 상기 불순물들을 포함할 수 있고, 이 경우에 상기 불순물들은 실질적으로 제2 액티브 패턴(135) 내에 전체적으로 분산될 수 있다.
일부 실시예들에 있어서, 상기 액티브 패턴은 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide: IGZO), 아연-주석 산화물(Zinc Tin Oxide: ZTO), 또는 인듐-주석-아연 산화물(Indium Tin Zinc Oxide: ITZO)과 같은 산화물 반도체를 포함할 수도 있다.
상기 게이트 절연막(140)은 상기 버퍼막(120) 상에 배치될 수 있고, 상기 액티브 패턴들(130, 135)을 실질적으로 커버할 수 있다. 예시적인 실시예들에 있어서, 상기 게이트 절연막(140)은 실리콘 화합물로 구성될 수 있다. 일부 실시예들에 있어서, 상기 게이트 절연막(140)은 상기 배리어막(110) 및 상기 버퍼막(120)과 유사하게 실질적으로 실리콘 산질화물로 이루어진 단일 구조를 가질 수 있다.
상기 게이트 절연막(140) 상에는 상기 게이트 전극이 배치될 수 있다. 일부 실시예들에 있어서, 상기 게이트 전극은 상기 제1 게이트 전극(150) 및 제2 게이트 전극(155)을 포함할 수 있다. 상기 제1 게이트 전극(150) 및 상기 제2 게이트 전극(155)은 각기 상기 제1 액티브 패턴(130) 및 상기 제2 액티브 패턴(135)의 상부에 위치할 수 있다. 도 2에 도시된 바와 같이, 상기 제1 및 제2 게이트 전극들(130, 135)은 상기 베이스 기판(100) 상의 실질적으로 동일한 레벨에 위치하거나, 실질적으로 동일한 평면 내에 배치될 수 있다.
상기 제1 게이트 전극(150)은 상기 스캔 라인(S)과 전기적으로 연결될 수 있다. 예를 들면, 상기 제1 게이트 전극(150)은 상기 스캔 라인(S)으로부터 분기되어 연장될 수 있다.
상기 게이트 전극은 알루미늄(Al), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc) 등과 같은 금속 물질, 상기 금속들의 합금 또는 상기 금속들의 질화물을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다. 일 실시예에 있어서, 상기 게이트 전극은 저저항화를 위해, 예를 들면 알루미늄과 몰리브덴이 적층된 Al/Mo 구조 혹은 티타늄과 구리가 적층된 Ti/Cu 구조를 가질 수 있다.
상기 층간 절연막(160)은 상기 게이트 절연막(140) 상에 배치되어 상기 게이트 전극들(150, 155)을 실질적으로 커버할 수 있다. 상기 층간 절연막(160)은 실리콘 화합물을 포함할 수 있다. 일부 실시예들에 있어서, 상기 층간 절연막(160)은 상기 배리어막(110) 및 상기 버퍼막(120)과 유사하게 실질적으로 실리콘 산질화물로 구성된 단일 구조를 가질 수 있다.
상기 층간 절연막(160)은 실리콘-수소(Si-H) 결합을 형성하는 수소를 추가적으로 함유할 수 있다. 일부 실시예들에 있어서, 상기 층간 절연막(160)은 약 9.34원자% 내지 약 22.65원자% 범위의 전체 수소 농도를 가질 수 있다. 다른 실시예들에 있어서, 상기 층간 절연막(160)은 약 1.52원자% 내지 약 5.04원자% 범위의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가질 수 있다.
상기 소스 전극(170) 및 드레인 전극(175)은 상기 층간 절연막(160) 및 게이트 절연막(140)을 관통하여 상기 제1 액티브 패턴(130)과 접촉할 수 있다. 상기 소스 전극(170) 및 드레인 전극(175)은 알루미늄, 은, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈륨, 네오디뮴, 스칸듐 등과 같은 금속 물질, 상기 금속들의 합금 또는 상기 금속들의 질화물을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다. 예를 들면, 소스 전극(170) 및 드레인 전극(175)은 예를 들면, 알루미늄 층 및 몰리브덴 층과 같은 서로 다른 2개 이상의 금속층이 적층된 구조를 가질 수도 있다.
상기 소스 전극(170) 및 상기 드레인 전극(175)은 각각 상기 제1 액티브 패턴(130)의 상기 소스 영역 및 상기 드레인 영역에 접촉될 수 있다. 이 경우, 상기 소스 영역과 상기 드레인 영역 사이의 제1 액티브 패턴(130) 부분은 전하가 이동할 수 있는 채널로 제공될 수 있다.
상기 소스 전극(170)은 상기 데이터 라인(D)과 전기적으로 연결될 수 있다. 예를 들면, 상기 소스 전극(170)은 상기 데이터 라인(D)으로부터 분기되어 연장될 수 있다.
전술한 바와 같이, 상기 제1 액티브 패턴(130), 상기 게이트 절연막(140), 상기 제1 게이트 전극(150), 상기 소스 전극(170) 및 상기 드레인 전극(175)을 구비하는 상기 박막 트랜지스터가 제공될 수 있다. 또한, 상기 제2 액티브 패턴(135), 상기 게이트 절연막(140) 및 상기 제2 게이트 전극(155)을 포함하는 상기 커패시터가 제공될 수 있다.
도 2에서는 상기 제1 게이트 전극(150)이 상기 제1 액티브 패턴(130) 상부에 배치되는 탑 게이트(Top Gate) 구조의 박막 트랜지스터가 도시되었으나, 상기 박막 트랜지스터는 상기 제1 게이트 전극(150)이 상기 제1 액티브 패턴(130) 하부에 배치되는 바텀 게이트(Bottom Gate) 구조를 가질 수도 있다.
도 2에 도시된 바와 같이, 상기 배리어막(110), 상기 버퍼막(120), 상기 게이트 절연막(140) 및 상기 층간 절연막(160)은 화소 영역(PA) 및 투과 영역(TA) 모두에 실질적으로 연속적으로 배치될 수 있다.
상술한 바와 같이, 예시적인 실시예들에 따르면, 상기 배리어막(110), 상기 버퍼막(120), 상기 게이트 절연막(140) 및 상기 층간 절연막(160)은 각기 실질적으로 실리콘 산질화물로 이루어진 단일 구조를 가질 수 있다.
종래의 표시 기판에 있어서, 투명 표시 기판에 포함되는 배리어막, 버퍼막, 게이트 절연막 또는 층간 절연막은 각각 실리콘 산화막 및 실리콘 질화막의 적층 구조를 가질 수 있다. 예를 들면, 상기 배리어막 또는 상기 버퍼막의 경우, 투습 차단을 위해 실리콘 질화막을 포함할 수 있다. 그러나, 상기 실리콘 질화막이 적층되는 경우, 응력 또는 스트레스가 증가하여 상기 투명 표시 기판에 포함되는 박막 트랜지스터와 같은 소자의 신뢰성을 저하시킬 수 있다. 이에 따라, 상기 응력 또는 스트레스 완화 혹은 완충을 위해 상기 실리콘 산화막이 추가로 포함될 수 있다.
종래의 표시 기판의 경우, 상기 실리콘 산화막 및 실리콘 질화막이 교대로 반복적으로 적층될 수 있으며, 따라서 복수의 막들 사이의 계면들이 생성될 수 있다. 예를 들면, 투과 영역에서 외광이 주입되는 경우, 상기 계면들에서의 굴절률 차이에 의해 빛의 전반사 혹은 간섭 현상이 초래되어 상기 투명 표시 기판의 투과도가 전체적으로 열화될 수 있다.
이에 반해, 상술한 예시적인 실시예들에 따르면, 상기 배리어막(110), 버퍼막(120), 게이트 절연막(140) 및 층간 절연막(160)은 실질적으로 실리콘 산질화물로 구성된 단일 조성의 단일층 구조를 가질 수 있다. 따라서, 복수의 막들이 적층됨으로 인한 계면들의 수를 감소시킬 수 있으며, 막 조성 또는 물질 변화에 따른 굴절률 변화를 방지할 수 있다. 이에 따라, 투과 영역(TA)에서의 투과도를 향상시킬 수 있다.
추가적으로, 상기 배리어막(110), 버퍼막(120), 게이트 절연막(140) 및 층간 절연막(160)은 실리콘 산질화물을 포함하므로 실리콘 산화물 및 실리콘 질화물이 갖는 장점들을 함께 포괄할 수 있다. 예를 들면, 상기 배리어막(110), 버퍼막(120), 게이트 절연막(140) 및 층간 절연막(160)은 응력 또는 스트레스를 지나치게 발생시키지 않으면서 충분한 투습 및 불순물 확산 방지 효과를 제공할 수 있다.
일반적으로 실리콘 산질화물은 실리콘 질화물보다 적은 양의 수소를 함유할 수 있다. 상기 배리어막, 버퍼막, 게이트 절연막 및 층간 절연막과 같은 절연막들이 상대적으로 적은 양의 수소를 함유하는 경우, 상기 절연막으로부터 박막 트랜지스터의 액티브 패턴에 공급되는 수소의 양이 줄어들고, 상기 박막 트랜지스터의 전하 이동도(mobility)가 상대적으로 낮아질 수 있다. 또한, 상기 절연막들이 함유하는 수소의 양은 상기 절연막들의 굴절률에 영향을 미치고, 이에 따라, 상기 투명 표시 기판의 투과도에 영향을 미칠 수 있다.
도 3은 예시적인 실시예들에 따른 투명 표시 기판의 절연막 내의 수소 농도와 굴절률의 관계를 나타내는 그래프이다.
도 3을 참조하면, 실리콘 산질화물을 포함하는 상기 절연막들의 굴절률은 상기 절연막들에 포함된 수소의 양에 따라 달라질 수 있다. 대략적으로, 상기 절연막들에 포함된 수소의 양이 많아질수록, 상기 절연막들의 굴절률이 증가할 수 있다. 상기 절연막들의 굴절률과 상기 베이스 기판(100)의 굴절률의 차이가 커질수록, 굴절률의 변화에 따른 전반사가 커지고, 상기 투명 표시 기판의 투과율이 낮아질 수 있다.
상술한 일부 실시예들에 따르면, 상기 배리어막(110), 버퍼막(120) 및 층간 절연막(160)은 수소를 함유할 수 있고, 약 9.34원자% 내지 약 22.65원자%의 전체 수소 농도를 가질 수 있다. 상기 베이스 기판(100)이 폴리이미드 계열 수지를 포함하는 경우, 상기 베이스 기판(100)은 약 1.7 내외의 굴절률을 가질 수 있다. 도 3에 도시된 바와 같이, 상기 배리어막(110), 버퍼막(120) 및 층간 절연막(160)이 상술한 범위의 수소 농도를 가지는 경우, 상기 배리어막(110), 버퍼막(120) 및 층간 절연막(160) 각각은 약 1.564 내지 약 1.752의 굴절률을 가질 수 있다. 이 경우, 상기 투명 표시 기판(10)은 약 90% 이상의 투과율을 가질 수 있다. 따라서, 굴절률의 급격한 변화에 따른 빛의 전반사를 최소화하여 상기 투명 표시 기판(10)의 투과도가 향상될 수 있다.
상술한 다른 실시예들에 따르면, 상기 배리어막(110), 버퍼막(120) 및 층간 절연막(160)은 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유할 수 있고, 약 1.52원자% 내지 약 5.04원자% 정도의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가질 수 있다. 상기 배리어막(110), 버퍼막(120) 및 층간 절연막(160) 각각에 포함된 수소는 Si-H, Si-H2 등과 같은 실리콘-수소(Si-H) 결합을 형성하는 수소 원자들로 존재할 수 있다. 상기 실리콘-수소(Si-H) 결합을 형성하는 수소 원자들 중 Si-H는 실리콘과 수소 간의 결합 에너지가 상대적으로 낮아, 수소가 실리콘으로부터 쉽게 떨어져 나갈 수 있고, 상기 수소가 상기 박막 트랜지스터의 제1 액티브 패턴(130)에 공급될 수 있다. 이 경우, 상기 박막 트랜지스터의 전하 이동도가 증가할 수 있다. 이는, 상기 제1 액티브 패턴(130)의 결함 사이트(defect site)를 상기 수소가 메움으로써 상기 박막 트랜지스터의 전하 이동도를 증가시키기 때문인 것으로 추정된다.
또한, 상기 배리어막(110), 버퍼막(120) 및 층간 절연막(160)이 상술한 범위의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가지는 경우, 상기 배리어막(110), 버퍼막(120) 및 층간 절연막(160) 각각은 약 1.564 내지 약 1.752의 굴절률을 가질 수 있다. 이 경우, 상기 투명 표시 기판(10)은 약 90% 이상의 투과율을 가질 수 있다. 따라서, 굴절률의 급격한 변화에 따른 빛의 전반사를 최소화하여 상기 투명 표시 기판(10)의 투과도가 향상될 수 있다.
상기 비아 절연막(180)은 상기 층간 절연막(160) 상에 배치되어 상기 소스 전극(170) 및 드레인 전극(175)을 커버할 수 있다. 상기 비아 절연막(180)은 상기 화소 전극(190)과 드레인 전극(175)을 전기적으로 연결시키는 비아(Via) 구조를 수용할 수 있다. 또한, 상기 비아 절연막(180)은 실질적으로 평탄화층으로 제공될 수 있다.
예를 들어, 상기 비아 절연막(180)은 폴리이미드, 에폭시계 수지, 아크릴계 수지, 폴리에스테르와 같은 유기 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 비아 절연막(180)은 상기 화소 영역(PA) 상에 선택적으로 배치되며, 상기 투과 영역(TA) 상으로는 연장되지 않을 수 있다. 이에 따라, 상기 유기 물질이 상기 투과 영역(TA)에 존재함에 따른 투과도 저하 현상을 방지할 수 있다.
상기 화소 전극(190)은 상기 비아 절연막(180) 상에 배치되며, 상기 비아 절연막(180)을 관통하여 상기 드레인 전극(175)과 접촉 혹은 전기적으로 연결되는 상기 비아 구조를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 화소 전극(190)은 상기 각각의 화소마다 독립적으로 배치될 수 있다.
일 실시예에 있어서, 상기 화소 전극(190)은 반사 전극으로 제공될 수 있다. 이 경우, 상기 화소 전극(190)은 알루미늄, 은, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈륨, 네오디뮴, 스칸듐 등과 같은 금속 물질 또는 이들 금속의 합금을 포함할 수 있다.
일 실시예에 있어서, 상기 화소 전극(190)은 일함수가 높은 투명 도전성 물질을 포함할 수도 있다. 예를 들면, 상기 화소 전극(190)은 인듐 주석 화합물(ITO), 인듐 아연 화합물(IZO), 아연 산화물 또는 인듐 산화물을 포함할 수도 있다.
일 실시예에 있어서, 상기 화소 전극(190)은 상기 투명 도전성 물질 및 상기 금속을 포함하는 복층 구조를 가질 수도 있다.
상기 화소 정의막(195)은 상기 비아 절연막(180) 상에 형성되어, 상기 화소 전극(190)의 주변부를 커버할 수 있다. 상기 화소 정의막(195)은 폴리이미드 수지 또는 아크릴 수지와 같은 투명 유기 물질을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 화소 정의막(195)은 상기 화소 영역(PA)의 비아 절연막(180) 상에 선택적으로 배치되어 상기 화소 전극(190)을 적어도 부분적으로 노출시킬 수 있다. 상기 화소 정의막(195)은 상기 투과 영역(TA) 상으로는 연장되지 않을 수 있다. 일부 실시예들에 있어서, 상기 화소 정의막(195) 및 비아 절연막(180)의 측벽들은 동일한 평면 상에 위치할 수 있다.
도 4는 예시적인 실시예들에 따른 투명 표시 장치를 나타내는 단면도이다. 예를 들어, 도 4는 도 1 및 도 2를 참조로 설명한 투명 표시 기판을 포함하는 유기 발광 표시(OLED) 장치를 예시한다.
한편, 도 1 및 도 2를 참조하여 설명한 투명 표시 기판의 구성 및/또는 구조에 대한 상세한 설명은 생략한다.
도 4를 참조하면, 투명 표시 장치(20)는 상기 투명 표시 기판(10) 상에 순차적으로 적층되는 표시층(210), 대향 전극(220) 및 봉지층(encapsulation film)(230)을 포함할 수 있다.
상기 표시층(210)은 상기 화소 정의막(195) 및 화소 전극(190) 상에 배치될 수 있다. 상기 표시층(210)은 상기 적색 화소(Pr), 녹색 화소(Pg) 및 청색 화소(Pb)마다 독립적으로 패터닝되어 각각의 화소 별로 다른 색의 광들을 발생시키는 유기 발광층을 포함할 수 있다. 상기 유기 발광층은 정공 및 전자에 의해 여기되는 호스트(host) 물질 및 에너지의 흡수와 방출을 통해 발광효율을 증가시키는 도펀트(dopant) 물질을 포함할 수 있다.
일부 실시예들에 있어서, 상기 표시층(210)은 상기 화소 전극(190) 및 유기 발광층 사이에 배치되는 정공 수송층(HTL)을 더 포함할 수 있다. 또한, 상기 표시층(210)은 상기 대향 전극(220) 및 상기 유기 발광층 사이에 배치되는 전자 수송층(ETL)을 더 포함할 수 있다.
상기 정공 수송층은, 예를 들면, 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(NPB), 4,4'-비스[N-(3-메틸페닐)-N-페닐아미노]비페닐(TPD), N,N-디-1-나프틸-N,N-디페닐-1,1-비페닐-4,4-디아민(NPD), N-페닐카바졸, 폴리비닐카바졸 등의 정공 수송 물질을 포함할 수 있다.
상기 전자 수송층은, 예를 들면, 트리스(8-퀴놀리놀라토)알루미늄(Alq3), 2-(4-비페닐릴)-5-(4-터트-부틸페닐-1,3,4-옥시디아졸(PBD), 비스(2-메틸-8-퀴놀리놀라토)-4-페닐페놀라토-알루미늄(BAlq), 바쏘쿠프로인(BCP), 트리아졸(TAZ), 페닐퀴노잘린(phenylquinozaline) 등의 전자 수송 물질을 포함할 수 있다.
일부 실시예들에 있어서, 상기 표시층(210)은 상술한 유기 발광층 대신 액정층을 포함할 수도 있다. 이 경우, 상기 투명 표시 장치(20)는 액정 표시 장치(LCD)로 제공될 수 있다.
상기 표시층(210)은, 도 4에 도시된 바와 같이, 상기 화소 정의막(195)의 측벽 및 상기 화소 정의막(195)에 의해 노출된 상기 화소 전극(190)의 상면 상에 형성되며, 상기 화소 정의막(195)의 상면 상에도 일부 연장될 수 있다. 일부 실시예들에 있어서, 상기 표시층(210)은 상기 화소 정의막(195)의 측벽에 의해 한정되어 각각의 화소마다 독립적으로 배치될 수도 있다.
일부 실시예들에 있어서, 상기 표시층(210)에 포함된 상기 정공 수송층 및/또는 상기 전자 수송층은 복수의 상기 화소들에 연속적이며 공통적으로 제공될 수도 있다.
상기 대향 전극(220)은 상기 화소 정의막(195) 및 표시층(210) 상에 배치될 수 있다. 상기 대향 전극(220)은 상기 표시층(210)을 사이에 두고 상기 화소 전극(190)과 서로 마주보도록 배치될 수 있다.
예시적인 실시예들에 따르면, 상기 대향 전극(220)은 복수의 상기 화소들에 공통적으로 배치되는 공통 전극으로 제공될 수 있다. 또한, 상기 화소 전극(190) 및 대향 전극(220)은 각각 상기 투명 표시 장치(20)의 양극(anode) 및 음극(cathode)으로 제공될 수 있다.
상기 대향 전극(220)은 알루미늄, 은, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈륨, 네오디뮴, 스칸듐 등과 같은 일 함수가 낮은 금속 물질 또는 이들 금속의 합금을 포함할 수 있다.
도 4에 도시된 바와 같이, 상기 표시층(210) 및 대향 전극(220)은 상기 화소 영역(PA) 상에 선택적으로 배치되며, 상기 투과 영역(PA)으로는 실질적으로 연장되지 않을 수 있다. 따라서, 상기 투과 영역(TA)에서의 투과도 감소를 최소화할 수 있다.
상기 봉지층(230)은 상기 화소 영역(PA) 및 투과 영역(TA) 상에서 연속적이며 공통적으로 연장되어, 상기 대향 전극(220) 및 층간 절연막(160)을 커버할 수 있다. 상기 봉지층(230)은, 예를 들어, 실리콘 질화물 및/또는 금속 산화물과 같은 무기 물질을 포함할 수 있다.
일부 실시예들에 있어서, 상기 대향 전극(220) 및 봉지층(230) 사이에 캡핑층이 더 배치될 수도 있다. 상기 캡핑층은 폴리이미드 수지, 에폭시 수지, 아크릴 수지 등과 같은 유기 물질, 또는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다.
상기 투과 영역(TA)에서는 투과창(185)이 정의될 수 있다. 일부 실시예들에 있어서, 상기 투과 영역(TA)의 비아 절연막(180) 부분이 제거될 수 있다. 이에 따라, 실질적으로 동일한 평면 상에서 연장되는 화소 정의막(195) 및 비아 절연막(180)의 측벽들 및 층간 절연막(160)의 상면에 의해 상기 투과창(185)이 정의될 수 있다.
도 5 내지 도 10은 예시적인 실시예들에 따른 투명 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 캐리어 기판(50) 상에 베이스 기판(100)을 형성하고, 상기 베이스 기판(100) 상에 배리어막(110) 및 버퍼막(120)을 순차적으로 형성할 수 있다. 상기 베이스 기판(100)은 화소 영역(PA) 및 투과 영역(TA)으로 구분되며, 상기 배리어막(110) 및 버퍼막(120)은 상기 화소 영역(PA) 및 투과 영역(TA)에 공통으로 연속적으로 형성될 수 있다.
상기 캐리어 기판(50)은 투명 표시 장치(20)의 제조 공정이 진행되는 동안 상기 베이스 기판(100)의 지지체 역할을 수행할 수 있다. 예를 들어, 상기 캐리어 기판(50)으로서 유리 기판 혹은 금속 기판을 사용할 수 있다.
상기 베이스 기판(100)은 폴리이미드 계열 수지와 같은 투명 고분자 수지를 사용하여 형성될 수 있다. 예를 들면, 상기 캐리어 기판(50) 상에 폴리이미드 전구체를 포함하는 전구체 조성물을 스핀 코팅(spin coating) 공정을 통해 도포하여 코팅막을 형성할 수 있다. 이후, 상기 코팅막을 열 경화시켜 베이스 기판(100)을 형성할 수 있다.
상기 폴리이미드 전구체는 디아민(diamine) 및 디무수물(dianhydride)을 포함할 수 있다. 상기 전구체 조성물은 상기 폴리이미드 전구체를 유기 용매에 용해시켜 제조될 수 있다. 상기 유기 용매는 비제한적인 예로서, N-메틸-2-피롤리돈(N-Methyl-2-Pyrrolidone: NMP), 디메틸포름아미드(DMF), 테트라하이드로퓨란(THF), 트리에틸아민(TEA), 에틸아세테이트(ethylacetate), 디메틸설폭사이드(DMSO) 또는 에틸렌글리콜 계열 에테르 용매를 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.
상기 열 경화 공정에 의해 디아민 및 디무수물 사이의 중합이 유도되어 폴리아믹산이 형성되며, 폴리아믹산이 추가로 열 경화되어 탈수 축합이 진행되면서 상기 폴리이미드 계열 수지가 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 배리어막(110) 및 버퍼막(120)은 실리콘 산질화물을 포함하도록 형성될 수 있다. 일부 실시예들에 있어서, 상기 배리어막(110) 및 버퍼막(120)은 실질적으로 실리콘 산질화물로 구성될 수 있다.
예를 들면, 상기 배리어막(110) 및 버퍼막(120)은 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정 등을 통해 형성될 수 있다.
일부 실시예들에 있어서, 상기 캐리어 기판(50)에 부착된 상기 베이스 기판(100)을 CVD 공정 챔버 내에 로딩하고, 상기 베이스 기판(100) 상에 실리콘 산화물 전구체 및 질소 소스를 주입하여 상기 배리어막(110) 및 버퍼막(120)을 형성할 수 있다. 상기 실리콘 산화물 전구체의 예로서 테오스(TetraEthyl OrthoSilicate: TEOS) 또는 피이오엑스(Plasma Enhanced Oxide: PEOX)를 들 수 있다. 상기 질소 소스의 예로서 암모니아(NH3) 가스, 아산화질소(N2O) 가스 등을 들 수 있다.
일부 실시예들에 있어서, 상기 실리콘 산화물 전구체 대신, 실리콘 소스 및 산소 소스를 각각 별도로 상기 공정 챔버 내에 주입할 수 있다. 예를 들면, 상기 실리콘 소스는 실란(SiH4), 디실란(Si2H6), 디클로로실란(SiH2Cl2) 등을 포함할 수 있다. 상기 산소 소스는 산소(O2), 오존(O3) 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배리어막(110) 및 버퍼막(120)은 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하도록 형성될 수 있다. 일부 실시예들에 있어서, 상기 배리어막(110) 및 버퍼막(120)은 약 9.34원자% 내지 약 22.65원자% 범위의 전체 수소 농도를 가지도록 형성될 수 있다. 다른 실시예들에 있어서, 상기 배리어막(110) 및 버퍼막(120)은 약 1.52원자% 내지 약 5.04원자% 범위의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가지도록 형성될 수도 있다. 상기 공정 챔버 내에 주입되는 실란, 디실란 등의 유량을 조절하여 상기 전체 수소 농도 또는 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 조절할 수 있다.
도 6을 참조하면, 상기 버퍼막(120) 상에 추가적인 절연막들 및 화소 회로를 형성할 수 있다.
상기 버퍼막(120) 상에는 제1 및 제2 액티브 패턴들(130, 135)을 형성할 수 있다. 일부 실시예들에 따르면, 상기 버퍼막(120) 상에 비정질 실리콘 또는 폴리실리콘을 사용하여 반도체층을 형성한 후, 상기 반도체층을 패터닝하여 상기 제1 및 제2 액티브 패턴(130, 135)을 형성할 수 있다. 상기 반도체층을 형성한 후, 저온 폴리실리콘(Low Temperature Polycrystalline silicon: LTPS) 공정 또는 레이저 결정화 공정과 같은 결정화 공정을 수행할 수 있다. 다른 실시예들에 있어서, 상기 반도체층은 IGZO, ZTO, ITZO 등과 같은 산화물 반도체를 사용하여 형성될 수도 있다.
상기 버퍼막(120) 상에 상기 액티브 패턴들(130, 135)을 덮는 게이트 절연막(140)을 형성하고, 상기 게이트 절연막(140) 상에 제1 및 제2 게이트 전극들(150, 155)을 형성할 수 있다. 예를 들면, 상기 게이트 절연막(140) 상에 제1 도전막을 형성하고, 상기 제1 도전막을, 예를 들어, 사진 식각 공정을 통해 식각하여 상기 제1 게이트 전극(150) 및 제2 게이트 전극(155)을 형성할 수 있다. 상기 제1 게이트 전극(150) 및 제2 게이트 전극(155)은 상기 게이트 절연막(140)을 사이에 두고 상기 제1 액티브 패턴(130) 및 제2 액티브 패턴(135)과 각각 실질적으로 중첩되도록 패터닝될 수 있다.
상기 제1 도전막은 금속, 상기 금속의 합금 또는 상기 금속의 질화물을 사용하여 형성될 수 있다. 상기 제1 도전막은 복수의 금속층을 적층하여 형성될 수도 있다.
상기 게이트 전극들(150, 155)은 스캔 라인(S)(도 1 참조)과 실질적으로 동시에 형성될 수 있다. 예를 들어, 상기 게이트 전극들(150, 155) 및 스캔 라인(S)은 상기 제1 도전막으로부터 동일한 식각 공정을 통해 형성되며, 상기 스캔 라인(S)은 상기 제1 게이트 전극(150)과 일체로 형성될 수 있다.
일부 실시예들에 있어서, 상기 제1 게이트 전극(150)을 이온 주입 마스크로 사용하여 상기 제1 액티브 패턴(130)에 불순물을 주입함으로써, 상기 제1 액티브 패턴(130)의 양 단부에 소스 영역 및 드레인 영역을 형성할 수 있다.
상기 게이트 절연막(140) 상에 상기 게이트 전극들(150, 155)을 덮는 층간 절연막(160)을 형성하고, 상기 층간 절연막(160) 및 게이트 절연막(140)을 관통하여 상기 제1 액티브 패턴(130)과 접촉하는 소스 전극(170) 및 드레인 전극(175)을 형성할 수 있다. 예를 들어, 상기 층간 절연막(160) 및 게이트 절연막(140)을 부분적으로 식각하여 상기 제1 액티브 패턴(130)을 부분적으로 노출시키는 콘택 홀들을 형성할 수 있다. 이후, 상기 층간 절연막(160) 상에 상기 콘택 홀들을 매립하는 제2 도전막을 형성하고, 상기 제2 도전막을 사진 식각 공정을 통해 패터닝하여 상기 소스 전극(170) 및 드레인 전극(175)을 형성할 수 있다.
상기 소스 전극(170) 및 드레인 전극(175)은 상기 소스 영역 및 드레인 영역과 각각 접촉할 수 있다. 상기 소스 전극(170)은 데이터 라인(D)(도 1 참조)과 일체로 연결되도록 형성될 수 있다. 이 경우, 상기 소스 전극(170), 드레인 전극(175) 및 데이터 라인(D)은 상기 제2 도전막으로부터 동일한 식각 공정을 통해 형성될 수 있다.
상기 제2 도전막은 금속, 상기 금속의 합금 또는 상기 금속의 질화물을 사용하여 형성될 수 있다. 상기 제2 도전막은 복수의 금속층을 적층하여 형성될 수도 있다.
예시적인 실시예들에 있어서, 상기 게이트 절연막(140) 및 층간 절연막(160)은 실리콘 산질화물을 포함하도록 형성될 수 있다. 일부 실시예들에 있어서, 상기 게이트 절연막(140) 및 층간 절연막(160)은 실질적으로 실리콘 산질화물로 구성될 수 있다. 상기 게이트 절연막(140) 및 층간 절연막(160)은 상기 배리어막(110) 및 버퍼막(120)을 형성하는 방법과 실질적으로 동일한 방법으로 형성될 수 있다. 상기 게이트 절연막(140) 및 층간 절연막(150)은 상기 화소 영역(PA) 및 투과 영역(TA) 상에 공통으로 연속적으로 형성되어, 상기 버퍼막(120) 상에 적층될 수 있다.
예시적인 실시예들에 있어서, 상기 층간 절연막(160)은 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하도록 형성될 수 있다. 일부 실시예들에 있어서, 상기 층간 절연막(160)은 약 9.34원자% 내지 약 22.65원자% 범위의 전체 수소 농도를 가지도록 형성될 수 있다. 다른 실시예들에 있어서, 상기 층간 절연막(160)은 약 1.52원자% 내지 약 5.04원자% 범위의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가지도록 형성될 수도 있다. 전술한 바와 같이, 상기 공정 챔버 내에 주입되는 실란, 디실란 등의 유량을 조절하여 상기 층간 절연막(160)의 전체 수소 농도 또는 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 조절할 수 있다.
한편, 상기 제1 도전막 및 상기 제2 도전막은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 열 증착 공정, 진공 증착 공정, 스퍼터링(sputtering) 공정, 원자층 증착(ALD) 공정 또는 프린팅(printing) 공정 중 적어도 하나의 공정을 통해 형성될 수 있다.
상기 화소 영역(PA) 상에는, 상기 소스 전극(170), 드레인 전극(175), 제1 게이트 전극(150), 게이트 절연막(140) 및 제1 액티브 패턴(130)을 포함하는 박막 트랜지스터가 형성되며, 상기 제2 액티브 패턴(135), 게이트 절연막(140) 및 제2 게이트 전극(155)에 의해 정의되는 커패시터가 형성될 수 있다. 이에 따라, 상기 데이터 라인(D), 스캔 라인(S), 상기 박막 트랜지스터, 상기 커패시터 등을 포함하는 상기 화소 회로가 형성될 수 있다.
도 7을 참조하면, 상기 층간 절연막(160) 상에 상기 소스 전극(170) 및 드레인 전극(175)을 커버하는 비아 절연막(180)을 형성할 수 있다. 예를 들어, 상기 비아 절연막(180)은 폴리이미드, 에폭시계 수지, 아크릴계 수지, 폴리에스테르와 같은 투명 유기 물질을 사용하여 형성될 수 있다. 상기 비아 절연막(180)은 충분한 두께로 형성되어 실질적으로 평탄한 상면을 가질 수 있다. 상기 비아 절연막(180)은, 예를 들어, 스핀 코팅 공정 또는 프린팅 공정을 통해 형성될 수 있다.
상기 비아 절연막(180) 상에 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극(190)을 형성할 수 있다. 예를 들어, 상기 비아 절연막(180)을 부분적으로 식각하여 상기 드레인 전극(175)을 노출시키는 비아 홀을 형성할 수 있다. 상기 비아 절연막(180) 및 노출된 드레인 전극(175) 상에 상기 비아 홀을 채우는 제3 도전막을 형성하고, 이를 패터닝하여 상기 화소 전극(190)을 형성할 수 있다.
상기 제3 도전막은 알루미늄, 은, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈륨, 네오디뮴, 스칸듐 등과 같은 금속 물질 또는 이들 금속의 합금을 사용하여, 열 증착 공정, 진공 증착 공정, 스퍼터링 공정, 원자층 적층 공정, 화학 기상 증착 공정, 프린팅 공정 등을 통해 형성될 수 있다. 일 실시예에 있어서, 상기 제3 도전막은 ITO, IZO, 아연 산화물 또는 인듐 산화물과 같은 투명 도전성 물질을 사용하여 형성될 수도 있다.
상기 비아 절연막(180) 상에 화소 정의막(195)을 형성할 수 있다. 상기 화소 정의막(195)은 상기 화소 전극(190)의 주변부 및 상기 투과 영역(TA)을 커버하며, 상기 화소 전극(190)의 상면을 부분적으로 노출시킬 수 있다. 상기 화소 정의막(195)에 의해 각각의 화소들의 상기 화소 전극(190)을 노출시키는 복수의 개구부들이 형성될 수 있다. 상기 화소 정의막(195)은, 예를 들어, 폴리이미드 수지 또는 아크릴 수지와 같은 감광성 유기 물질을 도포한 후, 노광 및 현상 공정을 통해 형성될 수 있다.
도 8을 참조하면, 상기 투과 영역(TA) 상에 형성된 상기 화소 정의막(195) 및 절연막들을 부분적으로 제거하여 투과창(185)을 형성할 수 있다.
예시적인 실시예들에 있어서, 도 8에 도시된 바와 같이, 상기 투과 영역(TA) 상에 형성된 상기 화소 정의막(195) 및 비아 절연막(180)을 제거하여 상기 투과창(185)을 형성할 수 있다. 상기 투과창(185)에 의해 상기 층간 절연막(160)의 상면이 노출될 수 있다. 이 경우, 상기 투과창(185)은 상기 화소 정의막(195) 및 비아 절연막(180)의 측벽들 및 상기 층간 절연막(160)의 상면에 의해 정의될 수 있다.
상기 화소 정의막(195) 및 비아 절연막(180)은 실질적으로 유사한 유기 물질을 포함할 수 있다. 따라서, 상기 화소 정의막(195) 및 비아 절연막(180)은 실질적으로 동일한 식각 공정 또는 현상 공정에 의해 함께 제거될 수 있으므로, 용이하게 상기 투과창(185)을 형성할 수 있다.
도 9를 참조하면, 상기 화소 영역(PA) 상에 선택적으로 표시층(210) 및 대향 전극(220)을 형성하고, 상기 화소 영역(PA) 및 투과 영역(TA)을 공통적으로 커버하는 봉지층(230)을 형성할 수 있다.
상기 표시층(210)은, 예를 들어, 적색, 녹색 또는 청색 발광을 위한 유기 발광 물질을 사용하여 각각의 상기 화소 전극(190) 상에 형성될 수 있다. 예를 들어, 상기 표시층(210)은 적색 화소, 녹색 화소 및 청색 화소가 형성될 영역을 노출시키는 개구부를 포함하는 파인 메탈 마스크(Fine Metal Mask: FMM)를 사용하여 스핀 코팅 공정, 롤 프린팅 공정, 노즐 프린팅 공정, 잉크젯 프린팅 공정 등을 통해 형성될 수 있다. 이에 따라, 각각의 화소 별로 상기 유기 발광 물질을 포함하는 유기 발광층이 형성될 수 있다.
일부 실시예들에 있어서, 상기 유기 발광층 형성 전에 상술한 정공 수송 물질을 사용하여 정공 수송층을 더 형성할 수 있다. 또한, 상기 유기 발광층 상에 상술한 전자 수송 물질을 사용하여 전자 수송층을 더 형성할 수 있다. 상기 정공 수송층 및 상기 전자 수송층은 상기 화소 정의막(195) 및 화소 전극(190) 표면들을 따라 형성되어 복수의 화소들에 공통으로 제공될 수 있다. 이와 달리, 상기 정공 수송층 및 상기 전자 수송층은 상기 유기 발광층과 유사한 공정을 통해 각각의 화소 별로 패터닝될 수도 있다.
상기 표시층(210) 상에는, 예를 들어, 알루미늄, 은, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈륨, 네오디뮴, 스칸듐 등과 같은 일 함수가 낮은 금속 물질 또는 이들 금속의 합금을 증착하여 상기 대향 전극(220)을 형성할 수 있다. 상기 대향 전극(220)은 상기 투과 영역(TA)을 커버하며, 복수의 화소들을 동시에 노출시키는 개구부를 포함하는 마스크를 사용하여 상기 금속 물질을 예를 들면, 스퍼터링 공정을 통해 증착함으로써 형성될 수 있다.
상기 대향 전극(220) 상에는 상기 봉지층(230)을 형성할 수 있다. 상기 봉지층(230)은 상기 대향 전극(220)을 커버하며 상기 투과 영역(TA)까지 연장되어, 상기 투과창(185)의 측벽 및 저면을 따라 형성될 수 있다. 예를 들어, 상기 봉지층(230)은 실리콘 질화물 및/또는 금속 산화물과 같은 무기 물질을 포함하도록 형성될 수 있다.
일 실시예에 있어서, 상기 봉지층(230) 형성 전에 폴리이미드 수지, 에폭시 수지, 아크릴 수지 등과 같은 유기 물질, 또는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 증착하여 캡핑층을 더 형성할 수도 있다.
도 10을 참조하면, 상기 베이스 기판(100)으로부터 상기 캐리어 기판(50)을 분리시킬 수 있다. 예를 들어, 상기 베이스 기판(100)의 저부로 레이저를 조사하여 상기 캐리어 기판(50)을 박리시킬 수 있다. 또한, 상기 레이저 조사 없이 상기 캐리어 기판(50)에 기계적 장력을 가하여 박리시킬 수도 있다.
이상, 본 발명의 실시예들에 따른 투명 표시 기판들 및 투명 표시 장치들에 대하여 도면들을 참조하여 설명하였지만, 상술한 실시예들은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명의 예시적인 실시예들에 따른 투명 표시 기판 및 투명 표시 장치는 투과성이 향상된 플렉서블 표시 장치에 활용될 수 있다. 예를 들어, 상기 투명 표시 기판 및 투명 표시 장치는 컴퓨터, 휴대폰, 스마트폰, 스마트패드, MP3 플레이어 등의 전자 기기뿐만 아니라, 자동차용 내비게이션 또는 헤드 업 디스플레이(head-up display; HUD) 등에도 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
10: 투명 표시 기판 20: 투명 표시 장치
50: 캐리어 기판 100: 베이스 기판
110: 배리어막 120: 버퍼막
130: 제1 액티브 패턴 135: 제2 액티브 패턴
140: 게이트 절연막 150: 제1 게이트 전극
155: 제2 게이트 전극 160: 층간 절연막
170: 소스 전극 175: 드레인 전극
180: 비아 절연막 185: 투과창
190: 화소 전극 195: 화소 정의막
210: 표시층 220: 대향 전극
230: 봉지층 PA: 화소 영역
TA: 투과 영역

Claims (20)

  1. 화소 영역 및 투과 영역을 가지는 베이스 기판;
    상기 화소 영역의 상기 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 화소 회로;
    상기 베이스 기판 상에 배치되고, 상기 액티브 패턴을 커버하는 게이트 절연막;
    상기 게이트 절연막 상에 배치되고, 상기 게이트 전극을 커버하며, 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하는 실리콘 산질화물을 포함하는 층간 절연막; 및
    상기 화소 영역의 상기 베이스 기판 상부에 배치되고, 상기 화소 회로와 전기적으로 연결되는 화소 전극을 포함하며,
    상기 층간 절연막은 1.52원자% 내지 5.04원자%의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가지고,
    상기 층간 절연막은 1.564 내지 1.752의 굴절률을 가지는 것을 특징으로 하는 투명 표시 기판.
  2. 제1항에 있어서, 상기 베이스 기판은 폴리이미드계 수지를 포함하는 것을 특징으로 하는 투명 표시 기판.
  3. 제1항에 있어서, 상기 게이트 절연막은 실리콘 산질화물을 포함하는 것을 특징으로 하는 투명 표시 기판.
  4. 제1항에 있어서, 상기 베이스 기판 및 상기 액티브 패턴 사이에 배치되는 배리어막을 더 포함하는 것을 특징으로 하는 투명 표시 기판.
  5. 제4항에 있어서, 상기 배리어막은 실리콘 산질화물을 포함하는 것을 특징으로 하는 투명 표시 기판.
  6. 제5항에 있어서, 상기 배리어막은 실리콘-수소(Si-H) 결합을 형성하는 수소를 더 포함하며, 1.52원자% 내지 5.04원자%의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가지는 것을 특징으로 하는 투명 표시 기판.
  7. 제4항에 있어서, 상기 배리어막 및 상기 액티브 패턴 사이에 배치되는 버퍼막을 더 포함하는 것을 특징으로 하는 투명 표시 기판.
  8. 제7항에 있어서, 상기 버퍼막은 실리콘 산질화물을 포함하는 것을 특징으로 하는 투명 표시 기판.
  9. 제8항에 있어서, 상기 버퍼막은 실리콘-수소(Si-H) 결합을 형성하는 수소를 더 포함하고, 1.52원자% 내지 5.04원자%의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가지는 것을 특징으로 하는 투명 표시 기판.
  10. 화소 영역 및 투과 영역을 가지는 베이스 기판;
    상기 화소 영역의 상기 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 화소 회로;
    상기 베이스 기판 상에 배치되고, 상기 액티브 패턴을 커버하는 게이트 절연막;
    상기 게이트 절연막 상에 배치되고, 상기 게이트 전극을 커버하며, 수소를 함유하는 실리콘 산질화물을 포함하는 층간 절연막; 및
    상기 화소 영역의 상기 베이스 기판 상부에 배치되고, 상기 화소 회로와 전기적으로 연결되는 화소 전극을 포함하고,
    상기 층간 절연막은 9.34원자% 내지 22.65원자%의 전체 수소 농도를 가지며,
    상기 층간 절연막은 1.564 내지 1.752의 굴절률을 가지는 것을 특징으로 하는 투명 표시 기판.
  11. 제10항에 있어서, 상기 베이스 기판은 폴리이미드계 수지를 포함하는 것을 특징으로 하는 투명 표시 기판.
  12. 제10항에 있어서, 상기 게이트 절연막은 실리콘 산질화물을 포함하는 것을 특징으로 하는 투명 표시 기판.
  13. 제10항에 있어서, 상기 베이스 기판 및 상기 액티브 패턴 사이에 배치되는 배리어막을 더 포함하는 것을 특징으로 하는 투명 표시 기판.
  14. 제13항에 있어서, 상기 배리어막은 실리콘 산질화물을 포함하는 것을 특징으로 하는 투명 표시 기판.
  15. 제14항에 있어서, 상기 배리어막은 수소를 더 포함하고, 9.34원자% 내지 22.65원자%의 전체 수소 농도를 가지는 것을 특징으로 하는 투명 표시 기판.
  16. 제13항에 있어서, 상기 배리어막 및 상기 액티브 패턴 사이에 배치되는 버퍼막을 더 포함하는 것을 특징으로 하는 투명 표시 기판.
  17. 제16항에 있어서, 상기 버퍼막은 실리콘 산질화물을 포함하는 것을 특징으로 하는 투명 표시 기판.
  18. 제17항에 있어서, 상기 버퍼막은 수소를 더 포함하고, 9.34원자% 내지 22.65원자%의 전체 수소 농도를 가지는 것을 특징으로 하는 투명 표시 기판.
  19. 화소 영역 및 투과 영역을 가지는 베이스 기판;
    상기 화소 영역의 상기 베이스 기판 상에 배치되고, 액티브 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 화소 회로;
    상기 베이스 기판 상에 배치되고, 상기 액티브 패턴을 커버하는 게이트 절연막;
    상기 게이트 절연막 상에 배치되고, 상기 게이트 전극을 커버하며, 실리콘-수소(Si-H) 결합을 형성하는 수소를 함유하는 실리콘 산질화물을 포함하는 층간 절연막;
    상기 화소 영역의 상기 베이스 기판 상부에 배치되고, 상기 화소 회로와 전기적으로 연결되는 화소 전극;
    상기 화소 전극 상에 배치되는 표시층;
    상기 표시층 상에 배치되는 대향 전극; 및
    상기 투과 영역의 상기 베이스 기판에 제공되는 투과창을 포함하고,
    상기 층간 절연막은 1.52원자% 내지 5.04원자%의 실리콘-수소(Si-H) 결합을 형성하는 수소 농도를 가지며,
    상기 층간 절연막은 1.564 내지 1.752의 굴절률을 가지는 것을 특징으로 하는 투명 표시 장치.
  20. 제19항에 있어서, 상기 베이스 기판은 폴리이미드계 수지를 포함하는 것을 특징으로 하는 투명 표시 장치.
KR1020150143067A 2015-10-13 2015-10-13 투명 표시 기판 및 투명 표시 장치 KR102435156B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150143067A KR102435156B1 (ko) 2015-10-13 2015-10-13 투명 표시 기판 및 투명 표시 장치
US15/210,563 US10020352B2 (en) 2015-10-13 2016-07-14 Substrate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150143067A KR102435156B1 (ko) 2015-10-13 2015-10-13 투명 표시 기판 및 투명 표시 장치

Publications (2)

Publication Number Publication Date
KR20170043726A KR20170043726A (ko) 2017-04-24
KR102435156B1 true KR102435156B1 (ko) 2022-08-24

Family

ID=58498926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150143067A KR102435156B1 (ko) 2015-10-13 2015-10-13 투명 표시 기판 및 투명 표시 장치

Country Status (2)

Country Link
US (1) US10020352B2 (ko)
KR (1) KR102435156B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102563922B1 (ko) * 2018-09-10 2023-08-04 삼성전자 주식회사 메모리 소자의 제조 방법
CN109638174B (zh) * 2018-11-13 2021-02-26 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
US20220209188A1 (en) * 2019-04-25 2022-06-30 Applied Materials, Inc. Moisture barrier film having low refraction index and low water vapor tramission rate
CN110082977B (zh) * 2019-05-15 2020-11-24 深圳市华星光电技术有限公司 一种tft阵列基板及显示面板
US11289687B2 (en) * 2019-07-04 2022-03-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode (OLED) display panel and electronic device
KR20210019633A (ko) 2019-08-12 2021-02-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN110610962B (zh) * 2019-08-20 2021-02-26 深圳市华星光电半导体显示技术有限公司 透明显示面板
CN110797255B (zh) * 2019-10-14 2022-10-28 长江存储科技有限责任公司 薄膜堆叠结构、三维存储器及其制备方法
CN110993627B (zh) * 2020-01-02 2022-05-17 昆山国显光电有限公司 阵列基板及其制备方法、显示面板
KR20210116762A (ko) 2020-03-13 2021-09-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20210120177A (ko) 2020-03-25 2021-10-07 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 전자 기기
KR20210138826A (ko) 2020-05-12 2021-11-22 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220011842A (ko) * 2020-07-21 2022-02-03 삼성디스플레이 주식회사 전자 장치 및 전자 장치 제조 방법
US11914915B2 (en) * 2021-07-30 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Near eye display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5346497B2 (ja) * 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685395B1 (ko) 2004-06-30 2007-02-22 삼성에스디아이 주식회사 유기전계발광표시장치의 제조방법
JP5740270B2 (ja) 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
JP5779161B2 (ja) 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
KR102115813B1 (ko) 2013-09-05 2020-05-27 엘지디스플레이 주식회사 투명 디스플레이 장치와 이의 구동 방법 및 투명 디스플레이 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5346497B2 (ja) * 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US10020352B2 (en) 2018-07-10
US20170104048A1 (en) 2017-04-13
KR20170043726A (ko) 2017-04-24

Similar Documents

Publication Publication Date Title
KR102435156B1 (ko) 투명 표시 기판 및 투명 표시 장치
US11152439B2 (en) Transparent display device and method of manufacturing transparent display devices
KR102389622B1 (ko) 투명 표시 장치 및 투명 표시 장치의 제조 방법
US12058899B2 (en) Transparent display device and method of manufacturing a transparent display device
KR102370035B1 (ko) 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102416742B1 (ko) 투명 표시 장치
US20170069871A1 (en) Transparent display devices and method of manufacturing the same
US10147775B2 (en) Display substrate, method of manufacturing display substrate, and display device including display substrate
US9806137B2 (en) Display substrates, methods of manufacturing the same and display devices including the same
JP2011091110A5 (ko)
US20160260904A1 (en) Transparent display device and method of manufacturing the same
KR101616929B1 (ko) 유기발광 표시장치 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant