Nothing Special   »   [go: up one dir, main page]

KR102419441B1 - 터치전극들이 내장된 표시패널 및 이를 이용한 표시장치 - Google Patents

터치전극들이 내장된 표시패널 및 이를 이용한 표시장치 Download PDF

Info

Publication number
KR102419441B1
KR102419441B1 KR1020150189607A KR20150189607A KR102419441B1 KR 102419441 B1 KR102419441 B1 KR 102419441B1 KR 1020150189607 A KR1020150189607 A KR 1020150189607A KR 20150189607 A KR20150189607 A KR 20150189607A KR 102419441 B1 KR102419441 B1 KR 102419441B1
Authority
KR
South Korea
Prior art keywords
stage
terminal
transistor
gate
start signal
Prior art date
Application number
KR1020150189607A
Other languages
English (en)
Other versions
KR20170079247A (ko
Inventor
박재현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150189607A priority Critical patent/KR102419441B1/ko
Publication of KR20170079247A publication Critical patent/KR20170079247A/ko
Application granted granted Critical
Publication of KR102419441B1 publication Critical patent/KR102419441B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 목적은, 터치감지기간 동안 지연이 발생된 후단 후단 스테이지의 Q노드로, 전단 스테이지의 출력신호와 동일한 신호를 영상감지기간에 공급할 수 있는, 터치전극들이 내장된 표시패널 및 이를 이용한 표시장치를 제공하는 것이다. 이를 위해, 본 발명에 따른 터치전극들이 내장된 표시패널은, 게이트 라인들과 데이터 라인들과 터치전극들이 내장되어 있는 표시영역 및 표시영역의 외곽에 구비되는 비표시영역을 포함한다. 비표시영역에는 게이트 드라이버가 내장되어 있으며, 게이트 드라이버는, 게이트 라인들과 연결된 스테이지들로 구성된 쉬프트 레지스터 및 스타트 제어부를 포함한다. 스타트 제어부는, 스테이지들 중 전단 스테이지의 출력단 및 스테이지들 중 후단 스테이지의 스타트 트랜지스터와 연결되며, 서로 반대 극성을 갖는 신호들이 공급되는 제1라인 및 제2라인과 연결된 적어도 하나의 스타트 신호 공급기를 포함한다.

Description

터치전극들이 내장된 표시패널 및 이를 이용한 표시장치{DISPLAY PANEL WITH INTEGRATED TOUCH ELECTRODES AND DISPLAY APPARATUS USING THE SAME}
본 발명은 표시패널에 관한 것이며, 특히, 터치전극들 및 게이트 드라이버가 내장되어 있는 표시패널 및 이를 이용한 표시장치에 관한 것이다.
휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(Flat Panel Display)가 이용되고 있다. 평판표시장치(이하, 간단히 '표시장치'라 함)에는, 액정표시장치(Liquid Crystal Display) 및 유기발광표시장치(Organic Light Emitting Display Device) 등이 널리 이용되고 있다.
표시장치는 게이트 드라이버, 데이터 드라이버, 패널 및 제어부 등을 포함한다. 상기 패널은 유기발광패널 또는 액정패널일 수 있다.
도 1은 일반적인 게이트 인 패널 방식의 게이트 드라이버의 구성도이며, 도 2는 도 1에 도시된 게이트 드라이버에서 생성되는 신호들의 파형을 나타낸 예시도이다. 도 2에서 (a)는 게이트 드라이버(20)의 스테이지의 Q노드에 인가되는 전압(VQ)의 파형을 나타낸 예시도이며, (b)는 게이트 드라이버(20)의 스테이지에서 출력되는 게이트 신호(Vg)를 나타낸 예시도이다. 특히, 도 1에 도시된 게이트 드라이버(20)는, 1프레임기간 중에, 영상표시기간과 터치감지기간이 반복적으로 발생되는 표시장치에 적용된다.
게이트 인 패널 방식의 게이트 드라이버(20)는 복수의 스테이지들을 포함하며, 각각의 스테이지는, 게이트 라인으로, 게이트 신호(Vg)를 출력한다. 게이트 신호(Vg)에는 게이트 펄스가 포함되어 있다.
입력장치의 하나인 터치패널이 표시패널에 내장되어 있는 인셀 타입 표시패널에서는, 공통전극이 터치전극의 기능을 수행한다. 따라서, 인셀 타입 표시패널이 구비된 표시장치에서는 터치감지기간과 영상표시기간이 반복된다.
터치감지기간과 영상표시기간은, 1프레임기간을 단위로 반복될 수도 있으나, 1프레임기간 중에 수차례에 걸쳐 반복될 수도 있다.
게이트 드라이버가 집적회로(IC)로 구성되어 인셀 타입 표시패널에 장착될 때, 게이트 드라이버의 게이트 출력 인에이블 신호를 제어하는 것에, 1프레임기간 중에 터치감지기간과 영상표시기간이 수차례에 걸쳐 반복될 수 있다. 그러나, 집적회로(IC)로 구성된 게이트 드라이버가 이용되면 인셀 타입 표시패널의 비표시영역의 크기가 증가된다.
이를 방지하기 위해, 도 1에 도시된 바와 같은 게이트 인 패널 방식의 게이트 드라이버(20)가 인셀 타입 표시패널에 구비될 수 있다.
게이트 인 패널 방식의 게이트 드라이버(20)에서는, 전단스테이지에서 출력된 게이트 펄스가 후단 스테이지의 스타트 신호로서 동작한다. 예를 들어, 도 1에서, 스테이지1에서 출력된 게이트 펄스는 스테이지4의 스타트 신호로서 동작한다. 이 경우, 스테이지1이 전단 스테이지이며, 스테이지4가 후단 스테이지이다.
터치감지기간과 영상표시기간이, 1프레임기간 중에 수차례에 걸쳐 반복되도록 구성된 인셀 타입 표시패널에서, 게이트 인 패널 방식의 게이트 드라이버(20)에 적용되는 후단 스테이지는 전단 스테이지의 출력을 터치감지기간 동안 지연시킨다. 이 경우, 후단 스테이지의 Q노드에 연결된 트랜지스터에서 누설전류가 발생된다. 따라서, 후단 스테이지의 Q노드에서의 전압(VQ_N+3)은, 도 2의 (a)에 도시된 바와 같이, 터치감지기간(T) 동안 감소한다.
터치감지기간(T) 이후, 영상표시기간(D)이 도래하면, 후단 스테이지의 Q노드의 전압이 도 2의 (a)에 도시된 바와 같이, 단계적으로 증가한다. 이에 따라, Q노드에 연결된 풀업 트랜지스터를 통해, 도 2의 (b)에 도시된 바와 같은 파형을 갖는 게이트 펄스가 출력된다. 이 경우, 후단 스테이지에서 출력되는 게이트 펄스의 최대 전압은 Vp가 될 수 있다.
상기한 바와 같은 지연이 없다면, 후단 스테이지에서는 누설전류가 발생되지 않으며, 따라서, Q노드의 전압(VQ_N+3)은 (a)에서 점선으로 표시된 파형으로 표시될 수 있다. 이 경우, Q노드에 연결된 풀업 트랜지스터를 통해 출력되는 게이트 펄스는 (b)에서 점선으로 표시된 파형이 될 수 있다.
도 2의 (a) 및 (b)에 도시된 바와 같이, 터치감지기간(T) 동안 지연이 발생되면, 지연이 없을 때의 Q노드의 전압(VQ(ideal))보다 낮은 전압이 Q노드에 인가되며, 지연이 없을 때의 게이트 펄스의 전압(Vp(ideal))보다 낮은 전압(Vp)을 갖는 게이트 펄스가 출력된다.
이상적인 경우보다 낮은 전압(Vp)을 갖는 게이트 펄스가 출력되면, 각 픽셀에 구비된 스위칭 트랜지스터의 동작이 불안정해지며, 이에 따라, 각 픽셀에 충전되는 전압이 감소될 수 있다. 따라서, 표시장치에서 출력되는 영상의 품질이 불량해질 수 있다.
상술한 문제점을 해결하기 위해 제안된 본 발명의 목적은, 터치감지기간 동안 지연이 발생된 후단 후단 스테이지의 Q노드로, 전단 스테이지의 출력신호와 동일한 신호를 영상감지기간에 공급할 수 있는, 터치전극들이 내장된 표시패널 및 이를 이용한 표시장치를 제공하는 것이다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 터치전극들이 내장된 표시패널은, 게이트 라인들과 데이터 라인들과 터치전극들이 내장되어 있는 표시영역 및 상기 표시영역의 외곽에 구비되는 비표시영역을 포함한다. 이 경우, 상기 비표시영역에는 게이트 드라이버가 내장된다.
상기 게이트 드라이버는, 상기 게이트 라인들과 연결된 스테이지들로 구성된 쉬프트 레지스터 및 스타트 제어부를 포함한다.
상기 스타트 제어부는, 상기 스테이지들 중 전단 스테이지의 출력단 및 상기 스테이지들 중 후단 스테이지의 스타트 트랜지스터와 연결되며, 서로 반대 극성을 갖는 신호들이 공급되는 제1라인 및 제2라인과 연결된 적어도 하나의 스타트 신호 공급기를 포함한다.
본 발명에 의하면, 후단 스테이지의 Q노드에 인가되는 전단 스테이지의 출력이 터치감지기간 동안 감소되더라도, 영상표시기간에 상기 전단 스테이지의 정상적인 출력과 동일한 신호가 후단 스테이지의 Q노드에 인가될 수 있다. 따라서, Q노드에 연결된 풀업 트랜지스터에서 정상적인 프리 차징 기능이 수행될 수 있다. 이에 따라, 후단 스테이지에서 정상적인 레벨 및 파형을 갖는 게이트 펄스가 출력될 수 있다.
도 1은 일반적인 게이트 인 패널 방식의 게이트 드라이버의 구성도.
도 2는 도 1에 도시된 게이트 드라이버에서 생성되는 신호들의 파형을 나타낸 예시도.
도 3은 본 발명에 따른 표시장치의 구성을 나타낸 예시도.
도 4는 본 발명에 따른 표시장치의 구동에 적용되는 터치동기신호의 파형을 나타낸 예시도.
도 5는 본 발명에 따른 터치전극이 내장된 표시패널에 적용되는 게이트 드라이버의 구성을 개략적으로 나타낸 예시도.
도 6은 도 5에 도시된 스타트 신호 공급기와 스테이지의 구성을 나타낸 예시도.
도 7은 본 발명에 따른 표시장치가 동작될 때 발생되는 신호들의 파형을 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명이 상세히 설명된다.
도 3은 본 발명에 따른 표시장치의 구성을 나타낸 예시도이다. 도 4는 본 발명에 따른 표시장치의 구동에 적용되는 터치동기신호의 파형을 나타낸 예시도이다.
본 발명에 따른 표시장치는, 도 3에 도시된 바와 같이, 게이트 라인들(GL1 to GLg), 데이터 라인들(DL1 to DLd), 터치전극(TE)들 및 게이트 드라이버(200)가 내장되어 있는 표시패널(100), 상기 데이터 라인들(DL1 to DLd)로 데이터 전압들을 공급하는 데이터 드라이버(300), 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)를 제어하는 제어부(400) 및 영상표시기간에는 상기 터치전극들로 공통전압을 공급하고, 터치감지기간에는 상기 터치전극들로 터치신호를 공급하는 터치감지부(500)를 포함한다. 상기 표시패널(100)의 비표시영역(120)에 내장되어 있는 상기 게이트 드라이버(200)는, 상기 게이트 라인들(GL1 to GLg)로 게이트 펄스를 순차적으로 공급하는 스테이지들 중 전단 스테이지로부터 출력된 전단 게이트 펄스를, 상기 스테이지들 중 후단 스테이지로 공급하거나, 또는 상기 전단 게이트 펄스를 차단한 후 상기 후단 스테이지의 스타트 신호로 동작하는 지연 스타트 신호를 상기 후단 스테이지로 공급한다.
우선, 상기 표시패널(100)에는 터치전극(TE)들이 내장된다. 상기 터치전극(TE)들은 터치라인들(TL1 to TLx)을 통해 상기 터치감지부(500)와 연결된다. 터치전극(TE)들이 내장된 표시패널(이하, 간단히 '표시패널'이라 함)(100)은, 상기 게이트 라인들(GL1 to GLg)과 상기 데이터 라인들(DL1 to Dld)과 터치전극들이 내장되어 있는 표시영역(110) 및 상기 표시영역(120)의 외곽에 구비되는 비표시영역(120)을 포함한다.
상기 표시영역에는 적어도 두 개의 상기 터치전극(TE)들이 구비된다. 상기 터치전극(TE)들에는 공통전압이 공급되거나 또는 터치신호가 공급된다.
상기 비표시영역(120)에는 상기 게이트 드라이버(200)가 내장되어 있다.
상기 게이트 드라이버(200)는, 상기 게이트 라인들(GL1 to GLg)과 연결된 스테이지들로 구성된 쉬프트 레지스터 및 상기 스테이지들 중 전단 스테이지의 출력단 및 상기 스테이지들 중 후단 스테이지의 스타트 트랜지스터와 연결되며, 서로 반대 극성을 갖는 신호들이 공급되는 제1라인 및 제2라인과 연결된 적어도 하나의 스타트 신호 공급기로 구성된 스타트 제어부를 포함한다.
상기 표시패널(100)에는 복수의 게이트 라인(GL1 to GLg)들과 데이터 라인(DL1 to DLd)들이 구비되며, 복수의 픽셀들이 구비된다.
상기 픽셀의 구조는 상기 표시장치의 종류에 따라 다양하게 변경될 수 있다.
예를 들어, 상기 표시장치가 유기발광표시장치인 경우, 각 픽셀은, 유기발광다이오드, 데이터 라인(DL)과 게이트 라인(GL)에 접속되어 상기 유기발광다이오드를 제어하기 위한 복수의 트랜지스터들, 및 스토리지 커패시터(Cst) 등을 포함하여 구성될 수 있다. 상기 트랜지스터들 중 스위칭 트랜지스터는 상기 게이트 라인 및 상기 데이터 라인과 연결된다. 상기 픽셀에는 터치를 감지하기 위한 상기 터치전극(TE)이 배치될 수 있다.
상기 표시장치가 액정표시장치인 경우, 각 픽셀은, 액정, 상기 터치전극(TE), 픽셀전극 및 스위칭 트랜지스터를 포함하여 구성될 수 있다. 상기 스위칭 트랜지스터는 상기 게이트 라인, 상기 데이터 라인 및 상기 픽셀전극과 연결된다.
본 발명에 따른 표시장치에 구비되는 트랜지스터들은 박막트랜지스터가 될 수 있다.
상기 스위칭 트랜지스터를 구동하기 위해, 상기 게이트 드라이버(200)로부터 게이트 신호가 공급된다.
상기 게이트 신호는, 상기 스위칭 트랜지스터를 턴온시키는 게이트 펄스 및 상기 스위칭 트랜지스터를 턴오프시키는 풀다운 신호를 포함한다. 이 경우, 상기 게이트 펄스와 상기 풀다운 신호를 총칭하여 게이트 신호라 한다.
상기 게이트 펄스는, 상기 게이트 드라이버(200)로부터 상기 게이트 라인들을 통해 상기 픽셀들에 공급된다. 상기 게이트 펄스는 각 게이트 라인으로 순차적으로 공급된다.
상기 게이트 펄스가 공급되지 않는 동안, 상기 게이트 라인으로는, 상기 트랜지스터를 턴오프시키는 상기 풀다운 신호가 공급된다. 상기 풀다운 신호 역시, 상기 게이트 드라이버(200)를 통해, 각 게이트 라인으로 공급된다.
상기 패널(100)의 비표시영역(120)에는 상기 게이트 드라이버(200)가 내장되어 있다. 상기 게이트 드라이버(200)를 구성하는 트랜지스터들 및 각종 소자들은, 상기 픽셀들을 구성하는 상기 스위치 트랜지스터들 및 각종 소자들이 상기 표시패널(100)의 표시영역(110)에 구비될 때, 상기 비표시영역(120)에 구비된다. 이와 같이, 상기 표시패널(100)의 비표시영역(120)에 게이트 드라이버(200)를 내장하는 방식은, 게이트 인 패널(GIP) 방식이라 한다. 본 발명은 게이트 인 패널 방식에 의해 제조된 표시패널(100)에 적용된다.
상기 표시영역(110)에는 적어도 두 개 이상의 터치전극(TE)들이 구비된다. 상기 터치전극(TE)들은 뮤추얼 방식으로 구비될 수도 있으며, 또는 셀프캡 방식으로 구비될 수도 있다. 도 3에는 셀프캡 방식의 터치전극(TE)들이 도시되어 있다.
본 발명에서는 1프레임기간 중에, 영상표시를 위한 영상표시기간(D)과 터치감지를 위한 터치감지기간(T)이, 도 4에 도시된 바와 같이 복수회 반복된다.
본 발명에 따른 표시장치에서는, 손가락과 상기 터치전극(TE)들 간의 캐패시턴스를 이용하여 터치가 감지될 수도 있으며, 액티브 펜과 상기 터치전극(TE)들 간의 캐패시턴스를 이용하여 터치가 감지될 수도 있다. 상기 액티브 펜은 자체적으로 터치신호를 출력할 수도 있다.
다음, 상기 타이밍 컨트롤러(400)는, 미도시된 외부시스템으로부터 입력되는 타이밍 신호, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 상기 게이트 드라이버(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 데이터 드라이버(300)로 전송될 영상데이터를 생성한다.
이를 위해, 상기 타이밍 컨트롤러(400)는, 상기 외부시스템으로부터 입력영상데이터 및 타이밍 신호들을 수신하기 위한 수신부, 각종 제어신호들을 생성하기 위한 제어신호 생성부, 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터를 생성하기 위한 데이터 정렬부 및 상기 제어신호들과 상기 영상데이터를 상기 데이터 드라이버(300)와 상기 게이트 드라이버(200)로 출력하기 위한 출력부를 포함한다.
상기 타이밍 컨트롤러(400)는, 상기 외부시스템으로부터 입력되는 입력영상데이터를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 데이터 드라이버(300)로 전송한다. 이러한 기능은, 상기 데이터 정렬부에서 실행될 수 있다.
상기 타이밍 컨트롤러(400)는 상기 외부시스템으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS) 및 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)를 생성하여, 상기 제어신호들을 상기 데이터 드라이브(300)와 상기 게이트 드라이버(200)로 전송하는 기능을 수행한다. 이러한 기능은, 상기 제어신호 생성부에서 실행될 수 있다.
상기 제어신호 생성부에서 생성되는 게이트 제어신호(GCS)들에는 지연 스타트 신호, 지연 제어신호 및 상기 게이트 드라이버(200)가 동작을 시작하도록 하는 스타트 신호가 포함된다. 상기 지연 스타트 신호, 상기 지연 제어신호 및 상기 스타트 신호는, 이하에서 도 5 내지 도 7을 참조하여 설명된다.
다음, 상기 데이터 드라이버(300)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 디지털 영상데이터를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인에 상기 게이트 펄스가 공급되는 기간마다 1수평라인분의 데이터 전압들을 상기 데이터 라인들(DL1 to DLd)에 공급한다. 상기 데이터 드라이버(300)는, 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 상기 데이터 전압으로 변환시킨 후, 상기 데이터 전압을, 상기 데이터 라인으로 공급한다. 상기 데이터 드라이버(300)는, 상기 타이밍 컨트롤러(400)와 함께 하나의 집적회로(IC)로 형성될 수도 있다. 또한, 상기 데이터 드라이버(300)는 상기 터치감지부(500)와 함께 하나의 집적회로(IC)로 구성될 수 있다.
다음, 상기 터치감지부(500)는 상기 영상표시기간(D)에는 상기 터치전극(TE)들로 공통전압을 공급하며, 상기 터치감지기간(T)에는 상기 터치전극(TE)들로 터치신호를 공급한다.
본 발명에서는, 1프레임기간 중에 도 4에 도시된 바와 같이, 복수의 영상표시기간(D)들 및 복수의 터치감지기간(TE)들이 교대로 반복된다.
상기 터치감지부(500)는 상기 터치신호에 의해, 상기 터치전극(TE)들로부터 수신되는 감지신호들을 이용하여, 상기 표시패널(100)에서의 터치 유무를 판단할 수 있다.
마지막으로, 상기 게이트 드라이버(200)는, 상기에서 설명된 바와 같이, 상기 표시패널(100)의 상기 비표시영역(120)에 실장되며, 이러한 방법은 게이트 인 패널(Gate In Panel : GIP) 방식이라 한다.
상기 게이트 드라이버(200)는, 상기 타이밍 컨트롤러(400)로부터 입력되는 상기 게이트 제어신호에 응답하여, 상기 표시패널(100)의 상기 게이트 라인들(GL1 to GLg)에 게이트 펄스를 순차적으로 공급한다. 이에 따라, 상기 게이트 펄스가 입력되는 해당 수평라인의 각각의 픽셀에 형성되어 있는 스위칭 트랜지스터(TFT)가 턴온되어, 각 픽셀로 영상이 출력될 수 있다.
상기 게이트 드라이버(200)는, 상기 스타트 신호 및 게이트클럭 등을 이용하여, 1프레임기간 동안, 상기 게이트 라인들(GL1 to GLg)에, 상기 게이트 펄스를 순차적으로 공급한다. 여기서, 1프레임기간이란, 상기 표시패널(100)을 통해 하나의 이미지가 출력되는 기간을 말한다.
상기 게이트 드라이버(200)는, 상기 게이트 라인들(GL1 to GLg)로 게이트 펄스를 순차적으로 공급하는 스테이지들 중 전단 스테이지로부터 출력된 전단 게이트 펄스를, 상기 스테이지들 중 후단 스테이지로 공급하거나, 또는 상기 전단 게이트 펄스를 차단한 후 상기 후단 스테이지의 스타트 신호로 동작하는 지연 스타트 신호를 상기 후단 스테이지로 공급한다.
상기 게이트 드라이버(200)의 구체적인 구성 및 기능은, 이하에서, 도 5 내지 도 7을 참조하여 상세히 설명된다.
도 5는 본 발명에 따른 터치전극이 내장된 표시패널에 적용되는 게이트 드라이버의 구성을 개략적으로 나타낸 예시도이며, 특히, 도 3에 도시된 상기 게이트 드라이버(200)의 구성을 개략적으로 나타낸 예시도이다
상기 게이트 드라이버(200)는, 도 5에 도시된 바와 같이, 상기 게이트 라인들(GL1 to GLg)과 연결된 스테이지들(Stage 1 to Stage n)(211)로 구성된 쉬프트 레지스터(210) 및 상기 스테이지들(Stage 1 to Stage n) 중 전단 스테이지의 출력단 및 상기 스테이지들 중 후단 스테이지의 스타트 트랜지스터와 연결되며, 서로 반대 극성을 갖는 신호들(V_LHB1, V_LHB2)이 공급되는 제1라인(L1) 및 제2라인(L2)과 연결된 적어도 하나의 스타트 신호 공급기(221)로 구성된 스타트 제어부(220)를 포함한다.
상기 쉬프트 레지스터(210)는 복수의 스테이지들(Stage 1 to Stage n)을 포함한다. 상기 스테이지들(Stage 1 to Stage n)은 상기 게이트 라인들(GL1 to GLg)로 순차적으로 게이트 펄스를 공급한다.
이하의 설명에서, 스타트 신호는 각 스테이지가 동작을 시작하도록 하는 신호를 의미한다. 이 경우, 스테이지들(Stage 1 to Stage n)들 중 적어도 하나는 상기 제어부(400)로부터 전송되는 스타트 신호(Vst)에 의해 구동을 시작하며, 나머지 스테이지들 각각은, 전단 스테이지에서 출력되는 게이트 펄스를 스타트 신호로서 이용한다.
즉, 상기 쉬프트 레지스터(210)에서는, 상기 전단스테이지에서 출력된 게이트 펄스가 후단 스테이지의 스타트 신호로서 동작한다.
예를 들어, 상기 제어부(400)로부터 전송되는 스타트 신호(Vst)는, 상기 스테이지들(Stage 1 to Stage n) 중 적어도 어느 하나를 구동시킨다. 이에 따라, 상기 게이트 드라이버(200)가 동작을 시작한다. 도 5에는 상기 스타트 신호(Vst)가 세 개의 스테이지들(Stage 1 to Stage 3)을 구동시키는 게이트 드라이버(200)가 본 발명의 일예로서 도시되어 있다. 상기 스타트 신호(Vst)가 구동시키는 스테이지들의 개수는, 다양하게 변경될 수 있다.
스테이지1에서 출력된 게이트 펄스는 스테이지4의 스타트 신호로서 동작한다. 이 경우, 스테이지1이 전단 스테이지이며, 스테이지4가 후단 스테이지이다.
또한, 도 5에서, 스테이지2에서 출력된 게이트 펄스는 스테이지5의 스타트 신호로서 동작한다. 이 경우, 스테이지2가 전단 스테이지이며, 스테이지5가 후단 스테이지이다.
상기 전단 스테이지 및 상기 후단 스테이지는 게이트 펄스의 입출력 방향에 의해 결정된다. 따라서, 상기 스테이지들(Stage 1 to Stage n) 각각은, 전단 스테이지가 될 수도 있으며, 또는 후단 스테이지가 될 수도 있다.
예를 들어, 상기 예에서, 상기 스테이지4는 후단 스테이지이다. 그러나, 상기 스테이지4에서 출력된 게이트 펄스는 상기 스타트 신호 공급기(221)를 통해 스테이지7로 입력된다. 이 경우, 상기 스테이지4는 전단 스테이지가 되며, 상기 스테이지7은 후단 스테이지가 된다.
상기 전단 스테이지와 상기 후단 스테이지 사이에 배치된 스테이지들의 개수는 다양하게 변경될 수 있다. 도 5에는, 상기 전단 스테이지와 상기 후단 스테이지 사이에 두 개의 스테이지들이 배치되어 있는 게이트 드라이버(200)가 본 발명의 일예로서 도시되어 있다.
상기한 바와 같이, 각 스테이지는 게이트 신호(Vg)를 출력한다. 상기 게이트 신호(Vg)에는 상기 게이트 펄스 및 상기 풀다운 신호가 포함된다.
상기 스타트 제어부(220)는 적어도 하나의 스타트 신호 공급기(221)를 포함한다.
상기 스타트 신호 공급기(221)는 상기 전단 스테이지의 상기 출력단으로부터 출력된 전단 게이트 펄스를, 상기 후단 스테이지로 공급하거나, 상기 전단 게이트 펄스를 차단한 후 상기 제1라인(L1)을 통해 공급되는 상기 지연 스타트 신호(V_LHB1)를 상기 후단 스테이지로 공급한다.
상기 스타트 신호 공급기(221)는 상기 제1라인(L1) 및 상기 제2라인(L2)을 통해, 상기 지연 스타트 신호(V_LHB1) 및 상기 지연 제어신호(V_LHB2)를 수신한다.
상기 스타트 신호 공급기(221)는 상기 전단 스테이지로부터 출력된 게이트 펄스를 그대로 상기 후단 스테이지의 스타트 신호로 입력하거나, 또는 상기 전단 스테이지로부터 출력된 게이트 펄스를 차단한 후, 상기 지연 스타트 신호(V_LHB1)를 상기 후단 스테이지의 스타트 신호로 입력한다.
상기 스타트 신호 공급기(221)는 도 5에 도시된 바와 같이, 모든 후단 스테이지들에 연결될 수도 있으며, 또는, 터치감지기간 동안 게이트 펄스를 출력하지 않으며, 상기 터치감지기간 이후에 도래하는 영상표시기간에 게이트 펄스를 출력하는 후단 스테이지에만 연결될 수 있다.
예를 들어, 100개의 게이트 라인이 구비되어 있고, 제1영상표시기간 동안 제1게이트 라인 내지 제10게이트 라인들로 게이트 펄스들이 출력되고, 제1터치감지기간 동안 터치신호가 상기 터치전극들로 공급되고, 제2영상표시기간 동안 제11게이트 라인 내지 제20게이트 라인들로 게이트 펄스들이 출력되며, 제2터치감지기간 동안 터치신호가 상기 터치전극들로 공급된다고 가정할 때, 1프레임기간 동안 10번의 영상표시기간들 및 10번의 터치감지기간들이 반복적으로 발생된다.
이 경우, 상기 스테이지들 중 상기 터치감지기간 동안 게이트 펄스를 출력하지 않는 스테이지들의 개수는 9가 될 수 있다. 그 이유는, 제10터치감지기간 이후는 블랭크 타임이 도래하며, 따라서, 제10터치감지기간 동안 게이트 펄스를 출력하지 않는 스테이지는 없을 수 있기 때문이다. 따라서, 상기 예에서는, 9개의 스테이지들에만 상기 스타트 신호 공급기(221)가 연결될 수 있다.
도 6은 도 5에 도시된 스타트 신호 공급기와 스테이지의 구성을 나타낸 예시도이며, 특히, m+3번째 스테이지(Stage_m+3) 및 상기 m+3번째 스테이지(Stage_m+3)와 연결되어 있는 스타트 신호 공급기(221)의 구성을 나타낸 예시도이다.
상기 스타트 신호 공급기(221)는, 상기 m+3번째 스테이지(Stage_m+3)의 전단 스테이지의 출력단과 연결되며, 서로 반대 극성을 갖는 신호들이 공급되는 상기 제1라인(L1) 및 상기 제2라인(L2)과 연결된다.
상기 스타트 신호 공급기(221)는 상기 전단 스테이지의 상기 출력단으로부터 출력된 전단 게이트 펄스(GP_m)를, 상기 m+3번째 스테이지(Stage_m+3)로 공급하거나, 상기 전단 게이트 펄스(GP_m)를 차단한 후 상기 제1라인(L1)을 통해 공급되는 상기 지연 스타트 신호(V_LHB1)를 상기 제m+3번째 스테이지(Stage_m+3)로 공급한다.
여기서, 상기 제m+3번째 스테이지(Stage_m+3)는 상기 후단 스테이지의 기능을 수행한다. 이하에서는, 상기 제m+3번째 스테이지를 간단히 상기 후단 스테이지(Stage_m+3)라 한다. 도 5에서, 전단 스테이지와 후단 스테이지 사이에는 두 개의 스테이지들이 배치되어 있다. 따라서, 도 6에 도시된 상기 후단 스테이지(Stage_m+3)의 전단 스테이지는 제m번째 스테이지이다. 이 경우, 상기 제m번째 스테이지에서 출력되는 전단 게이트 신호(Vg_m)는 제m번째 게이트 펄스(GP_m)를 포함한다.
상기 스타트 신호 공급기(221)는, 도 6에 도시된 바와 같이, 상기 제1라인(L1)을 통해 공급되는 상기 지연 스타트 신호(V_LHB1)를 상기 후단 스테이지(Stage_m+3)로 공급하거나 또는 차단하는 제1스위칭부 및 상기 전단 스테이지의 상기 출력단으로부터 출력된 상기 전단 게이트 펄스(GP_m)를 상기 후단 스테이지(Stage_m+3)로 공급하거나 또는 차단하는 제2스위칭부를 포함한다.
상기 제1스위칭부는 제1단자, 제2단자 및 제3단자를 포함하는 제1트랜지스터(T1)가 될 수 있으며, 상기 제2스위칭부는 제1단자, 제2단자 및 제3단자를 포함하는 제2트랜지스터(T2)가 될 수 있다.
상기 제1트랜지스터(T1)의 상기 제1단자는 상기 제1라인(L1)과 연결되고, 상기 제1트랜지스터의 상기 제2단자는 상기 제1단자와 연결되고, 상기 제1트랜지스터의 상기 제3단자는 상기 제2트랜지스터의 제2단자 및 상기 후단 스테이지(211)와 연결된다.
상기 제2트랜지스터(T2)의 상기 제1단자는 상기 제2트랜지스터(T2)를 제어하는 상기 지연 제어신호(V_LHB2)가 공급되는 상기 제2라인(L2)과 연결되고, 상기 제2트랜지스터의 상기 제2단자는 상기 제1트랜지스터(T1)의 상기 상기 제3단자 및 상기 후단 스테이지(211)와 연결되며, 상기 제2트랜지스터(T2)의 상기 제3단자는 상기 전단 스테이지와 연결된다.
상기 후단 스테이지(211)는, 상기 스타트 신호 공급기(221)로부터 상기 전단 게이트 펄스(GP_m) 또는 상기 지연 스타트 신호(V_LHB1)를 공급받아, Q노드(Q)로 Q노드 전압(VQ_m+3)을 출력하는 스타트 트랜지스터(Tvst), 게이트가 상기 Q노드(Q)에 연결되어 있으며, 상기 Q노드 전압(VQ_m_3)에 의해 클럭(CLK_m+3)을 이용하여 게이트 펄스(GP_m+3)를 출력하는 풀업 트랜지스터(Tup), 상기 풀업 트랜지스터(Tup)를 리셋시키기기 위한 리셋 트랜지스터(Tr) 및 상기 게이트 펄스(GP_m+3)가 출력되지 않는 기간에 풀다운 신호를 게이트 라인으로 출력하는 풀다운 트랜지스터(Td)를 포함한다.
상기 스타트 트랜지스터(Tvst)의 제1단자(게이트)는 상기 스타트 신호 공급기(221)와 연결되고, 제2단자는 상기 Q노드를 통해 상기 풀업 트랜지스터(Tup)의 제1단와 연결되며, 제3단자는 상기 스타트 신호 공급기(221)와 연결된다. 따라서, 상기 스타트 트랜지스터(Tvst)의 상기 제1단자와 상기 제2단자로는 동일한 신호가 공급된다.
상기 풀업 트랜지스터(Tup)의 제1단자는 상기 Q노드를 통해 상기 스타트 트랜지스터(Tvst)의 제2단자와 연결되고, 제2단자는 게이트 라인 및 상기 풀다운 트랜지스터(Td)의 제3단자와 연결되며, 제3단자는 상기 클럭(CLK_m+3)을 공급하는 클럭 공급단자(15)와 연결된다.
상기 리셋 트랜지스터(Tr)의 제1단자는 리셋 전압(Vrest)을 공급하는 리셋 단자(13)와 연결되고, 제2단자는 저전압(VSS)을 공급하는 저전압 공급단자(14) 및 상기 풀다운 트랜지스터의 제2단자와 연결되며, 제3단자는 상기 Q노드를 통해 상기 풀업 트랜지스터(Tup)의 제1단자와 연결된다.
상기 풀다운 트랜지스터(Td)의 제1단자는 풀다운 제어신호(Vd)를 공급하는 풀다운 제어단자(16)와 연결되고, 제2단자는 상기 저전압 공급단자(14) 및 상기 리셋 트랜지스터(Tr)의 제2단자와 연결되며, 제3단자는 상기 게이트 라인 및 상기 풀업 트랜지스터(Tup)의 제2단자와 연결된다.
상기 후단 스테이지(Stage_m+3)의 구성은 도 5에 도시된 모든 스테이지들(Stage 1 to Stage n)에 동일하게 적용될 수 있다.
따라서, 상기 전단 스테이지도, 상기 후단 스테이지와 동일한 형태로 형성될 수 있다.
또한, 도 6에 도시된 상기 후단 스테이지(Stage_m+3)는 기본적인 구성들만을 포함하고 있다. 따라서, 상기 후단 스테이지(Stage_m+3)를 포함한 상기 스테이지들(Stage 1 to Stage n)의 구조는, 도 6에 도시된 구조에 한정되지 않고, 다양한 형태로 변경될 수 있다.
상기 스타트 신호 공급기(211)는 상기 스타트 트랜지스터(Tvst)와 연결되고, 상기 후단 스테이지(Stage_m+3)에서, 상기 스타트 트랜지스터(Tvst)의 출력단과 연결된 Q노드(Q)는 상기 풀업 트랜지스터(Tup)와 연결되며, 상기 풀업 트랜지스터(Tup)는 상기 게이트 라인과 연결된다.
상기 스타트 신호 공급기(211)는, 상기 전단 게이트 펄스(GP_m)를, 상기 후단 스테이지(Stage_m+3)로 공급하거나, 상기 전단 게이트 펄스(GP_m)를 차단한 후 상기 제1라인(L1)을 통해 공급되는 상기 지연 스타트 신호(V_LHB1)를 상기 후단 스테이지(Stage_m+3)로 공급한다. 상기 스타트 제어부(220)에는 적어도 하나의 상기 스타트 신호 공급기(211)가 포함될 수 있다.
상기 스타트 신호 공급기(211)는, 1프레임기간에 적어도 2회이상 반복되는 영상표시기간(D)들 및 터치감지기간(T)들 중, 제k영상표시기간과 상기 제k영상표시기간에 연속되는 제k터치감지기간에는 전단 게이트 펄스(GP_m)를 상기 후단 스테이지(Stage_m+3)로 전달하며, 상기 제k터치감지기간(T) 이후에 도래하는 제k+1영상표시기간에는 상기 전단 스테이지로부터 출력된 게이트 펄스(GP_m)를 차단한 후 지연 스타트 신호(V_LHB1)를 상기 후단 스테이지(Stage_m+3)로 공급한다.
상기 게이트 드라이버(200)의 구동 방법은, 이하에서, 도 7을 참조하여 설명된다.
도 7은 본 발명에 따른 표시장치가 동작될 때 발생되는 신호들의 파형을 나타낸 예시도이다. (a)는 상기 전단 스테이지의 클럭 공급단자(15)로 입력되는 클럭(CLK_m)을 나타낸 예시도이고, (b)는 상기 전단 스테이지의 스타트 신호(VST_m)를 나타낸 예시도이고, (c)는 상기 전단 스테이지의 Q노드 전압(VQ_m)을 나타낸 예시도이며, (d)는 상기 전단 스테이지에서 출력되는 전단 게이트 신호(Vg_m)를 나타낸 예시도이다. 또한, (e)는 상기 후단 스테이지(Stage_m+3)의 클럭 공급단자(15)로 입력되는 클럭을 나타낸 예시도이고, (f)는 상기 후단 스테이지(Stage_m+3)로 입력된 상기 전단 게이트 신호(Vg_m)를 나타낸 예시도이고, (g)는 상기 지연 스타트 신호(V_LHB1)를 나타낸 예시도이고, (h)는 상기 지연 제어신호(V_LHB2)를 나타낸 예시도이고, (i)는 상기 후단 스테이지(Stage_m+3)의 Q노드 전압(VQ_m+3)을 나타낸 예시도이며, (j)는 상기 후단 스테이지(Stage_m+3)에서 출력되는 후단 게이트 신호(Vg_m+3)를 나타낸 예시도이다. (f)에 도시된 신호는 상기 후단 스테이지(Stage_m+3)의 스타트 신호(VST_m+3)를 나타내며, 특히, 상기 스타트 신호(VST_m+3)는 상기 스타트 신호 공급기(221)를 통해 상기 스타트 트랜지스터(Tvst)로 공급되는 상기 전단 게이트 신호(Vg_m)를 나타낸다.
본 발명의 전체적인 구동 방법을 설명하기 전에, 상기 스타트 신호 공급기(221)의 동작 방법을 간단히 설명하면 다음과 같다.
상기 제1라인(L1)을 통해 공급되는 상기 지연 스타트 신호(V_LHB1)의 위상과, 상기 제2라인(L2)을 통해 공급되는 상기 지연 제어신호(V_LHB2)의 위상은 반대이다.
상기 제1트랜지스터(T1)와 상기 제2트랜지스터(T2)가 N타입 트랜지스터일 때, 영상표시기간에, 상기 지연 제어신호(V_LHB2)는 하이레벨을 가지며, 상기 지연 스타트 신호(V_LHB1)는 로우레벨을 갖는다. 따라서, 상기 제1트랜지스터(T1)는 턴오프되며, 상기 제2트랜지스터(T2)는 턴온된다.
상기 제2트랜지스터(T2)가 턴온되면, 상기 전단 게이트 펄스(GP_m)가 상기 제2트랜지스터(T2)를 통해 상기 후단 스테이지(Stage_m+3)의 스타트 트랜지스터(Tvst)의 제1단자 및 제3단자로 공급된다.
따라서, 상기 전단 게이트 펄스(GP_m)는 상기 후단 스테이지에서 상기 Q노드 전압(VQ_m+3)의 기능을 수행한다. 이후, 지속적으로 상기 영상표시기간이 유지된다면, 상기 풀업 트랜지스터는 상기 Q노드 전압(VQ_m+3) 및 클럭(CLK_m+3)에 의해 정상적으로 후단 게이트 펄스(GP_m+3)를 출력한다.
그러나, 상기 영상표시기간 이후에, 상기 터치감지기간이 도래하면, 상기 전단 게이트 펄스(GP_m)는 상기 제2트랜지스터(T2)를 통해 상기 후단 스테이지(Stage_m+3)의 스타트 트랜지스터(Tvst)에 인가된 후 상기 터치감지기간 동안 감소된다.
상기 터치감지기간이 지나가고, 다시 영상표시기간이 도래하면, 상기 지연 제어신호(V_LHB2)는 로우레벨을 가지며, 상기 지연 스타트 신호(V_LHB1)는 하이레벨을 갖는다. 따라서, 상기 제1트랜지스터(T1)는 턴온되며, 상기 제2트랜지스터(T2)는 턴오프된다.
상기 제2트랜지스터(T2)가 턴오프되면, 상기 전단 게이트 펄스(GP_m)는 더 이상 상기 후단 스테이지(Stage_m+3)로 공급되지 않는다.
상기 제1트랜지스터(T1)가 턴온되면, 하이레벨을 갖는 상기 지연 스타트 신호(V_LHB1)가 상기 후단 스테이지(Stage_m+3)의 상기 스타트 트랜지스터(Tvst)의 제1단자 및 제3단자로 공급된다.
상기 지연 스타트 신호(V_LHB1)는 상기 전단 스테이지에서 출력되는 상기 전단 게이트 펄스(GP_m)와 동일한 크기 및 펄스폭을 갖는 신호이다. 부연하여 설명하면, 상기 지연 스타트 신호(V_LHB1)는 영상표시기간 동안 상기 스타트 트랜지스터(Tvst)로 정상적으로 공급되는 상기 전단 게이트 펄스(GP_m)와 동일한 신호이다.
따라서, 상기 지연 스타트 신호(V_LHB1)는 상기 후단 스테이지(Stage_m+3)에서 상기 Q노드 전압(VQ_m+3)의 기능을 수행한다.
이에 따라, 상기 풀업 트랜지스터는 상기 Q노드 전압(VQ_m+3) 및 클럭(CLK_m+3)에 의해 정상적으로 후단 게이트 펄스(GP_m+3)를 출력한다.
부연하여 설명하면, 상기 후단 스테이지(Stage_m+3)가 동작을 시작한 후, 후단 게이트 펄스(GP_m+3)를 출력할 때 까지의 기간이, 터치감지기간이 아니라면, 상기 스타트 신호 공급기(211)의 상기 제2트랜지스터(T2)가 턴온되며, 이에 따라, 상기 전단 게이트 펄스(GP_m)가 상기 후단 스테이지(Stage_m+3)의 스타트 신호의 기능을 수행한다. 따라서, 상기 후단 스테이지(Stage_m+3)는 상기 전단 게이트 펄스(GP_m)에 의해 후단 게이트 펄스(GP_m+3)를 출력한다.
그러나, 상기 후단 스테이지(Stage_m+3)가 동작을 시작한 후, 후단 게이트 펄스(GP_m+3)를 출력할 때 까지의 기간이, 터치감지기간이라면, 상기 터치감지기간 이후의 영상표시기간에 상기 스타트 신호 공급기(211)의 상기 제2트랜지스터(T2)는 턴오프되며, 상기 제1트랜지스터(T1)가 턴온된다.
이에 따라, 상기 제1트랜지스터(T1)를 통해 공급되는 상기 지연 스타트 신호(V_LHB1)가 상기 후단 스테이지(Stage_m3)의 스타트 신호의 기능을 수행한다. 따라서, 상기 후단 스테이지(Stage_m+3)는 상기 지연 스타트 신호(V_LHB1)에 의해 후단 게이트 펄스(GP_m+3)를 출력한다.
본 발명에 따른 표시장치의 전체적인 구동 방법을 설명하면 다음과 같다. 이하에서는, 특히, 상기 후단 스테이지(Stage_m+3)가 동작을 시작한 후, 후단 게이트 펄스(GP_m+3)를 출력할 때 까지의 기간이, 터치감지기간일 때의 상기 표시장치의 구동 방법이 설명된다.
우선, 상기 전단 스테이지에서는, 영상출력기간(D) 동안, 상기 클럭(CLK_m)과, 상기 스타트 신호(VST_m)와, 상기 Q노드 전압(VQ_m)에 의해 상기 전단 게이트 신호(Vg_m)가 출력된다. 특히, 상기 전단 게이트 신호(Vg_m) 중 상기 전단 게이트 펄스(GP_m)는 상기 스타트 신호 공급기(221)를 통해 상기 후단 스테이지(Stage_m+3)로 공급된다.
상기 과정은, 도 7에 도시된 제1기간(X1) 동안 진행된다.
다음, 상기 전단 게이트 펄스(GP_m)가 출력된 이후, 터치감지기간(T)이 도래한다.
영상표시기간(D) 이후 터치감지기간(T)이 도래하더라도, (g) 및 (h)에 도시된 바와 같은 파형을 갖는 상기 지연 스타트 신호(V_LHB1) 및 상기 지연 제어신호(V_LHB2)에 의해, 상기 제2트랜지스터(T2)는 턴온상태를 유지하고, 상기 제1트랜지스터(T1)는 턴오프상태를 유지한다.
따라서, 상기 전단 게이트 펄스(GP_m)는 지속적으로 상기 후단 스테이지(Stage_m+3)의 상기 스타트 트랜지스터(Tvst)에 공급되어, 스타트 신호(VST_m+3)로서의 기능을 수행한다. 그러나, 상기 터치감지기간(T)에, 상기 클럭 공급단자(15)로 클럭(CLK_m+3)이 공급되지 않기 때문에, 상기 후단 스테이지(Stage_m+3)로부터 후단 게이트 펄스(GP_m+3)가 출력되지 않는다.
이 경우, 상기 스타트 트랜지스터(Tvst)에 공급된 상기 전단 게이트 펄스(GP_m), 즉, 상기 스타트 신호(VST_m+3)는 지속적으로 감소한다.
따라서, 상기 후단 스테이지(Stage_m+3)의 상기 Q노드 전압(VQ_m+3) 역시, 지속적으로 감소한다.
상기 과정은, 도 7에 도시된 제2기간(X2) 동안 진행된다.
다음, 상기 터치감지기간(T) 이후의 영상표시기간(D)이 도래하기 직전에, 상기 지연 스타트 신호(V_LHB1) 및 상기 지연 제어신호(V_LHB2)의 극성이 반전되며, 이에 따라, 상기 제2트랜지스터(T2)는 턴오프되고, 상기 제1트랜지스터(T1)는 턴온된다.
상기 과정은, 도 7에 도시된 제3기간(X3) 동안 진행된다. 상기 제2기간(X2) 및 상기 제3기간(X3)은 상기 터치감지기간(T)에 포함된다.
상기 제2트랜지스터(T2)가 턴오프되고, 상기 제1트랜지스터(T1)가 턴온됨에 따라, 상기 지연 스타트 신호(V_LHB1)가 상기 제1트랜지스터(T1)를 통해 상기 후단 스테이지(Stage_m+3)의 상기 스타트 트랜지스터(Tvst)의 제1단자로 공급된다.
이에 따라, 상기 스타트 트랜지스터(Tvst)에서 정상적으로 프리차징이 발생된다.
마지막으로, 상기 영상표시기간(D)이 도래하면, 상기 클럭 공급단자(15)로 클럭(CLK_m+3)이 공급된다.
상기 Q노드 전압(VQ_m+3)이 상기 지연스타트 신호(V_LHB1)에 의해 정상적으로 프리차징 되어 있기 때문에, 상기 클럭(CLK_m+3)에 의해 상기 Q노드 전압(VQ_m+3)은 정상적인 레벨까지 상승될 수 있다. 상기 Q노드 전압(VQ_m+3)이 정상적인 레벨까지 상승되기 때문에, 상기 Q노드 전압(VQ_m+3)에 의해 상기 풀업 트랜지스터(Tup)가 정상적으로 턴온될 수 있다.
이에 따라, 상기 풀업 트랜지스터(Tup)를 통해, 정상적인 레벨 및 파형을 갖는 후단 게이트 펄스(GP_m+3)가 게이트 라인으로 출력될 수 있다.
상기 과정은, 도 7에 도시된 제4기간(X4) 동안 진행된다. 상기 제4기간은 상기 터치감지기간(T) 이후에 도래하는 영상표시기간이다. 상기 제1기간(X1)은 상기 터치감지기간(T)이 도래하기 이전의 영상표시기간이다.
본 발명을 간단히 정리하면 다음과 같다.
상기한 바와 같은 본 발명에 의하면, 전단 게이트 펄스(GP_m)가 출력된 후, 터치감지기간이 도래하면, 상기 터치감지기간 동안, 상기 전단 게이트 펄스(GP_m)의 누설이 발생된다.
그러나, 상기 터치감지기간 이후의 영상표시기간에, 상기 후단 스테이지(Stage_m+3)는 상기 전단 게이트 펄스(GP_m)를 스타트 신호로 이용하지 않는다.
상기 전단 게이트 펄스(GP_m) 대신, 상기 후단 스테이지(Stage_m+3)는 정상적인 레벨 및 파형을 갖는 상기 지연 스타트 신호(V_LHB1)를 스타트 신호로 이용한다.
따라서, 상기 후단 스테이지(Stage_m+3)는 정상적인 레벨 및 파형을 갖는 상기 후단 게이트 펄스(GP_m+3)를 출력할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 표시패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 제어부
210 : 쉬프트 레지스터 220 : 스타트 제어부
221 : 스타트 신호 공급기

Claims (9)

  1. 게이트 라인들과 데이터 라인들과 터치전극들이 내장되어 있는 표시영역; 및
    상기 표시영역의 외곽에 구비되는 비표시영역을 포함하고,
    상기 비표시영역에는 게이트 드라이버가 내장되어 있으며,
    상기 게이트 드라이버는,
    상기 게이트 라인들과 연결된 스테이지들로 구성된 쉬프트 레지스터; 및
    적어도 하나의 스타트 신호 공급기로 구성된 스타트 제어부를 포함하고,
    상기 적어도 하나의 스타트 신호 공급기는 상기 스테이지들 중 전단 스테이지의 출력단 및 상기 스테이지들 중 후단 스테이지의 스타트 트랜지스터와 연결되고,
    상기 적어도 하나의 스타트 신호 공급기는 서로 반대 극성을 갖는 신호들이 공급되는 제1라인 및 제2라인과 연결되고,
    상기 스타트 신호 공급기는,
    상기 제1라인을 통해 공급되는 지연 스타트 신호만을 상기 후단 스테이지로 공급하거나 또는 차단하는 제1스위칭부; 및
    상기 전단 스테이지의 상기 출력단으로부터 출력된 전단 게이트 펄스를 상기 후단 스테이지로 공급하거나 또는 차단하는 제2스위칭부를 포함하고,
    상기 제1스위칭부는 제1단자, 제2단자 및 제3단자를 포함하는 제1트랜지스터이고,
    상기 제2스위칭부는 제1단자, 제2단자 및 제3단자를 포함하는 제2트랜지스터이고,
    상기 제1트랜지스터의 상기 제1단자는 상기 제1라인과 연결되고, 상기 제1트랜지스터의 상기 제2단자는 상기 제1단자와 연결되고, 상기 제1트랜지스터의 상기 제3단자는 상기 제2트랜지스터의 제2단자 및 상기 후단 스테이지와 연결되며,
    상기 제2트랜지스터의 상기 제1단자는 상기 제2트랜지스터를 제어하는 지연 제어신호가 공급되는 상기 제2라인과 연결되고, 상기 제2트랜지스터의 상기 제2단자는 상기 제1트랜지스터의 상기 제3단자 및 상기 후단 스테이지와 연결되며, 상기 제2트랜지스터의 상기 제3단자는 상기 전단 스테이지와 연결되는 터치전극들이 내장된 표시패널.
  2. 제 1 항에 있어서,
    상기 스테이지들은 상기 게이트 라인들로 순차적으로 게이트 펄스를 공급하며, 상기 스타트 신호 공급기는 상기 전단 스테이지의 상기 출력단으로부터 출력된 전단 게이트 펄스를, 상기 후단 스테이지로 공급하거나, 상기 전단 게이트 펄스를 차단한 후 상기 제1라인을 통해 공급되는 지연 스타트 신호를 상기 후단 스테이지로 공급하는 터치전극들이 내장된 표시패널.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 표시영역에는 공통전압이 공급되거나 터치신호가 공급되는 적어도 두 개의 터치전극들이 구비되는 터치전극들이 내장된 표시패널.
  6. 제 1 항에 있어서,
    상기 스타트 신호 공급기는 상기 스타트 트랜지스터와 연결되고,
    상기 후단 스테이지에서, 상기 스타트 트랜지스터의 출력단과 연결된 Q노드는 풀업 트랜지스터와 연결되며,
    상기 풀업 트랜지스터는 게이트 라인과 연결되어 있는 터치전극들이 내장된 표시패널.
  7. 게이트 라인들, 데이터 라인들, 터치전극들 및 게이트 드라이버가 내장되어 있는 표시패널;
    상기 데이터 라인들로 데이터 전압들을 공급하는 데이터 드라이버;
    상기 게이트 드라이버와 상기 데이터 드라이버를 제어하는 제어부; 및
    영상표시기간에는 상기 터치전극들로 공통전압을 공급하고, 터치감지기간에는 상기 터치전극들로 터치신호를 공급하는 터치감지부를 포함하고,
    상기 표시패널의 비표시영역에 내장되어 있는 상기 게이트 드라이버는, 상기 게이트 라인들로 게이트 펄스를 순차적으로 공급하는 스테이지들 중 전단 스테이지로부터 출력된 전단 게이트 펄스를, 상기 스테이지들 중 후단 스테이지로 공급하거나, 또는 상기 전단 게이트 펄스를 차단한 후 상기 후단 스테이지의 스타트 신호로 동작하는 지연 스타트 신호를 상기 후단 스테이지로 공급하고,
    상기 게이트 드라이버는,
    상기 게이트 라인들로 순차적으로 게이트 펄스를 공급하는 스테이지들로 구성된 쉬프트 레지스터; 및
    상기 전단 게이트 펄스를, 상기 후단 스테이지로 공급하거나, 상기 전단 게이트 펄스를 차단한 후 제1라인을 통해 공급되는 상기 지연 스타트 신호를 상기 후단 스테이지로 공급하는 적어도 하나의 스타트 신호 공급기로 구성되는 스타트 제어부를 포함하고,
    상기 적어도 하나의 스타트 신호 공급기는 상기 스테이지들 중 전단 스테이지의 출력단 및 상기 스테이지들 중 후단 스테이지의 스타트 트랜지스터와 연결되고,
    상기 적어도 하나의 스타트 신호 공급기는 서로 반대 극성을 갖는 신호들이 공급되는 제1라인 및 제2라인과 연결되고,
    상기 스타트 신호 공급기는,
    상기 제1라인을 통해 공급되는 지연 스타트 신호만을 상기 후단 스테이지로 공급하거나 또는 차단하는 제1스위칭부; 및
    상기 전단 스테이지의 상기 출력단으로부터 출력된 전단 게이트 펄스를 상기 후단 스테이지로 공급하거나 또는 차단하는 제2스위칭부를 포함하고,
    상기 제1스위칭부는 제1단자, 제2단자 및 제3단자를 포함하는 제1트랜지스터이고,
    상기 제2스위칭부는 제1단자, 제2단자 및 제3단자를 포함하는 제2트랜지스터이고,
    상기 제1트랜지스터의 상기 제1단자는 상기 제1라인과 연결되고, 상기 제1트랜지스터의 상기 제2단자는 상기 제1단자와 연결되고, 상기 제1트랜지스터의 상기 제3단자는 상기 제2트랜지스터의 제2단자 및 상기 후단 스테이지와 연결되며,
    상기 제2트랜지스터의 상기 제1단자는 상기 제2트랜지스터를 제어하는 지연 제어신호가 공급되는 상기 제2라인과 연결되고, 상기 제2트랜지스터의 상기 제2단자는 상기 제1트랜지스터의 상기 제3단자 및 상기 후단 스테이지와 연결되며, 상기 제2트랜지스터의 상기 제3단자는 상기 전단 스테이지와 연결되는 표시장치.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 스타트 신호 공급기는,
    1프레임기간에 적어도 2회이상 반복되는 영상표시기간들 및 터치감지기간들 중, 제k영상표시기간과 상기 제k영상표시기간에 연속되는 제k터치감지기간에는 상기 전단 게이트 펄스를 상기 후단 스테이지로 전달하며, 상기 제k터치감지기간 이후에 도래하는 제k+1영상표시기간에는 상기 전단 스테이지로부터 출력된 게이트 펄스를 차단한 후 지연 스타트 신호를 상기 후단 스테이지로 공급하는 표시장치.
KR1020150189607A 2015-12-30 2015-12-30 터치전극들이 내장된 표시패널 및 이를 이용한 표시장치 KR102419441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150189607A KR102419441B1 (ko) 2015-12-30 2015-12-30 터치전극들이 내장된 표시패널 및 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189607A KR102419441B1 (ko) 2015-12-30 2015-12-30 터치전극들이 내장된 표시패널 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20170079247A KR20170079247A (ko) 2017-07-10
KR102419441B1 true KR102419441B1 (ko) 2022-07-08

Family

ID=59355257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189607A KR102419441B1 (ko) 2015-12-30 2015-12-30 터치전극들이 내장된 표시패널 및 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102419441B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572378B1 (ko) * 2014-08-04 2015-11-27 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080483B1 (ko) * 2013-09-05 2020-02-25 엘지디스플레이 주식회사 인셀 터치 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572378B1 (ko) * 2014-08-04 2015-11-27 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치

Also Published As

Publication number Publication date
KR20170079247A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
US10656743B2 (en) Display apparatus
US9997112B2 (en) Display device
CN110262696B (zh) 栅极驱动器电路和触摸屏集成式显示装置
KR102268965B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102120070B1 (ko) 표시장치 및 그 구동방법
US20150310812A1 (en) Source driver
US20150325200A1 (en) Source driver and display device including the same
US8988472B2 (en) Scan driving device and driving method thereof
KR102381884B1 (ko) 디스플레이 장치
US8912996B2 (en) Scan driver and driving method thereof
CN108428426B (zh) 显示面板及显示装置
US9117512B2 (en) Gate shift register and flat panel display using the same
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
US10885863B2 (en) Shifting register and driving method thereof, driving circuit, and driving method of panel
KR102276866B1 (ko) 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치
KR102391616B1 (ko) 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치
KR102034057B1 (ko) 평판 표시 장치
KR102402607B1 (ko) 게이트 드라이버 및 이를 이용한 표시장치
KR102381628B1 (ko) 디스플레이 장치
KR101989931B1 (ko) 액정표시장치
KR102419441B1 (ko) 터치전극들이 내장된 표시패널 및 이를 이용한 표시장치
KR20160094531A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102457161B1 (ko) 게이트 드라이버가 내장된 표시패널 및 이를 이용한 표시장치
KR20170015704A (ko) 게이트 드라이버 및 이를 이용한 표시장치
KR102000055B1 (ko) 쉬프트 레지스터 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant