Nothing Special   »   [go: up one dir, main page]

KR102401722B1 - 하단 링 및 중간 에지 링 - Google Patents

하단 링 및 중간 에지 링 Download PDF

Info

Publication number
KR102401722B1
KR102401722B1 KR1020217014539A KR20217014539A KR102401722B1 KR 102401722 B1 KR102401722 B1 KR 102401722B1 KR 1020217014539 A KR1020217014539 A KR 1020217014539A KR 20217014539 A KR20217014539 A KR 20217014539A KR 102401722 B1 KR102401722 B1 KR 102401722B1
Authority
KR
South Korea
Prior art keywords
ring
edge ring
edge
guide channels
guide
Prior art date
Application number
KR1020217014539A
Other languages
English (en)
Other versions
KR20210059797A (ko
Inventor
히란 라지따 라쓰나신게
숀 이 에스 토카이린
존 맥체스니
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Priority to KR1020227017008A priority Critical patent/KR102617972B1/ko
Publication of KR20210059797A publication Critical patent/KR20210059797A/ko
Application granted granted Critical
Publication of KR102401722B1 publication Critical patent/KR102401722B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/049—Focusing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

하단 링이 이동가능한 에지 링을 지지하도록 구성된다. 에지 링은 기판 지지부에 대해 상승 및 하강되도록 구성된다. 하단 링은 단차진 상부 표면, 환형 내경, 환형 외경, 하부 표면, 및 하단 링의 하부 표면으로부터 상부 표면으로 하단 링을 관통하여 제공된 복수의 수직 가이드 채널들을 포함한다. 가이드 채널들 각각은 가이드 채널보다 작은 직경을 갖는 제 1 영역을 포함하고, 및 가이드 채널들은 에지 링을 상승 및 하강시키기 위해 각각의 리프트 핀들을 수용하도록 구성된다.

Description

하단 링 및 중간 에지 링{BOTTOM AND MIDDLE EDGE RINGS}
관련 출원들에 대한 교차 참조
본 명세는 2017년 7월 24일 출원된 국제 특허 출원 제 PCT/US2017/043527 호의 주제와 관련된다. 참조된 출원의 전체 명세는 참조로서 본 명세서에 인용된다.
본 명세는 기판 프로세싱 시스템들의 이동가능한 (moveable) 에지 링들과 관련된다.
본 명세서에 제공된 배경기술 설명은 일반적으로 본 명세의 맥락을 제공하기 위한 것이다. 본 발명자들의 성과로서 본 배경기술 섹션에 기술되는 정도의 성과 및 출원시 종래 기술로서 인정되지 않을 수도 있는 기술의 양태들은 본 명세에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 반도체 웨이퍼들과 같은 기판들을 처리하도록 사용될 수도 있다. 기판 상에서 수행될 수도 있는 예시적인 프로세스들은 이로 제한되는 것은 아니지만, CVD (chemical vapor deposition), ALD (atomic layer deposition), 도전체 에칭, 및/또는 다른 에칭, 증착, 또는 세정 프로세스들을 포함한다. 기판은 기판 프로세싱 시스템의 프로세싱 챔버의 페데스탈, ESC (electrostatic chuck), 등과 같은 기판 지지부 상에 배치될 수도 있다. 에칭 동안, 하나 이상의 전구체들을 포함하는 가스 혼합물들은 프로세싱 챔버 내로 도입될 수도 있고 플라즈마가 화학 반응들을 명세하도록 사용될 수도 있다.
기판 지지부는 웨이퍼를 지지하도록 구성된 세라믹 층을 포함할 수도 있다. 예를 들어, 웨이퍼는 프로세싱 동안 세라믹 층에 클램핑될 수도 있다. 기판 지지부는 기판 지지부의 외측 부분 (예를 들어, 외부 및/또는 주변부에 인접한) 둘레에 배치된 에지 링을 포함할 수도 있다. 에지 링은 기판 위의 볼륨에 플라즈마를 한정하고, 플라즈마에 의해 유발된 부식으로부터 기판 지지부를 보호하는, 등을 하도록 제공될 수도 있다.
하단 링이 이동가능한 에지 링을 지지하도록 구성된다. 에지 링은 기판 지지부에 대해 상승 및 하강되도록 구성된다. 하단 링은 단차진 상부 표면, 환형 내경, 환형 외경, 하부 표면, 및 하단 링의 하부 표면으로부터 하단 링을 관통하여 상부 표면으로 제공된 복수의 수직 가이드 채널들을 포함한다. 가이드 채널들 각각은 가이드 채널보다 작은 직경을 갖는 제 1 영역을 포함하고, 및 가이드 채널들은 에지 링을 상승 및 하강시키기 위해 각각의 리프트 핀들을 수용하도록 구성된다.
다른 특징들에서, 가이드 채널의 직경은 0.063" 내지 0.067"이다. 가이드 채널들 각각은 하단 링의 하부 표면 상의 캐비티를 포함하고, 캐비티들은 가이드 채널들보다 큰 직경을 갖는다. 가이드 채널들과 캐비티들 간의 전이부들은 챔퍼링된다 (chamfered). 챔퍼링된 전이부들은 0.020" 내지 0.035"의 높이 및 폭 그리고 40° 내지 50°의 각도를 갖는다. 상부 표면 내 단차의 내경은 적어도 13.0"이다.
다른 특징들에서, 하단 링의 상부 표면으로부터 상향으로 연장하는 가이드 피처를 포함한다. 가이드 채널들은 가이드 피처를 통과한다. 가이드 피처는 가이드 채널들의 제 1 영역들을 포함한다. 상부 표면은 내측 환형 림 (rim) 을 포함하고, 그리고 가이드 피처 및 내측 환형 림은 홈부를 형성한다. 가이드 피처의 높이는 내측 환형 림의 높이보다 높다. 가이드 피처의 제 1 상부 코너부 및 제 2 상부 코너부 중 적어도 하나는 챔퍼링된다. 상부 표면은 내측 환형 림 및 외측 환형 림을 포함하고, 가이드 피처 및 내측 환형 림은 제 1 홈부를 형성하고, 그리고 가이드 피처 및 외측 환형 림은 제 2 홈부를 형성한다.
다른 특징들에서, 상부 표면은 적어도 2 번의 방향의 변화들을 포함한다. 상부 표면은 적어도 5 번의 방향의 변화들을 포함한다. 상부 표면은 적어도 5 개의 교번하는 수직 경로 및 수평 경로를 포함한다. 하단 링은 제 1 외경 및 제 1 외경보다 큰 제 2 외경을 갖는다. 하단 링은 하단 링의 외경으로부터 방사상으로 외측으로 연장하는 환형 립 (lip) 을 포함한다. 하부 표면은 기판 지지부의 베이스플레이트의 볼트 홀들과 정렬되도록 구성된 복수의 캐비티들을 포함한다.
중간 링이 하단 링 상에 배치되고 이동가능한 에지 링을 지지하도록 구성된다. 에지 링은 기판 지지부에 대해 상승 및 하강되도록 구성된다. 중간 링은, 단차진 상부 표면, 환형 내경, 환형 외경, 하부 표면, 환형 외경을 형성하는 가이드 피처, 환형 내경을 형성하는 내측 환형 림, 및 가이드 피처와 내측 환형 림 사이에 형성된 홈부를 포함한다.
다른 특징들에서, 가이드 피처의 제 1 상부 코너부 및 제 2 상부 코너부 중 적어도 하나는 챔퍼링된다. 중간 링은 "U" 형상이다. 상부 표면은 적어도 4 번의 방향 변화들을 포함한다. 상부 표면은 적어도 5 개의 교번하는 수직 표면 및 수평 표면을 포함한다.
본 명세의 추가 적용가능 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시를 목적으로 의도되고, 본 명세의 범위를 제한하는 것으로 의도되지 않았다.
본 명세는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 명세에 따른, 예시적인 프로세싱 챔버의 기능적 블록도이다.
도 2a는 본 명세에 따른, 하강된 위치의 예시적인 이동가능한 에지 링을 도시한다.
도 2b는 본 명세에 따른, 상승된 위치의 예시적인 이동가능한 에지 링을 도시한다.
도 3a는 본 명세에 따른, 이동가능한 에지 링을 포함하는 제 1 예시적인 기판 지지부를 도시한다.
도 3b는 본 명세에 따른, 이동가능한 에지 링을 포함하는 제 2 예시적인 기판 지지부를 도시한다.
도 4a는 본 명세에 따른, 이동가능한 에지 링을 포함하는 제 3 예시적인 기판 지지부를 도시한다.
도 4b는 본 명세에 따른, 이동가능한 에지 링을 포함하는 제 4 예시적인 기판 지지부를 도시한다.
도 4c는 본 명세에 따른, 이동가능한 에지 링을 포함하는 제 5 예시적인 기판 지지부를 도시한다.
도 5a는 본 명세에 따른, 이동가능한 에지 링을 포함하는 제 6 예시적인 기판 지지부를 도시한다.
도 5b는 본 명세에 따른, 이동가능한 에지 링을 포함하는 제 7 예시적인 기판 지지부를 도시한다.
도 6a는 본 명세에 따른, 기판 지지부의 예시적인 하단 링의 하면도를 도시한다.
도 6b는 본 명세에 따른, 기판 지지부의 하단 링의 클로킹 피처를 도시한다.
도 7a는 본 명세에 따른, 이동가능한 에지 링을 지지하도록 구성된 하단 링의 제 1 예를 도시한다.
도 7b는 본 명세에 따른, 이동가능한 에지 링을 지지하도록 구성된 하단 링의 제 2 예를 도시한다.
도 7c는 본 명세에 따른, 이동가능한 에지 링을 지지하도록 구성된 하단 링의 제 3 예를 도시한다.
도 8a는 본 명세에 따른, 이동가능한 에지 링을 지지하도록 구성된 하단 링의 제 4 예를 도시한다.
도 8b는 본 명세에 따른, 이동가능한 에지 링을 지지하도록 구성된 하단 링의 제 5 예를 도시한다.
도 8c는 본 명세에 따른, 이동가능한 에지 링을 지지하도록 구성된 하단 링의 제 6 예를 도시한다.
도 9는 본 명세에 따른, 이동가능한 에지 링을 지지하도록 구성된 중간 링을 도시한다.
도 10a 및 도 10b는 본 명세에 따른, 이동가능한 에지 링을 지지하도록 구성된 하단 링의 제 7 예를 도시한다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하도록 재사용될 수도 있다.
기판 프로세싱 시스템의 기판 지지부는 에지 링을 포함할 수도 있다. 에지 링의 상부 표면은 기판 지지부의 상부 표면 위로 연장할 수도 있고, 기판 지지부의 상부 표면 (그리고, 일부 예들에서, 기판 지지부 상에 배치된 기판의 상부 표면) 으로 하여금 에지 링에 대해 리세스되게 한다. 이 리세스는 포켓으로 지칭될 수도 있다. 에지 링의 상부 표면과 기판의 상부 표면 사이의 거리는 "포켓 깊이"로 지칭될 수도 있다. 일반적으로, 포켓 깊이는 에지 링의 높이에 따라 기판의 상부 표면에 대해 고정된다.
에칭 프로세싱의 일부 양태들은 기판 프로세싱 시스템, 기판, 가스 혼합물들, 등의 특성들로 인해 가변할 수도 있다. 예를 들어, 플로우 패턴들, 그리고 이에 따라 에칭 레이트 및 에칭 균일도는 에지 링의 포켓 깊이, 에지 링 기하구조 (즉, 형상), 뿐만 아니라 이로 제한되는 것은 아니지만, 가스 플로우 레이트들, 가스 종들, 주입 각도, 주입 위치, 등을 포함하는 다른 변수들에 따라 가변할 수도 있다. 이에 따라, 에지 링의 구성 (예를 들어, 에지 링 높이 및/또는 기하구조를 포함) 을 가변하는 것은 기판의 표면에 걸친 가스 속도 프로파일을 수정할 수도 있다.
일부 기판 프로세싱 시스템들은 이동가능한 (예를 들어, 튜닝가능) 에지 링들 및/또는 대체가능한 에지 링들을 구현할 수도 있다. 일 예에서, 이동가능한 에지의 높이는 에칭 균일도를 제어하기 위해 프로세싱 동안 조정될 수도 있다. 에지 링은 제어기, 사용자 인터페이스, 등에 응답하여 에지 링을 상승 및 하강시키도록 구성된 액추에이터에 커플링될 수도 있다. 일 예에서, 기판 프로세싱 시스템의 제어기는 수행될 특정한 레시피 및 연관된 가스 주입 파라미터들에 따라 프로세스 동안, 프로세스 단계들 사이, 등에 에지 링의 높이를 제어한다. 또한, 에지 링들 및 다른 컴포넌트들이 시간에 따라 마모/부식되는 소모성 재료들을 포함할 수도 있다. 이에 따라, 에지 링의 높이는 부식을 보상하기 위해 조정될 수도 있다. 다른 예들에서, 에지 링들은 제거가능하고 대체가능할 수도 있다 (예를 들어, 부식되거나 손상된 에지 링들을 대체, 상이한 기하구조를 갖는 에지 링으로 에지 링을 대체하는, 등). 이동가능하고 대체가능한 에지 링들을 구현하는 기판 프로세싱 시스템들의 예들은 전체 콘텐츠가 참조로서 본 명세서에 인용된, 2015년 5월 6일 출원된 미국 특허 출원번호 제 14/705,430 호에서 알 수 있다.
본 명세의 원리들에 따른 기판 프로세싱 시스템들 및 방법들은 이동가능한 상단 에지 링들을 지지하도록 구성된 중간 에지 링들 및 하단 에지 링들을 포함한다.
이제 도 1을 참조하면, 예시적인 기판 프로세싱 시스템 (100) 이 도시된다. 단지 예를 들면, 기판 프로세싱 시스템 (100) 은 RF 플라즈마 및/또는 다른 적합한 기판 프로세싱을 사용하여 에칭을 수행하도록 사용될 수도 있다. 기판 프로세싱 시스템 (100) 은 기판 프로세싱 시스템 (100) 의 다른 컴포넌트들을 둘러싸고 RF 플라즈마를 담는 프로세싱 챔버 (102) 를 포함한다. 기판 프로세싱 챔버 (102) 는 상부 전극 (104) 및 ESC (electrostatic chuck) 와 같은 기판 지지부 (106) 를 포함한다. 동작 동안, 기판 (108) 이 기판 지지부 (106) 상에 배치된다. 특정한 기판 프로세싱 시스템 (100) 및 챔버 (102) 이 예로서 도시되지만, 본 명세의 원리들은 인시츄로 플라즈마를 생성하는 기판 프로세싱 시스템, 리모트 플라즈마 생성 및 (예를 들어, 플라즈마 튜브, 마이크로웨이브 튜브를 사용한) 전달, 등을 구현하는 기판 프로세싱 시스템과 같은, 다른 타입들의 기판 프로세싱 시스템들 및 챔버들에 적용될 수도 있다.
단지 예를 들면, 상부 전극 (104) 은 프로세스 가스들 (예를 들어, 에칭 프로세스 가스들) 을 도입하고 분배하는 샤워헤드 (109) 와 같은 가스 분배 디바이스를 포함할 수도 있다. 샤워헤드 (109) 는 프로세싱 챔버의 상단 표면에 연결된 일 단부를 포함하는 스템 부분을 포함할 수도 있다. 베이스 부분은 일반적으로 실린더형이고, 프로세싱 챔버의 상단 표면으로부터 이격되는 위치에 스템 부분의 반대편 단부로부터 외향으로 방사상으로 연장한다. 샤워헤드의 베이스 부분의 기판-대면 표면 또는 대면 플레이트는 프로세스 가스 또는 퍼지 가스가 흐르는 복수의 홀들을 포함한다. 대안적으로, 상부 전극 (104) 은 도전 플레이를 포함할 수도 있고, 프로세스 가스들은 또 다른 방식으로 도입될 수도 있다.
기판 지지부 (106) 는 하부 전극으로 기능하는 도전성 베이스플레이트 (110) 를 포함한다. 베이스플레이트 (110) 는 세라믹층 (112) 을 지지한다. 일부 예들에서, 세라믹층 (112) 은 세라믹 멀티-존 히팅 플레이트와 같은 히팅층을 포함할 수도 있다. 내열 층 (114)(예를 들어, 본딩층) 은 세라믹층 (112) 과 베이스플레이트 (110) 사이에 배치될 수도 있다. 베이스플레이트 (110) 는 베이스플레이트 (110) 를 통해 냉각제를 흘리기 위한 하나 이상의 냉각제 채널들 (116) 을 포함할 수도 있다.
RF 생성 시스템 (120) 은 RF 전압을 생성하고 상부 전극 (104) 및 하부 전극 (예를 들어, 기판 지지부 (106) 의 베이스플레이트 (110)) 중 하나로 출력한다. 상부 전극 (104) 및 베이스플레이트 (110) 중 다른 하나는 DC 접지될 수도 있거나, AC 접지될 수도 있거나 플로팅할 수도 있다. 단지 예를 들면, RF 생성 시스템 (120) 은 매칭 및 분배 네트워크 (124) 에 의해 상부 전극 (104) 또는 베이스플레이트 (110) 에 의해 피딩되는 RF 전압을 생성하는 RF 전압 생성기 (122) 를 포함할 수도 있다. 다른 예들에서, 플라즈마는 유도성으로 또는 리모트로 생성될 수도 있다. 예를 목적으로 도시되었지만, RF 생성 시스템 (120) 은 CCP (capacitively coupled plasma) 시스템에 대응하고, 본 명세의 원리들은 단지 예를 들면 TCP (transformer coupled plasma) 시스템들, CCP 캐소드 시스템들, 리모트 마이크로웨이브 플라즈마 생성 및 전달 시스템들, 등과 같은, 다른 적합한 시스템들로 구현될 수도 있다.
가스 전달 시스템 (130) 은 하나 이상의 가스 소스들 (132-1, 132-2, … 및 132-N (집합적으로 가스 소스들 (132)) 을 포함하고, N은 0보다 큰 정수이다. 가스 소스들은 하나 이상의 가스들 (예를 들어, 에칭 가스, 캐리어 가스들, 퍼지 가스들, 등) 및 이의 혼합물들을 공급한다. 가스 소스들은 또한 퍼지 가스를 공급할 수도 있다. 가스 소스들 (132) 은 밸브들 (134-1, 134-2, … 및 134-N (집합적으로 밸브들 (134)) 및 질량 유량 제어기들 (mass flow controllers) (136-1, 136-2, … 및 136-N (집합적으로 질량 유량 제어기들 (136)) 에 의해 매니폴드 (140) 에 연결된다. 매니폴드 (140) 의 출력은 프로세싱 챔버 (102) 로 피드된다. 단지 예를 들면, 매니폴드 (140) 의 출력은 샤워헤드 (109) 로 피딩된다.
온도 제어기 (142) 는 세라믹 층 (112) 에 배치된 복수의 TCE들 (thermal control elements) (144) 과 같은 복수의 가열 엘리먼트들에 연결될 수도 있다. 예를 들면, 가열 엘리먼트들 (144) 은 이로 제한되는 것은 아니지만, 멀티-존 가열 플레이트의 각각의 존들에 대응하는 매크로 가열 엘리먼트들 및/또는 멀티-존 가열 플레이트의 복수의 존들에 걸쳐 배치된 마이크로 가열 엘리먼트들의 어레이를 포함할 수도 있다. 온도 제어기 (142) 는 기판 지지부 (106) 및 기판 (108) 의 온도를 제어하기 위해 복수의 가열 엘리먼트들 (144) 을 제어하도록 사용될 수도 있다.
온도 제어기 (142) 는 채널들 (116) 을 통한 냉각제 플로우를 제어하도록 냉각제 어셈블리 (146) 와 연통할 수도 있다. 예를 들어, 냉각제 어셈블리 (146) 는 냉각제 펌프 및 저장부를 포함할 수도 있다. 온도 제어기 (142) 는 기판 지지부 (106) 를 냉각하기 위해 채널들 (116) 을 통해 냉각제를 선택적으로 흘리도록 냉각제 어셈블리 (146) 를 동작시킨다.
밸브 (150) 및 펌프 (152) 는 프로세싱 챔버 (102) 로부터 반응물질들을 배기하도록 사용될 수도 있다. 시스템 제어기 (160) 는 기판 프로세싱 시스템 (100) 의 컴포넌트들을 제어하도록 사용될 수도 있다. 로봇 (170) 은 기판 지지부 (106) 상으로 기판들을 전달하고 그리고 기판 지지부 (106) 로부터 기판들을 제거하도록 사용될 수도 있다. 예를 들어, 로봇 (170) 은 기판 지지부 (106) 와 로드록 (172) 사이에서 기판들을 이송할 수도 있다. 별도의 제어기로서 도시되지만, 온도 제어기 (142) 는 시스템 제어기 (160) 내에 구현될 수도 있다. 일부 예들에서, 보호 시일 (176) 이 세라믹층 (112) 과 베이스플레이트 (110) 사이의 본딩층 (114) 의 주변부 둘레에 제공될 수도 있다.
기판 지지부 (106) 는 에지 링 (180) 을 포함한다. 에지 링 (180) 은 하단 링 (184) 에 의해 지지될 수도 있는 상단 링에 대응할 수도 있다. 일부 예들에서, 에지 링 (180) 은 이하에 보다 상세히 기술된 바와 같이, 중간 링 (도 1에는 미도시), 세라믹 층 (112) 의 단차된 부분, 등 중 하나 이상에 의해 더 지지될 수도 있다. 에지 링 (180) 은 기판 (108) 에 대해 이동가능한 (예를 들어, 수직 방향으로 상향 및 하향으로 이동가능) 하다. 예를 들어, 에지 링 (180) 은 제어기 (160) 에 응답하여 액추에이터를 통해 제어될 수도 있다. 일부 예들에서, 에지 링 (180) 은 기판 프로세싱 동안 조정될 수도 있다 (즉, 에지 링 (180) 은 튜닝가능 에지 링일 수도 있다). 다른 예들에서, 에지 링 (180) 은 (예를 들어, 프로세싱 챔버 (102) 가 진공 하에 있는 동안, 에어록을 통해 로봇 (170) 을 사용하여) 이동가능할 수도 있다. 여전히 다른 예들에서, 에지 링 (180) 은 튜닝가능 및 이동가능한 둘다일 수도 있다.
이제 도 2a 및 도 2b를 참조하면, 상부에 배치된 기판 (204) 을 갖는 예시적인 기판 지지부 (200) 가 도시된다. 기판 지지부 (200) 는 (예를 들어, ESC에 대응하는) 내측 부분 (208) 및 외측 부분 (212) 을 갖는 베이스 또는 페데스탈을 포함할 수도 있다. 예들에서, 외측 부분 (212) 은 내측 부분 (208) 으로부터 독립적일 수도 있고 내측 부분 (208) 에 대해 이동가능할 수도 있다. 예를 들어, 외측 부분 (212) 은 하단 링 (216) 및 상단 에지 링 (220) 을 포함할 수도 있다. 기판 (204) 은 프로세싱을 위해 내측 부분 (208) 상 (예를 들어, 세라믹 층 (224) 상) 에 배치된다. 제어기 (228) 는 에지 링 (220) 을 선택적으로 상승 및 하강시키기 위해 하나 이상의 액추에이터들 (232) 와 통신한다. 예를 들어, 에지 링 (220) 은 프로세싱 동안 지지부 (200) 의 포켓 깊이를 조정하도록 상승되고 그리고/또는 하강될 수도 있다. 또 다른 예에서, 에지 링 (220) 은 에지 링 (220) 의 제거 및 대체를 용이하게 하도록 상승될 수도 있다.
단지 예를 들면, 에지 링 (220) 은 도 2a에서 완전히 하강된 위치로 도시되고 도 2b에서 완전히 상승된 위치로 도시된다. 도시된 바와 같이, 액추에이터들 (232) 은 수직 방향으로 핀들 (236) 을 선택적으로 연장 및 반응시키도록 구성된 핀 액추에이터들에 대응한다. 다른 적합한 타입들의 액추에이터들이 다른 예들에서 사용될 수도 있다. 단지 예를 들면, 에지 링 (220) 은 세라믹 또는 석영 에지 링에 대응하지만, 다른 적합한 재료들이 사용될 수도 있다 (예를 들어, 실리콘 카바이드, 이트리아, 등). 도 2a에서, 제어기 (228) 는 핀들 (236) 을 통해 에지 링 (220) 을 직접적으로 상승 및 하강시키기 위해 액추에이터들 (232) 과 통신한다. 일부 예들에서, 내측 부분 (208) 은 외측 부분 (212) 에 대해 이동가능하다.
예시적인 기판 지지부 (300) 의 피처들이 도 3a 및 도 3b에 보다 상세히 도시된다. 기판 지지부 (300) 는 절연체 링 또는 플레이트 (304) 및 절연체 플레이트 (304) 상에 배치된 (예를 들어, ESC의) 베이스플레이트 (308) 를 포함한다. 베이스플레이트 (308) 는 세라믹 층 (312) 을 지지하고, 세라믹 층 (312) 은 프로세싱을 위해 상부에 배치된 기판 (316) 을 지지하도록 구성된다. 도 3a에서, 세라믹 층 (312) 은 비단차 (non-stepped) 구성을 갖는다. 도 3b에서, 세라믹 층 (312) 은 단차진 구성을 갖는다. 기판 지지부 (300) 는 상부 ("상단") 에지 링 (324) 을 지지하는 하단 링 (320) 을 포함한다. 하나 이상의 비아들 또는 가이드 채널들 (328) 은 에지 링 (324) 을 선택적으로 상승 및 하강시키도록 구성된 각각의 리프트 핀들 (332) 을 수용하기 위해 절연체 플레이트 (304), 하단 링 (320), 및/또는 베이스플레이트 (308) 를 관통하여 형성될 수도 있다. 예를 들어, 가이드 채널들 (328) 은 리프트 핀들 (332) 각각의 리프트 핀을 위한 핀 정렬 홀들로서 기능한다. 도 3b에 도시된 바와 같이, 기판 지지부 (300) 는 하단 링 (320) 과 에지 링 (324) 사이에 배치된 중간 링 (336) 을 더 포함할 수도 있다. 단차진 구성에서, 중간 링 (336) 은 세라믹 층 (312) 과 오버랩하고 기판 (316) 의 외측 에지를 지지하도록 구성된다.
리프트 핀들 (332) 은 부식-내성 재료 (예를 들어, 사파이어) 를 포함할 수도 있다. 리프트 핀들 (332) 의 외측 표면은 이동을 용이하게 하기 위해 리프트 핀들 (332) 과 하단 링 (320) 의 구조적 피처들 사이의 마찰을 감소시키도록 평활하게 연마될 수도 있다. 일부 예들에서, 하나 이상의 세라믹 슬리브들 (340) 은 리프트 핀들 (332) 둘레의 채널들 (328) 에 배치될 수도 있다. 리프트 핀들 (332) 각각은 상부 단부 (344) 와 에지 링 (324) 사이의 콘택트 면적을 최소화하도록 라운딩된 상부 단부 (344) 를 포함할 수도 있다. 평활한 외측 표면, 라운딩된 상부 단부 (344), 가이드 채널 (328), 및/또는 세라믹 슬리브들 (340) 은 에지 링 (324) 의 상승 및 하강을 용이하게 하는 한편 이동 동안 리프트 핀들 (332) 의 바인딩을 방지한다.
도 3a에 도시된 바와 같이, 하단 링 (320) 은 가이드 피처 (348) 를 포함한다. 도 3b에서, 중간 링 (336) 은 가이드 피처 (348) 를 포함한다. 예를 들어, 가이드 피처 (348) 는 하단 링 (320)/ 중간 링 (336) 으로부터 상향으로 연장하는 상승된 환형 림 (352) 에 대응한다. 도 3a에서, 가이드 채널들 (328) 및 리프트 핀들 (332) 은 에지 링 (324) 을 인게이지하기 위해 가이드 피처 (348) 를 통해 연장한다. 반대로, 도 3b에서, 가이드 채널들 (328) 및 리프트 핀들 (332) 은 에지 링 (324) 을 인게이지하기 위해 중간 링 (336) 을 통과하지 않고 하단 링 (320) 을 통해 연장한다.
에지 링 (324) 은 가이드 피처 (348) 를 수용하도록 구성된 환형 하단 홈부 (356) 를 포함한다. 예를 들어, 에지 링 (324) 의 프로파일 (즉, 단면) 형상은 일반적으로 가이드 피처 (348) 를 수용하도록 구성된 "U" 형상에 대응할 수도 있지만, 다른 적합한 형상들이 사용될 수도 있다. 또한, 에지 링의 상부 표면 (324) 이 대체로 수평인 (즉, 기판 지지부 (300) 의 상부 표면에 평행) 것으로 도시되지만, 에지 링의 상부 표면 (324) 은 다른 예들에서 상이한 프로파일을 가질 수도 있다. 예를 들어, 에지 링의 상부 표면 (324) 은 틸팅되거나 기울어지거나 (slant), 라운딩되거나 할 수도 있다. 일부 예들에서, 에지 링의 상부 표면 (324) 은 내경에서 부식을 보상하기 위해 에지 링 (324) 의 내경에서의 두께가 에지 링 (324) 의 외경에서의 두께보다 크도록 틸팅된다.
이에 따라, 에지 링 (324) 의 하단 표면은 도 3a의 하단 링 (320) 의 상부 표면 또는 도 3b의 하단 링 (320) 및 중간 링 (336) 의 각각의 표면들 에 상보적으로 구성된다. 또한, 에지 링 (324) 과 하단 링 (320)/중간 링 (336) 사이의 계면 (360) 은 미로와 같다 (labyrinthine). 즉, 에지 링 (324) 의 하부 표면 및 대응하여, 계면 (360) 은 에지 링 (324) 과 하단 링 (320)/중간 링 (336) 사이에서 기판 지지부 (300) 의 내부 구조체들로 직접 (예를 들어, 가시선) 경로를 제공하는 대신 복수의 방향 변화들 (예를 들어, 방향의 90 도 변화들, 상향 단차 및 하향 단차, 교번하는 수평 직교 경로 및 수직 직교 경로, 등) 을 포함한다. 통상적으로, 다중 인터페이싱 링들 (예를 들어, 상단 에지 링 (324) 및 중간 링 (336) 및 하단 링 (320) 중 하나 이상 모두) 을 포함하는 기판 지지부들에서 플라즈마 및 프로세스 재료 누설 가능성이 상승될 수도 있다. 이 가능성은 프로세싱 동안 이동가능한 에지 링 (324) 이 상승될 때 더 상승될 수도 있다. 이에 따라, 계면 (360) (그리고, 구체적으로, 에지 링 (324) 의 프로파일) 은 프로세스 재료들, 플라즈마, 등이 기판 지지부 (300) 의 내부 구조체들에 도달하는 것을 방지하도록 구성된다.
예를 들어, 도 3a에 도시된 바와 같이, 계면 (360) 은 가이드 채널들 (328) 및 핀들 (332), 세라믹 층 (312), 기판 (316) 의 후면 및 에지, 등으로의 액세스를 제한하기 위해 5 번의 방향 변화들을 포함한다. 반대로, 도 3b에 도시된 바와 같이, 계면 (360) 은 가이드 채널들 (328) 및 핀들 (332), 세라믹 층 (312), 기판 (316) 의 후면 및 에지, 본딩층 (372), 시일부 (376), 등으로의 액세스를 제한하기 위해 제 1 경로 (364) 의 7 번의 방향 변화들 및 제 2 경로 (368) 의 5 번의 방향 변화들을 포함한다. 이에 따라, 계면 (360) 은 기판 지지부 (300) 의 내부 구조체들에 영향을 주는 플라즈마 누설 및 발광, 부식, 등의 가능성을 감소시킨다.
에지 링 (324) 의 프로파일 (즉, 단면) 형상 (뿐만 아니라 하단 링 (320), 중간 링 (336), 등의 인터페이싱 표면들) 은 제작을 용이하게 하고 제작 비용들을 감소시키도록 설계된다. 예를 들어, 홈부 (356) 의 벽들 (380, 384) 및 가이드 피처 (340) 는 플라즈마 및 프로세스 재료 누설을 방지하는 동안 제작을 용이하게 하도록 (예를 들어, 포물선, 사다리꼴, 삼각형, 등이 되는 것과 반대로) 실질적으로 수직일 수도 있다. 단지 예를 들면, 실질적으로 수직은 에지 링 (324) 의 상부 표면 및/또는 하부 표면에 수직하게, 에지 링 (324) 의 상부 표면 및/또는 하부 표면의 법선의 1° 이내, 에지 링 (324) 의 이동 방향에 평행하게, 등으로 규정될 수도 있다. 또한, 수직 벽들 (380, 384) 은 에지 링 (324) 의 이동 동안 가이드 피처 (340) 에 대한 에지 링 (324) 의 정렬을 유지한다. 반대로, 홈부 (356) 및 가이드 피처 (340) 의 각각의 프로파일들이 포물선, 사다리꼴, 삼각형, 등일 때, 에지 링 (324) 의 상향 이동은 벽들 (380) 과 벽들 (384) 사이에 상당한 분리를 유발한다.
계면 (360) 에서 (그리고, 구체적으로, 홈부 (356) 에서) 에지 링 (324), 하단 링 (320), 및 중간 링 (336) 의 표면들은 에지 링 (324) 의 이동 동안 에지 링 (324) 과 가이드 피처 (340) 사이의 마찰을 최소화하도록 상대적으로 평활하고 연속적이다. 예를 들어, 계면 (360) 에서 에지 링 (324), 하단 링 (320), 및 중간 링 (336) 의 각각의 표면들은 목표된 표면 평활도를 달성하도록 부가적인 연마를 겪을 수도 있다. 다른 예들에서, 계면 (360) 에서 에지 링 (324), 하단 링 (320), 및 중간 링 (336) 의 표면들은 마찰을 더 감소시키는 재료로 코팅될 수도 있다. 여전히 다른 예들에서, 계면 (360) 에서 (그리고, 구체적으로, 에지 링 (324) 에서) 에지 링 (324), 하단 링 (320), 및 중간 링 (336) 의 표면들은 스크류 홀들 및/또는 유사한 어셈블리 피처들이 없을 수도 있다. 이러한 방식에서, 표면들 간 콘택트로 인해 입자들의 생성 (예를 들어, 에지 링 (324) 의 이동 동안) 이 최소화될 수도 있다.
상기 기술된 바와 같이 프로세싱 동안 에지 링 (324) 이 튜닝을 위해 상승될 때, 도 2a 및 도 2b에 기술된 바와 같은 제어기 (228) 는 가이드 피처 (348) 의 높이 H에 따라 에지 링 (324) 의 튜닝가능 범위를 제한하도록 구성된다. 예를 들어, 튜닝가능 범위는 가이드 피처 (348) 의 높이 H보다 작게 제한될 수도 있다. 예를 들어, 가이드 피처 (348) 가 대략 0.24" (예를 들어, 0.22" 내지 0.26") 의 높이 H를 갖는다면, 에지 링 (324) 의 튜닝가능 범위는 0.25"일 수도 있다. 즉, 에지 링 (324) 은 에지 링 (324) 내의 홈부 (356) 로부터 가이드 피처 (348) 를 전적으로 제거하지 않고 완전히 하강된 위치 (예를 들어, 0.0") 로부터 완전히 상승된 위치 (예를 들어, 0.25") 로 상승될 수도 있다. 이에 따라, 완전히 상승된 위치에서도, 에지 링 (324) 은 여전히 가이드 피처 (348) 의 적어도 일부와 오버랩한다. 이러한 방식으로 에지 링 (324) 의 범위를 제한하는 것은 상기 기술된 바와 같이 미로와 같은 계면 (360) 을 유지하고 에지 링 (324) 의 측방향 오정렬을 방지한다. 홈부 (356) 의 깊이는 가이드 피처 (348) 의 높이 H와 거의 같을 수도 있다 (예를 들어, 5 ％ 이내). 홈부 (356) 의 깊이는 에지 링의 두께의 적어도 50 ％일 수도 있다. 단지 예를 들면, 도 3a의 에지 링 (324) 의 튜닝가능 범위는 0.15" 내지 0.25"이고, 도 3b의 에지 링 (324) 의 튜닝가능 범위는 0.05" 내지 0.15"이다. 예를 들어, 에지 링 (324) 의 두께 (즉, 높이) 는 대략 0.50" (예를 들어, 0.45" 내지 0.55") 내지 대략 0.6" (예를 들어, 0.58" 내지 0.620") 일 수도 있고, 홈부 (356) 의 깊이는 대략 0.30" (예를 들어, 0.29" 내지 0.31") 일 수도 있다.
예를 들어, 본 명세서에 사용된 바와 같은 에지 링 (324) 의 "두께"는 에지 링 (324) 의 내경에서 에지 링 (324) 의 두께 (예를 들어, 내측 벽 (388) 에서 에지 링 (324) 의 두께/높이) 를 지칭할 수도 있다. 일부 예들에서, 에지 링 (324) 의 두께는 에지 링의 상부 표면 (324) 에 걸쳐 균일하지 않을 수도 있다 (예를 들어, 에지 링의 상부 표면 (324) 은 내측 벽 (388) 에서의 두께가 에지 링 (324) 의 외경에서의 두께보다 크도록 상기 기술된 바와 같이 틸팅될 수도 있다). 그러나, 플라즈마로의 노출로 인한 부식이 에지 링 (324) 의 외경에 비해 내측 벽 (388) 에서 상승될 수도 있기 때문에, 에지 링 (324) 은 내측 벽 (388) 이 내측 벽 (388) 에서 상승된 부식을 보상하기 위해 적어도 미리 결정된 두께를 갖도록 형성될 수도 있다. 단지 예를 들면, 내측 벽 (388) 은 에지 링 (324) 의 이동 동안 기판 (316) 과의 콘택트를 회피하도록 실질적으로 수직이다.
이제 도 4a, 도 4b, 및 도 4c를 참조하면, 또 다른 예시적인 기판 지지부 (400) 가 보다 상세히 도시된다. 기판 지지부 (400) 는 절연체 플레이트 (404) 상에 배치된 절연체 링 또는 플레이트 (404) 및 베이스플레이트 (408) 를 포함한다. 베이스플레이트 (408) 는 세라믹 층 (412) 을 지지하고, 세라믹 층은 프로세싱을 위해 상부에 배치된 기판 (416) 을 지지하도록 구성된다. 도 4a에서, 세라믹 층 (412) 은 비단차 구성을 갖는다. 도 4b 및 도 4c에서, 세라믹 층 (412) 은 단차진 구성을 갖는다. 기판 지지부 (400) 는 상부 에지 링 (424) 을 지지하는 하단 링 (420) 을 포함한다. 단차진 구성에서, 에지 링 (424) 은 세라믹 층 (412) 과 오버랩한다. 하나 이상의 비아들 또는 가이드 채널들 (428) 이 에지 링 (424) 을 선택적으로 상승 및 하강시키도록 구성된 각각의 리프트 핀들 (432) 을 수용하기 위해 절연체 플레이트 (404), 하단 링 (420), 및/또는 베이스플레이트 (408) 를 관통하여 형성될 수도 있다. 예를 들어, 가이드 채널들 (428) 은 리프트 핀들 (432) 각각의 핀에 대해 핀 정렬 홀들로서 기능한다.
도 4a, 도 4b 및 도 4c의 예들에서, 에지 링들 (424) 은 세라믹 층 (412) 상에 배치된 기판 (416) 의 외측 에지를 지지하도록 구성된다. 예를 들어, 에지 링들 (424) 의 내경들은 기판 (416) 의 외측 에지를 지지하도록 구성된 단차 (434) 를 포함한다. 이에 따라, 에지 링 (424) 은 에지 링 (424) 의 제거 및 대체를 용이하게 하도록 상승 및 하강될 수도 있지만 프로세싱 동안 상승 및 하강되지 않을 수도 있다 (즉, 에지 링 (424) 은 튜닝가능하지 않다). 예를 들어, 에지 링 (424) 은 제거 및 대체를 위해 리프트 핀들 (432) 을 사용하여 (예를 들어, 로봇 (170) 을 사용하여) 상승될 수도 있다.
일 예에서, 에지 링 (424) 의 하부, 내측 코너부 (436) 는 기판 지지부 (400) 상의 에지 링 (424) 의 정렬 (즉, 센터링 (centering)) 을 용이하게 하도록 챔퍼링될 수도 있다. 반대로, 세라믹 층 (412) 의 상부, 외측 코너부 (444) 및/또는 하부, 내측 코너부 (448) 는 코너부 (436) 에 상보적으로 챔퍼링될 수도 있다. 이에 따라, 에지 링 (424) 이 기판 지지부 (400) 상으로 하강됨에 따라, 챔퍼링된 코너부 (436) 는 에지 링 (424) 으로 하여금 기판 지지부 (400) 상에 셀프-센터링되게 하도록 챔퍼링된 코너부(들) (444/448) 와 상호작용한다.
에지 링 (424) 의 상부, 외측 코너부 (456) 는 프로세싱 챔버 (102) 로부터 에지 링 (424) 의 제거를 용이하게 하도록 챔퍼링될 수도 있다. 예를 들어, 기판 지지부 (400) 는 에지 링 (424) 의 인시츄 제거 (즉, 프로세싱 챔버 (102) 를 완전히 개방 및 벤팅하지 않고) 하기 위해 구성되기 때문에, 에지 링 (424) 은 에어록을 통해 제거되도록 구성된다. 통상적으로, 에어록들이 미리 결정된 사이즈 (예를 들어, 300 ㎜) 의 기판들을 수용하도록 사이징된다. 그러나, 에지 링 (424) 은 기판 (416) 보다 상당히 큰 직경을 갖고, 통상적인 에지 링 (424) 은 에어록을 통해 피팅 (fit) 하지 않을 수도 있다. 이에 따라, (예를 들어, 도 3a 및 도 3b에 도시된 바와 같이 에지 링들 (324) 과 비교하여) 에지 링 (424) 의 직경이 감소된다. 예를 들어, 에지 링 (324) 의 외경은 하단 링 (320) 의 외경과 유사하다. 반대로, 에지 링 (424) 의 외경은 하단 링 (420) 의 외경보다 상당히 작다. 단지 예를 들면, 에지 링 (424) 의 외경은 대략 13" (예를 들어, 12.5" 내지 13") 이하이다. 외측 코너부 (456) 를 챔퍼링하는 것은 에어록을 통해 에지 링 (424) 의 이송을 더 용이하게 한다.
단지 예를 들면, 외측 코너부의 챔퍼는 0.050" 내지 0.070"의 높이, 0.030" 내지 0.050"의 폭, 그리고 25 내지 35°의 각도를 가질 수도 있다. 일부 예들에서, 하부 코너부 (436) 의 챔퍼는 대략 0.025" (예를 들어, 0.015" 내지 0.040") 의 높이, 대략 0.015" (예를 들어, 0.005" 내지 0.030") 의 폭, 그리고 대략 60° (50 내지 70°) 의 각도를 가질 수도 있다. 단지 예를 들면, 에지 링 (424) 의 두께 (즉, 높이) 는 대략, 0.275" (예를 들어, 0.25" 내지 0.30") 이하이다. 예를 들어, 에지 링 (424) 의 두께는 에지 링 (424) 의 제거를 허용하도록 프로세싱 챔버 (102) 의 에어록의 높이를 초과하지 않을 수도 있다. 단지 예를 들면, 본 명세서에 사용된 바와 같이, 에지 링 (424) 의 "두께"는 도 3a 및 도 3b에 대해 상기 기술된 바와 같이 에지 링 (424) 의 내경에서 에지 링 (424) 의 두께 (예를 들어, 내측 벽 (458) 에서 에지 링 (424) 의 두께/높이) 를 지칭할 수도 있다.
도 4c에 도시된 바와 같이, 하단 링 (420) 은 가이드 피처 (460) 를 포함한다. 예를 들어, 가이드 피처 (460) 는 하단 링 (420) 으로부터 상향으로 연장하는 상승된 환형 림 (464) 에 대응한다. 가이드 채널들 (428) 및 리프트 핀들 (432) 은 에지 링 (424) 을 인게이지하도록 하단 링 (420) 을 통해 연장한다. 에지 링 (424) 은 가이드 피처 (460) 를 수용하도록 구성된 환형 하단 홈부 (468) 를 포함한다. 예를 들어, 에지 링 (424) 의 프로파일은 대체로 가이드 피처 (460) 를 수용하도록 구성된 "U" 형상에 대응할 수도 있다.
이에 따라, 도 3a 도 3b의 예들과 유사하게, 도 4c의 에지 링 (424) 의 하단 표면은 미로와 같은 계면 (472) 을 형성하도록 하단 링 (420) 및 세라믹 층 (412) 의 각각의 상부 표면들에 상보적으로 구성된다. 즉, 계면 (472) 은 기판 지지부 (400) 의 내부 구초제들로 에지 링 (424) 과 하단 링 (420) 사이의 직접 경로를 제공하는 대신 복수의 방향 변화들 (예를 들어, 방향의 90 도 변화들) 을 포함한다. 일부 예들에서, 계면 (360) 에서 가이드 피처 (460), 에지 링 (424), 하단 링 (420), 및/또는 세라믹 층 (412) 의 부분들은 기판 지지부 (400) 상의 에지 링 (424) 의 정렬 (즉, 센터링) 을 용이하게 하도록 챔퍼링될 수도 있다. 예를 들어, 에지 링 (424) 의 내경의 하부, 내측 코너부 (476) 및 대응하는 세라믹 층 (412) 의 하부, 내측 코너부 (480) 및/또는 상부, 외측 코너부 (484) 는 챔퍼링된다. 다른 예들에서, 홈부 (468) 내 가이드 피처 (460) 의 기계적 정렬은 에지 링 (324) 을 센터링한다. 일부 예들에서, 하부 코너부 (476) 의 챔퍼는 대략 0.025" (예를 들어, 0.015" 내지 0.040") 의 높이, 대략 0.015" (예를 들어, 0.005" 내지 0.030") 의 폭, 및 대략 60° (예를 들어, 50 내지 60°) 의 각도를 가질 수도 있다.
이제 도 5a 및 도 5b를 참조하면, 또 다른 예시적인 기판 지지부 (500) 가 보다 상세히 도시된다. 기판 지지부 (500) 는 절연체 플레이트 (504) 상에 배치된 절연체 링 또는 플레이트 (504) 및 베이스플레이트 (508) 를 포함한다. 베이스플레이트 (508) 는 세라믹 층 (512) 을 지지하고, 세라믹 층 (512) 은 프로세싱을 위해 상부에 배치된 기판 (516) 을 지지하도록 구성된다. 도 5a에서, 세라믹 층 (512) 은 비단차 구성을 갖는다. 도 5b에서, 세라믹 층 (512) 은 단차진 구성을 갖는다. 기판 지지부 (500) 는 (도 5a에 도시된 바와 같은) 상부 에지 링 (524) 또는 (도 5b에 도시된 바와 같은) 상부 에지 링 (526) 을 지지하는 하단 링 (520) 을 포함한다. 하나 이상의 비아들 또는 가이드 채널들 (528) 이 에지 링 (524/526) 을 선택적으로 상승 및 하강시키도록 구성된 각각의 리프트 핀들 (532) 을 수용하도록 절연체 플레이트 (504), 하단 링 (520), 및/또는 베이스플레이트 (508) 를 통해 형성될 수도 있다. 예를 들어, 가이드 채널들 (528) 은 리프트 핀들 (532) 각각의 리프트 핀을 위한 핀 정렬 홀들로서 기능한다. 도 5b에 도시된 바와 같이, 기판 지지부 (500) 는 하단 링 (520) 과 에지 링 (526) 사이에 배치된 중간 링 (536) 을 더 포함할 수도 있다. 단차진 구성에서, 중간 링 (536) 은 세라믹 층 (512) 과 오버랩하고 기판 (516) 의 외측 에지를 지지하도록 배치된다.
도 5a 및 도 5b의 예들은 도 3a 및 도 3b의 튜닝가능 에지 링들 (324) 및 도 4a, 도 4b, 및 도 4c의 제거가능/대체가능 에지 링들 모두의 피처들을 결합한다. 예를 들어, 도 5b의 단차진 구성에서도, 에지 링 (526) 은 기판 (516) 밑으로 연장하지 않고 기판 (516) 을 지지하지 않는다. 이에 따라, 에지 링 (524/526) 은 프로세싱 동안 상승 및 하강될 수도 있다. 단지 예를 들면, 도 5a의 에지 링 (524) 튜닝가능 범위는 0.05" 내지 0.15"이고 도 5b의 에지 링 (526) 의 튜닝가능 범위는 0.02" 내지 0.05"이다. 또한, 에어록을 통한 에지 링 (524/526) 의 이송을 용이하게 하도록 에지 링 (524/526) 의 외경이 도 4a, 도 4b, 및 도 4c에 대해 기술된 바와 같이 감소된다. 이에 따라, 에지 링 (524/526) 은 상기 기술된 바와 같이 인시츄로 제거되고 대체될 수도 있다.
도 5a에 도시된 바와 같이, 하단 링 (520) 은 가이드 피처 (540) 를 포함한다. 도 5b에서, 중간 링 (536) 은 가이드 피처 (540) 를 포함한다. 예를 들어, 가이드 피처 (540) 는 하단 링 (520)/중간 링 (536) 으로부터 상향으로 연장하는 상승된 환형 림 (544) 에 대응한다. 도 5a 및 도 5b 각각에서, 에지 링 (524/526) 을 인게이지하기 위해 가이드 채널들 (528) 및 리프트 핀들 (532) 하단 링 (520) 을 통해 연장한다. 예를 들어, 에지 링 (524/526) 은 가이드 피처 (540) 를 수용하도록 구성된 환형 하단 홈부 (548) 를 포함한다. 예를 들어, 에지 링 (524/526) 의 프로파일은 대체로 가이드 피처 (540) 를 수용하도록 구성된 "U" 형상에 대응할 수도 있다.
이에 따라, 도 3a, 도 3b, 및 도 4c의 예들과 유사하게, 에지 링 (524/526) 의 하단 표면은 미로와 같은 계면 (552) 을 형성하도록 하단 링 (520) 및 중간 링 (536) 의 각각의 상부 표면들에 상보적으로 구성된다. 즉, 계면 (552) 은 기판 지지부 (500) 의 내부 구조체들로 에지 링 (524/526) 과 하단 링 (520) 사이의 직접 경로를 제공하는 대신 복수의 방향 변화들 (예를 들어, 방향의 90 도 변화들) 을 포함한다. 일부 예들에서, 계면 (552) 에서 가이드 피처 (540), 에지 링 (524/526), 하단 링 (520), 및/또는 중간 링 (536) 의 부분들은 기판 지지부 (500) 상의 에지 링 (524/526) 의 정렬 (즉, 센터링) 을 용이하게 하도록 챔퍼링될 수도 있다. 예를 들어, 도 5a에서, 에지 링 (524) 의 코너부들 (556 및 558) 및 가이드 피처 (540) 및 하단 링 (520) 의 상보적인 코너부들 (560) 이 챔퍼링된다. 반대로, 도 5b에서, 에지 링 (526) 의 코너부 (556) 및 하단 링 (520) 의 코너부 (560) 만이 챔퍼링된다. 도 4a, 도 4b, 및 도 4c에 대해 상기 기술된 바와 같이, 에지 링 (524) 의 상부, 외측 코너부 (564) 는 프로세싱 챔버 (102) 로부터 에지 링 (524) 의 제거를 용이하게 하도록 챔퍼링될 수도 있다.
단지 예를 들면, 하부 코너부들 (556 및 558) 의 챔퍼들은 대략 0.005" 내지 0.030"의 높이 및 폭 그리고 대략 25 내지 35°의 각도를 가질 수도 있다. 예를 들어, 에지 링 (524/526) 의 두께 (즉, 높이) 는 대략 0.25" 이하 (예를 들어, 0.25" 내지 0.26") 일 수도 있고 홈부 (548) 의 깊이는 0.200" 내지 0.220"일 수도 있다. 에지 링 (524/526) 의 두께와 홈부 (548) 의 깊이 간의 차는 0.075"보다 작지 않을 수도 있다. 예를 들어, 에지 링 (524/526) 의 에지 링 (524/526) 의 제거를 허용하도록 프로세싱 챔버 (102) 의 에어록의 높이를 초과하지 않을 수도 있다. 그러나, 에지 링 (524/526) 의 두께는 에지 링 (524/526) 의 튜닝가능성을 최적화하기 위해, 에어록의 높이를 초과하지 않고 최대화될 수도 있다. 즉, 에지 링 (524/526) 이 시간에 따라 부식함에 따라, 에지 링 (524/526) 이 대체될 필요 없이 상승될 수도 있는 양은 에지 링 (524/526) 의 두께에 비례하여 증가한다. 단지 예를 들면, 본 명세서에 사용된 바와 같은, 에지 링 (524/526) 의 "두께"는 도 3a, 도 3b, 도 4a, 도 4b, 및 도 4c에 대해 상기 기술된 바와 같이, 에지 링 (524/526) 의 내경에서 에지 링 (524/526) 의 두께 (예를 들어, 내측 벽 (568) 에서 에지 링 (524/526) 의 두께/높이) 를 지칭할 수도 있다.
이제 도 6a 및 도 6b를 참조하면, 예시적인 하단 링 (600) (예를 들어, 하단 링들 (320, 420, 또는 520) 중 어느 하나에 대응) 은 절연체 링 (604) 과 하단 링 (600) 의 정렬을 용이하게 하도록 클록킹 피처를 구현할 수도 있다. 하단 링 (600) 은 절연체 링 (604) 을 통해 연장하는 각각의 리프트 핀들 (612) 을 수용하도록 구성된 복수의 가이드 채널들 (608) 을 포함한다. 하단 링 (600) 은 노치 (616) 와 같은, 하나 이상의 클록킹 피처들을 더 포함한다. 노치 (616) 는 절연체 링 (604) 으로부터 상향으로 연장하는, 돌출부 (620) 와 같은 상보적인 구조체를 수용하도록 구성된다. 이에 따라, 하단 링 (600) 은 가이드 채널들 (608) 이 리프트 핀들 (612) 각각의 리프트 핀과 정렬한다는 것을 보장하기 위해 노치 (616) 가 돌출부 (620) 와 정렬되고 돌출부 (620) 를 수용하도록 설치될 수도 있다.
이제 도 7a, 도 7b, 도 7c를 참조하면, 기판 지지부 (700) 는 본 명세의 원리들에 따른 비단차 구성의 상단 이동가능한 에지 링들을 지지하도록 구성된 예시적인 하단 링들 (704, 708, 및 712) 을 포함한다. 예를 들어, 도 7a에 도시된 바와 같이, 하단 링 (704) 은 도 3a의 에지 링 (324) 을 지지하도록 구성된다. 도 7b에 도시된 바와 같이, 하단 링 (708) 은 도 4a의 에지 링 (424) 을 지지하도록 구성된다. 도 7c에 도시된 바와 같이, 하단 링 (712) 은 도 5a의 에지 링 (524) 을 지지하도록 구성된다. 하단 링들 (704, 708, 및 712) 각각의 상부 표면들 각각은 단차진다. 즉, 각각의 상부 표면들 각각은 적어도 2 개의 상이한 높이들을 갖는다.
기판 지지부 (700) 는 절연체 링 또는 플레이트 (716) 및 절연체 플레이트 (716) 상에 배치된 (예를 들어, ESC의) 베이스플레이트 (720) 를 포함한다. 베이스플레이트 (720) 는 세라믹 층 (724) 를 지지하고, 세라믹 층 (724) 은 프로세싱을 위해 상부에 기판을 지지하도록 구성된다. 하나 이상의 비아들 또는 가이드 채널들 (728) 은 각각의 에지 링들을 선택적으로 상승 및 하강시키도록 구성된 리프트 핀들 (732) 을 수용하기 위해 절연체 플레이트 (716) 및 링들 (704, 708, 및 712) 을 관통하여 형성될 수도 있다. 예를 들어, 가이드 채널들 (728) 은 리프트 핀들 (732) 각각의 리프트 핀을 위한 핀 정렬 홀들로서 기능한다. 리프트 핀들 (732) 과 가이드 채널들 (728) 의 내측 표면들 사이의 갭은 플라즈마 누설을 감소시키도록 최소화된다. 즉, 가이드 채널들 (728) 의 직경은 리프트 핀들 (732) 의 직경보다 약간만 크다 (예를 들어, 0.005" 내지 0.010" 이상). 예를 들어, 리프트 핀들 (732) 은 0.057" 내지 0.061"의 직경을 가질 수도 있는 한편, 가이드 채널들 (728) 은 0.063" 내지 0.067"의 직경을 갖는다. 일부 예들에서, 가이드 채널들 (728) 은 플라즈마 누설을 더 제한하도록 가이드 채널들 (728) 의 다른 부분들보다 작은 직경을 갖는 좁은 영역 (734) 을 포함한다. 예를 들어, 좁은 영역 (734) 은 가이드 채널들 (728) 의 직경보다 0.002 내지 0.004" 작은 직경을 가질 수도 있다. 유사하게, 일부 예들에서, 리프트 핀들 (732) 은 가이드 채널들 (728) 의 좁은 영역 (734) 내에 위치된 좁은 영역들을 포함할 수도 있다.
도 7a에 도시된 바와 같이, 하단 링 (704) 은 가이드 피처 (736) 를 포함한다. 예를 들어, 가이드 피처 (736) 는 하단 링 (704) 으로부터 상향으로 연장하는 상승된 환형 림 (740) 에 대응한다. 림 (740) 및 내측 환형 림 (742) 은 홈부 (744) 를 형성한다. 가이드 채널들 (728) 및 리프트 핀들 (732) 은 가이드 피처 (736) 를 통해 연장한다. 하단 링 (704) 의 상부 표면은 상기 기술된 바와 같이 복수의 방향 변화들을 포함하는 미로와 같은 계면을 형성하도록 에지 링 (324) 의 하단 표면에 상보적으로 구성된다. 홈부 (744) 및 림 (740) 의 각각의 폭들은 홈부 (744) 및 림 (740) 의 각각의 수직 표면들과 에지 링 (324) 의 하단 상의 상보적인 수직 표면들 간의 갭들을 최소화하도록 선택된다. 예를 들어, 갭들은 0.02" 미만일 수도 있다.
유사하게, 도 7c에 도시된 바와 같이, 하단 링 (712) 은 가이드 피처 (746) 를 포함한다. 예를 들어, 가이드 피처 (746) 는 하단 링 (712) 으로부터 상향으로 연장하는 상승된 환형 림 (748) 에 대응한다. 림 (748) 및 내측 환형 림 (750) 은 제 1 홈부 (752) 를 형성하는 한편, 림 (748) 및 외측 환형 림 (754) 은 제 2 홈부 (756) 를 형성한다. 가이드 채널들 (728) 및 리프트 핀들 (732) 은 하단 링 (712) 을 통해 연장한다. 하단 링 (712) 의 상부 표면은 상기 기술된 바와 같이 복수의 방향 변화들을 포함하는 미로와 같은 계면을 형성하도록 에지 링 (524) 의 하단 표면에 상보적으로 구성된다. 림 (748) 의 높이는 내측 환형 림 (750) 과 에지 링 (524) 사이의 콘택트 전에 에지 링 (524) 과 림 (748) 의 인게이지먼트를 용이하게 하도록 내측 환형 림 (750) 의 높이보다 높다.
일부 예들에서, 가이드 피처 (746) 및/또는 하단 링 (712) 의 부분들은 기판 지지부 (700) 상의 에지 링 (524) 의 정렬 (즉, 센터링) 을 용이하게 하도록 챔퍼링될 수도 있다. 예를 들어, 가이드 피처 (746) 의 코너부들 (760 및 764) 및 하단 링 (712) 의 코너부 (768) 는 챔퍼링된다. 일부 예들에서, 코너부 (760) 의 챔퍼는 적어도 대략 0.008" (예를 들어, 0.007" 내지 0.011") 의 높이 및 폭 그리고 15 내지 25°의 각도를 가질 수도 있다. 코너부 (764) 의 챔퍼는 적어도 대략 0.01" (예를 들어, 0.01" 내지 0.02") 의 높이 및 폭 그리고 20 내지 35°의 각도를 가질 수도 있다. 코너부 (768) 의 챔퍼는 적어도 대략 0.010" (예를 들어, 0.010" 내지 0.030") 의 높이 및 폭 그리고 20 내지 35°의 각도를 가질 수도 있다.
하단 링들 (704, 708, 및 712) 내경들은 적어도 11.5" (예를 들어, 11.5" 내지 11.7") 일 수도 있다. 하단 링들 (704, 708, 및 712) 의 외경들은 14" (예를 들어, 13.8" 내지 14.1") 보다 크지 않을 수도 있다. 772에서 하단 링들 (708 및 712) 의 단차부 내경들은 에지 링 (424 또는 524) 의 외경을 수용하도록 선택된다. 예를 들어, 에지 링 (424 또는 524) 의 외경은 대략 12.8" (예를 들어, +/- 0.10") 일 수도 있다. 이에 따라, 772에서 하단 링들 (708 및 712) 의 내경은 적어도 13.0"일 수도 있다.
이제 도 8a, 도 8b, 및 도 8c를 참조하면, 기판 지지부 (800) 는 본 명세의 원리들에 따른 단차진 구성의 상단 이동가능한 에지 링들을 지지하도록 구성된 예시적인 하단 링들 (804, 808, 및 812) 을 포함한다. 예를 들어, 도 8a에 도시된 바와 같이, 하단 링 (804) 도 3b의 에지 링 (324) 을 지지하도록 구성된다. 도 8b에 도시된 바와 같이, 하단 링 (808) 은 도 4c의 에지 링 (424) 을 지지하도록 구성된다. 도 8c에 도시된 바와 같이, 하단 링 (812) 은 도 5b의 에지 링 (526) 을 지지하도록 구성된다. 하단 링들 (804 및 812) 은 도 3b의 중간 링 (336) 및 도 5b의 중간 링 (536) 을 각각 지지하도록 더 구성될 수도 있다. 하단 링들 (804, 808, 및 812) 각각의 상부 표면들 각각은 단차진다. 즉, 각각의 상부 표면들 각각은 적어도 2 개의 상이한 높이들을 갖는다.
기판 지지부 (800) 는 절연체 링 또는 플레이트 (816) 및 절연체 플레이트 (816) 상에 배치된 (예를 들어, ESC의) 베이스플레이트 (820) 를 포함한다. 베이스플레이트 (820) 는 세라믹 층 (824) 를 지지하고, 세라믹 층 (824) 은 프로세싱을 위해 상부에 기판을 지지하도록 구성된다. 본딩 층 (828) 이 베이스플레이트 (820) 와 세라믹 층 (824) 사이에 배치될 수도 있고 시일링부 (832) 가 본딩 층 (828) 을 둘러싼다. 하나 이상의 비아들 또는 가이드 채널들 (836) 은 각각의 에지 링들을 선택적으로 상승 및 하강시키도록 구성된 리프트 핀들 (840) 을 수용하기 위해 절연체 플레이트 (816) 및 링들 (804, 808, 및 812) 을 관통하여 형성될 수도 있다. 예를 들어, 가이드 채널들 (836) 은 리프트 핀들 (840) 각각의 리프트 핀을 위한 핀 정렬 홀들로서 기능한다. 리프트 핀들 (840) 과 가이드 채널들 (836) 의 내측 표면들 사이의 갭은 플라즈마 누설을 감소시키도록 최소화된다. 즉, 가이드 채널들 (836) 의 직경은 리프트 핀들 (840) 의 직경보다 약간만 크다 (예를 들어, 0.005" 내지 0.010" 이상). 예를 들어, 리프트 핀들 (840) 은 0.1"의 직경을 가질 수도 있는 한편, 가이드 채널들 (836) 은 0.105"의 직경을 갖는다. 일부 예들에서, 가이드 채널들 (836) 은 플라즈마 누설을 더 제한하도록 가이드 채널들 (836) 의 다른 부분들보다 작은 직경을 갖는 좁은 영역 (842) 을 포함한다. 예를 들어, 좁은 영역 (842) 은 가이드 채널들 (836) 의 직경보다 0.002 내지 0.004" 작은 직경을 가질 수도 있다. 일부 예들에서, 하나 이상의 세라믹 슬리브들 (844) 이 리프트 핀들 (840) 둘레의 채널들 (836) 에 배치될 수도 있다.
도 8b에 도시된 바와 같이, 하단 링 (808) 은 가이드 피처 (846) 를 포함한다. 예를 들어, 가이드 피처 (846) 는 하단 링 (808) 으로부터 상향으로 연장하는 상승된 환형 림 (848) 에 대응한다. 림 (848) 및 외측 환형 림 (850) 은 홈부 (852) 를 형성한다. 하단 링 (808) 의 상부 표면은 상기 기술된 바와 같이 복수의 방향 변화들을 포함하는 미로와 같은 계면을 형성하도록 에지 링 (424) 의 하단 표면에 상보적으로 구성된다. 홈부 (852) 및 림 (848) 의 각각의 폭들은 홈부 (852) 및 림 (848) 의 각각의 수직 표면들과 에지 링 (424) 의 하단 상의 상보적인 수직 표면들 간의 갭들을 최소화하도록 선택된다. 예를 들어, 갭들은 0.010" 미만일 수도 있다. 반대로, 도 8a 및 도 8c에서, 하단 링들 (804 및 812) 은 각각의 가이드 피처들 (348 및 540) 을 갖는 중간 링들 (336 및 536) 을 지지하도록 구성된다. 이에 따라, 하단 링들 (804 및 812) 의 상부 표면은 중간 링들 (336 및 536) 의 상부 표면들과 조합하여, 상기 기술된 바와 같이 복수의 방향 변화들을 포함하는 미로와 같은 계면을 형성하기 위해, 에지 링들 (324 및 526) 의 하단 표면들에 상보적으로 구성된다.
가이드 채널들 (836) 이 세라믹 슬리브들 (844) 를 포함하는 예들 (예를 들어, 가이드 채널들 (836) 이 베이스플레이트 (820) 를 통해 라우팅되는 예들) 에서, 하단 링들 (804, 808, 및 812) 은 세라믹 슬리브들 (844) 을 수용하도록 구성될 수도 있다. 예를 들어, 하단 링들 (804, 808, 및 812) 은 세라믹 슬리브들 (844) 의 상부 단부들을 수용하기 위해 가이드 채널들 (836) 보다 큰 직경을 갖는 캐비티 또는 컷아웃 (856) 과 같은 클리어런스 피처 (clearance feature) 를 포함할 수도 있다. 일부 예들에서, 하단 링들 (804, 808, 및 812) 은 리프트 핀들 (840) 에 후속하여 설치될 수도 있다. 이에 따라, 하단 링들 (804, 808, 및 812) 의 각각의 개구부들이 리프트 핀들 (840) 위에 하단 링들 (804, 808, 및 812) 의 설치를 용이하게 하기 위해 챔퍼링된 에지 (860) 를 포함할 수도 있다. 예를 들어, 에지 (860) 의 챔퍼는 0.020" 내지 0.035"의 높이 및 폭 그리고 40 내지 50°의 각도를 가질 수도 있다.
도 8b 및 도 8c에 도시된 바와 같이, 862에서 하단 링들 (808 및 812) 의 단차 내경들은 도 4c의 에지 링 (424) 및 도 5b의 에지 링 (526) 의 외경을 수용하도록 선택된다. 예를 들어, 에지 링들 (424 및 526) 의 외경은 대략 12.8" (예를 들어, +/- 0.10") 일 수도 있다. 이에 따라, 862에서 하단 링들 (808 및 812) 의 내경들은 적어도 13.0"일 수도 있다. 이에 따라, 하단 링들 (808 및 812) 과 에지 링들 (424 및 526) 의 외경 사이의 갭은 여전히 하단 링들 (808 및 812) 및 에지 링들 (424 및 526) 의 수직 표면들 사이의 콘택트를 방지하면서 최소화될 수 있다.
일부 예들에서, 도 8b에 도시된 바와 같이, 하단 링 (808) 은 864에서 제 1 외경 및 868에서 제 2 외경을 포함할 수도 있다. 제 2 외경 (868) 은 864에서 제 1 외경보다 크다. 예를 들어, 기판 지지부 (800) 는 절연체 플레이트 (816), 베이스플레이트 (820), 하단 링 (808), 등의 외측 부분들을 보호하는 라이너 (872) 를 포함할 수도 있다. 그러나, 라이너 (872) 는 플라즈마에 노출된 하단 링 (808) 의 상부 부분을 보호하지 못할 수도 있고, 베이스플레이트 (820) 의 상부 에지 (876) 에 인접한 영역 (점선 화살표 (880) 로 나타낸 바와 같이) 에서 하단 링 (808) 의 증가된 부식이 일어날 수도 있다. 이에 따라, 하단 링 (808) 은 상승된 부식을 보상하기 위해 제 2 외경 (868) 에서 부가적인 재료를 포함한다.
이제 도 9를 참조하면, 예시적인 중간 링 (900) 이 도시된다. 중간 링 (900) 은 상단 에지 링이 기판 지지부의 2 개의 상이한 컴포넌트들의 상부 표면들에 의해 달리 지지될 구성들로 제공될 수도 있다. 예를 들어, 도 3b 및 도 5b에 도시된 바와 같이 (각각 도 8a 및 도 8c에 대응), 상단 에지 링들은 각각의 세라믹 층 및 각각의 하단 링 모두와 오버랩한다. 이에 따라, 중간 링 (900) 은 세라믹 층에 의해 달리 지지될 상단 에지 링의 일부를 지지하도록 배치된다. 도시된 바와 같이, 중간 링 (900) 은 "U" 형상이다.
중간 링 (900) 은 홈부 (912) 를 형성하는 내측 환형 림 (904) 및 외측 환형 림 (908) 을 포함한다. 홈부 (912) 는 각각의 상단 에지 링 (예를 들어, 에지 링 (324 또는 526)) 을 수용하도록 구성된다. 반대로, 외측 환형 림 (908) 은 도 3b 및 도 5b에 상기 기술된 바와 같이 대체 동안 상단 에지 링 (324 또는 526) 을 센터링시키기 위해 가이드 피처로서 기능한다. 일부 예들에서, 코너부들 (916 및 920) 은 상단 에지 링과의 인게이지먼트를 용이하게 하도록 챔퍼링된다. 예를 들어, 코너부 (916) 의 챔퍼는 적어도 대략 0.010" (예를 들어, 0.005" 내지 0.015") 의 높이 및 폭 그리고 대략 20° (예를 들어, 15 내지 25°) 의 각도를 가질 수도 있다. 코너부 (920) 의 챔퍼는 적어도 대략 0.015" (예를 들어, 0.010" 내지 0.020") 의 높이 및 폭 그리고 대략 30° (예를 들어, 25 내지 35°) 의 각도를 가질 수도 있다. 외측 환형 림 (908) 의 폭은 림 (908) 의 각각의 수직 표면들 에지 링 (324 또는 526) 의 하단부 상의 상보적인 수직 표면들 사이의 갭들을 최소화하도록 선택된다. 예를 들어, 갭들은 플라즈마 누설을 제한하도록 0.010" 미만일 수도 있다.
이제 도 10a 및 도 10b를 참조하면, 기판 지지부 (1000) 의 2 개의 단면도들이 본 명세의 원리들에 따른 단차진 구성의 상단 이동가능한 에지 링들을 지지하도록 구성된 하단 링 (1004) 을 예시한다. 예를 들어, 하단 링 (1004) 은 도 5b 및 도 8c에 도시된 구성과 유사한 구성으로 에지 링 (예를 들어, 526) 을 지지하도록 구성된다. 하단 링 (1004) 은 도 5b에 도시된 구성과 유사한 구성으로 중간 링을 지지하도록 더 구성될 수도 있다.
기판 지지부 (1000) 는 절연체 링 또는 플레이트 (1008) 및 절연체 플레이트 (1008) 상에 배치된 (예를 들어, ESC의) 베이스플레이트 (1012) 를 포함한다. 베이스플레이트 (1012) 는 세라믹 층 (1016) 를 지지하고, 세라믹 층 (1016) 은 프로세싱을 위해 상부에 기판을 지지하도록 구성된다. 본딩 층 (1020) 이 베이스플레이트 (1012) 와 세라믹 층 (1016) 사이에 배치될 수도 있고 시일링부 (1024) 가 본딩 층 (1020) 을 둘러싼다. 도 10a에 도시된 바와 같이, 하나 이상의 비아들 또는 가이드 채널들 (1028) 은 에지 링을 선택적으로 상승 및 하강시키도록 구성된 리프트 핀들 (1032) 을 수용하기 위해 절연체 플레이트 (1008), 베이스플레이트 (1012) 및 링 (1004) 을 관통하여 형성될 수도 있다. 예를 들어, 가이드 채널들 (1028) 은 리프트 핀들 (1032) 각각의 리프트 핀을 위한 핀 정렬 홀들로서 기능한다. 리프트 핀들 (1032) 과 가이드 채널들 (1028) 의 내측 표면들 사이의 갭은 플라즈마 누설을 감소시키도록 최소화된다. 즉, 가이드 채널들 (1028) 의 직경은 리프트 핀들 (1032) 의 직경보다 약간만 크다 (예를 들어, 0.005" 내지 0.010" 이상). 예를 들어, 리프트 핀들 (1032) 은 0.1"의 직경을 가질 수도 있는 한편, 가이드 채널들 (1028) 은 0.105"의 직경을 갖는다. 일부 예들에서, 가이드 채널들 (1028) 은 플라즈마 누설을 더 제한하도록 가이드 채널들 (1028) 의 다른 부분들보다 작은 직경을 갖는 좁은 영역 (1036) 을 포함한다. 예를 들어, 좁은 영역 (1036) 은 가이드 채널들 (1028) 의 직경보다 0.002 내지 0.004" 작은 직경을 가질 수도 있다. 일부 예들에서, 하나 이상의 세라믹 슬리브들 (1040) 이 리프트 핀들 (1032) 둘레의 채널들 (1028) 에 배치될 수도 있다.
기판 지지부 (1000) 는 절연체 플레이트 (1008), 베이스플레이트 (1012), 및 하단 링 (1004) 과 같은 기판 지지부 (1000) 의 컴포넌트들을 둘러싸고 보호하도록 구성된 라이너 (1044) 를 포함할 수도 있다. 도 10a 및 도 10b에 도시된 바와 같이, 하단 링 (1004) 은 하단 링 (1004) 으로부터 라이너 (1044) 위로 방사상 외측으로 연장하는 환형 립 (1048) 을 포함한다. 립 (1048) 은 라이너 (1044) 가 존재한다면 하단 링 (1004) 의 설치 및 제거를 용이하게 한다.
도 10b에 도시된 바와 같이, 베이스플레이트 (1012) 는 각각의 볼트 마운팅 홀들 (1056) 을 통해 삽입된 볼트들 (1052) 을 사용하여 절연체 플레이트 (1008) 에 커플링될 수도 있다. 세라믹 플러그들 (1060) 은 볼트 마운팅 홀들 (1056) 내 그리고 하단 링 (1004) 과 베이스플레이트 (1012) 사이에서 플라즈마 누설을 방지하기 위해 볼트들 (1052) 위에 배치된다. 도 10b에 도시된 바와 같이, 하단 링 (1004) 은 세라믹 플러그들 (1060) 을 수용하기 위해 캐비티들 또는 컷아웃들 (1064) 과 같은 클리어런스 피처들을 포함한다.
전술한 기술은 본질적으로 단순히 예시적이고 어떠한 방법으로도 명세, 이들의 애플리케이션 또는 용도들을 제한하도록 의도되지 않는다. 명세의 광범위한 교시가 다양한 형태들로 구현될 수 있다. 따라서, 본 명세는 특정한 예들을 포함하지만, 다른 수정 사항들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에, 본 명세의 진정한 범위는 이렇게 제한되지 않아야 한다. 방법 내의 하나 이상의 단계들이 본 명세의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각이 특정한 피처들을 갖는 것으로 상기에 기술되었지만, 본 명세의 임의의 실시예에 대하여 기술된 임의의 하나 이상의 이들 피처들은, 조합이 명시적으로 기술되지 않아도, 임의의 다른 실시예들의 피처들로 및/또는 임의의 다른 실시예들의 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 또 다른 실시예들과의 치환들이 본 명세의 범위 내에 있다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 명세에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트가 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에서 논의된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다.
일부 구현예들에서, 제어기는 상술한 예들의 일부일 수도 있는 시스템의 일부일 수 있다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 명세된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
전술한 기술은 본질적으로 단순히 예시적이고 어떠한 방법으로도 명세, 이들의 애플리케이션 또는 용도들을 제한하도록 의도되지 않는다. 명세의 광범위한 교시가 다양한 형태들로 구현될 수 있다. 따라서, 본 명세는 특정한 예들을 포함하지만, 다른 수정 사항들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에, 본 명세의 진정한 범위는 이렇게 제한되지 않아야 한다. 방법 내의 하나 이상의 단계들이 본 명세의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각이 특정한 피처들을 갖는 것으로 상기에 기술되었지만, 본 명세의 임의의 실시예에 대하여 기술된 임의의 하나 이상의 이들 피처들은, 조합이 명시적으로 기술되지 않아도, 임의의 다른 실시예들의 피처들로 및/또는 임의의 다른 실시예들의 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 또 다른 실시예들과의 치환들이 본 명세의 범위 내에 있다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 명세에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트가 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에서 논의된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다.
일부 구현예들에서, 제어기는 상술한 예들의 일부일 수도 있는 시스템의 일부일 수 있다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 명세된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (17)

  1. 기판 지지부의 이동가능한 에지 링을 지지하도록 구성된 하단 링에 있어서,
    상부 표면이 적어도 2 개의 상이한 높이들을 갖도록 수직인 상향 단차부를 포함하는 상기 상부 표면;
    제 1 내경;
    상기 상부 표면의 상기 단차부에 의해 규정된 제 2 내경으로서, 상기 제 2 내경은 상기 제 1 내경보다 큰, 상기 제 2 내경;
    외경으로서, 상기 외경에서 상기 상부 표면의 높이는 상기 제 1 내경에서 상기 상부 표면의 높이보다 큰, 상기 외경;
    하부 표면이 적어도 2 개의 상이한 높이들을 갖도록 하향 단차부를 포함하는 상기 하부 표면; 및
    복수의 수직 가이드 채널들을 포함하고,
    상기 하단 링의 단면은 수직 부분 및 상기 수직 부분으로부터 방사상 내측으로 연장하는 수평 부분을 갖는 뒤집힌 "L" 형상을 갖고,
    상기 복수의 수직 가이드 채널들은 상기 이동가능한 에지 링을 상승 및 하강시키기 위해 각각의 리프트 핀들을 수용하도록 상기 수평 부분 내에 규정되는, 하단 링.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 수평 부분은 상기 수직 부분의 하단부보다 상기 수직 부분의 상단부에 보다 가깝게 위치되는, 하단 링.
  5. 제 1 항에 있어서,
    상기 수평 부분 아래의 상기 수직 부분의 폭은 상기 수평 부분 위의 상기 수직 부분의 폭보다 큰, 하단 링.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 가이드 채널들은 상기 하단 링의 상기 상부 표면으로부터 상기 하부 표면으로 연장하는, 하단 링.
  8. 제 1 항에 있어서,
    상기 가이드 채널들 각각은 상기 가이드 채널의 나머지보다 작은 직경을 갖는 좁은 영역을 포함하는, 하단 링.
  9. 제 1 항에 있어서,
    상기 가이드 채널들은 상기 수직 부분으로부터 방사상 내측으로 연장하는 상기 뒤집힌 "L" 형상의 상기 수평 부분을 통해 연장하는, 하단 링.
  10. 제 1 항에 있어서,
    상기 하단 링의 외측 코너부는 챔퍼링되는, 하단 링.
  11. 제 1 항에 있어서,
    상기 상부 표면은 적어도 2 번의 방향 변화들을 포함하는, 하단 링.
  12. 제 1 항에 있어서,
    상기 상부 표면으로부터 상향으로 연장하는 가이드 피처를 더 포함하는, 하단 링.
  13. 제 12 항에 있어서,
    상기 가이드 피처는 상승된 환형 림인, 하단 링.
  14. 제 12 항에 있어서,
    상기 가이드 피처는 상기 상부 표면 내에 적어도 하나의 홈부를 규정하는, 하단 링.
  15. 삭제
  16. 삭제
  17. 제 14 항에 있어서,
    상기 가이드 채널들은 상기 적어도 하나의 홈부 아래로 상기 수평 부분을 통해 연장하는, 하단 링.
KR1020217014539A 2017-11-21 2017-11-21 하단 링 및 중간 에지 링 KR102401722B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227017008A KR102617972B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2017/062769 WO2019103722A1 (en) 2017-11-21 2017-11-21 Bottom and middle edge rings
KR1020207013289A KR102254224B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207013289A Division KR102254224B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227017008A Division KR102617972B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링

Publications (2)

Publication Number Publication Date
KR20210059797A KR20210059797A (ko) 2021-05-25
KR102401722B1 true KR102401722B1 (ko) 2022-05-24

Family

ID=66631121

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020217014539A KR102401722B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링
KR1020187021879A KR102143290B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링
KR1020237044195A KR20230175352A (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링
KR1020227017008A KR102617972B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링
KR1020207004813A KR102182298B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링
KR1020207013289A KR102254224B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링

Family Applications After (5)

Application Number Title Priority Date Filing Date
KR1020187021879A KR102143290B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링
KR1020237044195A KR20230175352A (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링
KR1020227017008A KR102617972B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링
KR1020207004813A KR102182298B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링
KR1020207013289A KR102254224B1 (ko) 2017-11-21 2017-11-21 하단 링 및 중간 에지 링

Country Status (7)

Country Link
US (3) US20200312633A1 (ko)
EP (3) EP4102551A1 (ko)
JP (4) JP6878616B2 (ko)
KR (6) KR102401722B1 (ko)
CN (6) CN118380375A (ko)
SG (1) SG11201907515WA (ko)
WO (1) WO2019103722A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
KR102401722B1 (ko) * 2017-11-21 2022-05-24 램 리써치 코포레이션 하단 링 및 중간 에지 링
JP7140610B2 (ja) * 2018-09-06 2022-09-21 株式会社日立ハイテク プラズマ処理装置
JP7105666B2 (ja) * 2018-09-26 2022-07-25 東京エレクトロン株式会社 プラズマ処理装置
WO2020257095A1 (en) * 2019-06-18 2020-12-24 Lam Research Corporation Reduced diameter carrier ring hardware for substrate processing systems
TWM602283U (zh) * 2019-08-05 2020-10-01 美商蘭姆研究公司 基板處理系統用之具有升降銷溝槽的邊緣環
EP4010915A4 (en) * 2019-08-05 2023-12-13 Lam Research Corporation EDGE RING SYSTEMS FOR SUBSTRATE PROCESSING SYSTEMS
JP2022544494A (ja) * 2019-08-14 2022-10-19 ラム リサーチ コーポレーション 基板処理システム用の可動エッジリング
KR20210042749A (ko) * 2019-10-10 2021-04-20 삼성전자주식회사 정전 척 및 상기 정전 척을 포함하는 기판 처리 장치
GB202002798D0 (en) * 2020-02-27 2020-04-15 Lam Res Ag Apparatus for processing a wafer
KR20210136295A (ko) 2020-05-07 2021-11-17 엘지전자 주식회사 의류처리장치
US11600516B2 (en) * 2020-05-13 2023-03-07 Asmpt Singapore Pte. Ltd. Die ejector height adjustment
KR20230027251A (ko) * 2020-11-19 2023-02-27 어플라이드 머티어리얼스, 인코포레이티드 기판 극단 에지 보호를 위한 링
KR102427214B1 (ko) * 2021-11-12 2022-08-01 비씨엔씨 주식회사 결합 및 분해가 가능한 반도체용 포커스 링 조립체
TWM639962U (zh) * 2021-12-03 2023-04-21 美商蘭姆研究公司 基板處理系統中用於增進屏蔽的寬覆蓋邊緣環及邊緣環系統

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231794A (ja) * 2001-02-02 2002-08-16 Tokyo Electron Ltd 被処理体の載置機構
JP2008251681A (ja) 2007-03-29 2008-10-16 Hitachi High-Technologies Corp ウエハステージ
JP2013511847A (ja) * 2009-11-20 2013-04-04 アプライド マテリアルズ インコーポレイテッド アーク放電を低減させた静電チャック

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886863A (en) * 1995-05-09 1999-03-23 Kyocera Corporation Wafer support member
WO2000026939A1 (en) * 1998-10-29 2000-05-11 Applied Materials, Inc. Apparatus for coupling power through a workpiece in a semiconductor wafer processing system
KR100315088B1 (ko) * 1999-09-29 2001-11-24 윤종용 포커스 링을 갖는 반도체 웨이퍼 제조 장치
JP2001313329A (ja) * 2000-04-28 2001-11-09 Applied Materials Inc 半導体製造装置におけるウェハ支持装置
JP2002009139A (ja) * 2000-06-20 2002-01-11 Nikon Corp 静電チャック
US7041200B2 (en) * 2002-04-19 2006-05-09 Applied Materials, Inc. Reducing particle generation during sputter deposition
US6722642B1 (en) * 2002-11-06 2004-04-20 Tokyo Electron Limited High pressure compatible vacuum chuck for semiconductor wafer including lift mechanism
KR20050038898A (ko) * 2003-10-23 2005-04-29 삼성전자주식회사 반도체 기판의 건식 식각 장치
US7431788B2 (en) * 2005-07-19 2008-10-07 Lam Research Corporation Method of protecting a bond layer in a substrate support adapted for use in a plasma processing system
US20070283884A1 (en) * 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
JP4792381B2 (ja) 2006-12-25 2011-10-12 東京エレクトロン株式会社 基板処理装置、フォーカスリングの加熱方法及び基板処理方法
JP5317424B2 (ja) * 2007-03-28 2013-10-16 東京エレクトロン株式会社 プラズマ処理装置
US9062379B2 (en) * 2008-04-16 2015-06-23 Applied Materials, Inc. Wafer processing deposition shielding components
WO2009154853A2 (en) * 2008-04-16 2009-12-23 Applied Materials, Inc. Wafer processing deposition shielding components
WO2010062345A2 (en) * 2008-10-31 2010-06-03 Lam Research Corporation Lower electrode assembly of plasma processing chamber
DE202010015933U1 (de) * 2009-12-01 2011-03-31 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Eine Randringanordnung für Plasmaätzkammern
US8633423B2 (en) * 2010-10-14 2014-01-21 Applied Materials, Inc. Methods and apparatus for controlling substrate temperature in a process chamber
JP5719599B2 (ja) 2011-01-07 2015-05-20 東京エレクトロン株式会社 基板処理装置
US20140017900A1 (en) * 2011-03-29 2014-01-16 Tokyo Electron Limited Plasma etching apparatus and plasma etching method
TWI571929B (zh) * 2012-01-17 2017-02-21 東京威力科創股份有限公司 基板載置台及電漿處理裝置
JP5905735B2 (ja) 2012-02-21 2016-04-20 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板温度の設定可能帯域の変更方法
KR101390422B1 (ko) * 2012-05-07 2014-04-29 주식회사 제우스 Ｌｃｄ 글라스 기판용 오븐챔버의 리프트 핀 유닛
US9472443B2 (en) * 2013-03-14 2016-10-18 Applied Materials, Inc. Selectively groundable cover ring for substrate process chambers
US10804081B2 (en) * 2013-12-20 2020-10-13 Lam Research Corporation Edge ring dimensioned to extend lifetime of elastomer seal in a plasma processing chamber
KR20160015510A (ko) * 2014-07-30 2016-02-15 삼성전자주식회사 정전척 어셈블리, 이를 구비하는 반도체 제조장치, 및 이를 이용한 플라즈마 처리방법
JP2016046451A (ja) * 2014-08-26 2016-04-04 株式会社アルバック 基板処理装置及び基板処理方法
US10658222B2 (en) * 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US20170263478A1 (en) * 2015-01-16 2017-09-14 Lam Research Corporation Detection System for Tunable/Replaceable Edge Coupling Ring
JP6541565B2 (ja) * 2015-09-25 2019-07-10 東京エレクトロン株式会社 載置台及びプラズマ処理装置
US20170115657A1 (en) * 2015-10-22 2017-04-27 Lam Research Corporation Systems for Removing and Replacing Consumable Parts from a Semiconductor Process Module in Situ
TWI725067B (zh) * 2015-10-28 2021-04-21 美商應用材料股份有限公司 可旋轉靜電夾盤
CN116110846A (zh) * 2016-01-26 2023-05-12 应用材料公司 晶片边缘环升降解决方案
WO2017131927A1 (en) * 2016-01-26 2017-08-03 Applied Materials, Inc. Wafer edge ring lifting solution
US10262887B2 (en) * 2016-10-20 2019-04-16 Lam Research Corporation Pin lifter assembly with small gap
US10541168B2 (en) * 2016-11-14 2020-01-21 Lam Research Corporation Edge ring centering method using ring dynamic alignment data
EP3852137A1 (en) * 2017-07-24 2021-07-21 LAM Research Corporation Moveable edge ring design
KR102401722B1 (ko) * 2017-11-21 2022-05-24 램 리써치 코포레이션 하단 링 및 중간 에지 링
JP2020155489A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231794A (ja) * 2001-02-02 2002-08-16 Tokyo Electron Ltd 被処理体の載置機構
JP2008251681A (ja) 2007-03-29 2008-10-16 Hitachi High-Technologies Corp ウエハステージ
JP2013511847A (ja) * 2009-11-20 2013-04-04 アプライド マテリアルズ インコーポレイテッド アーク放電を低減させた静電チャック

Also Published As

Publication number Publication date
KR102254224B1 (ko) 2021-05-20
US20200312633A1 (en) 2020-10-01
EP3566245A1 (en) 2019-11-13
EP3566245B1 (en) 2021-03-17
KR20200020991A (ko) 2020-02-26
KR20230175352A (ko) 2023-12-29
KR20200054330A (ko) 2020-05-19
US20220189745A1 (en) 2022-06-16
CN118380371A (zh) 2024-07-23
EP4102551A1 (en) 2022-12-14
KR20220073858A (ko) 2022-06-03
JP2020512701A (ja) 2020-04-23
CN118380372A (zh) 2024-07-23
EP3843129B1 (en) 2022-09-14
JP7487360B2 (ja) 2024-05-20
KR20210059797A (ko) 2021-05-25
KR102143290B1 (ko) 2020-08-11
WO2019103722A1 (en) 2019-05-31
CN110383454A (zh) 2019-10-25
CN118380375A (zh) 2024-07-23
SG11201907515WA (en) 2019-09-27
KR20190068490A (ko) 2019-06-18
JP7220251B2 (ja) 2023-02-09
CN118380373A (zh) 2024-07-23
JP2024105438A (ja) 2024-08-06
CN110383454B (zh) 2024-03-26
EP3566245A4 (en) 2020-03-11
EP3843129A1 (en) 2021-06-30
KR102617972B1 (ko) 2023-12-22
KR102182298B1 (ko) 2020-11-25
JP6878616B2 (ja) 2021-05-26
US20220189744A1 (en) 2022-06-16
JP2021119625A (ja) 2021-08-12
JP2023055808A (ja) 2023-04-18
CN118380374A (zh) 2024-07-23

Similar Documents

Publication Publication Date Title
KR102401722B1 (ko) 하단 링 및 중간 에지 링
KR102401704B1 (ko) 이동가능한 에지 링 설계들
KR102725131B1 (ko) 이동가능한 에지 링 설계들
KR102720332B1 (ko) 이동가능한 에지 링 설계들
TWI760111B (zh) 底部和中間邊緣環
TWI849322B (zh) 底部和中間邊緣環
TWI722257B (zh) 底部和中間邊緣環
KR20240158390A (ko) 이동가능한 에지 링 설계들
JP2024153798A (ja) 可動エッジリング設計

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant