KR102357389B1 - 박막 트랜지스터 기판 및 표시 장치 - Google Patents
박막 트랜지스터 기판 및 표시 장치 Download PDFInfo
- Publication number
- KR102357389B1 KR102357389B1 KR1020140122045A KR20140122045A KR102357389B1 KR 102357389 B1 KR102357389 B1 KR 102357389B1 KR 1020140122045 A KR1020140122045 A KR 1020140122045A KR 20140122045 A KR20140122045 A KR 20140122045A KR 102357389 B1 KR102357389 B1 KR 102357389B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- active layer
- substrate
- source electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 161
- 239000010409 thin film Substances 0.000 title claims description 69
- 239000010410 layer Substances 0.000 claims description 504
- 239000000463 material Substances 0.000 claims description 90
- 230000004224 protection Effects 0.000 claims description 60
- 239000011241 protective layer Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 3
- 230000003711 photoprotective effect Effects 0.000 claims 1
- 239000003086 colorant Substances 0.000 description 18
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000011368 organic material Substances 0.000 description 9
- 239000011575 calcium Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910052738 indium Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 4
- 239000004697 Polyetherimide Substances 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 229920001601 polyetherimide Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- -1 region Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920001230 polyarylate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920006393 polyether sulfone Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명의 일 실시예는 기판, 상기 기판상에 배치된 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극상에 형성된 활성층, 상기 활성층 상에 상기 활성층과 절연적으로 형성되는 게이트 전극 및 상기 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되어 형성된 픽셀 전극을 포함하는 박막 트랜지스터 기판을 개시한다.
Description
본 발명의 실시예들은 박막 트랜지스터 기판 및 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
특히, 근래에 표시 장치는 휴대가 가능한 박형의 평판 형태의 표시 장치로 대체되는 추세이다.
이러한 표시 장치는 전기적 동작을 위하여 필요한 전기적 신호를 제공받기 위하여 하나 이상의 박막 트랜지스터를 구비할 수 있다.
박막 트랜지스터는 표시 장치의 전기적 특성에 영향을 주어 표시 장치의 화질 특성에도 영향을 줄 수 있다.
또한, 박막 트랜지스터는 복수의 부재를 구비하여, 제조를 위하여 복수의 단계를 구비하여 표시 장치의 전체적인 제조상의 효율성 향상에 영향을 줄 수 있다.
본 발명의 실시예들은 박막 트랜지스터 기판 및 표시 장치를 제공한다.
본 발명의 일 실시예는 기판, 상기 기판상에 배치된 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극상에 형성된 활성층, 상기 활성층 상에 상기 활성층과 절연적으로 형성되는 게이트 전극 및 상기 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되어 형성된 픽셀 전극을 포함하는 박막 트랜지스터 기판을 개시한다.
본 실시예에 있어서 상기 소스 전극 및 드레인 전극 중 어느 하나와 전기적으로 연결되도록 형성된 보조 전극을 더 포함할 수 있다.
본 실시예에 있어서 상기 보조 전극은 상기 소스 전극 및 드레인 전극 중 어느 하나의 상면과 접하도록 형성될 수 있다.
본 실시예에 있어서 상기 보조 전극은 상기 소스 전극 및 드레인 전극보다 비저항이 낮은 재질로 형성될 수 있다.
본 실시예에 있어서 상기 보조 전극은 상기 활성층과 이격되도록 형성될 수 있다.
본 실시예에 있어서 상기 게이트 전극상에 배치된 제1 절연막을 더 포함하고, 상기 보조 전극은 상기 제1 절연막 상에 배치될 수 있다.
본 실시예에 있어서 상기 활성층의 면 중 상기 게이트 전극을 향하는 면에 배치된 보호층을 더 포함할 수 있다.
본 실시예에 있어서 상기 활성층과 상기 기판의 사이에 배치되고 상기 활성층과 중첩된 영역을 구비하는 광보호층을 더 포함할 수 있다.
본 실시예에 있어서 상기 광보호층은 컬러 필터 재질로 형성될 수 있다.
본 실시예에 있어서 상기 픽셀 전극과 상기 기판의 사이에 배치되고, 상기 픽셀 전극과 중첩된 영역을 구비하는 컬러 필터를 더 포함할 수 있다.
본 발명의 다른 실시예는 기판, 상기 기판상에 배치된 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극상에 형성된 활성층, 상기 활성층 상에 상기 활성층과 절연적으로 형성되는 게이트 전극 및 하나 이상의 가시 광선을 구현하는 표시 소자를 포함하고, 상기 표시 소자는 상기 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되어 형성된 픽셀 전극을 포함하는 표시 장치를 개시한다.
본 실시예에 있어서 상기 소스 전극 및 드레인 전극 중 어느 하나와 전기적으로 연결되도록 형성된 보조 전극을 더 포함할 수 있다.
본 실시예에 있어서 상기 활성층의 면 중 상기 게이트 전극을 향하는 면에 배치된 보호층을 더 포함할 수 있다.
본 실시예에 있어서 상기 활성층과 상기 기판의 사이에 배치되고 상기 활성층과 중첩된 영역을 구비하는 광보호층을 더 포함할 수 있다.
본 실시예에 있어서 상기 픽셀 전극과 상기 기판의 사이에 배치되고, 상기 픽셀 전극과 중첩된 영역을 구비하는 컬러 필터를 더 포함할 수 있다.
본 실시예에 있어서 상기 표시 소자는 상기 픽셀 전극과 대향하는 대향 전극 및 상기 픽셀 전극과 상기 대향 전극의 사이에 배치되고 유기 발광층을 구비하는 중간층을 포함할 수 있다.
본 발명의 또 다른 실시예는 기판상에 형성된 복수의 픽셀을 포함하는 표시 장치에 관한 것으로서, 상기 복수의 픽셀은 박막 트랜지스터 및 하나 이상의 광을 구현하는 표시 소자를 포함하고, 상기 박막 트랜지스터는, 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 상에 형성된 활성층 및 상기 활성층 상에 상기 활성층과 절연적으로 형성되는 게이트 전극을 구비하고, 상기 표시 소자는 상기 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되어 형성된 픽셀 전극을 구비하는 것을 특징으로 하는 표시 장치를 개시한다.
본 실시예에 있어서 상기 표시 소자는 상기 픽셀 전극과 대향하는 대향 전극 및 상기 픽셀 전극과 상기 대향 전극의 사이에 배치되고 유기 발광층을 구비하는 중간층을 포함할 수 있다.
본 실시예에 있어서 상기 중간층의 적어도 유기 발광층은 상기 복수의 픽셀 중 두 개의 인접한 픽셀에 대하여 공통으로 형성될 수 있다.
본 실시예에 있어서 상기 중간층은 상기 복수의 픽셀에 대하여 공통의 가시 광선을 발생할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 실시예에 관한 박막 트랜지스터 기판 및 표시 장치는 표시 장치의 전기적 특성 및 제조상의 효율성을 용이하게 향상할 수 있다.
도 1은 본 발명의 일 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 2는 본 발명의 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 3은 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 4는 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 5는 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 6은 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 7은 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 8은 본 발명의 일 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 9는 본 발명의 다른 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 10은 본 발명의 또 다른 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 11은 본 발명의 또 다른 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 12는 도 11의 표시 장치에 추가될 수 있는 변형예를 도시한 개략적인 도면이다.
도 2는 본 발명의 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 3은 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 4는 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 5는 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 6은 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 7은 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 8은 본 발명의 일 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 9는 본 발명의 다른 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 10은 본 발명의 또 다른 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 11은 본 발명의 또 다른 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 12는 도 11의 표시 장치에 추가될 수 있는 변형예를 도시한 개략적인 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 1을 참조하면 본 실시예의 박막 트랜지스터 기판(100)은 기판(101), 소스 전극(111), 드레인 전극(112), 활성층(130), 픽셀 전극(120) 및 게이트 전극(140)을 포함한다.
기판(101)은 SiO2를 주성분으로 하는 유리 재질로 이루어질 수 있다. 기판(101)은 반드시 이에 한정되는 것은 아니며 플라스틱 재질로 형성할 수도 있다. 이 때 기판(101)을 형성하는 플라스틱 재질은 다양한 유기물들 중 선택된 하나 이상일 수 있다.
또한, 선택적 실시예로서 기판(101)은 금속 박막으로 형성할 수도 있다.
선택적 실시예로서 기판(101)은 유기물 재질로 형성할 수 있다. 예를들면 기판(101)은 폴리이미드(polyiminde), 폴리에틸렌나프탈레이트(polyethylene napthalate), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate: PET), 폴리아릴레이트(Polyarylate), 폴리카보네이트(polycarbonate), 폴리에테르이미드(Polyether lmide: PEI), 또는 폴리에테르술폰(Polyethersulfone) 등과 같이 내열성 및 내구성이 우수한 유기물 재질을 함유할 수 있다.
버퍼층(102)이 기판(101)상에 형성될 수 있다. 버퍼층(102)은 기판(101)을 통한 불순 원소의 침투를 방지하며 기판(101)상부에 평탄한 면을 제공하는 것으로서, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 버퍼층(102)은 필수 구성 요소는 아니므로 생략할 수도 있다.
버퍼층(102)상에 소스 전극(111) 및 드레인 전극(112)이 형성된다. 적어도 일 영역에서 소스 전극(111) 및 드레인 전극(112)간에 이격된 공간이 형성되도록 소스 전극(111) 및 드레인 전극(112)이 형성된다.
소스 전극(111) 및 드레인 전극(112)은 다양한 재질로 형성될 수 있다. 소스 전극(111) 및 드레인 전극(112)은 도전성 재질로 형성될 수 있다.
선택적 실시예로서 소스 전극(111) 및 드레인 전극(112)은 Mo 또는 Ti를 함유할 수 있다.
선택적 실시예로서 소스 전극(111) 및 드레인 전극(112)은 광투과성 재질로 형성될 수 있다. 예를들면 소스 전극(111) 및 드레인 전극(112)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)과 같은 광투과성 도전성 재료를 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
픽셀 전극(120)은 버퍼층(102)상에 형성된다. 픽셀 전극(120)은 소스 전극(111) 및 드레인 전극(112) 중 어느 하나로부터 길게 연장되도록 형성된다. 즉 픽셀 전극(120)은 소스 전극(111) 및 드레인 전극(112) 중 어느 하나와 동일한 재질로 형성되고, 소스 전극(111) 및 드레인 전극(112)중 어느 하나와 일체로 형성될 수 있다.
본 실시예에서는 픽셀 전극(120)이 드레인 전극(112)으로부터 연장되도록 형성된 것이 설명하고 있다. 선택적 실시예로서 픽셀 전극(120)이 소스 전극(111)으로부터 연장되도록 형성될 수 있다.
활성층(130)이 소스 전극(111) 및 드레인 전극(112)상에 형성된다. 적어도 활성층(130)은 소스 전극(111) 과 드레인 전극(112)사이의 이격된 공간에 대응되도록 형성된다.
선택적 실시예로서 활성층(130)은 소스 전극(111) 및 드레인 전극(112)과 접하도록 형성될 수 있고, 특히 소스 전극(111) 및 드레인 전극(112)의 영역 중 서로 마주보는 측면들에 접하도록 형성될 수 있다. 예를들면 소스 전극(111)의 측면 중 드레인 전극(112)을 마주보는 측면에 활성층(130)이 접하고, 드레인 전극(112)의 측면 중 소스 전극(111)을 마주보는 측면에 활성층(130)이 접하도록 형성될 수 있다.
선택적 실시예로서, 활성층(130)은 소스 전극(111) 및 드레인 전극(112)의 상면의 일 영역과 접하도록 형성될 수 있다.
활성층(130)은 다양한 재질로 형성될 수 있는데, 예를들면 산화물 반도체 물질을 함유할 수 있다. 선택적 실시예로서 활성층(130)은 ZnO계열의 산화물을 함유할 수 있다. 다른 선택적 실시예로서 활성층(130)은 In, Ga 또는 Sn을 함유하는 산화물 반도체 물질로 형성될 수도 있다.
선택적 실시예로서 활성층(130)은 G-I-Z-O[(In2O3)a(Ga2O3)b(ZnO)c](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)를 포함할 수 있다.
선택적 실시예로서 활성층(130)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
또 다른 선택적 실시예로서 활성층(130)은 실리콘 계열의 무기 반도체 물질을 함유할 수 있고, 유기 반도체 물질을 함유할 수도 있다.
게이트 전극(140)은 적어도 활성층(130)과 중첩된 영역을 갖도록 형성된다. 즉, 게이트 전극(140)과 활성층(130)은 일 영역에서 중첩된다. 게이트 전극(140)은 도전성이 우수한 다양한 재질로 형성할 수 있다. 선택적 실시예로서 게이트 전극(140)은 저저항 금속 물질로 이루어질 수 있으며, 예컨대 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 또는 티타늄(Ti) 등을 포함할 수 있다.
선택적 실시예로서 게이트 전극(140)은 도전성이 우수한 재질로 이루어진 단일막 또는 도전성이 우수한 재질을 포함하는 복수의 막을 포함할 수 있다.
제1 절연막(135)이 게이트 전극(140)과 활성층(130)사이에 형성된다. 제1 절연막(135)을 통하여 게이트 전극(140)과 활성층(130)은 전기적으로 절연된다. 구체적으로 제1 절연막(135)은 소스 전극(111), 드레인 전극(112) 및 활성층(130)상에 형성된다. 이 때 제1 절연막(135)은 활성층(130)을 덮도록 형성될 수 있다.
제1 절연막(135)은 적어도 픽셀 전극(120)의 일 영역을 덮지 않도록 형성된다. 선택적 실시예로서 제1 절연막(135)은 픽셀 전극(120)의 가장자리의 적어도 일 영역은 덮도록 형성될 수 있다.
게이트 전극(140)은 제1 절연막(135)상에 형성된다. 제1 절연막(135)은 다양한 절연 물질로 형성할 수 있고, 예를들면 실리콘 산화물, 실리콘 질화물 또는 알루미늄 산화물과 같은 무기물로 형성할 수 있고, 다른 예로서 고분자 재질의 유기물로 형성할 수도 있다.
본 실시예의 박막 트랜지스터 기판(100)은 기판(101)상에 소스 전극(111) 및 드레인 전극(112)을 형성하고, 소스 전극(111) 및 드레인 전극(112) 중 어느 하나로부터 길게 연장되도록 픽셀 전극(120)을 형성한다. 즉 소스 전극(111) 및 드레인 전극(112)과 동일한 재질로 픽셀 전극(120)을 형성하여 공정 효율성을 향상할 수 있다.
또한, 소스 전극(111), 드레인 전극(112) 및 픽셀 전극(120)을 광투과성 재질로 형성할 수 있고, 이를 통하여 픽셀 전극(120)을 통한 광의 투과가 가능하므로 기판(101)방향으로 화상을 구현하는 표시 장치에 적합한 박막 트랜지스터 기판(100)을 용이하게 구현할 수 있다.
또한, 기판(101)상에 소스 전극(111) 및 드레인 전극(112)을 형성하고, 소스 전극(111) 및 드레인 전극(112)상에 활성층(130)을 형성하여 활성층(130)과 소스 전극(111) 및 드레인 전극(112)간의 중첩 영역을 증가하여, 또는 선택적 실시예로서 접촉 면적을 증가하여 숏채널(short channel)구조를 용이하게 구현할 수 있다. 이를 통하여 고해상도 표시 장치에 적합한 박막 트랜지스터 기판(100)을 용이하게 구현할 수 있다.
도 2는 본 발명의 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 2를 참조하면 본 실시예의 박막 트랜지스터 기판(200)은 기판(201), 소스 전극(211), 드레인 전극(212), 활성층(230), 픽셀 전극(220), 게이트 전극(240) 및 보조 전극(250)을 포함한다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
기판(201)의 재질은 전술한 실시예에서 설명한 바와 동일하므로 구체적인 설명은 생략한다.
버퍼층(202)이 기판(201)상에 형성될 수 있고, 필수 구성 요소는 아니므로 생략할 수도 있다.
버퍼층(202)상에 소스 전극(211) 및 드레인 전극(212)이 형성된다. 적어도 일 영역에서 소스 전극(211) 및 드레인 전극(212)간에 이격된 공간이 형성되도록 소스 전극(211) 및 드레인 전극(212)이 형성된다.
소스 전극(211) 및 드레인 전극(212)을 형성할 수 있는 재료는 전술한 실시예와 동일하므로 구체적인 설명은 생략한다. 즉, 전술한 실시예와 마찬가지로 소스 전극(211) 및 드레인 전극(212)은 광투과성 재질로 형성할 수 있다.
픽셀 전극(220)은 버퍼층(202)상에 형성된다. 픽셀 전극(220)은 소스 전극(211) 및 드레인 전극(212) 중 어느 하나로부터 길게 연장되도록 형성된다. 즉 픽셀 전극(220)은 소스 전극(211) 및 드레인 전극(212) 중 어느 하나와 동일한 재질로 형성되고, 소스 전극(211) 및 드레인 전극(212)중 어느 하나와 일체로 형성될 수 있다.
본 실시예에서는 픽셀 전극(220)이 드레인 전극(212)으로부터 연장되도록 형성된 것이 설명하고 있다. 선택적 실시예로서 픽셀 전극(220)이 소스 전극(211)으로부터 연장되도록 형성될 수 있다.
활성층(230)이 소스 전극(211) 및 드레인 전극(212)상에 형성된다. 적어도 활성층(230)은 소스 전극(211) 과 드레인 전극(212)사이의 이격된 공간에 대응되도록 형성된다.
활성층(230)의 구성에 대한 다양한 선택적 실시예들의 내용을 포함한 활성층(230)의 내용은 전술한 실시예에서 설명한 바와 같으므로 구체적인 설명은 생략한다.
활성층(230)은 다양한 재질로 형성될 수 있는데, 예를들면 산화물 반도체 물질을 함유할 수 있다. 활성층(230)을 형성하는 다양한 재질에 대한 설명은 전술한 실시예와 동일하므로 구체적인 설명은 생략한다.
게이트 전극(240)은 적어도 활성층(230)과 중첩된 영역을 갖도록 형성된다. 즉, 게이트 전극(240)과 활성층(230)은 일 영역에서 중첩된다.
제1 절연막(235)이 게이트 전극(240)과 활성층(230)사이에 형성된다. 제1 절연막(235)을 통하여 게이트 전극(240)과 활성층(230)은 전기적으로 절연된다. 구체적으로 제1 절연막(235)은 소스 전극(211), 드레인 전극(212) 및 활성층(230)상에 형성된다. 이 때 제1 절연막(235)은 활성층(230)을 덮도록 형성될 수 있다.
제1 절연막(235)은 적어도 픽셀 전극(220)의 일 영역을 덮지 않도록 형성된다. 선택적 실시예로서 제1 절연막(235)은 픽셀 전극(220)의 가장자리의 적어도 일 영역은 덮도록 형성될 수 있다.
게이트 전극(240)은 제1 절연막(235)상에 형성된다.
게이트 전극(240)상에 제2 절연막(245)이 형성된다. 제2 절연막(245)은 게이트 전극(240)을 덮도록 형성한다. 제2 절연막(245)은 제1 절연막(235)상에 형성된다. 제2 절연막(245)은 적어도 픽셀 전극(220)의 일 영역을 덮지 않도록 형성된다.
선택적 실시예로서 픽셀 전극(220)의 상면에 대응되는 영역에서 제2 절연막(245)은 제1 절연막(235)을 덮도록 형성될 수 있다.
다른 선택적 실시예로서 픽셀 전극(220)의 상면에 대응되는 영역에서 제1 절연막(235)의 적어도 일부가 제2 절연막(245)으로 덮이지 않고 노출될 수도 있다.
보조 전극(250)이 제2 절연막(245)상에 형성된다. 보조 전극(250)은 소스 전극(211) 및 드레인 전극(212) 중 적어도 어느 하나와 접하도록 형성된다. 제1 절연막(235) 및 제2 절연막(245)이 소스 전극(211) 및 드레인 전극(212) 중 적어도 어느 하나의 전극의 적어도 일 영역을 노출하도록 형성되고, 이러한 노출하도록 형성된 영역과 접하도록 보조 전극(250)이 형성될 수 있다.
이 때 보조 전극(250)은 픽셀 전극(220)의 영역 중 적어도 제1 절연막(235) 및 제2 절연막(245)으로 덮이지 않는 영역과 대응되지 않을 수 있다.
선택적 실시예로서 보조 전극(250)은 픽셀 전극(220)과 이격될 수 있다.
보조 전극(250)은 소스 전극(211) 및 드레인 전극(212)의 전기적 특성을 향상한다. 특히 소스 전극(211) 및 드레인 전극(212)이 광투과성 재질로 형성될 경우 소스 전극(211) 및 드레인 전극(212)의 전기적 저항이 높아질 수 있는데, 비저항이 낮은 재질로 보조 전극(250)을 형성하여 이를 보완할 수 있다.
보조 전극(250)은 다양한 도전성 재질로 형성할 수 있고, 예를들면 도전성이 우수한 금속 재질로 형성할 수 있다.
또한, 보조 전극(250)은 소스 전극(211) 및 드레인 전극(212)보다 비저항이 낮은 재질로 형성할 수 있다.
선택적 실시예로서, 보조 전극(250)은 Cu, Ag, Al, Mo 또는 Au를 함유하도록 형성할 수 있다.
또한, 선택적 실시예로서 보조 전극(250)을 활성층(230)과 이격되도록 형성하여 보조 전극(250)의 성분이 활성층(230)으로 확산되어 활성층(230)의 손상을 방지할 수 있다.
본 실시예에서 보조 전극(250)은 게이트 전극(240)과 다른 층에 형성하여, 즉 제2 절연막(245)상에 형성하여 게이트 전극(240)과의 간섭을 최소화하고, 게이트 전극(240) 및 보조 전극(250)의 정밀한 패터닝이 가능하다.
그러나, 선택적 실시예로서 보조 전극(250)을 제1 절연막(235)상에, 즉 게이트 전극(240)과 동일한 층에 형성할 수도 있다.
본 실시예의 박막 트랜지스터 기판(200)은 기판(201)상에 소스 전극(211) 및 드레인 전극(212)을 형성하고, 소스 전극(211) 및 드레인 전극(212) 중 어느 하나로부터 길게 연장되도록 픽셀 전극(220)을 형성한다. 즉 소스 전극(211) 및 드레인 전극(212)과 동일한 재질로 픽셀 전극(220)을 형성하여 공정 효율성을 향상할 수 있다.
또한, 소스 전극(211), 드레인 전극(212) 및 픽셀 전극(220)을 광투과성 재질로 형성할 수 있고, 이를 통하여 픽셀 전극(220)을 통한 광의 투과가 가능하므로 기판(201)방향으로 화상을 구현하는 표시 장치에 적합한 박막 트랜지스터 기판(200)을 용이하게 구현할 수 있다.
또한, 소스 전극(211) 및 드레인 전극(212)중 어느 하나와 전기적으로 연결되도록, 보조 전극(250)을 형성하여 소스 전극(211) 및 드레인 전극(212)의 전기적 특성을 향상할 수 있고, 전기적 특성이 우수한 박막 트랜지스터 기판(200)을 용이하게 구현할 수 있다.
또한, 기판(201)상에 소스 전극(211) 및 드레인 전극(212)을 형성하고, 소스 전극(211) 및 드레인 전극(212)상에 활성층(230)을 형성하여 활성층(230)과 소스 전극(211) 및 드레인 전극(212)간의 중첩 영역을 증가하여, 또는 선택적 실시예로서 접촉 면적을 증가하여 숏채널(short channel)구조를 용이하게 구현할 수 있다. 이를 통하여 고해상도 표시 장치에 적합한 박막 트랜지스터 기판(200)을 용이하게 구현할 수 있다.
도 3은 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 3을 참조하면 본 실시예의 박막 트랜지스터 기판(300)은 기판(301), 소스 전극(311), 드레인 전극(312), 활성층(330), 픽셀 전극(320), 게이트 전극(340) 및 보호층(337)을 포함한다.
게이트 전극(340)은 제1 절연막(335)상에 형성될 수 있다.
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
보호층(337)은 활성층(330)의 상면에 형성된다. 즉, 활성층(330)의 면 중 게이트 전극(340)을 향하는 면에 보호층(337)이 형성된다.
보호층(337)은 다양한 재질로 형성될 수 있다.
선택적 실시예로서 보호층(337)은 다양한 절연 물질로 형성할 수 있다.
본 실시예의 박막 트랜지스터 기판(300)은 활성층(330)의 상면에 보호층(337)을 형성하여 활성층(330)으로 불순 도전 입자와 같은 불순물 또는 다양한 이물의 유입을 방지할 수 있다.
이를 통하여 전기적 특성이 향상된 박막 트랜지스터 기판(300)을 용이하게 구현할 수 있다.
박막 트랜지스터 기판(300)의 기타 구성 및 효과를 포함한 다양한 특징들은 전술한 실시예와 동일하므로 구체적인 설명은 생략한다.
또한, 본 실시예의 박막 트랜지스터 기판(300)에 도 2에 도시한 보조 전극을 더 형성할 수도 있다.
도 4는 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 4를 참조하면 본 실시예의 박막 트랜지스터 기판(400)은 기판(401), 소스 전극(411), 드레인 전극(412), 활성층(430), 픽셀 전극(420), 게이트 전극(440) 및 광보호층(405)을 포함한다. 게이트 전극(440)은 제1 절연막(435)상에 형성될 수 있다.
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
광보호층(405)은 활성층(430)에 대응되도록 형성된다. 광보호층(405)은 활성층(430)의 면 중 게이트 전극(440)을 향하는 면의 반대면을 향하도록 형성될 수 있다.
선택적 실시예로서 광보호층(405)은 기판(401)과 활성층(430)의 사이에 배치될 수 있다.
선택적 실시예로서 광보호층(405)은 활성층(430)의 면 중 소스 전극(411) 및 드레인 전극(412)에 대응하지 않는 영역과 적어도 일부 중첩되도록 형성될 수 있다.
선택적 실시예로서 기판(401)상에 광보호층(405)을 덮도록 오버 코팅층(403)을 형성할 수 있다. 오버 코팅층(403)은 버퍼층(402)의 하부에 형성될 수 있다.
광보호층(405)은 활성층(430)에 광, 특히 외부에서 기판(401)을 통하여 유입된 광이 활성층(430)에 영향을 주는 것을 감소할 수 있다. 이를 위하여 광보호층(405)은 광의 적어도 일부를 차단할 수 있는 재질로 형성할 수 있다.
선택적 실시예로서 광보호층(405)은 블랙 매트릭스일 수 있다.
또한, 선택적 실시예로서 광보호층(405)은 컬러 필터 재질로 형성할 수 있고, 예를들면 적색 계열의 컬러 필터 재질로 형성할 수 있다. 특히 활성층(430)을 산화물 반도체 물질로 형성 시 활성층(430)은 적색 계열의 파장대의 광에 덜 영향을 받으므로 적색 계열의 컬러 필터 재질로 광보호층(405)을 형성 시 광차단을 적절하게 수행할 수 있다.
본 실시예의 박막 트랜지스터 기판(400)은 광보호층(405)을 통하여 활성층(430)이 광에 의하여 손상되는 것을 방지하여 전기적 특성이 향상된 박막 트랜지스터 기판(400)을 용이하게 구현할 수 있다.
박막 트랜지스터 기판(400)의 기타 다른 구성 및 효과를 포함한 다양한 특징들은 전술한 실시예와 동일하므로 구체적인 설명은 생략한다.
또한, 본 실시예의 박막 트랜지스터 기판(400)에 도 2에 도시한 보조 전극 또는 도 3에 도시한 보호층을 더 형성할 수도 있다.
도 5는 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 5를 참조하면, 본 실시예의 박막 트랜지스터 기판(500)은 기판(501), 소스 전극(511), 드레인 전극(512), 활성층(530), 픽셀 전극(520), 게이트 전극(540) 및 컬러 필터(506)을 포함한다. 게이트 전극(540)은 제1 절연막(535)상에 형성될 수 있다.
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
컬러 필터(506)는 픽셀 전극(520)의 적어도 일 영역에 대응되도록 형성된다. 구체적으로, 컬러 필터(506)는 픽셀 전극(520)의 영역 중 제1 절연막(535)으로 덮이지 않은 영역에 대응되도록 형성된다.
컬러 필터(506)는 픽셀 전극(520)과 기판(501)의 사이에 배치될 수 있다.
선택적 실시예로서 기판(601)상에 컬러 필터(506)을 덮도록 오버 코팅층(503)을 형성할 수 있다. 오버 코팅층(503)은 버퍼층(502)의 하부에 형성될 수 있다.
컬러 필터(506)는 픽셀 전극(520)에 대응되도록 형성되어 다양한 색을 구현할 수 있는 표시 장치에 적합한 박막 트랜지스터 기판(500)을 용이하게 구현할 수 있다.
박막 트랜지스터 기판(500)의 기타 다른 구성 및 효과를 포함한 다양한 특징들은 전술한 실시예와 동일하므로 구체적인 설명은 생략한다.
또한, 본 실시예의 박막 트랜지스터 기판(500)에 도 2에 도시한 보조 전극 또는 도 3에 도시한 보호층을 더 형성할 수도 있다. 또한, 본 실시예의 박막 트랜지스터 기판(500)에 도 4에 도시한 광보호층을 더 형성할수도 있다.
도 6은 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 6을 참조하면, 본 실시예의 박막 트랜지스터 기판(600)은 기판(601), 소스 전극(611), 드레인 전극(612), 활성층(630), 픽셀 전극(620), 게이트 전극(640), 보조 전극(650), 광보호층(605) 및 컬러 필터(606)을 포함한다. 게이트 전극(640)은 제1 절연막(635)상에 형성될 수 있다. 버퍼층(602)이 기판(601)상에 형성될 수 있고, 필수 구성 요소는 아니므로 생략할 수도 있다.
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
보조 전극(650)이 제2 절연막(645)상에 형성된다.
광보호층(605)은 활성층(630)에 대응되도록 형성된다. 광보호층(605)은 활성층(630)의 면 중 게이트 전극(640)을 향하는 면의 반대면을 향하도록 형성될 수 있다.
선택적 실시예로서, 기판(601)상에 광보호층(605)을 덮도록 오버 코팅층(603)을 형성할 수 있다. 오버 코팅층(403)은 버퍼층(402)의 하부에 형성될 수 있다.
컬러 필터(606)는 픽셀 전극(620)의 적어도 일 영역에 대응되도록 형성된다. 구체적으로, 컬러 필터(606)는 픽셀 전극(620)의 영역 중 제1 절연막(635)으로 덮이지 않은 영역에 대응되도록 형성된다.
컬러 필터(606)는 픽셀 전극(620)과 기판(601)의 사이에 배치될 수 있다.
선택적 실시예로서 기판(601)상에 컬러 필터(606)가 형성되고, 컬러 필터(606)을 덮도록 오버 코팅층(603)을 형성할 수 있다. 오버 코팅층(603)은 버퍼층(602)의 하부에 형성될 수 있다.
컬러 필터(606)은 픽셀 전극(620)에 대응되도록 형성되어 다양한 색을 구현할 수 있는 표시 장치에 적합한 박막 트랜지스터 기판(600)을 용이하게 구현할 수 있다.
컬러 필터(606)을 형성 시 일 색, 예를들면 적색 계열의 컬러 필터 재질로 광보호층(605)을 동시에 형성할 수 있다. 즉, 기판(601)상에 광보호층(605) 및 컬러 필터(606)을 형성하고 나서, 오버 코팅층(603)이 광보호층(605) 및 컬러 필터(606)을 덮도록 형성될 수 있다.
이를 통하여 박막 트랜지스터 기판(600)의 제조 효율성을 향상할 수 있다.
박막 트랜지스터 기판(600)의 기타 다른 구성 및 효과를 포함한 다양한 특징들은 전술한 실시예와 동일하므로 구체적인 설명은 생략한다.
도 7은 본 발명의 또 다른 실시예에 관한 박막 트랜지스터 기판을 도시한 개략적인 단면도이다.
도 7을 참조하면, 본 실시예의 박막 트랜지스터 기판(700)은 기판(701), 소스 전극(711), 드레인 전극(712), 활성층(730), 보호층(737), 픽셀 전극(720), 게이트 전극(740), 보조 전극(750), 광보호층(705) 및 컬러 필터(706)을 포함한다. 게이트 전극(740)은 제1 절연막(735)상에 형성될 수 있다. 버퍼층(702)이 기판(701)상에 형성될 수 있고, 필수 구성 요소는 아니므로 생략할 수도 있다.
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
보호층(737)은 활성층(730)의 상면에 형성된다. 즉, 활성층(730)의 면 중 게이트 전극(740)을 향하는 면에 보호층(737)이 형성된다.
보조 전극(750)이 제2 절연막(745)상에 형성된다.
광보호층(705)은 활성층(730)에 대응되도록 형성된다. 광보호층(705)은 활성층(730)의 면 중 게이트 전극(740)을 향하는 면의 반대면을 향하도록 형성될 수 있다.
선택적 실시예로서 기판(701)상에 광보호층(705)을 덮도록 오버 코팅층(703)을 형성할 수 있다. 오버 코팅층(703)은 버퍼층(402)의 하부에 형성될 수 있다.
컬러 필터(706)는 픽셀 전극(720)의 적어도 일 영역에 대응되도록 형성된다. 구체적으로, 컬러 필터(706)는 픽셀 전극(720)의 영역 중 제1 절연막(735)으로 덮이지 않은 영역에 대응되도록 형성된다.
컬러 필터(706)는 픽셀 전극(720)과 기판(701)의 사이에 배치될 수 있다.
선택적 실시예로서 기판(701)상에 컬러 필터(706)를 덮도록 오버 코팅층(703)을 형성할 수 있다. 오버 코팅층(703)은 버퍼층(702)의 하부에 형성될 수 있다.
컬러 필터(706)은 픽셀 전극(720)에 대응되도록 형성되어 다양한 색을 구현할 수 있는 표시 장치에 적합한 박막 트랜지스터 기판(700)을 용이하게 구현할 수 있다.
컬러 필터(706)을 형성 시 일 색, 예를들면 적색 계열의 컬러 필터 재질로 광보호층(705)을 동시에 형성할 수 있다. 즉, 기판(701)상에 광보호층(705) 및 컬러 필터(706)을 형성하고 나서, 오버 코팅층(703)이 광보호층(705) 및 컬러 필터(706)을 덮도록 형성될 수 있다.
이를 통하여 박막 트랜지스터 기판(700)의 제조 효율성을 향상할 수 있다.
박막 트랜지스터 기판(700)의 기타 다른 구성 및 효과를 포함한 다양한 특징들은 전술한 실시예와 동일하므로 구체적인 설명은 생략한다.
도 8은 본 발명의 일 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 8을 참조하면 본 실시예의 표시 장치(1000)은 기판(1101), 소스 전극(1111), 드레인 전극(1112), 활성층(1130), 픽셀 전극(1120)을 구비하는 유기 발광 소자(1125) 및 게이트 전극(1140)을 포함한다.
도 8의 실시예의 표시 장치(1000)는 유기 발광 표시 장치, 즉 표시 소자로서 유기 발광 소자(1125)를 구비한다.
그러나, 본 실시예는 이에 한정되지 않고 액정 소자 기타 다양한 종류의 표시 소자를 구비할 수 있음은 물론이다.
기판(1101)은 SiO2를 주성분으로 하는 유리 재질로 이루어질 수 있다. 기판(1101)은 반드시 이에 한정되는 것은 아니며 플라스틱 재질로 형성할 수도 있다. 이 때 기판(1101)을 형성하는 플라스틱 재질은 다양한 유기물들 중 선택된 하나 이상일 수 있다.
또한, 선택적 실시예로서 기판(1101)은 금속 박막으로 형성할 수도 있다.
선택적 실시예로서 기판(1101)은 유기물 재질로 형성할 수 있다. 예를들면 기판(1101)은 폴리이미드(polyiminde), 폴리에틸렌나프탈레이트(polyethylene napthalate), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate: PET), 폴리아릴레이트(Polyarylate), 폴리카보네이트(polycarbonate), 폴리에테르이미드(Polyether lmide: PEI), 또는 폴리에테르술폰(Polyethersulfone) 등과 같이 내열성 및 내구성이 우수한 유기물 재질을 함유할 수 있다.
버퍼층(1102)이 기판(1101)상에 형성될 수 있다. 버퍼층(1102)은 기판(1101)을 통한 불순 원소의 침투를 방지하며 기판(1101)상부에 평탄한 면을 제공하는 것으로서, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 버퍼층(1102)은 필수 구성 요소는 아니므로 생략할 수도 있다.
버퍼층(1102)상에 소스 전극(1111) 및 드레인 전극(1112)이 형성된다. 적어도 일 영역에서 소스 전극(1111) 및 드레인 전극(1112)간에 이격된 공간이 형성되도록 소스 전극(1111) 및 드레인 전극(1112)이 형성된다.
소스 전극(1111) 및 드레인 전극(1112)은 다양한 재질로 형성될 수 있다. 소스 전극(1111) 및 드레인 전극(1112)은 도전성 재질로 형성될 수 있다.
선택적 실시예로서 소스 전극(1111) 및 드레인 전극(1112)은 Mo 또는 Ti를 함유할 수 있다.
선택적 실시예로서 소스 전극(1111) 및 드레인 전극(1112)은 광투과성 재질로 형성될 수 있다. 예를들면 소스 전극(1111) 및 드레인 전극(1112)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)과 같은 광투과성 도전성 재료를 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
픽셀 전극(1120)은 버퍼층(1102)상에 형성된다. 픽셀 전극(1120)은 소스 전극(1111) 및 드레인 전극(1112) 중 어느 하나로부터 길게 연장되도록 형성된다. 즉 픽셀 전극(1120)은 소스 전극(1111) 및 드레인 전극(1112) 중 어느 하나와 동일한 재질로 형성되고, 소스 전극(1111) 및 드레인 전극(1112)중 어느 하나와 일체로 형성될 수 있다.
본 실시예에서는 픽셀 전극(1120)이 드레인 전극(1112)으로부터 연장되도록 형성된 것이 설명하고 있다. 선택적 실시예로서 픽셀 전극(1120)이 소스 전극(1111)으로부터 연장되도록 형성될 수 있다.
활성층(1130)이 소스 전극(1111) 및 드레인 전극(1112)상에 형성된다. 적어도 활성층(1130)은 소스 전극(1111) 과 드레인 전극(1112)사이의 이격된 공간에 대응되도록 형성된다.
선택적 실시예로서 활성층(1130)은 소스 전극(1111) 및 드레인 전극(1112)과 접하도록 형성될 수 있고, 특히 소스 전극(1111) 및 드레인 전극(1112)의 영역 중 서로 마주보는 측면들에 접하도록 형성될 수 있다. 예를들면 소스 전극(1111)의 측면 중 드레인 전극(1112)을 마주보는 측면에 활성층(1130)이 접하고, 드레인 전극(1112)의 측면 중 소스 전극(1111)을 마주보는 측면에 활성층(1130)이 접하도록 형성될 수 있다.
선택적 실시예로서, 활성층(1130)은 소스 전극(1111) 및 드레인 전극(1112)의 상면의 일 영역과 접하도록 형성될 수 있다.
활성층(1130)은 다양한 재질로 형성될 수 있는데, 예를들면 산화물 반도체 물질을 함유할 수 있다. 선택적 실시예로서 활성층(1130)은 ZnO계열의 산화물을 함유할 수 있다. 다른 선택적 실시예로서 활성층(1130)은 In, Ga 또는 Sn을 함유하는 산화물 반도체 물질로 형성될 수도 있다.
선택적 실시예로서 활성층(1130)은 G-I-Z-O[(In2O3)a(Ga2O3)b(ZnO)c](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)를 포함할 수 있다.
선택적 실시예로서 활성층(1130)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
또 다른 선택적 실시예로서 활성층(1130)은 실리콘 계열의 무기 반도체 물질을 함유할 수 있고, 유기 반도체 물질을 함유할 수도 있다.
게이트 전극(1140)은 적어도 활성층(1130)과 중첩된 영역을 갖도록 형성된다. 즉, 게이트 전극(1140)과 활성층(1130)은 일 영역에서 중첩된다. 게이트 전극(1140)은 도전성이 우수한 다양한 재질로 형성할 수 있다. 선태적 실시예로서 게이트 전극(1140)은 저저항 금속 물질로 이루어질 수 있으며, 예컨대 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 또는 티타늄(Ti) 등을 포함할 수 있다.
선택적 실시예로서 게이트 전극(1140)은 도전성이 우수한 재질로 이루어진 단일막 또는 도전성이 우수한 재질을 포함하는 복수의 막을 포함할 수 있다.
제1 절연막(1135)이 게이트 전극(1140)과 활성층(1130)사이에 형성된다. 제1 절연막(1135)을 통하여 게이트 전극(1140)과 활성층(1130)은 전기적으로 절연된다. 구체적으로 제1 절연막(1135)은 소스 전극(1111), 드레인 전극(1112) 및 활성층(1130)상에 형성된다. 이 때 제1 절연막(1135)은 활성층(1130)을 덮도록 형성될 수 있다.
제1 절연막(1135)은 적어도 픽셀 전극(1120)의 일 영역을 덮지 않도록 형성된다. 선택적 실시예로서 제1 절연막(1135)은 픽셀 전극(1120)의 가장자리의 적어도 일 영역은 덮도록 형성될 수 있다.
게이트 전극(1140)은 제1 절연막(1135)상에 형성된다. 제1 절연막(1135)은 다양한 절연 물질로 형성할 수 있고, 예를들면 실리콘 산화물, 실리콘 질화물 또는 알루미늄 산화물과 같은 무기물로 형성할 수 있고, 다른 예로서 고분자 재질의 유기물로 형성할 수도 있다.
제2 절연막(1145)이 게이트 전극(1140)상에 형성된다. 제2 절연막(1145)은 게이트 전극(1140)을 덮도록 형성한다. 제2 절연막(1145)은 제1 절연막(1135)상에 형성된다. 제2 절연막(1145)은 적어도 픽셀 전극(1120)의 일 영역을 덮지 않도록 형성된다.
선택적 실시예로서 픽셀 전극(1120)의 상면에 대응되는 영역에서 제2 절연막(1145)은 제1 절연막(1135)을 덮도록 형성될 수 있다.
다른 선택적 실시예로서 픽셀 전극(1120)의 상면에 대응되는 영역에서 제1 절연막(1135)의 적어도 일부가 제2 절연막(1145)으로 덮이지 않고 노출될 수도 있다.
픽셀 전극(1120)의 상면에 중간층(1123)이 형성된다. 중간층(1123)은 가시 광선을 발생하도록 유기 발광층을 구비할 수 있다. 중간층(1123)이 발생하는 광은 다양한 색일 수 있다. 즉, 적색, 녹색 및 청색등의 색일 수 있다. 또 다른 선택적 실시예로서 중간층(1123)은 백색을 발생할 수 있다.
대향 전극(1122)이 중간층(1123)상에 형성된다. 대향 전극(1122)은 다양한 도전성 재질로 형성될 수 있고, 예를들면 리튬(Li), 칼슘(Ca), 불화리튬/칼슘(LiF/Ca), 불화리튬/알루미늄(LiF/Al), 알루미늄(Al), 마그네슘(Mg), 은(Ag) 등으로 형성할 수 있다.
본 실시예의 표시 장치(1000)은 기판(1101)상에 소스 전극(1111) 및 드레인 전극(1112)을 형성하고, 소스 전극(1111) 및 드레인 전극(1112) 중 어느 하나로부터 길게 연장되도록 픽셀 전극(1120)을 형성한다. 즉 소스 전극(1111) 및 드레인 전극(1112)과 동일한 재질로 픽셀 전극(1120)을 형성하여 공정 효율성을 향상할 수 있다.
또한, 소스 전극(1111), 드레인 전극(1112) 및 픽셀 전극(1120)을 광투과성 재질로 형성할 수 있고, 이를 통하여 픽셀 전극(1120)을 통한 광의 투과가 가능하므로 기판(1101)방향으로 화상을 구현하는 표시 장치(1000)를 용이하게 구현할 수 있다.
또한, 기판(1101)상에 소스 전극(1111) 및 드레인 전극(1112)을 형성하고, 소스 전극(1111) 및 드레인 전극(1112)상에 활성층(1130)을 형성하여 활성층(1130)과 소스 전극(1111) 및 드레인 전극(1112)간의 중첩 영역을 증가하여, 또는 선택적 실시예로서 접촉 면적을 증가하여 숏채널(short channel)구조를 용이하게 구현할 수 있다. 이를 통하여 고해상도 표시 장치(1000)를 용이하게 구현할 수 있다.
도 9는 본 발명의 다른 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 9를 참조하면 본 실시예의 표시 장치(2000)은 기판(2101), 소스 전극(2111), 드레인 전극(2112), 활성층(2130), 픽셀 전극(2120)을 구비하는 유기 발광 소자(2125), 게이트 전극(2140), 광보호층(2105), 컬러 필터(2106) 및 보조 전극(2150)을 포함한다.
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
도 9의 실시예의 표시 장치(2000)는 유기 발광 표시 장치, 즉 표시 소자로서 유기 발광 소자(2125)를 구비한다.
그러나, 본 실시예는 이에 한정되지 않고 액정 소자 기타 다양한 종류의 표시 소자를 구비할 수 있음은 물론이다.
기판(2101)은 전술한 실시예에서 언급한 재질과 동일한 재질로 형성할 수 있다.
버퍼층(2102)이 기판(2101)상에 형성될 수 있다. 버퍼층(2102)은 필수 구성 요소는 아니므로 생략할 수도 있다.
버퍼층(2102)상에 소스 전극(2111) 및 드레인 전극(2112)이 형성된다. 소스 전극(2111) 및 드레인 전극(2112)은 다양한 재질로 형성될 수 있다.
픽셀 전극(2120)은 버퍼층(2102)상에 형성된다. 픽셀 전극(2120)은 소스 전극(2111) 및 드레인 전극(2112) 중 어느 하나로부터 길게 연장되도록 형성된다. 즉 픽셀 전극(2120)은 소스 전극(2111) 및 드레인 전극(2112) 중 어느 하나와 동일한 재질로 형성되고, 소스 전극(2111) 및 드레인 전극(2112)중 어느 하나와 일체로 형성될 수 있다.
본 실시예에서는 픽셀 전극(2120)이 드레인 전극(2112)으로부터 연장되도록 형성된 것이 설명하고 있다. 선택적 실시예로서 픽셀 전극(2120)이 소스 전극(2111)으로부터 연장되도록 형성될 수 있다.
활성층(2130)이 소스 전극(2111) 및 드레인 전극(2112)상에 형성된다. 적어도 활성층(2130)은 소스 전극(2111) 과 드레인 전극(2112)사이의 이격된 공간에 대응되도록 형성된다.
선택적 실시예로서 활성층(2130)은 소스 전극(2111) 및 드레인 전극(2112)과 접하도록 형성될 수 있고, 특히 소스 전극(2111) 및 드레인 전극(2112)의 영역 중 서로 마주보는 측면들에 접하도록 형성될 수 있다. 예를들면 소스 전극(2111)의 측면 중 드레인 전극(2112)을 마주보는 측면에 활성층(2130)이 접하고, 드레인 전극(2112)의 측면 중 소스 전극(2111)을 마주보는 측면에 활성층(2130)이 접하도록 형성될 수 있다.
선택적 실시예로서, 활성층(2130)은 소스 전극(2111) 및 드레인 전극(2112)의 상면의 일 영역과 접하도록 형성될 수 있다.
활성층(2130)은 다양한 재질로 형성될 수 있는데, 예를들면 산화물 반도체 물질을 함유할 수 있다.
게이트 전극(2140)은 적어도 활성층(2130)과 중첩된 영역을 갖도록 형성된다. 즉, 게이트 전극(2140)과 활성층(2130)은 일 영역에서 중첩된다. 게이트 전극(2140)은 도전성이 우수한 다양한 재질로 형성할 수 있다. 선태적 실시예로서 게이트 전극(2140)은 저저항 금속 물질로 이루어질 수 있으며, 예컨대 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 또는 티타늄(Ti) 등을 포함할 수 있다.
선택적 실시예로서 게이트 전극(2140)은 도전성이 우수한 재질로 이루어진 단일막 또는 도전성이 우수한 재질을 포함하는 복수의 막을 포함할 수 있다.
제1 절연막(2135)이 게이트 전극(2140)과 활성층(2130)사이에 형성된다. 제1 절연막(2135)을 통하여 게이트 전극(2140)과 활성층(2130)은 전기적으로 절연된다. 구체적으로 제1 절연막(2135)은 소스 전극(2111), 드레인 전극(2112) 및 활성층(2130)상에 형성된다. 이 때 제1 절연막(2135)은 활성층(2130)을 덮도록 형성될 수 있다.
제1 절연막(2135)은 적어도 픽셀 전극(2120)의 일 영역을 덮지 않도록 형성된다. 선택적 실시예로서 제1 절연막(2135)은 픽셀 전극(2120)의 가장자리의 적어도 일 영역은 덮도록 형성될 수 있다.
게이트 전극(2140)은 제1 절연막(2135)상에 형성된다. 제1 절연막(2135)은 다양한 절연 물질로 형성할 수 있고, 예를들면 실리콘 산화물, 실리콘 질화물 또는 알루미늄 산화물과 같은 무기물로 형성할 수 있고, 다른 예로서 고분자 재질의 유기물로 형성할 수도 있다.
제2 절연막(2144)이 게이트 전극(2140)상에 형성된다. 제2 절연막(2144)은 게이트 전극(2140)을 덮도록 형성한다. 제2 절연막(2144)은 제1 절연막(2135)상에 형성된다. 제2 절연막(2144)은 적어도 픽셀 전극(2120)의 일 영역을 덮지 않도록 형성된다.
선택적 실시예로서 픽셀 전극(2120)의 상면에 대응되는 영역에서 제2 절연막(2144)은 제1 절연막(2135)을 덮도록 형성될 수 있다.
다른 선택적 실시예로서 픽셀 전극(2120)의 상면에 대응되는 영역에서 제1 절연막(2135)의 적어도 일부가 제2 절연막(2144)으로 덮이지 않고 노출될 수도 있다.
보조 전극(2150)이 제2 절연막(2144)상에 형성된다. 보조 전극(2150)은 소스 전극(2111) 및 드레인 전극(2112) 중 적어도 어느 하나와 접하도록 형성된다. 제1 절연막(2135) 및 제2 절연막(2144)이 소스 전극(2111) 및 드레인 전극(2112) 중 적어도 어느 하나의 전극의 적어도 일 영역을 노출하도록 형성되고, 이러한 노출하도록 형성된 영역과 접하도록 보조 전극(2150)이 형성될 수 있다.
이 때 보조 전극(2150)은 픽셀 전극(2120)의 영역 중 적어도 제1 절연막(2135) 및 제2 절연막(2144)으로 덮이지 않는 영역과 대응되지 않을 수 있다.
보조 전극(2150)은 소스 전극(2111) 및 드레인 전극(2112)의 전기적 특성을 향상한다. 특히 소스 전극(2111) 및 드레인 전극(2112)이 광투과성 재질로 형성될 경우 소스 전극(2111) 및 드레인 전극(2112)의 전기적 저항이 높아질 수 있는데, 비저항이 낮은 재질로 보조 전극(2150)을 형성하여 이를 보완할 수 있다.
보조 전극(2150)은 다양한 도전성 재질로 형성할 수 있고, 예를들면 도전성이 우수한 금속 재질로 형성할 수 있다.
선택적 실시예로서, 보조 전극(2150)은 Cu, Ag, Al, Mo 또는 Au를 함유하도록 형성할 수 있다.
또한, 선택적 실시예로서 보조 전극(2150)을 활성층(2130)과 이격되도록 형성하여 보조 전극(2150)의 성분이 활성층(2130)으로 확산되어 활성층(2130)의 손상을 방지할 수 있다.
본 실시예에서 보조 전극(2150)은 게이트 전극(2140)과 다른 층에 형성하여, 즉 제2 절연막(2144)상에 형성하여 게이트 전극(2140)과의 간섭을 최소화하고, 게이트 전극(2140) 및 보조 전극(2150)의 정밀한 패터닝이 가능하다.
그러나, 선택적 실시예로서 보조 전극(2150)을 제1 절연막(2135)상에, 즉 게이트 전극(2140)과 동일한 층에 형성할 수도 있다.
제3 절연막(2145)이 제2 절연막(2144)상에 형성된다. 제3 절연막(2145)은 보조 전극(2150)을 덮도록 형성된다. 제3 절연막(2145)은 적어도 픽셀 전극(2120)의 일 영역을 덮지 않도록 형성된다.
선택적 실시예로서 픽셀 전극(2120)의 상면에 대응되는 영역에서 제3 절연막(2145)은 제2 절연막(2144)을 덮도록 형성될 수 있다.
다른 선택적 실시예로서 픽셀 전극(2120)의 상면에 대응되는 영역에서 제2 절연막(2144)의 적어도 일부가 제3 절연막(2145)으로 덮이지 않고 노출될 수도 있다.
픽셀 전극(2120)의 상면에 중간층(2123)이 형성된다. 중간층(2123)은 가시 광선을 발생하도록 유기 발광층을 구비할 수 있다. 중간층(2123)이 발생하는 광은 다양한 색일 수 있다. 즉, 적색, 녹색 및 청색등의 색일 수 있다. 또 다른 선택적 실시예로서 중간층(2123)은 백색을 발생할 수 있다.
대향 전극(2122)이 중간층(2123)상에 형성된다. 대향 전극(2122)은 다양한 도전성 재질로 형성될 수 있고, 예를들면 리튬(Li), 칼슘(Ca), 불화리튬/칼슘(LiF/Ca), 불화리튬/알루미늄(LiF/Al), 알루미늄(Al), 마그네슘(Mg), 은(Ag) 등으로 형성할 수 있다.
광보호층(2105)은 활성층(2130)에 대응되도록 형성된다. 광보호층(2105)은 활성층(2130)의 면 중 게이트 전극(2140)을 향하는 면의 반대면을 향하도록 형성될 수 있다.
선택적 실시예로서, 기판(2101)상에 광보호층(2105)을 덮도록 오버 코팅층(2103)을 형성할 수 있다. 오버 코팅층(2103)은 버퍼층(2102)의 하부에 형성될 수 있다.
컬러 필터(2106)는 픽셀 전극(2120)의 적어도 일 영역에 대응되도록 형성된다. 구체적으로, 컬러 필터(2106)는 픽셀 전극(2120)의 영역 중 중간층(2123)과 중첩된 영역과 대응되도록 형성될 수 있다.
컬러 필터(2106)는 픽셀 전극(2120)과 기판(2101)의 사이에 배치될 수 있다.
선택적 실시예로서 기판(2101)상에 컬러 필터(2106)가 형성되고, 컬러 필터(2106)을 덮도록 오버 코팅층(2103)을 형성할 수 있다. 오버 코팅층(2103)은 버퍼층(602)의 하부에 형성될 수 있다.
컬러 필터(2106)는 픽셀 전극(2120)에 대응되도록 형성되어 다양한 색을 발생하는 표시 장치(2000)가 용이하게 구현될 수 있다.
컬러 필터(2106)을 형성 시 일 색, 예를들면 적색 계열의 컬러 필터 재질로 광보호층(2105)을 동시에 형성할 수 있다. 즉, 기판(2101)상에 광보호층(2105) 및 컬러 필터(2106)을 형성하고 나서, 오버 코팅층(2103)이 광보호층(2105) 및 컬러 필터(2106)을 덮도록 형성될 수 있다.
이를 통하여 표시 장치(2000)의 제조 효율성을 향상할 수 있다.
본 실시예의 표시 장치(2000)은 기판(2101)상에 소스 전극(2111) 및 드레인 전극(2112)을 형성하고, 소스 전극(2111) 및 드레인 전극(2112) 중 어느 하나로부터 길게 연장되도록 픽셀 전극(2120)을 형성한다. 즉 소스 전극(2111) 및 드레인 전극(2112)과 동일한 재질로 픽셀 전극(2120)을 형성하여 공정 효율성을 향상할 수 있다.
또한, 소스 전극(2111), 드레인 전극(2112) 및 픽셀 전극(2120)을 광투과성 재질로 형성할 수 있고, 이를 통하여 픽셀 전극(2120)을 통한 광의 투과가 가능하므로 기판(2101)방향으로 화상을 구현하는 표시 장치(2000)를 용이하게 구현할 수 있다.
또한, 소스 전극(211) 및 드레인 전극(2112)중 어느 하나와 전기적으로 연결되도록, 보조 전극(2150)을 형성하여 소스 전극(2111) 및 드레인 전극(2112)의 전기적 특성을 향상할 수 있고, 전기적 특성이 우수한 표시 장치(2000)을 용이하게 구현할 수 있다.
또한, 본 실시예의 표시 장치(2000)는 광보호층(2105)을 통하여 활성층(2130)이 광에 의하여 손상되는 것을 방지하여 전기적 특성이 향상된 표시 장치(2000)을 용이하게 구현할 수 있다.
또한, 기판(2101)상에 소스 전극(2111) 및 드레인 전극(2112)을 형성하고, 소스 전극(2111) 및 드레인 전극(2112)상에 활성층(2130)을 형성하여 활성층(2130)과 소스 전극(2111) 및 드레인 전극(2112)간의 중첩 영역을 증가하여, 또는 선택적 실시예로서 접촉 면적을 증가하여 숏채널(short channel)구조를 용이하게 구현할 수 있다. 이를 통하여 고해상도 표시 장치(2000)를 용이하게 구현할 수 있다.
도 10은 본 발명의 또 다른 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 10을 참조하면 본 실시예의 표시 장치(3000)은 기판(3101), 소스 전극(3111), 드레인 전극(3112), 활성층(3130), 픽셀 전극(3120)을 구비하는 유기 발광 소자(3125), 게이트 전극(3140), 보조 전극(3150), 광보호층(3105), 컬러 필터(3106) 및 보호층(3137)을 포함한다.
도 10의 실시예는 도 9의 실시예와 비교할 때 보호층(3137)이 더 추가되었다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
도 10의 실시예의 표시 장치(3000)는 유기 발광 표시 장치, 즉 표시 소자로서 유기 발광 소자(3125)를 구비한다.
그러나, 본 실시예는 이에 한정되지 않고 액정 소자 기타 다양한 종류의 표시 소자를 구비할 수 있음은 물론이다.
기판(3101)은 전술한 실시예에서 언급한 재질과 동일한 재질로 형성할 수 있다.
버퍼층(3102)이 기판(3101)상에 형성될 수 있다. 버퍼층(3102)은 필수 구성 요소는 아니므로 생략할 수도 있다.
버퍼층(3102)상에 소스 전극(3111) 및 드레인 전극(3112)이 형성된다.
픽셀 전극(3120)은 버퍼층(3102)상에 형성된다. 픽셀 전극(3120)은 소스 전극(3111) 및 드레인 전극(3112) 중 어느 하나로부터 길게 연장되도록 형성된다. 즉 픽셀 전극(3120)은 소스 전극(3111) 및 드레인 전극(3112) 중 어느 하나와 동일한 재질로 형성되고, 소스 전극(3111) 및 드레인 전극(3112)중 어느 하나와 일체로 형성될 수 있다.
활성층(3130)이 소스 전극(3111) 및 드레인 전극(3112)상에 형성된다. 적어도 활성층(3130)은 소스 전극(3111) 과 드레인 전극(3112)사이의 이격된 공간에 대응되도록 형성된다.
활성층(3130)은 다양한 재질로 형성될 수 있는데, 예를들면 산화물 반도체 물질을 함유할 수 있다.
보호층(3137)은 활성층(3130)의 상면에 형성된다. 즉, 활성층(3130)의 면 중 게이트 전극(3140)을 향하는 면에 보호층(3137)이 형성된다. 보호층(3137)은 다양한 재질로 형성될 수 있다.
선택적 실시예로서 보호층(3137)은 다양한 절연 물질로 형성할 수 있다.
게이트 전극(3140)은 적어도 활성층(3130)과 중첩된 영역을 갖도록 형성된다. 즉, 게이트 전극(3140)과 활성층(3130)은 일 영역에서 중첩된다
제1 절연막(3135)이 게이트 전극(3140)과 활성층(3130)사이에 형성된다. 제1 절연막(3135)은 적어도 픽셀 전극(3120)의 일 영역을 덮지 않도록 형성된다.
게이트 전극(3140)은 제1 절연막(3135)상에 형성된다. 제2 절연막(3144)이 게이트 전극(3140)상에 형성된다. 제2 절연막(3144)은 게이트 전극(3140)을 덮도록 형성한다. 제2 절연막(3144)은 제1 절연막(3135)상에 형성된다. 제2 절연막(3144)은 적어도 픽셀 전극(3120)의 일 영역을 덮지 않도록 형성된다.
선택적 실시예로서 픽셀 전극(3120)의 상면에 대응되는 영역에서 제2 절연막(3144)은 제1 절연막(3135)을 덮도록 형성될 수 있다.
다른 선택적 실시예로서 픽셀 전극(3120)의 상면에 대응되는 영역에서 제1 절연막(3135)의 적어도 일부가 제2 절연막(3144)으로 덮이지 않고 노출될 수도 있다.
보조 전극(3150)이 제2 절연막(3144)상에 형성된다. 보조 전극(3150)은 소스 전극(3111) 및 드레인 전극(3112) 중 적어도 어느 하나와 접하도록 형성된다. 제1 절연막(3135) 및 제2 절연막(3144)이 소스 전극(3111) 및 드레인 전극(3112) 중 적어도 어느 하나의 전극의 적어도 일 영역을 노출하도록 형성되고, 이러한 노출하도록 형성된 영역과 접하도록 보조 전극(3150)이 형성될 수 있다.
이 때 보조 전극(3150)은 픽셀 전극(3120)의 영역 중 적어도 제1 절연막(3135) 및 제2 절연막(3144)으로 덮이지 않는 영역과 대응되지 않을 수 있다.
또한, 선택적 실시예로서 보조 전극(3150)을 활성층(3130)과 이격되도록 형성하여 보조 전극(3150)의 성분이 활성층(3130)으로 확산되어 활성층(3130)의 손상을 방지할 수 있다.
제3 절연막(3145)이 제2 절연막(3144)상에 형성된다. 제3 절연막(3145)은 보조 전극(3150)을 덮도록 형성된다. 제3 절연막(3145)은 적어도 픽셀 전극(3120)의 일 영역을 덮지 않도록 형성된다.
선택적 실시예로서 픽셀 전극(3120)의 상면에 대응되는 영역에서 제3 절연막(3145)은 제2 절연막(3144)을 덮도록 형성될 수 있다.
다른 선택적 실시예로서 픽셀 전극(3120)의 상면에 대응되는 영역에서 제2 절연막(3144)의 적어도 일부가 제3 절연막(3145)으로 덮이지 않고 노출될 수도 있다.
픽셀 전극(3120)의 상면에 중간층(3123)이 형성된다. 중간층(3123)은 가시 광선을 발생하도록 유기 발광층을 구비할 수 있다. 중간층(3123)이 발생하는 광은 다양한 색일 수 있다. 즉, 적색, 녹색 및 청색등의 색일 수 있다. 또 다른 선택적 실시예로서 중간층(3123)은 백색을 발생할 수 있다.
대향 전극(3122)이 중간층(3123)상에 형성된다. 대향 전극(3122)은 다양한 도전성 재질로 형성될 수 있다.
광보호층(3105)은 활성층(3130)에 대응되도록 형성된다. 광보호층(3105)은 활성층(3130)의 면 중 게이트 전극(3140)을 향하는 면의 반대면을 향하도록 형성될 수 있다.
선택적 실시예로서, 기판(3101)상에 광보호층(3105)을 덮도록 오버 코팅층(3103)을 형성할 수 있다. 오버 코팅층(3103)은 버퍼층(3102)의 하부에 형성될 수 있다.
컬러 필터(3106)는 픽셀 전극(3120)의 적어도 일 영역에 대응되도록 형성된다. 구체적으로, 컬러 필터(3106)는 픽셀 전극(3120)의 영역 중 중간층(3123)과 중첩된 영역과 대응되도록 형성될 수 있다.
컬러 필터(3106)는 픽셀 전극(3120)과 기판(3101)의 사이에 배치될 수 있다.
선택적 실시예로서 기판(3101)상에 컬러 필터(3106)가 형성되고, 컬러 필터(3106)을 덮도록 오버 코팅층(3103)을 형성할 수 있다. 오버 코팅층(3103)은 버퍼층(602)의 하부에 형성될 수 있다.
컬러 필터(3106)는 픽셀 전극(3120)에 대응되도록 형성되어 다양한 색을 발생하는 표시 장치(3000)가 용이하게 구현될 수 있다.
컬러 필터(3106)을 형성 시 일 색, 예를들면 적색 계열의 컬러 필터 재질로 광보호층(3105)을 동시에 형성할 수 있다. 즉, 기판(3101)상에 광보호층(3105) 및 컬러 필터(3106)을 형성하고 나서, 오버 코팅층(3103)이 광보호층(3105) 및 컬러 필터(3106)을 덮도록 형성될 수 있다.
이를 통하여 표시 장치(3000)의 제조 효율성을 향상할 수 있다.
본 실시예의 표시 장치(3000)은 기판(3101)상에 소스 전극(3111) 및 드레인 전극(3112)을 형성하고, 소스 전극(3111) 및 드레인 전극(3112) 중 어느 하나로부터 길게 연장되도록 픽셀 전극(3120)을 형성한다. 즉 소스 전극(3111) 및 드레인 전극(3112)과 동일한 재질로 픽셀 전극(3120)을 형성하여 공정 효율성을 향상할 수 있다.
또한, 소스 전극(3111), 드레인 전극(3112) 및 픽셀 전극(3120)을 광투과성 재질로 형성할 수 있고, 이를 통하여 픽셀 전극(3120)을 통한 광의 투과가 가능하므로 기판(3101)방향으로 화상을 구현하는 표시 장치(3000)를 용이하게 구현할 수 있다.
또한, 본 실시예의 표시 장치(3000)은 활성층(3130)의 상면에 보호층(3137)을 형성하여 활성층(3130)으로 불순 도전 입자와 같은 불순물 또는 다양한 이물의 유입을 방지할 수 있다. 이를 통하여 전기적 특성이 향상된 표시 장치(3000)을 용이하게 구현할 수 있다.
또한, 소스 전극(311) 및 드레인 전극(3112)중 어느 하나와 전기적으로 연결되도록, 보조 전극(3150)을 형성하여 소스 전극(3111) 및 드레인 전극(3112)의 전기적 특성을 향상할 수 있고, 전기적 특성이 우수한 표시 장치(3000)을 용이하게 구현할 수 있다.
또한, 본 실시예의 표시 장치(3000)는 광보호층(3105)을 통하여 활성층(3130)이 광에 의하여 손상되는 것을 방지하여 전기적 특성이 향상된 표시 장치(3000)을 용이하게 구현할 수 있다.
또한, 기판(3101)상에 소스 전극(3111) 및 드레인 전극(3112)을 형성하고, 소스 전극(3111) 및 드레인 전극(3112)상에 활성층(3130)을 형성하여 활성층(3130)과 소스 전극(3111) 및 드레인 전극(3112)간의 중첩 영역을 증가하여, 또는 선택적 실시예로서 접촉 면적을 증가하여 숏채널(short channel)구조를 용이하게 구현할 수 있다. 이를 통하여 고해상도 표시 장치(3000)를 용이하게 구현할 수 있다.
도 11은 본 발명의 또 다른 실시예에 관한 표시 장치를 도시한 개략적인 단면도이다.
도 11을 참조하면 본 실시예의 표시 장치(4000)은 기판(4101)상에 복수의 픽셀(P1, P2, P3)을 포함한다. 복수의 픽셀(P1, P2, P3)은 각각 유기 발광 소자(4125), 컬러 필터(3106R, 3106G, 3106B) 및 박막 트랜지스터(TFT)를 포함한다.
박막 트랜지스터(TFT)는 소스 전극(4111), 드레인 전극(4112), 활성층(4130) 및 게이트 전극(4140)을 구비한다.
구체적으로 설명하기로 한다.
도 10의 실시예의 표시 장치(4000)는 유기 발광 표시 장치, 즉 표시 소자로서 유기 발광 소자(4125)를 구비한다.
그러나, 본 실시예는 이에 한정되지 않고 액정 소자 기타 다양한 종류의 표시 소자를 구비할 수 있음은 물론이다.
기판(4101)은 전술한 실시예에서 언급한 재질과 동일한 재질로 형성할 수 있다.
버퍼층(4102)이 기판(4101)상에 형성될 수 있다. 버퍼층(4102)은 필수 구성 요소는 아니므로 생략할 수도 있다.
버퍼층(4102)상에 복수의 픽셀(P1, P2, P3)의 각각에 소스 전극(4111) 및 드레인 전극(4112)이 형성된다.
픽셀 전극(4120)이 버퍼층(4102)상에 복수의 픽셀(P1, P2, P3)의 각각에 형성된다. 픽셀 전극(4120)은 소스 전극(4111) 및 드레인 전극(4112) 중 어느 하나로부터 길게 연장되도록 형성된다. 즉 픽셀 전극(4120)은 소스 전극(4111) 및 드레인 전극(4112) 중 어느 하나와 동일한 재질로 형성되고, 소스 전극(4111) 및 드레인 전극(4112)중 어느 하나와 일체로 형성될 수 있다.
활성층(4130)이 복수의 픽셀(P1, P2, P3)의 각각에 소스 전극(4111) 및 드레인 전극(4112)상에 형성된다. 적어도 활성층(4130)은 소스 전극(4111) 과 드레인 전극(4112)사이의 이격된 공간에 대응되도록 형성된다.
활성층(4130)은 다양한 재질로 형성될 수 있는데, 예를들면 산화물 반도체 물질을 함유할 수 있다.
도시하지 않았으나, 선택적 실시예로서 보호층(미도시)이 활성층(4130)의 상면에 형성될 수 있다.
게이트 전극(4140)은 적어도 복수의 픽셀(P1, P2, P3)의 각각에 활성층(4130)과 중첩된 영역을 갖도록 형성된다. 즉, 게이트 전극(4140)과 활성층(4130)은 일 영역에서 중첩된다
제1 절연막(4135)이 게이트 전극(4140)과 활성층(4130)사이에 형성된다. 제1 절연막(4135)은 적어도 픽셀 전극(4120)의 일 영역을 덮지 않도록 형성된다.
게이트 전극(4140)은 제1 절연막(4135)상에 형성된다. 제2 절연막(4144)이 게이트 전극(4140)상에 형성된다. 제2 절연막(4144)은 게이트 전극(4140)을 덮도록 형성한다. 제2 절연막(4144)은 제1 절연막(4135)상에 형성된다. 제2 절연막(4144)은 적어도 픽셀 전극(4120)의 일 영역을 덮지 않도록 형성된다.
선택적 실시예로서 픽셀 전극(4120)의 상면에 대응되는 영역에서 제2 절연막(4144)은 제1 절연막(4135)을 덮도록 형성될 수 있다.
다른 선택적 실시예로서 픽셀 전극(4120)의 상면에 대응되는 영역에서 제1 절연막(4135)의 적어도 일부가 제2 절연막(4144)으로 덮이지 않고 노출될 수도 있다.
보조 전극(4150)이 제2 절연막(4144)상에 형성된다. 보조 전극(4150)은 소스 전극(4111) 및 드레인 전극(4112) 중 적어도 어느 하나와 접하도록 형성된다. 제1 절연막(4135) 및 제2 절연막(4144)이 소스 전극(4111) 및 드레인 전극(4112) 중 적어도 어느 하나의 전극의 적어도 일 영역을 노출하도록 형성되고, 이러한 노출하도록 형성된 영역과 접하도록 보조 전극(4150)이 형성될 수 있다. 선택적 실시예로서 보조 전극(4150)은 복수의 픽셀(P1, P2, P3)의 각각에 대응되도록 형성될 수 있다.
이 때 보조 전극(4150)은 픽셀 전극(4120)의 영역 중 적어도 제1 절연막(4135) 및 제2 절연막(4144)으로 덮이지 않는 영역과 대응되지 않을 수 있다.
또한, 선택적 실시예로서 보조 전극(4150)을 활성층(4130)과 이격되도록 형성하여 보조 전극(4150)의 성분이 활성층(4130)으로 확산되어 활성층(4130)의 손상을 방지할 수 있다.
제3 절연막(4145)이 제2 절연막(4144)상에 형성된다. 제3 절연막(4145)은 보조 전극(4150)을 덮도록 형성된다. 제3 절연막(4145)은 적어도 픽셀 전극(4120)의 일 영역을 덮지 않도록 형성된다.
선택적 실시예로서 픽셀 전극(4120)의 상면에 대응되는 영역에서 제3 절연막(4145)은 제2 절연막(4144)을 덮도록 형성될 수 있다.
다른 선택적 실시예로서 픽셀 전극(4120)의 상면에 대응되는 영역에서 제2 절연막(4144)의 적어도 일부가 제3 절연막(4145)으로 덮이지 않고 노출될 수도 있다.
픽셀 전극(4120)의 상면에 중간층(4123)이 형성된다. 중간층(4123)은 가시 광선을 발생하도록 유기 발광층을 구비할 수 있다. 중간층(4123)이 발생하는 광은 다양한 색일 수 있다. 즉, 적색, 녹색 및 청색등의 색일 수 있다. 또 다른 선택적 실시예로서 중간층(4123)은 백색을 발생할 수 있다.
선택적 실시예로서 중간층(4123)의 적어도 유기 발광층이 도 11에 도시한 것과 같이 복수의 픽셀(P1, P2, P3)에 대하여 공통으로 형성될 수 있다. 중간층(4123)은 공통의 가시 광선을 발생할 수 있는데, 예를들면 백색의 광을 발생할 수 있다. 이를 위해서 중간층(4123)은 적색, 녹색 및 청색의 유기 발광층들이 적층된 구조를 가질 수 있고, 또 다른 예로서 적색, 녹색 및 청색의 유기 발광층 재료들이 혼합된 단층 구조를 포함할수도 있다. 또한, 상기의 색상은 예시적인 것으로서 그 조합은 다양할 수 있다.
대향 전극(4122)이 중간층(4123)상에 형성된다. 대향 전극(4122)은 다양한 도전성 재질로 형성될 수 있다. 대향 전극(4122)은 복수의 픽셀(P1, P2, P3)에 대하여 공통으로 형성될 수 있다.
광보호층(4105)은 활성층(4130)에 대응되도록 형성된다. 광보호층(4105)은 활성층(4130)의 면 중 게이트 전극(4140)을 향하는 면의 반대면을 향하도록 형성될 수 있다.
선택적 실시예로서, 기판(4101)상에 광보호층(4105)을 덮도록 오버 코팅층(4103)을 형성할 수 있다. 오버 코팅층(4103)은 버퍼층(4102)의 하부에 형성될 수 있다.
복수의 컬러 필터(4106R, 4106G, 4106B)는 픽셀 전극(4120)의 적어도 일 영역에 대응되도록 형성된다. 구체적으로, 복수의 컬러 필터(4106R, 4106G, 4106B)는 는 픽셀 전극(4120)의 영역 중 중간층(4123)과 중첩된 영역과 대응되도록 형성될 수 있다.
복수의 컬러 필터(4106R, 4106G, 4106B)는 중간층(4123)에서 발생한 광을 각각 다른 색으로 변환할 수 있도록 형성된다. 예를들면 복수의 컬러 필터(4106R, 4106G, 4106B)의 각각은 중간층(4123)에서 발생한 백색 광을 적색, 녹색 및 청색의 가시 광선으로 변환하도록 형성될 수 있다.
상기의 적색, 녹색 및 청색은 색상의 조합의 예시적인 것으로서, 다양한 색상을 구현하는 표시 장치(4000)를 구현할 수 있는 다양한 색상의 조합을 사용할 수 있고, 이를 위하여 중간층(4123)에서 발생한 광을 다양한 색으로 변환할 수 있는 다양한 색상의 컬러 필터를 구비할 수 있음은 물론이다.
선택적 실시예로서 본 실시예의 표시 장치(4000)는 복수의 컬러 필터(4106R, 4106G, 4106B)를 구비하지 않는 픽셀을 구비할 수 있다. 도 12는 도 11의 표시 장치에 추가될 수 있는 변형예를 도시한 개략적인 도면이다.
도 12를 참조하면 본 실시예의 표시 장치(4000)는 적어도 복수의 컬러 필터(4106R, 4106G, 4106B)를 구비하지 않는 픽셀(P4)을 구비하는데, 픽셀(P4)에서는 중간층(4123)에서 발생한 광이 복수의 컬러 필터(4106R, 4106G, 4106B)의 영향 없이 그대로 추출되고, 예를들면 백색의 가시 광선이 취출될 수 있다.
복수의 컬러 필터(4106R, 4106G, 4106B)는 픽셀 전극(4120)과 기판(4101)의 사이에 배치될 수 있다.
선택적 실시예로서 기판(4101)상에 복수의 컬러 필터(4106R, 4106G, 4106B)가 형성되고, 복수의 컬러 필터(4106R, 4106G, 4106B)을 덮도록 오버 코팅층(4103)을 형성할 수 있다. 오버 코팅층(4103)은 버퍼층(602)의 하부에 형성될 수 있다.
복수의 컬러 필터(4106R, 4106G, 4106B)는 픽셀 전극(4120)에 대응되도록 형성되어 다양한 색을 발생하는 표시 장치(4000)가 용이하게 구현될 수 있다.
복수의 컬러 필터(4106R, 4106G, 4106B)을 형성 시 일 색, 예를들면 적색 계열의 컬러 필터(4106R)의 재질로 광보호층(4105)을 동시에 형성할 수 있다.
즉, 기판(4101)상에 광보호층(4105) 및 복수의 컬러 필터(4106R, 4106G, 4106B)을 형성하고 나서, 오버 코팅층(4103)이 광보호층(4105) 및 컬러 필터(4106)을 덮도록 형성될 수 있다.
이를 통하여 표시 장치(4000)의 제조 효율성을 향상할 수 있다.
본 실시예의 표시 장치(4000)은 기판(4101)상에 소스 전극(4111) 및 드레인 전극(4112)을 형성하고, 소스 전극(4111) 및 드레인 전극(4112) 중 어느 하나로부터 길게 연장되도록 픽셀 전극(4120)을 형성한다. 즉 소스 전극(4111) 및 드레인 전극(4112)과 동일한 재질로 픽셀 전극(4120)을 형성하여 공정 효율성을 향상할 수 있다.
또한, 소스 전극(4111), 드레인 전극(4112) 및 픽셀 전극(4120)을 광투과성 재질로 형성할 수 있고, 이를 통하여 픽셀 전극(4120)을 통한 광의 투과가 가능하므로 기판(4101)방향으로 화상을 구현하는 표시 장치(4000)를 용이하게 구현할 수 있다.
또한, 소스 전극(411) 및 드레인 전극(4112)중 어느 하나와 전기적으로 연결되도록, 보조 전극(4150)을 형성하여 소스 전극(4111) 및 드레인 전극(4112)의 전기적 특성을 향상할 수 있고, 전기적 특성이 우수한 표시 장치(4000)을 용이하게 구현할 수 있다.
또한, 본 실시예의 표시 장치(4000)는 광보호층(4105)을 통하여 활성층(4130)이 광에 의하여 손상되는 것을 방지하여 전기적 특성이 향상된 표시 장치(4000)을 용이하게 구현할 수 있다.
또한, 기판(4101)상에 소스 전극(4111) 및 드레인 전극(4112)을 형성하고, 소스 전극(4111) 및 드레인 전극(4112)상에 활성층(4130)을 형성하여 활성층(4130)과 소스 전극(4111) 및 드레인 전극(4112)간의 중첩 영역을 증가하여, 또는 선택적 실시예로서 접촉 면적을 증가하여 숏채널(short channel)구조를 용이하게 구현할 수 있다. 이를 통하여 고해상도 표시 장치(4000)를 용이하게 구현할 수 있다.
또한, 선택적으로 중간층(4123)을 형성 시 각 픽셀 별로 공통으로 형성하여 표시 장치(4000)의 제조 효율성이 향상된다.
도시하지 않았으나, 도 2, 도 3, 도 4 및 도 5의 구조를 적용한 표시 장치를 구현할 수 있음은 물론이다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 200, 300, 400, 500, 600, 700: 박막 트랜지스터 기판
1000, 2000, 3000, 4000: 표시 장치
101, 201, 301, 401, 501, 601, 701, 1101, 2101, 3101, 4101: 기판
111, 211, 311, 411, 511, 611, 711, 1111, 2111, 3111, 4111: 소스 전극
112, 212, 312, 412, 512, 612, 712, 1112, 2112, 3112, 4112: 드레인 전극
130, 230, 330, 430, 530, 630, 730, 1130, 2130, 3130, 4130: 활성층
140, 240, 340, 440, 540, 640, 740, 1140, 2140, 3140, 4140: 게이트 전극
250, 650, 750, 2150, 3150, 4150: 보조 전극
337, 737: 보호층
405, 605, 705, 2105, 3105, 4105: 광보호층
506, 606, 706, 2106, 3106:컬러 필터
1000, 2000, 3000, 4000: 표시 장치
101, 201, 301, 401, 501, 601, 701, 1101, 2101, 3101, 4101: 기판
111, 211, 311, 411, 511, 611, 711, 1111, 2111, 3111, 4111: 소스 전극
112, 212, 312, 412, 512, 612, 712, 1112, 2112, 3112, 4112: 드레인 전극
130, 230, 330, 430, 530, 630, 730, 1130, 2130, 3130, 4130: 활성층
140, 240, 340, 440, 540, 640, 740, 1140, 2140, 3140, 4140: 게이트 전극
250, 650, 750, 2150, 3150, 4150: 보조 전극
337, 737: 보호층
405, 605, 705, 2105, 3105, 4105: 광보호층
506, 606, 706, 2106, 3106:컬러 필터
Claims (20)
- 기판;
상기 기판상에 배치된 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극상에 형성된 활성층;
상기 활성층 상에 상기 활성층과 절연적으로 형성되는 게이트 전극;
상기 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되어 형성된 픽셀 전극;
상기 활성층과 상기 기판의 사이에 배치되고 상기 활성층과 중첩된 영역을 구비하는 광보호층; 및
상기 픽셀 전극과 상기 기판의 사이에 배치되고, 상기 픽셀 전극과 중첩된 영역을 구비하는 컬러 필터를 포함하고,
상기 픽셀 전극은 상기 소스 전극 및 드레인 전극 중 어느 하나와 일체로 형성되며,
상기 광보호층은 적색 계열의 컬러 필터 재질로 형성되는 박막 트랜지스터 기판. - 제1 항에 있어서,
상기 소스 전극 및 드레인 전극 중 어느 하나와 전기적으로 연결되도록 형성된 보조 전극을 더 포함하는 박막 트랜지스터 기판. - 제2 항에 있어서,
상기 보조 전극은 상기 소스 전극 및 드레인 전극 중 어느 하나의 상면과 접하도록 형성된 박막 트랜지스터 기판. - 제2 항에 있어서,
상기 보조 전극은 상기 소스 전극 및 드레인 전극보다 비저항이 낮은 재질로 형성된 박막 트랜지스터 기판. - 제2 항에 있어서,
상기 보조 전극은 상기 활성층과 이격되도록 형성된 박막 트랜지스터 기판. - 제2 항에 있어서,
상기 게이트 전극상에 배치된 제1 절연막을 더 포함하고,
상기 보조 전극은 상기 제1 절연막 상에 배치되는 박막 트랜지스터 기판. - 제1 항에 있어서,
상기 활성층의 면 중 상기 게이트 전극을 향하는 면에 배치된 보호층을 더 포함하는 박막 트랜지스터 기판. - 삭제
- 삭제
- 삭제
- 기판;
상기 기판상에 배치된 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극상에 형성된 활성층;
상기 활성층 상에 상기 활성층과 절연적으로 형성되는 게이트 전극;
상기 활성층과 상기 기판의 사이에 배치되고 상기 활성층과 중첩된 영역을 구비하는 광보호층;
하나 이상의 가시 광선을 구현하며, 상기 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되어 형성된 픽셀 전극을 포함하는 표시 소자; 및
상기 픽셀 전극과 상기 기판의 사이에 배치되고, 상기 픽셀 전극과 중첩된 영역을 구비하는 컬러 필터를 포함하고,
상기 픽셀 전극은 상기 소스 전극 및 드레인 전극 중 어느 하나와 일체로 형성되며,
상기 광보호층은 적색 계열의 컬러 필터 재질로 형성되는 표시 장치. - 제11 항에 있어서,
상기 소스 전극 및 드레인 전극 중 어느 하나와 전기적으로 연결되도록 형성된 보조 전극을 더 포함하는 표시 장치. - 제11 항에 있어서,
상기 활성층의 면 중 상기 게이트 전극을 향하는 면에 배치된 보호층을 더 포함하는 표시 장치. - 삭제
- 삭제
- 제11항에 있어서,
상기 표시 소자는 상기 픽셀 전극과 대향하는 대향 전극; 및
상기 픽셀 전극과 상기 대향 전극의 사이에 배치되고 유기 발광층을 구비하는 중간층을 포함하는 표시 장치. - 기판상에 형성된 복수의 픽셀을 포함하는 표시 장치에 관한 것으로서,
상기 표시 장치는,
적색 계열의 컬러 필터 재질로 형성된 광보호층 및 컬러 필터를 포함하며,
상기 복수의 픽셀은 박막 트랜지스터 및 하나 이상의 광을 구현하는 표시 소자를 포함하고,
상기 박막 트랜지스터는,
소스 전극 및 드레인 전극;
상기 소스 전극 및 상기 드레인 전극 상에 형성된 활성층; 및
상기 활성층 상에 상기 활성층과 절연적으로 형성되는 게이트 전극을 구비하고,
상기 표시 소자는 상기 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되어 형성된 픽셀 전극을 구비하고,
상기 광보호층은 상기 활성층과 상기 기판의 사이에 배치되고 상기 활성층과 중첩된 영역을 구비하며,
상기 컬러 필터는 상기 픽셀 전극과 상기 기판의 사이에 배치되고, 상기 픽셀 전극과 중첩된 영역을 구비하고,
상기 픽셀 전극은 상기 소스 전극 및 드레인 전극 중 어느 하나와 일체로 형성되는 것을 특징으로 하는 표시 장치. - 제17 항에 있어서,
상기 표시 소자는 상기 픽셀 전극과 대향하는 대향 전극; 및
상기 픽셀 전극과 상기 대향 전극의 사이에 배치되고 유기 발광층을 구비하는 중간층을 포함하는 표시 장치. - 제18 항에 있어서,
상기 중간층의 적어도 유기 발광층은 상기 복수의 픽셀 중 두 개의 인접한 픽셀에 대하여 공통으로 형성되는 표시 장치. - 제18 항에 있어서,
상기 중간층은 상기 복수의 픽셀에 대하여 공통의 가시 광선을 발생하는 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140122045A KR102357389B1 (ko) | 2014-09-15 | 2014-09-15 | 박막 트랜지스터 기판 및 표시 장치 |
| US14/615,210 US20160079328A1 (en) | 2014-09-15 | 2015-02-05 | Thin film transistor substrate and display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140122045A KR102357389B1 (ko) | 2014-09-15 | 2014-09-15 | 박막 트랜지스터 기판 및 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160032341A KR20160032341A (ko) | 2016-03-24 |
| KR102357389B1 true KR102357389B1 (ko) | 2022-02-03 |
Family
ID=55455559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140122045A KR102357389B1 (ko) | 2014-09-15 | 2014-09-15 | 박막 트랜지스터 기판 및 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160079328A1 (ko) |
| KR (1) | KR102357389B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102567547B1 (ko) | 2016-03-22 | 2023-08-17 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN110391283B (zh) * | 2019-07-31 | 2022-05-27 | 上海天马微电子有限公司 | 有机发光显示面板和有机发光显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040004432A1 (en) * | 2002-07-05 | 2004-01-08 | Lg.Philips Lcd Co., Ltd. | Organic electroluminescent display device and method of fabricating the same |
| US20100051936A1 (en) * | 2006-12-05 | 2010-03-04 | Canon Kabushiki Kaisha | Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus |
| US20130043479A1 (en) * | 2011-08-17 | 2013-02-21 | Tae-Jin Kim | Thin film transistor substrate and method for fabricating the same |
| US20130207087A1 (en) * | 2012-02-09 | 2013-08-15 | Lg Display Co., Ltd. | Organic light emitting display device and method for fabricating the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030017748A (ko) * | 2001-08-22 | 2003-03-04 | 한국전자통신연구원 | 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법 |
| KR101806405B1 (ko) * | 2011-06-29 | 2017-12-08 | 삼성디스플레이 주식회사 | 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법 |
-
2014
- 2014-09-15 KR KR1020140122045A patent/KR102357389B1/ko active IP Right Grant
-
2015
- 2015-02-05 US US14/615,210 patent/US20160079328A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040004432A1 (en) * | 2002-07-05 | 2004-01-08 | Lg.Philips Lcd Co., Ltd. | Organic electroluminescent display device and method of fabricating the same |
| US20100051936A1 (en) * | 2006-12-05 | 2010-03-04 | Canon Kabushiki Kaisha | Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus |
| US20130043479A1 (en) * | 2011-08-17 | 2013-02-21 | Tae-Jin Kim | Thin film transistor substrate and method for fabricating the same |
| US20130207087A1 (en) * | 2012-02-09 | 2013-08-15 | Lg Display Co., Ltd. | Organic light emitting display device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160079328A1 (en) | 2016-03-17 |
| KR20160032341A (ko) | 2016-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102687786B1 (ko) | 표시 장치 | |
| CN112467055B (zh) | 显示装置及其制造方法 | |
| KR102467420B1 (ko) | 디스플레이 장치 및 이의 제조 방법 | |
| KR102611499B1 (ko) | 플렉서블 표시장치 | |
| KR102363261B1 (ko) | 플렉시블 디스플레이 패널 및 그 제조방법 | |
| KR102325171B1 (ko) | 표시 장치 | |
| US9412972B2 (en) | Organic light-emitting display apparatus | |
| KR20220103079A (ko) | 디스플레이 장치 및 이의 제조 방법 | |
| KR102114319B1 (ko) | 디스플레이 장치 | |
| KR102366701B1 (ko) | 플렉서블 박막 트랜지스터 기판 및 플렉서블 유기 발광 표시 장치 | |
| US20160233253A1 (en) | Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus | |
| KR102435391B1 (ko) | 표시 장치 | |
| KR101810048B1 (ko) | 유기 발광 표시 장치 | |
| KR20140059372A (ko) | 유기 발광 표시 장치 | |
| KR102087952B1 (ko) | 디스플레이 장치 및 이의 제조 방법 | |
| KR20150085668A (ko) | 디스플레이 장치 | |
| KR102227475B1 (ko) | 플렉시블 패널을 구비한 디스플레이 모듈 | |
| KR20160098604A (ko) | 유기 발광 표시 장치 | |
| US20170194401A1 (en) | Thin film transistor for display device and organic light emitting diode display device including the same | |
| KR20150054040A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 | |
| KR20210143969A (ko) | 표시 장치 | |
| KR20210148536A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20170060216A (ko) | 유기발광 디스플레이 장치 | |
| KR102510397B1 (ko) | 박막 트랜지스터 및 이를 포함하는 디스플레이 장치 | |
| KR102453922B1 (ko) | 유기발광 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |