Nothing Special   »   [go: up one dir, main page]

KR102311942B1 - 기판들을 예비고정하기 위한 방법 및 장치 - Google Patents

기판들을 예비고정하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR102311942B1
KR102311942B1 KR1020177015978A KR20177015978A KR102311942B1 KR 102311942 B1 KR102311942 B1 KR 102311942B1 KR 1020177015978 A KR1020177015978 A KR 1020177015978A KR 20177015978 A KR20177015978 A KR 20177015978A KR 102311942 B1 KR102311942 B1 KR 102311942B1
Authority
KR
South Korea
Prior art keywords
substrate
bonding
substrates
alignment
pressure
Prior art date
Application number
KR1020177015978A
Other languages
English (en)
Other versions
KR20170099883A (ko
Inventor
프리드리히 폴 린트너
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Priority to KR1020217031895A priority Critical patent/KR20210125602A/ko
Publication of KR20170099883A publication Critical patent/KR20170099883A/ko
Application granted granted Critical
Publication of KR102311942B1 publication Critical patent/KR102311942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60067—Aligning the bump connectors with the mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 기판(1,2)들 중 적어도 한 개의 표면(1o,2o)이 적어도 한 개의 표면 영역에서 비정질화되는 기판(1,2)들을 예비고정하기 위한 방법 및 장치에 관한 것이고, 상기 기판(1,2)들은 정렬되고 다음에 접촉하며 상기 비정질화된 표면 영역들상에 예비고정되는 것을 특징으로 한다.

Description

기판들을 예비고정하기 위한 방법 및 장치{METHOD AND DEVICE FOR PREFIXING SUBSTRATES}
본 발명은 청구항 제 1항에 따른 방법 및 청구항 제 10항에 따른 장치에 관한 것이다.
특허 공개문헌 제US6563133B1호 및 제US7332410B2호에 의하면, 외부에서 힘을 제공하지 않고도 실온에서 산화물 없이 기판 쌍(substrate pairs)이 결합되는 것이 공개된다. 이 경우, 기판 표면은 플라즈마 처리 또는 이온 주입에 의해 변형되며 상기 기판 표면들은 붕소 이온 또는 비소 이온을 포함한 세미 비정질 층(semi-amorphous layer)으로 처리된다. 정상 압력하에서 완전한 표면 접촉이 이루어진 후에, 기판 쌍은 약한 진공 분위기속에 유지된다. 실온에서 약 400mJ/m2의 결합 에너지가 구해진다. 영구 결합(permanent bond)을 형성하기 위해 최대 400℃에서 어닐링 단계가 수행된다. 기판은 Si, InGaAs, GaAs, Ge 및 SiC와 같은 반도체로 제한된다.
공개 문헌 제EP2672509A1호는, 전처리 유닛(pretreatment) 및 결합(bonding) 유닛을 가진 클러스터 시스템(cluster system)을 도시한다. 이 경우, 고 진공 없이 충분한 결합력으로 결합할 수 있는 결합 표면이 형성되어야 한다.
공개 문헌 제US2006/0132544A1호는 접착층을 가진 복합 필름의 접착(tacking) 또는 예비고정(prefixing)을 설명한다. 접착층의 일부 영역은 레이저에 의해 가열되어 접착이 가능해진다.
공개 문헌 제US5686226호는, UV 복사에 의해 접착제를 경화(중합)(polymerization)시킴으로써(제품)기판들을 서로 접착시키기 위한 국소적으로 도포된 수지 접착제를 이용한다.
종래기술에 의하면, 특히, 기판 또는 기판 스택의 이송은, 한편으로 기판이 손상되지 않아야 하고, 한편으로 기판의 정렬상태가 변경될 수 있기 때문에, 상당한 문제를 발생시킨다. 또한, 이송은 가능한 가장 작은 공간에서 수행되어야 한다.
따라서, 본 발명의 목적은 특히 정렬된 기판의 이송이 개선되는 방법 및 장치를 제공하는 것이다. 또한, 접착 품질이 향상되고 스크랩이 적게 발생되어야 한다. 또한, 유연성이 개선되어야하고, 사이클 시간이 감소되어야한다.
상기 목적은 청구항 제 1항 및 제 10항의 특징에 의해 달성된다. 본 발명의 유리한 또 다른 특징들이 종속항에 제공된다. 또한, 명세서, 청구 범위 및/또는 도면에 제공된 특징들 중 적어도 2개의 모든 조합이 본 발명의 범위에 속한다. 제공된 값 범위에서, 한도 내에 있는 경계값으로서 값은 공개된 것으로 고려되어야 하며 임의의 조합으로 청구될 수 있다.
본 발명의 기본 사상은, 기판들의 적어도 한 개의 기판 표면이 예비가열하고 특히 적어도 한 개의 표면 영역에서 비정질화되며 기판들을 정렬시키고 다음에 접촉시키며 상기 예비가열된 표면 영역에서 기판들을 예비고정하는 것이다. 정렬 및 접촉과 예비고정은 정렬 및 접촉 과정 동안 중단되지 않는 하나의 동일한 진공 모듈 챔버(예비고정 모듈)내에서 수행되는 것이 바람직하다.
본 발명의 바람직한 실시예에 따르면, 기판은 다음에, 특히 모듈 챔버 내에서 진공상태를 중단하지 않은 상태에서 결합된다. 바람직한 고진공 환경(특히 <10e-7mbar, 바람직하게 <10e-8mbar)에서, 연마(polishing) 및/또는 전처리된 기판 표면은 특히 실내 온도에서 추가 압력 없이(또는 적어도 단지 매우 낮은 압력) 순수한 접촉을 형성함으로써 자발적으로 결합하고 공유(covalently)상태로 결합한다. 상기 전처리와 관련하여 문헌 제PCT/EP2014/063303호를 참고한다.
본 발명에 따른 방법, 본 발명으로부터 형성된 장치 및 이로부터 제조된 제품은 조정 시스템(특히 결합 챔버 외측에서 정렬 시스템)내에서 기판 쌍을 예비 고정하기 위해 전처리 효과를 이용하며 이 경우 완전한 표면 결합에서 필요했던 높은 접촉 하중 및/또는 고온을 이용하지 않는다. 선호적으로, 예비고정되거나 일시적으로 몇 개의 위치들 또는 부분 표면(표면 영역들)에서만 결합된다.
계속되는 결합 단계( 결합 모듈의 결합 챔버내)에서 균일한 표면 부하의 상대적으로 높은 하중이 가해진다. 상기 공정은 추가적인 온도 입력에 의해 지원된다.
게이트에 의해 상기 예비고정 모듈 및/또는 결합 모듈로부터 분리될 수 있는 전처리 모듈내에서 전처리가 수행된다. 상기 예비고정 모듈 및/또는 결합 모듈내에서 (반도체 재료, 산화물 또는 Al, Cu, 유리, 세라믹과 같은 연마된 금속의) 기판의 비정질화된 기판 표면이 형성된다. 기판이 활성화되고 두 기판 사이의 접촉시 미세 접촉 표면의 접촉 비율이 높다. 따라서 저온, 특히 실온에서 자발적인 공유 결합이 형성될 수 있다. 접촉은 고 진공 하에서 수행하는 것이 바람직하다.
예비고정은, 특히 국소적인 에너지 입력에 의해, 접촉이 이루어지는 기판 표면으로부터 멀어지는 측부로부터 수행된다.
부분 표면에서 자발적인 결합을 위한 상응 압력에 도달하고 기판, 특히 웨이퍼를 예비고정(부착 또는 "태크(tack)")하기 위해 에너지, 특히 하중 및/또는 열의 국소적인 적용이 수행된다. 한 개이상의 압력 다이들이 상기 기판에 가해며 따라서 국소적으로 예비고정된다. 특히 3축 조정 시스템이 부분 적용되는 결과 힘을 위해서만 설계되어, 상기 조정 시스템은 덜 비싸고 따라서 경제적이다.
예비고정된 기판 쌍을 결합 챔버로 이송할 정도로 강한 공유 결합 (예비 고정)이 상기 적용된 표면 영역에서 형성된다. 따라서, 선택적인 가열에 의한 영구 결합을 위해 전체 표면에 대해 가압작용이 수행된다.
예비고정을 위한 결합 강도는 특히 기판이 이송 중에 상호 정렬을 유지할 정도로 강하다.
특히 정렬 모듈 또는 예비고정 모듈로부터 결합 모듈 또는 다른 공정 모듈까지 이송작용을 위하여, 상기 기판 스택의 두 개의 홀딩 측부들 중 한 개 또는 모두(기판 표면들로부터 멀어지는 방향을 향하는 측부)에서 수용 시스템이 제거될 수 있다.
본 발명의 또 다른 특징에 의하면, 적어도 한 개 및 바람직하게 모든 기판 표면이 20nm 미만의 평균 거칠기 지수 Ra, 바람직하게 1nm 미만의 평균 거칠기 지수 Ra를 가진다. 평균 거칠기 지수 Ra가 20nm 미만인 모든 연마 면(특히 알루미늄, 구리, 산화물, 반도체 재료 및 유리)의 경우, 조정 시스템에서 국소적인 하중 입력에 의해 예비고정이 가능하다.
본 발명에 따른 방법의 실시예가 하기 단계를 포함한다.
1) 기판 또는 한 쌍의 기판을 게이트에 의해 고진공 환경속으로 도입하고, (특히 로봇 암에 의해) 적어도 하나의 기판을 전처리 모듈의 전처리 챔버 내로 이송 시키는 단계,
2) 기판들이 자발적인 실온 결합에 적합하도록 적어도 하나의 기판을 전처리하는 단계,
3) (특히 로봇 암에 의해)조정 시스템/정렬 시스템/ 예비고정 모듈(제 1모듈 챔버)로 이송하는 단계,
4) 정렬 시스템내에서 2개의 기판들을 서로 정렬시키는 단계,
5) 두 개의 기판들이 접촉하고 에너지 특히 한 개이상의 국소적인 표면 부하를 국소적으로 적용하며, 따라서 기판의 정렬이 서로에 대해 형성되도록 예비고정이 발생되고, 선택적으로 기판이 전체 표면에 대해 예비고정될 수 있는 단계,
6) 결합 모듈(제 2모듈 챔버)내에서 예비고정된 기판 스택을 (특히 로봇 암에 의해) 이송하는 단계,
7) 연결을 추가로 강화하기 위해 결합하중 및 선택적인 가열을 표면의 일부 또는 선호적으로 전체 표면에 대해 적용하는 단계,
8) 결합된 기판을 고진공 환경으로부터 배출하는 단계.
본 발명의 실시예에 따르면, 본 방법은 결합되기 전에 기판을 기판 스택에 추가하기 위해 단계 5 이후에 여러 번 반복될 수 있다.
본 발명을 따르는 방법은, 게이트에 의해 밀폐될 수 있는 바람직하게 고진공(high-vacuum), 바람직하게 초고진공(ultrahigh-vacuum) 환경에서 적용될 수 있다. 특히 추가적으로 압력이 작용할 수 있는 모듈이 고진공 환경내에 배열된다.
본 발명의 특징에 따르면, (정밀) 정렬상태는 결합과정 동안 발생되는 상대적으로 높은 온도와 높은 하중 입력으로부터 분리에 된다. 따라서 유리한 설계가 제공되고 비용이 절감된다. 불가능한 것은 아니지만 Z 축을 따라 1kN 초과 하중은 특히 고 진공 하에서 X 축과 Y 축을 따라 sub-μm 범위의 조정을 위한 정밀 메커니즘을 극도로 높은 비용으로 만들 수 있다. 따라서, 예를 들어 고 진공 하에서는 윤활제가 허용되지 않고 공기 베어링도 허용되지 않는다. 구름 및 슬라이딩 베어링은 마찰력으로 인해 입자 또는 심지어 높은 백래쉬를 발생시킨다. 또한, Z 축을 따라 높은 힘이 도입되면 X-Y 정렬 따라서 정렬 정밀도에 부정적인 영향을 미치는 위험이 높아진다.
또 다른 장점은 최적의 생산성이다. 따라서, 예를 들어, 유닛에서 예비고정 시스템 및 결합 모듈의 수는 각 공정에 대한 최적의 처리량이 보장되도록 선택될 수있다. 특히, 요구되는 온도 입력 및 관련된 가열 및 냉각 시간에서 예비고정 유닛을 가진 다수의 결합 모듈을 이용하는 것이 바람직하다.
본 발명의 또 다른 장점은 모듈성이며 따라서 예비고정 유닛의 개조 가능성이다. 예비고정에 의해 조정 유닛내에 예비고정/부착되고 국소적으로 예비결합된 기판에 의해 고진공 유닛은 본 발명에 따라 예비고정 유닛을 추가하여 개조될 수 있다.
평균 거칠기 지수 또는 산술 평균 거칠기 지수(Ra)는 표면의 거칠기를 나타낸다. 상기 측정값을 결정하기 위해, 표면은 정해진 측정 섹션에서 스캔되고 거친 표면의 모든 높이와 깊이 차이가 기록된다. 측정 섹션에서 상기 거칠기 플롯(plot)을 구체적으로 적분하여 계산한 후에, 상기 결과치는 측정 섹션의 길이에 의해 나누어진다. 추적 가능한 그루브를 가진 매우 거친 표면에 있어서, 거칠기 값의 범위는 연마된 표면에 대해 25μm에 이르고 <20nm까지이다.
기판을 위한 유리한 재료 조합은 선호적으로 평균 조도 지수(Ra)가 20nm 미만인 연마되거나 연마 가능한 표면을 가진 조합들이다. 다음 재료 또는 재료의 조합이 선호된다.
- 반도체 재료, 특히 Si, InP, GaAs, 반도체 합금, III-V 및 II-IV 화합물,
- 금속, 특히 Cu, Al,
- 산화물, 특히 SiO2 또는 산화된 표면을 가진 반도체 재료 또는 반도체 웨이퍼의 다른 산화물,
- 질화물, 특히 SiNx,
- 유리,
- 유리 세라믹, 특히 Zerodur®,
- 세라믹.
본 발명은, 공유 결합을 위해 전처리를 허용하고 연마된 표면들로 제한된다. 상기 표면들은 바람직하게 주사 현미경(원자력 현미경(Atomic Force Microscope), AFM)에 의해 2×2㎛2 영역에서 측정되고 평균 거칠기 지수 Ra가 20 nm미만, 보다 바람직하게 1nm 미만인 표면이다. 미세 거칠기를 충분히 동일하게 만들기 위해 국소적인 에너지 입력 또는 힘의 입력은 커서 기판들사이에서 표면 분자에 작용하는 결합 에너지의 비율이 증가될 수 있다. 원자 평면에서 두 기판의 표면이 가지는 평균 거리가 작을수록 접착은 더욱 커진다. 따라서, 접착은 접촉되어야 하는 기판이 가지는 표면 거칠기에 의존한다.
기판 표면은 플라즈마 처리에 의해 전처리 될 수 있으며, 이에 의해 기판 표면의 마이크로 거칠기(microroughness)(위상 구조)(topological structures)가 변화된다. 최적의 표면 거칠기에 도달하면 최대 결합 에너지가 구해질 수 있다.
특히 전처리와 관련한 본 발명의 실시예 또는 또 다른 실시예의 부분적인 특징은 문헌 제PCT/EP2014/063303호에 공개되고 공개 내용을 참고한다. 문헌 제PCT/EP2014/063303호는 기판의 표면 처리 방법 및 장치를 설명한다. 문헌 제PCT/EP2014/063303의 기본 사상은 결합되어야 하는 기판 표면에 주로 비정질화 된 층을 형성하는 것이다. 기판 표면이 비정질화 되면 특히 비교적 낮은 온도에서 상대적으로 양호한 결합 결과가 구해진다. 산화물을 제거하고 비정질화를 위한 표면의 세정은 동시에 수행되는 것이 바람직하다. 문헌 제PCT/EP2014/063303호는 특히 2개의 기판들을 영구 결합하기 위한 방법에 관한 것이며, 그 중 적어도 하나, 선호적으로 후술하는 바와 같이 2개가 결합 전에 처리되었다. 두 개의 기판들 또는 두 개의 기판들 중 적어도 한 개가 가지는 표면 영역 특히 (전체 표면영역 상의)접촉 측부는 결합 공정 전에 비정질화된다. 1나노미터의 두께를 가지고 결합되어야 하는 표면들(접촉 측부들) 중 적어도 한 개의 표면이 가지는 원자들이 임의로 배열되는 층이 비정질화에 의해 형성된다. 특히 상대적으로 낮은 온도에서 상기 임의 배열은 상대적으로 양호한 결과를 형성한다. 본 발명에 따른 결합을 형성하기 위해, 표면들(적어도 접촉 측부들)이 산화물을 분리하기 위해 세정된다. 바람직하게, 세정 및 비정질화가 동시에 수행되고, 더욱 바람직하게 동일한 처리에 의해 수행된다. 본 발명에 따른 본 발명의 중요한 특징에 의하면, 특히 비교적 낮지만 본 발명을 따르는 비정질화를 형성하기 충분한 이온을 가지는 저 에너지 입자가 이용된다.
최적의 결합 공정 및 상응하는 높은 결합 강도를 갖는 기판 스택을 위해 기판 표면으로부터 산화물이 제거되는 것이 유리하다. 산화물의 제거는, 특히 산소 함유 분위기가 바람직하지 않은 자연 산화물을 형성하는 모든 재료에 대해 적용된다. 이것은 예를 들어 실리콘 산화물과 같은 의도적으로 생성된 산소 기판 표면에 반드시 적용되는 것은 아니다. 적어도 우세하거나 배타적으로, 손상을 입히거나, 불필요하거나 천연상태인 금속 산화물이 본 발명에 따라 제거된다. 바람직하게, 결합 공정 전에 상기 산화물은 결합 경계면 (2개의 기판의 접촉면)에 매립되지 않도록 가능한 한 완전히 제거된다. 이러한 산화물의 매립은 기계적 불안정성 및 매우 낮은 결합 강도를 초래하게 된다. 산화물의 제거는 물리적 또는 화학적 방법에 의해 수행된다. 본 발명에 따른 바람직한 실시예에서, 바람직하지 않은 산화물의 제거는 전처리가 실시되는 동일한 전처리 시스템으로 수행된다.
따라서 하기 과정이 최적의 환경에서 동시에 수행될 수 있다.
● 산화물 제거
● 표면 평활화
● 비정질화
본 발명에 따른 다른 실시예에서, 산화물 제거는 동일한 유닛 내에서 수행되지 않는다. 이 경우, 두 유닛들 사이에서 기판을 이송하는 동안 기판 표면의 어떠한 새로운 산화도 발생되지 말아야 한다.
반도체 산업에서 기판을 서로 연결하기 위한 서로 다른 결합 기술은 이미 수년 동안 사용되어 왔다. 연결 공정을 결합(bonding)공정이라고 한다. 임시적인 결합 방법과 영구적인 결합 방법은 구별된다.
임시적인 결합 방법에 있어서, 처리된 후 다시 용해될 수 있도록 캐리어 기판에 제품 기판이 결합된다. 임시적인 결합 방법에 의해 제품 기판이 기계적으로 안정화될 수 있다. 기계적 안정화에 의해 제품 기판이 만곡, 변형 또는 파손없이 처리 될 수 있다. 캐리어 기판을 이용한 안정화는, 특히 백 - 씨닝(back- thinning) 공정에서 필요하고 백 씨닝 공정 후에 필요하다. 백 - 씨닝 공정은 제품 기판 두께를 수 마이크로미터로 감소시킬 수 있다.
영구적인 결합 방법에 있어서, 2개의 기판은 서로 연속적으로 영구 결합된다. 영구 접착은 또한 다층 구조체(2개 이상의 기판)을 제조할 수 있다. 이러한 다층 구조는 동일하거나 상이한 재료로 구성될 수 있다. 다른 영구 결합 방법이 존재한다.
영구 결합 방법으로서 양극 결합(anodic bonding)이 이온 함유 기판을 서로 영구적으로 연결하기 위해 이용된다. 바람직하게, 2개의 기판 중 하나는 유리 기판이다. 제 2 기판은 실리콘 기판인 것이 바람직하다. 양극 결합 중에, 서로 결합 될 2개의 기판을 따라 전기장이 형성된다. 전기장은 2개의 전극들사이에 형성되며, 바람직하게 기판들의 2개의 표면들을 접촉시킨다. 전기장은 유리 기판에 이온 수송을 생성하고 두 기판 사이에 공간 전하 영역(space charge zone)을 형성한다. 공간 전하 영역은 2개의 기판의 표면을 강하게 끌어당기고, 따라서 물체가 서로 결합되어 영구적인 연결을 형성한 후 서로간의 접촉을 보장한다. 따라서 결합 공정은 주로 두 표면의 접촉면을 최대화하는 것을 기초로 한다.
또 다른 영구 결합 방법은 공융 결합(eutectic bonding)이다. 공융 결합 (eutectic bonding) 동안, 합금은 공융 농도(eutectic concentration)에 의해 형성되거나 공융 농도는 공정, 특히 열처리 중에 설정된다. 공융 온도 (액상이 공융 고체상과 평형을 이루는 온도)를 초과함으로써 공융 재료가 완전히 녹는다. 생성된 공융물 농도의 액상은 아직 액화되지 않은 표면의 표면을 젖게 한다. 응고 과정 동안, 액상은 응고되어 공융체를 형성하고 두 기판 사이에 연결 층을 형성한다.
또 다른 영구 결합 방법은 융합 결합이다. 융합과정 동안, 평평하고 순수한 2 개의 기판 표면들이 접촉하여 결합된다. 제 1단계에서, 2개의 기판들이 접촉하고, 따라서 2개의 기판들은 반 데르 발스 힘에 의해 고정된다. 고정은 예비결합(prebond) 또는 예비고정(prefixing)이라고 한다. 예비결합의 결합력은 상당한 에너지 소비를 통해서만 전단력의 적용에 의해 상호 시프팅(mutual shifting)이 발생하도록 기판들을 서로 단단히 충분히 강하게 결합시키는 예비고정이 상기 예비 결합의 결합력에 의해 발생될 수 있다. 두 개의 기판은, 특히 수직력을 가함으로써, 서로 상대적으로 쉽게 분리될 수 있다. 영구 융합 본드를 생성하기 위해, 기판 스택은 열처리 된다. 열처리는 두 기판들의 표면 사이에 공유 결합을 형성한다. 상기 영구적인 결합은 기판의 파괴를 수반하는 높은 힘을 적용하여 가능하다.
기능 유닛, 특히 마이크로 칩, MEMs, 센서 및 LED가 상기 결합 된 기판에 장착되면, 기판은 바람직하게 저온, 특히 200℃ 미만, 바람직하게 실온에서 예비고정 및/또는 결합된다. 기능 유닛의 온도 민감성 임계값 미만의 온도가 선택되는 것이 바람직하다. 특히, 마이크로 칩은 비교적 강한 도핑(doping)을 가진다. 상승된 온도에서, 도핑 요소는 증가된 확산성(elevated diffusivity)을 가져서 기판 내에서 도핑의 바람직하지 못한 불리한 분포가 발생될 수 있다. 상기 방법에 의해 열응력이 최소화될 수 있다. 또한, 가열 및 냉각 공정 시간이 감소된다. 또한, 서로 다른 재료로 형성되고 서로 다른 열 팽창 계수를 가진 서로 다른 기판 영역들의 시프트(shift)가 감소된다.
이와 관련한 또 다른 개발예에서, 특히 산소 - 유사성(oxygen-affine) 표면, 특히 금속 표면이 사용되지 않는 경우에 기판 표면의 세정 및 활성화를 위한 플라즈마 처리가 저온에서 결합을 형성할 수 있다. 그러나, 실리콘 이산화물 층을 형성하는 단결정 실리콘이 바람직하다. 실리콘 이산화물 층은 결합에 매우 적합하다.
종래 기술에 의하면, 상대적으로 낮은 온도에서 직접 결합을 위한 다수의 시도들이 존재한다. 문헌 제PCT/EP2013/064239호의 접근법은, 결합 공정 동안 및/또는 기판 재료내에 용해되는 희생 층을 도포하는 것을 포함한다. 문헌 제PCT/EP2011/064874호의 또 다른 접근법에 의하면, 위상 변환에 의한 영구적인 연결이 형성된다. 상기 공보는 특히 공유 결합을 통하지 않고 금속 결합을 통해서 상대적으로 많이 결합되는 금속 표면에 관한 것이다. 문헌 제PCT/EP2014/056545호에서, 표면 세정에 의한 실리콘의 최적화된 직접 결합 공정이 설명된다. 상기 방법은 본 발명과 관련되며, 이와 관련하여 상기 문헌들을 참고한다.
본 발명의 유리한 실시예에 따르면, 동일한 유형의 재료 또는 재료들이 서로 연결(결합)되어야 한다. 유형의 유사성에 의해, 동일한 물리적 특성 및 화학적 특성이 기판 표면의 접촉 표면 (결합 인터페이스)상에 존재한다. 이것은 특히 전류가 전도되어야 하고 경미하게 부식 및/또는 동일한 기계적 성질을 가지는 경향을 가지는 연결부에서 중요하다. 동일한 유형의 바람직한 재료는 다음과 같다.
● 구리 - 구리
● 알루미늄 - 알루미늄
● 텅스텐 - 텅스텐
● 실리콘 - 실리콘
● 실리콘 산화물 - 실리콘 산화물.
본 발명의 또 다른 특징에 의하면, 기판들 사이에 국소적인 예비고정 특히 국소적으로 상당히 제한된 예비고정을 형성하기 위해 외부 영향, 특히 온도 및/또는 압력하에서 연결하기 위해 상이한 재료, 특히 금속 및/또는 산화물의 능력이 이용된다, 이것은 또한 "태킹(tacking)"이라고도 한다. 선호적으로, 본 발명에 따른 방법은 비정질화된 층을 가진 기판에서 이용된다. 비정질화된 층은 이 경우 기판 표면상에 화학적 침착 공정 및/또는 물리적 침착 공정에 의해 도포되거나 기판 표면상에 직접 형성될 수 있다. 본 발명의 독립적인 특징에 의하면, 비정질화된 층이 물리적 및/또는 화학적 방법에 의해 도포되고 오히려 기판 재료의 상 전환(phase conversion)에 의해 도포되는 재료에 의해 형성되지 않는다. 결과적으로, 특히 바람직하지 않거나 또는 유해한 재료의 침착이 완전히 제거될 수 있다.
하기 설명에서 본 발명에 따른 방법 단계의 추가 실시예가 공개된다.
기판 표면의 전처리
본 발명은 특히, 두 개 이상의 기판을 접착하는 방법에 관한 것이고, 상기 기판들 중 하나 이상, 바람직하게 2개가 부착되기 전에 하기 설명과 같이 처리된다.
표면 영역들, 특히 2개의 기판 또는 2개의 기판 중 (바람직하게 전체 표면에 걸쳐) 적어도 하나의 접촉 측부는 결합 과정 전에 비정질화된다. 본 발명에 따르면, 특히 서로 분리되고 기판 표면보다 작은 표면 영역이 비정질화 (Amorphization)될 수 있다.
원자들이 임의로 배열된 수 나노 미터 두께의 층이 비정질화된다. 임의적인(random) 배열은 특히 비교적 낮은 온도의 경우에 더 양호한 결합 결과를 형성한다.
본 발명에 따른 결합 및/또는 예비고정하기 위해, 특히 산화물 방출을 위한 기판 표면 (특히 접촉 측면)이 세정된다. 바람직하게, 세정 및 비정질화가 동시에 수행되고, 더욱 선호적으로 동일한 처리에 의해 수행된다.
본 발명의 또 다른 특징에 의하면 상기 비정질화를 위해 저에너지 입자, 특히 이온이 이용되고, 이온의 에너지는 이온이 기판 표면을 타격할 때 설정된다.
기판 표면으로부터 산화물을 제거하는 단계가 수행되는 것이 바람직하다. 상기 단계는, 특히 산소 함유 대기가 천연 산화물을 형성하는 재료에는 적용되지만 예를 들어, 이산화규소와 같이 본 발명에 따라 발생되는 산소 기판 표면들에는 적용되지 않는다. 특히, 본 발명에 따른 산화물, 바람직하게 적어도 주로, 더욱 선호적으로 유해하고 불필요한 천연 금속 산화물은 제거된다. 바람직하게, 상기 산화물은, 결합 경계 표면 (두 기판의 접촉면)에 매립되지 않도록 결합 공정 전에 매우 광범위하게, 완전히 제거된다. 상기 산화물의 매립은 기계적 불안정화 및 매우 낮은 결합 강도를 초래할 수 있다.
산화물은, 특히 물리적 방법 또는 화학적 방법에 의해 제거된다. 본 발명에 따른 특히 바람직한 실시예에서, 바람직하지 않은 산화물은 기판의 전처리가 수행되는 동일한 전처리 모듈을 이용하여 제거된다. 결과적으로, 특히 최적 조건에서 산화물 제거, 표면 평활화 및/또는 비정질화가 동시에 수행될 수 있다. 본 발명에 따른 선택적 실시예에서, 산화물 제거는 동일한 유닛 내에서 수행되지 않는다. 이 경우, 특히 두 개의 유닛 사이에서 기판을 이송하는 동안 기판 표면의 산화가 다시 일어나지 않아야 한다. 이는 산화물 제거, 이송 및 결합이 완료될 때까지 일어나는 전처리 공정 동안 고진공이 중단되지 않아야 한다.
다시 말해, 본 발명의 사상은, 비결정화에 의해 2개의 기판 표면들사이의 결합 강도를 증가시킴으로써 효율적으로, 특히 국소적으로 제한된 예비고정이 형성된다. 이 경우, 비정질화는 여러 문제를 해결한다.
본 발명에 따른 비정질화(amorphization)는 특히 기판 표면의 평탄화(planarization)를 제공한다. 상기 평탄화는, 힘이 적용되어 수행되는 결합 공정동안 제공되는 평탄화 이외에, 비정질 과정 동안 발생된다.
또한, 비정질화 (amorphization)는 인터페이스에 재료의 더 큰 이동성을 보장한다. 결과적으로 가능한 잔류 거칠기가 더욱 양호하게 보상될 수 있다. 특히, 기판 표면들 사이에서 나머지 갭들이 밀폐될 수 있다.
특히, 비정질화에 의해 기판 표면 (결합 경계면)에서 열역학적으로 준 안정 상태(thermodynamically metastable state)가 생성된다.
(특히 결합되어야 표면이 접촉한 후에) 다른 공정 단계에서, 상기 준 안정 상태에 의해 비정질 층의 부분 영역이 결정 상태로 (역) 변환(back conversion)된다. 이상적인 경우에, 비정질 층이 완전히 변화된다. 접촉시키고 다음에 열처리된 후에 결과 층은 영보다 큰 두께를 가진다.
본 발명에 따른 또 다른 사사에 의하면, 현존하는 기본 기판 재료로 형성된 비정질층이 입자 폭격(particle bombardment)에 의해 형성된다. 바람직하게, 기판들이 결합되기 전에, 서로 모이는 기판 표면들에 어떠한 재료도 도포되지 않는다. 기판의 예비고정은 단지 몇몇 위치들에서만 수행되기 때문에, 본 발명의 또 따른 특징에 의해 예비고정을 위해 제공된 위치들에서만 비정질화가 수행된다. 본 발명에 따라 예비고정되는 기판들은 후속 공정 단계에서 완전히 결합되는 경우, 완전한 비정질화가 선호된다.
본 발명에 따른 방법에 의하면, 본 발명에 의해 비정질화되는 두 개의 기판 표면들 중 적어도 하나, 선호적으로 두 개의 기판 표면들이 완전하거나 국소적으로 및/또는 전체 표면에 걸쳐 접촉된다.
본 발명에 따른 방법은, 두 개의 서로 다른 기판 표면들이 완전하거나 전체 표면에 걸쳐 혼합되지 않는 접촉을 형성하기 위해 이용된다.
특히, 다음의 재료는 어떤 조합으로도 선호적으로 각 경우 동일한 재료들에 의해 예비고정될 수 있다.
● 금속, 특히 Cu, Ag, Au, Al, Fe, Ni, Co, Pt, W, Cr, Pb, Ti, Te, Sn 및/또는 Zn,
● 합금,
● (해당 도핑을 포함한) 반도체, 특히
o 원소 반도체, 선호적으로 Si, Ge, Se, Te, B 및/또는 α-Sn,
o 화합물 반도체 특히, GaAs, GaN, InP, InxGa1-xN, InSb, InAs, GaSb, AlN, InN, GaP, BeTe, ZnO, CuInGaSe2, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, Hg(1-x)Cd(x)Te, BeSe, HgS, AlxGa1-xAs, GaS, GaSe, GaTe, InS, InSe, InTe, CuInSe2, CuInS2, CuInGaS2, SiC, 및/또는 SiGe,
● 유기 반도체, 특히 flavanthrone, perinone, Alq3, perinone, tetracene, quinacridone, pentacene, phthalocyanines, polythiophenes, PTCDA, MePTCDI, acridone 및/또는 indanthrone.
즉, 본 발명은 특히 국소적으로 제한된 직접 결합 방법에 관한 것이다. 이 경우, 본 발명은 선호적으로 결합 공정 또는 예비고정 이전에 적어도 하나의 표면 (특히 접촉면에 배치됨) 또는 기판 표면의 부분 영역을 비정질화 (amorphizing)하는 사상에 기초한다. 비정질화는 바람직하게 기판 표면에서 주어진 증착 매개변수(deposition parameters)하에서 비정질상태로 재승화(resublimated)되거나 응축된 재료의 증착에 의해 수행되는 것이 아니라, 특히 기판 표면에서 비정질 층의 변화, 1차 형성 및/또는 상 전환에 의해 수행된다. 상기 비정질화는, 특히 입자 충격, 특히 이온 충격, 가장 바람직하게 저에너지 이온충격에 의한 운동 에너지의 도입에 의해 수행된다.
형성된 비정질 층의 적어도 부분적인 비정질 구조는, 특히 적어도 하나의 비정질상 및 하나의 결정상을 포함한 상 배치(phase batch)로서 정의된다.
비정질상과 전체 체적의 체적비가 비정질화 정도라고 한다. 본 발명에 따르면, 비정질화 정도는 특히 10% 초과, 선호적으로 25% 초과, 더욱 선호적으로 50% 초과, 가장 선호적으로 75% 초과, 보다 선호적으로 99% 초과이다.
비결정질 화는 비결정질 과정동안, 선호적으로 공정 파라미터, 온도, 압력, 이온화 에너지 및/또는 이온 전류 밀도의 선택에 의해, 서로 결합되어야 하는 기판 표면 근처의 영역으로 제한된다. 특히, 본 발명에 따른 비정질화된 층과는 별도로, 이 경우 기판의 재료는 적어도 주로 선호적으로 완전하게 결정체로 남아있다. 본 발명에 따른 제 1 실시예에서, 제 1 기판의 기판 표면 또는 기판 표면의 일부만 비정질화 된다. 비정질 층이 기판 표면에서 본 발명에 따라 형성된 직후에 비정질 층의 두께 d는 특히 100nm 미만, 선호적으로 50nm 미만, 더욱 선호적으로 10nm 미만, 가장 선호적으로 5nm 미만이며, 보다 선호적으로 2nm 미만이다.
본 발명에 따른 다른 실시예에 의하면, 제 1 기판의 기판 표면 및 제 2 기판의 기판 표면 또는 기판 표면의 부분 영역이 비정질화 된다. 본 발명에 따른 특별한 실시예에서, 2개의 기판 표면의 비정질화는 동일한 공정 매개변수에 의해 동일한 비정질 층을 형성하기 위해 동일한 유닛 내, 특히 동시에 수행된다. 형성된 비정질 층은 선호적으로 제 1 기판의 제 1 비정질 층의 두께 d1 및 제 2 기판의 제 2 비결정 층의 d2를 가진다. 특히 동시에 형성되는 2개의 비정질 층의 두께 d1/d2의 비는 0.6 <d1/d2 <1.4, 선호적으로 0.7 <d1/d2 <1.3, 더욱 선호적으로 0.8 <d1/d2 <1.2이고, 가장 선호적으로 0.9 <d1/d2 <1.1이고, 보다 선호적으로 0.99 <d1/d2 <1.01이다.
본 발명에 따라 처리되는 기판 표면 또는 기판 표면의 부분 영역은 비정질화 공정 이전, 비정질화 공정 동안 및 비정질화 공정 이후에 약간의 거칠기를 가지거나 경미한 거칠기를 가진다. 바람직한 실시예에서, 비정질화 공정 동안 본 발명에 따라 처리되는 기판 표면 또는 기판 표면의 부분 영역의 거칠기는 감소되고 비정질 공정 이후에 거칠기는 최소화된다. 거칠기는 평균 거칠기(mean roughness), 2 차 거칠기(quadratic roughness) 또는 평균화된 거칠기 깊이(averaged depth of roughness)로 표시된다. 평균 거칠기, 이차 거칠기 및 평균화된 거칠기 깊이에 대해 결정된 값은 일반적으로 동일한 측정 섹션 또는 측정 표면에 대해 다르지만 동일한 크기 범위의 범위에 있다. 표면 거칠기의 측정은 프로파일 측정기 및/또는 원자력 현미경 (AFM)을 사용하여 (당업자에게 공지된) 측정 장치 중 하나에 의해 수행된다. 이 경우 측정 표면은 2μm x 2μm이다. 따라서 거칠기에 대한 하기 수치 범위는 평균 거칠기, 2차 거칠기 또는 평균화된 거칠기 깊이에 관한 값으로 정의된다. 비정질 공정 이전에 본 발명에 따라 처리되는 기판 표면 또는 기판 표면의 부분 영역이 가지는 거칠기는 특히 본 발명에 따라 20nm 미만, 선호적으로 10nm 미만, 더욱 선호적으로 미만 8nm, 가장 선호적으로 4nm 미만, 보다 선호적으로 1nm 미만이다. 비정질화 공정 이후에 본 발명에 따라 처리되는 기판 표면 또는 기판 표면의 부분 영역이 가지는 거칠기는 특히 10nm 미만, 선호적으로 8nm 미만, 더욱 선호적으로 6nm 미만, 가장 선호적으로 덜 바람직하다 보다 선호적으로 1nm 미만이다.
기판의 전체 표면 (F)과 세정 및/또는 비정질화 된 표면 (f) 사이의 비율을 순도(r)라고 한다. 본 발명에 따른 결합 공정 전에, 순도는 특히 0보다 크고, 선호적으로 0.001보다 크고, 훨씬 더 선호적으로 0.01보다 크고, 가장 선호적으로 0.1보다 크며, 보다 선호적으로 1이다. 순도(r)는 또한, 부착된 부분 영역의 표면(f')과 전체 표면 (F)의 표면 사이의 비율에 해당한다.
세정 및/또는 비정질화는 선호적으로 진공 챔버로서 바람직하게 설계된 전처리 모듈에서 발생한다. 상기 진공 챔버는 특히 1 bar 미만, 선호적으로 1 mbar 미만, 더욱 선호적으로 10-3 mbar 미만, 가장 선호적으로 10-5 mbar 미만, 더욱 선호적으로 10-8 mbar 미만의 진공 상태를 가질 수 있다. 특히, 비정질화를 위해 이온이 사용되기 전에, 진공 챔버는 선호적으로 기설정된 압력까지 배기되고, 더욱 선호적으로 완전하게 배기된다. 특히, 산소의 비율 및 특히 처리 챔버 내의 수분 (수분 함량)의 비율 또한 크게 감소되어 기판 표면의 새로운 산화가 가능하지 않게 된다.
이온화 방법은 특히 문헌 제PCT/EP2014/063303호에 설명되며, 이와 관련하여 참고한다. 입사각( angle of incidence)의 정확한 선택에 의해 제거율 및 표면 거칠기가 제어될 수 있다. 특히 비정질화, 오염물 제거, 특히 산화물 제거 및 표면 평활화가 목표 결과에 대해 최대화되도록 입사각이 선택된다. 최대화(Maximization)는 특히 오염물, 특히 산화물의 완전한 제거, 특히 최적의 비정질화 된 층뿐만 아니라 표면의 완벽한 평활화 (즉, 거칠기 값을 0으로 감소 시킴)로 정의된다. 입자의 운동 에너지, 이온빔의 입사각, 전류 밀도 및 처리 시간과 같은 가스 또는 가스 혼합물 및 파라미터는 제PCT/EP2014/063303호에 설명된다.
정렬/조정 및 예비고정/태킹(tacking)
2개의 기판 표면들 중 적어도 하나의 전처리 (비정질화 및/또는 세정)공정 후에, 정렬 모듈에서 특히 두 기판의 정렬이 수행된다. 선호적으로, 정렬은 특히 기판상의 정렬 표시부(mark)에 기초하여 조정 또는 정렬 유닛(aligner)에 의해 수행된다. 정렬 오류가 누적되고 쉽게 수정될 수 없기 때문에 기판들이 놓여 있거나 접촉하는 순간이 특히 중요하다. 따라서 상당한 스크랩(scrap)이 발생한다. 따라서, 본 발명에 따르면, 조정 정밀도(adjustment accuracy) 또는 오프셋(offset)의 목표는 특히 100mm 미만, 특히 10㎛ 미만, 선호적으로 1㎛ 미만, 가장 선호적으로 100nm 미만, 가장 선호적으로 10nm 미만이다.
상기 태킹은 특히 동일한 모듈, 즉 각 기판의 정렬이 발생하고 있고/발생된 정렬 모듈에서 수행된다. 선택적인 실시예에서, 태킹(tacking)은 또한 별도의 예비고정 적용 모듈에서 발생할 수 있다. 상기 태킹은 적어도 두 개의 기판을 서로 국소적으로 연결하기 위한 예비고정 유닛 (prefixing unit)에 의해 수행된다. 선호적으로, 전체 표면 또는 선호적으로 하나의 (또는 그 이상) 부분 표면이 예비고정을 위해 미리 설정된 (낮은) 힘 및/또는 에너지 입력을 받는다. 다음에, 예비고정에 충분한 결합 강도가 형성된다. 선호적으로, 예비고정에 의해서 완전한 결합 강도가 기판들사이에 형성되는 것은 아니다. 결합 강도는 이송 과정 동안에 기판이 고정되도록 설정되는 것이 바람직하다.
제 1 실시예에 따르면, 기판의 부분 표면 만이 제 2기판과 접촉한다. 제 2 기판과 접촉하기 위해, 특히 기판의 예비고정을 위한 부분 표면의 자발적인 결합을 위한 압력을 달성하기 위해 힘이 국소적으로 가해진다. 자발적 결합은 표면 유형 (재료, 거칠기 등) 및 표면 전처리 (연마, 화학 세정 등)에 의존한다. 결합 파가 외부 작용 (예를 들어, 압력)없이, 즉 자체적으로 전파될 때 자발적이라고 한다. 따라서, 이 경우에 완전 표면 결합을 위해 필요한 높은 접촉력 또는 온도를 사용하지 않고, 정렬이 소정의 정렬 정확도를 가지며 고정된다.
제 2 실시예에서는, 전체 표면상에 태킹되며, 대응하는 결합은 전체 기판 표면에 대해 상대적으로 낮은 결합력에 의해 형성된다. 결합 강도는 특히 운반하는 동안 기판을 고정시키기에 충분하다. 이 경우, 원칙적으로 결합력은 거칠기, 비정질화 정도 및 비정질 층의 두께 뿐만 아니라 적용된 힘의 함수이다.
본 발명에 따른 실시예에서, 예비고정 유닛은 국소적으로, 특히 펄스 방식으로 접촉 표면 상에 열을 가할 수있는 장치이다. 열을 발생시키기 위해, 특히 전기장, 자기장 또는 전자기 방사선, 선호적으로 레이저가 사용될 수 있다.
본 발명의 또 다른 실시예에 의하면, 예비고정 유닛은 전극으로서 설계된다. 전극은 대향 전극(counter electrode), 특히 대응하는 시편 홀더의 일부분 또는 플레이트와 서로 연결되어야 하는 2개의 기판을 통해 용량성(capacitively)을 가지며 결합된다. 전극은 선호적으로 전계 강도를 증가시키기 위해 가능한 한 뾰족한 전극 팁을 가진다. 전계 강도는 특히 0.01 V/m 초과, 선호적으로 1V/m 초과, 더욱 선호적으로 100V/m 초과, 가장 선호적으로 10,000V/m 초과이고, 모두 선호적으로 1 MV/m 초과이다. 매우 바람직한 실시예에서, 전극에는 A.C. 전압을 가진 교류가 공급된다. 교류 전압의 주파수는 특히 10Hz 초과, 선호적으로 1,000 Hz 초과, 더욱 선호적으로 100,000 Hz 초과, 가장 선호적으로 10 MHz 초과이다. 상기 기판들이 직류 전압의 전류플럭스에 대한 장벽을 나타내는 유전 재료에 의해 형성될 때 본 발명에 따른 점 태킹(point tacking)에 대해 교류 전압이 이용된다. 적어도 부분적으로 존재하는 금속 층의 경우, 소위 "표피 효과"에 의한 가열은 본 발명에 따라 교류전압이 이용된다.
선택적 실시예에 의하면, 예비고정 유닛은 선호적으로 레이저와 같이 전자기 방사선을 발생시키기 위한 유닛으로서 설계된다. 레이저는 특히 기판 스택의 재료 중 적어도 하나의 재료를 최적상태로 가열하는 파장을 가진다. 상기 파장은 선호적으로 1nm 내지 1mm, 더욱 선호적으로 200 nm 내지 1 mm, 더욱더 선호적으로 400 nm 내지 1 mm, 가장 선호적으로 600 nm 내지 1 mm 보다 선호적으로 800 nm 및 1 mm의 범위에 있다. 따라서, 레이저는 적외선 레이저인 것이 바람직하다. 레이저 빔의 직경은 특히 10 mm 미만, 선호적으로 5 mm 미만, 더욱 선호적으로 2 mm 미만, 가장 선호적으로 1 mm 미만, 더욱 선호적으로 0.5 mm 미만이다. 레이저 출력은 특히 10W 초과, 선호적으로 100W 초과, 더욱 선호적으로 1,000W 초과, 가장 선호적으로 0.01MW 초과이다.
다른 변형된 실시예에 있어서, 예비고정 유닛은 마이크로파 소스, 특히 앰플리트론, 마그네트론, 스테로트 트론, 카시노트론 또는 클라이스트론을 포함한다. 마이크로 웨이브 소스의 마이크로파는 광학 요소, 특히 도파관 특히 중공 도파관에 의해 태킹되지 말아야 하는 기판의 위치들을 타격하지 않고 태킹되어야 하는 기판상의 위치들을 향한다. 마이크로 웨이브 소스의 사용은 기판 표면이 잔류 수분, 특히 물의 단원자 층으로 적셔진 경우에 바람직하다. 마이크로파에 의한 국소적인 특정 방사로 인해, 기판 표면은 물에 의해 상당히 가열되어 기판 표면, 특히 실리콘 및/또는 실리콘 이산화물 표면의 영구 결합이 산소 브리지(oxygen bridges)에 의해 형성된다. 도파관, 특히 중공 도파관에 의해 집중된 마이크로파 빔의 직경은 특히 10 mm 미만, 선호적으로 5mm 미만, 더욱 선호적으로 2mm 미만, 가장 선호적으로 1 mm 미만이며, 보다 선호적으로 0.5mm 미만이다. 마이크로파 소스 출력은 선호적으로 10W 초과, 선호적으로 100W 초과, 더욱 선호적으로 1,000W 초과, 가장 선호적으로 0.01MW 초과이다.
본 발명에 따른 다른 실시예에서, 예비고정 유닛은 기판상에 하나 이상의 국소적인 표면 하중을 제공하도록 설계된 가압 장치로서 설계된다. 표면 하중은 특히 압력 다이에 의해 도입된다. 접착면으로부터 멀어지는 쪽을 향하는 기판의 가압면상의 압력 다이가 가지는 가압 표면은 특히 0.5 mm2 내지 1,000 mm2 범위, 선호적으로 0.5 mm2 내지 500 mm2 범위, 더욱 선호적으로 1 mm2 및 100 mm2, 가장 선호적으로 4 mm2 내지 100 mm2이다. 압력 다이에 의해 전달되거나 전달될 수 있는 압력은 특히 0.1 N/㎠ 내지 1,000 N/㎠, 선호적으로 1 N/㎠ 내지 600 N/㎠, 더욱 선호적으로 1 N/㎠ 내지 400 N/㎠이다. 압력 다이가 기판을 타격하는 압력 또는 하중에 의해 제어가 수행된다. 예비고정을 위한 부분 표면의 크기는, 예비고정을 위해 정의된 또는 예비 설정된 결합 강도에 의존한다.
결합강도는 - 특히 200 mm-Si 웨이퍼의 경우 - 0.1 J/m2 초과, 선호적으로 0.2 J/m2 초과, 더욱 선호적으로 0.5 J/m2 초과, 가장 선호적으로 1 J/m2 초과이며, 보다 선호적으로 1.5 J/㎡ 초과이다.
선호적으로, 두 개의 기판 홀더 중 하나는 절개부 또는 오목부 (depression)를 가져서, 압력 다이는 기판상에 직접 작용할 수 있다. 상기 공정은 기판의 중앙에서 압력 다이 또는 선택적으로 복수 개의 압력 다이를 사용하여 수행된다. 압력 다이(들)과 부딪힌 부분 표면상에, 전체 표면에 대한 최종 가압 및 선택적으로 기판 쌍의 가열을 위해 태킹된 기판 쌍을 결합 챔버로 이송하기 위한 충분히 강한 공유 결합이 형성된다. 따라서 정렬 유니트가 종래 기술에서 상대적으로 낮은 결과 예비고정 하중을 위해 설계될 수 있다. (최대 요구) 결합 강도에 도달하기 위해 필요한 힘은 특히, 표면의 품질, 비정질 층의 두께, 비정질화 정도, 표면 거칠기, 표면 및/또는 재료의 세정 상태, 기판의 재료 조합에 의존한다.
2개의 압력 다이가 사용되면, 압력 다이들은 서로 180°의 각도로 배열된다. 다른 실시예에서, 압력 다이는 중심에 위치되고, 제 2 압력 다이는 중앙 또는 외부 반경에 위치한다. 3개의 압력 다이가 사용되면, 압력 다이는 선호적으로 정삼각형(서로 120°의 각도)으로 배열된다. 4개의 압력 다이가 사용되면, 압력 다이는 서로 90°의 각도로 위치된다. 적어도 2개의 압력 다이가 사용되면, 압력 다이는 대칭으로 배치되는 것이 바람직하다. 두 개 이상의 압력 다이를 대칭으로 배치하면 압력 다이는 중앙에서 사용할 수도 있습니다.
선호적으로, 압력 다이는 기판상에 균일하게 분포된다.
다중 압력 다이가 사용될 때, 기판 홀더에 대한 하중을 최소화하기 위해 압력 다이들은 개별적으로 또는 그룹으로 순차적으로 힘을 가할 수 있다.
본 발명에 따른 실시예에서, 예비고정 모듈은 구체적으로 기판 스택의 표면, 특히 제품 기판의 표면상에 특히 기계적 압력을 가하기에 적합한 예비고정 유닛을 갖는다. 예비고정 유닛은 본 발명에 따른 점 하중 적용 유닛이 될 수 있다. 점 하중 적용 유닛은 선호적으로 핀의 형태로 형성된다. 핀의 끝은 모양이 다를 수 있다. 따라서, 뾰족한 테이퍼 형상, 둥근 형상 특히 구형 또는 직사각형 형상이 고려될 수 있다. 태킹은 국소적인 힘을 적용하여 부분 표면의 자발적인 결합을 위한 압력에 도달하고 따라서 기판을 예비고정하거나 태킹하기 위해 사용된다.
본 발명의 또 다른 실시예에서, 예비고정 유닛은 부가적으로 가열될 수 있다. 예비고정 유닛의 온도는 특히 5℃ 이상, 선호적으로 2℃ 이상, 더욱 선호적으로 1℃ 이상, 가장 선호적으로 0.1℃ 이상, 더욱 선호적으로 0.01℃ 이상의 정확도로 조절될 수 있다. 예비고정 유닛의 제어 가능한 온도 범위는 특히 실온과 700℃ 사이, 선호적으로 실온과 300℃ 사이, 더욱 선호적으로 실온과 120 ℃ 사이, 가장 선호적으로 18℃와 30℃ 사이이며, 보다 선호적으로 실온에서 수행된다. 열의 도입은 주로 (국소적으로 제한된) 가열을 유도한다.
본 발명에 따른 또 다른 실시예에서, 점 하중 - 작용 유닛은 가능한 정확하게 포커싱될 수 있는 레이저를 가진다. 코 히어런트(coherent) 레이저 광선이 선호적으로 제품 기판과 캐리어 기판 사이, 즉 연결 층에 위치한 초점으로 광학 소자에 의해 모인다(bundling). 결과적으로, 가능한 국소적으로 제한된 연결 층 집중적이고 신속하게 가열된다. 레이저는 선호적으로, 특히 연속적으로, 선호적으로 고주파수로 스위칭 온 및 오프시켜서 펄스화 된다. 이러한 펄스화에 의해, 주변부의 가열이 상당히 회피되거나 완전히 회피된다. 레이저는 특히 적외선 레이저, 가시 광선을 위한 레이저 또는 자외선을 위한 레이저이다.
특히 바람직한 실시예에서, 예비고정 유닛은 가열 유닛 및/또는 압력 유닛 및/또는 레이저 유닛을 결합하여, 동시에 열적 및/또는 기계적 및/또는 광 화학적 응력이 형성될 수 있다. 본 발명의 바람직한 실시예에 따르면, 예비고정 유닛은 임의의 실시예에서 적어도 z 축을 따라 이동할 수 있다.
본 발명에 따른 또 다른 실시예에 의하면, 전체 표면을 태킹하고 상대적으로 작지만 전체 기판 표면에 대응하는 하중에 의해 해당 결합을 형성하는 것을 고려할 수 있다. 상기 실시예는 예비고정 유닛 (prefixing unit), 선호적으로 가압판으로 표면 전체에 표면 하중을 가할 수 있는 가압 장치를 포함한다. 형성되는 예비 결합은, 특히 0.01 J/m2 내지 5 J/m2, 선호적으로 0.1 J/m2 초과, 선호적으로 0.2 J/m2 초과, 더욱 선호적으로 0.5 J/m2 초과 가장 선호적으로 1 J/㎡ 초과이고, 가장 선호적으로 1.5 J/㎡ 초과의 결합 강도를 가진다
본 발명은 바람직하게 공유 결합을 위한 전처리를 가능하게 하는 연마된 기판 표면에 적용된다. 상기 기판 표면들은 AFM을 사용하여 νm2 필드에서 측정하여 전형적으로 평균 거칠기 지수(Ra)가 20nm 미만, 선호적으로 10nm 미만, 더욱 선호적으로 2nm 미만, 가장 선호적으로 1 미만인 기판 표면이다. 평균 거칠기 지수 또는 산술 평균 거칠기 지수(Ra)는 기술적인 표면의 거칠기를 나타낸다. 상기 측정값을 결정하기 위해 표면이 정의된 측정 섹션에서 스캔되고 거친 표면의 높이와 깊이의 모든 차이가 기록된다. 측정 섹션에서 상기 거칠기 플롯의 특정 적분을 계산 한 후 계산 결과치를 최종적으로 측정 섹션의 길이로 나눈다.
기판 표면의 마이크로 거칠기가 극복되도록 국소적인 하중의 입력이 수행되고, 마주보는 기판들의 표면 분자의 높은 비율이 결합 에너지를 증가시킨다. 특히, 알루미늄, 구리, 산화물, 반도체 재료 및 유리와 같은 금속으로 구성된 연마된 기판 표면이 국소적인 하중의 입력에 의한 예비고정(prefixing)에 적합하다. 특히 유리 - 프릿 결합(glass-frit bonding) 또는 공융 결합 (eutectic bonding)과 같은 많은 유형의 결합, 또는 연마되지 않은 금속 표면 또는 솔더 조인트(solder joints)의 경우, 표면 품질은 공개된 하중 범위에 의해 자발적인 부분 표면 연결을 형성하기에 충분하지 않다. 이 경우, 기판 스택이 정렬되고 접촉된 후에 기판 스택이 기계적으로 클램핑된다. 상기 클램핑은, 특히 문헌 제PCT/EP2013/056620호에 따른 클램핑에 의해 달성된다.
특히 독립적인 본 발명의 특징에 의하면, 기판들이 자발적으로 결합되는 구조를 가질 때 연마된 기판 표면을 사용하지 않거나 전처리를 생략할 수 있다. 이것은 기판이 벨크로 밀폐부(Velcro closure)와 유사한 표면 구조를 가질 때 특히 그러하다. 접촉에 의해, 표면 구조가 탄성 변형되거나 소성 변형되어, 미세 평면(microscopic plane)상에서 기판 표면의 마찰에 의해 기판들이 연결된다. 하기 결합 단계에서 예비고정은 전체 표면에서 확대될 수 있고 높은 전체 표면력과 온도에 의해 안정화될 수 있다.
결합
결합은 특히 별도의 결합 챔버에서 수행되고, 선호적으로 클러스터 유닛의 결합 챔버는 전처리, 특히 비정질화를 위한 공정 챔버와 일체로 연결되고, 더욱 선호적으로 정상적으로 유지되는 배기(steadily maintained evacuation)에 의해 공정 챔버로부터 결합 챔버내로 이동한다.
본 발명에 따른 또 다른 단계에서, 영구 결합을 형성하기 위해 예비고정/태킹된 기판 스택의 결합 공정이 수행된다. 결합 공정은 특히 힘 및/또는 온도의 작용으로 이루어진다. 본 발명에 따른 결합 온도는 특히 1,100 ℃ 미만, 선호적으로 400℃ 미만, 더욱 선호적으로 200℃ 미만, 가장 선호적으로 18℃ 내지 200℃, 선호적으로 모두 실온이다. 이 경우, 결합력은 특히 0.5 내지 500 kN, 선호적으로 0.5 내지 250 kN, 보다 선호적으로 0.5 내지 200 kN, 가장 선호적으로 1 내지 100 kN이다. 대응 압력 영역은 본 발명에 따른 결합력을 기판의 표면상에서 표준화함으로써 형성된다. 전체 표면 결합에 대한 목표 결합 강도는 선호적으로 1 J/m2 초과, 선호적으로 1.5 J/m2 초과, 보다 선호적으로 2 J/m2 초과이다. 상기 기판은 임의의 형상을 가질 수 있다. 특히, 기판은 둥글고 업계 표준에 따라 직경을 가로 질러 특성화된다. 기판, 특히 소위 웨이퍼의 경우, 1인치, 2인치, 3인치, 4인치, 5인치, 6인치, 8인치, 12인치 및 18인치의 산업 표준 직경이 바람직하게 적용된다. 그러나, 원칙적으로, 본 발명에 따른 방법에 의해, 임의의 기판, 특히 반도체 기판은 그 직경과 독립적으로 처리될 수 있다.
본 발명에 따르면, 가압작용을 통해, 예비 결합(prebonding)에 의해 아직 접촉이 이루어지지 않은 경계층 (기판 표면의 접촉 표면을 따라 형성됨)에서 기판 표면을 추가로 접근시킨다. 기판 표면을 더욱더 가깝게 가져옴으로써 공동의 연속적인 감소 및 궁극적인 폐쇄가 발생된다. 본 발명에 따르면, 이 경우 비정질 상태에 의해 표면 - 등방성 정전 인력(surface-isotropic electrostatic attraction)이 발성되기 때문에, 비정질화가 결정적인 역할을 한다. 서로 접촉하는 기판 표면의 비정질 층은 모두 결정질이 아니기 때문에, 결정 격자 상에 계속되는 적절한 접촉을 고려할 필요가 없다. 따라서 비정질 층들을 가진 2개의 기판 표면 사이의 접촉은 상대적으로 크고 새로운 비정질 층을 형성한다. 전이부가 유동 형태로 형성되며, 본 발명에 따라 특히 경계층이 완전히 없어지는 특징을 가진다.
특히 결합 공정 직후에 기판 스택의 최종 결합 전체 비정질 층이 가지는 두께는, 특히 100nm 미만, 선호적으로 50nm 미만, 더욱 선호적으로 10nm 미만, 가장 선호적으로 5nm 미만, 더욱 선호적으로 2nm 미만이다. 결합 강도는 하기 매개변수들에 의해 영향을 받는다.
- 비정질 층의 두께,
- 거칠기,
- 경계층에 존재하고 부정적인 영향을 미치는 이온의 수
- 결합력.
결합 강도는 특히 비정질 층의 두께가 증가함에 따라 증가한다. 비정질 층이 두꺼울수록 무질서하게 배열된 원자의 수가 더 커진다. 임의로 배열된 원자는 장거리(long-range) 및/또는 단거리(short-range) 매개 변수에 영향을 받지 않고, 상기 공정, 특히 확산 및/또는 가압에 의해 모이게 되어 공동들이 경계층까지 채워진다. 이와 관련하여, 접촉 표면이 증가되어 접착 강도가 증가된다. 비정질 층의 평균 두께는 선호적으로 평균 거칠기보다 커서, 비정질 상(amorphous phase)을 가진 충분한 원자들이 이용되어 공동을 폐쇄한다. 선호적으로, 매우 작은 거칠기를 갖는 기판 표면이 선택되어, 기판표면은 가능한 한 작은 공동을 가진다. 즉, 기판 표면의 거칠기가 작을수록, 비정질층의 두께가 작아져서 목표 결합 결과를 얻을 수 있다. 해당 두께의 비정질 층은 본 발명에 의해 해당 고 이온화에너지에 의해 구해져서 이온들은 기판속으로 가능한 깊게 침투할 수 있다.
결합 강도는 또한 비정질 층이 가지는 순도의 함수이다. 매립된 불필요한 원자 또는 이온은 특히 불안정화, 특히 결합 강도의 감소를 초래할 수 있다. 따라서 비정질화를 위해 사용되는 이온들이 비정질화 공정 이후에 비정질 층에 남아 있으면, 상기 이온들은 결합 강도에 부정적인 영향을 미칠 수 있다. 따라서, 이에 대응하여 낮은 이온화 에너지 이외에, 가장 낮은 가능한 전류 밀도 및 처리 시간이 추가로 요구된다. 전류 강도에 처리 시간을 곱하면, 단위 표면 섹션 당 처리 시간 동안 기판 표면에 충돌하는 이온 수가 구해진다. 상기 이온 갯수를 최소화하기 위해, 전류 밀도 및/또는 처리 시간이 감소 될 수 있다. 단위 표면당 더 적은 이온이 기판 표면에 부딪칠수록, 비정질층에 주입된 이온 수는 더 적다.
주로 비정질화되어야 하는 재료와 결합될 수 없는 입자는 결합 강도에 부정적인 영향을 줄 수 있으며 결함(defect), 특히 점 결함으로 존재한다. 상기 결함은 주로 불활성 가스(noble gas)뿐만 아니라 분자 가스도 포함한다. 특히, 본 발명에 따르면, 특히 새로운 상을 형성함으로써 결합 인터페이스의 보강을 담당하는 가스 또는 가스 혼합물의 이용될 수 있다. 바람직한 선택은, 비정질 층을 질화시키는 이온화된 질소를 이용하는 것이다.
비정질 층의 재료와 결합 특히, 금속, 공유 또는 이온 결합에 관여하는 모든 형태의 요소들에 대해 유사하게 고려된다. 전류 밀도를 감소시킬 수 있기 위해, 특히 최소 거칠기를 가진 기판 표면이 선호된다. 기판 표면이 더 매끄러울수록, 거칠기를 감소시키기 위해 본 발명에 따라 더 적고 더 낮은 에너지의 이온이 요구된다. 결과적으로, 이온화 에너지 및/또는 이온 유동 따라서 단위 표면당 이온의 수가 감소될 수 있고 따라서 유입된 이온(incorporate ions)의 수가 감소되며 결함이 감소되고 결합 강도가 증가된다.
결합력이 높아질수록 기판 표면을 더 가깝게하여 더 양호한 접촉 표면을 가져 오기 때문에, 결합 강도는 결합력의 함수이다. 결합력이 높을수록 기판 표면이 더욱 용이하게 서로를 향해 이동하게 되어 공동은 국소적으로 변형된 영역에 의해 폐쇄된다.
결합기(bonder)내에서 결합이 발생된 후에 또는 (클러스터(cluster)속으로 일체구성된) 외부 열처리 모듈내에서 결합이 발생되는 공정 동안 및/또는 이후에, 특히 비정질화 공정으로부터 분리된 열처리가 수행된다.
열처리 모듈은 열판, 가열 타워(heating tower), 노, 특히 연속 노 또는 임의의 다른 형태의 열 발생 장치일 수 있다. 열처리는 특히 500℃ 미만, 선호적으로 400℃ 미만, 더욱 선호적으로 300℃ 미만, 가장 선호적으로 200℃ 미만, 보다 선호적으로 100℃ 미만의 온도에서 일어나지만 실온보다 높다. 열처리 후에 본 발명에 따른 비정질 잔류 층의 두께가 50nm 미만, 선호적으로 25nm 미만, 더욱 선호적으로 15nm 미만 가장 선호적으로 10nm 미만, 더욱 선호적으로 5nm 미만이도록 열처리의 시간이 선택된다.
특히, 결합과정 동안 및/또는 이후에 및/또는 열처리에 있어서, 비정질 상태로부터 결정질 상태로 상 전환이 수행된다. 본 발명에 따른 매우 바람직한 실시예에 의하면, 비정질 층이 결정상으로 완전히 변환되도록 상기 공정 변수가 선택된다.
유리한 실시예에 따르면, 변환되어야 하는 재료의 순도는 질량 백분율(m %)을 95 m% 초과, 선호적으로 99 m% 초과, 더욱더 선호적으로 99.9 m% 초과, 가장 선호적으로 99.99 m% 초과, 더욱 선호적으로 99.999 m%가 되도록 선택된다. 기판 재료가 높은 순도를 가지기 때문에, 더 양호한 결합 결과가 구해진다.
마지막으로, 결합된 기판은 고진공상태로부터 배출된다. 이것은 예를 들어 게이트(gate), 특히 "게이트 밸브(gate valve)"를 통해 수행될 수 있다.
본 발명에 따른 방법 및 장치에 의해, 매우 높은 결합 강도 (> 2J/㎡)가 실온에서 구해질 수 있다. 이 경우 정밀 조정 기능을 가진 장치 또는 정밀 조정 기능을 가지지 않는 (조정 유닛 없는) 장치를 사용할 수 있다. 전처리 모듈은 바람직하게 기판의 비정질화 된 표면(예를 들어, 반도체 재료, 산화물 또는 Al, Cu, 유리, 세라믹과 같은 연마된 금속)을 형성한다. 상기 기판은 활성화되고, 2개의 기판들사이의 접촉시 미세접촉 표면들이 상대적으로 높은 비율로 접촉한다. 따라서, 자발적인 공유 결합이 저온에서 형성되고 실온에서 형성될 수 있다. 이러한 자발적인 결합은 고 진공 하에서, 선호적으로 초고 진공 (<1E-6, 더 양호하게 <1E-7mbar)하에 접촉시킴으로써 촉진된다.
본 발명의 또 다른 장점, 특징들 및 세부구조가 도면을 기초하여 선호되는 실시예들에 관한 하기 상세한 설명으로부터 이해된다.
도 1은, 본 발명을 따르고 본 발명의 방법을 수행하기 위한 장치의 실시예를 개략적으로 도시한 평면도.
도 2는 정렬 모듈(F) 및 결합 스테이션(G)과 이들사이에서 이송 챔버(B)를 가진 도 1의 실시예를 도시한 횡 방향 부분도.
도 3a는 개략적으로 도시된 예비고정상태를 가지는 기판 스택의 제 1 기판을 도시한 개략도.
도 3b는 결합된 상태를 가진 도 3a의 제 1 기판을 도시한 개략도.
도 4는 기판 스택을 확대 도시한 기판 스택의 절단 횡 방향 도면.
도 5a는 빗금으로 도시한 예비고정된 영역을 가진 기판 스택을 도시한 개략도.
도 5b는 결합된 기판 스택을 도시한 도면.
도면들에서 동일하거나 동일한 효과를 가진 구성요소들은 동일한 도면부호로 표시된다.
본 발명이 실시예를 기초하여 아래에서 상세하게 설명된다. 본 명세서에서 설명되는 구성요소들은 개별적으로 이용되거나 모든 조합으로 이용될 수 있다.
도시된 실시예의 기판(1,2)들은, 정렬된 상태를 가지며 선택된 위치들에서 동시에 거의 스스로 접촉하고, 따라서 상기 두 개의 기판들 중 적어도 한 개의 기판 선호적으로 상부 기판(1)이 기판 스택의 중심(M)에 대해 동심 축을 이루며 압력 다이(pressure die)(6)에 의해 도포되어 기판 스택으로서 서로 고정되며 상기 접촉에 의해 상기 기판들은 제 1 상부 기판(1)의 중심에서 예비고정된다.
본 발명을 따르는 유닛내에서 특히 예비 조정(preadjustment), 전처리(산화물 제거 및/또는 비정질화), 정렬(alignment) 및 예비고정, 결합 및 선택적으로 검사(계측)의 공정 단계가 통합된다. 상기 유닛은 특히, 주위 대기에 대해 밀봉될 수 있고 특히 고진공 대기(k)를 위해 설계된 공통의 작업 공간(20)을 포함한 적어도 하나의 모듈 그룹(module group)을 가진다. 모듈들, 특히 전처리 모듈(D), 정렬 모듈(F) 및 결합 모듈(G)은 각각의 경우에 이들사이에서 이동 시스템(로봇 시스템)을 가진 이송 챔버(transfer chamber)(B)와 선형으로 배열될 수 있다.
선택적으로, 바람직한 실시예에 따르면, 상기 모듈들은 이동 시스템(로봇 시스템)을 가진 중심 모듈 주위에서 클러스터(cluster) 또는 별 형상으로 배열될 수있다. 특히 본 발명에 따라 추가 모듈이 중앙 모듈 주위에 배열되어 상기 모듈이 특히 중앙 모듈 상에 도킹(docking)될 수 있는 경우에 별 모양의 변형이 유리하다. 상기 이동 시스템은 특히 단부 작동기(end effector)가 장착된 산업용 로봇인 것이 바람직하다.
도 1의 평면도에 도시된 장치는, 작업 공간(20) 내에서 개별 모듈 또는 스테이션에 의해 본 발명을 따른 방법을 수행하기 위한 장치이다. 상기 작업 공간(20) 외측의 주위 압력으로부터 상기 작업 공간(20)의 고진공 대기(k)속으로 기판(1,2)들을 삽입하기 위해 게이트(A)가 이용된다. 상기 작업 공간(20)의 다른 한쪽 단부에서 특히 결합된 기판 스택(3)으로서 모듈속에서 처리된 기판(1,2)들을 방출하기 위해 게이트(A)가 이용된다.
도 1에서 적재 및 방출이 화살표(b)로 도시된다. 이 경우, 게이트(A)를 이용하면, 고 진공 챔버(예를 들어, 이송 챔버(B))의 진공 값의 손상은 새로운 기판(1,2)들을 도입하거나 결합된 기판 스택(3)을 회복하는 것에 의해 단지 최소화되거나 전혀 없게 된다. 선호적으로, 게이트(A)는 챔버속으로 기판을 도입하기 위해 적어도 하나의 밸브와 연결된 게이트 챔버를 포함한다. 적어도 하나의 제 2밸브에 의해 상기 게이트는 고진공 환경과 연결된다. 기판(1,2)들은 각 경우 이송 챔버(B)들 중 한 개에 의해 고진공 속으로 공급된다. 상기 게이트(A)는 펌프 시스템을 가지며, 상기 펌프 시스템은 밸브를 밀폐한 후에 게이트 챔버의 압력을 주위 압력(약 1,013 mbar)으로부터 상기 이송 챔버(B)의 압력과 근사한 압력까지 가압한다.
상기 압력은 특히 1E-4mbar 미만, 선호적으로 1E-5mbar 미만, 더욱 선호적으로 1E-6mbar 미만, 가장 선호적으로 1E-7mbar 미만이다. 게이트 챔버내에 목표 압력이 도달한 후에, 상기 밸브는 이송 챔버(B)로 개방될 수 있고, 기판(1,2)은 특히 이송 챔버(B)에 설치된 로봇 팔을 통해 게이트(A)로부터 목표 챔버 특히 예비 조정 시스템(preadjustment system)(C)속으로 이송된다.
상기 진공상태를 형성하기 위한 펌핑 시스템으로서, 특히 변위 펌프, 선호적으로 건식 작동용 스크롤(dry running scroll), 피스톤 또는 멤브레인 펌프가 적합하다. 터보 분자 펌프는 1 mbar 미만 내지 1 E-6 mbar 미만의 범위에서 선호되며 소위 "크라이오 펌프(cryopumping)"가 1 E-8 mbar 미만의 매우 높은 진공도에서 선호된다.
기판(1,2)은, 특히 진공 레벨을 크게 변화시키지 않고 선호적으로 하나 이상의 이송 챔버(B)를 통해 하나의 공정 스테이션/공정 모듈로부터 로봇 아암(9)을 이용하여 또 다른 공정 스테이션/공정 모듈로 이송된다. 도 1에서 상기 공정은 화살표(a)로 표시된다. 이송 챔버(들)(B)내에서, 1E-5mbar 미만, 선호적으로 1E-6mbar 미만, 더욱 선호적으로 1E-7mbar 미만, 가장 선호적으로 1E-8mbar 미만의 진공도가 전체 이송과정 동안 유지되는 것이 바람직하다. 상기 이송 챔버(B)는 밸브(14)를 통해 공정 모듈로부터 격리될 수 있고 기판(1,2) 또는 기판 스택(3)을 위한(도면에 도시되지 않는) 그리퍼를 가진 로봇 아암(9)을 포함한다.
기판(1,2)은 우선, 예비 조정 시스템(C)내에서 예비 조정된다. 도 1의 바람직한 실시예에서, 상기 예비 조정 시스템(C)은 2개의 기판(1,2) 각각을 위해 제공된다. 기판 구체적으로 알려지지 않은 고진공 환경에서 방향을 가지며 도입된다. 상기 게이트(A) 내에서 기판(1,2)이 가지는 위치 공차는 수 밀리미터 내지 수 백 마이크로 미터의 범위 내에 있다. 특히, Z- 축(수직축) 주위의 기판(1,2)의 회전은 공칭 값으로부터 +/- 180°일 수 있다. 회전 위치 또는 각 위치는 기판의 둘레, 특히 직사각형 기판의 경우 변부 또는 웨이퍼의 경우 플랫(flats) 또는 노치에 기초하여 결정된다. 예비 조정 시스템(C)은 상기 주변의 기하학적 특징을 이용하여 기판(1,2)을 X축 및 Y 축을 따라 +/-100>㎛의 위치 정밀도로 예비조정하고 Z 축(수직축) 주위에서 +/-0.1°의 위치 정밀도로 예비조정된다.
예비조정된 후에, 기판(1,2)은 이송 챔버(B)를 통해 전처리 스테이션(D)으로 추가로 이송된다. 전처리 스테이션(D)에 관하여 문헌 제 PCT/EP2014/063303호를 참고한다. 상기 전처리 스테이션(D)은 기판 표면을 플라즈마 전처리하기 위한 모듈이다. 전처리에 의해 기판(1,2)의 기판 표면(1o,2o) 아래에 입자가 주입된다. 특히, 플라즈마 전처리의 경우에, 실리콘을 포함한 기판 표면(1o)은 플라즈마 전처리에 의해 1 내지 20nm의 두께 범위를 가지며 비정질화 된다. 결합 파트너(제 2 기판)(2)의 분자와 새로운 결합을 신속하게 형성하는 고 반응성 분자가 표면에 남게 된다. 비정질화(amorphization)에 의해 미세 공동(microcavity)을 폐쇄하기 위해 필요한 에너지(힘)가 감소된다. 최대 갯수의 분자들이 연결될 수 있고, 접촉 표면 비율이 증가되고 결합강도가 증가된다. 또한, 전처리에 의해 금속 또는 반도체 재료의 산화물뿐만 아니라 유기 오염물이 제거된다. 상기 전처리는 나중에 전도성 표면을 생성하기 위한 바람직한 작용이다.
상기 기판(1,2)들이 각 경우 전처리 모듈(D)내에서 전처리된 후에, 기판들은 일체구조의 예비 고정 모듈(F)을 가진 정렬 모듈로 이송된다. 기판(1,2)들이 결합되어야 하는 측부(기판 표면(1o,2o))에 의해 모듈내에서 상부를 향해 적재되기 때문에, 상기 정렬 모듈에서 두 개의 기판들 중 한 개는 터닝 스테이션(E)속으로 향한다. 상기 공정 스테이션, 특히 전처리 모듈(D)은 바람직하게 위로부터 결합되어야 하는 기판 표면(1o,20o)의 처리를 위해 설계된다.
정렬 모듈(F)을 위해, 바람직하게 상부 기판(1)은 결합되어야 하는 기판 표면(1o)과 함께 아래를 향한다. 상기 터닝 스테이션(E)은 기판(1)을 180° 회전시켜 정렬 모듈(F)로 적재를 준비한다. 이송은 바람직하게 이송 챔버(B)들 중 하나에 의해 수행된다.
정렬 모듈(F)은, 도 1에 따른 실시예에서 선형으로 배열된 공정 모듈을 포함한 유닛의 모듈로서 도시된다. 상기 정렬 모듈(F)은 접착을 위한 예비고정(prefixing) 시스템을 가진다. 따라서, 동일한 모듈에서 예비고정작업이 수행된다. 선택적인 실시예에서, 상기 예비고정작용은 또한 별도의 모듈에서 수행될 수 있다.
예비 고정 모듈은 바람직하게 타격 시스템, 특히 압력 다이(6), 바람직하게 중심에 배열된 압력 핀을 가진다. 정렬된 후에, 기판(1,2)은 접촉하고, 중심에 배열된 국소적인 표면 하중이 상기 압력 다이(6)에 의해 도입되며 적어도 일부 표면이 자발적으로 결합되고 상기 기판(1,2)들의 정확한 정렬상태를 고정하여 결합 모듈(G)내에 결합이 형성될 때까지 기판들은 미끄러지지 않게 된다.
선택적인 실시예에서, 다수의 국소적인 표면 부하들이, 예를 들어 다수의 압력 다이(6)에 의해 도입된다. 결과적으로, 다수의 국소적인 부분 표면들이 자발적으로 결합하고 다수의 지점에서 정렬상태를 고정하고 따라서 더 좋게 되며 위치 당 하중 공급은 감소된다.
도 2에 따른 정렬 모듈(F)은 바람직하게 기판(1,2)을 적재하고 정렬되고 태킹된 기판 스택(3)을 언로딩하기 위한 밸브(14)를 가진 2개의 개구부를 포함한다. 선택적으로, 정렬 모듈(F)은 적재와 언로딩을 위한 밸브(14)를 가진 단지 한 개의 개구부를 포함한다. 상기 정렬 모듈(F)내에서(도면에 도시되지 않는) 수용 요소에서 상부 기판(1)을 수용하기 위한 상부 기판 수용 시스템(4)이 도 2에 도시된다. 상기 기판 수용 시스템(4)내에서 기판(1)을 수용할 때 단지 한 개의 수용 표면이 상기 기판(1)의 수용 측부와 접촉한다. 기판(1)의 전처리 되고 특히 비정질화된 기판 표면(1o)이 수용 측부의 반대쪽에 배열된다. 수용 시스템(4)의 수용 표면은 이용된 기판(1)의 치수 및 주변 윤곽과 상당히 일치한다.
정렬 모듈(F)내에서,(도면에 도시되지 않는) 수용요소에서 하부 기판(2)을 수용하기 위한 하부 기판 수용 시스템(8)이 도 2에 도시된다. 기판 수용 시스템(8)상에 기판(2)을 수용할 때, 오직 수용 표면이 기판(2)의 수용 측부와 접촉한다. 기판(2)의 전처리 되고 특히 비정질화된 기판 표면(2o)이 수용 측부의 반대쪽에 배열된다. 기판 수용 시스템(8)의 수용 표면은 이용되는 기판(1)의 치수 및 주변 윤곽과 상당히 일치한다.
하부 기판 수용 시스템(8)은 정렬 유닛(7)상에 배열되고 상기 정렬 유닛에 의해 상기 하부 기판(2)은 상부 기판(1)에 대해 하부 기판(2)이 X, Y 및 회전 방향에 대해 정렬될 뿐만 아니라 각 위치로 정렬된다(웨지 에러 보상)(wedge error compensation).
상부 기판(1)은 기준 표시부(1')를 가진다. 상기 기준 표시부는, 마이크로 전자 공학, 광학, 마이크로 기계 또는 광학 부품의 일부를 형성하는 구조체를 가진 제품 기판으로 설계된다.
하부 기판(2)은 또한 기준 표시부(2')를 가진다. 특히 상기 기준 표시부는, 마이크로 전자, 광학, 마이크로 기계 또는 마이크로 유체 부품의 일부를 형성하는 구조체를 가진 제품 기판으로 설계된다.
각각의 시편 홀더 상에 기판(1,2) 또는 웨이퍼를 고정하기 위한 선호되는 실시예는 고진공하에 웨이퍼를 정전상태로 고정하거나 클램핑에 의한 기계적 고정하는 것이다. 특히, 기판 수용 시스템(4, 8) 또는 정렬 모듈(F)은 정렬 유닛(7)에 의해 2개의 기판(1,2)을 평행하게 정렬하고 웨지 에러 보상을 위해 X 및 Y 방향으로 기울어지게 하여 짧은 거리를 가지며 정렬할 수 있다. 상기 정렬 작용은, X-Y- 회전축을 따라 정렬되기 전에 수행되거나 Z- 축을 따라 접촉하기 전에 수행된다. 선택적으로, 상기 웨지 에러 보상은 정렬 유닛(7)내에서 액추에이터에 의해 수행된다. 일반적으로, 상기 유닛은 평행하게 배열된 기판들사이에서 비접촉 웨지 에러 보상을 위한 시스템이며, 문헌 제WO2012/028166A1호의 내용을 참고한다.
또한, 기판 수용 시스템(4)은 압력 다이(6)에 의해 기판(1)을 국소적으로 타격하기 위해 압력 다이(6)를 위한 구멍 또는 절개부 또는 오목부를 포함한다.
바람직하게, 기판 중심(중심(M))은 압력 다이(6)에 의해 타격되어 재료의 열팽창에 기초하여 서로 다른 온도 입력에 의한 기계적 응력이 상부 기판(1) 및 하부 기판(2)에서 상당히 회피된다. 상기 구성에 대해 선택적으로, 특히 순수한 실온 공정이거나 존재하지 않거나 매우 낮은 열 팽창을 가진 재료를 가공하는 경우에 다중 압력 다이가 고려될 수 있다.
선택적인 실시예에서, 상부 기판 홀더(4)는 압력 다이(6)의 표면 하중을 기판 쌍에 대해 국소적으로 전달하도록 융통성 있게 설계될 수 있다.
도 2를 따르는 실시예에서 압력 다이(6)가 구체적으로 제공된다. 상기 압력 다이에 의해 기계적 압력이 기판 트랙(3)의 표면 특히 기판(1)의 수용 측부에 작용한다.
바람직하게, 상기 압력 다이(6)는 제어된 상태로 상부 기판(1)의 수용면과 접촉하고 정해진 하중 입력을 설정할 수 있는 액추에이터로서 설계된다. 바람직하게 ,상기 하중은 제어 시스템, 특히 압력 또는 전류에 의해 제어된다. 더욱 바람직하게, 상기 하중은, 재현될 수 있고 교정된 방식으로 측정되는 정확한 접촉 하중을 도입하기 위해 계량 셀(weighing cell)에 의해 조절된다.
압력 다이(6)는 핀의 형태로 형성되는 것이 바람직하다. 핀의 팁(tip)은 서로 다른 형상을 가질 수 있다. 따라서, 뾰족한 테이퍼 형상, 둥근 형상 특히 구형 또는 직사각형 형상이 고려될 수 있다. 압력 다이의 접촉 표면은 곡선으로 설계되거나 평평하게 설계될 수 있다.
본 발명을 따르는 실시예에서, 예비고정작업은 기판의 중심에서 액추에이터로 수행된다. 이 경우, 결과 힘(resulting force)(Fa)은 기판(1,2)들사이에서 접촉표면의 표면 중심에서 액추에이터 또는 액추에이터 시스템의 제어를 통해 작용한다. 상기 유닛은 가압 제어를 위한 힘을 감시하는 센서들을 가지는 것이 선호된다.
또 다른 실시예에서, 압력 다이(6)는 균일한 압력 또는 표면 하중을 상기 기판 스택(3)속으로(예를 들어 엘라스토머 층에 의해) 도입하는 가압 - 탄성 다이로서 설계된다. 상기 압력 다이(6)는, 바람직하게 0.5 mm2 내지 8,000 mm2, 바람직하게 0.5 mm2 내지 2,000 mm2, 보다 바람직하게 5 mm2 내지 500 mm2의 다이 압력 표면을 갖는 원형으로 설계될 수 있다.
예비고정 작업에서, 부분 표면들의 자발적인 결합을 위한 압력이 국소적인 하중의 적용에 의해 도입되어 기판(1,2)들을 예비고정한다. 기판(1,2)은 국소적으로 예비 결합된다. 결합 및 선택적인 가열을 위하여 전체 표면에 걸쳐 가압을 위해 결합 챔버(G) 속으로 부착상태의 기판 쌍(3)을 전달할 수 있는 강한 공유 결합이 부분 표면상에 형성된다. 따라서, 정렬 모듈(F)은 부분 표면의 결과 힘을 위해서만 설계되어야 한다.
상부 기판 수용 시스템(4)은 투명하게 형성되거나 위치 감지 수단(5)을 위한 추가적인 리세스 또는 오목부를 가질 수 있다. 상부 기판 수용 시스템(4)이 투명하게 형성되면, 특정 부품 또는 모든 부품들이 UV 및/또는 IR - 투과 재료로 제조된다. 상기 재료의 광학 투명도는 특히 0% 초과, 바람직하게 20% 초과, 보다 바람직하게 50% 초과, 가장 바람직하게 80% 초과, 매우 바람직하게 95% 초과이다.
또한, 상부 기판 수용 시스템(4)은 제어된 Z 이동을 위한 작동 요소를 포함하여, 한편으로, 로봇 아암(9)에 의해 기판(1,2)을 적재하고 조정을 위한 최적 거리를 설정하며, 다른 한편으로 정렬 과정이 완료된 후에 기판(1,2)을 접촉시킬 수 있다. 선택적인 실시예에서, Z- 이동은 정렬 유닛(7)에 의해 형성될 수 있다.
위치 감지 수단(5)은 적어도 두 개의 위치들에서 X 축 및 Y 축에 대한 기준 표시부(1',2')의 위치를 감지하기 위한 현미경을 포함할 수 있다. 선택적으로, 위치 감지 수단(5)은 정렬 유닛(7)의 일부로서 또는 정렬 유닛(7)에 추가하여 기판 쌍(3) 아래에 배열될 수 있다. 또 다른 실시예에서, 상기 기판들이외에 상기 위치 감지 수단은 대략적으로 상부 기판(1)과 하부 기판(2)의 접촉 표면의 평면 내에 배열된다. 상기 실시예는 변부의 검출에 의해 기판(1,2)의 위치의 검출을 가능하게 한다.
도 2의 정렬 유닛(7)에 의해, 위치 감지 수단(5)의 신호들이 하부 기판(2)에 대한 조정 운동으로 변환될 수 있다. 상부 기판(1)에 대한 기판 수용 시스템(4)에 대응하여, 상기 정렬 유닛은 고진공하에서 정전 수용 시스템( 척)으로서 형성되거나 기계적 수용 시스템으로서 형성될 수 있다. 또한, 또 다른 실시예에서 하부 기판 수용 시스템(8)의 경우에, 순수한 무게 중심이 정렬 및 접촉을 위해 이용될 수 있다.
정렬 유닛(7)은 적어도 3개의 운동 축, 즉 X-, Y- 및 Z- 축 주위의 회전을 포함한다. 선택적으로, 다른 실시예에서, Z- 축은 또한, 상부 기판 수용 시스템(4)내에서 상기 기능을 가진 정렬유닛(7)의 일부를 형성할 수 있다. 또한, X- 및 Y- 축 주위에서 제어상태의 경사운동(tilting) 선택이 제공되어 조정 공정(웨지 에러 보상) 전에 평면과 평행(plane parallel)하게 기판(1,2)을 정렬할 수 있다.
바람직한 실시예에 따르면, 위치 검출 수단(5)은 상대 위치를 검출하고 상대 위치를 제어 시스템으로 전달(relaying)하여 기판(1,2)의 정확한 정렬을 보장한다. 따라서, 기판들(1, 2) 서로에 대해 정렬된다. 정렬은 100㎛ 미만, 바람직하게 10㎛ 미만, 더욱 선호적으로 1㎛ 미만, 매우 바람직하게 100nm 미만, 가장 바람직하게 100㎛ 미만의 오차(inaccuracy)(비정렬)(misalignment)를 가지며 수동으로 수행되거나 바람직하게 자동으로 수행된다.
아래 설명에서, 압력 다이를 가진 실시예에 기초하여 정렬 및 예비고정(tacking)의 시퀀스가 설명된다.
1) 적재 밸브(14)의 개방,
2) 제 1 기판(1)을 기판 수용 시스템(4)으로 이송 및 상기 제 1 기판 수용 시스템(4)상에 상기 제 1 기판(1)을 고정,
3) 제 1 기판(2)을 제 2 기판 수용 시스템(8)으로 이송 및 상기 제 2 기판 수용 시스템(8)상에 상기 제 2 기판(2)을 고정,
4) 상기 정렬 유닛(7)내에서 액추에이터들에 의해 상기 기판(1,2)들의 평행한 정렬,
5) 상기 기판(1,2)들사이에서 거리(조정 간격)를 설정. 상기 조정 간격은 100 mm미만, 선호적으로 50mm미만, 더욱 선호적으로 30mm미만이다.
6) 기준 표시부(1',2')에 기초하여 위치 검출 수단(5)을 이용한 위치 검출에 의해 정렬 유닛(7)내에서 액추에이터에 의해 기판(1,2)의 정렬. 제 2 기판(2)은 제 1기판(1)에 대해 정렬되는 것이 바람직하다. 기준 표시부(1',2')는 상부에 위치하거나 미리 설정된 상대 위치로 이동한다.
7) 낮은 접촉하중에 의해 기판(1,2)이 결합되어야 하는 기판 표면(1o, 2o)의 완전한 표면 접촉. 특히, 접촉 하중은, 0.1 N과 500 N 사이, 바람직하게 0.5 N과 100 N 사이, 보다 바람직하게 1 N과 50 N 사이, 가장 바람직하게 1 N과 10 N 사이에 해당한다.
8) 1 내지 100mm, 바람직하게 1 내지 50mm, 보다 바람직하게 3 내지 20mm의 직경을 가지고 중심의 부분 표면에 압력 다이(6)를 이용하여 하중을 부과. 특히 힘은 0.1 N 내지 5 kN 사이, 바람직하게 0.5 N 내지 1kN 사이, 보다 바람직하게 1 N 내지 500 N 사이 및 가장 바람직하게 10 N 내지 50 N 사이이고, 국소적인 고압은 국소적인 공유 결합을 형성하고 기판(1,2)을 서로 접촉된 상태로 고정(정렬된 기판 스택(3)의 형성)한다.
9) 상부 기판 홀더(4)로부터 기판 적층(3)을 제거한다.
10) 로봇 아암(9)에 의해 하부 기판 홀더(8)로부터(예를 들어, 로딩 핀(loading pin)을 통해) 기판 스택(3)을 언로딩한다.
11) 밸브(14)를 통해 기판 스택(3)을 결합 스테이션(G)으로 이송하고 기판 스택(3)을 결합한다.
도 3a는 기판 스택(3)의 제 2 기판(2)을 개략적으로 도시하며, 정렬된 후에 기판스택(3)위에서 압력 다이(6)에 의해 수행되는 가압화 상태의 국소 표면(15)이 도시된다. 상기 표면은 기판 스택(3)의 예비고정된(tacked) 영역(15)에 해당한다.
예비고정된 조정 시스템(F) 및 결합 스테이션(G) 사이에서 상기 기판 스택(3)은 이송 챔버(B)에 의해 다시 이송된다. 보 2에 도시된 결합 스테이션(G)에 의해 부분 표면의 예비고정상태는 완전한 표면 결합상태로 변환될 수 있다. 이 경우, 특히 균일하고 높은 표면 하중이 가해진다. 선호적으로, 상기 하중은 0.5 내지 500 kN, 바람직하게 0.5 내지 250 kN, 보다 바람직하게 0.5 내지 200kN, 가장 바람직하게 1 내지 100 kN이다. 또한, 온도가 상승될 수 있다. 이 경우, 결합 온도는 바람직하게 18℃ 내지 1,100 ℃, 바람직하게 18℃ 내지 450℃, 보다 바람직하게 18℃ 내지 200℃, 가장 바람직하게 실온이다. 매우 높은 결합 강도에도 불구하고 전처리 효과에 의해 저온이 형성되어 유리하다. CMOS 회로는 450℃ 초과, 바람직하게 200℃초과하여 가열하지 말아야 한다. 예를 들어, 매우 상이한 열팽창 특성을 가진 2개의 반도체 재료(예를 들어, Si가 GaAs)의 결합과 같은 특수한 응용은 바람직하게 저온, 바람직하게 실온에서 수행되어 계속되는 기계적 응력 및 변형을 방지한다.
결합 스테이션(G)의 압력 다이(11)는 하중 액추에이터(12)와 연결되어 기판 스택(3) 내부로 균일한 표면 하중을 도입한다. 표면 하중의 균일한 분포를 위해, 예를 들어, 보다 유연한 흑연, 고무 및/또는 실리콘 매팅(matting)과 같은 연성(변형 가능한) 층이 매립된다(embedded).
하중 액추에이터(12)의 바람직한 하중 범위는 0.5 내지 500 kN, 바람직하게 0.5 내지 250kN, 보다 바람직하게 0.5 내지 200kN, 가장 바람직하게 1 내지 100 kN이다. 하중 액추에이터(12)는 특히 공압 실린더, 유압 실린더, 전자 스핀들 드라이브 또는 무릎 레버 드라이브(미도시) 일 수 있다. 유리한 실시예는 하중을 조절하기 위한 수단을 포함하여 특히 프로그램된 방식으로 하중을 증가시키고 일정하게 유지하며 나중에 감소시킨다. 상기 유닛은 바람직하게 하중을 감시하기 위한 센서를 갖는다.
예비 고정된 기판 스택(3)은, 특히(도면에 도시되지 않는) 로딩 핀을 통해 기판 수용부(13)로 전달된다. 홀딩 장치에서, 기판 수용부(13)는 로드 핀을 가진 리프팅 기구를 가져서, 기판 스택(3)을 홀딩 장치상에서 수용하고 배열하거나 배열된 기판 스택(3)을 상기 홀딩 장치로부터 떨어져 상승시킨다. 이 경우, 상기 기판 스택(3)은 표본 홀더에 배열된 핀들을 이용하여 상승되어 로보틱 암으로서 설계된 로보틱 그립퍼(robotic gripper)(패들)(paddle)가 기판 아래로 이동하거나 기판 스택의 측부로 이동하고 예를 들어, 핀들의 전달 운동(forward movement)에 의해 기판 스택을 제거한다. 상기 기판 수용부(13)는 순수하게 중력의 작용에 의해 제조될 수 있다. 유리한 실시예에서, 웨이퍼 스택(3)은 기판 수용부(13)에 정전 고정에 의해 고정된다. 상기 정전 고정(electrostatic fixing)에 의하면, 접착 공정이 종료되고 접촉력이 제거될 때, 결합된 기판 스택(3)은 선호되는 하부 기판 수용부(13)상에 유지되는 것이 보장된다. 선택적으로, 기판 수용부(13)는(도면에 도시되지 않는) 가열 시스템 또는 가열 및/또는 냉각 시스템을 가진다.
아래 설명에서, 상기 결합 스테이션(G)내에서 최종 결합 단계를 위한 선호되는 시퀀스가 설명된다.
1) 특히 로딩 핀들을 이용하여 예비 고정된 기판 스택(3)을 밸브(14)를 통해 하부 기판 수용부(13)로 전달한다.
2) 특히 정전 홀딩 장치에 의해 상기 기판 스택(3)을 상기 기판 수용부(13)에 고정한다.
3) 하중 액추에이터(2) 및 압력 다이(11)를 통해 결합 하중을 도입한다.
4) 선택적으로, 이중 측부 구조의 대칭 가열 시스템에 의해 가열한다
5) 결합 하중 및 선택적으로 온도를 유지(기판 표면(1o,2o)들사이의 모든 미세 공동들에 의해 전체 기판 표면위에서 상대적으로 많은 공유 결합이 형성되고 도입된 균일한 하중에 의해 밀폐)된다.
6) 선택적인 냉각,
7) 결합 하중을 제거한다.
8) 특히 로딩 핀들을 이용하여 기판 스택(3)을 상기 기판 수용부(13)로부터 언로딩한다.
9) 결합된 기판 스택(3)을 밸브(14) 및 로보틱 암(9)에 의해 이송(이송 챔버(B))한다.
본 발명을 따르는 바람직한 실시예에서, 밸브(14) 또는 게이트는 기판(1,2) 또는 기판 스택(3)을 이송하기 위한 게이트 밸브, 특히 초고진공 게이트 밸브이다.
예비고정 및 결합된 후에 결합된 기판의 정렬 정확도는 바람직하게 100㎛ 미만, 바람직하게 10㎛ 미만, 보다 바람직하게 5㎛ 미만, 가장 바람직하게 2㎛ 미만, 가장 바람직하게 1㎛ 미만, 더욱 바람직하게 <100nm이다.
최종 완전한 표면 결합을 위한 목표 결합 강도는 바람직하게 1 J/m2 초과, 바람직하게 1.5 J/m2 초과, 보다 바람직하게 2 J/m2 초과이다.
실제로 결합되는 영역은 항상 기판(1,2)의 전체 표면과 일치하는 것은 아니다. 도 3b 및 도 4에 도시된 것처럼, 결합 표면은 기판(1,2)의 형성에 의존한다. 도 3b에 도시된 실시예에서, 밀봉 프레임은 기판 스택(3)의 각 구조체 또는 조립체(장치) 주위에서 결합 표면(17)을 형성한다. 상기 방법은 MEMS에서 이용된다. 도 3b는 결합된 영역(16)을 도시한다.
도 4는 도 3a의 교차 선(H-H)에 따라 본 단면도이다. 도 4에 도시된 결합된 기판 스택(3)의 단면도는, 특히 결합된 영역(16)(밀봉 프레임), 실제 결합 표면(17), 기판(1,2)의 구조체(18) 및 비결합 상호 구조 공간(19)을 도시한다.
본 발명의 특히 유리한 결합 공정은 다음과 같다.
- 밀폐된 고진공 결합(기판의 공동내에서 고진공을 영구적으로 밀봉함)
- 전기 전도성 결합 연결,
- 광학적으로 투명한 결합 연결.
마이크로 일렉트로닉스의 3차원(3D)집적에 있어서, 특히 이산화 실리콘(SiO2) 표면들 사이에서 표면 전체에 걸쳐 결합이 선호되고, 소위 하이브리드 결합에 있어서, 구리(Cu) 및 SiO2와 동시에 결합되는 것이 선호된다. 상기 실시예에서, 결합 표면은 전체 기판 표면과 일치한다.
도 5a는 기판 스택(3)의 하부 제품 기판(2)을 도시한 개략도이며, 정렬된 후에 압력 다이에 의해 기판 스택(3) 상에 가해지는 가압상태의 국소 표면(15)이 도시된다. 상기 국소 표면은 기판 스택상에 미리 결합된(예비 고정된) 영역(15)에 해당한다.
도 5b는 전체 표면에 대해 결합된 후에 형성되는 실제 결합 표면(17)을 도시한다.
1,2.....기판,
1o, 2o.....기판 표면,
1',2'.....기준 표시,
3.....기판 스택,
4.....제 1 기판 수용부,
5.....위치 감지 수단,
6.....압력 다이,
7.....정렬 유닛,
8.....제 2 기판 수용부,
9.....로봇 암(robotic arm),
10.....이송 챔버,
11.....압력 다이,
12.....하중 액추에이터,
13.....기판 수용부,
14.....(적재) 밸브,
15.....예비 고정 영역,
16.....결합 영역,
17.....결합 표면,
18.....구조체(structure),
19.....상호 구성 공간,
20.....작업 공간,
a.....진공상태를 상당히 변화시키지 않는 이송 단계,
b.....대기압에 따른 이송,
c.....하중 벡터,
d.....결합 표면,
k.....고진공 환경,
A.....게이트,
B.....이송 챔버,
C.....예비 조정 시스템,
D.....전처리 스테이션,
E.....터닝 스테이션,
F.....예비 고정 시스템을 가진 정렬 모듈,
G.....결합 스테이션,
M.....기판 또는 기판 스택의 중심.

Claims (10)

  1. 제 1 기판(1)의 기판 표면(1o) 및 제 2 기판(2)의 기판 표면(2o)중 하나이상의 기판 표면(1o,2o)의 하나이상의 표면 영역에서 비정질화되는 제 1 기판(1) 및 제 2 기판(2)을 예비고정하기 위한 방법에 있어서,
    상기 제 1기판(1) 및 제 2 기판(2)을 서로 정렬하고 다음에 상기 제 1기판(1) 및 제 2 기판(2)중 하나의 비정질화된 표면 영역을 서로 접촉시키고, 상기 접촉한 표면 영역의 오직 부분 표면에만 자발적인 결합을 위한 압력에 도달하도록 국소적으로 하중을 적용하여 상기 제 1 기판(1) 및 제 2 기판(2)을 상기 부분 표면에서만 예비고정하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 상기 예비고정은 제 1 모듈 챔버내에서, 1 bar 미만의 압력에서 수행되는 것을 특징으로 하는 기판들을 예비고정하기 위한 방법.
  3. 제 1항에 있어서, 상기 정렬은 100㎛ 미만의 정렬 정확도로 수행되는 것을 특징으로 하는 기판들을 예비고정하기 위한 방법.
  4. 제 3항에 있어서, 상기 예비고정은 0.01 J/m2 내지 5 J/m2사이의 결합 강도를 가지는 것을 특징으로 하는 기판들을 예비고정하기 위한 방법.
  5. 제 4항에 있어서, 상기 예비고정은 접촉이 이루어지는 기판 표면(1o,2o)으로부터 멀어지는 방향을 향하는 측부로부터 국소 에너지의 입력에 의해 수행되는 것을 특징으로 하는 기판들을 예비고정하기 위한 방법.
  6. 제 5항에 있어서, 상기 기판 표면(1o,2o) 중 하나이상은 20nm 미만의 평균 거칠기 지수를 가지는 것을 특징으로 하는 기판들을 예비고정하기 위한 방법.
  7. 제 1항 내지 6항중 어느 한 항에 따라 예비고정된 제 1 기판(1) 및 제 2 기판(2)을 기판 표면(1o,2o) 상에 영구적으로 결합하는 것을 특징으로 하는 방법.
  8. 제 7항에 있어서, 상기 영구적인 결합은 게이트에 의해 제 1 모듈 챔버와 연결된 제 2 모듈 챔버 내에서 수행되는 것을 특징으로 하는 기판들을 예비고정하기 위한 방법.
  9. 제 8항에 있어서, 상기 예비고정된 제 1 기판(1) 및 제 2 기판(2)을 배열(seating)하기 위한 수용 시스템 없이 예비고정된 제 1 기판(1) 및 제 2 기판(2)이 로보틱 암에 의해 이송되는 것을 특징으로 하는 기판들을 예비고정하기 위한 방법.
  10. 제 1 기판(1) 및 제 2 기판(2)을 예비고정하기 위한 장치에 있어서,
    상기 제 1 기판(1)의 기판 표면(1o) 및 제 2 기판(2)의 기판 표면(2o)중 하나이상의 기판 표면의 하나이상의 표면 영역을 비정질화함으로써 전처리하기 위한 하나이상의 전처리 시스템,
    상기 제 1 기판(1) 및 제 2 기판(2)을 서로 정렬하기 위한 정렬 시스템,
    정렬된 상기 제 1 기판(1) 및 제 2 기판(2) 중 한쪽 기판의 전처리된 비정질화된 표면 영역을 다른 기판의 표면 영역에 접촉시켜 상기 제 1 기판 (1) 및 제 2 기판(2)를 예비고정하기 위해 상기 정렬 시스템의 하류위치에 연결되는 예비고정 시스템을 포함하고,
    상기 접촉된 표면 영역의 부분 표면만의 자발적인 결합을 위한 압력을 달성할 수 있도록 국소적인 하중을 적용함으로써 상기 제 1 기판(1) 및 제 2 기판(2)를 상기 부분 표면에서만 예비고정하는 것을 특징으로 하는 기판들을 예비고정하기 위한 장치.
KR1020177015978A 2014-12-23 2014-12-23 기판들을 예비고정하기 위한 방법 및 장치 KR102311942B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217031895A KR20210125602A (ko) 2014-12-23 2014-12-23 기판들을 예비고정하기 위한 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2014/079110 WO2016101992A1 (de) 2014-12-23 2014-12-23 Verfahren und vorrichtung zur vorfixierung von substraten

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217031895A Division KR20210125602A (ko) 2014-12-23 2014-12-23 기판들을 예비고정하기 위한 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20170099883A KR20170099883A (ko) 2017-09-01
KR102311942B1 true KR102311942B1 (ko) 2021-10-13

Family

ID=52144720

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177015978A KR102311942B1 (ko) 2014-12-23 2014-12-23 기판들을 예비고정하기 위한 방법 및 장치
KR1020217031895A KR20210125602A (ko) 2014-12-23 2014-12-23 기판들을 예비고정하기 위한 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217031895A KR20210125602A (ko) 2014-12-23 2014-12-23 기판들을 예비고정하기 위한 방법 및 장치

Country Status (9)

Country Link
US (4) US10340161B2 (ko)
EP (2) EP3238241B1 (ko)
JP (1) JP6570636B2 (ko)
KR (2) KR102311942B1 (ko)
CN (2) CN107851591B (ko)
DE (1) DE112014007212A5 (ko)
SG (1) SG11201704557PA (ko)
TW (2) TWI730511B (ko)
WO (1) WO2016101992A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102311942B1 (ko) * 2014-12-23 2021-10-13 에베 그룹 에. 탈너 게엠베하 기판들을 예비고정하기 위한 방법 및 장치
DE102016221533B4 (de) * 2016-11-03 2018-09-20 Mühlbauer Gmbh & Co. Kg Verfahren und Vorrichtung zum Transfer elektronischer Komponenten von einem Trägersubstrat auf ein Zwischenträgersubstrat
US11355666B2 (en) * 2019-05-07 2022-06-07 Facebook Technologies, Llc Bonding methods for light emitting diodes
EP4139128B1 (de) 2020-04-20 2023-12-27 EV Group E. Thallner GmbH Verfahren und vorrichtung zum transferieren einer übertragungsschicht
KR102610837B1 (ko) * 2020-12-29 2023-12-06 세메스 주식회사 기판과 기판을 접합하기 위한 기판 접합 설비에서의 기판 보관 및 정렬 장치
CN115223902B (zh) * 2022-09-21 2022-11-25 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种高精度共晶贴片机的加压取放结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168625A (ja) * 2012-01-20 2013-08-29 Fujitsu Ltd 電子装置とその製造方法及び電子装置の製造装置
JP2013251405A (ja) 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2014529885A (ja) * 2011-08-12 2014-11-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板のボンディング装置及び方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321882B2 (ja) 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
US5686226A (en) 1995-08-03 1997-11-11 Motorola, Inc. Method of forming an applicator for applying tacking media to a circuit substrate
JPH09311252A (ja) * 1996-05-22 1997-12-02 Matsushita Electric Ind Co Ltd 光学部品モジュール、光学部品モジュールの製造方法及び光学部品保持材
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP3811715B2 (ja) 2003-05-15 2006-08-23 アユミ工業株式会社 基板接合装置および基板接合方法
CN100470767C (zh) * 2004-03-26 2009-03-18 富士胶片株式会社 接合衬底的装置及方法
FR2872625B1 (fr) * 2004-06-30 2006-09-22 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique
JP2006073780A (ja) 2004-09-02 2006-03-16 Bondotekku:Kk 常温接合方法と装置及びデバイス
US20060132544A1 (en) 2004-12-21 2006-06-22 Corley Richard E Jr Laser tacking and singulating method and system
DE102005042754B4 (de) 2005-09-08 2008-09-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur selektiven Plasmabehandlung von Substraten zur Vorbehandlung vor einem Beschichtungs- oder Bondprozess
WO2007047536A2 (en) * 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
DE102007008540A1 (de) * 2007-02-21 2008-08-28 Friedrich-Schiller-Universität Jena Verfahren zum Laser-gestützten Bonden, derart gebondete Substrate und deren Verwendung
CN101050066A (zh) 2007-05-11 2007-10-10 华中科技大学 一种硅/玻璃激光局部键合方法
JP2009152247A (ja) * 2007-12-18 2009-07-09 Seiko Epson Corp 接合方法、接合体、半導体装置および光電変換素子。
JP2010021326A (ja) 2008-07-10 2010-01-28 Sumco Corp 貼り合わせウェーハの製造方法
EP3731258A1 (de) * 2009-09-22 2020-10-28 EV Group E. Thallner GmbH Vorrichtung zum ausrichten zweier substrate
FR2963848B1 (fr) 2010-08-11 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire a basse pression
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
CN103069251A (zh) 2010-09-03 2013-04-24 Ev集团E·索尔纳有限责任公司 用于减少楔形误差的装置和方法
EP2463892B1 (de) 2010-12-13 2013-04-03 EV Group E. Thallner GmbH Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern
US9601350B2 (en) 2011-01-31 2017-03-21 Bondtech Co., Ltd. Bonding-substrate fabrication method, bonding substrate, substrate bonding method, bonding-substrate fabrication apparatus, and substrate assembly
SG194845A1 (en) 2011-08-30 2013-12-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafers
KR101279112B1 (ko) * 2011-09-26 2013-06-26 충남대학교산학협력단 열처리에 의한 석출 경화형 구리합금을 중간접합재로 이용한 클래드 판재의 제조방법 및 이로부터 제조되는 클래드 판재
US8967452B2 (en) * 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
JP2013243333A (ja) * 2012-04-24 2013-12-05 Tadatomo Suga チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP6316402B2 (ja) 2013-03-27 2018-04-25 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板スタックを取り扱うための、収容システム及び装置及び方法
KR102124233B1 (ko) 2013-07-05 2020-06-18 에베 그룹 에. 탈너 게엠베하 접촉면의 본딩을 위한 방법
CN106463342B (zh) 2014-04-01 2020-04-03 Ev 集团 E·索尔纳有限责任公司 用于衬底表面处理的方法及装置
JP2017523603A (ja) 2014-06-24 2017-08-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
KR102311942B1 (ko) * 2014-12-23 2021-10-13 에베 그룹 에. 탈너 게엠베하 기판들을 예비고정하기 위한 방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014529885A (ja) * 2011-08-12 2014-11-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板のボンディング装置及び方法
JP2013168625A (ja) * 2012-01-20 2013-08-29 Fujitsu Ltd 電子装置とその製造方法及び電子装置の製造装置
JP2013251405A (ja) 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法

Also Published As

Publication number Publication date
DE112014007212A5 (de) 2017-08-24
US20170345690A1 (en) 2017-11-30
EP3238241A1 (de) 2017-11-01
CN107851591B (zh) 2022-03-01
CN107851591A (zh) 2018-03-27
TWI681482B (zh) 2020-01-01
US20190198362A1 (en) 2019-06-27
KR20170099883A (ko) 2017-09-01
US20220230849A1 (en) 2022-07-21
SG11201704557PA (en) 2017-07-28
US12062521B2 (en) 2024-08-13
US10340161B2 (en) 2019-07-02
US11328939B2 (en) 2022-05-10
TW202015154A (zh) 2020-04-16
CN113410128A (zh) 2021-09-17
JP2018506841A (ja) 2018-03-08
JP6570636B2 (ja) 2019-09-04
EP3238241B1 (de) 2020-03-04
WO2016101992A1 (de) 2016-06-30
TWI730511B (zh) 2021-06-11
US10438822B2 (en) 2019-10-08
KR20210125602A (ko) 2021-10-18
US20190385870A1 (en) 2019-12-19
TW201635407A (zh) 2016-10-01
EP3671820A1 (de) 2020-06-24

Similar Documents

Publication Publication Date Title
KR102311942B1 (ko) 기판들을 예비고정하기 위한 방법 및 장치
US20240355582A1 (en) Method for prefixing of substrates
KR102135466B1 (ko) 이송 장치
KR102173844B1 (ko) 정렬된 웨이퍼 쌍을 핸들링하기 위한 방법
JP5943408B2 (ja) 半導体デバイス製造装置
JP5732652B2 (ja) 接合システムおよび接合方法
JP4695014B2 (ja) 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP6282342B2 (ja) 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法
CN114695134A (zh) 用于衬底的表面处理的方法和设备
JP6801061B2 (ja) 基板を仮固定するための方法と装置
JP2006134899A (ja) 接合方法および装置
US11400541B2 (en) Method for production of a component by atomic diffusion bonding
JP6590961B2 (ja) 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant