Nothing Special   »   [go: up one dir, main page]

KR102262063B1 - 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판 - Google Patents

에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판 Download PDF

Info

Publication number
KR102262063B1
KR102262063B1 KR1020167024254A KR20167024254A KR102262063B1 KR 102262063 B1 KR102262063 B1 KR 102262063B1 KR 1020167024254 A KR1020167024254 A KR 1020167024254A KR 20167024254 A KR20167024254 A KR 20167024254A KR 102262063 B1 KR102262063 B1 KR 102262063B1
Authority
KR
South Korea
Prior art keywords
silicon
epitaxial
based substrate
layer
epitaxial wafer
Prior art date
Application number
KR1020167024254A
Other languages
English (en)
Other versions
KR20160127748A (ko
Inventor
카즈노리 하기모토
마사루 시노미야
케이타로 츠치야
히로카즈 고토
켄 사토
히로시 시카우치
쇼이치 코바야시
히로타카 쿠리모토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20160127748A publication Critical patent/KR20160127748A/ko
Application granted granted Critical
Publication of KR102262063B1 publication Critical patent/KR102262063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 실리콘계 기판 상에 에피택셜층을 갖는 에피택셜 웨이퍼의 제조방법에 있어서, 상기 실리콘계 기판의 외주부를 테라스 가공한 후에, 상기 실리콘계 기판 상에 반도체층을 에피택셜 성장시키는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법이다. 이에 따라, 완전한 크랙프리의 에피택셜 웨이퍼를 얻을 수 있는 실리콘계 기판 상에 에피택셜층을 갖는 에피택셜 웨이퍼의 제조방법을 제공할 수 있다.

Description

에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판{METHOD FOR PRODUCING EPITAXIAL WAFER, AND SILICON-BASED SUBSTRATE FOR EPITAXIAL GROWTH}
본 발명은, 실리콘계 기판 상에 에피택셜 성장층을 갖는 에피택셜 웨이퍼의 제조방법 및 이것에 이용하는 실리콘계 기판에 관한 것이다.
반도체 에피택셜 웨이퍼를 제조하기 위해서는, 시판 중인 에피택셜 제조장치를 이용하여 실리콘계 기판(예를 들어, 실리콘 기판 또는 실리콘카바이드 기판) 등의 표면에 에피택셜 성장을 행하고, 헤테로·호모 에피택셜 웨이퍼의 제조를 행하고 있다.
실리콘계 기판 상에 질화물 반도체로 이루어진 에피택셜 성장층을 배치한 에피택셜 웨이퍼에서는, 외주부에 있어서 에피택셜 성장층의 막두께가 두꺼워져, 에피택셜 성장층의 크라운(성장층의 주표면보다 높아지는 돌기)이 발생한다.
반도체장치로서 사용하는 웨이퍼 중앙부에서 실리콘계 기판의 휨과 에피택셜 성장층의 응력이 최적이 되도록, 에피택셜 성장층의 각 층의 두께 등의 조건이 선택되고 있다. 이에 따라, 상기 크라운이 발생하면, 에피택셜 성장층에 생기는 응력과 기판의 휨의 밸런스가 무너져 에피택셜 성장층에 영향을 주어, 외주부 근방의 에피택셜 성장층에 귀갑(龜甲)모양의 크랙 등이 발생한다(예를 들어, 도 4 참조).
이러한 크라운의 발생을 방지하기 위하여, 실리콘계 기판의 외주부를 면취하고, 그 위에 에피택셜 성장층을 형성하는 방법 등이 제안되어 있다(예를 들어, 특허문헌 1).
또한, 크랙 대책으로는, Si기판 에지 근방을 조면화하고 나서 에피택셜 성장을 행하는 것(특허문헌 2)이나, <111>방향을 회전축으로 하여, <110>방향을 왼쪽으로 30°, 90°, 150° 중 어느 한 각도만큼 회전시킨 방향으로 오리푸라(オリフラ)를 갖는 (111)면을 주면으로 하는 실리콘 기판을 헤테로에피택셜 성장용 기판으로서 사용하는 것(특허문헌 3)이나, 실리콘계 기판의 주변부를 링으로 덮은 상태에서 에피택셜 성장을 행하는 것(특허문헌 4) 등이 제안되어 있다.
또한, 실리콘 기판 상에 GaN층이나 AlN층을 에피택셜 성장시킨 에피택셜 웨이퍼에서는, 에피택셜 성장 중에 웨이퍼 단부에 크랙이 발생하면, 크랙의 간극으로부터 원료인 TMA(트리메틸알루미늄)나 TMG(트리메틸갈륨)의 가스가 침입하고, Si과 반응하여 반응흔적(痕)이 발생한다.
이러한 반응흔적에 대한 대책으로는, SOI기판 상에 버퍼막(AlN막)을 통해 후막인 GaN막을 에피택셜 성장시키는 것이 제안되어 있다(특허문헌 5).
일본특허공개 S59-227117호 공보 국제공개 2011/161975호 공보 일본특허공개 2011-165962호 공보 일본특허공개 2013-171898호 공보 일본특허공개 2007-246289호 공보
그러나, 일반적으로는 「크랙프리(クラックフリ-)」라 불리는 에피택셜 웨이퍼에 있어서도, 크라운의 발생에 기인하여 외주부로부터 수mm 정도의 영역에는 크랙이 존재하고 있는 것이 현상황이다.
이 크랙은 디바이스의 제조공정에 있어서 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것이 우려된다. 이에 따라, 완전히 크랙프리인 에피택셜 기판이 요망되고 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 완전한 크랙프리의 에피택셜 웨이퍼를 얻을 수 있는 에피택셜 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 실리콘계 기판 상에 에피택셜층을 갖는 에피택셜 웨이퍼의 제조방법에 있어서, 상기 실리콘계 기판의 외주부를 테라스 가공한 후에, 상기 실리콘계 기판 상에 반도체층을 에피택셜 성장시키는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법을 제공한다.
이와 같이, 실리콘계 기판의 외주부를 테라스 가공한 후에, 실리콘계 기판 상에 반도체층을 에피택셜 성장시킴으로써, 용이하게 완전한 크랙프리의 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있다.
이때, 상기 테라스 가공을 지석(砥石)에 의한 연삭으로 행하는 것이 바람직하다.
이와 같이 테라스 가공을 지석에 의한 연삭으로 행함으로써 매우 간단하게 테라스 가공을 행할 수 있다.
이때, 연삭한 테라스면을 경면(鏡面) 또는 준경면(準鏡面)으로 하는 공정을 추가로 포함하는 것이 바람직하다.
이와 같이 연삭한 테라스면을 경면 또는 준경면으로 함으로써, 연삭한 테라스면으로부터의 발진(發塵)을 억제하여, 발진에 따른 문제를 방지할 수 있다.
이때, 상기 에피택셜 성장시키는 반도체층이 질화물 반도체로 이루어진 구성으로 할 수 있다.
에피택셜 성장시키는 반도체층으로서, 질화물 반도체를 호적하게 이용할 수 있다.
이때, 상기 질화물 반도체를, AlN, GaN, InN, 또는 이들의 혼정(混晶) 중 어느 1개 이상으로 할 수 있다.
에피택셜 성장시키는 반도체층에 이용하는 질화물 반도체로서, 상기와 같은 재료를 호적하게 이용할 수 있다.
또한, 본 발명은, 반도체층을 에피택셜 성장시키기 위한 에피택셜 성장용 실리콘계 기판으로서, 상기 실리콘계 기판의 외주부가 테라스 가공되어, 테라스부를 갖는 것을 특징으로 하는 에피택셜 성장용 실리콘계 기판을 제공한다.
이러한 외주부가 테라스 가공되어, 테라스부를 갖는 실리콘계 기판이면, 이것을 이용하여 반도체층의 에피택셜 성장을 행함으로써, 용이하게 완전한 크랙프리의 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있다.
이때, 상기 테라스부의 테라스면이 경면 또는 준경면으로 되어 있는 것이 바람직하다.
이와 같이 테라스부의 테라스면이 경면 또는 준경면으로 되어 있음으로써, 테라스면으로부터의 발진을 억제하여, 발진에 따른 문제를 방지할 수 있다.
이때, 상기 에피택셜 성장시키는 반도체층이 질화물 반도체로 이루어진 구성으로 할 수 있다.
에피택셜 성장시키는 반도체층으로서 질화물 반도체를 이용하는 에피택셜 성장용 실리콘계 기판에, 본 발명을 호적하게 적용할 수 있다.
이때, 상기 질화물 반도체를, AlN, GaN, InN, 또는 이들의 혼정 중 어느 1개 이상으로 할 수 있다.
에피택셜 성장시키는 반도체층에 이용하는 질화물 반도체로서 상기와 같은 재료를 이용하는 에피택셜 성장용 실리콘계 기판에, 본 발명을 호적하게 적용할 수 있다.
나아가, 본 발명은, 상기 에피택셜 성장용 실리콘계 기판에 에피택셜층이 성장시켜진 것을 특징으로 하는 에피택셜 웨이퍼를 제공한다.
이러한 외주부가 테라스 가공되어, 테라스부를 갖는 실리콘계 기판에 에피택셜층이 성장시켜진 에피택셜 웨이퍼이면, 용이하게 완전한 크랙프리의 에피택셜 웨이퍼로 할 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시킬 일이 없는 에피택셜 웨이퍼로 할 수 있다.
이상과 같이, 본 발명에 따르면, 용이하게 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있다.
도 1은 본 발명의 에피택셜 웨이퍼의 제조방법의 제조 플로우의 일 예를 나타내는 도면이다.
도 2는 본 발명의 에피택셜 웨이퍼의 제조방법의 제조공정에서 얻어지는 테라스 가공된 실리콘계 기판을 나타내는 도면이다.
도 3은 실시예의 제조방법에 의해 제조된 에피택셜 웨이퍼의 주변부를 나타내는 도면이다.
도 4는 비교예의 제조방법에 의해 제조된 에피택셜 웨이퍼의 주변부를 나타내는 도면이다.
이하, 본 발명에 대하여, 실시태양의 일 예로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
상기 서술한 바와 같이, 「크랙프리」라 불리는 에피택셜 웨이퍼에 있어서도, 크라운의 발생에 기인하여 외주부로부터 수mm 정도의 영역에는 크랙이 존재하고 있는 것이 현상황이며, 이 크랙은 디바이스의 제조공정에 있어서 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것이 우려된다. 이에 따라, 완전히 크랙프리인 에피택셜 기판이 요망되고 있다.
이에, 발명자들은, 용이하게 완전한 크랙프리의 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있는 에피택셜 웨이퍼의 제조방법에 대하여 예의 검토를 거듭하였다.
그 결과, 실리콘계 기판의 외주부를 테라스 가공한 후에, 실리콘계 기판 상에 반도체층을 에피택셜 성장시킴으로써, 용이하게 완전한 크랙프리의 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
이하, 도 1을 참조하면서, 본 발명의 반도체 에피택셜 웨이퍼의 제조방법을 설명한다.
먼저, 도 1(a)에 나타내는 바와 같이 실리콘계 기판을 준비한다. 실리콘계 기판은, 예를 들어 실리콘(Si) 기판이나 실리콘카바이드(SiC) 기판 등이다.
다음에, 도 1(b)에 나타내는 바와 같이 실리콘계 기판의 외주부를 테라스 가공한다.
여기서, 테라스 가공이란, 도 2(e)에 나타내는 바와 같이, 실리콘 기판의 에피택셜층을 형성하는 측의 표면의 외주부를, 외경을 변경하지 않고 일정폭 평탄하게 제거하는 가공을 실시하는 것을 말하며, 이 가공이 실시된 부분을 테라스부라 칭하고, 형성된 평탄한 면을 테라스면이라 칭한다.
이 테라스 가공은, 예를 들어 번수가 #800~#4000 정도인 입도를 갖는 지석에 의해, 폭 1mm 이상, 바람직하게는 1~3mm, 깊이 3μm 이상, 바람직하게는 3~50μm 연삭한다.
이와 같이 하여 테라스 가공된 실리콘계 기판을 도 2에 나타낸다.
도 2(a)는 폭 3mm, 깊이 6μm로 연삭한 웨이퍼의 외주부의 사진이고, 도 2(b)는 도 2(a)의 확대사진이다.
또한, 도 2(c)는 폭 1mm, 깊이 6μm로 연삭한 웨이퍼의 외주부의 사진이고, 도 2(d)는 도 2(c)의 확대사진이다.
나아가, 도 2(e)는 연삭된 실리콘 기판의 주변부의 단면도이다.
이와 같이 실리콘계 기판의 외주부를 테라스 가공함으로써 후공정의 에피택셜 성장으로 외주부에 있어서의 크랙이나 에피택셜층 박리, 반응흔적의 발생을 억제할 수 있다. 이는 테라스 가공한 테라스부에서 에피택셜 성장한 층이 다결정이 됨으로써 응력이 완화됨에 따라, 크랙이나 반응흔적의 발생을 억제하는 것이라 생각된다.
또한, 연삭한 후, 혼산 등에 의해 에칭을 행하여 테라스면을 경면 또는 준경면으로 할 수도 있다. 이와 같이 에칭을 행하여 테라스면을 경면 또는 준경면으로 함으로써 발진을 억제하여, 발진에 따른 문제를 방지할 수 있다.
다음에, 도 1(c)에 나타내는 바와 같이 유기금속 기상성장(MOCVD)법 등의 에피택셜 성장법을 이용하여 900℃ 이상, 예를 들어 1200℃로 설정된 실리콘계 기판 상에 에피택셜 성장층을 형성한다.
이 에피택셜층의 조성은 특별히 한정되지 않으나, 질화물 반도체로 할 수 있으며, 또한, 이 질화물 반도체를, AlN, AlGaN, GaN 중 어느 1개 이상으로 할 수 있다. 예를 들어, AlN층을 형성한 후, AlGaN층과 GaN층을 교대로 적층한 버퍼층을 성장시키고, 그 표면에 GaN층을 형성할 수 있으며, 전체적으로 3~10μm 정도의 두께로 성장시킬 수 있다.
상기에서 설명한 도 1의 제조 플로우에 따라 에피택셜 웨이퍼를 제조하면, 용이하게 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있다.
다음에, 본 발명의 에피택셜 성장용 실리콘계 기판을 설명한다.
본 발명의 에피택셜 성장용 실리콘계 기판은, 반도체층을 에피택셜 성장시키기 위한 에피택셜 성장용 실리콘계 기판으로서, 실리콘계 기판의 외주부가 테라스 가공되어, 테라스부를 갖는 것이다(도 2(e) 참조).
외주부가 테라스 가공되어, 테라스부를 갖는 실리콘계 기판을 이용하여, 반도체층의 에피택셜 성장을 행하면, 용이하게 완전한 크랙프리의 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있다.
또한, 테라스부의 테라스면이 경면 또는 준경면으로 되어 있는 것이 바람직하다.
이와 같이 테라스부의 테라스면이 경면 또는 준경면으로 되어 있음으로써, 테라스면으로부터의 발진을 억제하여, 발진에 따른 문제를 방지할 수 있다.
나아가, 에피택셜 성장시키는 반도체층이 질화물 반도체로 이루어진 구성으로 할 수 있다.
에피택셜 성장시키는 반도체층으로서 질화물 반도체를 이용하는 에피택셜 성장용 실리콘계 기판에, 본 발명을 호적하게 적용할 수 있다.
이 질화물 반도체를, AlN, GaN, InN, 또는 이들의 혼정 중 어느 1개 이상으로 할 수 있다.
에피택셜 성장시키는 반도체층에 이용하는 질화물 반도체로서 상기와 같은 재료를 이용하는 에피택셜 성장용 실리콘계 기판에, 본 발명을 호적하게 적용할 수 있다.
또한, 본 발명의 에피택셜 웨이퍼는, 상기 에피택셜 성장용 실리콘계 기판에 에피택셜층이 성장시켜진 것이다.
이러한 외주부가 테라스 가공되어, 테라스부를 갖는 실리콘계 기판에 에피택셜층이 성장시켜진 에피택셜 웨이퍼이면, 용이하게 완전한 크랙프리의 에피택셜 웨이퍼로 할 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 일이 없는 에피택셜 웨이퍼로 할 수 있다.
실시예
이하, 실시예 및 비교예를 제시하여 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
(실시예)
직경 150mm이고 두께 1mm인 실리콘 기판의 외주부를, #3000의 입도를 갖는 지석을 이용하여, 폭 3mm, 깊이 6μm, 50μm의 2수준으로, 연삭에 의해 테라스 가공을 행하였다.
테라스 가공을 행한 실리콘 기판에 에피택셜 성장을 통해 AlN층을 형성한 후, AlGaN층과 GaN층을 교대로 적층한 버퍼층을 에피택셜 성장시키고, 그 표면에 GaN층을 에피택셜 성장시켜, 에피택셜 웨이퍼를 제작하였다. 에피택셜층의 두께는 전체 10μm였다.
상기와 같이 하여 제작된 에피택셜 웨이퍼의 외주부를 집광등으로 관찰한 결과, 깊이 6μm의 수준(도 3(a) 참조)에도, 깊이 50μm의 수준(도 3(b) 참조)에도, 크랙, 에피택셜층 박리, 반응흔적의 발생은 없었다.
(비교예)
테라스 가공을 행하지 않은 것을 제외하고는, 실시예와 동일하게 직경 150mm이고 두께 1mm인 실리콘 기판 상에 에피택셜 성장을 행하였다.
그 결과, 도 4에 나타내는 바와 같이, 에피택셜 웨이퍼의 거의 전체 둘레(全周)에 크랙이 보였다. 또한, 에피택셜층 박리가 전체 둘레에 산재하였고, 반응흔적이 전체 둘레에 드문드문 산재하였다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (12)

  1. 실리콘계 기판 상에 에피택셜층을 갖는 에피택셜 웨이퍼의 제조방법에 있어서, 상기 실리콘계 기판의 외주부를 지석에 의한 연삭으로 테라스 가공하고, 연삭한 테라스면을 경면 또는 준경면으로 한 후에, 상기 실리콘계 기판 상에 반도체층을 에피택셜 성장시켜서, 경면 또는 준경면이 되어 있는 상기 테라스면 상에 직접 다결정 반도체층을 형성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 에피택셜 성장시키는 반도체층이 질화물 반도체로 이루어진 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  5. 제4항에 있어서,
    상기 질화물 반도체가, AlN, GaN, InN, 또는 이들의 혼정 중 어느 1개 이상인 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  6. 반도체층을 에피택셜 성장시키기 위한 에피택셜 성장용 실리콘계 기판에 에피택셜층이 성장된 에피택셜 웨이퍼로서,
    상기 실리콘계 기판의 외주부가 테라스 가공되어, 테라스부를 갖는 것이고,
    상기 테라스부의 테라스면이 경면 또는 준경면이 되어 있고,
    경면 또는 준경면으로 되어 있는 상기 테라스면 상에 직접 다결정 반도체층이 설치된 것을 특징으로 하는 에피택셜 웨이퍼.
  7. 삭제
  8. 제6항에 있어서,
    상기 에피택셜 성장시키는 반도체층이 질화물 반도체로 이루어진 것을 특징으로 하는 에피택셜 웨이퍼.
  9. 삭제
  10. 제8항에 있어서,
    상기 질화물 반도체가, AlN, GaN, InN, 또는 이들의 혼정 중 어느 1개 이상인 것을 특징으로 하는 에피택셜 웨이퍼.
  11. 삭제
  12. 삭제
KR1020167024254A 2014-03-04 2015-02-10 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판 KR102262063B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-041976 2014-03-04
JP2014041976A JP6157381B2 (ja) 2014-03-04 2014-03-04 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
PCT/JP2015/000595 WO2015133063A1 (ja) 2014-03-04 2015-02-10 エピタキシャルウェーハの製造方法及びエピタキシャル成長用シリコン系基板

Publications (2)

Publication Number Publication Date
KR20160127748A KR20160127748A (ko) 2016-11-04
KR102262063B1 true KR102262063B1 (ko) 2021-06-09

Family

ID=54054884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167024254A KR102262063B1 (ko) 2014-03-04 2015-02-10 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판

Country Status (7)

Country Link
US (1) US10319587B2 (ko)
JP (1) JP6157381B2 (ko)
KR (1) KR102262063B1 (ko)
CN (1) CN106068547B (ko)
DE (1) DE112015000728T5 (ko)
TW (1) TWI647326B (ko)
WO (1) WO2015133063A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645454B (zh) * 2017-03-31 2018-12-21 環球晶圓股份有限公司 磊晶基板及其製造方法
JP6879223B2 (ja) * 2018-01-18 2021-06-02 株式会社Sumco 貼り合わせウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496213B1 (ko) 1996-08-27 2005-09-20 신에쯔 한도타이 가부시키가이샤 에피택셜층성장용실리콘단결정기판제조방법
JP2011119336A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体基板
US20130087807A1 (en) 2010-06-25 2013-04-11 Dowa Electronics Materials Co., Ltd. Epitaxial growth substrate, semiconductor device, and epitaxial growth method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) 1983-06-08 1984-12-20 Nec Corp 半導体装置
JPS6230336A (ja) * 1985-07-31 1987-02-09 Fujitsu Ltd プラズマ酸化法
JP2007246289A (ja) 2004-03-11 2007-09-27 Nec Corp 窒化ガリウム系半導体基板の作製方法
JP2007204286A (ja) 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
CN101140868B (zh) * 2006-09-06 2010-06-09 胜高股份有限公司 外延晶片及其制造方法
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP2011161975A (ja) 2010-02-05 2011-08-25 Toyota Motor Corp 車両のパワートレーン
JP5417211B2 (ja) 2010-02-10 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP6026188B2 (ja) 2011-09-12 2016-11-16 住友化学株式会社 窒化物半導体結晶の製造方法
KR20130062736A (ko) 2011-12-05 2013-06-13 삼성전자주식회사 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법
JP6130995B2 (ja) 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US10253432B2 (en) * 2014-01-28 2019-04-09 Sumitomo Chemical Company, Limited Semiconductor substrate manufacturing method
JP6261388B2 (ja) * 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496213B1 (ko) 1996-08-27 2005-09-20 신에쯔 한도타이 가부시키가이샤 에피택셜층성장용실리콘단결정기판제조방법
JP2011119336A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体基板
US20130087807A1 (en) 2010-06-25 2013-04-11 Dowa Electronics Materials Co., Ltd. Epitaxial growth substrate, semiconductor device, and epitaxial growth method

Also Published As

Publication number Publication date
US10319587B2 (en) 2019-06-11
TW201600621A (zh) 2016-01-01
JP6157381B2 (ja) 2017-07-05
DE112015000728T5 (de) 2017-05-11
US20160365239A1 (en) 2016-12-15
KR20160127748A (ko) 2016-11-04
CN106068547A (zh) 2016-11-02
TWI647326B (zh) 2019-01-11
CN106068547B (zh) 2019-06-04
JP2015170616A (ja) 2015-09-28
WO2015133063A1 (ja) 2015-09-11

Similar Documents

Publication Publication Date Title
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
KR102143988B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼
JP2015018960A (ja) 半導体装置の製造方法
KR102262063B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판
US20150371901A1 (en) Method of manufacturing semiconductor device
JP2005064336A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2011093803A (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
WO2020066544A1 (ja) エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
JP6547506B2 (ja) 窒化物半導体結晶の製造方法
US11680339B2 (en) Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
JP7328230B2 (ja) 半極性自立基板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant