Nothing Special   »   [go: up one dir, main page]

KR102240281B1 - 송신 신호를 검출하기 위한 장치 및 방법 - Google Patents

송신 신호를 검출하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR102240281B1
KR102240281B1 KR1020150050781A KR20150050781A KR102240281B1 KR 102240281 B1 KR102240281 B1 KR 102240281B1 KR 1020150050781 A KR1020150050781 A KR 1020150050781A KR 20150050781 A KR20150050781 A KR 20150050781A KR 102240281 B1 KR102240281 B1 KR 102240281B1
Authority
KR
South Korea
Prior art keywords
value
signal
channel
correlation operation
correlator
Prior art date
Application number
KR1020150050781A
Other languages
English (en)
Other versions
KR20160121161A (ko
Inventor
김영삼
최영관
양하영
이주현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150050781A priority Critical patent/KR102240281B1/ko
Priority to EP16776851.4A priority patent/EP3282657B1/en
Priority to US15/565,575 priority patent/US10348522B2/en
Priority to PCT/KR2016/003589 priority patent/WO2016163748A1/ko
Publication of KR20160121161A publication Critical patent/KR20160121161A/ko
Application granted granted Critical
Publication of KR102240281B1 publication Critical patent/KR102240281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/0398—Restoration of channel reciprocity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0222—Estimation of channel variability, e.g. coherence bandwidth, coherence time, fading frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H04L27/2278—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using correlation techniques, e.g. for spread spectrum signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2334—Demodulator circuits; Receiver circuits using non-coherent demodulation using filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H04B2001/70935—Matched filter type using a bank of matched fileters, e.g. Fast Hadamard Transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079—Formats for control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 무선 통신 시스템에서 송신 신호를 검출하기 위한 장치 및 방법에 관한 것으로서, 무선 통신 시스템에서 수신 장치는 송신단으로부터 신호를 수신하는 트랜시버(tranceiver)와, 제 1 상관 연산(correlation)을 수행하고, 상기 제 1 상관 연산의 결과 중 실수부(real part)를 출력하는 제 1 상관기(correlator)와, 제 2 상관 연산을 수행하고, 상기 제 2 상관 연산의 결과 중 허수부(imaginary part)를 출력하는 제 2 상관기와, 채널 변화율에 기초하여, 상기 제 1 상관기 및 상기 제 2 상관기를 제어함으로써, 송신 신호를 검출하는 제어부를 포함하는 것을 특징으로 한다.

Description

송신 신호를 검출하기 위한 장치 및 방법{APPARATUS AND METHOD FOR DETECTING TRANSMITTED SIGNAL}
본 발명은 무선 통신 시스템에서 송신 신호를 검출하기 위한 장치 및 방법에 관한 것이다.
무선 통신 시스템에서 송신 신호를 검출하는 방식의 예로 동기(coherent) 방식과 비동기(non-coherent) 방식을 들 수 있다. 다시 말해, 무선 통신 시스템에서 송신 신호를 검출하기 위한 수신 장치는 동기식 수신기 또는 비동기식 수신기로 구현될 수 있다. 이 경우, 동기식 수신기와 비동기식 수신기는 그 구현 형태 및 성능에서 차이를 보이므로, 무선 통신 환경에 따라 적절한 송신 신호 검출 방식을 사용하는 것이 필요하다.
본 발명의 일 실시 예는 무선 통신 시스템에서 송신 신호를 검출하기 위한 장치 및 방법에 관한 것이다.
본 발명의 다른 실시 예는 무선 통신 시스템에서 채널 변화율에 기초하여 송신 신호를 검출하기 위한 장치 및 방법에 관한 것이다.
본 발명의 또 다른 실시 예는 무선 통신 시스템에서 채널 변화율이 임계값 이상인 경우, 동기식 수신 방식을 통해 송신 신호를 검출하기 위한 장치 및 방법에 관한 것이다.
본 발명의 또 다른 실시 예는 무선 통신 시스템에서 채널 변화율이 임계값 미만인 경우, 비동기식 수신 방식을 통해 송신 신호를 검출하기 위한 장치 및 방법에 관한 것이다.
본 발명의 또 다른 실시 예는 무선 통신 시스템에서 FHT(fase Hadamard transform) 구조를 적용하여 송신 신호를 검출하기 위한 장치 및 방법에 관한 것이다.
본 발명의 실시 예에 따른 무선 통신 시스템에서 수신 장치는 송신단으로부터 신호를 수신하는 트랜시버(tranceiver)와, 제 1 상관 연산(correlation)을 수행하고, 상기 제 1 상관 연산의 결과 중 실수부(real part)를 출력하는 제 1 상관기(correlator)와, 제 2 상관 연산을 수행하고, 상기 제 2 상관 연산의 결과 중 허수부(imaginary part)를 출력하는 제 2 상관기와, 채널 변화율에 기초하여, 상기 제 1 상관기 및 상기 제 2 상관기를 제어함으로써, 송신 신호를 검출하는 제어부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 무선 통신 시스템에서 수신 장치의 동작 방법은 송신단으로부터 신호를 수신하는 과정과, 제 1 상관 연산의 결과 중 실수부(real part)를 결정하는 과정과, 제 2 상관 연산의 결과 중 허수부(imaginary part)를 결정하는 과정과, 채널 변화율과 상기 실수부 및 상기 허수부에 기초하여, 송신 신호를 검출하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따라, 채널 변화율에 기초하여 송신 신호를 검출하는 경우, 각각의 채널 환경에 따라 수신 방식을 달리하게 됨으로써, 보다 우수한 수신 성능을 구현할 수 있다.
도 1은 본 발명의 실시 예에 따른 수신 장치의 구성을 도시한다.
도 2는 본 발명의 다른 실시 예에 따른 수신 장치의 구성을 도시한다.
도 3은 본 발명의 실시 예에 따른 수신 장치에 포함된 송신 신호 검출부의 구성을 도시한다.
도 4는 본 발명의 실시 예에 따른 수신 장치에 포함된 상관기의 구성을 도시한다.
도 5는 본 발명의 실시 예에 따른 수신 장치의 동작에 관한 순서도를 도시한다.
도 6은 본 발명의 다른 실시 예에 따른 수신 장치의 동작에 관한 순서도를 도시한다.
도 7은 본 발명의 실시 예에 따른 수신 장치들 간의 성능을 비교한 그래프를 도시한다.
도 8은 본 발명의 다른 실시 예에 따른 수신 장치들 간의 성능을 비교한 그래프를 도시한다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 다양한 실시 예는 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나, 이는 본 발명의 다양한 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 다양한 실시 예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조부호가 사용되었다.
본 발명의 다양한 실시 예에서 사용될 수 있는“포함한다” 또는“포함할 수 있다” 등의 표현은 개시(disclosure)된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 발명의 다양한 실시 예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명의 다양한 실시 예에서 “또는” 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, “A 또는 B”는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.
본 발명의 다양한 실시 예에서 사용된 “제 1,”“제 2,”“첫째,”또는“둘째,”등의 표현들은 다양한 실시 예들의 다양한 구성요소들을 수식할 수 있지만, 해당 구성요소들을 한정하지 않는다. 예를 들어, 상기 표현들은 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 상기 표현들은 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다. 예를 들어, 제 1 사용자 기기와 제 2 사용자 기기는 모두 사용자 기기이며, 서로 다른 사용자 기기를 나타낸다. 예를 들어, 본 발명의 다양한 실시 예의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 새로운 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.
본 발명의 다양한 실시 예에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명의 다양한 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명의 다양한 실시 예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 발명의 다양한 실시 예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하의 내용을 통해, 무선 통신 시스템에서, 송신 신호를 검출하기 위한 장치 및 방법에 관한 설명이 이어질 것이다. 본 발명의 실시 예에 따른 무선 통신 시스템은 셀룰러(cellular) 시스템, 예를 들어, LTE(Long Term Evolution) 무선 통신 시스템 또는 WiMAX(World Interoperability for Microwave Access) 무선통신 시스템을 포함할 수 있다. 또한, 상기 무선 통신 시스템은 기지국 장치 및 단말 장치를 포함하며, 상기 기지국 장치는 eNB(evolved NodeB)를 포함할 수 있고, 상기 단말 장치는 UE(user equipment)를 포함할 수 있다.
도 1은 본 발명의 실시 예에 따른 수신 장치의 구성을 도시한다. 상기 수신 장치는 무선 통신 시스템 내에 포함되는 기지국 장치 내에 포함될 수 있다. 여기에서, 상기 수신 장치는 트랜시버(transceiver) 110 , 송신 신호 검출부 130, 제어부 150을 포함할 수 있다. 이하 사용되는 '…부', '…기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
구체적으로, 상기 트랜시버 110은 무선 채널을 통해 송신단으로 신호를 송신하거나 상기 송신단으로부터 신호를 수신하는 기능을 수행할 수 있다. 예를 들어, 상기 트랜시버 110은 안테나를 통해 수신되는 RF(radio requency) 대역 신호를 기저대역 신호로 하향 변환할 수 있다. 또한, 상기 트랜시버 110은 송신 필터, 수신 필터, 증폭기, 믹서(mixer), 오실레이터(oscillator), DAC(Digital to Analog Convertor), ADC(Analog to Digital Convertor) 등을 포함할 수 있다. 이 경우, 상기 트랜시버 110은 송신부, 수신부, 송수신부, 통신부 또는 무선 통신부로 지칭될 수 있다.
본 발명의 실시 예에 따라, 상기 트랜시버 110은 송신단으로부터 송신되는 신호를 수신할 수 있다.
또한, 송신 신호 검출부 130은 상기 송신단에서 송신된 신호로부터 송신 신호를 검출할 수 있다. 여기에서, 상기 송신 신호 검출부 130은 기지국 장치 내에 포함되는 모뎀(MODEM) 장치 내에 포함될 수 있다. 구체적으로, 상기 송신 신호 검출부 130은 제 1 상관기(correlator) 134c 및 제 2 상관기 134d를 포함할 수 있다. 여기에서, 제 1 상관기 134c 및 제 2 상관기 134d는 상관 연산(correlation)을 수행할 수 있다. 구체적으로, 상기 제 1 상관기 134c는 제 1 상관 연산을 수행하고, 상기 제 1 상관 연산의 결과 가운데 실수부(real part)를 출력할 수 있다. 또한, 상기 제 2 상관기 134d는 제 2 상관 연산을 수행하고, 상기 제 2 상관 연산의 결과 가운데 허수부(imaginary part)를 출력할 수 있다.
상기 제어부 150은 상기 수신 장치의 전반적인 동작들을 제어할 수 있다. 예를 들어, 상기 제어부 150은 상기 트랜시버 110을 통해 신호를 송수신할 수 있다. 또한, 이를 위해, 상기 제어부 150은 적어도 하나의 프로세서를 포함할 수 있다. 예를 들어, 상기 제어부 150은 통신을 위한 제어를 수행하는 CP(communication processor) 및 응용 프로그램 등 상위 계층을 제어하는 AP(application processor)를 포함할 수 있다.
본 발명의 다양한 실시 예들에 따라, 상기 제어부 150은 채널 변화율에 기초하여 상기 제 1 상관기 134c 및 상기 제 2 상관기 134d를 제어함으로써, 상기 송신단에서 송신된 송신 신호를 검출할 수 있다.
상기 수신 장치의 구체적인 동작은 아래의 도 2에서 더욱 상세하게 설명될 것이다.
도 2는 본 발명의 다른 실시 예에 따른 수신 장치의 구성을 도시한다.
상기 도 2를 참조하면, 본 발명의 실시 예에 따른 수신기는 FFT(fast Fourier transform) 블록 220, 베이스 시퀀스(base sequence) 및 사이클릭 시프트(cyclic shift) 제거부 240, 송신 신호 검출부 230, 제어부 250, 도플러 시프트(doppler shift) 확인부 260을 포함할 수 있다. 여기에서, 상기 송신 신호 검출부 230은 상기 도 1의 송신 신호 검출부 130에 대응되고, 상기 제어부 250은 상기 도 1의 제어부 150에 대응된다.
본 발명의 실시 예에 따라, 송신단으로부터 송신되는 신호는 상기 트랜시버 110를 통해 상기 FFT 블록 220으로 입력될 수 있다. 여기에서, 상기 FFT 블록 220은 고속 푸리에 변환 연산을 수행할 수 있다. 다시 말해, 상기 FFT 블록 220은 상기 고속 푸리에 변환 연산을 통해 상기 FFT 블록 220으로 입력되는 타임-도메인(time-domain) 상의 신호를 주파수-도메인(frequency-domain) 상의 신호로 변환시킬 수 있다.
또한, 상기 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 상기 FFT 블록 220으로부터 출력되는 상기 신호를 입력받아 베이스 시퀀스 및 사이클릭 시프트를 제거할 수 있다. 이때, 상기 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 베이스 시퀀스 및 사이클릭 시프트 디-코릴레이터(base sequence and cyclic shift de-correlator)로 지칭될 수 있다. 여기에서, 상기 베이스 시퀀스 및 사이클릭 시프트는 셀(cell) 별 간섭을 저하시키기 위해 또는 단말들의 다중화를 위해 할당되는 값으로서, 3GPP 36.211 규격 [1] 에 의해 정의된다. 이 경우, 상기 사이클릭 시프트는 각각의 단말에 대해 고유성을 가진다.
상기 베이스 시퀀스 및 사이클릭 시프트 제거부 240을 통해 베이스 시퀀스 및 사이클릭 시프트의 제거가 완료된 i번째 수신 심볼(symbol)을 yi라 하면, 상기 수신 심볼은 하기의 수학식 1과 같이 정의될 수 있다.
Figure 112015035180782-pat00001
여기에서, 상기 hi는 i번째 수신 심볼의 채널(chnnel), ci는 i번째 인코딩(encoding)된 송신 신호, ni는 i번째 수신 심볼의 열잡음을 나타낸다.
본 발명의 실시 예에 따라, 상기 수신 장치는 무선 통신 시스템에서 상향링크 제어 채널을 통해 상기 송신단으로부터 신호를 수신할 수 있다. 예를 들어, 상기 무선 통신 시스템이 LTE 규격에 따르는 경우, 상기 상향링크 제어 채널은 PUCCH(physical uplink control channel)를 포함할 수 있다. 본 발명의 실시 예에 따라, 노멀 CP(normal cyclix prefix)를 기준으로 하나의 부프레임(subframe) 내에 14개의 심볼들이 존재할 수 있고, 상기 14개의 심볼들은 10개는 데이터 심볼들 및 4개의 DMRS(demodulation reference symbol)들을 포함할 수 있다.
상기 도플러 시프트 확인부 260은 상기 송신단으로부터 수신된 신호의 도플러 시프트를 확인할 수 있다. 여기에서, 도플러 시프트는 도플러 효과에 의한 신호의 관측 주파수 변화를 의미하는데, 본 발명의 실시 예에 따라, 상기 도플러 시프트 확인부 260은 상기 송신단으로부터 수신된 신호의 주파수 변화를 확인할 수 있고, 상기 송신단으로부터 수신된 신호의 주파수 변화 값을 상기 제어부 250으로 송신할 수 있다.
이에 따라, 상기 제어부 250은 상기 도플러 시프트 확인부 260으로부터 상기 신호의 주파수 변화 값을 수신할 수 있고, 상기 신호의 주파수 변화 값을 기초로 상기 신호가 송신된 채널의 환경을 결정할 수 있다. 예를 들어, 상기 송신단으로부터 수신된 상기 신호의 주파수 변화 값, 즉, 도플러 시프트 값이 임계값 이상이라면, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 상대적으로 빠르게 변화한다고 결정할 수 있다. 다시 말해, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 고속 채널 환경이라 결정할 수 있다. 예를 들어, 상기 신호를 송신하는 단말이 상대적으로 빠른 속도로 이동하는 경우, 상기 주파수 변화 값은 임계값 이상으로 결정될 수 있으며, 그 결과, 상기 제어부 250은 상기 신호가 송신된 채널 환경을 고속 환경으로 결정할 수 있다.
또한, 상기 송신단으로부터 수신된 상기 신호의 주파수 변화 값이 임계값 미만이라면, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 상대적으로 느리게 변화한다고 결정할 수 있다. 다시 말해, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정할 수 있다. 예를 들어, 상기 신호를 송신하는 단말이 정지해 있거나 상대적으로 느린 속도로 이동하는 경우, 상기 주파수 변화 값은 임계값 미만으로 결정될 수 있으며, 그 결과, 상기 제어부 250은 상기 신호가 송신된 채널 환경을 저속 환경으로 결정할 수 있다.
이상의 실시 예에서, 제어부 250은 송신단으로부터 수신된 상기 신호의 도플러 시프트, 다시 말해, 주파수 변화 값에 기초하여 채널 환경을 결정하였으나, 현재 송신단으로부터 수신된 신호가 통과한 채널, 예를 들어, 제어 채널이 아닌, 다른 채널, 예를 들면, 데이터 채널을 통해 수신된 신호의 도플러 시프트에 기초하여 채널 환경을 결정할 수도 있다. 본 발명의 실시 예에 따른 무선 통신 시스템에 LTE 규격에 따르는 경우, 상기 데이터 채널은 PUCSH(physical uplink shared channel)를 포함할 수 있다. 또한, 상기 제어부 250은 상위의 노드(node)로 부터 상기 도플러 시프트 값을 수신할 수도 있다.
또한, 상기 송신 신호 검출부 230은 상기 제어부 250의 제어 하에, 앞서 결정된 현재의 채널 환경 정보에 기초하여, 상기 베이스 시퀀스 및 사이클릭 시프트 제거부 240을 통해 베이스 시퀀스 및 사이클릭 시프트의 제거가 완료된 i번째 수신 심볼(symbol) yi로부터 송신 신호를 검출할 수 있다. 이와 같이, 상기 송신 신호 검출부 230에 의해 상기 송신 신호가 검출되는 구체적인 과정은 아래의 도 3에서 보다 상세하게 설명될 것이다.
도 3은 본 발명의 실시 예에 따른 수신 장치에 포함된 송신 신호 검출부의 구성을 도시한다.
상기 도 3을 참조하면, 상기 수신 장치는 송신 신호 검출부 230, 베이스 시퀀스 및 사이클릭 시프트 제거부 240, 제어부 250을 포함할 수 있다.
여기에서, 상기 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 상기 도 2의 베이스 시퀀스 및 사이클릭 시프트 제거부 240에 대응된다. 이 경우, 상기 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 상기 도 2에 도시된 상기 FFT 블록 220으로부터 출력되는 신호를 입력받아 베이스 시퀀스 및 사이클릭 시프트를 제거할 수 있다. 또한, 상기 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 상기 수학식 1과 같은 수신 심볼 yi을 상기 송신 신호 검출부 230으로 출력할 수 있다.
또한, 상기 제어부 250은 상기 도 1에 도시된 제어부 150 및 상기 도 2에 도시된 제어부 250에 대응된다. 여기에서, 상기 제어부 250은 상기 도 2에 도시된 상기 도플러 시프트 확인부 260으로부터 상기 송신단으로부터 송신된 신호의 주파수 변화 값을 수신할 수 있고, 상기 신호의 주파수 변화 값을 기초로 상기 신호가 송신된 채널의 환경을 결정할 수 있다. 예를 들어, 상기 송신단으로부터 수신된 상기 신호의 주파수 변화 값이 임계값 이상이라면, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 상대적으로 빠르게 변화한다고 결정할 수 있다. 다시 말해, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 고속 채널 환경이라 결정할 수 있다. 예를 들어, 상기 신호를 송신하는 단말이 상대적으로 빠른 속도로 이동하는 경우, 상기 주파수 변화 값은 임계값 이상으로 결정될 수 있으며, 그 결과, 상기 제어부 250은 상기 신호가 송신된 채널 환경을 고속 환경으로 결정할 수 있다.
또한, 상기 송신단으로부터 수신된 상기 신호의 주파수 변화 값이 임계값 미만이라면, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 상대적으로 느리게 변화한다고 결정할 수 있다. 다시 말해, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정할 수 있다. 예를 들어, 상기 신호를 송신하는 단말이 정지해 있거나 상대적으로 느린 속도로 이동하는 경우, 상기 주파수 변화 값은 임계값 미만으로 결정될 수 있으며, 그 결과, 상기 제어부 250은 상기 신호가 송신된 채널 환경을 저속 환경으로 결정할 수 있다. 이와 같이 상기 제어부 250은 상기 신호의 주파수 변화 값으로부터 결정된 채널 환경 정보에 기초하여 상기 송신 신호 검출부 230을 제어할 수 있게 된다.
상기 도 3에서와 같이 상기 송신 신호 검출부 230은 채널 추정기 331, 채널 보상기 332, 제 1 MUX(multiplexer) 333, 상관기 334, 채널 가산 및 제곱 계산기 338, 제 2 MUX 335, 누적기 336, 비교 및 선택기 337을 포함할 수 있다.
일반적으로, 동기(coherent)식 수신기는 채널 추정을 통해 송신 신호를 복원하게 되는 바, 채널 추정 및 보상 블록을 포함하는 것을 특징으로 한다. 이에 반해, 비동기식(non-coherent) 수신기는 채널 추정을 하지 아니하고 송신 신호를 복원하게 되는 바, 상관기 등의 블록을 포함하는 것을 특징으로 한다. 본 발명의 실시 예에서, 상기 송신 신호 검출부 230은 상기 동기식 수신기의 구조 및 상기 비동기식 수신기의 구조를 통합적으로 구현한 것이다.
본 발명의 실시 예에 따라, 상기 제어부 250에 의해, 상기 신호가 송신된 채널 환경이 고속 채널 환경이라고 결정된 경우, 상기 제어부 250은 상기 송신 신호 검출부 230에 포함된 상기 채널 추정기 331, 상기 채널 보상기 332, 상기 제 1 MUX 333, 상기 상관기 334, 상기 제 2 MUX 335, 상기 비교 및 선택기 337이 각각 동작하도록 제어할 수 있다. 특히, 상기 채널 추정기 331은 상기 베이스 시퀀스 및 사이클릭 제거부 240으로부터 출력되는 상기 수신 심볼 yi에 포함된 DMRS에 기초하여, 상기 수신 심볼 yi에 포함된 데이터 심볼에 관한 채널 추정을 수행할 수 있다. 또한, 상기 채널 추정기 331은 상기 수신 심볼 yi에 포함된 데이터 심볼에 관한 채널 추정 값을 상기 채널 보상기 332로 출력할 수 있다. 여기에서, 상기 채널 보상기 332는 상기 채널 추정 값을 이용하여 상기 수신 심볼 yi에 대한 채널 보상을 수행할 수 있는데, 구체적으로, 상기 수신 심볼 yi에 상기 채널 추정 값을 곱한 결과 값을 상기 제 1 MUX 333으로 출력할 수 있다.
일반적으로 MUX는 여러 개의 신호를 받아 단일 회선으로 보내거나 단일 회선의 신호를 다시 본래의 신호로 분리하는 기능을 수행하는 장치를 의미한다. 본 발명의 실시 예에 따라, 상기 제어부 250에 의해, 상기 신호가 송신된 채널 환경이 고속 채널 환경이라 결정된 경우, 상기 제 1 MUX 333은 입력된 상기 수신 심볼 yi에 상기 채널 추정 값을 곱한 결과 값을 상기 상관기 334로 출력할 수 있다.
여기에서, 상기 상관기 334는 입력되는 상기 수신 심볼 yi에 상기 채널 추정 값을 곱한 결과 값에 대하여 상관 연산을 수행할 수 있다. 본 발명의 실시 예에 따라, 상기 수신 심볼 yi는 무선 통신 시스템에서 제어 채널(예: PUCCH)을 통해 수신될 수 있는데, 하나의 부프레임을 기준으로 심볼 yi는 14개의 심볼들을 포함할 수 있으며, 이 가운데 10개는 데이터 심볼로, 나머지 4개는 DMRS로 각각 결정될 수 있다. 이 경우, 상기 상관기 334는 상기 수신 심볼 yi에 상기 채널 추정 값을 곱한 결과 값에 코드워드(codeword)를 곱하여 누적한 결과 값을 상기 제 2 MUX로 출력할 수 있고, 상기 제 2 MUX는 상기 수신 심볼 yi에 상기 채널 추정 값을 곱한 결과 값에 코드워드(codeword)를 곱하여 누적한 결과값을 상기 비교 및 선택기 337로 출력할 수 있다. 이 경우, 상기 비교 및 선택기 337은 비교 연산을 수행함으로써, 상기 수신 심볼 yi에 상기 채널 추정 값을 곱한 결과 값에 코드 워드를 곱하여 누적한 결과 값들 중 최댓값에 대응하는 코드워드를 송신 신호로 결정할 수 있다. 이와 같은 과정을 수학식으로 정리하면 아래의 수학식 2와 같다.
Figure 112015035180782-pat00002
여기에서, 상기 i는 DMRS를 제외한 데이터 심볼의 인덱스(index)를 의미하고, 상기 yi는 i 번째 수신 심볼을 의미하고, 상기
Figure 112015035180782-pat00003
는 i 번째 수신 심볼에 대한 채널 추정 값, 상기
Figure 112015035180782-pat00004
는 k 번째 코드워드의 i 번째 심볼을 의미한다.
다시 말해, 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 고속 채널 환경이라 결정된 경우, 상기 채널 추정기 331은 상기 베이스 시퀀스 및 사이클릭 제거부 240으로부터 출력되는 상기 수신 심볼 yi에 포함된 DMRS에 기초하여, 상기 수신 심볼 yi에 포함된 데이터 심볼에 관한 채널 추정을 수행한 결과, i 번째 수신 심볼에 대한 채널 추정 값
Figure 112015035180782-pat00005
를 상기 채널 보상기 332로 출력할 수 있다. 여기에서, 상기 채널 보상기 332는 상기 채널 추정 값을 이용하여 상기 수신 심볼 yi에 대한 채널 보상을 수행한 결과,
Figure 112015035180782-pat00006
값을 상기 제 1 MUX 333으로 출력할 수 있다.
상기 제 1 MUX 333은 상기
Figure 112015035180782-pat00007
값을 상기 상관기 334로 출력할 수 있으며, 상기 상관기 334는 상관 연산을 통해
Figure 112015035180782-pat00008
값을 상기 비교 및 선택기 337로 출력할 수 있고, 상기 비교 및 선택기 337은 상기 수학식 2를 통해
Figure 112015035180782-pat00009
값들에 대한 비교 연산 결과 상기
Figure 112015035180782-pat00010
값들 가운데 최댓값에 대응하는 코드워드를 송신 신호로 결정할 수 있다.
본 발명의 다른 실시 예에 따라, 상기 제어부 250에 의해, 상기 신호가 송신된 채널 환경이 고속 채널 환경이라 결정된 경우, 본 발명의 실시 예에 따라, 하나의 부프레임을 기준으로 수신 심볼 yi 내에 포함된 10개는 데이터 심볼들을 두 개의 슬롯(slot)으로 구분하여, 5 개의 데이터 심볼 단위로 위와 같은 연산을 수행할 수 있다. 이 경우, 상기 제어부 250은 상기 누적기 336이 동작하도록 제어할 수 있는데, 상기 누적기 336은 첫 번째 슬롯에 대응하여, 상기 상관기 334로부터 출력된
Figure 112015035180782-pat00011
값과 두 번째 슬롯에 대응하여, 상기 상관기 334로부터 출력된
Figure 112015035180782-pat00012
값을 누적하여 상기 비교 및 선택기 337로 출력할 수 있다. 이 경우, 상기 비교 및 선택기 337은 전체 슬롯에 대해 누적된 값을 기준으로 상기 누적된 값들 가운데 최댓값에 대응하는 코드워드를 송신 신호로 결정할 수 있다.
본 발명의 실시 예에 따라, 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정된 경우, 상기 제어부 250은 상기 송신 신호 검출부 230에 포함된 상기 제 1 MUX 333, 상기 상관기 334, 상기 채널 가산 및 제곱 계산기 338, 상기 제 2 MUX 335, 상기 누적기 336, 상기 비교 및 선택기 337이 각각 동작하도록 제어할 수 있다.
본 발명의 실시 예에 따라, 상기 수신 심볼 yi가 제어 채널(예: PUCCH)을 통해 수신되는 경우, 상기 제어 채널의 특성에 따른 슬롯 호핑(slot hopping) 현상으로 인해, 상기 송신 신호를 결정하기 위해서는 슬롯별로 상관 연산이 수행되어야 한다. 다시 말해, 본 발명의 실시 예에 따라, 하나의 부프레임을 기준으로 수신 심볼 yi 내에 14개의 심볼이 존재하고, 이 가운데 10개는 데이터 심볼로, 나머지 4개는 DMRS로 각각 결정되는 경우, 5개의 데이터 심볼을 단위로 2개의 슬롯이 결정될 수 있다.
이 경우, 상기 제어부 250은 첫 번째 슬롯에 포함된 심볼들에 대한 상관 연산을 수행하기 위해서 상기 송신 신호 검출부 230에 포함된 상기 제 1 MUX 333, 상기 상관기 334, 상기 채널 가산 및 제곱 계산기 338, 상기 제 2 MUX 335가 동작하도록 제어할 수 있고, 두 번째 슬롯에 포함된 심볼들에 대한 상관 연산을 수행하기 위해서 상기 송신 신호 검출부 230에 포함된 상기 제 1 MUX 333, 상기 상관기 334, 상기 채널 가산 및 제곱 계산기 338, 상기 제 2 MUX 335가 반복적으로 동작하도록 제어할 수 있다. 본 발명의 실시 예에 따라, 슬롯별 상관연산을 동시에 수행하게 하기 위해서 상기 송신 신호 검출부 230에 포함된 상기 제 1 MUX 333, 상기 상관기 334, 상기 채널 가산 및 제곱 계산기 338, 상기 제 2 MUX 335가 슬롯의 수만큼 존재하도록 상기 송신 신호 검출부 230을 구현할 수도 있다.
구체적으로, 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정된 경우, 상기 제어부 250은 첫 번째 슬롯에 포함된 데이터 심볼들에 대한 상관 연산이 수행되도록 제어할 수 있다. 본 발명의 실시 예에 따라, 하나의 부프레임을 기준으로 수신 심볼 yi 내에 14개의 심볼이 존재하고, 이 가운데 10개는 데이터 심볼로, 나머지 4개는 DMRS로 각각 결정되는 경우, 첫 번째 슬롯에는 5개의 데이터 심볼과 2개의 DMRS가 포함될 수 있다. 예를 들어, 첫 번째 슬롯 가운데, 두 번째 심볼(i=1)과 여섯 번째 심볼(i=5)을 DMRS로 결정될 수 있고, 첫 번째 심볼(i=0), 세 번째 심볼(i=2), 네 번째 심볼(i=3), 다섯 번째 심볼(i=4), 일곱 번째 심볼(i=6)은 데이터 심볼로 결정될 수 있다.
이 경우, 상기 제어부 250은 베이스 시퀀스 및 사이클릭 시프트 제거부 240으로부터 출력되는 수신 심볼 yi 가운데, 첫 번째 슬롯에 포함된 데이터 심볼들만을 상기 제 1 MUX 333으로 출력할 수 있다. 다시 말해, 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 첫 번째 슬롯 가운데, 첫 번째 심볼(i=0), 세 번째 심볼(i=2), 네 번째 심볼(i=3), 다섯 번째 심볼(i=4), 일곱 번째 심볼(i=6)을 상기 제 1 MUX 333으로 출력할 수 있다.
본 발명의 실시 예에 따라, 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정된 경우, 상기 제 1 MUX 333은 상기 첫 번째 슬롯에 포함된 데이터 심볼들을 상기 상관기 334로 출력할 수 있다. 여기에서, 상기 상관기 334는 입력되는 상기 첫 번째 슬롯에 포함된 데이터 심볼들에 대하여 상관 연산을 수행할 수 있다. 다시 말해, 상기 상관기 334는 상기 첫 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱하여 누적한 결과 값을 상기 채널 가산 및 제곱 계산기 338로 출력할 수 있다.
여기에서, 상기 채널 가산 및 제곱 계산기 338은 상기 첫 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 결과값에 대해 채널 값을 가산할 수 있다. 다시 말해, 상기 첫 번째 슬롯에 포함된 DMRS의 채널 값을 상기 첫 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 결과값에 가산할 수 있다. 또한, 상기 채널 값을 가산한 결과값을 제곱한 결과값을 상기 제 2 MUX 335로 출력할 수 있고, 상기 제 2 MUX 335는 상기 채널 값을 가산한 결과값을 제곱한 결과값을 상기 누적기 336으로 출력할 수 있다.
또한, 상기 제어부 250은 두 번째 슬롯에 포함된 데이터 심볼들에 대한 상관 연산이 수행되도록 제어할 수 있다. 본 발명의 실시 예에 따라, 하나의 부프레임을 기준으로 수신 심볼 yi 내에 14개의 심볼이 존재하고, 이 가운데 10개는 데이터 심볼로, 나머지 4개는 DMRS로 각각 결정되는 경우, 두 번째 슬롯에는 5개의 데이터 심볼과 2개의 DMRS가 포함될 수 있다. 예를 들어, 두 번째 슬롯 가운데, 두 번째 심볼(i=8)과 여섯 번째 심볼(i=12)을 DMRS로 결정될 수 있고, 첫 번째 심볼(i=7), 세 번째 심볼(i=9), 네 번째 심볼(i=10), 다섯 번째 심볼(i=11), 일곱 번째 심볼(i=13)은 데이터 심볼로 결정될 수 있다.
이 경우, 상기 제어부 250은 베이스 시퀀스 및 사이클릭 시프트 제거부 240으로부터 출력되는 수신 심볼 yi 가운데, 두 번째 슬롯에 포함된 데이터 심볼들만을 상기 제 1 MUX 333으로 출력할 수 있다. 다시 말해, 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 두 번째 슬롯 가운데, 첫 번째 심볼(i=7), 세 번째 심볼(i=9), 네 번째 심볼(i=10), 다섯 번째 심볼(i=11), 일곱 번째 심볼(i=13)을 상기 제 1 MUX 333으로 출력할 수 있다.
본 발명의 실시 예에 따라, 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정된 경우, 상기 제 1 MUX 333은 상기 첫 번째 슬롯에 포함된 데이터 심볼들을 상기 상관기 334로 출력할 수 있다. 여기에서, 상기 상관기 334는 입력되는 상기 두 번째 슬롯에 포함된 데이터 심볼들에 대하여 상관 연산을 수행할 수 있다. 다시 말해, 상기 상관기 334는 상기 두 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱하여 누적한 결과 값을 상기 채널 가산 및 제곱 계산기 338로 출력할 수 있다.
여기에서, 상기 채널 가산 및 제곱 계산기 338은 상기 두 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 결과값에 대해 채널 값을 가산할 수 있다. 다시 말해, 상기 두 번째 슬롯에 포함된 DMRS의 채널 값을 상기 두 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 결과값에 가산할 수 있다. 또한, 상기 채널 값을 가산한 결과값을 제곱한 결과값을 상기 제 2 MUX 335로 출력할 수 있고, 상기 제 2 MUX 335는 상기 채널 값을 가산한 결과값을 제곱한 결과값을 상기 누적기 336으로 출력할 수 있다.
결과적으로, 상기 누적기 336은 첫 번째 슬롯에 대해 상기 제 2 MUX 335로부터 출력된 값과 두 번째 슬롯에 대해 상기 제 2 MUX 335로부터 출력된 값을 누적할 수 있다. 다시 말해, 상기 누적기 336은 첫 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 값과 첫 번째 슬롯에 포함된 DMRS의 채널 값을 가산하여 제곱한 제 1 결과값과 두 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 값과 두 번째 슬롯에 포함된 DMRS의 채널 값을 가산하여 제곱한 제 2 결과값을 가산하여 상기 비교 및 선택기 337로 출력할 수 있다. 이 경우, 상기 비교 및 선택기 337은 비교 연산을 수행함으로써, 상기 제 1 결과값과 제 2 결과값을 누적한 값들 가운데 최댓값에 대응하는 코드워드를 송신 신호로 결정할 수 있다. 이와 같은 과정을 수학식으로 정리하면 아래의 수학식 3과 같다.
Figure 112015035180782-pat00013
여기에서, 상기 i는 심볼의 인덱스를 의미하고, 상기 yi는 i 번째 수신 심볼을 의미하고, 상기
Figure 112015035180782-pat00014
는 k 번째 코드워드의 i 번째 심볼을 의미하고, 상기
Figure 112015035180782-pat00015
은 첫 번째 슬롯의 채널 값을, 상기
Figure 112015035180782-pat00016
은 두 번째 슬롯의 채널 값을 의미한다.
구체적으로, 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정된 경우, 상기 제어부 250은 첫 번째 슬롯에 포함된 데이터 심볼들에 대한 상관 연산이 수행되도록 제어할 수 있는데, 상기 제어부 250은 베이스 시퀀스 및 사이클릭 시프트 제거부 240으로부터 출력되는 수신 심볼 yi 가운데, 첫 번째 슬롯에 포함된 데이터 심볼들만을 상기 제 1 MUX 333으로 출력할 수 있다. 다시 말해, 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 첫 번째 슬롯 가운데, 첫 번째 심볼(i=0), 세 번째 심볼(i=2), 네 번째 심볼(i=3), 다섯 번째 심볼(i=4), 일곱 번째 심볼(i=6)을 상기 제 1 MUX 333으로 출력할 수 있다.
본 발명의 실시 예에 따라, 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정된 경우, 상기 제 1 MUX 333은 상기 첫 번째 슬롯에 포함된 데이터 심볼들을 상기 상관기 334로 출력할 수 있다. 여기에서, 상기 상관기 334는 입력되는 상기 첫 번째 슬롯에 포함된 데이터 심볼들에 대하여 상관 연산을 수행할 수 있다. 다시 말해, 상기 상관기 334는 상기 첫 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱하여 누적한 결과값, 다시 말해,
Figure 112015035180782-pat00017
값을 상기 채널 가산 및 제곱 계산기 338로 출력할 수 있다.
여기에서, 상기 채널 가산 및 제곱 계산기 338은
Figure 112015035180782-pat00018
값에 대해, 상기 첫 번째 슬롯에 포함된 DMRS의 채널 값의 배수 값,
Figure 112015035180782-pat00019
을 가산할 수 있다. 또한, 상기 채널 가산 및 제곱 계산기 338은 상기 가산 값을 제곱한 값,
Figure 112015035180782-pat00020
을 상기 제 2 MUX 335로 출력할 수 있고, 상기 제 2 MUX 335는 상기
Figure 112015035180782-pat00021
값을 상기 누적기 336으로 출력할 수 있다.
또한, 상기 제어부 250은 두 번째 슬롯에 포함된 데이터 심볼들에 대한 상관 연산이 수행되도록 제어할 수 있는데, 상기 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 두 번째 슬롯 가운데, 첫 번째 심볼(i=7), 세 번째 심볼(i=9), 네 번째 심볼(i=10), 다섯 번째 심볼(i=11), 일곱 번째 심볼(i=13)을 상기 제 1 MUX 333으로 출력할 수 있다.
본 발명의 실시 예에 따라, 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정된 경우, 상기 제 1 MUX 333은 상기 첫 번째 슬롯에 포함된 데이터 심볼들을 상기 상관기 334로 출력할 수 있다. 여기에서, 상기 상관기 334는 입력되는 상기 두 번째 슬롯에 포함된 데이터 심볼들에 대하여 상관 연산을 수행할 수 있다. 다시 말해, 상기 상관기 334는 상기 두 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱하여 누적한 결과값,
Figure 112015035180782-pat00022
을 상기 채널 가산 및 제곱 계산기 338로 출력할 수 있다.
여기에서, 상기 채널 가산 및 제곱 계산기 338은
Figure 112015035180782-pat00023
값에 상기 두 번째 슬롯에 포함된 DMRS의 채널 값의 배수 값,
Figure 112015035180782-pat00024
을 가산할 수 있다. 또한, 상기 가산 값을 제곱한 결과값,
Figure 112015035180782-pat00025
을 상기 제 2 MUX 335로 출력할 수 있고, 상기 제 2 MUX 335는 상기
Figure 112015035180782-pat00026
값을 상기 누적기 336으로 출력할 수 있다.
결과적으로, 상기 누적기 336은 첫 번째 슬롯에 대해 상기 제 2 MUX 335로부터 출력된 값과 두 번째 슬롯에 대해 상기 제 2 MUX 335로부터 출력된 값을 누적할 수 있다. 다시 말해, 상기 누적기 336은 첫 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 값과 첫 번째 슬롯에 포함된 DMRS의 채널 값을 가산하여 제곱한 제 1 결과값,
Figure 112015035180782-pat00027
과 두 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 값과 두 번째 슬롯에 포함된 DMRS의 채널 값을 가산하여 제곱한 제 2 결과값,
Figure 112015035180782-pat00028
을 가산하여 상기 비교 및 선택기 337로 출력할 수 있다. 이 경우, 상기 비교 및 선택기 337은 상기 수학식 3에 따라, 비교 연산을 수행함으로써, 상기 제 1 결과값과 제 2 결과값을 누적한 값들 가운데 최댓값에 대응하는 코드워드를 송신 신호로 결정할 수 있다.
도 4는 본 발명의 실시 예에 따른 수신 장치에 포함된 상관기의 구성을 도시한다. 상기 도 4는 상기 도 3에 도시된 상관기 334의 구성을 예시한다.
본 발명의 실시 예에 따라, 상기 도 3에 도시된 상관기 334는 상기 도 4에 도시된 바와 같이 상세하게 구현될 수 있다. 이 경우, 상기 상관기 334는 실수부 산출기 434a, 허수부 산출기 434b, 제 1 상관기 434c, 제 2 상관기 434d를 포함할 수 있다. 여기에서, 상기 실수부 산출기 434a는 입력되는 복소 심볼들 가운데 실수부를 상기 제 1 상관기 434c 및 제 2 상관기 434d로 각각 출력하는 기능을 수행할 수 있다. 또한, 상기 허수부 산출기 434b는 입력되는 복소 심볼들 가운데 허수부를 상기 제 1 상관기 434c 및 제 2 상관기 434d로 각각 출력하는 기능을 수행할 수 있다. 또한, 상기 제 1 상관기 434c는 상기 실수부 산출기 434a 및 상기 허수부 산출기 434b로부터 출력되는 결과값에 기초하여 상관 연산을 수행할 수 있고, 상기 제 2 상관기 434d는 상기 실수부 산출기 434a 및 상기 허수부 산출기 434b로부터 출력되는 결과값에 기초하여 상관 연산을 수행할 수 있다.
본 발명의 실시 예에 따라, 상기 제 1 상관기 434c 및 제 2 상관기 434d는 FHT(fase Hadamard transform) 구조를 적용하여 구현될 수 있으며, 도 3에 도시된 상기 제어부 250은 미리 결정된 채널 환경 정보에 따라, 상기 상관기 334의 동작을 달리 제어할 수 있다. 다시 말해, 송신단으로부터 신호가 송신된 채널 환경이 고속 채널 환경인지 또는 저속 채널 환경인지 여부에 따라 상기 제어부 250은 상기 상관기 334의 동작을 달리 제어할 수 있다. 아래에서는, 수신 심볼 yi에 대하여 슬롯별로 상관 연산을 수행한다는 전제 하에 채널 환경에 따라 상기 상관기 334가 달리 동작하는 예를 상세하게 설명할 것이다.
본 발명의 실시 예에 따라, 상기 도 3에 도시된 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 고속 채널 환경이라 결정된 경우, 상기 제어부 250은 상기 송신 신호 검출부 230에 포함된 상기 채널 추정기 331, 상기 채널 보상기 332, 상기 제 1 MUX 333, 상기 상관기 334, 상기 제 2 MUX 335, 누적기 336, 상기 비교 및 선택기 337이 각각 동작하도록 제어할 수 있다. 특히, 상기 채널 추정기 331은 상기 베이스 시퀀스 및 사이클릭 제거부 240으로부터 출력되는 상기 수신 심볼 yi에 포함된 DMRS에 기초하여, 상기 수신 심볼 yi에 포함된 데이터 심볼에 관한 채널 추정을 수행할 수 있다. 또한, 상기 채널 추정기 331은 상기 수신 심볼 yi에 포함된 데이터 심볼에 관한 채널 추정 값,
Figure 112015035180782-pat00029
을 상기 채널 보상기 332로 출력할 수 있다. 여기에서, 상기 채널 보상기 332는 상기 채널 추정 값을 이용하여 상기 수신 심볼 yi에 대한 채널 보상을 수행할 수 있는데, 구체적으로, 상기 수신 심볼 yi에 상기 채널 추정 값을 곱한 결과값,
Figure 112015035180782-pat00030
을 상기 제 1 MUX 333으로 출력할 수 있다. 이 경우, 상기 제 1 MUX 333은 입력된 상기
Figure 112015035180782-pat00031
값을 상기 상관기 334로 출력할 수 있다.
본 발명의 실시 예에 따라, 상기 제어부 250에 의해, 상기 신호가 송신된 채널 환경이 고속 채널 환경이라 결정된 경우, 상기 제어부 250은 상기 상관기 334에 포함된 실수부 산출기 434a 및 제 1 상관기 434c가 각각 동작하도록 제어할 수 있다. 이 경우, 상기 제 1 MUX 333으로부터 출력된 상기
Figure 112015035180782-pat00032
값은 상기 실수부 산출기 434a로 입력될 수 있고, 상기 실수부 산출기 434a는 상기
Figure 112015035180782-pat00033
값 가운데 실수부를 산출하여 상기 제 1 상관기 434c로 출력할 수 있다.
여기에서, 상기 제 1 상관기 434c는 첫 번째 슬롯에 포함된 데이터 심볼들에 대한 상관 연산을 수행한 결과,
Figure 112015035180782-pat00034
값을 제 2 MUX 335로 출력할 수 있고, 상기 제 2 MUX 335는 상기
Figure 112015035180782-pat00035
값을 상기 누적기 336으로 출력할 수 있다.
또한, 상기 제 1 상관기 434c는 두 번째 슬롯에 포함된 데이터 심볼들에 대한 상관 연산을 수행한 결과,
Figure 112015035180782-pat00036
값을 제 2 MUX 335로 출력할 수 있고, 상기 제 2 MUX 335는 상기
Figure 112015035180782-pat00037
값을 상기 누적기 336으로 출력할 수 있다.
이에 따라, 상기 누적기 336은 각각의 슬롯별로 산출된 상관 연산 결과에 따른
Figure 112015035180782-pat00038
값 및
Figure 112015035180782-pat00039
값을 누적하여 상기 비교 및 선택기 337로 출력할 수 있고, 상기 비교 및 선택기 337은 상기 누적 값에 대한 비교 연산 결과, 상기 누적 값들 가운데 최댓값에 대응하는 코드워드를 송신 신호로 결정할 수 있다.
본 발명의 실시 예에 따라, 상기 제어부 250에 의해 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정된 경우, 상기 제어부 250은 상기 송신 신호 검출부 230에 포함된 상기 제 1 MUX 333, 상기 상관기 334, 상기 채널 가산 및 제곱 계산기 338, 상기 제 2 MUX 335, 상기 누적기 336, 상기 비교 및 선택기 337이 각각 동작하도록 제어할 수 있다.
먼저, 상기 제어부 250은 첫 번째 슬롯에 포함된 데이터 심볼들에 대한 상관 연산이 수행되도록 제어할 수 있다. 본 발명의 실시 예에 따라, 하나의 부프레임을 기준으로 수신 심볼 yi 내에 14개의 심볼이 존재하고, 이 가운데 10개는 데이터 심볼로, 나머지 4개는 DMRS로 각각 결정되는 경우, 첫 번째 슬롯에는 5개의 데이터 심볼과 2개의 DMRS가 포함될 수 있다. 예를 들어, 첫 번째 슬롯 가운데, 두 번째 심볼(i=1)과 여섯 번째 심볼(i=5)을 DMRS로 결정될 수 있고, 첫 번째 심볼(i=0), 세 번째 심볼(i=2), 네 번째 심볼(i=3), 다섯 번째 심볼(i=4), 일곱 번째 심볼(i=6)은 데이터 심볼로 결정될 수 있다.
이 경우, 상기 제어부 250은 베이스 시퀀스 및 사이클릭 시프트 제거부 240으로부터 출력되는 수신 심볼 yi 가운데, 첫 번째 슬롯에 포함된 데이터 심볼들만을 상기 제 1 MUX 333으로 출력할 수 있다. 다시 말해, 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 첫 번째 슬롯 가운데, 첫 번째 심볼(i=0), 세 번째 심볼(i=2), 네 번째 심볼(i=3), 다섯 번째 심볼(i=4), 일곱 번째 심볼(i=6)을 상기 제 1 MUX 333으로 출력할 수 있고, 상기 제 1 MUX 333은 상기 첫 번째 슬롯에 포함된 데이터 심볼들, yi를 상기 상관기 334로 출력할 수 있다.
여기에서, 상기 상관기 334는 입력되는 상기 첫 번째 슬롯에 포함된 데이터 심볼들에 대하여 상관 연산을 수행할 수 있다. 다시 말해, 상기 상관기 334는 상기 첫 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱하여 누적한 결과값,
Figure 112015035180782-pat00040
을 산출할 수 있다. 여기에서, 상기
Figure 112015035180782-pat00041
값은
Figure 112015035180782-pat00042
값과 동치 관계에 있고, 여기에서, 상기
Figure 112015035180782-pat00043
값은
Figure 112015035180782-pat00044
값과 동치 관계에 있으며, 상기
Figure 112015035180782-pat00045
값은
Figure 112015035180782-pat00046
값과 동치 관계에 있다. 따라서, 상기 제어부 250은 이와 같은 동치 관계에 기초하여 상기 상관기 334의 동작을 제어할 수 있다.
구체적으로, 상기 제 1 MUX 333으로부터 출력되는 데이터 심볼들 yi는 각각 상기 실부수 산출기 434a 및 상기 허수부 산출기 434b로 각각 입력될 수 있으며, 상기 실수부 산출기 434a는 상기 데이터 심볼들 yi 가운데 실수부,
Figure 112015035180782-pat00047
를 상기 제 1 상관기 434c 및 상기 제 2 상관기 434d로 각각 출력할 수 있다. 또한, 상기 허수부 산출기 434b는 상기 데이터 심볼들 yi 가운데 허수부,
Figure 112015035180782-pat00048
를 상기 제 1 상관기 434c 및 상기 제 2 상관기 434d로 각각 출력할 수 있다.
여기에서, 상기 제 1 상관기 434c는 상기 실수부 산출기 434a로부터 출력되는
Figure 112015035180782-pat00049
값 및 상기 허수부 산출기 434b로부터 출력되는
Figure 112015035180782-pat00050
값에 대해 곱셈 및 덧셈 연산을 조합한 결과,
Figure 112015035180782-pat00051
값, 다시 말해,
Figure 112015035180782-pat00052
값을 산출할 수 있다.
또한, 상기 제 2 상관기 434d는 상기 실수부 산출기 434a로부터 출력되는
Figure 112015035180782-pat00053
값 및 상기 허수부 산출기 434b로부터 출력되는
Figure 112015035180782-pat00054
값에 대해 곱셈 및 덧셈 연산을 조합한 결과,
Figure 112015035180782-pat00055
값, 다시 말해,
Figure 112015035180782-pat00056
값을 산출할 수 있다. 그 결과, 상기 상관기 333은 상기
Figure 112015035180782-pat00057
값 및 상기
Figure 112015035180782-pat00058
값을 가산하여 상기 채널 가산 및 제곱 계산기 338로 출력할 수 있다.
여기에서, 상기 채널 가산 및 제곱 계산기 338은 상기
Figure 112015035180782-pat00059
값 및 상기
Figure 112015035180782-pat00060
값을 가산한 값에 상기 첫 번째 슬롯에 포함된 DMRS의 채널 값을 가산할 수 있다. 또한, 상기 가산 값을 제곱한 결과값
Figure 112015035180782-pat00061
을 상기 제 2 MUX 335로 출력할 수 있고, 상기 제 2 MUX 335는 상기 채널 값을 가산한 결과값을 제곱한 결과값을 상기 누적기 336으로 출력할 수 있다.
또한, 상기 제어부 250은 두 번째 슬롯에 포함된 데이터 심볼들에 대한 상관 연산이 수행되도록 제어할 수 있다. 본 발명의 실시 예에 따라, 하나의 부프레임을 기준으로 수신 심볼 yi 내에 14개의 심볼이 존재하고, 이 가운데 10개는 데이터 심볼로, 나머지 4개는 DMRS로 각각 결정되는 경우, 두 번째 슬롯에는 5개의 데이터 심볼과 2개의 DMRS가 포함될 수 있다. 예를 들어, 두 번째 슬롯 가운데, 두 번째 심볼(i=8)과 여섯 번째 심볼(i=12)을 DMRS로 결정될 수 있고, 첫 번째 심볼(i=7), 세 번째 심볼(i=9), 네 번째 심볼(i=10), 다섯 번째 심볼(i=11), 일곱 번째 심볼(i=13)은 데이터 심볼로 결정될 수 있다.
이 경우, 상기 제어부 250은 베이스 시퀀스 및 사이클릭 시프트 제거부 240으로부터 출력되는 수신 심볼 yi 가운데, 두 번째 슬롯에 포함된 데이터 심볼들만을 상기 제 1 MUX 333으로 출력할 수 있다. 다시 말해, 베이스 시퀀스 및 사이클릭 시프트 제거부 240은 두 번째 슬롯 가운데, 첫 번째 심볼(i=7), 세 번째 심볼(i=9), 네 번째 심볼(i=10), 다섯 번째 심볼(i=11), 일곱 번째 심볼(i=13)을 상기 제 1 MUX 333으로 출력할 수 있고, 상기 제 1 MUX 333은 상기 두 번째 슬롯에 포함된 데이터 심볼들, yi를 상기 상관기 334로 출력할 수 있다.
여기에서, 상기 상관기 334는 입력되는 상기 두 번째 슬롯에 포함된 데이터 심볼들에 대하여 상관 연산을 수행할 수 있다. 다시 말해, 상기 상관기 334는 상기 두 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱하여 누적한 결과값,
Figure 112015035180782-pat00062
을 산출할 수 있다. 여기에서, 상기
Figure 112015035180782-pat00063
값은
Figure 112015035180782-pat00064
값과 동치 관계에 있고, 여기에서, 상기
Figure 112015035180782-pat00065
값은
Figure 112015035180782-pat00066
값과 동치 관계에 있으며, 상기
Figure 112015035180782-pat00067
값은
Figure 112015035180782-pat00068
값과 동치 관계에 있다. 따라서, 상기 제어부 250은 이와 같은 동치 관계에 기초하여 상기 상관기 334의 동작을 제어할 수 있다.
구체적으로, 상기 제 1 MUX 333으로부터 출력되는 데이터 심볼들 yi는 각각 상기 실부수 산출기 434a 및 상기 허수부 산출기 434b로 각각 입력될 수 있으며, 상기 실수부 산출기 434a는 상기 데이터 심볼들 yi 가운데 실수부,
Figure 112015035180782-pat00069
를 상기 제 1 상관기 434c 및 상기 제 2 상관기 434d로 각각 출력할 수 있다. 또한, 상기 허수부 산출기 434b는 상기 데이터 심볼들 yi 가운데 허수부,
Figure 112015035180782-pat00070
를 상기 제 1 상관기 434c 및 상기 제 2 상관기 434d로 각각 출력할 수 있다.
여기에서, 상기 제 1 상관기 434c는 상기 실수부 산출기 434a로부터 출력되는
Figure 112015035180782-pat00071
값 및 상기 허수부 산출기 434b로부터 출력되는
Figure 112015035180782-pat00072
값에 대해 곱셈 및 덧셈 연산을 조합한 결과,
Figure 112015035180782-pat00073
값, 다시 말해,
Figure 112015035180782-pat00074
값을 산출할 수 있다.
또한, 상기 제 2 상관기 434d는 상기 실수부 산출기 434a로부터 출력되는
Figure 112015035180782-pat00075
값 및 상기 허수부 산출기 434b로부터 출력되는
Figure 112015035180782-pat00076
값에 대해 곱셈 및 덧셈 연산을 조합한 결과,
Figure 112015035180782-pat00077
값, 다시 말해,
Figure 112015035180782-pat00078
값을 산출할 수 있다. 그 결과, 상기 상관기 333은 상기
Figure 112015035180782-pat00079
값 및 상기
Figure 112015035180782-pat00080
값을 가산하여 상기 채널 가산 및 제곱 계산기 338로 출력할 수 있다.
여기에서, 상기 채널 가산 및 제곱 계산기 338은 상기
Figure 112015035180782-pat00081
값 및 상기
Figure 112015035180782-pat00082
값을 가산한 값에 상기 두 번째 슬롯에 포함된 DMRS의 채널 값을 가산할 수 있다. 또한, 상기 가산 값을 제곱한 결과값
Figure 112015035180782-pat00083
을 상기 제 2 MUX 335로 출력할 수 있고, 상기 제 2 MUX 335는 상기 채널 값을 가산한 결과값을 제곱한 결과값을 상기 누적기 336으로 출력할 수 있다.
결과적으로, 상기 누적기 336은 첫 번째 슬롯에 대해 상기 제 2 MUX 335로부터 출력된 값과 두 번째 슬롯에 대해 상기 제 2 MUX 335로부터 출력된 값을 누적할 수 있다. 다시 말해, 상기 누적기 336은 첫 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 값과 첫 번째 슬롯에 포함된 DMRS의 채널 값을 가산하여 제곱한 제 1 결과값,
Figure 112015035180782-pat00084
과 두 번째 슬롯에 포함된 각각의 데이터 심볼들에 대해 코드 워드를 곱한 값과 두 번째 슬롯에 포함된 DMRS의 채널 값을 가산하여 제곱한 제 2 결과값,
Figure 112015035180782-pat00085
을 가산하여 상기 비교 및 선택기 337로 출력할 수 있다. 이 경우, 상기 비교 및 선택기 337은 상기 수학식 3에 따라, 비교 연산을 수행함으로써, 상기 제 1 결과값과 제 2 결과값을 누적한 값 가운데 최댓값에 대응하는 코드워드를 송신 신호로 결정할 수 있다.
도 5는 본 발명의 실시 예에 따른 수신 장치의 동작에 관한 순서도를 도시한다.
먼저, 501단계에서, 상기 도 1에 도시된 트랜시버 110은 송신단으로부터 신호를 수신할 수 있다. 이 경우, 상기 송신단으로부터 수신된 수신 신호를 상기 도 1에 도시된 송신 신호 검출부 130으로 출력할 수 있다.
다음으로, 503단계에서, 상기 송신 신호 검출부 130에 포함된 제 1 상관기 134c는 제 1 상관 연산을 수행할 수 있고, 상기 제 1 상관 연산의 수행 결과 가운데 실수부(real part)를 결정할 수 있다. 다시 말해, 상기 제 1 상관기 134c는 상기 트랜시버 110으로부터 출력된 수신 신호 또는 수신 심볼에 대해 제 1 상관 연산을 수행하고, 상기 제 1 상관 연산의 수행 결과 가운데 실수부를 결정하여, 상기 제어부 150으로 출력할 수 있다.
또한, 505단계에서, 상기 송신 신호 검출부 130에 포함된 제 2 상관기 134d는 제 2 상관 연산을 수행할 수 있고, 상기 제 2 상관 연산의 수행 결과 가운데 허수부(imaginary part)를 결정할 수 있다. 다시 말해, 상기 제 2 상관기 134d는 상기 트랜시버 110으로부터 출력된 수신 신호 또는 수신 심볼에 대해 제 2 상관 연산을 수행하고, 상기 제 2 상관 연산의 수행 결과 가운데 허수부를 결정하여, 상기 제어부 150으로 출력할 수 있다.
마지막으로, 507단계에서, 상기 제어부 150은 채널 변화율과 상기 실수부 및 상기 허수부에 기초하여, 송신 신호를 검출할 수 있다. 본 발명의 실시 예에 따라, 상기 채널 변화율이 임계값 이상인 경우, 상기 실수부에 기초하여 송신 신호를 검출할 수 있고, 상기 채널 변화율이 임계값 미만인 경우, 상기 실수부 및 허수부의 조합에 기초하여 송신 신호를 검출할 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 수신 장치의 동작에 관한 순서도를 도시한다.
먼저, 601단계에서, 도플러 시프트가 결정될 수 있다. 본 발명의 실시 예에 따라, 상기 도 2에 도시된 상기 도플러 시프트 확인부 260은 송신단으로부터 수신된 신호의 주파수 변화를 확인함으로써, 상기 도플러 시프트를 결정할 수 있다.
다음으로, 603단계에서, 상기 도 3에 도시된 제어부 250(또는 상기 도 1에 도시된 제어부 150)은 상기 도플러 시프트가 임계값 이상인지 여부를 결정할 수 있다. 결정된 상기 도플러 시프트, 다시 말해, 상기 송신단으로부터 수신된 상기 신호의 주파수 변화 값이 임계값 이상이라면, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 상대적으로 빠르게 변화한다고 결정할 수 있다. 다시 말해, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 고속 채널 환경이라 결정할 수 있고, 이 경우, 605단계로 진행될 수 있다.
만약, 결정된 상기 도플러 시프트, 다시 말해, 상기 송신단으로부터 수신된 상기 신호의 주파수 변화 값이 임계값 미만이라면, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 상대적으로 느리게 변화한다고 결정할 수 있다. 다시 말해, 상기 제어부 250은 상기 신호가 송신된 채널 환경이 저속 채널 환경이라 결정할 수 있고, 이 경우, 615단계로 진행될 수 있다.
먼저, 605단계로 진행되는 경우, 상기 605단계에서는 송신 신호 검출부 230(또는 도 1에 도시된 송신 신호 검출부 130)에 의하여, 수신 심볼이 검출될 수 있다.
또한, 607단계에서, 상기 송신 신호 검출부 230에 포함된 채널 추정기 331은 상기 수신 심볼에 포함된 DMRS에 기초하여, 상기 수신 심볼에 포함된 데이터 심볼에 관한 채널 추정을 수행할 수 있다. 이 경우, 상기 채널 추정기 331은 상기 수신 심볼에 포함된 데이터 심볼에 관한 채널 추정 값을 상기 송신 신호 검출부 230에 포함된 상기 채널 보상기 332로 출력할 수 있다.
다음으로, 609단계에서, 상기 채널 보상기 332는 상기 채널 추정 값을 이용하여 상기 수신 심볼에 대한 채널 보상을 수행할 수 있는데, 구체적으로, 상기 수신 심볼에 상기 채널 추정 값을 곱한 결과값을 상기 송신 신호 검출부 230에 포함된 상관기 334로 출력할 수 있다.
또한, 611단계에서, 상기 상관기 334는 상기 수신 심볼에 상기 채널 추정 값을 곱한 결과값에 대하여 상관 연산을 수행할 수 있다. 다시 말해, 상기 상관기 334는 상기 수신 심볼에 상기 채널 추정 값을 곱한 상기 결과값에 코드 워드를 곱하여 누적한 결과값을 상기 송신 신호 검출부 230에 포함된 비교 및 선택기 337로 출력할 수 있다.
다음으로, 613 단계에서, 상기 비교 및 선택기 337은 비교 연산을 수행함으로써, 상기 수신 심볼에 상기 채널 추정 값을 곱한 결과값에 코드 워드를 곱하여 누적한 값 가운데 최댓값에 대응되는 코드워드를 송신 신호로 결정될 수 있다.
상기 603단계에서, 상기 615단계로 진행되는 경우, 상기 615단계에서, 송신 신호 검출부 230(또는 도 1에 도시된 송신 신호 검출부 130)에 의하여, 수신 심볼이 검출될 수 있다. 이 경우, 상기 수신 심볼은 슬롯을 단위로 구분될 수 있으며, 상기 수신 심볼들 가운데 일부는 제 1 슬롯에 포함될 수 있고, 상기 수신 심볼들 가운데 나머지 일부는 제 2 슬롯에 포함될 수 있다.
다음으로, 617단계에서, 상기 도 4에 포함된 제 1 상관기 434c는 제 1 상관 연산을 수행할 수 있고, 상기 제 1 상관 연산의 결과값 가운데 실수부를 결정하여 상기 도 3에 도시된 채널 가산 및 제곱 계산기 338로 출력할 수 있다. 다시 말해, 상기 제 1 상관기 434c는 본 발명의 실시 예에 따라, 상기 수신 심볼들 가운데 상기 제 1 슬롯에 포함된 데이터 심볼들 각각에 코드 워드를 곱하여 누적한 결과값의 실수부를 상기 채널 가산 및 제곱 계산기 338로 출력할 수 있다.
또한, 619단계에서, 상기 도 4에 포함된 제 2 상관기 434d는 제 2 상관 연산을 수행할 수 있고, 상기 제 2 상관 연산의 결과값 가운데 허수부를 결정하여 상기 도 3에 도시된 채널 가산 및 제곱 계산기 338로 출력할 수 있다. 다시 말해, 상기 제 2 상관기 434d는 본 발명의 실시 예에 따라, 상기 수신 심볼들 가운데 상기 제 1 슬롯에 포함된 데이터 심볼들 각각에 코드 워드를 곱하여 누적한 결과값의 허수부를 상기 도 3에 포함된 채널 가산 및 제곱 계산기 338로 출력할 수 있다.
다음으로, 621단계에서, 채널 가산 및 제곱 계산기 338은 채널 가산 및 제곱 연산을 수행할 수 있다. 다시 말해, 상기 채널 가산 및 제곱 계산기 338은 상기 제 1 슬롯에 포함된 데이터 심볼들 각각에 코드 워드를 곱하여 누적한 결과값의 실수부와 상기 제 1 슬롯에 포함된 데이터 심볼들 각각에 코드 워드를 곱하여 누적한 결과값의 허수부를 가산한 제 1 값을 결정할 수 있고, 상기 제 1 값에 상기 제 1 슬롯에 포함된 DMRS의 채널 값을 가산한 제 2 값을 결정한 후, 상기 제 2 값의 제곱값을 결정할 수 있다. 이 경우, 상기 채널 가산 및 제곱 계산기 338은 상기 제곱값을 누적기 336으로 출력할 수 있다.
다음으로, 623단계에서, 상기 제어부 250은 현재 연산이 첫 번째 슬롯에서 수행된 것인지 여부를 판단할 수 있다. 본 발명의 실시 예에 따라, 상기 연산이 제 1 슬롯에서 수행되었는지 여부를 결정할 수 있다. 이때, 상기 연산이 제 1 슬롯에서 수행된 경우, 625단계로 진행될 수 있고, 상기 연산이 제 1 슬롯에서 수행되지 않은 경우, 상기 615단계로 다시 진행하여 제 2 슬롯에 대한 연산을 615단계 내지 621단계에 따라 수행할 수 있다. 그 결과, 상기 누적기 336은 제 1 슬롯에 대하여 산출된 제곱값과 제 2 슬롯에 대하여 산출된 제곱값을 누적하여 상기 비교 및 선택기로 출력할 수 있다.
상기 623단계에서, 상기 625단계로 진행되는 경우, 상기 비교 및 선택기 337은 비교 연산을 수행함으로써, 제 1 슬롯에 대하여 산출된 제곱값과 제 2 슬롯에 대하여 산출된 제곱값을 누적한 결과 값 가운데 최댓값에 대응되는 코드워드를 송신 신호로 결정할 수 있다.
도 7은 본 발명의 실시 예에 따른 수신 장치들 간의 성능을 비교한 그래프를 도시한다.
상기 도 7은 본 발명의 실시 예에 따라 저속의 채널 환경에서 수신 장치들 간의 성능을 비교한 그래프이다. 상기 도 7에서 가로축은 신호대잡음비(signal to noise ratio, SNR)을 의미하고, 세로축은 비트 에러율(bit error rate, BER)을 의미한다. 상기 도 7을 참조하면, 저속의 채널 환경에서, 비동기식(non-coherent) 수신 방식의 비트 에러율이 동기식(coherent) 수신 방식의 비트 에러율에 비해 낮음을 알 수 있다. 이와 같이 본 발명의 실시 예에 따라, 저속의 채널 환경에서, 상기 도 3의 상관기 334 가운데, 비동기식 방식으로 송신 신호를 검출함으로써, 우수한 수신 성능을 구현할 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 수신 장치들 간의 성능을 비교한 그래프를 도시한다.
상기 도 8은 본 발명의 실시 예에 따라 고속의 채널 환경에서 수신 장치들 간의 성능을 비교한 그래프이다. 상기 도 8에서 가로축은 신호대잡음비(SNR)을 의미하고, 세로축은 비트 에러율(BER)을 의미한다. 상기 도 8을 참조하면, 고속의 채널 환경에서, 동기식(coherent) 수신 방식의 비트 에러율이 비동기식(non-coherent) 수신 방식의 비트 에러율에 비해 낮음을 알 수 있다. 이와 같이 본 발명의 실시 예에 따라, 고속의 채널 환경에서, 상기 도 3의 상관기 334 가운데, 동기식 방식으로 송신 신호를 검출함으로써, 우수한 수신 성능을 구현할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나 본 발명은 상기의 실시 예에 한정되는 것은 아니며 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 본 발명의 실시 예에 따른 동작들은 단일의 프로세서에 의해 그 동작이 구현될 수 있을 것이다. 이러한 경우 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령이 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판단 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM이나 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 본 발명에서 설명된 기지국 또는 릴레이의 전부 또는 일부가 컴퓨터 프로그램으로 구현된 경우 상기 컴퓨터 프로그램을 저장한 컴퓨터 판독 가능 기록 매체도 본 발명에 포함된다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (20)

  1. 무선 통신 시스템에서 수신 장치에 있어서,
    트랜시버(transceiver);
    상관기(correlator)를 포함하는 검출부; 및
    제어부를 포함하고,
    상기 제어부는,
    도플러 쉬프트(doppler shift) 값이 임계 값보다 크거나 같으면, 상기 수신 장치와 송신 장치 사이의 측정된 채널 및 상기 송신 장치로부터 수신된 신호를 상기 상관기에 입력하고, 상기 상관기에서 제1 상관 연산을 수행하며,
    상기 도플러 쉬프트 값이 상기 임계 값보다 작으면, 상기 신호를 상기 상관기에 입력하고, 상기 상관기에서 상기 제1 상관 연산 및 제2 상관 연산을 수행하며,
    상기 제1 상관 연산 및 상기 제2 상관 연산을 통해 결정된 적어도 하나의 값을 이용하여 상기 검출부에서 상기 신호를 검출하도록 구성되고,
    상기 수신 장치와 상기 송신 장치 사이의 상기 채널의 상기 도플러 쉬프트 값은 상기 송신 장치로부터 수신된 상기 신호에 기초하여 결정되는,
    수신 장치.
  2. 청구항 1에 있어서,
    상기 검출부는,
    상기 신호에 포함된 기준 심볼(reference symbol)에 기초하여 상기 신호에 포함된 데이터 심볼의 채널을 추정하고,
    채널 추정 값을 사용하여 상기 신호에 대한 채널 보상을 수행하도록 구성된,
    수신 장치.
  3. 청구항 2에 있어서,
    상기 상관기는,
    상기 제1 상관 연산의 결과 중 실수 부분을 결정하도록 구성되는,
    수신 장치.
  4. 청구항 3에 있어서,
    상기 상관기는,
    상기 신호의 상기 도플러 쉬프트 값이 상기 임계 값보다 크거나 같으면, 상기 채널 보상이 수행된 상기 신호에 코드 워드들을 곱하여 획득된 누적 결과 값들을 계산함으로써 상기 제1 상관 연산을 수행하고,
    상기 누적 결과 값들 각각에 대한 실수 부분 값들을 결정하도록 구성된,
    수신 장치.
  5. 청구항 4에 있어서,
    상기 검출부는,
    상기 누적 결과 값들의 상기 실수 부분 값들 중 최대 값들에 대응하는 코드 워드를 상기 신호로 결정하도록 구성된,
    수신 장치.
  6. 청구항 1에 있어서,
    상기 상관기는,
    상기 제1 상관 연산의 결과 중 실수 부분을 결정하고,
    상기 제2 상관 연산의 결과 중 허수 부분을 결정하도록 구성된,
    수신 장치.
  7. 청구항 6에 있어서,
    상기 상관기는,
    상기 도플러 쉬프트 값이 상기 임계 값보다 작으면,
    상기 신호에 코드 워드들을 곱하여 얻은 누적 결과 값들을 계산함으로써 상기 제1 상관 연산을 수행하고, 상기 누적 결과 값들 각각에 대한 실수 부분 값들을 결정하고,
    상기 신호에 상기 코드 워드들을 곱하여 얻은 상기 누적 결과 값들을 계산함으로써 상기 제2 상관 연산을 수행하고, 상기 누적 결과 값들 각각에 대한 허수 부분 값을 결정하도록 구성된,
    수신 장치.
  8. 청구항 7에 있어서,
    상기 검출부는,
    상기 신호에 포함된 기준 심볼의 채널 값 및 각각의 실수 부분 값을 더하도록 구성된,
    수신 장치.
  9. 청구항 8에 있어서,
    상기 검출부는,
    상기 채널 값 및 각각의 허수 부분 값을 더하도록 구성된,
    수신 장치.
  10. 청구항 7에 있어서,
    상기 검출부는,
    상기 누적 결과 값들의 상기 실수 부분 값들 및 상기 누적 결과 값들의 상기 허수 부분 값들 중 최대 값에 대응하는 코드 워드를 상기 신호로 결정하도록 구성된,
    수신 장치.
  11. 무선 통신 시스템에서 수신 장치의 동작 방법에 있어서,
    도플러 쉬프트(doppler shift) 값이 임계 값보다 크거나 같으면, 상기 수신 장치와 송신 장치 사이의 측정된 채널 및 상기 송신 장치로부터 수신된 신호를 상관 회로에 입력하고, 상기 상관 회로에서 제1 상관 연산을 수행하는 과정과,
    상기 도플러 쉬프트 값이 상기 임계 값보다 작으면, 상기 신호를 상기 상관 회로에 입력하고, 상기 상관 회로에서 상기 제1 상관 연산 및 제2 상관 연산을 수행하는 과정과,
    상기 제1 상관 연산 및 상기 제2 상관 연산을 통해 결정된 적어도 하나의 값을 이용하여 검출 회로에서 상기 신호를 검출하는 과정을 포함하고,
    상기 수신 장치와 상기 송신 장치 사이의 상기 채널의 상기 도플러 쉬프트 값은 상기 송신 장치로부터 수신된 상기 신호에 기초하여 결정되는,
    방법.
  12. 청구항 11에 있어서,
    상기 신호에 포함된 기준 심볼(reference symbol)에 기초하여 상기 신호에 포함된 데이터 심볼의 채널을 추정하는 과정과,
    채널 추정 값을 사용하여 상기 신호에 대한 채널 보상을 수행하는 과정을 더 포함하는,
    방법.
  13. 청구항 12에 있어서,
    상기 제1 상관 연산을 수행하는 과정은,
    상기 제1 상관 연산의 결과 중 실수 부분을 결정하는 과정을 포함하는,
    방법.
  14. 청구항 13에 있어서,
    상기 제1 상관 연산의 결과 중 실수 부분을 결정하는 과정은,
    상기 신호의 상기 도플러 쉬프트 값이 상기 임계 값보다 크거나 같으면, 상기 채널 보상이 수행된 상기 신호에 코드 워드들을 곱하여 획득된 누적 결과 값들을 계산함으로써 상기 제1 상관 연산을 수행하는 과정과,
    상기 누적 결과 값들 각각에 대한 실수 부분 값들을 결정하는 과정을 포함하는,
    방법.
  15. 청구항 14에 있어서,
    상기 신호를 검출하는 과정은,
    상기 누적 결과 값들의 상기 실수 부분 값들 중 최대 값들에 대응하는 코드 워드를 상기 신호로 결정하는 과정을 포함하는,
    방법.
  16. 청구항 11에 있어서,
    상기 제1 상관 연산의 결과 중 실수 부분을 결정하는 과정과,
    상기 제2 상관 연산의 결과 중 허수 부분을 결정하는 과정을 더 포함하는,
    방법.
  17. 청구항 16에 있어서,
    상기 제1 상관 연산의 결과 중 실수 부분을 결정하는 과정은, 상기 도플러 쉬프트 값이 상기 임계 값보다 작으면, 상기 신호에 코드 워드들을 곱하여 얻은 누적 결과 값들을 계산함으로써 상기 제1 상관 연산을 수행하는 과정과, 상기 누적 결과 값들 각각에 대한 실수 부분 값들을 결정하는 과정을 포함하고,
    상기 제2 상관 연산의 결과 중 허수 부분을 결정하는 과정은, 상기 도플러 쉬프트 값이 상기 임계 값보다 작으면, 상기 신호에 상기 코드 워드들을 곱하여 얻은 상기 누적 결과 값들을 계산함으로써 상기 제2 상관 연산을 수행하는 과정과, 상기 누적 결과 값들 각각에 대한 허수 부분 값을 결정하는 과정을 포함하는,
    방법.
  18. 청구항 17에 있어서,
    상기 신호에 포함된 기준 심볼의 채널 값 및 각각의 실수 부분 값을 더하는 과정을 더 포함하는,
    방법.
  19. 청구항 18에 있어서,
    상기 채널 값 및 각각의 허수 부분 값을 더하는 과정을 더 포함하는,
    방법.
  20. 청구항 17에 있어서,
    상기 신호를 검출하는 과정은,
    상기 누적 결과 값들의 상기 실수 부분 값들 및 상기 누적 결과 값들의 상기 허수 부분 값들 중 최대 값에 대응하는 코드 워드를 상기 신호로 결정하는 과정을 포함하는,
    방법.
KR1020150050781A 2015-04-10 2015-04-10 송신 신호를 검출하기 위한 장치 및 방법 KR102240281B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150050781A KR102240281B1 (ko) 2015-04-10 2015-04-10 송신 신호를 검출하기 위한 장치 및 방법
EP16776851.4A EP3282657B1 (en) 2015-04-10 2016-04-06 Device and method for detecting transmission signal
US15/565,575 US10348522B2 (en) 2015-04-10 2016-04-06 Device and method for detecting transmission signal
PCT/KR2016/003589 WO2016163748A1 (ko) 2015-04-10 2016-04-06 송신 신호를 검출하기 위한 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150050781A KR102240281B1 (ko) 2015-04-10 2015-04-10 송신 신호를 검출하기 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160121161A KR20160121161A (ko) 2016-10-19
KR102240281B1 true KR102240281B1 (ko) 2021-04-14

Family

ID=57071948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150050781A KR102240281B1 (ko) 2015-04-10 2015-04-10 송신 신호를 검출하기 위한 장치 및 방법

Country Status (4)

Country Link
US (1) US10348522B2 (ko)
EP (1) EP3282657B1 (ko)
KR (1) KR102240281B1 (ko)
WO (1) WO2016163748A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3497901A1 (en) * 2016-08-12 2019-06-19 Telefonaktiebolaget LM Ericsson (publ) Radio receiver control in high speed scenario
US11212031B2 (en) * 2017-06-13 2021-12-28 Nec Corporation Methods and apparatus for communication of a DCI
WO2020091921A1 (en) * 2018-10-31 2020-05-07 Apple Inc. Methods of joint operation for extremely high doppler shift estimation and control channel false positive rate reduction and for side-link v2x communications in extreme high speed scenarios
WO2023167453A1 (ko) * 2022-03-04 2023-09-07 삼성전자 주식회사 무선 통신 시스템에서 복호 장치 및 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757846A (en) * 1996-08-30 1998-05-26 Vasudevan; Subramanian CDMA communication system and method with dual-mode receiver
US5767738A (en) 1996-10-21 1998-06-16 Motorola, Inc. Apparatus and method for demodulating a modulated signal
US6563858B1 (en) * 1998-01-16 2003-05-13 Intersil Americas Inc. Method of performing antenna diversity in spread spectrum in wireless local area network
US6744754B1 (en) * 1998-06-09 2004-06-01 Lg Information & Communications, Ltd. Control of forward link power CDMA mobile communication system
US7164649B2 (en) * 2001-11-02 2007-01-16 Qualcomm, Incorporated Adaptive rate control for OFDM communication system
US8085733B2 (en) * 2005-02-23 2011-12-27 Interdigital Technology Corporation Wireless communication method and apparatus for dynamically adapting packet transmission rates
JP4829968B2 (ja) 2005-07-26 2011-12-07 トムソン ライセンシング メモリ・アーキテクチャを用いたプライマリ・セルサーチのための相関器
EP2074707B1 (en) 2006-09-26 2018-08-08 LG Electronics Inc. A method for transmitting information using sequence.
KR100737811B1 (ko) 2006-09-30 2007-07-10 전자부품연구원 듀얼모드 유더블유비 신호 수신장치 및 신호 수신방법
KR100811843B1 (ko) 2006-10-27 2008-03-10 삼성전자주식회사 광대역 부호분할 다중접속 통신시스템에서 고속공통제어채널 통신 장치 및 방법
JP5478265B2 (ja) 2007-03-06 2014-04-23 コーニンクレッカ フィリップス エヌ ヴェ 相関を使用して信号を検出するロバストなセンシング
KR20100100448A (ko) * 2009-03-06 2010-09-15 삼성전자주식회사 첩신호 송수신 시스템에서의 송수신기 간 거리추정방법 및 그 시스템
KR101067558B1 (ko) 2009-10-13 2011-09-27 성균관대학교산학협력단 주파수 옵셋 추정 장치 및 주파수 옵셋 추정 방법
US9451597B2 (en) 2010-07-09 2016-09-20 Zte Corporation Method and apparatus for receiving physical uplink control channel in LTE system
EP2612451B1 (en) * 2010-09-03 2016-09-28 Fujitsu Limited Channel state feedback for multi-cell mimo
US8619919B2 (en) 2010-10-14 2013-12-31 Qualcomm Incorporated Selective coherent and non-coherent demodulation methods and apparatuses

Also Published As

Publication number Publication date
WO2016163748A1 (ko) 2016-10-13
EP3282657A4 (en) 2018-05-02
EP3282657B1 (en) 2021-02-24
US20180123834A1 (en) 2018-05-03
EP3282657A1 (en) 2018-02-14
KR20160121161A (ko) 2016-10-19
US10348522B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
KR101345679B1 (ko) 무선 통신에서 잡음 추정을 용이하게 하는 방법
TWI429207B (zh) 基地台之變換域多用戶偵測及干擾抑制裝置
KR102240281B1 (ko) 송신 신호를 검출하기 위한 장치 및 방법
CN113630213B (zh) 用于降低上行链路前传链路上的比特率要求的方法
KR102269194B1 (ko) 기준 신호 시간차 측정 방법 및 장치
CN102783062A (zh) 接收机和信号接收功率估计方法
RU2692481C1 (ru) Nb-iot приемник, работающий на минимальной частоте дискретизации
JP2013517747A (ja) 単一ユーザ検出と複数ユーザ検出とを切り換えるための方法および装置
JP5368457B2 (ja) 通信デバイスおよび方法
US9532326B2 (en) Frequency offset estimation between a mobile communication terminal and a network node
US20140314137A1 (en) Method and Apparatus for a Single-Carrier Wireless Communication System
US8929390B2 (en) Methods and apparatuses for channel estimation in wireless networks
CN111602458B (zh) 用于nprach检测的方法和设备
CN111757367B (zh) 一种干扰检测方法、信号发送方法及装置
CN111935051A (zh) 同步信号块的序号检测方法、装置、终端及存储介质
RU2478260C2 (ru) Способ передачи данных в системе связи, абонент и система связи
KR20120091494A (ko) 무선랜 시스템에서의 신호 검출 방법 및 장치
KR20150027461A (ko) 무선 통신 시스템에서 신호 수신 방법 및 장치
CN109428677B (zh) 一种数据传输方法和基站
He et al. Analysis of frequency offset effect on prach in 5g nr systems
KR101805584B1 (ko) 4x4 mimo 안테나를 포함하는 기지국의 프리앰블 수신장치 및 수신방법
EP3132552A1 (en) Interference cancellation technique
US20240214175A1 (en) Wireless communication device and operating method of the same
JP2012175641A (ja) 信号受信電力推定装置および方法
CN104067656B (zh) 速度估计方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant