Nothing Special   »   [go: up one dir, main page]

KR102227857B1 - Horizontal Electric Field type Liquid Crystal Display Device and Method of Manufacturing Common Electrodes and Pixel Electrodes thereof - Google Patents

Horizontal Electric Field type Liquid Crystal Display Device and Method of Manufacturing Common Electrodes and Pixel Electrodes thereof Download PDF

Info

Publication number
KR102227857B1
KR102227857B1 KR1020140173280A KR20140173280A KR102227857B1 KR 102227857 B1 KR102227857 B1 KR 102227857B1 KR 1020140173280 A KR1020140173280 A KR 1020140173280A KR 20140173280 A KR20140173280 A KR 20140173280A KR 102227857 B1 KR102227857 B1 KR 102227857B1
Authority
KR
South Korea
Prior art keywords
electrode
structures
insulating layer
liquid crystal
electric field
Prior art date
Application number
KR1020140173280A
Other languages
Korean (ko)
Other versions
KR20160068102A (en
Inventor
김강일
최혁
한예슬
박해준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140173280A priority Critical patent/KR102227857B1/en
Publication of KR20160068102A publication Critical patent/KR20160068102A/en
Application granted granted Critical
Publication of KR102227857B1 publication Critical patent/KR102227857B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 낮은 구동전압으로도 액정층에 충분한 수평전계를 형성시킬 수 있고, 빛샘을 방지할 수 있는 액정 표시장치에 관한 것으로, 액정층을 사이에 두고 서로 대향 배치된 제 1 기판 및 제 2 기판, 제 1 기판 상의 제 1 및 제 2 구조체들, 및 제 1 및 제 2 구조체들 각각의 상하면에 배치되어 서로 이격되는 상부전극들 및 하부전극들을 포함한다. 제 1 및 제 2 구조체들은 제 1 기판 상에 서로 나란하게 배치된다. 각각의 상부전극과 각각의 하부전극은 상기 제 1 및 제 2 구조체들 각각의 일단부에서 전기적으로 서로 연결된다.The present invention relates to a liquid crystal display device capable of forming a sufficient horizontal electric field in a liquid crystal layer even with a low driving voltage and preventing light leakage. A first substrate and a second substrate disposed opposite to each other with a liquid crystal layer interposed therebetween , First and second structures on the first substrate, and upper electrodes and lower electrodes disposed on upper and lower surfaces of each of the first and second structures to be spaced apart from each other. The first and second structures are disposed parallel to each other on the first substrate. Each upper electrode and each lower electrode are electrically connected to each other at one end of each of the first and second structures.

Description

수평 전계형 액정 표시장치 및 그의 공통전극 및 화소전극 제조방법{Horizontal Electric Field type Liquid Crystal Display Device and Method of Manufacturing Common Electrodes and Pixel Electrodes thereof}A horizontal electric field type liquid crystal display device and a method of manufacturing a common electrode and a pixel electrode thereof TECHNICAL FIELD [0002]

본 발명은 수평 전계형 액정 표시장치 및 그의 공통전극 및 화소전극 제조방법에 관한 것이다.
The present invention relates to a horizontal electric field type liquid crystal display and a method of manufacturing a common electrode and a pixel electrode thereof.

최근 정보화 기술의 발달과 함께 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정 표시장치(Liquid Crystal Display: LCD), 유기 발광 표시장치(Organic Light Emitting Diode Display: OLED), 전계방출 표시장치(Field Emission Display: FED), 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat LPnel Display: FPD)의 사용이 증가하고 있다. With the recent development of information technology, the market for display devices, which is a medium for connecting users and information, is growing. Accordingly, a liquid crystal display (LCD), an organic light emitting diode display (OLED), a field emission display (FED), and a plasma display panel (PDP) ), etc., the use of Flat LPnel Display (FPD) is increasing.

이들 중 액정 표시장치는 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화도 가능하기 때문에 광 데이터 처리 분야에서 널리 사용되고 있다. 액정 표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 액정은 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다. 즉, 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하는 표시장치의 일종이다. Among them, a liquid crystal display device is widely used in the field of optical data processing because it can realize high resolution and can not only be miniaturized but also enlarged. The liquid crystal display device is driven by using the optical anisotropy and polarization properties of the liquid crystal. Liquid crystals have directionality in the arrangement of molecules, and the direction of molecular arrangements can be controlled by artificially applying an electric field to the liquid crystals. Therefore, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal changes, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy, and image information can be expressed. That is, a liquid crystal display device is a type of display device that displays an image by adjusting the light transmittance of a liquid crystal using an electric field.

이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.Such a liquid crystal display device is roughly classified into a vertical electric field type and a horizontal electric field type according to the direction of an electric field driving the liquid crystal.

수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치한 후 이들 사이에 형성되는 수직 전계를 이용하는 TN(Twisted Nemastic) 모드로 액정을 구동시킨다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.In the vertical electric field type liquid crystal display, a common electrode formed on an upper substrate and a pixel electrode formed on a lower substrate are disposed to face each other, and then the liquid crystal is driven in a twisted nemastic (TN) mode using a vertical electric field formed therebetween. Such a vertical electric field type liquid crystal display device has an advantage of having a large aperture ratio, but has a disadvantage of having a viewing angle of about 90 degrees.

수평 전계형 액정 표시 장치는 하부 기판에 화소 전극과 공통 전극을 나란하게 배치한 후 이들 사이에 형성되는 수평 전계를 이용하는 IPS(In Plane Switching) 모드나, FFS(Fringe Field Switching) 모드로 액정을 구동시킨다. 이러한 수평 전계형 액정 표시 장치는 시야각이 170도 이상 넓다는 장점과, 수평 상태에서 스위칭 되므로 빠른 응답속도를 갖는 장점을 갖는다. In a horizontal electric field type liquid crystal display, pixel electrodes and common electrodes are arranged side by side on a lower substrate, and then the liquid crystal is driven in IPS (In Plane Switching) mode or FFS (Fringe Field Switching) mode using a horizontal electric field formed between them. . Such a horizontal electric field type liquid crystal display has an advantage of having a wide viewing angle of 170 degrees or more, and has an advantage of having a fast response speed because it is switched in a horizontal state.

그러나, 종래의 수평 전계형 액정 표시장치는 화소전극과 공통전극이 형성된 위치로부터 멀리 떨어진 액정층의 상층부 영역에는 약한 수평전계가 형성되어 액정층 상층부의 액정이 충분히 구동되지 않게 된다. 이러한 액정의 불충분한 구동은 표시장치의 불량을 야기하는 문제점이 있기 때문에, 종래의 수평 전계형 액정 표시장치는 액정층에 충분한 수평전계를 형성시키기 위해 높은 구동전압이 필요하다는 문제점이 있었다.
However, in a conventional horizontal electric field type liquid crystal display device, a weak horizontal electric field is formed in an upper region of the liquid crystal layer far from the position where the pixel electrode and the common electrode are formed, and thus the liquid crystal of the upper layer of the liquid crystal layer is not sufficiently driven. Since such insufficient driving of the liquid crystal has a problem that causes a defect in the display device, a conventional horizontal electric field type liquid crystal display device has a problem that a high driving voltage is required to form a sufficient horizontal electric field in the liquid crystal layer.

본 발명은 상술한 문제점을 해결하기 위한 것으로 구동전압을 높이지 않으면서도 액정층에 충분한 수평전계를 형성시킬 수 있고, 빛샘을 방지할 수 있는 액정 표시장치 및 그의 공통전극 및 화소전극 제조방법을 제공하기 위한 것이다.
The present invention is to solve the above-described problems, and provides a liquid crystal display device capable of forming a sufficient horizontal electric field in a liquid crystal layer without increasing a driving voltage and preventing light leakage, and a method of manufacturing a common electrode and a pixel electrode thereof. It is to do.

상기 목적달성을 위해 본 발명의 수평 전계형 액정 표시장치는, 액정층을 사이에 두고 서로 대향 배치된 제 1 기판 및 제 2 기판, 제 1 기판 상의 제 1 및 제 2 구조체들, 및 제 1 및 제 2 구조체들 각각의 상하면에 배치되어 서로 이격되는 상부전극들 및 하부전극들을 포함한다. 제 1 및 제 2 구조체들은 제 1 기판 상에 서로 나란하게 배치된다. 각각의 상부전극과 각각의 하부전극은 상기 제 1 및 제 2 구조체들 각각의 일단부에서 서로 연결된다.In order to achieve the above object, the horizontal electric field type liquid crystal display device of the present invention includes a first substrate and a second substrate disposed opposite to each other with a liquid crystal layer therebetween, first and second structures on the first substrate, and the first and second substrates. 2 It includes upper electrodes and lower electrodes disposed on the upper and lower surfaces of each of the structures and spaced apart from each other. The first and second structures are disposed parallel to each other on the first substrate. Each upper electrode and each lower electrode are connected to each other at one end of each of the first and second structures.

상기 구성에서, 제 1 구조체의 상부 및 하부전극들에 공급되는 제 1 전압과 제 2 구조체의 상부 및 하부 전극들에 공급되는 제 2 전압은 액정층에 수평전계를 형성하도록 서로 다르게 설정된다. In the above configuration, the first voltage supplied to the upper and lower electrodes of the first structure and the second voltage supplied to the upper and lower electrodes of the second structure are set differently to form a horizontal electric field in the liquid crystal layer.

본 발명의 수평 전계형 액정 표시장치는 또한 제 1 기판 상에 배선들 및 박막 트랜지스터들이 배치된 배선 및 박막 트랜지스터층, 배선 및 박막 트랜지스터층을 커버하는 제 1 절연막, 및 제 1 및 제 2 구조체 각각의 일단부에서 제 1 및 제 2 구조체의 상단부의 일부 영역과 하부의 측벽을 커버하고, 하부 전극의 일단부를 노출시키는 제 2 절연막을 더 포함한다. 상부전극은 제 1 및 제 2 구조체들로부터 각각 연장되어 제 2 절연막을 통해 노출되는 하부전극의 일단부와 접속될 수 있다. The horizontal electric field type liquid crystal display device of the present invention also includes a wiring and a thin film transistor layer in which wirings and thin film transistors are disposed on a first substrate, a first insulating film covering the wiring and the thin film transistor layer, and each of the first and second structures. At one end, a second insulating layer is further included to cover a partial region of an upper end of the first and second structures and a lower sidewall, and expose one end of the lower electrode. The upper electrode may extend from the first and second structures, respectively, and may be connected to one end of the lower electrode exposed through the second insulating layer.

본 발명의 수평 전계형 액정 표시장치는 또한 제 1 기판 상에 배선들 및 박막 트랜지스터들이 배치된 배선 및 박막 트랜지스터층, 배선 및 박막 트랜지스터층을 커버하는 제 1 절연막, 및 제 1 및 제 2 구조체 각각의 일단부에서 제 1 및 제 2 구조체의 상단부의 폭보다 작은 폭을 가지며, 제 1 및 제 2 구조체의 상단부들 및 하부 전극의 양측부들을 노출시키는 제 2 절연막을 더 포함할 수 있다. 상부전극은 제 1 및 제 2 구조체들의 상단부들로부터 각각 연장되어 제 2 절연막을 통해 노출되는 하부전극의 양측부들과 접속될 수 있다.The horizontal electric field type liquid crystal display device of the present invention also includes a wiring and a thin film transistor layer in which wirings and thin film transistors are disposed on a first substrate, a first insulating film covering the wiring and the thin film transistor layer, and each of the first and second structures. The second insulating layer may further include a second insulating layer having a width smaller than the width of the upper ends of the first and second structures at one end, and exposing upper ends of the first and second structures and both sides of the lower electrode. The upper electrode may extend from upper ends of the first and second structures, respectively, and may be connected to both sides of the lower electrode exposed through the second insulating layer.

상기 구성에서, 배선들은 서로 교차하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 나란하게 배열되는 공통라인을 포함한다. 제 1 구조체로부터 연장되는 상부전극은 제 1 절연막을 통해 노출되는 공통라인과 박막 트랜지스터 중의 어느 하나에 연결되고, 제 2 구조체로부터 연장되는 상부전극은 제 1 절연막을 통해 노출되는 공통라인과 상기 박막 트랜지스터 중의 다른 하나에 연결될 수 있다.In the above configuration, the wirings include a gate line and a data line crossing each other, and a common line arranged parallel to the gate line. The upper electrode extending from the first structure is connected to one of the common line and the thin film transistor exposed through the first insulating film, and the upper electrode extending from the second structure is the common line and the thin film transistor exposed through the first insulating film. It can be connected to the other of either.

또한, 상부전극과 상기 하부전극 각각의 폭은 제 1 및 제 2 구조체 상단부들의 각각의 폭과 동일할 수 있다. Further, the width of each of the upper electrode and the lower electrode may be the same as the width of each of the upper ends of the first and second structures.

상기 목적달성을 위해 본 발명의 수평 전계형 액정 표시장치는, 일정 간격을 두고 서로 대향 배치된 제 1 기판 및 제 2 기판, 제 1 기판 상에 배치된 배선들 및 박막 트랜지스터들이 배치된 배선 및 박막 트랜지스터층, 배선 및 박막 트랜지스터층을 커버하는 제 1 절연막 상에서 서로 나란하게 배치되는 제 1 및 제 2 구조체들, 제 1 상부 구조체 상에 배치되는 제 1 상부전극, 제 1 하부 구조체와 제 1 절연막 사이에 배치되며, 제 1 상부전극과 대향하는 위치에 배치되는 제 1 하부전극, 제 2 상부 구조체 상에 배치되는 제 2 상부전극, 및 제 2 하부 구조체와 제 1 절연막 사이에 배치되며, 제 2 상부전극과 대향하는 위치에 배치되는 제 2 하부전극을 포함한다. 제 1 구조체는 제 1 폭을 갖는 제 1 상부 구조체와 제 1 상부 구조체로부터 연장되며 제 1 폭보다 작은 제 2 폭을 갖는 제 1 하부 구조체를 포함한다. 제 2 구조체는 제 1 폭을 갖는 제 2 상부 구조체와 제 2 상부 구조체로부터 연장되며 제 2 폭을 갖는 제 2 하부 구조체를 포함한다. 제 1 상부전극과 상기 제 1 하부전극은 제 1 구조체의 일단부에서 서로 연결되고, 제 2 상부전극과 제 2 하부전극은 제 2 구조체의 일단부에서 서로 연결된다. In order to achieve the above object, the horizontal electric field type liquid crystal display device of the present invention includes a first substrate and a second substrate disposed opposite to each other at predetermined intervals, wirings disposed on the first substrate, and thin film transistors. Between the first and second structures disposed parallel to each other on the first insulating layer covering the layer, the wiring, and the thin film transistor layer, the first upper electrode disposed on the first upper structure, and the first lower structure and the first insulating layer A first lower electrode disposed at a position opposite to the first upper electrode, a second upper electrode disposed on the second upper structure, and a second upper electrode disposed between the second lower structure and the first insulating layer, And a second lower electrode disposed at a position opposite to the second lower electrode. The first structure includes a first upper structure having a first width and a first lower structure extending from the first upper structure and having a second width less than the first width. The second structure includes a second upper structure having a first width and a second lower structure extending from the second upper structure and having a second width. The first upper electrode and the first lower electrode are connected to each other at one end of the first structure, and the second upper electrode and the second lower electrode are connected to each other at one end of the second structure.

본 발명의 수평 전계형 액정 표시장치는, 제 1 및 제 2 상부 구조체의 폭과 동일하며, 제 1 및 제 2 상부 구조체들의 일부 영역과, 제 1 및 제 2 하부 구조체들의 측벽과, 제 1 및 제 2 하부전극들의 일부 영역을 커버하는 제 2 절연막을 더 포함한다. 제 1 상부전극은 제 1 상부 구조체로부터 연장되어 제 2 절연막을 통해 노출되는 상기 제 1 하부전극의 일단부에 접속된다. 제 2 상부전극은 제 2 상부 구조체로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 2 하부전극의 일단부에 접속된다.The horizontal electric field type liquid crystal display device of the present invention has the same width as the first and second upper structures, and includes partial regions of the first and second upper structures, sidewalls of the first and second lower structures, and the first and second upper structures. 2 It further includes a second insulating layer covering some areas of the lower electrodes. The first upper electrode extends from the first upper structure and is connected to one end of the first lower electrode exposed through a second insulating layer. The second upper electrode extends from the second upper structure and is connected to one end of the second lower electrode exposed through the second insulating layer.

본 발명의 수평 전계형 액정 표시장치는, 제 1 및 제 2 상부 구조체의 폭보다 좁은 폭을 가지며, 제 1 및 제 2 상부 구조체들의 일부 영역과, 제 1 및 제 2 하부 구조체들의 측벽과, 제 1 및 제 2 하부전극들의 일부 영역을 커버하는 제 2 절연막을 더 포함한다. 제 1 상부전극은 제 1 상부 구조체로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 1 하부전극의 양측부에 접속된다. 제 2 상부전극은 제 2 상부 구조체로부터 연장되어 제 2 절연막을 통해 노출되는 제 2 하부전극의 양측부에 접속된다.The horizontal electric field type liquid crystal display device of the present invention has a width narrower than that of the first and second upper structures, and includes partial regions of the first and second upper structures, sidewalls of the first and second lower structures, and the first And a second insulating layer covering some regions of the second lower electrodes. The first upper electrode extends from the first upper structure and is connected to both sides of the first lower electrode exposed through the second insulating layer. The second upper electrode extends from the second upper structure and is connected to both sides of the second lower electrode exposed through the second insulating layer.

또한, 상기 목적 달성을 위한 본 발명의 수평 전계형 액정 표시장치의 공통전극 및 화소전극의 제조방법은 제 1 내지 제 4 마스크 공정을 포함한다. In addition, the method of manufacturing the common electrode and the pixel electrode of the horizontal electric field type liquid crystal display device of the present invention for achieving the above object includes first to fourth mask processes.

제 1 마스크 공정에서는 제 1 절연막 상에 제 1 도전층, 유기 절연층 및 제 1 포토레지스트를 순차적으로 적층한 후 제 1 마스크를 이용한 포토리소그래 공정을 통해 제 1 포토레지스 패턴을 형성하고, 상기 제 1 포토레지트 패턴을 통해 노출된 상기 유기 절연층을 제거하여 서로 나란하게 배치되는, 하부에 언더컷 구조를 갖는 T형의 제 1 및 제 2 구조체들을 형성한다. In the first mask process, a first conductive layer, an organic insulating layer, and a first photoresist are sequentially stacked on the first insulating layer, and then a first photoresist pattern is formed through a photolithography process using a first mask. The organic insulating layer exposed through the first photoresist pattern is removed to form first and second T-shaped structures disposed in parallel with each other and having an undercut structure.

제 2 마스크 공정에서는 T형의 제 1 및 제 2 구조체들이 형성된 상기 제 1 도전층 상에 제 2 포토레지스트를 적층한 후, 제 2 마스크를 이용한 포토리소그래피 공정을 통해 제 1 및 제 2 하부 구조체들의 상기 언더컷 부분에 채워지는 제 2 포토레지스트 패턴을 형성하고, 상기 제 2 포토레지트 패턴을 통해 노출되는 상기 제 1 도전층을 패터닝하여 상기 제 1 구조체 하부에 배치되는 제 1 하부전극과, 상기 제 2 하부 구조체 하부에 배치되는 제 2 하부전극을 형성한다. In the second mask process, after laminating a second photoresist on the first conductive layer on which T-type first and second structures are formed, the first and second substructures are formed through a photolithography process using a second mask. A first lower electrode disposed under the first structure by forming a second photoresist pattern filled in the undercut portion, and patterning the first conductive layer exposed through the second photoresist pattern; and 2 A second lower electrode disposed under the lower structure is formed.

제 3 마스크 공정에서는 상기 제 1 및 제 2 구조체들과 상기 제 1 및 제 2 하부 전극들이 형성된 상기 제 1 절연막 상에 제 2 절연물질을 적층한 후, 제 3 마스크를 이용한 포토리소그래피 공정을 통해 상기 제 1 하부전극과 상기 제 2 하부전극의 일측 단부들을 제외한 영역이 노출되도록 제 3 포토레지스트 패턴을 형성하고, 상기 제 3 포토레지스트 패턴을 통해 노출된 제 2 절연물질을 제거하여, 상기 제 1 및 제 2 구조체들의 상부영역들의 일부영역들과 상기 언더컷 영역을 커버하고, 상기 제 1 및 제 2 하부전극들의 일부분들을 노출시키는 제 2 절연막을 형성한다. In the third mask process, after laminating a second insulating material on the first insulating layer on which the first and second structures and the first and second lower electrodes are formed, the photolithography process is performed using a third mask. A third photoresist pattern is formed to expose areas other than one end of the first lower electrode and the second lower electrode, and the second insulating material exposed through the third photoresist pattern is removed, and the first and A second insulating layer is formed to cover partial regions of upper regions of the second structures and the undercut region, and to expose portions of the first and second lower electrodes.

제 4 마스크 공정에서는 상기 제 2 절연막이 형성된 전체 구조에 제 2 도전층을 적층한 후, 제 4 마스크를 이용한 포토리소그래피 공정을 통해 상기 제 1 하부전극과 상기 제 2 하부전극 사이의 제 2 도전층이 노출되도록 제 4 포토레지스트 패턴을 형성하고, 상기 제 4 포토레지스트 패턴을 통해 노출된 상기 제 2 도전층을 제거하여 상기 제 1 및 제 2 구조체 상에 각각 배치되는 제 1 및 제 2 상부전극들을 형성한다. 제 1 상부전극은 상기 제 1 구조체의 상단부로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 1 하부전극과 접속되고, 상기 제 2 상부전극은 상기 제 2 구조체의 상단부로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 2 하부전극과 접속된다.
In the fourth mask process, a second conductive layer is stacked on the entire structure on which the second insulating layer is formed, and then a second conductive layer between the first lower electrode and the second lower electrode through a photolithography process using a fourth mask. A fourth photoresist pattern is formed to expose the first and second upper electrodes respectively disposed on the first and second structures by removing the second conductive layer exposed through the fourth photoresist pattern. To form. The first upper electrode extends from the upper end of the first structure and is connected to the first lower electrode exposed through the second insulating layer, and the second upper electrode extends from the upper end of the second structure to the second insulating layer. It is connected to the second lower electrode exposed through.

본 발명에 따르는 수평 전계형 액정 표시장치에 의하면, 제 1 및 제 2 구조체들에 의해 공통전극이 상부 공통전극과 하부 공통전극으로 분리되고, 화소전극이 상부 화소전극과 하부 화소전극으로 분할되므로, 액정층 전체에 걸쳐 균일한 전기장을 형성시키기 위해 공통전극과 화소전극을 고전압으로 구동시킬 필요가 없게 되는 효과를 얻을 수 있다. According to the horizontal electric field type liquid crystal display device according to the present invention, the common electrode is divided into an upper common electrode and a lower common electrode by the first and second structures, and the pixel electrode is divided into an upper pixel electrode and a lower pixel electrode. In order to form a uniform electric field over the entire layer, it is possible to obtain an effect that it is not necessary to drive the common electrode and the pixel electrode with high voltage.

또한, 액정층 상층부와 하층부의 전계가 균일하게 형성되므로, 전계 불균일로 인해 액정층 상층부에 위치한 액정의 거동 불량으로 인한 빛샘 현상을 제거할 수 있는 효과를 얻을 수 있게 된다. In addition, since the electric fields of the upper and lower layers of the liquid crystal layer are uniformly formed, it is possible to obtain an effect of removing light leakage due to poor behavior of the liquid crystal located on the upper layer of the liquid crystal layer due to the electric field non-uniformity.

또한, 제 1 및 제 2 하부 구조체가 언더컷 구조를 갖게 되어 하부 공통전극과 하부 화소전극이 제 1 및 제 2 구조체들 외측으로 각각 노출되기 때문에 각 전극의 일단부 측에서 상부 공통전극 및 상부 화소전극과 일괄 접속이 가능하여 공간 활용도가 높아지는 효과를 얻을 수 있다.
In addition, since the first and second lower structures have an undercut structure, the lower common electrode and the lower pixel electrode are exposed to the outside of the first and second structures, respectively. It is possible to connect to and collectively, so that the effect of increasing the space utilization can be obtained.

도 1은 본 발명의 실시예들에 따르는 수평 전계형 액정 표시장치를 개략적으로 나타낸 블록도,
도 2는 도 1에 도시된 화소영역을 도시한 등가 회로도,
도 3은 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치를 개략적으로 도시한 단면도,
도 4는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치에서 상부 공통전극들 및 하부 공통전극들이 연결되는 영역을 도시한 단면도,
도 5는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치에서 상부 화소전극들 및 하부 화소전극들이 연결되는 영역을 도시한 단면도
도 6a는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 1 마스크 공정을 도시한 단면도,
도 6b 및 도 6c는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 2 마스크 공정을 도시한 단면도,
도 6b는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 2 마스크 공정을 도시한 단면도,
도 6c는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 3 마스크 공정을 도시한 단면도,
도 6d 및 도 6e는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 3 마스크 공정을 도시한 단면도,
도 6f 및 도 6g는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 4 마스크 공정을 도시한 단면도,
도 7은 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치를 개략적으로 도시한 단면도,
도 8a는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에서 상부 공통전극들 및 하부 공통전극들이 연결되는 영역의 측면을 도시한 단면도,
도 8b는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에서 상부 공통전극들 및 하부 공통전극들이 연결되는 영역의 정면을 도시한 단면도,
도 9a는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에서 상부 화소전극들 및 하부 화소전극들이 연결되는 영역의 측면을 도시한 단면도,
도 9b는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에서 상부 화소전극들 및 하부 화소전극들이 연결되는 영역의 정면을 도시한 단면도,
도 10a는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 1 마스크 공정을 도시한 단면도,
도 10b 및 도 10c는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 2 마스크 공정을 도시한 단면도,
도 10d 및 도 10e는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 3 마스크 공정을 도시한 단면도,
도 10f 및 도 10g는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 4 마스크 공정을 도시한 단면도,
도 11은 종래의 수평 전계형 액정 표시장치와 본 발명의 실시예들에 따르는 수평 전계형 액정 표시장치의 투과율을 도시한 그래프.
1 is a block diagram schematically showing a horizontal electric field type liquid crystal display according to embodiments of the present invention;
FIG. 2 is an equivalent circuit diagram showing a pixel area shown in FIG. 1;
3 is a schematic cross-sectional view of a horizontal electric field display device according to a first embodiment of the present invention;
4 is a cross-sectional view showing a region to which upper common electrodes and lower common electrodes are connected in a horizontal electric field display device according to a first embodiment of the present invention;
5 is a cross-sectional view illustrating a region where upper pixel electrodes and lower pixel electrodes are connected in a horizontal electric field display device according to a first embodiment of the present invention;
6A is a cross-sectional view showing a first mask process for manufacturing a common electrode and a pixel electrode of a horizontal electric field display device according to a first embodiment of the present invention;
6B and 6C are cross-sectional views illustrating a second mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention.
6B is a cross-sectional view illustrating a second mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention;
6C is a cross-sectional view showing a third mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention;
6D and 6E are cross-sectional views illustrating a third mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention.
6F and 6G are cross-sectional views illustrating a fourth mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention;
7 is a schematic cross-sectional view of a horizontal electric field display device according to a second embodiment of the present invention;
8A is a cross-sectional view showing a side surface of a region to which upper common electrodes and lower common electrodes are connected in a horizontal electric field display device according to a second embodiment of the present invention;
8B is a cross-sectional view illustrating a front view of a region to which upper common electrodes and lower common electrodes are connected in a horizontal electric field type display device according to a second embodiment of the present invention;
9A is a cross-sectional view illustrating a side surface of a region to which upper pixel electrodes and lower pixel electrodes are connected in a horizontal electric field display device according to a second exemplary embodiment of the present invention;
9B is a cross-sectional view illustrating a front view of a region to which upper pixel electrodes and lower pixel electrodes are connected in a horizontal electric field type display device according to a second exemplary embodiment of the present invention;
10A is a cross-sectional view showing a first mask process for manufacturing a common electrode and a pixel electrode of a horizontal electric field display device according to a second embodiment of the present invention;
10B and 10C are cross-sectional views illustrating a second mask process for manufacturing a common electrode and a pixel electrode of a horizontal electric field display device according to a second embodiment of the present invention;
10D and 10E are cross-sectional views illustrating a third mask process for manufacturing a common electrode and a pixel electrode of a horizontal electric field display device according to a second embodiment of the present invention;
10F and 10G are cross-sectional views illustrating a fourth mask process for manufacturing a common electrode and a pixel electrode of a horizontal electric field display device according to a second embodiment of the present invention;
11 is a graph showing transmittance of a conventional horizontal electric field type liquid crystal display and a horizontal electric field type liquid crystal display according to embodiments of the present invention.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numbers throughout the specification mean substantially the same elements. In the following description, when it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted.

우선, 도 1 및 도 2를 참조하여 본 발명의 실시예들에 따르는 수평 전계형 액정 표시장치에 대해 개략적으로 설명하기로 한다. 도 1은 본 발명의 실시예들에 따르는 수평 전계형 액정 표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 화소 영역(SP)을 도시한 등가 회로도이다. First, a horizontal electric field type liquid crystal display device according to embodiments of the present invention will be schematically described with reference to FIGS. 1 and 2. 1 is a block diagram schematically illustrating a horizontal electric field type liquid crystal display device according to exemplary embodiments, and FIG. 2 is an equivalent circuit diagram illustrating a pixel area SP shown in FIG. 1.

도 1을 참조하면, 본 발명의 실시예들에 따르는 액정 표시장치는 서로 대향배치되어 합착된 박막 트랜지스터 어레이(TFTA) 및 컬러 필터 어레이(CFA)와, 이들 사이에 위치된 공간에 채워진 액정 분자들로 이루어지는 액정층(LC)을 포함한다.Referring to FIG. 1, a liquid crystal display device according to an exemplary embodiment of the present invention includes a thin film transistor array (TFTA) and a color filter array (CFA) disposed opposite to each other and bonded together, and liquid crystal molecules filled in a space positioned therebetween. It includes a liquid crystal layer (LC) made of.

박막 트랜지스터 어레이(TFTA)는 제 1 기판(SUB1), 제 1 기판(SUB1) 상에 형성된 게이트 라인들(GL), 게이트 라인들(GL)과 교차되는 데이터 라인들(DL), 게이트 라인들(GL) 및 데이터 라인들(DL)의 교차에 의해 정의된 셀 영역마다 형성된 박막 트랜지스터들(TFT), 박막 트랜지스터들(TFT)에 각각 접속된 화소전극들(P), 화소전극들(P)과 번갈아 배치되는 공통전극들(COM), 공통전극들(COM)에 접속되는 공통라인(CL), 및 스토리지 캐패시터(Cst) 등을 포함한다. The thin film transistor array TFTA includes a first substrate SUB1, gate lines GL formed on the first substrate SUB1, data lines DL crossing the gate lines GL, and gate lines. The thin film transistors TFT formed for each cell region defined by the intersection of the GL and the data lines DL, the pixel electrodes P and the pixel electrodes P respectively connected to the thin film transistors TFT And a common electrode COM that is alternately disposed, a common line CL connected to the common electrodes COM, a storage capacitor Cst, and the like.

공통라인(CL)은 셀 영역을 사이에 두고 게이트 라인(GL)과 나란하게 형성되며 액정분자들(LC)의 구동을 위한 기준전압인 공통전압을 공통전극(COM)에 공급한다.The common line CL is formed in parallel with the gate line GL with a cell region therebetween, and supplies a common voltage, which is a reference voltage for driving the liquid crystal molecules LC, to the common electrode COM.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 신호에 응답하여 데이터 라인(DL)으로부터의 데이터 신호를 화소전극(P)으로 공급한다. 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급된 화소전극(P)과 공통라인(CL)을 통해 기준전압이 공급된 공통전극(COM) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이(TFTA)와 컬러 필터 어레이(CFA) 사이에서 배열된 액정층(LC)의 액정분자들이 유전 이방성에 의해 회전하거나 액정분자의 형상이 액정분자의 중심축을 중심으로 길게 늘어나 타원형으로 변화되게 된다. 이러한 액정분자들의 회전 정도 또는 타원형으로의 변화 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.The thin film transistor TFT supplies a data signal from the data line DL to the pixel electrode P in response to a gate signal from the gate line GL. A horizontal electric field is formed between the pixel electrode P supplied with the data signal through the thin film transistor TFT and the common electrode COM supplied with the reference voltage through the common line CL. Due to this horizontal electric field, the liquid crystal molecules of the liquid crystal layer LC arranged between the thin film transistor array (TFTA) and the color filter array (CFA) rotate due to dielectric anisotropy, or the shape of the liquid crystal molecules is elongated around the central axis of the liquid crystal molecules. It stretches and changes into an ellipse An image is realized by changing the transmittance of light passing through the pixel area according to the degree of rotation of the liquid crystal molecules or the degree of change to an elliptical shape.

컬러 필터 어레이(CFA)는 제 2 기판(SUB2), 제 2 기판(SUB2) 상에 배치된 블랙 매트릭스(BM) 및 컬러 필터(CF)와, 컬러 필터(CF) 및 블랙 매트릭스(BM)가 형성된 상부 기판(SUB2)을 평탄화하기 위한 오버코트층(OC)을 포함한다. 블랙 매트릭스(BM)는 이웃한 컬러필터(CF) 사이의 혼색을 방지하는 동시에, 화소전극(P)과 공통전극(COM)이 등전위로 되는 경우(즉, 블랙 구동의 경우), 데이터 라인(DL) 및 게이트 라인(GL) 등에 의한 전계의 영향으로 액정이 구동되어 블랙 휘도가 높아지는 것을 방지하는 기능을 한다. 오버코트층(OC)은 생략될 수도 있다. The color filter array CFA includes a second substrate SUB2, a black matrix BM and a color filter CF disposed on the second substrate SUB2, and a color filter CF and a black matrix BM. It includes an overcoat layer OC for planarizing the upper substrate SUB2. The black matrix BM prevents color mixing between neighboring color filters CF, and at the same time, when the pixel electrode P and the common electrode COM become equipotential (i.e., in the case of black driving), the data line DL ) And the gate line GL to prevent the increase in black luminance due to driving of the liquid crystal. The overcoat layer OC may be omitted.

도 2를 참조하면, 하나의 화소영역에는 스위칭 트랜지스터(TFT), 스토리지 커패시터(Cst) 및 액정 셀(Clc)이 포함된다. 스위칭 트랜지스터(TFT)의 게이트전극은 게이트 라인(GL)에 연결되고 소스전극은 데이터 라인(DL1)에 연결된다.Referring to FIG. 2, one pixel region includes a switching transistor TFT, a storage capacitor Cst, and a liquid crystal cell Clc. The gate electrode of the switching transistor TFT is connected to the gate line GL, and the source electrode is connected to the data line DL1.

스토리지 커패시터(Cst)는 박막 트랜지스터(TFT)의 드레인전극에 일단이 연결되고 공통전압라인(Vcom)에 타단이 연결된다. The storage capacitor Cst has one end connected to the drain electrode of the thin film transistor TFT and the other end connected to the common voltage line Vcom.

다음으로, 도 3을 참조하여 본 발명의 제 1 실시예에 따르는 수평 전계형 액정 표시장치를 보다 구체적으로 설명하기로 한다. 도 3은 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치를 개략적으로 도시한 단면도이다. Next, a horizontal electric field type liquid crystal display according to a first embodiment of the present invention will be described in more detail with reference to FIG. 3. 3 is a schematic cross-sectional view of a horizontal electric field display device according to a first embodiment of the present invention.

도 3을 참조하면, 본 발명의 제 1 실시예에 따르는 액정 표시장치는 서로 대향 배치되어 합착된 박막 트랜지스터 어레이(TFTA) 및 컬러 필터 어레이(CFA)와, 이들 사이에 위치된 공간에 채워진 액정 분자들로 이루어지는 액정층(LC)을 포함한다. 도 3에 도시된 박막 트랜지스터 어레이(TFTA) 및 컬러 필터 어레이(CFA)와, 액정층(LC)의 구성은 공통전극과 화소전극을 제외하고는 도 1에 도시된 것과 동일하므로 다른 점에 대해서만 설명하기로 한다. Referring to FIG. 3, a liquid crystal display device according to a first embodiment of the present invention includes a thin film transistor array (TFTA) and a color filter array (CFA) disposed opposite to each other and bonded together, and liquid crystal molecules filled in a space positioned therebetween. It includes a liquid crystal layer (LC) made of. Since the configurations of the thin film transistor array (TFTA), the color filter array (CFA) and the liquid crystal layer (LC) shown in FIG. 3 are the same as those shown in FIG. 1 except for the common electrode and the pixel electrode, only the differences will be described. I will do it.

박막 트랜지스터 어레이(TFTA)의 제 1 기판(SUB) 상에는 도 1에 도시된 바와 같이 게이트 라인들(GL), 공통라인들(CL), 데이터 라인들(DL), 박막 트랜지스터들(TFT)이 배치된 배선 및 박막 트랜지스터층(WTL)이 배치된다. 배선 및 박막 트랜지스터층(WTL)은 제 1 절연막(INS1)으로 커버되어 있다. Gate lines GL, common lines CL, data lines DL, and thin film transistors TFT are disposed on the first substrate SUB of the thin film transistor array TFTA, as shown in FIG. 1 The formed wiring and the thin film transistor layer WTL are disposed. The wiring and the thin film transistor layer WTL are covered with the first insulating layer INS1.

제 1 절연막(INS1) 상에는 복수의 공통전극들(COM)과 복수의 화소전극들(P)이 각 화소영역 내에서 번갈아 배치된다. 공통전극들(COM)은 제 1 절연막(INS1)에 형성된 제 1 콘택홀(CH1)을 통해 공통라인(CL)에 접속되고, 화소전극들(P)은 제 1 절연막(INS1)에 형성된 제 2 콘택홀(CH2)을 통해 박막 트랜지스터(TFT)에 각각 접속된다(도 4 및 도 5 참조). On the first insulating layer INS1, a plurality of common electrodes COM and a plurality of pixel electrodes P are alternately disposed in each pixel area. The common electrodes COM are connected to the common line CL through a first contact hole CH1 formed in the first insulating layer INS1, and the pixel electrodes P are formed in the first insulating layer INS1. Each is connected to the thin film transistor TFT through the contact hole CH2 (see FIGS. 4 and 5).

각 공통전극(COM))은 제 1 절연막(INS1) 상에 배치되는 하부 공통전극(LCOM), 하부 공통전극(LCOM) 상에 배치되는 제 1 구조체(S1), 제 1 구조체(S1) 상에 위치되는 상부 공통전극(UCOM)를 포함한다. Each common electrode COM is on the lower common electrode LCOM disposed on the first insulating layer INS1, the first structure S1, and the first structure S1 disposed on the lower common electrode LCOM. It includes an upper common electrode UCOM that is positioned.

공통전극들(COM)의 하부 공통전극들(LCOM)은 제 1 절연막(INS1) 상의 화소영역 내에서 일정 간격을 두고 서로 나란하게 배치된다. 각 하부 공통전극(LCOM)은 제 1 폭을 갖는다. The lower common electrodes LCOM of the common electrodes COM are disposed in parallel with each other at predetermined intervals in the pixel area on the first insulating layer INS1. Each lower common electrode LCOM has a first width.

제 1 구조체(S1)는 하부 공통전극(LCOM)과 실질적으로 동일한 제 1 폭을 갖는 제 1 상부 구조체(US1)와, 제 1 상부 구조체(US1)로부터 하부로 연장되며 제 1 폭보다 작은 제 2 폭을 갖는 제 1 하부 구조체(LS1)를 포함한다. 제 1 상부 구조체(US1)는 하부 공통전극(LCOM) 상에 배치된다. 제 1 상부 구조체(US1)와 제 1 하부 구조체(LS1)는 일체로 형성되어 대략 T자형의 구조체를 형성한다. The first structure S1 includes a first upper structure US1 having a first width substantially the same as that of the lower common electrode LCOM, and a second upper structure US1 extending downward from the first upper structure US1 and smaller than the first width. It includes a first lower structure LS1 having a width. The first upper structure US1 is disposed on the lower common electrode LCOM. The first upper structure US1 and the first lower structure LS1 are integrally formed to form a substantially T-shaped structure.

공통전극들(COM)의 각 상부 공통전극(UCOM)은 제 1 상부 구조체(US1)에 배치된다. 각각의 상부 공통전극(UCOM)은 각각의 하부 공통전극(LCOM)과 동일한 폭을 갖는다. Each upper common electrode UCOM of the common electrodes COM is disposed on the first upper structure US1. Each of the upper common electrodes UCOM has the same width as each of the lower common electrodes LCOM.

상부 공통전극들(UCOM) 및 하부 공통전극들(LCOM)은 일측 단부에서 서로 연결되고, 또한 공통라인(CL)에도 접속되므로, 각 화소영역 내의 상부 공통전극들(UCOM) 및 하부 공통전극들(LCOM)은 전기적으로 서로 연결된다. Since the upper common electrodes UCOM and the lower common electrodes LCOM are connected to each other at one end and also connected to the common line CL, the upper common electrodes UCOM and the lower common electrodes ( LCOM) are electrically connected to each other.

이하, 상부 공통전극들(UCOM) 및 하부 공통전극들(LCOM)과 공통라인과의 연결에 대해 도 4를 참조하여 보다 상세히 설명하기로 한다. 도 4는 본 발명의 실시예에 따르는 수평 전계형 표시장치에서 상부 공통전극들(UCOM) 및 하부 공통전극들(LCOM)이 연결되는 영역을 도시한 단면도이다. Hereinafter, a connection between the upper common electrodes UCOM and the lower common electrodes LCOM and the common line will be described in more detail with reference to FIG. 4. 4 is a cross-sectional view illustrating a region to which upper common electrodes UCOM and lower common electrodes LCOM are connected in a horizontal electric field display device according to an exemplary embodiment of the present invention.

도 4를 참조하면, 각 화소영역의 공통전극들(COM)은 상부 공통전극들(UCOM) 및 하부 공통전극들(LCOM)이 연결되는 위치, 즉, 공통전극들(COM)의 일측 단부에서 T자형 제 1 구조체(S1)의 제 1 상부 구조체(US1)의 일부 영역, 제 1 하부 구조체(LS1)의 일측벽, 및 제 1 절연막(INS1)의 일부 영역을 커버하는 제 2 절연막(INS2)을 더 포함한다. 이에 따라 상부 공통전극(UCOM)은 제 1 상부 구조체(US1)뿐 아니라 제 2 절연막(INS2), 및 제 2 절연막(INS2) 외부로 노출되는 하부 공통전극(LCOM) 상에 배치된다. 따라서, 각 화소영역 내의 상부 공통전극(UCOM) 및 하부 공통전극(LCOM)은 각 공통전극(COM)의 일단부에서 서로 연결되고, 제 1 절연막(INS1)에 형성된 제 1 콘택홀(CH1)을 통해 배선 및 박막 트랜지스터층(WTL)에 형성된 공통라인(CL)에 접속될 수 있게 된다.Referring to FIG. 4, the common electrodes COM of each pixel region are at positions where the upper common electrodes UCOM and the lower common electrodes LCOM are connected, that is, T at one end of the common electrodes COM. A second insulating layer INS2 covering a partial region of the first upper structure US1 of the shaped first structure S1, a side wall of the first lower structure LS1, and a partial region of the first insulating layer INS1 is formed. Include more. Accordingly, the upper common electrode UCOM is disposed on the first upper structure US1 as well as the second insulating layer INS2 and the lower common electrode LCOM exposed to the outside of the second insulating layer INS2. Accordingly, the upper common electrode UCOM and the lower common electrode LCOM in each pixel region are connected to each other at one end of each common electrode COM, and the first contact hole CH1 formed in the first insulating layer INS1 is formed. Through the wiring and the common line (CL) formed in the thin film transistor layer (WTL) can be connected.

한편, 각 화소전극(P)은 제 1 절연막(INS1) 상에 배치되는 하부 화소전극(LP), 하부 화소전극(LP) 상에 배치되는 제 2 구조체(S2), 및 제 2 구조체(S2) 상에 위치되는 상부 화소전극(UP)를 포함한다. Meanwhile, each pixel electrode P includes a lower pixel electrode LP disposed on the first insulating layer INS1, a second structure S2 disposed on the lower pixel electrode LP, and a second structure S2. And an upper pixel electrode UP positioned thereon.

화소전극들(P)의 각 하부 공통전극(LP)은 제 1 절연막(INS1) 상의 화소영역 내에서 하부 공통전극(LCOM)과 일정 간격을 두고 배치되며, 공통전극과 번갈아 배치된다. 각 하부 화소전극(LP)은 하부 공통전극(LCOM)과 실질적으로 동일한 제 1 폭을 갖는다. Each of the lower common electrodes LP of the pixel electrodes P is disposed in a pixel region on the first insulating layer INS1 with a predetermined distance from the lower common electrode LCOM, and alternately disposed with the common electrode. Each lower pixel electrode LP has a first width substantially equal to that of the lower common electrode LCOM.

제 2 구조체(S2)는 하부 화소전극(LP)과 실질적으로 동일한 제 1 폭을 갖는 제 2 상부 구조체(US2)와, 제 2 상부 구조체(US2)로부터 하부로 연장되며 제 1 폭보다 작은 제 2 폭을 갖는 제 2 하부 구조체(LS2)를 포함한다. 제 2 상부 구조체(US2)는 하부 화소전극(LP) 상에 배치된다. 제 2 상부 구조체(US2)와 제 2 하부 구조체(LS2)는 일체로 형성되어 대략 T자형의 구조체를 형성한다. The second structure S2 includes a second upper structure US2 having a first width substantially the same as that of the lower pixel electrode LP, and a second upper structure US2 extending downward from the second upper structure US2 and smaller than the first width. It includes a second lower structure LS2 having a width. The second upper structure US2 is disposed on the lower pixel electrode LP. The second upper structure US2 and the second lower structure LS2 are integrally formed to form a substantially T-shaped structure.

화소전극들(P)의 각 상부 화소전극(UP)은 제 2 상부 구조체(US2) 상에 배치된다. 각각의 상부 화소전극(UP)은 각각의 하부 화소전극(LP)과 동일한 폭 및 크기를 갖는다. Each upper pixel electrode UP of the pixel electrodes P is disposed on the second upper structure US2. Each of the upper pixel electrodes UP has the same width and size as each of the lower pixel electrodes LP.

상부 화소전극들(UCOM) 및 하부 화소전극들(LCOM)은 일측 단부에서 서로 연결되고 또한 박막 트랜지스터(TFT)에도 접속되므로 각 화소영역 내의 상부 화소전극들(UP) 및 하부 화소전극들(LP)은 전기적으로 서로 연결된다. . Since the upper pixel electrodes UCOM and the lower pixel electrodes LCOM are connected to each other at one end and are also connected to the thin film transistor TFT, the upper pixel electrodes UP and the lower pixel electrodes LP in each pixel area Are electrically connected to each other. .

이하, 상부 화소전극들(UP) 및 하부 화소전극들(LP)과 박막 트랜지스터의 연결에 대해 도 5를 참조하여 보다 상세히 설명하기로 한다. 도 5는 본 발명의 실시예에 따르는 수평 전계형 표시장치에서 상부 화소전극들(UP) 및 하부 화소전극들(LP)이 연결되는 영역을 도시한 단면도이다.Hereinafter, the connection between the upper pixel electrodes UP and the lower pixel electrodes LP and the thin film transistor will be described in more detail with reference to FIG. 5. 5 is a cross-sectional view illustrating a region in which upper pixel electrodes UP and lower pixel electrodes LP are connected in a horizontal electric field display device according to an exemplary embodiment of the present invention.

도 5를 참조하면, 각 화소영역의 화소전극들(P)은 상부 화소전극들(UCOM) 및 하부 화소전극들(LP)이 연결되는 위치, 즉, 각 화소전극(P)의 일측 단부에서 T자형 제 2 구조체(S2)의 제 2 상부 구조체(US2)의 일부 영역, 제 2 하부 구조체(LS2)의 일측벽, 및 제 1 절연막(INS1)의 일부 영역를 커버하는 제 2 절연막(INS2)을 더 포함한다. 이에 따라 상부 화소전극(UP)은 제 2 상부 구조체(US2)뿐 아니라 제 2 절연막(INS2), 및 제 2 절연막(INS2) 외부로 노출되는 하부 공통전극(LCOM) 상에 배치된다. 따라서, 각 화소영역 내의 상부 화소전극(UP) 및 하부 화소전극(LP)은 각 화소전극(P)의 일단부에서 서로 연결되고, 제 1 절연막(INS1)에 형성된 제 2 콘택홀(CH2)을 통해 배선 및 박막 트랜지스터층(WTL)에 형성된 박막 트랜지스터(TFT)에 접속될 수 있다. Referring to FIG. 5, the pixel electrodes P of each pixel region are at positions where the upper pixel electrodes UCOM and the lower pixel electrodes LP are connected, that is, T at one end of each pixel electrode P. A second insulating layer INS2 covering a partial area of the second upper structure US2 of the shaped second structure S2, a side wall of the second lower structure LS2, and a partial area of the first insulating layer INS1 is further provided. Includes. Accordingly, the upper pixel electrode UP is disposed on the second upper structure US2 as well as the second insulating layer INS2 and the lower common electrode LCOM exposed to the outside of the second insulating layer INS2. Accordingly, the upper pixel electrode UP and the lower pixel electrode LP in each pixel region are connected to each other at one end of each pixel electrode P, and the second contact hole CH2 formed in the first insulating layer INS1 is formed. Through wiring and the thin film transistor TFT formed on the thin film transistor layer WTL, it may be connected.

상기 구성에서, 하부 공통전극들(LCOM) 및 하부 화소전극들(LP)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 금(Au), 은(Ag), 텅스텐(W) 또는 이들의 합금으로 이루어진 군(group)에서 선택되는 어느 하나로 이루어진 단일층 또는 이들의 다중층으로 이루어질 수 있다.In the above configuration, the lower common electrodes LCOM and the lower pixel electrodes LP are aluminum (Al), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), gold (Au), It may be made of a single layer made of any one selected from the group consisting of silver (Ag), tungsten (W), or alloys thereof, or multiple layers thereof.

또한, 상부 공통전극들(UCOM) 및 상부 화소전극들(UP)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium-doped Zinc Oxide)를 포함하는 투명 도전성 물질로부터 선택되는 단일층 또는 이들의 다중층으로 이루어질 수 있다. In addition, the upper common electrodes UCOM and the upper pixel electrodes UP are single selected from transparent conductive materials including indium tin oxide (ITO), indium zinc oxide (IZO), and gallium-doped zinc oxide (GZO). It may consist of a layer or multiple layers thereof.

상술한 본 발명의 제 1 실시예에 따르는 수평 전계형 액정 표시장치에 의하면, 제 1 구조체(S1)의 상부 및 하부에 각각 상부 및 하부 공통전극들(UCOM, LCOM)이 배치되고, 제 2 구조체(S2)의 상부 및 하부에 각각 상부 및 하부 화소전극들(UP, LP)이 배치되기 때문에, 액정층의 상층부 영역에서도 균일한 전계가 형성될 수 있게 된다. 따라서, 액정층의 액정분자를 구동시키기 위한 구동전압을 높이지 않고도 액정층 전체에 균일한 수평전계를 형성할 수 있는 효과를 얻을 수 있다. According to the horizontal electric field type liquid crystal display device according to the first embodiment of the present invention described above, upper and lower common electrodes UCOM and LCOM are respectively disposed above and below the first structure S1, and the second structure ( Since the upper and lower pixel electrodes UP and LP are disposed on the upper and lower portions of S2), respectively, a uniform electric field can be formed even in the upper region of the liquid crystal layer. Accordingly, it is possible to obtain an effect of forming a uniform horizontal electric field over the entire liquid crystal layer without increasing a driving voltage for driving liquid crystal molecules in the liquid crystal layer.

또한, 액정층 상층부와 하층부의 전계가 균일하게 형성되므로, 전계 불균일로 인해 액정층 상층부에 위치한 액정의 거동 불량으로 인한 빛샘 현상을 제거할 수 있는 효과를 얻을 수 있게 된다. In addition, since the electric fields of the upper and lower layers of the liquid crystal layer are uniformly formed, it is possible to obtain an effect of removing light leakage due to poor behavior of the liquid crystal located on the upper layer of the liquid crystal layer due to the electric field non-uniformity.

또한, 제 1 및 제 2 하부 구조체가 언더컷 구조를 갖게 되어 하부 공통전극과 하부 화소전극이 제 1 및 제 2 구조체들 외측으로 각각 노출되기 때문에 각 전극의 일단부 측에서 상부 공통전극 및 상부 화소전극과 일괄 접속이 가능하여 공간 활용도가 높아지는 효과를 얻을 수 있다.In addition, since the first and second lower structures have an undercut structure, the lower common electrode and the lower pixel electrode are exposed to the outside of the first and second structures, respectively. It is possible to connect to and collectively, thereby increasing the space utilization.

다음으로, 본 발명의 제 1실시예에 따르는 수평 전계형 액정 표시장치의 공통전극 및 화소전극을 제조하는 방법에 대해 도 6a 내지 도 6g를 참조하여 설명하기로 한다. 도 6a 내지 도 6g는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 마스크 공정들을 도시한 단면도이다. Next, a method of manufacturing the common electrode and the pixel electrode of the horizontal electric field type liquid crystal display according to the first embodiment of the present invention will be described with reference to FIGS. 6A to 6G. 6A to 6G are cross-sectional views illustrating mask processes for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention.

도 6a 내지 도 6g에서 공통전극들 및 화소전극들이 형성되는 제 1 절연막(INS1) 하부 구성의 제조공정에 대해서는 이미 알려져 있는 사항이므로 편의상 그에 대한 자세한 제조공정 단계는 생략되었다. 또한, 이들 도면에서 최좌측에 도시된 전극구조는 도 1에 도시된 박막 트랜지스터에 접속되는 화소전극의 일단부들과, 공통라인에 접속되는 공통전극의 일단부들에 모두 적용되므로, 도면 상에 편의상 전극 접속부(EC)라 표시하고, 중앙부의 전극은 공통전극(COM), 우측의 전극은 화소전극(P)이라 각각 표시하였다. 따라서, 도 6a 내지 도 6e에 도시된 공통전극과 화소전극 제조방법에서 설명되는 최좌측 전극은 별도의 전극이 아니라 공통전극(COM)과 화소전극(P)의 일측 단부를 나타내고 있으므로 도면 상에서 공통전극과 화소전극으로 표시하였다.In FIGS. 6A to 6G, the manufacturing process of the lower part of the first insulating layer INS1 on which the common electrodes and pixel electrodes are formed is already known, so a detailed manufacturing process step thereof is omitted for convenience. In addition, since the electrode structure shown at the leftmost in these drawings is applied to both ends of the pixel electrode connected to the thin film transistor shown in FIG. 1 and the ends of the common electrode connected to the common line, the electrode structure shown in the drawing The connection part EC is denoted, and the central electrode is denoted as a common electrode COM, and the right electrode is denoted as a pixel electrode P. Therefore, the leftmost electrode described in the method of manufacturing the common electrode and the pixel electrode shown in FIGS. 6A to 6E is not a separate electrode, but represents one end of the common electrode COM and the pixel electrode P. And pixel electrodes.

도 6a는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 1 마스크 공정을 도시한 단면도이다. 6A is a cross-sectional view showing a first mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention.

도 6a를 참조하면, 제 1 절연막(INS1) 상에 금속물질과 절연물질이 순차적으로 적층된 후, 제 1 마스크를 이용한 제 1 포토 레지스트 공정을 통해 금속층(ML)과, 금속층(ML) 상부에 일정한 간격을 두고 나란하게 배치되는 T자형의 제 1 구조체(S1) 및 제 2 구조체(S2)가 형성된다. Referring to FIG. 6A, after a metal material and an insulating material are sequentially stacked on the first insulating layer INS1, the metal layer ML and the metal layer ML are formed through a first photoresist process using a first mask. A T-shaped first structure S1 and a second structure S2 arranged side by side at regular intervals are formed.

보다 구체적으로, 제 1 절연막(INS1) 상에 예를 들면 스퍼터링 공정을 통해 높은 도전성을 갖는 금속물질, 유기 절연물질 및 제 1 포토레지스트가 순차적으로 적층된다. 그리고, 제 1 마스크를 이용한 포토리소그래피 공정을 통해 제 1 포토레지스트 패턴(도시생략)이 형성되고, 제 1 포토레지트 패턴을 통해 노출된 유기 절연물질이 제 1 포토레지스트 패턴을 마스크로 이용한 노광 및 에칭에 의해 패터닝된다. 그 후 잔류하는 제 1 포토레지스트 패턴이 애싱됨으로써, 금속층(ML) 상부에 일정한 간격을 두고 나란하게 배치되는 T자형의 제 1 구조체(S1) 및 제 2 구조체(S2)가 형성된다. 제 1 마스크 공정에서 이용되는 금속물질은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 금(Au), 은(Ag), 텅스텐(W) 또는 이들의 합금으로 이루어진 군에서 선택될 수 있다. 또, 절연물질로는 검은 색 색상을 갖는 유기 절연물질이 이용될 수 있다. More specifically, a metal material having high conductivity, an organic insulating material, and a first photoresist are sequentially stacked on the first insulating layer INS1 through, for example, a sputtering process. In addition, a first photoresist pattern (not shown) is formed through a photolithography process using a first mask, and the organic insulating material exposed through the first photoresist pattern is exposed and exposed using the first photoresist pattern as a mask. It is patterned by etching. Thereafter, the remaining first photoresist pattern is ashed, thereby forming a T-shaped first structure S1 and a second structure S2 arranged side by side at regular intervals on the metal layer ML. The metal material used in the first mask process is aluminum (Al), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), gold (Au), silver (Ag), tungsten (W), or It may be selected from the group consisting of alloys thereof. In addition, an organic insulating material having a black color may be used as the insulating material.

제 1 구조체(S1)는 제 1 폭을 갖는 제 1 상부 구조체(US1)와, 제 1 상부 구조체(US1)로부터 하부로 연장되며 제 1 폭보다 작은 제 2 폭을 갖는 제 1 하부 구조체(LS1)를 포함한다. 즉, 제 1 하부 구조체(LS1)는 제 1 상부 구조체(US1)의 측변에서 일정 거리만큼 내측으로 과식각된 언터컷(undercut) 모양을 가질 수 있다. The first structure S1 includes a first upper structure US1 having a first width, and a first lower structure LS1 extending downward from the first upper structure US1 and having a second width smaller than the first width. Includes. That is, the first lower structure LS1 may have an undercut shape that is over-etched inward by a predetermined distance from the side of the first upper structure US1.

제 2 구조체(S2)는 제 1 구조체(S1)의 제 1 폭과 실질적으로 동일한 제 1 폭을 갖는 제 2 상부 구조체(US2)와, 제 2 상부 구조체(US2)로부터 하부로 연장되며 제 1 폭보다 작은 제 2 폭을 갖는 제 2 하부 구조체(LS2)를 포함한다. 즉, 제 2 하부 구조체(LS2) 또한 제 2 상부 구조체(US2)의 측변에서 일정 거리만큼 내측으로 과식각된 언터컷 모양을 가질 수 있다. The second structure S2 includes a second upper structure US2 having a first width substantially equal to the first width of the first structure S1, and extending downward from the second upper structure US2 and having a first width. And a second lower structure LS2 having a smaller second width. That is, the second lower structure LS2 may also have an undercut shape that is over-etched inward by a predetermined distance from the side of the second upper structure US2.

도 6b 및 도 6c는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 2 마스크 공정을 도시한 단면도이다. 6B and 6C are cross-sectional views illustrating a second mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention.

도 6b를 참조하면, 제 1 및 제 2 구조체들(S1, S2)이 형성된 금속층(ML) 상에 제 2 포토레지스트가 적층된 후, 제 2 마스크를 이용한 포토리소그래피 공정을 통해 제 1 및 제 2 하부 구조체들(LS1, LS2)의 언더컷 부분에 채워지는 제 2 포토레지스트 패턴(PR2)이 형성된다. 제 2 포토레지스트 패턴(PR2)은 공통전극(COM), 및 화소전극(P)의 일측 단부의 위치에서 제 1 상부 구조체(US1) 및 제 2 상부 구조체(US2)의 외측으로 돌출되도록 형성된다. Referring to FIG. 6B, after a second photoresist is deposited on the metal layer ML on which the first and second structures S1 and S2 are formed, the first and second structures are formed through a photolithography process using a second mask. A second photoresist pattern PR2 filling the undercut portions of the lower structures LS1 and LS2 is formed. The second photoresist pattern PR2 is formed to protrude to the outside of the first upper structure US1 and the second upper structure US2 at positions of the common electrode COM and one end of the pixel electrode P.

도 6c를 참조하면, 제 1 및 제 2 구조체들(S1, S2)과 제 2 포토레지스트 패턴(PR2)을 통해 노출된 금속층(ML)은제 2 포토레지스트 패턴(PR2)을 형성하기 위해 이용했던 마스크를 이용한 노광 및 에칭에 의해 제거되고, 애싱에 의해 잔류하는 제 2 포토레지스트 패턴(PR2)이 제거된다. 이에 따라, 제 1 하부 구조체(LS1)의 하부에는 제 1 상부 구조체(US1)의 제 1 폭과 실질적으로 동일한 제 1 폭을 갖는 하부 공통전극(LCOM)이 형성되고, 제 2 하부 구조체(LS2)의 하부에는 제 2 상부 구조체(US2)의 제 1 폭과 실질적으로 동일한 제 1 폭을 갖는 하부 화소전극(LP)이 형성된다. 따라서, 제 1 상부 구조체(US1), 제 2 상부 구조체US2), 하부 공통전극(LCOM), 및 하부 화소전극(LP)의 폭은 모두 실질적으로 동일한 제 1 폭을 갖는다. 그러나, 하부 공통전극(LCOM), 및 하부 화소전극(LP)은 그 일측 단부의 위치에서는 제 1 상부 구조체(US1) 및 제 2 상부 구조체(US2)의 외측으로 돌출되도록 형성된다. Referring to FIG. 6C, the metal layer ML exposed through the first and second structures S1 and S2 and the second photoresist pattern PR2 is a mask used to form the second photoresist pattern PR2. The second photoresist pattern PR2 is removed by exposure and etching using and remaining by ashing. Accordingly, a lower common electrode LCOM having a first width substantially equal to the first width of the first upper structure US1 is formed under the first lower structure LS1, and the second lower structure LS2 A lower pixel electrode LP having a first width substantially equal to the first width of the second upper structure US2 is formed under the. Accordingly, the first upper structure US1, the second upper structure US2, the lower common electrode LCOM, and the lower pixel electrode LP have substantially the same first width. However, the lower common electrode LCOM and the lower pixel electrode LP are formed to protrude outward of the first upper structure US1 and the second upper structure US2 at a position of one end thereof.

도 6d 및 도 6e는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 3 마스크 공정을 도시한 단면도이다. 6D and 6E are cross-sectional views illustrating a third mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention.

도 6d를 참조하면, 제 1 및 제 2 구조체들(S1, S2)과, 하부 공통전극(LCOM), 및 하부 화소전극(LP)이 형성된 전체 상부에 제 2 절연물질이 적층된 후, 제 3 마스크를 이용한 포토리소그래피 공정을 통해 제 2 절연층(INS2)이 형성된다. Referring to FIG. 6D, after a second insulating material is stacked on the entire surface on which the first and second structures S1 and S2, the lower common electrode LCOM, and the lower pixel electrode LP are formed, a third insulating material is deposited. The second insulating layer INS2 is formed through a photolithography process using a mask.

보다 구체적으로, 제 1 및 제 2 구조체들(S1, S2)과, 하부 공통전극(LCOM), 및 하부 화소전극(LP)이 형성된 전체 상부에 제 2 절연물질과 제 3 포토레지스트가 순차적으로 적층된다. 그 후 제 3 마스크를 이용한 포토리소그래피 공정을 통해 하부 공통전극(LCOM)과 하부 화소전극(LP)의 일측 단부를 제외한 모든 영역이 노출되도록 제 3 포토레지스트 패턴(도시생략)이 형성된다. 제 3 포토레지스트 패턴을 통해 노출된 제 2 절연물질은제 3 포토레지스트 패턴을 마스크로 이용한 노광 및 식각을 통해 제거되고, 잔류하는 제 3 포토레지스트 패턴은애싱을 통해 제거됨으로써 제 2 절연막(INS2)이 형성된다. 제 2 절연막은 하부 공통전극(LCOM)과 하부 화소전극(LP)의 일측 단부에 대응하는 위치에서 제 1 상부 구조체(US1)의 일부 영역과, 제 2 상부 구조체(US2)의 일부 영역과, 제 1 및 제 2 하부 구조체들(LS1, LS2)의 언더컷 영역을 커버하고, 하부 공통전극(LCOM)의 일부분과 하부 화소전극(LP)의 일부분을 노출시킨다.More specifically, a second insulating material and a third photoresist are sequentially stacked on the entire top where the first and second structures S1 and S2, the lower common electrode LCOM, and the lower pixel electrode LP are formed. do. Thereafter, through a photolithography process using a third mask, a third photoresist pattern (not shown) is formed so that all regions except for one end of the lower common electrode LCOM and the lower pixel electrode LP are exposed. The second insulating material exposed through the third photoresist pattern is removed through exposure and etching using the third photoresist pattern as a mask, and the remaining third photoresist pattern is removed through ashing, thereby forming the second insulating layer INS2. Is formed. The second insulating layer includes a partial region of the first upper structure US1, a partial region of the second upper structure US2, and a second insulating layer at positions corresponding to one end of the lower common electrode LCOM and the lower pixel electrode LP. The undercut regions of the first and second lower structures LS1 and LS2 are covered, and a part of the lower common electrode LCOM and a part of the lower pixel electrode LP are exposed.

도 6e를 참조하면, 제 1 및 제 2 구조체들(S1, S2)과, 제 1 하부 공통전극(LCOM), 제 1 하부 화소전극(LP) 및 제 2 절연막(INS2)이 형성된 전체 구조의 상면에 투명 도전성 물질이 도포된다. 투명 도전성 금속물질은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium-doped Zinc Oxide)로부터 선택될 수 있다.Referring to FIG. 6E, a top surface of the entire structure on which first and second structures S1 and S2, a first lower common electrode LCOM, a first lower pixel electrode LP, and a second insulating layer INS2 are formed. A transparent conductive material is applied to the. The transparent conductive metal material may be selected from Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Gallium-doped Zinc Oxide (GZO).

이에 따라, 제 1 상부 구조체(US1), 제 2 상부 구조체(US2), 제 2 절연막(INS2), 및 하부 공통전극(LCOM)과 하부 화소전극(LP) 사이의 노출된 제 1 절연막(INS1) 상에는 단차 때문에 각각 투명 도전성 물질이 분리되어 위치하게 된다. 따라서, 제 1 상부 구조체(US1) 상에 위치하는 투명 도전성 물질은 상부 공통전극(UCOM)으로 되고, 제 2 상부 구조체(US2) 상에 위치하는 투명 도전성 물질은 상부 화소전극(UP)으로 된다. 이와 달리, 제 1 상부 구조체(US1) 상에 위치하는 투명 도전성 물질은 상부 화소전극(UP)으로 되고, 제 2 상부 구조체(US2) 상에 위치하는 투명 도전성 물질은 상부 공통전극(UCOM)으로 될 수도 있음을 물론이다. Accordingly, the first upper structure US1, the second upper structure US2, the second insulating layer INS2, and the exposed first insulating layer INS1 between the lower common electrode LCOM and the lower pixel electrode LP Each transparent conductive material is located separately because of the level difference on the phase. Accordingly, the transparent conductive material positioned on the first upper structure US1 becomes the upper common electrode UCOM, and the transparent conductive material positioned on the second upper structure US2 becomes the upper pixel electrode UP. In contrast, the transparent conductive material positioned on the first upper structure US1 becomes the upper pixel electrode UP, and the transparent conductive material positioned on the second upper structure US2 becomes the upper common electrode UCOM. Of course it may be.

도 6f 및 도 6g는 본 발명의 제 1 실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 4 마스크 공정을 도시한 단면도이다. 6F and 6G are cross-sectional views illustrating a fourth mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the first embodiment of the present invention.

도 6f 및 도 6g를 참조하면, 투명 도전성 물질이 위치된 전체 상부에 제 4 포토레지스트를 도포한 후, 제 4 마스크를 이용한 포토리소그래피 공정을 통해 제 1 상부 구조체(US1) 상에 위치하는 상부 공통전극(UCOM)과 제 2 상부 구조체(US2) 상에 위치하는 상부 화소전극(UP)이 각각 형성된다. 6F and 6G, after applying a fourth photoresist on the entire upper portion of the transparent conductive material, the upper common upper part positioned on the first upper structure US1 through a photolithography process using a fourth mask. An electrode UCOM and an upper pixel electrode UP positioned on the second upper structure US2 are formed, respectively.

보다 구체적으로, 도 6f를 참조하면, 투명 도전성 물질이 위치된 전체 상부에 제 4 포토레지스트가 도포된 후, 제 4 마스크를 이용한 포토리소그래피 공정으로 하부 공통전극(LCOM)와 하부 화소전극(LP) 사이에 위치된 투명 도전성 물질을 노출시키는 제 4 포토레지스트 패턴(도시 생략)이 형성된다. More specifically, referring to FIG. 6F, after the fourth photoresist is applied over the entire transparent conductive material, the lower common electrode LCOM and the lower pixel electrode LP are performed by a photolithography process using a fourth mask. A fourth photoresist pattern (not shown) exposing the transparent conductive material positioned therebetween is formed.

도 6g를 참조하면, 제 4 포토레지스트 패턴을 마스크로 이용한 노광 및 식각을 통해 제 1 절연막(INS1) 상의 투명 도전성 물질이 완전히 제거된 후, 잔류하는 제 4 포토레지스트 패턴이 애싱을 통해 제거된다. 이에 따라, 상부 공통전극(UCOM)과 동일한 제 1 폭을 갖는 하부 공통전극(LCOM)과 상부 화소전극(UP)과 동일한 제 1 폭을 갖는 하부 화소전극(LP)이 얻어진다. 그러나, 하부 공통전극(LCOM)과 하부 화소전극(LP)은 제 2 절연막(INS2) 외측으로 노출된 돌출부를 각각 구비하므로, 상부 공통전극(UCOM)의 길이는 하부 공통전극(LCOM)의 길이보다 짧고, 상부 화소전극(UP)의 길이는 하부 화소전극(LP)의 길이보다 짧아진다.Referring to FIG. 6G, after the transparent conductive material on the first insulating layer INS1 is completely removed through exposure and etching using the fourth photoresist pattern as a mask, the remaining fourth photoresist pattern is removed through ashing. Accordingly, the lower common electrode LCOM having the same first width as the upper common electrode UCOM and the lower pixel electrode LP having the same first width as the upper pixel electrode UP are obtained. However, since the lower common electrode LCOM and the lower pixel electrode LP each have protrusions exposed to the outside of the second insulating layer INS2, the length of the upper common electrode UCOM is greater than the length of the lower common electrode LCOM. The length of the upper pixel electrode UP is shorter than that of the lower pixel electrode LP.

상술한 본 발명의 제 1 실시예에 따르는 수평 전계형 액정 표시장치의 공통전극과 화소전극에 따르면, T자형 제 1 및 제 2 구조체들(S1, S2)을 이용하여 공통전극(COM)과 화소전극(P)이 각각 상부 공통전극(UCOM), 하부 공통전극(LCOM), 상부 화소전극(UP), 및 하부 화소전극(LP)으로 분할된다. 또한, 공통전극(COM)의 일측 단부에서 상부 공통전극(UCOM)과 하부 공통전극(LCOM)이 전기적으로 연결되고, 화소전극(P)의 상부 화소전극(UP)과 하부 화소전극(LP)이 전기적으로 연결될 수 있게 된다. 이에 따라 상부 공통전극(UCOM)과 상부 화소전극(UP) 사이에 전계가 형성되고, 하부 공통전극(LCOM)과 하부 화소전극(LP) 사이에 전계가 형성되기 때문에 액정층의 하층부와 상층부에 균일한 전계가 형성될 수 있게 된다. According to the common electrode and the pixel electrode of the horizontal electric field type liquid crystal display according to the first embodiment of the present invention described above, the common electrode COM and the pixel electrode using the T-shaped first and second structures S1 and S2 are used. Each of P is divided into an upper common electrode UCOM, a lower common electrode LCOM, an upper pixel electrode UP, and a lower pixel electrode LP. In addition, at one end of the common electrode COM, the upper common electrode UCOM and the lower common electrode LCOM are electrically connected, and the upper pixel electrode UP and the lower pixel electrode LP of the pixel electrode P are connected to each other. It can be electrically connected. Accordingly, an electric field is formed between the upper common electrode (UCOM) and the upper pixel electrode (UP), and an electric field is formed between the lower common electrode (LCOM) and the lower pixel electrode (LP). An electric field can be formed.

따라서, 액정층 전체에 걸쳐 균일한 전기장을 형성시키기 위해 공통전극과 화소전극을 고전압으로 구동시킬 필요가 없게 되는 효과를 얻을 수 있다. Accordingly, it is possible to obtain an effect that it is not necessary to drive the common electrode and the pixel electrode with a high voltage in order to form a uniform electric field over the entire liquid crystal layer.

또한, 액정층 상층부와 하층부의 전계가 균일하게 형성되므로, 전계 불균일로 인해 액정층 상층부에 위치한 액정의 거동 불량으로 인한 빛샘 현상을 제거할 수 있는 효과를 얻을 수 있게 된다. In addition, since the electric fields of the upper and lower layers of the liquid crystal layer are uniformly formed, it is possible to obtain an effect of removing light leakage due to poor behavior of the liquid crystal located on the upper layer of the liquid crystal layer due to the electric field non-uniformity.

또한, 제 1 및 제 2 하부 구조체(LS1, Ls2)가 언더컷 구조를 갖게 되어 하부 공통전극(LCOM)과 하부 화소전극(LP)이 제 1 및 제 2 구조체들(S1, S2) 외측으로 각각 노출되기 때문에 각 전극의 일단부 측에서 상부 공통전극(UCOM) 및 상부 화소전극(UP)과 일괄 접속이 가능하여 공간 활용도가 높아지는 효과를 얻을 수 있다. In addition, since the first and second lower structures LS1 and Ls2 have an undercut structure, the lower common electrode LCOM and the lower pixel electrode LP are exposed to the outside of the first and second structures S1 and S2, respectively. Therefore, it is possible to collectively connect the upper common electrode UCOM and the upper pixel electrode UP at one end side of each electrode, thereby obtaining an effect of increasing space utilization.

다음으로, 도 7을 참조하여 본 발명의 제 2실시예에 따르는 수평 전계형 액정 표시장치를 보다 구체적으로 설명하기로 한다. 도 7은 본 발명의 제 2실시예에 따르는 수평 전계형 표시장치를 개략적으로 도시한 단면도이다. Next, a horizontal electric field type liquid crystal display device according to a second embodiment of the present invention will be described in more detail with reference to FIG. 7. 7 is a schematic cross-sectional view of a horizontal electric field display device according to a second embodiment of the present invention.

본 발명의 제 2 실시예에 따르는 액정 표시장치는 상부 공통전극(UCOM)과 하부 공통전극(LCOM)및 상부 화소전극(UP)과 하부 하소전극(UP)이 실질적으로 동일한 크기로 구성되고, 제 2 절연막(INS2)은 상부 공통전극(UCOM)및 상부 화소전극(UP)의 폭보다 좁게 형성되어 상부 공통전극(UOM)과 상부 화소전극(UP) 각각의 양측부들과 하부 공통전극(LCOM)과 하부 화소전극(LP) 각각의 양측부들이 제 2 절연막(INS2) 외측으로 노출되며, 상부 공통전극(UCOM)이 하부 공통전극(LCOM)의 노출된 양측부에 접속되고,상부 화소전극(UP)이 하부 화소전극(LP)의 노출된 양측부에 접속된다는 점에서 도 3에 도시된 제 1 실시예에 따르는 액정 표시장치와 다르다.In the liquid crystal display according to the second embodiment of the present invention, the upper common electrode UCOM, the lower common electrode LCOM, and the upper pixel electrode UP and the lower calcined electrode UP are substantially the same size, 2 The insulating layer INS2 is formed narrower than the widths of the upper common electrode UCOM and the upper pixel electrode UP, so that both sides of the upper common electrode UOM and the upper pixel electrode UP, the lower common electrode LCOM, and Both sides of the lower pixel electrode LP are exposed outside the second insulating layer INS2, the upper common electrode UCOM is connected to both exposed sides of the lower common electrode LCOM, and the upper pixel electrode UP It differs from the liquid crystal display according to the first embodiment shown in FIG. 3 in that it is connected to both exposed sides of the lower pixel electrode LP.

이하, 상부 공통전극들(UCOM) 및 하부 공통전극들(LCOM)과 공통라인과의 연결에 대해 도 8a 및 도 8b를 참조하여 보다 상세히 설명하기로 한다. 도 8a는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에서 상부 공통전극들 및 하부 공통전극들이 연결되는 영역의 측면을 도시한 단면도이고, 도 8b는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에서 상부 공통전극들 및 하부 공통전극들이 연결되는 영역의 정면을 도시한 단면도이다.Hereinafter, the connection between the upper common electrodes UCOM and the lower common electrodes LCOM and the common line will be described in more detail with reference to FIGS. 8A and 8B. FIG. 8A is a cross-sectional view showing a side surface of a region to which upper common electrodes and lower common electrodes are connected in a horizontal electric field display device according to a second embodiment of the present invention, and FIG. 8B is a horizontal electric field type display device according to a second embodiment of the present invention. A cross-sectional view showing the front side of a region where upper common electrodes and lower common electrodes are connected in an electric field display device.

도 8a 및 도 8b를 참조하면, 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치의 제 2 절연막(INS2)은 상부 공통전극(UCOM) 및 하부 공통전극(LCOM)의 폭보다 좁게 형성된다. 이에 따라 상부 공통전극(UCOM)의 양측부들과 하부 공통전극(LCOM)의 양측부들은 제 2 절연막(INS2) 외측으로 노출된다.상부 공통전극(UCOM)은 제 2 절연막(INS2)을 통해 노출된 제 1 상부 구조체(US1)와, 제 2 절연막(INS2)의 상부와, 제 2 절연막(INS2)을 통해 노출된 하부 공통전극(LCOM)의 양측부상에 배치된다. 또한, 상부 공통전극(UCOM)은 제 1 절연막(INS1)과 배선 및 박막 트랜지스터층(WTL)을관통하는 제 1 콘택홀(CH1)을 통해 배선 및 박막 트랜지스터층(WTL)에 배치된 공통라인(CL)에 접속된다.8A and 8B, the second insulating layer INS2 of the horizontal electric field display device according to the second exemplary embodiment of the present invention is formed to be narrower than the widths of the upper common electrode UCOM and the lower common electrode LCOM. Accordingly, both sides of the upper common electrode UCOM and both sides of the lower common electrode LCOM are exposed outside the second insulating layer INS2. The upper common electrode UCOM is exposed through the second insulating layer INS2. It is disposed on both sides of the first upper structure US1, the second insulating layer INS2, and the lower common electrode LCOM exposed through the second insulating layer INS2. In addition, the upper common electrode UCOM is a common line disposed on the wiring and the thin film transistor layer WTL through the first insulating layer INS1 and the first contact hole CH1 passing through the wiring and the thin film transistor layer WTL. CL).

다음으로, 상부 화소전극들(UP) 및 하부 화소전극들(LP)과 공통라인과의 연결에 대해 도 9a 및 도 9b를 참조하여 보다 상세히 설명하기로 한다. 도 9a는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에서 상부 화소전극들 및 하부 화소전극들이 연결되는 영역의 측면을 도시한 단면도이고, 도 9b는 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에서 상부 화소전극들 및 하부 화소전극들이 연결되는 영역의 정면을 도시한 단면도이다.Next, a connection between the upper pixel electrodes UP and the lower pixel electrodes LP and the common line will be described in more detail with reference to FIGS. 9A and 9B. 9A is a cross-sectional view illustrating a side surface of a region to which upper and lower pixel electrodes are connected in a horizontal electric field display device according to a second exemplary embodiment of the present invention, and FIG. 9B is a horizontal cross-sectional view according to a second exemplary embodiment of the present invention. A cross-sectional view illustrating a front surface of a region to which upper and lower pixel electrodes are connected in an electric field display device.

도 9a 및 도 9b를 참조하면, 본 발명의 제2실시예에 따르는 액정 표시장치의 제 2 절연막(INS2)은 상부 화소전극(UP)및 하부 화소전극(LP)의 폭보다 좁게 형성된다.이에 따라 상부 화소전극(UCOM)의 양측부들과 하부 화소전극(LP)의 양측부들은 제 2 절연막(INS2) 외측으로 노출된다. 상부 화소전극(UP)은 제 2 절연막(INS2)을 통해 노출된 제 1 상부 구조체(US1)와, 제 2 절연막(INS2)의 상부와, 제 2 절연막(INS2)을 통해 노출된 하부 공통전극(LCOM)의 양측부 상에 배치된다. 또한, 상부 화소전극(UP)은 제 1 절연막(INS1)과 배선 및 박막 트랜지스터층(WTL)을 관통하는 제 2 콘택홀(CH2)을 통해 배선 및 박막 트랜지스터층(WTL)에 배치된 박막 트랜지스터(TFT)에 접속된다.9A and 9B, the second insulating layer INS2 of the liquid crystal display according to the second exemplary embodiment of the present invention is formed to be narrower than the widths of the upper pixel electrode UP and the lower pixel electrode LP. Accordingly, both side portions of the upper pixel electrode UCOM and both side portions of the lower pixel electrode LP are exposed outside the second insulating layer INS2. The upper pixel electrode UP includes a first upper structure US1 exposed through the second insulating layer INS2, an upper portion of the second insulating layer INS2, and a lower common electrode exposed through the second insulating layer INS2. LCOM) on both sides. In addition, the upper pixel electrode UP is a thin film transistor disposed in the wiring and thin film transistor layer WTL through the first insulating layer INS1 and a second contact hole CH2 penetrating through the wiring and thin film transistor layer WTL. TFT).

상술한 본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치에 의하면 제 1 실시예에 따르는 수평 전계형 액정 표시장치와 동일한 효과를 얻을 수 있다. 더욱이 본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치에 의하면 상부 공통전극과 하부 공통전극의 크기 및 상부 화소전극과 하부 화소전극의 크기가 정확하게 셀프얼라인되어(self-aligned), 마스크 정렬오차에 의한 제품불량을 방지할 수 있는 효과를 더 얻을 수 있게 된다.According to the above-described horizontal electric field type liquid crystal display according to the second exemplary embodiment of the present invention, the same effects as those of the horizontal electric field type liquid crystal display according to the first exemplary embodiment can be obtained. Moreover, according to the horizontal electric field type liquid crystal display according to the second embodiment of the present invention, the sizes of the upper common electrode and the lower common electrode and the sizes of the upper and lower pixel electrodes are accurately self-aligned, so that the mask is aligned. The effect of preventing product defects due to errors can be further obtained.

다음으로, 본 발명의 제 2실시예에 따르는 수평 전계형 액정 표시장치의 공통전극 및 화소전극을 제조하는 방법에 대해 도 10a 내지 도 10g를 참조하여 설명하기로 한다. 도 10a 내지 도 10g는 본 발명의 제 2실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 마스크 공정들을 도시한 단면도이다.Next, a method of manufacturing the common electrode and the pixel electrode of the horizontal electric field type liquid crystal display according to the second embodiment of the present invention will be described with reference to FIGS. 10A to 10G. 10A to 10G are cross-sectional views illustrating mask processes for manufacturing a common electrode and a pixel electrode of a horizontal electric field display device according to a second embodiment of the present invention.

본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치의 제조방법은 제 2 게이트 절연막을 형성하는 방법과, 그에 따라 나타나는 제 2 절연막의 구조가 달라진다는 점과, 제 2 절연막의 구조변경에 따라, 상부 공통전극과 하부 공통전극의 크기 및 상부 화소전극과 하부 화소전극의 크기가 정확하게 셀프얼라인할 수 있게 된다는 점에서 본 발명의 제 1실시예에 따르는 수평 전계형 표시장치의 제조방법과 차이가 있다. 이하, 도 9a 내지 도 9g를 참조하여 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에 대해 설명하기로 한다.In the method of manufacturing a horizontal electric field type display device according to the second embodiment of the present invention, according to the method of forming the second gate insulating film, the structure of the second insulating film to be changed, and the change in the structure of the second insulating film, It is different from the manufacturing method of the horizontal electric field display device according to the first embodiment of the present invention in that the sizes of the upper and lower common electrodes and the sizes of the upper and lower pixel electrodes can be accurately self-aligned. . Hereinafter, a horizontal electric field display device according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 9A to 9G.

도 10a는 본 발명의 제 2실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 1 마스크 공정을 도시한 단면도이다. 10A is a cross-sectional view illustrating a first mask process for manufacturing a common electrode and a pixel electrode of a horizontal electric field display device according to a second embodiment of the present invention.

도 10a를 참조하면, 제 1 절연막(INS1) 상에 금속물질과 절연물질이 순차적으로 적층된 후, 제 1 마스크를 이용한 제 1 포토 레지스트 공정을 통해 금속층(ML)과, 금속층(ML) 상부에 일정한 간격을 두고 나란하게 배치되는 T자형의 제 1 구조체(S1) 및 제 2 구조체(S2)가 형성된다. Referring to FIG. 10A, after a metal material and an insulating material are sequentially stacked on the first insulating layer INS1, the metal layer ML and the metal layer ML are formed through a first photoresist process using a first mask. A T-shaped first structure S1 and a second structure S2 arranged side by side at regular intervals are formed.

보다 구체적으로, 제 1 절연막(INS1) 상에 예를 들면 스퍼터링 공정을 통해 높은 도전성을 갖는 금속물질, 유기 절연물질 및 제 1 포토레지스트가 순차적으로 적층된다. 그리고, 제 1 마스크를 이용한 포토리소그래피 공정을 통해 제 1 포토레지스트 패턴(도시생략)이 형성되고, 제 1 포토레지트 패턴을 통해 노출된 유기 절연물질이 제 1 포토레지스트 패턴을 마스크로 이용한 노광 및 에칭에 의해 패터닝된다. 그 후 잔류하는 제 1 포토레지스트 패턴이 애싱됨으로써, 금속층(ML) 상부에 일정한 간격을 두고 나란하게 배치되는 T자형의 제 1 구조체(S1) 및 제 2 구조체(S2)가 형성된다. 제 1 마스크 공정에서 이용되는 금속물질은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 금(Au), 은(Ag), 텅스텐(W) 또는 이들의 합금으로 이루어진 군에서 선택될 수 있다. 또, 절연물질로는 검은 색 색상을 갖는 유기 절연물질이 이용될 수 있다. More specifically, a metal material having high conductivity, an organic insulating material, and a first photoresist are sequentially stacked on the first insulating layer INS1 through, for example, a sputtering process. In addition, a first photoresist pattern (not shown) is formed through a photolithography process using a first mask, and the organic insulating material exposed through the first photoresist pattern is exposed and exposed using the first photoresist pattern as a mask. It is patterned by etching. Thereafter, the remaining first photoresist pattern is ashed, thereby forming a T-shaped first structure S1 and a second structure S2 arranged side by side at regular intervals on the metal layer ML. The metal material used in the first mask process is aluminum (Al), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), gold (Au), silver (Ag), tungsten (W), or It may be selected from the group consisting of alloys thereof. In addition, an organic insulating material having a black color may be used as the insulating material.

제 1 구조체(S1)는 제 1 폭을 갖는 제 1 상부 구조체(US1)와, 제 1 상부 구조체(US1)로부터 하부로 연장되며 제 1 폭보다 작은 제 2 폭을 갖는 제 1 하부 구조체(LS1)를 포함한다. 즉, 제 1 하부 구조체(LS1)는 제 1 상부 구조체(US1)의 측변에서 일정 거리만큼 내측으로 과식각된 언터컷(undercut) 모양을 가질 수 있다. The first structure S1 includes a first upper structure US1 having a first width, and a first lower structure LS1 extending downward from the first upper structure US1 and having a second width smaller than the first width. Includes. That is, the first lower structure LS1 may have an undercut shape that is over-etched inward by a predetermined distance from the side of the first upper structure US1.

제 2 구조체(S2)는 제 1 구조체(S1)의 제 1 폭과 실질적으로 동일한 제 1 폭을 갖는 제 2 상부 구조체(US2)와, 제 2 상부 구조체(US2)로부터 하부로 연장되며 제 1 폭보다 작은 제 2 폭을 갖는 제 2 하부 구조체(LS2)를 포함한다. 즉, 제 2 하부 구조체(LS2) 또한 제 2 상부 구조체(US2)의 측변에서 일정 거리만큼 내측으로 과식각된 언터컷 모양을 가질 수 있다. The second structure S2 includes a second upper structure US2 having a first width substantially equal to the first width of the first structure S1, and extending downward from the second upper structure US2 and having a first width. And a second lower structure LS2 having a smaller second width. That is, the second lower structure LS2 may also have an undercut shape that is over-etched inward by a predetermined distance from the side of the second upper structure US2.

도 10b 및 도 10c는 본 발명의 제 2실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 2 마스크 공정을 도시한 단면도이다. 10B and 10C are cross-sectional views illustrating a second mask process for manufacturing a common electrode and a pixel electrode of a horizontal electric field display device according to a second embodiment of the present invention.

도 10b를 참조하면, 제 1 및 제 2 구조체들(S1, S2)이 형성된 금속층(ML) 상에 제 2 포토레지스트가 적층된 후, 제 2 마스크를 이용한 포토리소그래피 공정을 통해 제 1 및 제 2 하부 구조체들(LS1, LS2)의 언더컷 부분에 채워지는 제 2 포토레지스트 패턴(PR2)이 형성된다. 제 2 포토레지스트 패턴(PR2)은 공통전극(COM), 및 화소전극(P)의 일측 단부의 위치에서 제 1 상부 구조체(US1) 및 제 2 상부 구조체(US2)의 외측으로 돌출되도록 형성된다. Referring to FIG. 10B, after a second photoresist is stacked on the metal layer ML on which the first and second structures S1 and S2 are formed, the first and second structures are formed through a photolithography process using a second mask. A second photoresist pattern PR2 filling the undercut portions of the lower structures LS1 and LS2 is formed. The second photoresist pattern PR2 is formed to protrude to the outside of the first upper structure US1 and the second upper structure US2 at positions of the common electrode COM and one end of the pixel electrode P.

도 10c를 참조하면, 제 1 및 제 2 구조체들(S1, S2)과 제 2 포토레지스트 패턴(PR2)을 통해 노출된 금속층(ML)은 제 2 포토레지스트 패턴(PR2)을 마스크로 이용한 노광 및 에칭에 의해 제거되고, 애싱에 의해 잔류하는 제 2 포토레지스트 패턴(PR2)이 제거된다. 따라서, 제 2 포토레지스트 패턴을 형성하기 위해 이용되었던 마스크를 사용할 필요가 없게 된다. 이에 따라, 제 1 하부 구조체(LS1)의 하부에는 제 1 상부 구조체(US1)의 크기와 실질적으로 동일한 크기를 갖는 하부 공통전극(LCOM)이 형성되고, 제 2 하부 구조체(LS2)의 하부에는 제 2 상부 구조체(US2)의 크기와 실질적으로 동일한 크기를 갖는 하부 화소전극(LP)이 형성된다. 따라서, 제 1 상부 구조체(US1), 제 2 상부 구조체US2), 하부 공통전극(LCOM), 및 하부 화소전극(LP)는 모두 실질적으로 동일한 크기를 가지므로, 제 1 실시예의 경우와 달리 하부 공통전극(LCOM), 및 하부 화소전극(LP)각각의 일측 단부에서 제 1 상부 구조체(US1) 및 제 2 상부 구조체(US2)의 외측으로 돌출된 부분이 형성되지 않게 된다.Referring to FIG. 10C, the metal layer ML exposed through the first and second structures S1 and S2 and the second photoresist pattern PR2 is exposed by using the second photoresist pattern PR2 as a mask. The second photoresist pattern PR2 is removed by etching and remaining by ashing. Thus, there is no need to use the mask used to form the second photoresist pattern. Accordingly, a lower common electrode LCOM having a size substantially the same as that of the first upper structure US1 is formed under the first lower structure LS1, and a first lower structure LS2 is formed under the second lower structure LS2. 2 A lower pixel electrode LP having a size substantially the same as that of the upper structure US2 is formed. Therefore, since the first upper structure US1, the second upper structure US2, the lower common electrode LCOM, and the lower pixel electrode LP all have substantially the same size, unlike the case of the first embodiment, At one end of each of the electrode LCOM and the lower pixel electrode LP, portions protruding outward of the first upper structure US1 and the second upper structure US2 are not formed.

도 10d 및 도 10e는 본 발명의 제 2실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 3 마스크 공정을 도시한 단면도이다. 10D and 10E are cross-sectional views illustrating a third mask process for manufacturing a common electrode and a pixel electrode of a horizontal electric field display device according to a second embodiment of the present invention.

도 10d를 참조하면, 제 1 및 제 2 구조체들(S1, S2)과, 하부 공통전극(LCOM), 및 하부 화소전극(LP)이 형성된 전체 상부에 제 2 절연물질이 적층된 후, 제 3 마스크를 이용한 포토리소그래피 공정을 통해 제 2 절연막(INS2)이 형성된다. Referring to FIG. 10D, after a second insulating material is stacked on the entire surface on which the first and second structures S1 and S2, the lower common electrode LCOM, and the lower pixel electrode LP are formed, a third insulating material is deposited. A second insulating layer INS2 is formed through a photolithography process using a mask.

보다 구체적으로, 제 1 및 제 2 구조체들(S1, S2)과, 하부 공통전극(LCOM), 및 하부 화소전극(LP)이 형성된 전체 상부에 제 2 절연물질과 제 3 포토레지스트가 순차적으로 적층된다. 그 후 제 3 마스크를 이용한 포토리소그래피 공정을 통해 제 2 절연막을 형성할 영역을 제외한 나머지 영역이 노출되도록 제 3 포토레지스트 패턴(도시생략)이 형성된다. 제 3 포토레지스트 패턴을 통해 노출된 제 2 절연물질은 제 3 포토레지스트 패턴을 마스크로 이용한 노광 및 식각을 통해 제거되고, 잔류하는 제 3 포토레지스트 패턴은 애싱을 통해 제거됨으로써 제 2 절연막(INS2)이 형성된다. 제 2 절연막(INS2)은 상부 공통전극(UCOM) 및 하부 공통전극(LCOM)의 폭보다 좁게 형성된다. 이에 따라 상부 공통전극(UCOM)의 양측부들과 하부 공통전극(LCOM)의 양측부들은 제 2 절연막(INS2) 외측으로 노출된다.More specifically, a second insulating material and a third photoresist are sequentially stacked on the entire top where the first and second structures S1 and S2, the lower common electrode LCOM, and the lower pixel electrode LP are formed. do. Thereafter, through a photolithography process using a third mask, a third photoresist pattern (not shown) is formed so that the remaining regions except for the region where the second insulating film is to be formed are exposed. The second insulating material exposed through the third photoresist pattern is removed through exposure and etching using the third photoresist pattern as a mask, and the remaining third photoresist pattern is removed through ashing, thereby forming the second insulating layer INS2. Is formed. The second insulating layer INS2 is formed to be narrower than the widths of the upper common electrode UCOM and the lower common electrode LCOM. Accordingly, both side portions of the upper common electrode UCOM and both side portions of the lower common electrode LCOM are exposed outside the second insulating layer INS2.

도 10e를 참조하면, 제 1 및 제 2 구조체들(S1, S2)과, 제 1 하부 공통전극(LCOM), 제 1 하부 화소전극(LP) 및 제 2 절연막(INS2)이 형성된 전체 구조의 상면에 투명 도전성 물질이 도포된다. 투명 도전성 금속물질은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), GZO(Gallium-doped Zinc Oxide)로부터 선택될 수 있다.Referring to FIG. 10E, a top surface of the entire structure on which first and second structures S1 and S2, a first lower common electrode LCOM, a first lower pixel electrode LP, and a second insulating layer INS2 are formed. A transparent conductive material is applied to the. The transparent conductive metal material may be selected from Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Gallium-doped Zinc Oxide (GZO).

이에 따라, 제 1 상부 구조체(US1), 제 2 상부 구조체(US2), 제 2 절연막(INS2), 및 하부 공통전극(LCOM)과 하부 화소전극(LP) 사이의 노출된 제 1 절연막(INS1) 상에는 단차 때문에 각각 투명 도전성 물질이 분리되어 위치하게 된다. 또한, 제 1 상부 구조체(US1)와 제 2 상부 구조체(US2)의 단부 상에는 이들 구조체의 폭보다 좁은 폭은 갖도록 제 2 절연막(INS2)이 위치되므로,제 2 절연막(INS2) 외측으로 노출된 제 1및 제 2 상부 구조체들(US1, US2) 상과 제 1 및 제 2 하부 구조체(LS1, LS2)들 상에도 투명 도전성 물질이 위치된다. 따라서, 제 1 상부 구조체(US1) 상에 위치하는 투명 도전성 물질은 상부 공통전극(UCOM)으로 되고, 제 2 상부 구조체(US2) 상에 위치하는 투명 도전성 물질은 상부화소전극(UP)으로 된다. 이와 달리, 제 1 상부 구조체(US1) 상에 위치하는 투명 도전성 물질은 상부 화소전극(UP)으로 되고, 제 2 상부 구조체(US2) 상에 위치하는 투명 도전성 물질은 상부 공통전극(UCOM)으로 될 수도 있음을 물론이다.Accordingly, the first upper structure US1, the second upper structure US2, the second insulating layer INS2, and the exposed first insulating layer INS1 between the lower common electrode LCOM and the lower pixel electrode LP Each transparent conductive material is located separately because of the level difference on the phase. In addition, since the second insulating layer INS2 is positioned on the ends of the first upper structure US1 and the second upper structure US2 to have a width narrower than that of these structures, the second insulating layer INS2 is exposed to the outside of the second insulating layer INS2. A transparent conductive material is also positioned on the first and second upper structures US1 and US2 and on the first and second lower structures LS1 and LS2. Accordingly, the transparent conductive material positioned on the first upper structure US1 becomes the upper common electrode UCOM, and the transparent conductive material positioned on the second upper structure US2 becomes the upper pixel electrode UP. In contrast, the transparent conductive material positioned on the first upper structure US1 becomes the upper pixel electrode UP, and the transparent conductive material positioned on the second upper structure US2 becomes the upper common electrode UCOM. Of course it may be.

도 10f 및 도 10g는 본 발명의 제 2실시예에 따르는 수평 전계형 표시장치의 공통전극 및 화소전극을 제조하기 위한 제 4 마스크 공정을 도시한 단면도이다. 10F and 10G are cross-sectional views illustrating a fourth mask process for manufacturing a common electrode and a pixel electrode of the horizontal electric field display device according to the second embodiment of the present invention.

도 10f 및 도 10g를 참조하면, 투명 도전성 물질이 위치된 전체 상부에 제 4 포토레지스트를 도포한 후, 제 4 마스크를 이용한 포토리소그래피 공정을 통해 제 1 상부 구조체(US1) 상에 위치하는 상부 공통전극(UCOM)과 제 2 상부 구조체(US2) 상에 위치하는 상부 화소전극(UP)이 각각 형성된다. Referring to FIGS. 10F and 10G, after applying a fourth photoresist on the entire upper portion of the transparent conductive material, the upper common upper part positioned on the first upper structure US1 through a photolithography process using a fourth mask. An electrode UCOM and an upper pixel electrode UP positioned on the second upper structure US2 are formed, respectively.

보다 구체적으로, 도 10f를 참조하면, 투명 도전성 물질이 위치된 전체 상부에 제 4 포토레지스트가 도포된 후, 제 4 마스크를 이용한 포토리소그래피 공정으로 하부 공통전극(LCOM)와 하부 화소전극(LP) 사이에 위치된 제 1 절연막(INS1) 상의투명 도전성 물질을 노출시키는 제 4 포토레지스트 패턴(도시 생략)이 형성된다.More specifically, referring to FIG. 10F, after a fourth photoresist is applied over the entire transparent conductive material, the lower common electrode LCOM and the lower pixel electrode LP are performed by a photolithography process using a fourth mask. A fourth photoresist pattern (not shown) exposing the transparent conductive material on the first insulating layer INS1 positioned therebetween is formed.

도 10g를 참조하면, 제 4 포토레지스트 패턴을 마스크로 이용한 노광 및 식각을 통해 제 1 절연막(INS1) 상의 투명 도전성 물질이 완전히 제거된 후, 잔류하는 제 4 포토레지스트 패턴이 애슁을 통해 제거된다. 이에 따라, 상부 공통전극(UCOM)과 동일한 크기를 갖는(즉, 폭과 길이가 같은)하부 공통전극(LCOM)과 상부 화소전극(UP)과 동일한 크기를 갖는(즉, 폭과 길이가 같은) 하부 화소전극(LP)이 얻어진다.Referring to FIG. 10G, after the transparent conductive material on the first insulating layer INS1 is completely removed through exposure and etching using the fourth photoresist pattern as a mask, the remaining fourth photoresist pattern is removed through ashing. Accordingly, the lower common electrode LCOM having the same size as the upper common electrode UCOM (ie, having the same width and length) and the lower common electrode LCOM having the same size as the upper pixel electrode UP (ie, having the same width and length). The lower pixel electrode LP is obtained.

상술한 본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치에 의하면, 상부 공통전극과 하부 공통전극, 상부 화소전극과 하부 화소전극을 셀프얼라인 방식으로 형성할 수 있기 때문에 마스크의 미스얼라인(misalign)에 따른 공정오차를 줄일 수 있어 제품 불량을 방지할 수 있는 효과를 얻을 수 있다.According to the horizontal electric field type liquid crystal display according to the second embodiment of the present invention described above, since the upper common electrode, the lower common electrode, the upper pixel electrode and the lower pixel electrode can be formed in a self-alignment method, the mask is misaligned. Process error due to (misalign) can be reduced, so that the effect of preventing product defects can be obtained.

도 11은 종래의 수평 전계형 액정 표시장치와 본 발명의 실시예들에 따르는 수평 전계형 액정 표시장치의 투과율을 도시한 그래프이다. 도 11에서 가로 축은 화소전극에 공급되는 구동전압을, 세로 축은 액정 표시장치의 투과효율을 나타낸다. 도 11에 도시된 바와 같이, 종래의 점선으로 표시한 수평 전계형 액정 표시장치는 최대 구동전압 60V에서 최대 투과효율이 0.187이었으나, 본 발명의 실시예들에 따르는 수평 전계형 액정 표시장치에서는 구동전압 36V에서 투과효율이 0.21로 나타났다. 따라서, 본 발명의 실시예들에 따르는 수평 전계형 액정 표시장치는 종래의 수평 전계형 액정 표시장치에 비해 훨씬 낮은 구동전압으로도 높은 투과효율을 얻을 수 있음을 알 수 있다. 11 is a graph showing transmittance of a conventional horizontal electric field liquid crystal display and a horizontal electric field liquid crystal display according to embodiments of the present invention. In FIG. 11, the horizontal axis represents the driving voltage supplied to the pixel electrode, and the vertical axis represents the transmission efficiency of the liquid crystal display. As shown in FIG. 11, in the conventional horizontal electric field type liquid crystal display indicated by a dotted line, the maximum transmission efficiency was 0.187 at the maximum driving voltage of 60V, but in the horizontal electric field type liquid crystal display according to the embodiments of the present invention, at the driving voltage of 36V. The transmission efficiency was found to be 0.21. Accordingly, it can be seen that the horizontal electric field type liquid crystal display device according to the exemplary embodiments of the present invention can obtain high transmission efficiency even with a much lower driving voltage than the conventional horizontal electric field type liquid crystal display device.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Although embodiments of the present invention have been described above with reference to the accompanying drawings, the technical configuration of the present invention described above is in other specific forms without changing the technical spirit or essential features of the present invention by those skilled in the art. It will be appreciated that it can be implemented. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting. In addition, the scope of the present invention is indicated by the claims to be described later rather than the detailed description. In addition, all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention.

SUB1, SUB2: 기판 INS1, INS2: 절연층
WTL: 배선 및 박막 트랜지스터층 S1, S2: 구조체
LS1, LS2: 하부 구조체 US1, US2: 상부 구조체
COM: 공통전극 LCOM: 하부 공통전극
UCOM: 상부 공통전극 P: 화소전극
LP: 하부 화소전극 UP: 상부 화소전극
SUB1, SUB2: substrate INS1, INS2: insulating layer
WTL: wiring and thin film transistor layers S1, S2: structure
LS1, LS2: lower structure US1, US2: upper structure
COM: common electrode LCOM: lower common electrode
UCOM: upper common electrode P: pixel electrode
LP: lower pixel electrode UP: upper pixel electrode

Claims (10)

액정층을 사이에 두고 서로 대향 배치된 제 1 기판 및 제 2 기판;
상기 제 1 기판 상에 서로 나란하게 배치되며, 각각의 상단부의 폭이 하단부의 폭보다 큰 제 1 및 제 2 구조체들; 및
상기 제 1 및 제 2 구조체들 각각의 상면과 하면에 배치되어 서로 이격되는 상부전극과 하부전극을 포함하며,
상기 상부전극과 하부전극은 상기 제 1 및 제 2 구조체들 각각의 일단부에서 서로 연결되고,
상기 제 1 구조체의 상부 및 하부전극들에 공급되는 제 1 전압과 상기 제 2 구조체의 상부 및 하부 전극들에 공급되는 제 2 전압은 상기 액정층에 수평전계를 형성하도록 서로 다르게 설정되는 것을 특징으로 하는 수평 전계형 액정 표시장치.
A first substrate and a second substrate disposed to face each other with a liquid crystal layer therebetween;
First and second structures disposed parallel to each other on the first substrate and having a width of each upper end greater than that of a lower end; And
And an upper electrode and a lower electrode disposed on an upper surface and a lower surface of each of the first and second structures to be spaced apart from each other,
The upper electrode and the lower electrode are connected to each other at one end of each of the first and second structures,
The first voltage supplied to the upper and lower electrodes of the first structure and the second voltage supplied to the upper and lower electrodes of the second structure are set differently to form a horizontal electric field in the liquid crystal layer. A horizontal electric field type liquid crystal display.
삭제delete 제 1 항에 있어서,
상기 제 1 기판 상에 배선들 및 박막 트랜지스터들이 배치된 배선 및 박막 트랜지스터층;
상기 배선 및 박막 트랜지스터층을 커버하는 제 1 절연막; 및
상기 제 1 및 제 2 구조체 각각의 일단부에서 상기 제 1 및 제 2 구조체의 상단부의 일부 영역과 하부의 측벽을 커버하고, 상기 하부 전극의 일단부를 노출시키는 제 2 절연막을 더 포함하고,
상기 상부전극은 상기 제 1 및 제 2 구조체들의 상단부들로부터 각각 연장되어 상기 제 2 절연막을 통해 노출되는 상기 하부전극의 일단부와 접속되는 것을 특징으로 하는 수평 전계형 액정 표시장치.
The method of claim 1,
A wiring and a thin film transistor layer in which wirings and thin film transistors are disposed on the first substrate;
A first insulating layer covering the wiring and the thin film transistor layer; And
Further comprising a second insulating layer covering a partial region of an upper end portion and a lower sidewall of the first and second structures at one end of each of the first and second structures, and exposing one end of the lower electrode,
Wherein the upper electrode extends from upper ends of the first and second structures and is connected to one end of the lower electrode exposed through the second insulating layer.
제 1 항에 있어서,
상기 제 1 기판 상에 배선들 및 박막 트랜지스터들이 배치된 배선 및 박막 트랜지스터층;
상기 배선 및 박막 트랜지스터층을 커버하는 제 1 절연막; 및
상기 제 1 및 제 2 구조체 각각의 일단부에서 상기 제 1 및 제 2 구조체의 상단부의 폭보다 작은 폭을 가지며, 상기 제 1 및 제 2 구조체의 상단부들 및 상기 하부 전극의 양측부들을 노출시키는 제 2 절연막을 더 포함하고,
상기 상부전극은 상기 제 1 및 제 2 구조체들의 상단부들로부터 각각 연장되어 상기 제 2 절연막을 통해 노출되는 상기 하부전극의 양측부들과 접속되는 것을 특징으로 하는 수평 전계형 액정 표시장치.
The method of claim 1,
A wiring and a thin film transistor layer in which wirings and thin film transistors are disposed on the first substrate;
A first insulating layer covering the wiring and the thin film transistor layer; And
The first and second structures have a width smaller than the widths of upper ends of the first and second structures at one end of each of the first and second structures, and expose upper ends of the first and second structures and both sides of the lower electrode. 2 further comprising an insulating film,
Wherein the upper electrode extends from upper ends of the first and second structures and is connected to both sides of the lower electrode exposed through the second insulating layer.
제 3 항 또는 제 4 항에 있어서,
상기 배선들은 서로 교차하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 나란하게 배열되는 공통라인을 포함하며,
상기 제 1 구조체로부터 연장되는 상부전극은 상기 제 1 절연막을 통해 노출되는 상기 공통라인과 상기 박막 트랜지스터 중의 어느 하나에 연결되고,
상기 제 2 구조체로부터 연장되는 상부전극은 상기 제 1 절연막을 통해 노출되는 상기 공통라인과 상기 박막 트랜지스터 중의 다른 하나에 연결되는 것을 특징으로 하는 수평 전계형 액정 표시장치.
The method according to claim 3 or 4,
The wirings include a gate line and a data line crossing each other, and a common line arranged in parallel with the gate line,
An upper electrode extending from the first structure is connected to any one of the common line and the thin film transistor exposed through the first insulating layer,
And an upper electrode extending from the second structure is connected to the other of the common line exposed through the first insulating layer and the thin film transistor.
제 1 항, 제 3 항, 및 제 4 항 중 어느 한 항에 있어서,
상기 상부전극과 상기 하부전극 각각의 폭은 상기 제 1 및 제 2 구조체 상단부들의 각각의 폭과 동일한 것을 특징으로 하는 수평 전계형 액정 표시장치.
The method according to any one of claims 1, 3, and 4,
A horizontal electric field type liquid crystal display device, wherein a width of each of the upper electrode and the lower electrode is the same as a width of each of upper portions of the first and second structures.
액정층을 사이에 두고 서로 대향 배치된 제 1 기판 및 제 2 기판;
상기 제 1 기판 상에 배치된 배선들 및 박막 트랜지스터들이 배치된 배선 및 박막 트랜지스터층;
상기 배선 및 박막 트랜지스터층을 커버하는 제 1 절연막 상에서 서로 나란하게 배치되는 제 1 및 제 2 구조체들, 상기 제 1 구조체는 제 1 폭을 갖는 제 1 상부 구조체와 상기 제 1 상부 구조체로부터 연장되며 상기 제 1 폭보다 작은 제 2 폭을 갖는 제 1 하부 구조체를 포함하고, 상기 제 2 구조체는 상기 제 1 폭을 갖는 제 2 상부 구조체와 상기 제 2 상부 구조체로부터 연장되며 상기 제 2 폭을 갖는 제 2 하부 구조체를 포함하며;
상기 제 1 상부 구조체 상에 배치되는 제 1 상부전극;
상기 제 1 하부 구조체와 상기 제 1 절연막 사이에 배치되며, 상기 제 1 상부전극과 대향하는 위치에 배치되는 제 1 하부전극;
상기 제 2 상부 구조체 상에 배치되는 제 2 상부전극; 및
상기 제 2 하부 구조체와 상기 제 1 절연막 사이에 배치되며, 상기 제 2 상부전극과 대향하는 위치에 배치되는 제 2 하부전극을 포함하며,
상기 제 1 상부전극과 상기 제 1 하부전극은 상기 제 1 구조체의 일단부에서 서로 연결되고, 상기 제 2 상부전극과 상기 제 2 하부전극은 상기 제 2 구조체의 일단부에서 서로 연결되는 것을 특징으로 하는 수평 전계형 액정 표시장치.
A first substrate and a second substrate disposed to face each other with a liquid crystal layer therebetween;
A thin film transistor layer and a wire on which the wires and thin film transistors are disposed on the first substrate;
First and second structures disposed in parallel with each other on a first insulating layer covering the wiring and the thin film transistor layer, the first structure extending from a first upper structure having a first width and the first upper structure, and the And a first lower structure having a second width smaller than a first width, wherein the second structure extends from the second upper structure and the second upper structure and has the second width. It includes a substructure;
A first upper electrode disposed on the first upper structure;
A first lower electrode disposed between the first lower structure and the first insulating layer and disposed at a position opposite to the first upper electrode;
A second upper electrode disposed on the second upper structure; And
And a second lower electrode disposed between the second lower structure and the first insulating layer, and disposed at a position opposite to the second upper electrode,
The first upper electrode and the first lower electrode are connected to each other at one end of the first structure, and the second upper electrode and the second lower electrode are connected to each other at one end of the second structure. A horizontal electric field type liquid crystal display.
제 7 항에 있어서,
상기 제 1 및 제 2 상부 구조체의 폭과 동일하며, 상기 제 1 및 제 2 상부 구조체들의 일부 영역과, 상기 제 1 및 제 2 하부 구조체들의 측벽과, 상기 제 1 및 제 2 하부전극들의 일부 영역을 커버하는 제 2 절연막을 더 포함하고,
상기 제 1 상부전극은 상기 제 1 상부 구조체로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 1 하부전극의 일단부에 접속되며, 상기 제 2 상부전극은 상기 제 2 상부 구조체로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 2 하부전극의 일단부에 접속되는 것을 특징으로 하는 수평 전계형 액정 표시장치.
The method of claim 7,
Same as the width of the first and second upper structures, partial regions of the first and second upper structures, sidewalls of the first and second lower structures, and partial regions of the first and second lower electrodes Further comprising a second insulating film covering the,
The first upper electrode extends from the first upper structure and is connected to one end of the first lower electrode exposed through the second insulating layer, and the second upper electrode extends from the second upper structure to the second upper structure. 2 A horizontal electric field type liquid crystal display device, characterized in that it is connected to one end of the second lower electrode exposed through an insulating film.
제 7 항에 있어서,
상기 제 1 및 제 2 상부 구조체의 폭보다 좁은 폭을 가지며, 상기 제 1 및 제 2 상부 구조체들의 일부 영역과, 상기 제 1 및 제 2 하부 구조체들의 측벽과, 상기 제 1 및 제 2 하부전극들의 일부 영역을 커버하는 제 2 절연막을 더 포함하고,
상기 제 1 상부전극은 상기 제 1 상부 구조체로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 1 하부전극의 양측부에 접속되며, 상기 제 2 상부전극은 상기 제 2 상부 구조체로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 2 하부전극의 양측부에 접속되는 것을 특징으로 하는 수평 전계형 액정 표시장치.
The method of claim 7,
It has a width narrower than that of the first and second upper structures, and includes partial regions of the first and second upper structures, sidewalls of the first and second lower structures, and the first and second lower electrodes. Further comprising a second insulating film covering a partial region,
The first upper electrode extends from the first upper structure and is connected to both sides of the first lower electrode exposed through the second insulating layer, and the second upper electrode extends from the second upper structure to the second upper structure. 2 A horizontal electric field type liquid crystal display device, characterized in that connected to both sides of the second lower electrode exposed through an insulating layer.
제 1 절연막 상에 제 1 도전층, 유기 절연층 및 제 1 포토레지스트를 순차적으로 적층한 후 제 1 마스크를 이용한 포토리소그래 공정을 통해 제 1 포토레지스 패턴을 형성하고, 상기 제 1 포토레지트 패턴을 통해 노출된 상기 유기 절연층을 제거하여 서로 나란하게 배치되는, 하부에 언더컷 구조를 갖는 T형의 제 1 및 제 2 구조체들을 형성하는 단계;
상기 T형의 제 1 및 제 2 구조체들이 형성된 상기 제 1 도전층 상에 제 2 포토레지스트를 적층한 후, 제 2 마스크를 이용한 포토리소그래피 공정을 통해 제 1 및 제 2 하부 구조체들의 상기 언더컷 부분에 채워지는 제 2 포토레지스트 패턴을 형성하고, 상기 제 2 포토레지트 패턴을 통해 노출되는 상기 제 1 도전층을 패터닝하여 상기 제 1 구조체 하부에 배치되는 제 1 하부전극과, 상기 제 2 하부 구조체 하부에 배치되는 제 2 하부전극을 형성하는 단계;
상기 제 1 및 제 2 구조체들과 상기 제 1 및 제 2 하부 전극들이 형성된 상기 제 1 절연막 상에 제 2 절연물질을 적층한 후, 제 3 마스크를 이용한 포토리소그래피 공정을 통해 상기 제 1 하부전극과 상기 제 2 하부전극의 일측 단부들을 제외한 영역이 노출되도록 제 3 포토레지스트 패턴을 형성하고, 상기 제 3 포토레지스트 패턴을 통해 노출된 제 2 절연물질을 제거하여, 상기 제 1 및 제 2 구조체들의 상부영역들의 일부영역들과 상기 언더컷 영역을 커버하고, 상기 제 1 및 제 2 하부전극들의 일부분들을 노출시키는 제 2 절연막을 형성하는 단계; 및
상기 제 2 절연막이 형성된 전체 구조에 제 2 도전층을 적층한 후, 제 4 마스크를 이용한 포토리소그래피 공정을 통해 상기 제 1 하부전극과 상기 제 2 하부전극 사이의 제 2 도전층이 노출되도록 제 4 포토레지스트 패턴을 형성하고, 상기 제 4 포토레지스트 패턴을 통해 노출된 상기 제 2 도전층을 제거하여 상기 제 1 및 제 2 구조체 상에 각각 배치되는 제 1 및 제 2 상부전극들을 형성하는 단계를 포함하며,
상기 제 1 상부전극은 상기 제 1 구조체의 상단부로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 1 하부전극과 접속되고, 상기 제 2 상부전극은 상기 제 2 구조체의 상단부로부터 연장되어 상기 제 2 절연막을 통해 노출되는 상기 제 2 하부전극과 접속되는 것을 특징으로 하는 수평 전계형 액정 표시장치의 공통전극 및 화소전극 제조방법.



After sequentially laminating a first conductive layer, an organic insulating layer, and a first photoresist on the first insulating layer, a first photoresist pattern is formed through a photolithography process using a first mask, and the first photoresist Removing the organic insulating layer exposed through a pattern to form first and second T-shaped structures having an undercut structure disposed parallel to each other;
After laminating a second photoresist on the first conductive layer on which the T-shaped first and second structures are formed, the undercut portions of the first and second substructures are formed through a photolithography process using a second mask. A first lower electrode disposed under the first structure by forming a filled second photoresist pattern and patterning the first conductive layer exposed through the second photoresist pattern, and a lower portion of the second lower structure Forming a second lower electrode disposed on the second lower electrode;
After laminating a second insulating material on the first insulating layer on which the first and second structures and the first and second lower electrodes are formed, the first lower electrode and the first lower electrode are formed through a photolithography process using a third mask. A third photoresist pattern is formed to expose regions other than one end of the second lower electrode, and a second insulating material exposed through the third photoresist pattern is removed, thereby forming the upper portions of the first and second structures. Forming a second insulating layer covering some areas of the areas and the undercut area, and exposing portions of the first and second lower electrodes; And
After laminating a second conductive layer on the entire structure on which the second insulating layer is formed, a fourth conductive layer is exposed through a photolithography process using a fourth mask to expose the second conductive layer between the first lower electrode and the second lower electrode. Forming a photoresist pattern, and removing the second conductive layer exposed through the fourth photoresist pattern to form first and second upper electrodes respectively disposed on the first and second structures And
The first upper electrode extends from an upper end of the first structure and is connected to the first lower electrode exposed through the second insulating layer, and the second upper electrode extends from an upper end of the second structure to the second A method of manufacturing a common electrode and a pixel electrode of a horizontal electric field type liquid crystal display device, characterized in that it is connected to the second lower electrode exposed through an insulating layer.



KR1020140173280A 2014-12-04 2014-12-04 Horizontal Electric Field type Liquid Crystal Display Device and Method of Manufacturing Common Electrodes and Pixel Electrodes thereof KR102227857B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140173280A KR102227857B1 (en) 2014-12-04 2014-12-04 Horizontal Electric Field type Liquid Crystal Display Device and Method of Manufacturing Common Electrodes and Pixel Electrodes thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140173280A KR102227857B1 (en) 2014-12-04 2014-12-04 Horizontal Electric Field type Liquid Crystal Display Device and Method of Manufacturing Common Electrodes and Pixel Electrodes thereof

Publications (2)

Publication Number Publication Date
KR20160068102A KR20160068102A (en) 2016-06-15
KR102227857B1 true KR102227857B1 (en) 2021-03-16

Family

ID=56134848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140173280A KR102227857B1 (en) 2014-12-04 2014-12-04 Horizontal Electric Field type Liquid Crystal Display Device and Method of Manufacturing Common Electrodes and Pixel Electrodes thereof

Country Status (1)

Country Link
KR (1) KR102227857B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025472A (en) * 2002-09-19 2004-03-24 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device
KR101493128B1 (en) * 2012-09-27 2015-02-23 엘지디스플레이 주식회사 Liquid Crystal Display Panel and Method fo Manufacturing the same

Also Published As

Publication number Publication date
KR20160068102A (en) 2016-06-15

Similar Documents

Publication Publication Date Title
US9030637B2 (en) In-plane switching mode liquid crystal display and method for fabricating the same
US8852975B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN102809855B (en) Thin film transistor substrate and method for fabricating the same
KR101396943B1 (en) Liquid crystal display device and method for fabricating the same
US9519182B2 (en) Display panel and method of manufacturing the same
US8599348B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
CN101017302B (en) Liquid crystal display and manufacturing method thereof
US9853060B2 (en) Thin film transistor substrate and method of manufacturing the same
US9250463B2 (en) Display apparatus having improved static discharge characteristics
US20110063565A1 (en) In-plane switching mode liquid crystal display and fabrication method therof
US20060187368A1 (en) Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same
KR101969568B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
US20150109266A1 (en) Display panel and method of manufacturing the same
US9952466B2 (en) Liquid crystal display device having branch electrodes
KR20170052802A (en) liquid crystal display
US10133129B2 (en) Display substrate and liquid crystal display device comprising the same
KR101631620B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR20120115837A (en) Fringe field switching type thin film transistor substrate and manufacturing method thereof
KR101800883B1 (en) In-Plane Switching Liquid Crystal Display Device Having High Aperture Ratio And Method For Manufacturing The Same
KR102062801B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR102251487B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR101988926B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR102227857B1 (en) Horizontal Electric Field type Liquid Crystal Display Device and Method of Manufacturing Common Electrodes and Pixel Electrodes thereof
KR20050058105A (en) Fringe field switching mode liquid crystal display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant