KR102227696B1

KR102227696B1 - 씨오티 구조 액정표시장치

Info

Publication number: KR102227696B1
Application number: KR1020140158231A
Authority: KR
Inventors: 박동용; 이정윤; 김대훈
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-11-13
Filing date: 2014-11-13
Publication date: 2021-03-12
Also published as: KR20160057228A

Abstract

본 발명은 액정표시장치를 개시한다. 특히, 본 발명은 컬러필터가 하부기판상에 형성되는 씨오티 구조 액정표시장치에 관한 것이다.
본 발명의 실시예에 따르면, 하부기판에 형성되는 컬러필터를 2 이상이 중첩되도록 형성하여 블랙매트릭스를 대체하고, 눌림 스페이서에 대응되는 컬러필터 부분에 단차홀을 형성함으로써 동일 높이로 제조된 컬럼 스페이서들을 통해 갭 스페이서와, 높이차(?H)를 갖는 눌림 스페이서를 모두 구현한 COT 구조 액정표시장치를 제공할 수 있다.

Description

씨오티 구조 액정표시장치{COLOR FILTER ON THIN FILM TRANSISTOR STRUCTURE LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 컬러필터가 하부기판상에 형성되는 씨오티 구조 액정표시장치에 관한 것이다.

평판 표시장치(FPD; Flat Panel Display)는 종래의 음극선관(Cathode Ray Tube, CRT) 표시장치를 대체하여 데스크탑 컴퓨터의 모니터 뿐만 아니라, 노트북 컴퓨터, PDA 등의 휴대용 컴퓨터나 휴대 전화 단말기 등의 소형 경량화된 시스템을 구현하는데 필수적인 표시장치이다. 현재 상용화된 평판 표시장치로는 액정표시장치(Liquid Crystal Display, LCD), 플라즈마 표시장치(Plasma Display Panel, PDP), 유기전계발광장치{Organic Light Emitting Diode, OLED) 등이 있으며 특히, 이중 액정표시장치는 우수한 시인성, 용이한 박막화, 저전력 및 저발열 등의 장점에 따라 모바일기기, 컴퓨터의 모니터 및 HDTV 등에 이용되는 표시장치로서 각광받고 있다.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도로 나타낸 도면이다.

도 1을 참조하면, 일반적인 액정표시장치는 크게 어레이 기판(1)과, 컬러필터 기판(2)이 스페이서(미도시)에 의해 셀갭을 유지한 상태에서 합착되고, 어레이 기판(1)과 컬러필터 기판(2)과 사이에 형성된 액정층(liquid crystal layer)(3)으로 구성된다.

또한, 상기 어레이 기판(1)은 종횡으로 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트라인(4)과 데이터라인(5), 상기 게이트라인(4)과 데이터라인(5)의 교차영역에 형성된 스위칭 소자인 박막트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(6)으로 이루어져 있다.

상기 컬러필터 기판(2)은 적(Red, R), 녹(Green, G) 및 청(Blue, B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(8)와, 상기 서브-컬러필터(7) 사이를 구분하고 액정층(3)을 투과하는 광을 차단하는 블랙매트릭스(Black Matrix, BM)(8), 그리고 상기 액정층(3)에 전압을 인가하는 투명한 공통전극(미도시)으로 이루어져 있다.

이와 같이 구성된 어레이 기판(1)과 상기 컬러필터 기판(2)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정패널을 구성하게 된다.

그런데, 전술한 일반적인 구조의 액정패널의 제조공정 중, 어레이 기판(1)과 컬러필터 기판(2)을 합착하는 공정에서는 합착 오차(misalign)가 발생할 수 있기 때문에, 이를 감안하여 상기 블랙매트릭스(8)를 설계할 때 일정한 값의 마진(margin)을 두게 된다.

이는, 상기 마진만큼 개구영역이 줄어듦에 따라 개구율이 저하되어 휘도가 낮아지게 되는 원인이 된다. 또한, 마진을 넘어선 합착오차가 발생할 경우, 상기 빛샘영역이 블랙매트릭스에 모두 가려지지 않는 빛샘불량이 발생할 수 있다.

이러한 문제를 해결하기 위해, 컬러필터 기판(2)에 구성했던 컬러필터(5)와 블랙매트릭스(8)를 어레이 기판(1)에 구성한 씨오티(color filter on TFT, COT)구조가 제안되었다.

도 2는 COT 구조 액정표시장치에 구비되는 액정패널의 일부 구조를 단면도로 나타낸 도면이다.

도시한 바와 같이, 종래 COT 구조 액정표시장치의 액정패널(10)은 하부 기판(sub1)과 상부기판(sub2), 그리고 그 사이에 개재되는 액정층(LC)으로 이루어진다.

하부기판(sub1)은 투명기판(11)상에 금속과 같은 도전물질로 이루어진 게이트 전극(12) 및 공통배선(14)이 형성되어 있고, 게이트 전극(12) 위에 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)으로 이루어진 게이트 절연층(15)이 게이트 전극(12)을 덮고 있다. 게이트 전극(12)은 일 방향으로 형성된 게이트 배선(미도시)와 연결된다.

게이트 절연층(15)상에는 게이트 전극(12)과 중첩되도록 비정질 실리콘으로 이루어진 액티브층(17)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(21)이 형성되어 있다.

오믹 콘택층(21)의 상부에는 금속과 같은 도전 물질로 이루어진 소스 전극(24) 및 드레인 전극(26)이 형성되어 있는데, 소스 및 드레인 전극(24, 26)은 게이트 전극(12) 및 액티브층(17)과 함께 하나의 박막트랜지스터(T)를 이룬다. 소스 전극(24)은 일 방향으로 형성된 데이터 배선(25)와 연결되어 있다.

여기서, 상기 게이트 배선과 데이터 배선(25)은 서로 교차하며, 그 교차지점에 화소영역(P)을 정의하게 된다.

박막트랜지스터(T)의 상부로는 블랙매트릭스(31)가 형성된다. 이 블랙 매트릭스(31)는 박막트랜지스터(T)의 액티브층으로 빛이 입사되는 것을 차단하여 광 누설 전류가 발생하는 것을 방지하는 역할을 한다.

각 화소영역(P) 마다 컬러필터(32, 33, 34)가 형성되어 있는데, 컬러필터(32, 33, 34)는 적(R), 녹(G), 청(B)의 색이 순차적으로 배열되며 하나의 색이 하나의 화소영역(P)에 대응한다. 또한, 컬러필터(32, 33, 34)상에는 산화실리콘 또는 질화실리콘 등의 무기절연막 또는, 아크릴계 레진 또는 BCB 등의 유기절연막으로 이루어진 평탄화층(40)이 형성된다. 평탄화층(40)은 컬러필터(32, 33, 34)에 의한 단차를 개선하고, 액정이 오염되는 것을 방지한다.

평탄화층(40)의 상부로는 콘택홀에 의해 드레인 전극(26)과 접촉하는 화소전극(46)이 형성된다.

이러한 구조의 하부기판(sub1)에 대향하여 소정거리 이격되어 상부기판(sub2)이 배치된다. 상부기판(sub2)은 투명기판(51)과, 투명기판(51)의 일면에 일정한 간격으로 이격되어 형성되는 복수의 컬럼 스페이서(G1, G2)을 포함한다.

하부기판(sub1) 및 상부기판(sub2)은 일정한 갭을 가지고 서로 합착되며, 그 사이로 액정층(LC)이 개재된다. 액정의 액정분자는 화소전극(46)과 공통 전극(미도시)에 전압이 인가되면 생성되는 전계에 의해 그 배열상태가 변화됨으로써 화상을 표시하게 된다.

이러한 COT 구조 액정패널(10)은 블랙매트릭스 및 컬러필터(31 ~ 34)가 하부기판에 구성된 구조이기 때문에 종래와는 달리 상기 블랙매트릭스(31)를 설계할 때, 합착마진을 고려할 필요가 없다. 따라서, 일반적인 구조에 비해 개구영역이 확대되어 휘도가 개선될 수 있으며, 합착 오차에 의한 빛샘이 발생하지 않기 때문에 고휘도를 구현할 수 있는 장점이 있다.

한편, COT 구조의 액정표시장치에서 전술한 컬럼 스페이서(G1, G2)는 레진물질을 이용한 통상의 포토리소그래피(photolithography)공정에 의하여 형성된다.

이러한 컬럼 스페이서(G1, G2)에는 기판간 간격을 유지하여 주는 갭 스페이서(gap spacer, G1)와 기판에 압력이 인가될 때 변형을 방지하는 눌림 스페이서(pressure spacer G2)가 있다. 여기서, 눌림 스페이서(G2)는 갭 스페이서보다 그 높이가 낮도록 형성되어야 하는데, OD가 2.0/㎛ 이상의 블랙 레진(black resin)을 이용하게 되면 높은 광밀도(optical density, OD)특성에 따라 빛 흡수가 제대로 이루어지지 않아, 하나의 하프톤 마스크(half tone)를 이용하여 갭 및 눌림 스페이서(G1, G2)를 동시에 형성하는 노광공정에서 갭 및 눌림 스페이서 간의 요구되는 높이차(?H)를 갖도록 형성하는 데 한계가 있다.

즉, 컬럼 스페이서를 형성하기 위해 스페이서용 레진을 이용하게 되는데, 액정패널로 입사되는 빛의 반사에 의해 화상의 품질이 저하되는 문제를 개선하기 위해 OD 특성이 높은 블랙 레진을 이용함에 따라, 하프톤 마스크를 광량을 증가시켜도 레진에 일정 부분이상의 빛 흡수가 일어나지 않게 된다.

따라서, 레진이 노광되는 파장대에서 광 투과율이 낮아 적절한 깊이까지 빛이 전달되지 않게 되어 눌림 스페이서(G2)의 높이차(?H)를 갖도록 형성하는 것을 용이하지 않으며, 이에 각 스페이서를 별도의 공정을 통해 형성함에 따른 추가공정이 요구되었다.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 블랙 매트릭스 및 컬러필터가 하부기판에 형성되는 COT 구조 액정표시장치에서 블랙 매트릭스를 생략하고, 한번의 노광공정으로 제조된 눌림 스페이서의 높이차(?H)를 만족하는 컬럼 스페이서 구조를 제공하는 데 그 목적이 있다.

또한, 본 발명은 액정패널의 전 영역에서 눌림 스페이서의 높이차(?H)가 균일한 COT 구조 액정표시장치를 제공하는 데 다른 목적이 있다.

상기의 목적들을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 복수의 화소영역 및, 이를 둘러싸며 박막트랜지스터가 구비되는 주변영역이 정의된 제1 기판, 이와 대향하여 배치되는 제2 기판, 그리고 제1 및 제2 기판 사이에 개재되는 액정층을 포함하는 씨오티 구조 액정표시장치이다.

상세하게는, 본 발명의 씨오티 구조 액정표시장치는, 제1 기판상에 게이트 배선을 포함하는 게이트 금속층이 형성되어 있고, 게이트 금속층을 포함하여 상기 제1 기판전면에 게이트 절연층이 형성되며, 게이트 절연층상에 순차적으로 데이터 금속층과, 상기 둘 이상의 물질로 이루어지는 적층구조를 갖는 컬러필터층과, 평탄화층이 형성되어 있다. 특히, 상기 제2 기판상에 상기 제1 기판방향으로 상기 주변영역내 구비되는 복수의 제1 및 제2 컬럼 스페이서가 형성되어 있으며, 특히 상기 컬러필터층은, 상기 제2 컬럼 스페이서와 대응되는 영역으로 단차홀을 구비하는 것을 특징으로 한다.

또한, 다른 실시예에 따른 씨오티 구조 액정표시장치는, 상기 게이트 금속층에 제2 컬럼 스페이서와 대응하는 영역으로 홀 확장부가 형성되는 특징이 있다.

본 발명의 제1 실시예에 따른 COT 구조 액정표시장치는 하부기판에 형성되는 컬러필터를 2 이상이 중첩되도록 형성하여 블랙매트릭스를 대체하고, 눌림 스페이서에 대응되는 컬러필터 부분에 단차홀을 형성함으로써 동일 높이로 제조된 컬럼 스페이서들을 통해 갭 스페이서와, 높이차(?H)를 갖는 눌림 스페이서를 모두 구현할 수 있는 효과가 있다.

본 발명의 제2 실시예에 따른 COT 구조 액정표시장치는 각 눌림 스페이서들에 대응되는 부분에 위치한 게이트 금속패턴을 제거함으로써, 각 눌림 스페이서들의 높이차(?H)를 균일하게 형성할 수 있는 효과가 있다.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도로 나타낸 도면이다.
도 2는 COT 구조 액정표시장치에 구비되는 액정패널의 일부 구조를 단면도로 나타낸 도면이다.
도 3은 본 발명의 제1 실시예에 따른 씨오티 구조 액정표시장치의 일 화소의 구조를 평면도로 나타낸 도면이다.
도 4는 도 3의 Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'에 대한 절단면도를 나타낸 도면이다.
도 5는 본 발명의 제1 실시예에 따른 COT 구조 액정표시장치의 눌림 스페이서와 하부기판(sub1)의 일부영역을 확대한 도면이다.
도 6은 본 발명의 제2 실시예에 따른 씨오티 구조 액정표시장치의 일 화소의 구조를 평면도로 나타낸 도면이다.
도 7은 도 6의 Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'에 대한 절단면도를 나타낸 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '구비한다', '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 씨오티 구조 액정표시장치를 설명한다.

도 3은 본 발명의 제1 실시예에 따른 씨오티 구조 액정표시장치의 일 화소의 구조를 평면도로 나타낸 도면이고, 도 4는 도 3의 Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'에 대한 절단면도를 나타낸 도면이다.

도 3 및 도 4를 참조하면, 본 발명의 씨오티 구조 액정표시장치(100)는, 박막트랜지스터(T) 및 컬러필터(132, 133)가 형성된 하부기판(sub1)과, 이와 대향하여 소정거리 이격되어 합착되고, 복수의 컬럼 스페이서(G1, G2)가 형성되는 상부기판(sub2)과, 두 기판(sub1, sub2) 사이에 개재되는 액정층(LC)을 포함한다.

하부기판(sub1)은 투명기판(101)상에 게이트 금속층으로 이루어지며, 일 방향으로 형성되는 게이트 배선(102), 게이트 배선(102)과 나란히 형성되는 공통배선(104)이 형성되어 있다.

이중, 게이트 배선(102)은 후술하는 데이터 배선(125)과 더불어 기판(101)을 복수의 영역으로 구획하며, 그 구획된 영역은 화소영역(P)으로 정의된다. 또한, 화소영역(P)을 둘러싸며 게이트 배선(102) 및 공통배선(104)과, 박막트랜지스터(T)가 형성되는 영역은 주변영역(O)으로 정의된다.

게이트 배선(102) 및 공통배선(104)의 상부로는 기판(101) 전면에 걸쳐 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 이루어진 게이트 절연층(115)이 형성되어 있다.

게이트 절연층(115)의 상부로는 게이트 배선(102)과 데이터 배선(125)이 중첩되는 지점에 게이트 전극(102a)과 반도체층(117)과 소스 전극(124)과 드레인 전극(126)으로 이루어지는 박막트랜지스터(T)를 구성하게 된다.

이러한 박막트랜지스터(T)의 제조방법을 설명하면, 먼저 게이트 절연층(115)상에 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+ a-Si:H)을 증착하고 패터닝하여, 게이트 전극(102a)에 인접한 게이트 절연층(115)상에 액티브층(117)과 오믹 콘택층(121)을 형성한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 액티브층(117)으로 다결정 실리콘 박막이나 산화물 반도체를 이용할 수도 있다.

다음으로, 액티브층(117)과 오믹 콘택층(121)이 형성된 기판(101)의 전면에 크롬(Cr) 또는 몰리브덴(Mo)을 증착하고 마스크 공정으로 패터닝하여, 오믹 콘택층(121)과 각각 접촉하는 소스 전극(124)과 드레인 전극(126)과, 소스전극(124)과 연결된 데이터배선(126)을 형성하게 된다.

또한, 도시되어 있지는 않지만 박막트랜지스터(T)가 형성된 기판(101)의 전면에 실리콘(SiN₂)과 산화 실리콘(SiO₂)을 포함한 무기절연물질 그룹 중 선택된 하나를 증착하여 보호층(미도시)을 더 형성할 수도 있다.

상기 박막트랜지스터(T)의 상부로는 적(R), 녹(G) 및 청(B)색을 구현하기 위한 컬러필터(132, 133)가 형성되어 있다. 도면에서는 적색(R) 및 청색(B) 컬러필터(132, 133)만을 나타내고 있으나, 액정표시장치의 전체로 보았을 때, 각 삼원색에 해당하는 모든 컬러필터가 형성되어 있다.

특히, 본 발명의 실시예에서, 화소영역(P)상에는 그 화소에 해당하는 적(R), 녹(G) 및 청(B)색 컬러필터 각각이 단층으로 형성되어 있고, 화소영역(P)을 둘러싸는 주변영역(O)에는 종래의 블랙 매트릭스(도 2의 31)는 생략되며, 적(R), 녹(G) 및 청(B)색의 컬러필터 중, 적어도 두 개가 중첩되도록 형성된다. 둘 이상의 컬러필터가 중첩되어 형성되는 경우 광 투과율이 하나의 컬러필터인 경우보다 현저하게 낮아지게 되어 종래의 블랙 매트릭스의 기능을 대체할 수 있게 된다.

이에 따라, 컬러필터(132, 133)의 형성시, 박막트랜지스터(T)를 포함하는 기판(101) 전면에 대하여, 화소영역(P)별로 해당하는 색의 감광성 컬러레진을 도포한 후 패터닝하여 하나의 컬러필터를 형성하고, 주변영역(O)에 대해서는 둘 이상의 염료를 순차적으로 중첩시켜 상, 하부층의 적층구조로 형성하게 된다. 도면에서는, 적색 컬러필터(132)가 청색 컬러필터(133)의 하부층에 배치되는 구조의 일 예를 나타내고 있으나, 적층순서 및 컬러필터의 종류는 설계자의 의도에 따라 달라질 수 있다.

컬러필터(131, 132)의 상부로는 기판(101) 전면에 걸쳐 평탄화층(140)이 형성되어 있다. 이러한 평탄화층(140)은 유기절연물질로 이루어질 수 있으며, 이러한 물질로는 벤조사이클로부텐(BCB)와 아크릴계 레진(acryl resin) 등이 있다.

평탄화층(140)의 상부에는 박막트랜지스터(T)의 드레인 전극(126)과 접촉하며 다수개가 일 방향으로 나란히 배열되는 핑거(finger)구조의 화소전극(146)이 형성되어 있고, 화소전극(146) 사이마다 대향하도록 나란히 배치되는 공통전극(144)이 형성되어 있다. 도면에서는 화소전극(146) 및 공통전극(144)이 절곡형태의 꺽임구조인 예를 나타내고 있다.

화소전극(146)은 하부층의 두 컬러필터층(132, 133) 및 평탄화층(140)을 관통하는 콘택홀을 통해 드레인 전극(126)과 접속되어 있고, 공통전극(144)은 하부층의 공통배선(104)과 접속되어 있다.

이러한 공통전극(144) 및 화소전극(146)은 평탄화층(140) 및 콘택홀이 형성된 기판(101) 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패터닝하여 형성할 수 있다.

이와 같이 구성된 하부기판(sub1)은 컬럼 스페이서(G1, G2)를 통해 셀 갭을 유지한 상태에서 상부기판(151)과 합착되어 액정패널(100)을 구성하게 된다. 이러한 컬럼 스페이서(G1, G2)는, 일 예로서 광밀도(optical density, OD)가 2.0/㎛ 이상의 블랙 레진(black resin)으로 이루어지거나 혹은, 저반사 특성을 갖는 어떠한 물질로도 이루어질 수 있다. 상기의 물질들로 컬럼 스페이서(G1, G2)를 구성함에 따라, 스페이서의 기능 뿐만 아니라, 액정표시장치로 입사되는 외광에 의한 색 왜곡이 개선되는 효과를 기대할 수 있다.

이러한 구조에 따라, 공통전극(144) 및 화소전극(146)에 각각 공통전압(Vcom) 및 화소전압(Vdata)을 인가하면 횡전계가 형성되어 액정층(LC)의 분자배열이 바뀜에 따라 빛 투과율이 달라져 화상의 계조를 표시하게 된다.

특히, 상기 컬럼 스페이서(G1, G2)는 상하 기판(101, 151) 사이의 간격을 유지시켜주는 갭 스페이서(G1)와, 기판에 압력이 가해 질 때 변형을 방지하는 눌림 스페이서(G2)로 구분되며, 갭 스페이서(G1)와 눌림 스페이서(G2)는 동일 패터닝 공정으로 형성됨에 따라, 서로 동일한 폭 및 높이로 형성된다. 여기서, 눌림 스페이서(G2)는 OD 특성에 따라 하프톤 공정으로는 적절한 높이차(?H)를 구현할 수 없다. 그러나, 본 발명의 실시예에서는 눌림 스페이서(G2)의 경우, 이와 대응되는 기판(101)의 영역내 컬러필터(133)에 단차홀(180)이 형성되는 것을 특징으로 한다.

단차홀(180)은 적색 컬러필터(132) 상부에 중첩되도록 형성된 블루 컬러필터(133)에 형성되는 것으로, 하부기판(101)의 상면, 즉 평탄화층(140)으로부터 눌림 스페이서(G2)의 적정 높이차(ΔH)가 형성되도록 한다. 또한, 눌림 스페이서(G2)의 높이차(ΔH)는 5500Å ~ 7500Å에서 결정되어야 하며, 따라서 단차홀(180)의 깊이(depth)도 상기 수치에 맞도록 형성되어야 한다. 이러한 단차홀(180)은 청색 컬러필터(133)의 레진물질 도포 이후 패터닝 공정을 통해 형성하게 된다.

이러한 구조에 따라, 본 발명의 제1 실시예에 따른 COT 구조 액정표시장치는 하부기판에 형성되는 서로 다른 색의 컬러필터를 중첩시켜 블랙매트릭스를 제거하고, 눌림 스페이서에 대응되는 부분에 단차홀을 형성함으로써, 갭 스페이서와 눌림 스페이서를 동일 폭 및 높이로 형성하면서도 눌림 스페이서에 요구되는 높이차(?H)를 구현할 수 있는 효과가 있다.

한편, 제1 실시예에 따른 COT 구조 액정표시장치에서 컬럼 스페이서들은 주변영역에 형성되며, 주변영역은 게이트 금속층 및 데이터 금속층이 형성된 영역을 가리킨다. 여기서, 게이트 금속층에 포함되는 게이트 전극, 게이트 배선 및 공통배선은 패터닝 되어 있어 그 두께가 일정하지 않으며, 특히 패터닝 공정 및 기판 합착공정의 특성상 눌림 스페이서들을 게이트 배선 혹은 공통배선 상에 정확히 배치시키는 것을 용이하지 않아, 그 위치가 게이트 배선에만 대응되도록 형성되거나, 또는 게이트 배선과 공통배선 사이에 형성될 수도 있다. 이에 따라, 눌림 스페이서의 높이차(?H)가 일정하지 않게 되는 문제점이 발생할 수 있다.

상세하게는, 도 5는 본 발명의 제1 실시예에 따른 COT 구조 액정표시장치의 눌림 스페이서(G2)와 하부기판(sub1)의 일부영역을 확대한 것으로, 도 5를 참조하면 눌림 스페이서(G2)가 정확히 단차홀(도 4의 180)내에 배치되었다 하더라도, 단차홀의 하부층에는 게이트 금속층에 포함되는 게이트 배선(102) 및 공통배선(104)이 형성되어 있으며, 게이트 금속층의 두께 및 그 금속층 자체의 불균일에 따라, 높이차(?H)에 불균일이 발생할 수 있다.

일 예로서, 눌림 스페이서(G2)의 제1 지점(P1) 내지 제4 지점(P4)에서 각각의 높이차(?H1 ~ ?H1)측정하여 보면, 0.45, 0.44, 0.44, 0.48 로 불균일하며, 특히 게이트 금속층(102, 104)이 형성되지 않는 부분에서는 그 편차가 더욱 커지게 된다.

이러한 눌림 스페이서(G2)의 높이차(?H)의 편차는 눌림 발생시, 눌림 스페이서(G2)의 정렬상태가 틀어지거나, 또는 파손의 원인이 되어 제 기능을 할 수 없게 되며, 액정표시장치의 변형의 원인이 될 수 있다.

이하, 도면을 참조하여 본 발명의 제2 실시예에 따른 액정표시장치를 설명한다. 이하의 설명에서 제1 실시예와 중복되는 부분의 설명은 생략한다.

도 6은 본 발명의 제2 실시예에 따른 씨오티 구조 액정표시장치의 일 화소의 구조를 평면도로 나타낸 도면이고, 도 7은 도 6의 Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'에 대한 절단면도를 나타낸 도면이다.

도 6 및 도 7를 참조하면, 본 발명의 씨오티 구조 액정표시장치(200)는, 박막트랜지스터(T) 및 컬러필터(232, 233)가 형성된 하부기판(sub1)과, 이와 대향하여 소정거리 이격되어 합착되고, 복수의 컬럼 스페이서(G1, G2)가 형성되는 상부기판(sub2)과, 두 기판(sub1, sub2) 사이에 개재되는 액정층(LC)을 포함한다.

하부기판(sub1)은 투명기판(201)상에 게이트 금속층으로 이루어지며, 일 방향으로 형성되는 게이트 배선(202), 게이트 배선(202)과 나란히 형성되는 공통배선(204)이 형성되어 있다.

게이트 배선(202) 및 데이터 배선(225)은 기판(201)을 복수의 영역으로 구획하며, 그 구획된 영역에 따라 화소영역(P) 및 주변영역(O)이 정의된다.

게이트 배선(202) 및 공통배선(204)의 상부로는 기판(201) 전면에 걸쳐 게이트 절연층(215)이 형성되고, 게이트 절연층(215)의 상부로는 게이트 배선(202)과 데이터 배선(225)이 중첩되는 지점에 게이트 전극(202a)과 반도체층(217)과 소스 전극(224)과 드레인 전극(226)으로 이루어지는 박막트랜지스터(T)가 형성된다.

상기 박막트랜지스터(T)의 상부로는 적(R), 녹(G) 및 청(B)색을 구현하기 위한 컬러필터(232, 233)가 형성되어 있다. 상기의 제1 실시예와 같이, 화소영역(P)상에는 그 화소에 해당하는 적(R), 녹(G) 및 청(B)색 컬러필터 각각이 단층으로 형성되어 있고, 화소영역(P)을 둘러싸는 주변영역(O)에는 적(R), 녹(G) 및 청(B)색의 컬러필터 중, 적어도 두 개가 중첩되도록 형성된다.

컬러필터(231, 232)의 상부로는 기판(201) 전면에 걸쳐 평탄화층(240)이 형성되어 있고, 평탄화층(240)의 상부에는 박막트랜지스터(T)의 드레인 전극(226)과 접촉하는 화소전극(246)이 형성되어 있고, 화소전극(246) 사이마다 대향하도록 나란히 배치되며 하부의 공통배선(204)과 접속되는 공통전극(244)이 형성되어 있다.

상기 하부기판(201)는 이와 대향하여 소정거리 이격되어 합착되는 상부기판(251)과 합착되며, 그 사이에 액정층(LC)이 개재되어 있다. 상부기판(251)의 하부면에는 하부기판(201)방향으로 셀 갭을 유지하고, 눌림을 지지하는 갭 스페이서(G1) 및 눌림 스페이서(G2)가 형성된다. 이러한 갭 스페이서(G1)와 눌림 스페이서(G2)는 동일 패터닝 공정으로 형성되어, 서로 동일한 높이로 가지며, 눌림 스페이서(G2)와 대응되는 하부기판(201)의 영역내 컬러필터(233)에 단차홀(280)이 형성되어 있다. 단차홀(280)에 의해 눌림 스페이서(G2)는 하부기판(201)과 대향하여 높이차(?H)를 갖게 된다.

특히, 본 발명의 제2 실시예에 따르면, 게이트 배선(202) 및 공통배선(204)이 상기 단차홀(280)과 대응되는 영역에서 부분적으로 제거된 홀 확장부(PT)가 형성되어 있다. 이러한 홀 확장부(PT)는 게이트 금속층의 패터닝 공정에서 형성되며, 공정상의 오차에 의해 단차홀(280) 보다그 폭이 넓거나 또는 좁게 형성될 수 있으나, 적어도 단차홀(280)상에 배치된 눌림 스페이서(G2)에 대응되는 영역에 벗어나지 않도록 마진을 고려하여 홀 확장부(PT)의 폭이 결정된다.따라서, 눌림 스페이서(G2)의 높이차(?H)에 영향을 주는 하부기판(201)상의 적층구조는 단면에서 보았을 때 게이트 절연층(215), 적색 컬러필터(232) 및 평탄화층(240)만이 존재하게 된다. 따라서, 게이트 배선(202) 및 공통배선(204)의 두께 불균일과는 관계없이 눌림 스페이서(G2)의 높이차(?H)는 거의 균일하게 형성되게 된다.

즉, 본 발명의 제2 실시예에 따른 씨오티 구조 액정표시장치는 눌림 스페이서(G2)에 대응되는 부분의 단차홀을 통해 높이차(?H)가 구현되고, 단차홀과 중첩되는 부분의 게이트 금속층이 제거된 홀 확장부(PT)가 형성됨으로써 높이차(?H)가 눌림 스페이서의 전 영역에서 균일하게 된다. 이에 따라, 눌림 스페이서(G2)의 영역별 높이의 편차에 따른 불량이 개선되게 된다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.

P : 화소영역 O : 주변영역
R,G,B : 적색, 녹색, 청색영역 G1 : 갭 스페이서
G2 : 눌림 스페이서 sub1 : 하부기판
sub2 : 상부기판 LC : 액정층
100 : 액정표시장치 101, 151 : 기판
102 : 게이트 배선 104 : 공통배선
115 : 절연층 117 : 반도체층
121 : 오믹콘택층 124 : 드레인전극
125 : 데이터배선 126 : 소스전극
132 : 적색 컬러필터 133 : 청색 컬러필터
140 : 평탄화층 146 : 화소전극
180 : 단차홀

Claims

복수의 화소영역 및, 상기 화소영역을 둘러싸며 주변의 게이트 배선과 박막트랜지스터가 구비되는 주변영역을 포함하는 화상표시 영역 및 그 외 영역을 가지는 제1 기판;
상기 화상표시 영역 내의 상기 주변영역의 제1 기판상에 구비되는 게이트 금속층;
상기 게이트 금속층을 포함하여 상기 제1 기판 전면에 구비되는 게이트 절연층;
상기 게이트 절연층상에 구비되는 데이터 금속층;
상기 주변영역의 게이트 절연층상에 구비되고, 둘 이상의 물질로 이루어지는 적층구조를 갖는 컬러필터층;
상기 컬러필터층을 포함하여 상기 제1 기판상에 구비되는 평탄화층;
상기 제1 기판과 대향하여 배치되는 제2 기판;
상기 제2 기판상에 상기 제1 기판방향으로 상기 주변영역 내에 구비되는 복수의 제1 및 제2 컬럼 스페이서; 및
상기 제1 및 제2 기판 사이에 개재되는 액정층을 포함하고,
상기 컬러필터층은,
상기 제2 컬럼 스페이서와 대응되는 영역으로 상기 컬러필터층의 일부가 제거되어 단차홀을 구비하는, 씨오티 구조 액정표시장치.
제 1 항에 있어서,
상기 제1 및 제2 컬럼 스페이서는,
광밀도(optical density)가 2.0/㎛ 이상의 물질로 형성되는 것을 특징으로 하는 씨오티 구조 액정표시장치.
제 1 항 및 제 2 항 중, 선택되는 어느 하나의 항에 있어서,
상기 제1 및 제2 컬럼 스페이서는,
상기 제2 기판상에서 동일 폭 및 높이로 형성되는 씨오티 구조 액정표시장치.
제 1 항에 있어서,
상기 컬러필터층은,
하부층을 이루는 적색 컬러필터; 및
상부층을 이루는 청색 컬러필터으로 구성되고,
상기 단차홀은 상기 청색 컬러필터의 일부가 제거되어 구비되는, 씨오티 구조 액정표시장치.
제 1 항에 있어서,
상기 제2 컬럼 스페이서와 대응되는 영역의 상기 단차홀 하부에 상기 게이트 금속층이 제거되어 구비되는 홀 확장부를 더 포함하는, 씨오티 구조 액정표시장치.
제 5 항에 있어서,
상기 게이트 금속층은,
상기 박막트랜지스터의 게이트 전극을 포함하는 상기 게이트 배선 또는 공통배선 적어도 하나를 포함하는, 씨오티 구조 액정표시장치.