Nothing Special   »   [go: up one dir, main page]

KR102225605B1 - Apparatus and method for treating substrate and method for detecting leakage of processing chamber - Google Patents

Apparatus and method for treating substrate and method for detecting leakage of processing chamber Download PDF

Info

Publication number
KR102225605B1
KR102225605B1 KR1020200117893A KR20200117893A KR102225605B1 KR 102225605 B1 KR102225605 B1 KR 102225605B1 KR 1020200117893 A KR1020200117893 A KR 1020200117893A KR 20200117893 A KR20200117893 A KR 20200117893A KR 102225605 B1 KR102225605 B1 KR 102225605B1
Authority
KR
South Korea
Prior art keywords
capacitor
inductor
switch
substrate
substrate processing
Prior art date
Application number
KR1020200117893A
Other languages
Korean (ko)
Inventor
김아람
Original Assignee
피에스케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스케이 주식회사 filed Critical 피에스케이 주식회사
Priority to KR1020200117893A priority Critical patent/KR102225605B1/en
Application granted granted Critical
Publication of KR102225605B1 publication Critical patent/KR102225605B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • H01J37/32183Matching circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • H03H7/40Automatic matching of load impedance to source impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)

Abstract

The present invention provides a substrate processing device using plasma. The substrate processing device capable of efficiently procesisng a substrate may comprise: a chamber having a processing space for processing a substrate; an upper electrode disposed above the processing space; a lower electrode disposed under the processing space and provided to face the upper electrode; and an impedance adjusting unit connected to any one of the upper electrode and the lower electrode, wherein the impedance adjusting unit includes an inductor, a capacitor, and at least one switch selectively connecting the inductor and the capacitor in series or parallel.

Description

기판 처리 장치 및 기판 처리 방법{APPARATUS AND METHOD FOR TREATING SUBSTRATE AND METHOD FOR DETECTING LEAKAGE OF PROCESSING CHAMBER}Substrate processing apparatus and substrate processing method {APPARATUS AND METHOD FOR TREATING SUBSTRATE AND METHOD FOR DETECTING LEAKAGE OF PROCESSING CHAMBER}

본 발명은 기판 처리 장치 및 기판 처리 방법에 관한 것으로, 보다 상세하게는 플라즈마를 이용하여 기판을 처리하는 기판 처리 장치 및 기판 처리 방법에 관한 것이다.The present invention relates to a substrate processing apparatus and a substrate processing method, and more particularly, to a substrate processing apparatus and a substrate processing method for processing a substrate using plasma.

플라즈마는 이온이나 라디칼, 그리고 전자 등으로 이루어진 이온화된 가스 상태를 말한다. 플라즈마는 매우 높은 온도나, 강한 전계 혹은 고주파 전자계(RF Electromagnetic Fields)에 의해 생성된다. 반도체 소자 제조 공정은 플라즈마를 사용하여 기판(예컨대, 웨이퍼) 상의 박막을 제거하는 애싱 또는 식각 공정을 포함한다. 애싱 또는 식각 공정은 플라즈마에 함유된 이온 및 라디칼 입자들이 기판 상의 막과 충돌 또는 반응함으로써 수행된다. Plasma refers to an ionized gaseous state composed of ions, radicals, and electrons. Plasma is generated by very high temperatures, strong electric fields, or RF electromagnetic fields. The semiconductor device manufacturing process includes an ashing or etching process in which a thin film on a substrate (eg, a wafer) is removed using plasma. The ashing or etching process is performed by colliding or reacting with ions and radical particles contained in the plasma with the film on the substrate.

도 1는 플라즈마를 이용하여 기판을 처리하는 일반적인 기판 처리 장치를 보여주는 도면이고, 도 2는 도 1의 기판 처리 장치를 간략하게 표현한 등가 회로도이다. 도 1과 도 2를 참조하면, 플라즈마(P)를 이용하여 기판을 처리하는 일반적인 기판 처리 장치(10)는 챔버(11), 상부 전극(12), 전원(13), 그리고 하부 전극(14)을 포함한다. 도 1과 도 2에서 도시하고 있는 기판 처리 장치(10)는 축전 결합 플라즈마 장치일 수 있다.FIG. 1 is a diagram showing a general substrate processing apparatus for processing a substrate using plasma, and FIG. 2 is an equivalent circuit diagram schematically representing the substrate processing apparatus of FIG. 1. 1 and 2, a general substrate processing apparatus 10 for processing a substrate using plasma P includes a chamber 11, an upper electrode 12, a power supply 13, and a lower electrode 14. Includes. The substrate processing apparatus 10 shown in FIGS. 1 and 2 may be a capacitively coupled plasma apparatus.

챔버(11)는 웨이퍼와 같은 기판(W)이 처리되는 처리 공간을 제공한다. 챔버(11)의 처리 공간 상부에는 상부 전극(12)이 제공된다. 상부 전극(12)은 전원(13)과 연결된다. 하부 전극(14)은 접지된다. 하부 전극(14)은 챔버(11)의 처리 공간 하부에 제공되고, 그 상면이 상부 전극(12)의 하면과 서로 마주보도록 제공된다. 기판(W)은 하부 전극(14)의 상부에 안착된다. 또한, 전원(13)은 RF 전원이다. 또한, 챔버(11) 내에는 플라즈마(P) 상태로 여기되는 공정 가스가 주입된다. 전원(13)이 전력을 인가하면, 상부 전극(12), 그리고 하부 전극(14)의 사이 공간에서는 플라즈마(P)가 발생된다. 발생된 플라즈마(P)는 기판(W)으로 전달되어 기판(W)을 처리한다.The chamber 11 provides a processing space in which a substrate W such as a wafer is processed. An upper electrode 12 is provided above the processing space of the chamber 11. The upper electrode 12 is connected to the power supply 13. The lower electrode 14 is grounded. The lower electrode 14 is provided under the processing space of the chamber 11, and its upper surface is provided so as to face each other with the lower surface of the upper electrode 12. The substrate W is mounted on the lower electrode 14. Further, the power supply 13 is an RF power supply. In addition, a process gas that is excited in a plasma (P) state is injected into the chamber 11. When the power source 13 applies power, plasma P is generated in the space between the upper electrode 12 and the lower electrode 14. The generated plasma P is transferred to the substrate W to process the substrate W.

도 3은 도 1의 하부 전극에 형성되는 전압과 전류를 보여주는 그래프이다. 도 3을 참조하면, 하부 전극(14)은 물리적으로 접지되었음에도 불구하고, 하부 전극(14)에는 0 이 아닌 전압(V)이 인가된다. 이는 하부 전극(14)과 물리적인 접지 지점 사이에서 형성되는 기생 임피던스(LSR)가 있기 때문이다. 이와 같이, 기생 임피던스(LSR)에 의해 하부 전극(14)에 인가되는 전압(V)은 기판(W)의 전압 또는 전류에 영향을 미치는 방식으로 기판(W) 처리 결과에 영향을 미치게 된다.3 is a graph showing voltage and current formed in the lower electrode of FIG. 1. Referring to FIG. 3, although the lower electrode 14 is physically grounded, a non-zero voltage V is applied to the lower electrode 14. This is because there is a parasitic impedance L SR formed between the lower electrode 14 and the physical ground point. In this way, the voltage V applied to the lower electrode 14 by the parasitic impedance L SR affects the processing result of the substrate W in a manner that affects the voltage or current of the substrate W.

본 발명은 기판을 효율적으로 처리할 수 있는 기판 처리 장치 및 기판 처리 방법을 제공하는 것을 일 목적으로 한다.An object of the present invention is to provide a substrate processing apparatus and a substrate processing method capable of efficiently processing a substrate.

또한, 본 발명은 기판을 처리하는 추가적인 인자를 제공할 수 있는 기판 처리 장치 및 기판 처리 방법을 제공하는 것을 일 목적으로 한다.In addition, an object of the present invention is to provide a substrate processing apparatus and a substrate processing method capable of providing an additional factor for processing a substrate.

또한, 본 발명은 기판으로 전달되는 플라즈마의 이온 에너지를 제어할 수 있는 기판 처리 장치 및 기판 처리 방법을 제공하는 것을 일 목적으로 한다.Another object of the present invention is to provide a substrate processing apparatus and a substrate processing method capable of controlling the ion energy of plasma transmitted to a substrate.

또한, 본 발명은 상부 전극과 하부 전극 사이에서 발생되는 플라즈마의 밀도를 제어할 수 있는 기판 처리 장치 및 기판 처리 방법을 제공하는 것을 일 목적으로 한다.Another object of the present invention is to provide a substrate processing apparatus and a substrate processing method capable of controlling the density of plasma generated between an upper electrode and a lower electrode.

본 발명이 해결하고자 하는 과제가 상술한 과제들로 한정되는 것은 아니며, 언급되지 아니한 과제들은 본 명세서 및 첨부된 도면들로부터 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the present invention is not limited to the above-described problems, and the tasks that are not mentioned can be clearly understood by those of ordinary skill in the art from the present specification and the accompanying drawings. There will be.

본 발명은 플라즈마를 이용하여 기판을 처리하는 장치를 제공한다. 기판 처리 장치는, 상기 기판을 처리하는 처리 공간을 가지는 챔버; 상기 처리 공간의 상부에 배치되는 상부 전극; 상기 처리 공간의 하부에 배치되며, 상기 상부 전극과 마주하도록 제공되는 하부 전극; 상기 상부 전극, 그리고 상기 하부 전극 중 어느 하나와 연결되는 임피던스 조절 부를 포함하고, 상기 임피던스 조절 부는, 인덕터; 커패시터; 및 상기 인덕터, 그리고 상기 커패시터를 선택적으로 직렬 또는 병렬 연결시키는 적어도 하나 이상의 스위치를 포함할 수 있다.The present invention provides an apparatus for processing a substrate using plasma. A substrate processing apparatus includes: a chamber having a processing space for processing the substrate; An upper electrode disposed above the processing space; A lower electrode disposed below the processing space and provided to face the upper electrode; An impedance adjusting unit connected to one of the upper electrode and the lower electrode, the impedance adjusting unit comprising: an inductor; Capacitors; And at least one switch selectively connecting the inductor and the capacitor in series or in parallel.

일 실시 예에 의하면, 상기 커패시터는, 용량 값이 변화 가능한 가변 커패시터일 수 있다.According to an embodiment, the capacitor may be a variable capacitor whose capacitance value is variable.

일 실시 예에 의하면, 상기 장치는, 제어기를 더 포함하고, 상기 제어기는, 상기 인덕터, 상기 커패시터, 그리고 상기 스위치를 포함하는 회로 부가 공진 회로가 되도록 상기 커패시터의 용량 값을 변경할 수 있다.According to an embodiment, the device further includes a controller, and the controller may change the capacitance value of the capacitor so that a circuit including the inductor, the capacitor, and the switch becomes a resonant circuit.

일 실시 예에 의하면, 상기 장치는, 제어기를 더 포함하고, 상기 제어기는, 상기 상부 전극, 그리고 상기 하부 전극 사이에 배치되는 상기 기판에 전달되는 상기 플라즈마의 이온 에너지를 높이고자 하거나, 상기 하부 전극에 인가되는 전압의 크기를 일정하게 유지시키고자 하는 경우, 상기 인덕터, 그리고 상기 커패시터가 병렬 연결되도록 상기 스위치를 제어할 수 있다.According to an embodiment, the device further includes a controller, wherein the controller is intended to increase ion energy of the plasma transmitted to the upper electrode and the substrate disposed between the lower electrode, or the lower electrode When it is desired to keep the level of the voltage applied to a constant, the switch may be controlled so that the inductor and the capacitor are connected in parallel.

일 실시 예에 의하면, 상기 제어기는, 상기 인덕터, 상기 커패시터, 그리고 상기 스위치를 포함하는 회로 부가 병렬 공진 회로가 되도록 상기 커패시터의 용량 값을 변경할 수 있다.According to an embodiment, the controller may change the capacitance value of the capacitor so that the circuit including the inductor, the capacitor, and the switch becomes a parallel resonance circuit.

일 실시 예에 의하면, 상기 장치는, 제어기를 더 포함하고, 상기 제어기는, 상기 상부 전극, 그리고 상기 하부 전극 사이에서 발생되는 상기 플라즈마의 밀도를 높이고자 하는 경우, 상기 인덕터, 그리고 상기 커패시터가 직렬 연결되도록 상기 스위치를 제어할 수 있다.According to an embodiment, the device further includes a controller, wherein the controller is configured to increase the density of the plasma generated between the upper electrode and the lower electrode, wherein the inductor and the capacitor are in series. The switch can be controlled to be connected.

일 실시 예에 의하면, 상기 제어기는, 상기 인덕터, 상기 커패시터, 그리고 상기 스위치를 포함하는 회로 부가 직렬 공진 회로가 되도록 상기 커패시터의 용량 값을 변경할 수 있다.According to an embodiment, the controller may change the capacitance value of the capacitor so that a circuit including the inductor, the capacitor, and the switch becomes a series resonant circuit.

일 실시 예에 의하면, 상기 스위치는, 제1스위치, 제2스위치, 그리고 제3스위치를 포함하고, 상기 제1스위치, 그리고 상기 제3스위치가 온(On)되고, 상기 제2스위치가 오프(Off)되면, 상기 인덕터와 상기 커패시터는 병렬 연결되고, 상기 제1스위치, 그리고 상기 제3스위치가 오프(Off)되고, 상기 제2스위치가 온(On)되면, 상기 인덕터와 상기 커패시터는 직렬 연결될 수 있다.According to an embodiment, the switch includes a first switch, a second switch, and a third switch, the first switch and the third switch are turned on, and the second switch is turned off ( Off), the inductor and the capacitor are connected in parallel, the first switch and the third switch are turned off, and the second switch is turned on, the inductor and the capacitor are connected in series. I can.

일 실시 예에 의하면, 상기 임피던스 조절 부는, 상기 상부 전극 또는 상기 하부 전극에 형성되는 전압 및/또는 전류를 측정하는 센서 부를 더 포함할 수 있다.According to an embodiment, the impedance adjusting unit may further include a sensor unit measuring voltage and/or current formed on the upper electrode or the lower electrode.

또한, 본 발명은 플라즈마를 이용하여 기판을 처리하는 방법을 제공한다. 기판 처리 방법은, 챔버가 가지는 처리 공간에 배치되는 상부 전극, 그리고 하부 전극 사이에 상기 기판을 배치하고, 상기 상부 전극, 그리고 상기 하부 전극 사이에서 상기 플라즈마를 발생시켜 상기 기판을 처리하되, 상기 상부 전극, 그리고 상기 하부 전극 중 어느 하나와 연결되는 임피던스 조절 부가 가지는 인덕터 및 가변 커패시터를 선택적으로 직렬 또는 병렬 연결시킬 수 있다.In addition, the present invention provides a method of treating a substrate using plasma. In the substrate processing method, the substrate is disposed between an upper electrode and a lower electrode disposed in a processing space of a chamber, and the plasma is generated between the upper electrode and the lower electrode to process the substrate. An inductor and a variable capacitor having an electrode and an impedance adjusting part connected to one of the lower electrodes may be selectively connected in series or parallel.

일 실시 예에 의하면, 상기 인덕터 및 상기 가변 커패시터를 병렬 연결시키고, 상기 커패시터의 용량 값을 변경할 수 있다.According to an embodiment, the inductor and the variable capacitor may be connected in parallel, and the capacitance value of the capacitor may be changed.

일 실시 예에 의하면, 병렬 연결된 상기 인덕터 및 상기 가변 커패시터가 병렬 공진 회로를 형성하도록 상기 가변 커패시터의 용량 값을 변경할 수 있다.According to an embodiment, the capacitance value of the variable capacitor may be changed so that the inductor and the variable capacitor connected in parallel form a parallel resonance circuit.

일 실시 예에 의하면, 상기 인덕터 및 상기 가변 커패시터를 직렬 연결시키고, 상기 가변 커패시터의 용량 값을 변경할 수 있다.According to an embodiment, the inductor and the variable capacitor are connected in series, and the capacitance value of the variable capacitor may be changed.

일 실시 예에 의하면, 직렬 연결된 상기 인덕터 및 상기 가변 커패시터가 직렬 공진 회로를 형성하도록 상기 가변 커패시터의 용량 값을 변경할 수 있다.According to an embodiment, the capacitance value of the variable capacitor may be changed so that the inductor and the variable capacitor connected in series form a series resonance circuit.

본 발명의 일 실시 예에 의하면, 기판을 효율적으로 처리할 수 있다.According to an embodiment of the present invention, it is possible to efficiently process a substrate.

또한, 본 발명의 일 실시 예에 의하면, 기판을 처리하는 추가적인 인자를 제공할 수 있다.In addition, according to an embodiment of the present invention, it is possible to provide an additional factor for processing the substrate.

또한, 본 발명의 일 실시 예에 의하면, 기판으로 전달되는 플라즈마의 이온 에너지를 제어할 수 있다.In addition, according to an embodiment of the present invention, ion energy of plasma transmitted to the substrate may be controlled.

또한, 본 발명의 일 실시 예에 의하면, 상부 전극과 하부 전극 사이에서 발생되는 플라즈마의 밀도를 제어할 수 있다.In addition, according to an embodiment of the present invention, it is possible to control the density of plasma generated between the upper electrode and the lower electrode.

본 발명의 효과가 상술한 효과들로 한정되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면들로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.The effects of the present invention are not limited to the above-described effects, and effects that are not mentioned will be clearly understood by those of ordinary skill in the art from the present specification and the accompanying drawings.

도 1는 플라즈마를 이용하여 기판을 처리하는 일반적인 기판 처리 장치를 보여주는 도면이다.
도 2는 도 1의 기판 처리 장치를 간략하게 표현한 등가 회로도이다.
도 3은 도 1의 하부 전극에 형성되는 전압과 전류를 보여주는 그래프이다.
도 4는 본 발명의 일 실시 예에 따른 기판 처리 장치를 보여주는 도면이다.
도 5는 도 4의 기판 처리 장치를 간략하게 표현한 등가 회로도이다.
도 6은 도 5의 스위치들의 온/오프에 따라 인덕터와 커패시터가 병렬 연결되는 모습을 보여주는 도면이다.
도 7은 도 5의 회로 부가 가지는 인덕터와 커패시터가 병렬 연결시, 커패시터의 용량 값 변화에 따른 하부 전극에 흐르는 전류의 크기 변화를 보여주는 그래프이다.
도 8은 도 5의 스위치들의 온/오프에 따라 인덕터와 커패시터가 직렬 연결되는 모습을 보여주는 도면이다.
도 9은 도 5의 회로 부가 가지는 인덕터와 커패시터가 직렬 연결시, 커패시터의 용량 값 변화에 따른 하부 전극에 인가되는 전압의 크기 변화를 보여주는 그래프이다.
1 is a diagram showing a general substrate processing apparatus for processing a substrate using plasma.
FIG. 2 is an equivalent circuit diagram schematically illustrating the substrate processing apparatus of FIG. 1.
3 is a graph showing voltage and current formed in the lower electrode of FIG. 1.
4 is a diagram illustrating a substrate processing apparatus according to an embodiment of the present invention.
5 is an equivalent circuit diagram schematically illustrating the substrate processing apparatus of FIG. 4.
6 is a diagram illustrating a state in which an inductor and a capacitor are connected in parallel according to on/off of the switches of FIG. 5.
FIG. 7 is a graph showing a change in the magnitude of a current flowing through a lower electrode according to a change in a capacitance value of the capacitor when the inductor and the capacitor of FIG. 5 are connected in parallel.
8 is a diagram illustrating a state in which an inductor and a capacitor are connected in series according to on/off of the switches of FIG. 5.
FIG. 9 is a graph showing a change in a voltage applied to a lower electrode according to a change in a capacitance value of the capacitor when the inductor and the capacitor of FIG. 5 are connected in series.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 또한, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention. However, the present invention may be implemented in various different forms and is not limited to the embodiments described herein. In addition, in describing a preferred embodiment of the present invention in detail, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In addition, the same reference numerals are used throughout the drawings for parts having similar functions and functions.

어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 구체적으로, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다."Including" a certain component means that other components may be further included rather than excluding other components unless specifically stated to the contrary. Specifically, terms such as "comprises" or "have" are intended to designate the presence of features, numbers, steps, actions, components, parts, or combinations thereof described in the specification, but one or more other features or It is to be understood that the presence or addition of numbers, steps, actions, components, parts, or combinations thereof does not preclude the possibility of preliminary exclusion.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.Singular expressions include plural expressions unless the context clearly indicates otherwise. In addition, shapes and sizes of elements in the drawings may be exaggerated for clearer explanation.

이하에서, 도 4 내지 도 9를 참조하여 본 발명의 실시 예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 4 to 9.

도 4는 본 발명의 일 실시 예에 따른 기판 처리 장치를 보여주는 도면이고, 도 5는 도 4의 기판 처리 장치를 간략하게 표현한 등가 회로도이다. 도 4와 도 5를 참조하면, 본 발명의 일 실시 예에 따른 기판 처리 장치(100)는 플라즈마(P)를 이용하여 기판(W)을 처리할 수 있다. 기판 처리 장치(100)는 축전 결합 플라즈마 장치일 수 있다. 기판 처리 장치(100)는 챔버(110), 상부 전극(130), 하부 전극(150), 임피던스 조절 부(170), 그리고 제어기(200)를 포함할 수 있다.4 is a diagram illustrating a substrate processing apparatus according to an exemplary embodiment of the present invention, and FIG. 5 is an equivalent circuit diagram schematically illustrating the substrate processing apparatus of FIG. 4. 4 and 5, the substrate processing apparatus 100 according to an embodiment of the present invention may process a substrate W using plasma P. The substrate processing apparatus 100 may be a capacitively coupled plasma apparatus. The substrate processing apparatus 100 may include a chamber 110, an upper electrode 130, a lower electrode 150, an impedance adjustment unit 170, and a controller 200.

챔버(110)는 기판(W)을 처리하는 처리 공간(112)을 가질 수 있다. 챔버(110)는 플라즈마(P)에 의해 기판(W)이 처리되는 처리 공간(112)을 가질 수 있다. 챔버(110)의 일 측에는 기판(W)이 반입 또는 반출되는 개구(미도시)가 형성될 수 있다. 챔버(110)에 형성된 개구는 게이트 밸브(미도시)에 의해 선택적으로 개폐될 수 있다. 챔버(110)에 형성되는 개구는 기판(W)이 반입 및/또는 반출 경로를 형성할 수 있다.The chamber 110 may have a processing space 112 for processing the substrate W. The chamber 110 may have a processing space 112 in which the substrate W is processed by the plasma P. An opening (not shown) through which the substrate W is carried or carried out may be formed at one side of the chamber 110. The opening formed in the chamber 110 may be selectively opened and closed by a gate valve (not shown). An opening formed in the chamber 110 may form a path for carrying in and/or carrying out the substrate W.

또한, 챔버(110)는 진공 챔버일 수 있다. 예컨대, 챔버(110)의 바닥면에는 챔버(110)의 처리 공간(112)을 배기하여 기판(W)을 처리하는 동안에 처리 공간(112)의 분위기가 진공 분위기가 되도록 하는 배기 홀(114)이 형성될 수 있다. 배기 홀(114)은 펌프와 같은 감압 부재(미도시)와 연결될 수 있다. 감압 부재는 펌프에 한정되는 것은 아니고, 처리 공간(112)에 감압을 제공할 수 있는 공지된 장치로 다양하게 변형될 수 있다.Also, the chamber 110 may be a vacuum chamber. For example, on the bottom surface of the chamber 110, there is an exhaust hole 114 that exhausts the processing space 112 of the chamber 110 so that the atmosphere of the processing space 112 becomes a vacuum atmosphere while processing the substrate W. Can be formed. The exhaust hole 114 may be connected to a pressure reducing member (not shown) such as a pump. The pressure reducing member is not limited to a pump, and may be variously modified into a known device capable of providing a reduced pressure to the processing space 112.

상부 전극(130)은 처리 공간(112)의 상부에 배치될 수 있다. 또한, 상부 전극(130)은 전력 라인(134)과 연결될 수 있다. 전력 라인(134)은 전원(132)과 연결될 수 있다. 전원(132)은 RF 전원일 수 있다.The upper electrode 130 may be disposed above the processing space 112. Also, the upper electrode 130 may be connected to the power line 134. The power line 134 may be connected to the power source 132. The power source 132 may be an RF power source.

하부 전극(150)은 처리 공간(112)의 하부에 배치될 수 있다. 하부 전극(150)의 상부에는 기판(W)이 안착될 수 있다. 예컨대, 하부 전극(150)의 상면은 기판(W)이 안착되는 안착면일 수 있다. 또한, 하부 전극(150)은 상부 전극(130)과 서로 마주하도록 제공될 수 있다. 예컨대, 하부 전극(150)의 상면과 상부 전극(130)의 하면은 서로 마주보도록 제공될 수 있다. 하부 전극(150)은 접지 라인(154)과 연결될 수 있다. 즉, 하부 전극(150)은 접지될 수 있다.The lower electrode 150 may be disposed under the processing space 112. A substrate W may be mounted on the lower electrode 150. For example, the upper surface of the lower electrode 150 may be a seating surface on which the substrate W is mounted. In addition, the lower electrode 150 may be provided to face the upper electrode 130. For example, an upper surface of the lower electrode 150 and a lower surface of the upper electrode 130 may be provided to face each other. The lower electrode 150 may be connected to the ground line 154. That is, the lower electrode 150 may be grounded.

상부 전극(130)과 하부 전극(150)은 처리 공간(112)으로 주입되는 공정 가스를 플라즈마(P) 상태로 여기시키는 한 쌍의 대향 전극일 수 있다. 전원(132)으로부터 인가되는 RF 전원을 기반으로 상부 전극(130)과 하부 전극(150) 사이 영역에서는 플라즈마(P)가 발생될 수 있다. 발생된 플라즈마(P)는 기판(W)을 처리할 수 있다.The upper electrode 130 and the lower electrode 150 may be a pair of opposite electrodes that excite the process gas injected into the processing space 112 into a plasma (P) state. Plasma P may be generated in a region between the upper electrode 130 and the lower electrode 150 based on the RF power applied from the power source 132. The generated plasma P may process the substrate W.

상술한 예에서는 상부 전극(130)에 전원(132)이 연결되고, 하부 전극(150)이 접지되는 것을 예로 들어 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 상부 전극(130)이 접지되고, 하부 전극(150)에 전원(132)이 연결될 수도 있다.In the above-described example, the power source 132 is connected to the upper electrode 130 and the lower electrode 150 is grounded. However, the present invention is not limited thereto. For example, the upper electrode 130 may be grounded, and the power 132 may be connected to the lower electrode 150.

임피던스 조절 부(170)는 상부 전극(130), 그리고 하부 전극(150) 중 어느 하나와 연결될 수 있다. 예컨대, 임피던스 조절 부(170)는 하부 전극(150)과 연결되도록 제공될 수 있다. 또한, 임피던스 조절 부(170)는 접지 라인(154) 상에 설치될 수 있다. 임피던스 조절 부(170)는 센서 부(172), 그리고 회로 부(174)를 포함할 수 있다. 센서 부(172)는 접지 라인(154) 상에 설치될 수 있다. 센서 부(172)는 하부 전극(150)에 형성되는 전압 및/또는 전류를 측정할 수 있다. 그러나, 이에 한정되는 것은 아니다. 예컨대, 상술한 바와 같이 상부 전극(130)이 접지되고, 하부 전극(150)에 전원(132)이 연결되는 경우, 센서 부(172)는 상부 전극(130)에 형성되는 전압 및/또는 전류를 측정할 수도 있다. 센서 부(172)가 측정하는 전압 및/또는 전류의 크기는 제어기(200)로 전달될 수 있다.The impedance adjusting unit 170 may be connected to one of the upper electrode 130 and the lower electrode 150. For example, the impedance adjusting unit 170 may be provided to be connected to the lower electrode 150. In addition, the impedance adjusting unit 170 may be installed on the ground line 154. The impedance adjusting unit 170 may include a sensor unit 172 and a circuit unit 174. The sensor unit 172 may be installed on the ground line 154. The sensor unit 172 may measure voltage and/or current formed on the lower electrode 150. However, it is not limited thereto. For example, as described above, when the upper electrode 130 is grounded and the power source 132 is connected to the lower electrode 150, the sensor unit 172 measures the voltage and/or current formed in the upper electrode 130. You can also measure it. The magnitude of the voltage and/or current measured by the sensor unit 172 may be transmitted to the controller 200.

회로 부(174)는 인덕터(L1), 커패시터(C1), 그리고 스위치(SW1, SW2, SW3)를 포함할 수 있다. 인덕터(L1)는 용량 값이 고정된 고정 인덕터(L1)일 수 있다. 커패시터(C1)는 용량 값이 변경 가능한 가변 커패시터(C1)일 수 있다. 또한, 스위치(SW1, SW2, SW3)는 인덕터(L1)와 커패시터(C1)를 직렬 연결 또는 병렬 연결시킬 수 있다. 예컨대, 스위치(SW1, SW2, SW3)는 제1스위치(SW1), 제2스위치(SW2), 그리고 제3스위치(SW3)를 포함할 수 있다. 인덕터(L1)와 커패시터(C1)를 병렬 연결하고자 하는 경우, 제1스위치(SW1), 그리고 제3스위치(SW3)는 온(On)되고, 제2스위치(SW2)는 오프(Off)될 수 있다. 이와 달리, 인덕터(L1)와 커패시터(C1)를 직렬 연결하고자 하는 경우, 제1스위치(SW1), 그리고 제3스위치(SW3)는 오프(Off)되고, 제2스위치(SW2)는 온(On)될 수 있다.The circuit unit 174 may include an inductor (L 1 ), a capacitor (C 1 ), and switches (SW 1 , SW 2 , SW 3 ). The inductor L 1 may be a fixed inductor L 1 having a fixed capacitance value. A capacitor (C 1) may be capable of changing the capacitance variable capacitor (C 1). In addition, the switches SW 1 , SW 2 , and SW 3 may connect the inductor L 1 and the capacitor C 1 in series or in parallel. For example, the switches SW 1 , SW 2 , and SW 3 may include a first switch SW 1 , a second switch SW 2 , and a third switch SW 3 . When connecting the inductor (L 1 ) and the capacitor (C 1 ) in parallel, the first switch (SW 1 ) and the third switch (SW 3 ) are turned on, and the second switch (SW 2 ) is turned off. Can be (Off). In contrast, in the case of connecting the inductor (L 1 ) and the capacitor (C 1 ) in series, the first switch (SW 1 ) and the third switch (SW 3 ) are off, and the second switch (SW 2 ). ) Can be turned on.

인덕터(L1)의 용량 값(Value)는 챔버(110)의 임피던스(Zc)에 따라 설정될 수 있다. 예컨대, 인덕터(L1)에 따른 임피던스가 챔버(110)의 임피던스(Zc)의 50 % ~ 150 %의 값을 가지도록 인덕터(L1)의 용량 값은 설정될 수 있다. 또한, 가변 커패시터(C1)의 용량 범위는 인덕터(L1)와 기생 임피던스(LSR)를 참조하여 설정될 수 있다. 예컨대, 커패시터(C1)에 따른 임피던스가, “L1 + LSR”에 따른 임피던스 값의 50 ~ 150 %를 커버할 수 있도록 설정될 수 있다. 다음은 챔버(110) 임피던스와, 기생 임피던스(LSR)에 따른 인덕터(L1), 그리고 커패시터(C1)의 용량 값에 대한 예시를 나타낸 표이다.The capacitance value of the inductor L 1 may be set according to the impedance Zc of the chamber 110. For example, the inductor capacitance of the inductor (L 1) so as to have an impedance of a value of 50% ~ 150% of the impedance (Zc) of the chamber (110) according to (L 1) may be set. In addition, the capacitance range of the variable capacitor C 1 may be set with reference to the inductor L 1 and the parasitic impedance L SR. For example, the impedance according to the capacitor C 1 may be set to cover 50 to 150% of the impedance value according to “L 1 + L SR ”. The following is a table showing examples of capacitance values of the inductor (L 1 ), and the capacitor (C 1 ) according to the chamber 110 impedance, the parasitic impedance (L SR ).

ValueValue Impedance(허수부, 13.56MHz)Impedance (imaginary part, 13.56MHz) CcCc 600pF600pF -j19.5-j19.5 LL 1One 200nH200nH +j17+j17 CC 1One 0 ~ 1000 pF0 to 1000 pF ∞ ~ -j11.7∞ to -j11.7 LL SRSR 20nH20nH +j1.7+j1.7

제어기(200)는 기판 처리 장치(100)를 제어할 수 있다. 제어기(200)는 기판 처리 장치(100)가 플라즈마(P)를 이용하여 기판(W)을 처리하도록 기판 처리 장치(100)를 제어할 수 있다. 또한, 제어기(200)는 스위치(SW1, SW2, SW3)를 제어하여 커패시터(C1), 그리고 인덕터(L1)를 선택적으로 직렬 또는 병렬로 연결시킬 수 있다. 또한, 제어기(200)는 커패시터(C1)의 용량 값을 변경할 수 있다. 또한, 제어기(200)는 이하에서 설명하는 기판 처리 방법을 수행하도록 기판 처리 장치(100)를 제어할 수 있다.이하에서는, 본 발명의 일 실시 예에 따른 기판 처리 방법에 대하여 상세히 설명한다. 도 6은 도 5의 스위치들의 온/오프에 따라 인덕터와 커패시터가 병렬 연결되는 모습을 보여주는 도면이고, 도 7은 도 5의 회로 부가 가지는 인덕터와 커패시터가 병렬 연결시, 커패시터의 용량 값 변화에 따른 하부 전극에 흐르는 전류의 크기 변화를 보여주는 그래프이다. 도 6, 그리고 도 7을 참조하면, 상술한 바와 같이 제어기(200)는 스위치(SW1, SW2, SW3)를 제어하여 인덕터(L1), 그리고 커패시터(C1)를 병렬 연결할 수 있다. 예컨대, 제1스위치(SW1), 그리고 제3스위치(SW3)는 온(On)되고, 제2스위치(SW2)는 오프(Off)되어 인덕터(L1)와 커패시터(C1)는 병렬 연결될 수 있다. 이때, 제어기(200)가 커패시터(C1)의 용량 값을 조절하게 되면, 하부 전극(150)에 흐르는 전류(I)의 크기를 미세 조절할 수 있게 된다. 또한, 제어기(200)는 회로 부(172)가 병렬 공진 회로를 형성하도록 커패시터(C1)의 용량 값을 조절할 수 있다. 회로 부(172)가 병렬 공진 회로를 형성하는 경우, 하부 전극(150)에 흐르는 전류(I)는 0이 되고, 이때 하부 전극(150)에 걸리는 전압(V)은 최대가 된다. 이에, 상술한 기생 임피던스(LSR)가 기판(W) 처리에 영향을 미치는 것을 최소화 할 수 있다. 또한, 회로 부(172)가 병렬 공진 회로를 형성하는 경우, 상부 전극(130), 그리고 하부 전극(150) 사이의 전위 차가 커져, 기판(W)으로 전달되는 플라즈마(P)의 이온 에너지를 높일 수 있다. 즉, 본 발명의 일 실시 예에 따른 기판 처리 방법은, 기판(W)에 전달되는 플라즈마(P)에 전달되는 이온 에너지를 높이고자 하는 경우, 회로 부(172)가 병렬 공진 회로를 형성하도록 임피던스 조절 부(170)를 제어할 수 있다.The controller 200 may control the substrate processing apparatus 100. The controller 200 may control the substrate processing apparatus 100 so that the substrate processing apparatus 100 processes the substrate W using the plasma P. In addition, the controller 200 may control the switches SW 1 , SW 2 , and SW 3 to selectively connect the capacitor C 1 and the inductor L 1 in series or parallel. In addition, the controller 200 may change the capacitance value of the capacitor C 1. In addition, the controller 200 may control the substrate processing apparatus 100 to perform the substrate processing method described below. Hereinafter, a substrate processing method according to an embodiment of the present invention will be described in detail. 6 is a view showing a state in which an inductor and a capacitor are connected in parallel according to the on/off of the switches of FIG. 5, and FIG. 7 is a diagram showing a change in the capacitance value of the capacitor when the inductor and the capacitor having the circuit of FIG. 5 are connected in parallel. This is a graph showing the change in the magnitude of the current flowing through the lower electrode. 6 and 7, as described above, the controller 200 may control the switches SW 1 , SW 2 , and SW 3 to connect the inductor L 1 and the capacitor C 1 in parallel. . For example, the first switch (SW 1 ) and the third switch (SW 3 ) are turned on, and the second switch (SW 2 ) is turned off, so that the inductor (L 1 ) and the capacitor (C 1 ) are Can be connected in parallel. At this time, when the controller 200 adjusts the capacitance value of the capacitor C 1 , the magnitude of the current I flowing through the lower electrode 150 can be finely adjusted. In addition, the controller 200 may adjust the capacitance value of the capacitor C 1 so that the circuit unit 172 forms a parallel resonance circuit. When the circuit unit 172 forms a parallel resonance circuit, the current I flowing through the lower electrode 150 becomes 0, and at this time, the voltage V applied to the lower electrode 150 becomes maximum. Accordingly, it is possible to minimize the effect of the above-described parasitic impedance L SR on the processing of the substrate W. In addition, when the circuit unit 172 forms a parallel resonance circuit, the potential difference between the upper electrode 130 and the lower electrode 150 increases, thereby increasing the ionic energy of the plasma P transmitted to the substrate W. I can. That is, in the substrate processing method according to the exemplary embodiment of the present invention, when the ion energy transmitted to the plasma P transmitted to the substrate W is to be increased, the circuit unit 172 forms a parallel resonance circuit. The adjustment unit 170 can be controlled.

도 8은 도 5의 스위치들의 온/오프에 따라 인덕터와 커패시터가 직렬 연결되는 모습을 보여주는 도면이고, 도 9은 도 5의 회로 부가 가지는 인덕터와 커패시터가 직렬 연결시, 커패시터의 용량 값 변화에 따른 하부 전극에 인가되는 전압의 크기 변화를 보여주는 그래프이다. 도 8, 그리고 도 9를 참조하면, 상술한 바와 같이 제어기(200)는 스위치(SW1, SW2, SW3)를 제어하여 인덕터(L1), 그리고 커패시터(C1)를 직렬 연결할 수 있다. 예컨대, 제1스위치(SW1), 그리고 제3스위치(SW3)는 오프(Off)되고, 제2스위치(SW2)는 온(On)되어 인덕터(L1)와 커패시터(C1)는 직렬 연결될 수 있다. 이때, 제어기(200)가 커패시터(C1)의 용량 값을 조절하게 되면, 하부 전극(150)에 흐르는 전압(V)의 크기를 미세 조절할 수 있게 된다. 또한, 제어기(200)는 회로 부(172)가 직렬 공진 회로를 형성하도록 커패시터(C1)의 용량 값을 조절할 수 있다. 회로 부(172)가 직렬 공진 회로를 형성하는 경우, 하부 전극(150)에 인가되는 전압(V)은 0이 되고, 이때 하부 전극(150)에 걸리는 전류(I)는 최대가 된다. 이에 하부 전극(150)의 전압(V)을 항상 0으로 동일하게 유지시켜 줌으로써 공정 결과의 변화를 최소화 할 수 있다. 또한, 상부 전극(130), 그리고 하부 전극(150)의 사이에서 발생되는 플라즈마(P)의 밀도를 보다 높일 수도 있다. 즉, 본 발명의 일 실시 예에 따른 기판 처리 방법은, 상부 전극(130), 그리고 하부 전극(150) 사이에서 발생되는 플라즈마(P)의 밀도를 높이고자 하는 경우, 회로 부(172)가 직렬 공진 회로를 형성하도록 임피던스 조절 부(170)를 제어할 수 있다.FIG. 8 is a view showing a state in which an inductor and a capacitor are connected in series according to the on/off of the switches of FIG. 5, and FIG. 9 is a diagram showing a change in the capacitance value of the capacitor when the inductor and the capacitor having the circuit of FIG. 5 are connected in series. This is a graph showing the change in the magnitude of the voltage applied to the lower electrode. 8 and 9, the controller 200 may connect the inductor L 1 and the capacitor C 1 in series by controlling the switches SW 1 , SW 2 and SW 3 as described above. . For example, the first switch (SW 1 ) and the third switch (SW 3 ) are off, and the second switch (SW 2 ) is on, so that the inductor (L 1 ) and the capacitor (C 1 ) are Can be connected in series. At this time, when the controller 200 adjusts the capacitance value of the capacitor C 1 , the magnitude of the voltage V flowing through the lower electrode 150 can be finely adjusted. In addition, the controller 200 may adjust the capacitance value of the capacitor C 1 so that the circuit unit 172 forms a series resonance circuit. When the circuit unit 172 forms a series resonance circuit, the voltage V applied to the lower electrode 150 becomes 0, and at this time, the current I applied to the lower electrode 150 becomes maximum. Accordingly, the change in the process result can be minimized by keeping the voltage V of the lower electrode 150 equal to 0 at all times. In addition, the density of the plasma P generated between the upper electrode 130 and the lower electrode 150 may be further increased. That is, in the substrate processing method according to an embodiment of the present invention, in the case of increasing the density of the plasma P generated between the upper electrode 130 and the lower electrode 150, the circuit unit 172 is in series. The impedance adjusting unit 170 may be controlled to form a resonance circuit.

일반적으로, 플라즈마를 이용하여 기판을 처리하는 장치에서, 하부 전극이 물리적으로 접지되었음에도 불구하고, 하부 전극에는 0 이 아닌 전압이 인가되고, 0 이 아닌 전류가 흐르게 된다. 이는 하부 전극과 물리적인 접지 지점 사이에서 형성되는 기생 임피던스가 있기 때문이다. 이와 같이, 기생 임피던스는 기판 처리 결과에 영향을 미치게 된다. 그러나, 본 발명의 일 실시 예에 의하면, 제어기(200)는 임피던스 조절 부(170)가 가지는 회로 부(174)가 병렬 공진 회로를 형성하도록 하여 하부 전극(150)에 흐르는 전류(I)를 최소화 하거나, 또는 전류(I)의 크기를 조절할 수 있다. 또한, 하부 전극(150)에 최대 전압이 인가되도록 할 수 있다. 또한, 제어기(200)는 임피던스 조절 부(170)가 가지는 회로 부(174)가 직렬 공진 회로를 형성하도록 하여 하부 전극(150)에 전압이 인가되지 않게 하고, 하부 전극(150)에 최대 전류가 흐르게 할 수 있다. 이에, 상술한 기생 임피던스가 기판 처리 결과에 영향을 미치는 문제점을 최소화 할 수 있다. 또한, 상술한 바와 같이 커패시터(C1)의 용량 값을 조절하여 하부 전극(150)에 흐르는 전류 또는 인가되는 전압의 크기를 미세하게 조절할 수 있다. 즉, 본 발명의 일 실시 예는 커패시터(C1)의 용량 값을 조절함에 따라 기판(W)을 처리하는 추가적인 인자를 제공한다. 또한, 본 발명은 인덕터(L1), 그리고 커패시터(C1)를 선택적으로 직렬 또는 병렬 연결시키고, 커패시터(C1)의 용량 값을 조절함으로써, 기판(W)에 전달되는 플라즈마(P)의 이온 에너지 또는 기판(W) 상에 발생되는 플라즈마(P)의 밀도를 제어할 수 있게 된다.In general, in an apparatus for processing a substrate using plasma, although the lower electrode is physically grounded, a non-zero voltage is applied to the lower electrode and a non-zero current flows. This is because there is a parasitic impedance formed between the lower electrode and the physical ground point. In this way, the parasitic impedance affects the substrate processing result. However, according to an embodiment of the present invention, the controller 200 minimizes the current I flowing through the lower electrode 150 by allowing the circuit unit 174 of the impedance control unit 170 to form a parallel resonance circuit. Alternatively, the magnitude of the current I can be adjusted. In addition, the maximum voltage may be applied to the lower electrode 150. In addition, the controller 200 prevents voltage from being applied to the lower electrode 150 by allowing the circuit unit 174 of the impedance control unit 170 to form a series resonance circuit, and the maximum current to the lower electrode 150 is I can make it flow. Accordingly, it is possible to minimize the problem that the above-described parasitic impedance affects the substrate processing result. In addition, as described above, by adjusting the capacitance value of the capacitor C 1 , the magnitude of the current flowing through the lower electrode 150 or the applied voltage may be finely adjusted. That is, an embodiment of the present invention provides an additional factor for processing the substrate W by adjusting the capacitance value of the capacitor C 1. In addition, the present invention selectively connects the inductor (L 1 ) and the capacitor (C 1 ) in series or parallel, and by adjusting the capacitance value of the capacitor (C 1 ), It is possible to control the ion energy or the density of the plasma P generated on the substrate W.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The detailed description above is illustrative of the present invention. In addition, the above description shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. That is, changes or modifications may be made within the scope of the concept of the invention disclosed in the present specification, the scope equivalent to the disclosed contents, and/or the skill or knowledge of the art. The above-described embodiment describes the best state for implementing the technical idea of the present invention, and various changes required in the specific application fields and uses of the present invention are also possible. Therefore, the detailed description of the invention is not intended to limit the invention to the disclosed embodiment. In addition, the appended claims should be construed as including other embodiments.

기판 처리 장치 : 10
진공 챔버 : 11
상부 전극 : 12
하부 전극 : 13
기판 처리 장치 : 100
진공 챔버 : 110
처리 공간 : 112
배기 홀 : 114
상부 전극 : 130
알에프 전원 : 132
전력 라인 : 134
하부 전극 : 150
접지 라인 : 154
임피던스 조절 부 : 170
센서 부 : 172
회로 부 : 174
인덕터 : L1
커패시터 : C1
제1스위치 : SW1
제2스위치 : SW2
제3스위치 : SW3
Substrate processing equipment: 10
Vacuum Chamber: 11
Upper electrode: 12
Lower electrode: 13
Substrate processing equipment: 100
Vacuum Chamber: 110
Processing space: 112
Exhaust hole: 114
Upper electrode: 130
RF Power: 132
Power line: 134
Lower electrode: 150
Ground line: 154
Impedance control unit: 170
Sensor part: 172
Circuit Department: 174
Inductor: L 1
Capacitor: C 1
1st switch: SW 1
2nd switch: SW 2
3rd switch: SW 3

Claims (14)

플라즈마를 이용하여 기판을 처리하는 장치에 있어서,
상기 기판을 처리하는 처리 공간을 가지는 챔버;
상기 처리 공간의 상부에 배치되는 상부 전극;
상기 처리 공간의 하부에 배치되며, 상기 상부 전극과 마주하도록 제공되는 하부 전극;
상기 상부 전극, 그리고 상기 하부 전극 중 어느 하나와 연결되는 임피던스 조절 부를 포함하고,
상기 임피던스 조절 부는,
인덕터;
커패시터; 및
상기 인덕터, 그리고 상기 커패시터를 선택적으로 직렬 또는 병렬 연결시키는 적어도 하나 이상의 스위치를 포함하되,
상기 스위치는,
제1스위치, 제2스위치, 그리고 제3스위치를 포함하고,
상기 제1스위치, 그리고 상기 제3스위치가 온(On)되고, 상기 제2스위치가 오프(Off)되면, 상기 인덕터와 상기 커패시터는 병렬 연결되고,
상기 제1스위치, 그리고 상기 제3스위치가 오프(Off)되고, 상기 제2스위치가 온(On)되면, 상기 인덕터와 상기 커패시터는 직렬 연결되는 기판 처리 장치.
In the apparatus for processing a substrate using plasma,
A chamber having a processing space for processing the substrate;
An upper electrode disposed above the processing space;
A lower electrode disposed below the processing space and provided to face the upper electrode;
Includes an impedance adjusting unit connected to any one of the upper electrode and the lower electrode,
The impedance control unit,
Inductor;
Capacitors; And
Including at least one switch for selectively connecting the inductor and the capacitor in series or in parallel,
The switch,
Including a first switch, a second switch, and a third switch,
When the first switch and the third switch are turned on and the second switch is turned off, the inductor and the capacitor are connected in parallel,
When the first switch and the third switch are turned off and the second switch is turned on, the inductor and the capacitor are connected in series.
제1항에 있어서,
상기 커패시터는,
용량 값이 변화 가능한 가변 커패시터인 기판 처리 장치.
The method of claim 1,
The capacitor,
A substrate processing device that is a variable capacitor whose capacitance value can be changed.
제2항에 있어서,
상기 장치는,
제어기를 더 포함하고,
상기 제어기는,
상기 인덕터, 상기 커패시터, 그리고 상기 스위치를 포함하는 회로 부가 공진 회로가 되도록 상기 커패시터의 용량 값을 변경하는 기판 처리 장치.
The method of claim 2,
The device,
Further comprising a controller,
The controller,
A substrate processing apparatus for changing a capacitance value of the capacitor so that a circuit including the inductor, the capacitor, and the switch becomes a resonant circuit.
제2항에 있어서,
상기 장치는,
제어기를 더 포함하고,
상기 제어기는,
상기 인덕터, 그리고 상기 커패시터가 병렬 연결되도록 상기 스위치를 제어하는 기판 처리 장치.
The method of claim 2,
The device,
Further comprising a controller,
The controller,
The substrate processing apparatus for controlling the switch so that the inductor and the capacitor are connected in parallel.
제4항에 있어서,
상기 제어기는,
상기 인덕터, 상기 커패시터, 그리고 상기 스위치를 포함하는 회로 부가 병렬 공진 회로가 되도록 상기 커패시터의 용량 값을 변경하는 기판 처리 장치.
The method of claim 4,
The controller,
A substrate processing apparatus for changing a capacitance value of the capacitor so that a circuit including the inductor, the capacitor, and the switch becomes a parallel resonance circuit.
제2항에 있어서,
상기 장치는,
제어기를 더 포함하고,
상기 제어기는,
상기 인덕터, 그리고 상기 커패시터가 직렬 연결되도록 상기 스위치를 제어하는 기판 처리 장치.
The method of claim 2,
The device,
Further comprising a controller,
The controller,
The substrate processing apparatus for controlling the switch so that the inductor and the capacitor are connected in series.
제6항에 있어서,
상기 제어기는,
상기 인덕터, 상기 커패시터, 그리고 상기 스위치를 포함하는 회로 부가 직렬 공진 회로가 되도록 상기 커패시터의 용량 값을 변경하는 기판 처리 장치.
The method of claim 6,
The controller,
A substrate processing apparatus for changing a capacitance value of the capacitor such that a circuit including the inductor, the capacitor, and the switch becomes a series resonant circuit.
삭제delete 제3항 내지 제7항 중 어느 한 항에 있어서,
상기 임피던스 조절 부는,
상기 상부 전극 또는 상기 하부 전극에 형성되는 전압 및/또는 전류를 측정하는 센서 부를 더 포함하는 기판 처리 장치.
The method according to any one of claims 3 to 7,
The impedance control unit,
A substrate processing apparatus further comprising a sensor unit for measuring voltage and/or current formed on the upper electrode or the lower electrode.
제1항의 기판 처리 장치로 플라즈마를 이용하여 기판을 처리하는 방법에 있어서,
상기 상부 전극과 상기 하부 전극 사이에 상기 기판을 배치하고, 상기 상부 전극과 상기 하부 전극 사이에서 상기 플라즈마를 발생시켜 상기 기판을 처리하되,
상기 인덕터와 상기 커패시터를 선택적으로 직렬 또는 병렬 연결시키는 기판 처리 방법.
In the method of processing a substrate using plasma with the substrate processing apparatus of claim 1,
Disposing the substrate between the upper electrode and the lower electrode, and processing the substrate by generating the plasma between the upper electrode and the lower electrode,
A substrate processing method for selectively connecting the inductor and the capacitor in series or in parallel.
제10항에 있어서,
상기 커패시터는 용량 값이 변화 가능한 가변 커패시터이고,
상기 인덕터 및 상기 가변 커패시터를 병렬 연결시키고, 상기 커패시터의 용량 값을 변경하는 기판 처리 방법.
The method of claim 10,
The capacitor is a variable capacitor whose capacity value is variable,
The substrate processing method of connecting the inductor and the variable capacitor in parallel and changing a capacitance value of the capacitor.
제11항에 있어서,
병렬 연결된 상기 인덕터 및 상기 가변 커패시터가 병렬 공진 회로를 형성하도록 상기 가변 커패시터의 용량 값을 변경하는 기판 처리 방법.
The method of claim 11,
A substrate processing method of changing a capacitance value of the variable capacitor so that the inductor and the variable capacitor connected in parallel form a parallel resonance circuit.
제10항에 있어서,
상기 커패시터는 용량 값이 변화 가능한 가변 커패시터이고,
상기 인덕터 및 상기 가변 커패시터를 직렬 연결시키고, 상기 가변 커패시터의 용량 값을 변경하는 기판 처리 방법.
The method of claim 10,
The capacitor is a variable capacitor whose capacity value is variable,
A substrate processing method for connecting the inductor and the variable capacitor in series and changing a capacitance value of the variable capacitor.
제13항에 있어서,
직렬 연결된 상기 인덕터 및 상기 가변 커패시터가 직렬 공진 회로를 형성하도록 상기 가변 커패시터의 용량 값을 변경하는 기판 처리 방법.


The method of claim 13,
A substrate processing method of changing a capacitance value of the variable capacitor so that the inductor and the variable capacitor connected in series form a series resonance circuit.


KR1020200117893A 2020-09-14 2020-09-14 Apparatus and method for treating substrate and method for detecting leakage of processing chamber KR102225605B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200117893A KR102225605B1 (en) 2020-09-14 2020-09-14 Apparatus and method for treating substrate and method for detecting leakage of processing chamber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200117893A KR102225605B1 (en) 2020-09-14 2020-09-14 Apparatus and method for treating substrate and method for detecting leakage of processing chamber

Publications (1)

Publication Number Publication Date
KR102225605B1 true KR102225605B1 (en) 2021-03-10

Family

ID=75147861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200117893A KR102225605B1 (en) 2020-09-14 2020-09-14 Apparatus and method for treating substrate and method for detecting leakage of processing chamber

Country Status (1)

Country Link
KR (1) KR102225605B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140040103A (en) * 2011-01-20 2014-04-02 어드밴스드 에너지 인더스트리즈 인코포레이티드 Impedance-matching network using bjt switches in variable-reactance circuits
JP2019129123A (en) * 2018-01-26 2019-08-01 東京エレクトロン株式会社 Method of applying dc voltage, and plasma treatment apparatus
KR20200072933A (en) * 2018-12-13 2020-06-23 세메스 주식회사 A substrate processing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140040103A (en) * 2011-01-20 2014-04-02 어드밴스드 에너지 인더스트리즈 인코포레이티드 Impedance-matching network using bjt switches in variable-reactance circuits
JP2019129123A (en) * 2018-01-26 2019-08-01 東京エレクトロン株式会社 Method of applying dc voltage, and plasma treatment apparatus
KR20200072933A (en) * 2018-12-13 2020-06-23 세메스 주식회사 A substrate processing apparatus

Similar Documents

Publication Publication Date Title
KR102152811B1 (en) Particle generation suppressor by dc bias modulation
US8518211B2 (en) System and method for controlling plasma with an adjustable coupling to ground circuit
US8431035B2 (en) Plasma processing apparatus and method
US6949165B2 (en) Plasma processing apparatus
KR101929675B1 (en) Plasma processing apparatus
TWI751166B (en) Matcher and plasma processing device
KR20010087219A (en) Plasma processing apparatus and method
US20080237187A1 (en) Method and apparatus for inducing dc voltage on wafer-facing electrode
TW201941253A (en) Plasma processing apparatus
TWI582842B (en) Plasma processing device
TWI820370B (en) Cleaning method of a dielectric window of a semiconductor device and associated semiconductor processing device
JP2020004780A (en) Plasma processing apparatus and plasma processing method
JP6808782B2 (en) Plasma processing equipment and plasma processing method
KR102225605B1 (en) Apparatus and method for treating substrate and method for detecting leakage of processing chamber
KR20020016492A (en) Apparatus and method for plasma processing high-speed semiconductor circuits with increased yield
TW202207271A (en) Etching apparatus and etching method
US20230091584A1 (en) Plasma processing apparatus and etching method
KR100305134B1 (en) Etching method
CN110770880A (en) Plasma processing apparatus
JP3599670B2 (en) Plasma processing method and apparatus
KR20230056214A (en) Plasma processing apparatus and plasma processing method using the same
TWI855717B (en) Electrostatic chuck with continuously adjustable positive and negative voltage, voltage regulating method thereof, and plasma body processing device
JP3687474B2 (en) Plasma processing equipment
JP3976480B2 (en) Plasma processing equipment
US20230178338A1 (en) Plasma processing apparatus

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant