Nothing Special   »   [go: up one dir, main page]

KR102184067B1 - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR102184067B1
KR102184067B1 KR1020180167758A KR20180167758A KR102184067B1 KR 102184067 B1 KR102184067 B1 KR 102184067B1 KR 1020180167758 A KR1020180167758 A KR 1020180167758A KR 20180167758 A KR20180167758 A KR 20180167758A KR 102184067 B1 KR102184067 B1 KR 102184067B1
Authority
KR
South Korea
Prior art keywords
film
gas
etching
supply
substrate
Prior art date
Application number
KR1020180167758A
Other languages
English (en)
Other versions
KR20190079543A (ko
Inventor
야스오 아사다
다케히코 오리이
신지 이리에
노부히로 다카하시
아야노 하기와라
다츠야 야마구치
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018206819A external-priority patent/JP7067424B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190079543A publication Critical patent/KR20190079543A/ko
Application granted granted Critical
Publication of KR102184067B1 publication Critical patent/KR102184067B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 실리콘 함유막, 다공질막, 에칭 비대상막이 가로 방향으로 이 순서대로 인접해서 마련되는 기판에 에칭 가스를 공급해서 실리콘 함유막을 제거하는데 있어서, 에칭 비대상막의 에칭을 방지하는 것이다. 성막 가스(21, 22)를 공급하여, 실리콘 함유막(14)을 에칭하는 에칭 가스(24)가 다공질막(15)의 구멍부(16)를 통과해서 에칭 비대상막(11)에 공급되는 것을 방지하기 위한 통과 방지막(23)을 당해 구멍부(16)에 성막하는 성막 공정과, 통과 방지막(23)이 형성된 상태에서, 에칭 가스(24)를 공급해서 실리콘 함유막(14)을 에칭하는 에칭 공정을 실시한다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 발명은, 기판에 있어서 다공질막에 인접하게 형성된 실리콘 함유막을 에칭하는 기술에 관한 것이다.
반도체 장치를 구성하는 배선이 매립되는 층간 절연막으로서는, low-k막이라고 불리는 저유전율막에 의해 구성되는 경우가 있고, 이 low-k막으로서는 예를 들어 다공질막에 의해 구성된다. 그리고 반도체 장치의 제조 공정에서는, 그러한 다공질막이 형성된 반도체 웨이퍼(이하, 웨이퍼라고 기재함)에 대하여 에칭이 행하여지는 경우가 있다.
예를 들어 특허문헌 1에는, low-k막인 층간 절연막이 형성된 웨이퍼에 대하여 에칭을 행하여, 배선을 매립하기 위한 오목부를 형성하는 것에 대해서 기재되어 있다. 이 오목부 내에는, 성막 가스가 공급됨으로써 오목부 내에 배선이 매립될 때까지 대기에 폭로되는 것을 방지하기 위한 피막이 형성된다. 또한, 특허문헌 2에서는, 다공질막인 저유전율막에 형성된 오목부에 매립된 유기막을, 소정의 양의 이산화탄소를 포함하는 처리 가스의 플라스마를 사용함으로써 에칭하는 기술에 대해서 기재되어 있다.
일본 특허 공개 제2016-63141호 공보 일본 특허 제4940722호 공보
반도체 장치를 제조하는데 있어서, 폴리실리콘막과, 다공질막인 SiOCN막과, 상측이 산화 실리콘막, 하측이 SiGe(실리콘 게르마늄)막에 의해 각각 형성되는 적층체가, 가로 방향으로 이 순서대로 인접하도록 그 표면부에 형성된 웨이퍼에 대해서, 폴리실리콘막을 제거하는 처리가 행하여지는 경우가 있다. 이 폴리실리콘막의 제거 처리를 건식 에칭에 의해 행한다고 하면, 폴리실리콘막의 에칭이 진행되는 과정에서, 에칭 가스가 SiOCN막을 투과하여, SiGe막에 공급된다. 보다 구체적으로 설명하면, SiOCN막이 다공질막이기 때문에, 에칭 가스는 SiOCN막의 측방으로부터 당해 다공질막의 구멍부를 통과하여, SiGe막의 측벽에 공급된다. SiGe막은 에칭에 의한 제거 대상이 아니지만, 그렇게 에칭 가스가 공급됨으로써, 그 측벽이 에칭되어버린다.
그래서, 예를 들어 플라스마를 사용한 이방성 에칭에 의해 폴리실리콘막의 상부측을 제거한 후, 습식 에칭에 의해 폴리실리콘막의 하부측을 제거하도록 처리가 행하여지는 경우가 있다. 이 습식 에칭에 사용되는 에칭액에 대해서는 상기 에칭 가스보다도 SiOCN막의 투과성이 낮기 때문에, SiGe막의 에칭이 억제된다. 그러나, 이와 같이 복수의 공정을 행하는 것은 수고가 드는 일이며, 습식 에칭의 공정에서도 장치의 미세화에 수반하여 처리가 불가능하게 되고, 또한 SiOCN막의 측벽의 두께는 작아지는 경향이 있어, 당해 SiOCN막의 측벽의 두께가 장래 더욱 작아졌을 경우에는, 에칭액의 SiOCN막에 대한 투과성이 상승하여, SiGe막을 에칭해버릴 우려가 있다. 상기 특허문헌 1, 2에 기재되는 기술은, 이러한 문제를 해결할 수 있는 것은 아니다.
본 발명은 이러한 사정에 기초해서 이루어진 것이며, 그 목적은, 실리콘 함유막, 다공질막, 에칭 비대상막이 가로 방향으로 이 순서대로 인접해서 마련되는 기판에 에칭 가스를 공급해서 실리콘 함유막(실리콘 그 자체인 경우를 포함함)을 제거하는데 있어서, 에칭 비대상막이 에칭되는 것을 방지할 수 있는 기술을 제공하는 것이다.
본 발명의 에칭 방법은, 실리콘 함유막, 다공질막, 에칭 비대상막이 이 순서대로 인접해서 마련되는 기판에 적어도 하나의 성막 가스를 공급하여, 상기 실리콘 함유막을 에칭하기 위한 에칭 가스가 상기 다공질막의 구멍부를 통과해서 상기 에칭 비대상막에 공급되는 것을 방지하기 위한 통과 방지막을 당해 구멍부에 성막하는 성막 공정과,
상기 에칭 가스를 공급해서 상기 실리콘 함유막을 에칭하는 에칭 공정,
을 포함한다.
본 발명의 에칭 장치는, 처리 용기와,
상기 처리 용기 내에 마련되고, 실리콘 함유막, 다공질막, 에칭 비대상막이 이 순서대로 인접해서 마련되는 기판을 적재하기 위한 적재부와,
상기 실리콘 함유막을 에칭하는 에칭 가스가 상기 다공질막의 구멍부를 통과해서 에칭 비대상막에 공급되는 것을 방지하기 위한 통과 방지막을 당해 구멍부에 성막하기 위해, 상기 처리 용기 내에 성막 가스를 공급하는 성막 가스 공급부와,
상기 처리 용기 내에 상기 에칭 가스를 공급하는 에칭 가스 공급부,
를 포함한다.
본 발명에 따르면, 실리콘 함유막, 다공질막, 에칭 비대상막이 가로 방향으로 이 순서대로 인접해서 마련되는 기판에 성막 가스가 공급되어, 다공질막의 구멍부에 실리콘 함유막을 에칭하는 에칭 가스가 에칭 비대상막에 공급되는 것을 방지하기 위한 통과 방지막이 형성된다. 그에 의해 실리콘 함유막을 에칭하는데 있어서, 에칭 비대상막의 에칭이 억제된다.
도 1은 본 발명에 따른 에칭이 행하여지는 웨이퍼의 표면의 종단 측면도이다.
도 2는 본 발명에 따른 에칭 공정을 설명하는 공정도이다.
도 3은 본 발명에 따른 에칭 공정을 설명하는 공정도이다.
도 4는 본 발명에 따른 에칭 공정을 설명하는 공정도이다.
도 5는 에칭 종료 후의 웨이퍼의 표면의 종단 측면도이다.
도 6은 성막 가스에 의해 요소 결합을 갖는 중합체가 생성하는 반응을 도시하는 설명도이다.
도 7은 에칭을 행하기 위한 기판 처리 장치의 평면도이다.
도 8은 상기 기판 처리 장치에 마련되는 에칭 모듈의 종단 측면도이다.
도 9는 상기 에칭 모듈의 횡단 평면도이다.
도 10은 상기 에칭 모듈의 동작을 도시하는 설명도이다.
도 11은 상기 에칭 모듈의 동작을 도시하는 설명도이다.
도 12는 상기 에칭 모듈의 동작을 도시하는 설명도이다.
도 13은 상기 에칭 모듈의 동작을 도시하는 설명도이다.
도 14는 다른 에칭 모듈의 구성예를 나타내는 종단 측면도이다.
도 15는 평가 시험에서의 웨이퍼의 종단 측면도이다.
도 1은, 본 발명의 일 실시 형태에 관한 처리가 행하여지는 웨이퍼(W)의 표면부의 종단 측면도를 도시하고 있다. 도면 중 11은 SiGe막이며, SiGe막(11)의 상측에는 산화 실리콘(SiOx)막(12)이 적층되어 있다. 이 산화 실리콘막(12)과 SiGe막(11)의 적층체에는, 오목부(13)가 형성되어 있고, 이 오목부(13) 내에는 폴리실리콘막(14)이 매립되어 있다. 또한, 폴리실리콘막(14)의 측벽과 오목부(13)의 측벽의 사이에는, 폴리실리콘막(14)의 측방을 둘러싸고, 폴리실리콘막(14)의 측벽 및 오목부(13)의 측벽에 각각 접하는 SiOCN막(15), 즉 실리콘, 산소, 질소 및 탄소에 의해 구성되는 막이 마련되어 있다. 따라서, 가로 방향으로 보아 폴리실리콘막(14), SiOCN막(15), SiGe막(11)이 이 순서대로 인접하도록 형성되어 있다. SiOCN막(15)은 층간 절연막이며, 다공질막이다.
본 발명의 실시 형태에서의 처리의 개요를 설명하면, SiOCN막(15)의 구멍부에서 요소 결합을 갖는 중합체(폴리요소)인 폴리요소막을 성막하기 위한 성막 가스의 공급과, 피에칭막인 폴리실리콘막(14)을 에칭하기 위한 에칭 가스의 공급을 교대로 반복해서 행한다. 즉, 간격을 두고 폴리실리콘막(14)의 에칭이 행하여지고, 에칭과 에칭의 사이에는 구멍부에 매립되도록 폴리요소막이 성막된다. 그에 의해, 에칭 가스가 SiOCN막(15)의 측방으로부터 SiOCN막(15)을 투과해서 에칭 비대상막인 SiGe막(11)의 측벽을 에칭해버리는 것을 방지한다.
상기 산화 실리콘막(12)은, 폴리실리콘막(14)을 에칭할 때의 에칭 마스크막이 된다. 또한 상기 에칭 가스로서는, 이 산화 실리콘막(12) 및 상기 폴리요소막에 대한 에칭 선택성이 낮고, 또한 폴리실리콘막(14)에 대한 에칭 선택성이 높은 점에서, 예를 들어 IF7(7불화요오드) 가스가 사용된다. 이 IF7 가스는 분자량이 비교적 크기 때문에, SiOCN막(15)의 구멍부를 통과하기 어려울 것으로 생각되므로, SiGe막(11)에의 공급이 보다 확실하게 억제될 것으로 예상되는 점에서도 바람직하다.
이 실시 형태에서는 모노머인 아민을 포함하는 제1 성막 가스, 모노머인 이소시아네이트를 포함하는 제2 성막 가스를 웨이퍼(W)에 공급해서 중합 반응시킴으로써, 상기 폴리요소막을 성막한다. 아민으로서는 예를 들어 1,3-비스(아미노메틸)시클로헥산(H6XDA), 이소시아네이트로서는 예를 들어 1,3-비스(이소시아네이토메틸)시클로헥산(H6XDI)이 각각 사용된다. 또한, 아민으로서 헥실아민, 이소시아네이트로서 tert부틸이소시안산을 각각 사용해도 된다. 또한, 폴리요소막을 성막할 수 있는 아민, 이소시아네이트에 대해서는 이 예에 한정되지 않고, 후에 추가로 구체예를 든다.
계속해서, 도 2 내지 도 4를 참조하여 웨이퍼(W)에 대하여 행하여지는 처리에 대해서 설명한다. 이 도 2 내지 도 4는 도 1에서 설명한 웨이퍼(W)의 표면부가, 처리에 의해 변화하는 모습을 도시하는 모식도이다. 도면 중, SiOCN막(15)에 형성되어 있는 구멍부를 16, 아민인 제1 성막 가스를 21, 이소시아네이트인 제2 성막 가스를 22, 폴리요소막을 23, IF7인 에칭 가스를 24로서 나타낸다. 또한, 도 2 내지 도 4에서 도시하는 각 처리는, 웨이퍼(W)가 처리 용기에 반입되고, 처리 용기 내가 배기되어 소정의 압력의 진공 분위기로 된 상태에서 행하여진다.
우선, 처리 용기 내에 제1 성막 가스(21)가 공급된다(스텝 S1, 도 2의 (a)). 이 제1 성막 가스(21)가 SiOCN막(15)의 상부측의 구멍부(16)에 유입되어 구멍벽에 흡착된다. 계속해서, 처리 용기 내에의 제1 성막 가스(21)의 공급이 정지하고, 처리 용기 내에서는 배기와 예를 들어 N2(질소) 가스인 퍼지 가스의 공급이 행하여지는 상태가 되어(스텝 S2, 도 2의 (b)), 구멍부(16)에 유입되지 않은 제1 성막 가스(21)는, 배기되는 퍼지 가스의 기류를 타고 제거된다.
계속해서, 처리 용기 내에 제2 성막 가스(22)가 공급되고(스텝 S3, 도 2의 (c)), 이 제2 성막 가스(22)가 SiOCN막(15)의 상부측의 구멍부(16)에 유입되어, 당해 구멍부(16)에 흡착된 제1 성막 가스(21)와 반응하여, 에칭 가스의 통과 방지막인 폴리요소막(23)이 형성되어, 당해 구멍부(16)가 막힌다. 그 후, 처리 용기 내에의 제2 성막 가스(22)의 공급이 정지되고, 처리 용기 내에서는 배기와 퍼지 가스의 공급이 행하여지는 상태가 되어(스텝 S4, 도 2의 (d)), 구멍부(16)에 유입되지 않은 제2 성막 가스(22)는, 배기되는 퍼지 가스의 기류를 타고 제거된다.
계속해서, 처리 용기 내에 에칭 가스(24)가 공급되고(스텝 S5, 도 3의 (a)), 폴리실리콘막(14)이 에칭되어, SiOCN막(15)의 상부측의 측벽이 노출된다. 이때 SiOCN막(15)의 상부측의 구멍부(16)에는 폴리요소막(23)이 매립되어 있어, 당해 폴리요소막(23)은 에칭 가스(24)에 의해 에칭되기 어렵다. 따라서, 에칭 가스(24)의 구멍부(16)의 통과가 방지되기 때문에, 에칭 가스(24)가 SiOCN막(15)을 측방으로부터 투과해서 SiGe막(11)의 측벽을 에칭하는 것을 방지할 수 있다. 그 후, 처리 용기 내에의 에칭 가스(24)의 공급이 정지되고, 처리 용기 내에서는 배기와 퍼지 가스의 공급이 행하여지는 상태가 되어(스텝 S6, 도 3의 (b)), 처리 용기 내에 잔류하는 에칭 가스(24)는, 처리 용기 내로부터 배기되는 퍼지 가스의 기류를 타고 제거된다.
그 후, 처리 용기 내에 제1 성막 가스(21)가 공급된다. 즉, 다시 스텝 S1이 실행된다. 상기 스텝 S5에서 폴리실리콘막(14)이 에칭되어 SiOCN막(15)의 상부측의 측벽이 노출되어 있기 때문에, 이 2회째의 스텝 S1에서 공급되는 제1 성막 가스(21)는, SiOCN막(15)에 있어서 1회째의 스텝 S1에서 당해 제1 성막 가스(21)가 공급된 구멍부(16)보다도 하방의 구멍부(16)에 공급되어 구멍벽에 흡착된다.
그 후, 스텝 S2의 처리 용기 내에서의 배기 및 퍼지 가스의 공급이 다시 행하여지고, 계속해서 스텝 S3의 처리 용기 내에의 제2 성막 가스(22)의 공급이 다시 행하여진다. 이 제2 성막 가스(22)에 대해서도, 2회째의 스텝 S1에서 처리 용기 내에 공급되는 제1 성막 가스(21)와 마찬가지로, 1회째의 스텝 S3에서 당해 제2 성막 가스(22)가 공급된 SiOCN막(15)의 구멍부(16)보다도 하방의 구멍부(16)에 공급되어, 당해 구멍부(16)에서 흡착되어 있는 제1 성막 가스(21)와 반응하여, 폴리요소막(23)이 형성된다. 따라서, 이 2회째의 스텝 S3에서는, SiOCN막(15)에서의 폴리요소막(23)이 형성되는 영역이 하방으로 넓어지게 된다(도 4의 (a)).
그 후, 스텝 S4의 배기 및 퍼지 가스의 공급이 행하여진 후, 스텝 S5의 에칭 가스(24)의 공급이 행하여지고, 폴리실리콘막(14)이 하방을 향해서 더 에칭되어, SiOCN막(15)의 측벽에 있어서 노출되는 영역이 하방을 향해서 확대된다. 상기와 같이 2회째의 스텝 S3에 의해 SiOCN막(15)에 있어서 폴리요소막(23)이 형성되는 영역이 하방으로 확장되어 있음으로써, 폴리실리콘막(14)의 에칭에 의해 새롭게 노출되는 SiOCN막(15)의 측벽 부근의 구멍부(16)는, 폴리요소막(23)이 매립된 상태로 되어 있다. 따라서, 이 2회째의 스텝 S5에서도, 에칭 가스가 SiOCN막(15)의 구멍부(16)를 통과해서 SiGe막(11)의 측벽을 에칭하는 것을 방지할 수 있다(도 4의 (b)). 이 에칭후, 스텝 S6의 배기 및 퍼지 가스의 공급이 다시 행하여진다.
이렇게 차례로 행하여지는 스텝 S1 내지 S6을 하나의 사이클로 하면, 예를 들어 상기 2회째의 스텝 S6이 행하여진 후에도, 당해 사이클이 반복해서 행하여져, SiOCN막(15)을 하방을 향해서 성막되는 폴리요소막(23)에 의해, SiGe막(11)의 측벽의 에칭이 방지되면서, 폴리실리콘막(14)이 하방으로 에칭된다. 그리고, 예를 들어 폴리실리콘막(14)이 모두 에칭되어, 소정의 횟수의 사이클이 종료되면(도 4의 (c)), 웨이퍼(W)가 예를 들어 100℃ 이상 바람직하게는 300℃ 이상으로 가열됨으로써, 구멍부(16)에 매립된 폴리요소막(23)이, 기화 또는 해중합 기화하여, 웨이퍼(W)로부터 제거된다(도 4의 (d)). 웨이퍼(W)의 표면에 부착되어 있는 에칭의 잔사도, 이 가열에 의해 폴리요소막(23)과 함께 기화해서 제거된다(스텝 S7). 도 5는, 그렇게 폴리실리콘막(14)이 에칭되어, 폴리요소막(23)이 제거된 웨이퍼(W)를 도시하고 있다. 폴리실리콘막(14)이 제거됨으로써 형성된 오목부(17) 내에는, 예를 들어 후의 공정에서 반도체 장치의 게이트가 형성된다.
상기 발명의 실시 형태의 처리에 의하면, SiGe막(11)이 에칭 가스에 의해 에칭되는 것을 억제하면서, 폴리실리콘막(14)을 당해 에칭 가스에 의해 에칭할 수 있다. 또한, 당해 발명의 실시 형태의 처리에서는, 배경 기술에서 설명한 플라스마 처리 후에 습식 에칭을 사용하는 처리를 행하는 경우에 비해, 웨이퍼(W)의 주위의 분위기를 플라스마 처리를 행하기 위한 진공 분위기에서 습식 에칭을 행하기 위한 대기 분위기로 전환할 필요가 없다. 따라서, 당해 발명의 실시 형태의 처리는, 처리에 요하는 시간이나 수고를 경감할 수 있다는 이점이 있다. 또한, 당해 실시 형태의 처리에 의하면 플라스마를 사용할 필요가 없기 때문에, 웨이퍼(W)의 표면의 각 막이 당해 플라스마로부터의 대미지를 받지 않으므로, 웨이퍼(W)로부터 형성되는 반도체 장치의 신뢰성을 높게 할 수 있다는 이점도 있다. 단, 플라스마를 사용해서 에칭을 행하는 경우도 본 발명의 권리 범위에 포함된다.
상기 스텝 S1 내지 S6에서 처리 용기의 배기 유량은 일정해도 되고, 처리 용기 내의 불필요한 가스를 제거하기 위한 스텝 S2, S4, S6에서의 배기 유량에 대해서는 보다 확실하게 가스를 제거할 수 있도록, 스텝 S1, S3, S5의 배기 유량보다도 크게 해도 된다. 또한, 스텝 S2, S4, S6에서는 퍼지 가스의 공급을 행하지 않고, 배기만에 의해 불필요한 가스를 제거하도록 해도 된다. 또한, 상기와 같이 에칭 가스인 IF7 가스의 폴리요소막(23)에 대한 에칭 선택성은 비교적 낮기 때문에, 당해 폴리요소막(23)이 폴리실리콘막(14)의 표면에 형성되면, 폴리실리콘막(14)이 에칭되기 어려워져버린다. 그러나, 이미 설명한 스텝 S2, S4에서 불필요한 제1 성막 가스(21) 및 제2 성막 가스(22)가 제거되어 있다. 즉, 스텝 S2, S4를 행함으로써, 폴리실리콘막(14)의 에칭을 보다 확실하게 행할 수 있다.
그런데, 폴리실리콘막(14) 이외의 실리콘 함유막이 피에칭막이어도 된다. 이 실리콘 함유막은 실리콘을 주성분으로서 포함하는 막이며, 구체적으로 예를 들어 아몰퍼스 실리콘막, 단결정 실리콘막, SiGe막 등이 실리콘 함유막에 포함된다. 그리고, 에칭 가스로서는, 상기 실리콘 함유막을 에칭할 수 있는 것이면 된다. 구체적으로 당해 에칭 가스로서는 IF7 가스 이외에, 예를 들어 불소(F2) 가스, ClF3(삼불화염소), IF5(오불화요오드) 가스, BrF3(삼불화브롬) 등의 불소를 함유하는 가스를 사용할 수 있다.
상기 실시 형태에서는 에칭 비대상막은 SiGe막(11)이지만, 예를 들어 Si막이어도 된다. 또한, 에칭 비대상막에 대해서는, 이들 Si막이나 SiGe막(11)과 같은 실리콘 함유막 이외의 막이어도 된다. 또한, SiGe막(11) 상에 마련되는 마스크막으로서는, 에칭 시에 SiGe막(11)이 상방측부터 에칭되는 것을 억제할 수 있으면 되므로, 산화 실리콘막(12)인 것에 한정되지는 않는다. 또한, 다공질막으로서도 SiOCN막(15)에 한정되지는 않고, SiOCN막(15) 대신에 SiCO막, SiCOH막 등의 다공질막이 형성되어 있어도 된다.
또한, 폴리요소막(23)을 성막하기 위한 성막 가스로서는, 상기 예에 한정되지 않는다. 예를 들어 아민으로서 1,12-디아미노도데칸(DAD), 이소시아네이트로서 4,4'-디페닐메탄디이소시아나토(MDI)를 사용해도 되고, 아민으로서 DAD, 이소시아네이트로서 H6XDI를 사용해도 되고, 아민으로서 헥사메틸렌디아민, 이소시아네이트로서 H6XDI를 사용해도 된다. 그런데, 아민으로서는 앞서 서술한 각 화합물 이외에는, 예를 들어 1,6-디아미노헥산, 시클로헥실아민, 헥실아민, 부틸아민, tert부틸아민을 사용할 수 있다. 이소시아네이트로서는 앞서 서술한 각 화합물 이외에는, 예를 들어 1,6-디이소시안산헥산, 시클로헥실이소시안산, 헥실이소시안산, 부틸이소시안산, tert부틸이소시안산을 사용할 수 있다. 즉, 이상에 예를 든 아민의 각 화합물 중에서 선택한 것, 이상에 예를 든 이소시아네이트의 각 화합물 중에서 선택한 것을, 폴리요소막(23)의 성막에 각각 사용할 수 있다. 이소시아네이트와 아민의 반응의 베리에이션에 대해서 더 설명해 두면, 당해 반응에서는 도 6에 도시하는 바와 같이, 성막 가스를 구성하는 원료 모노머로서 1관능성 분자를 사용해도 된다. 또한, 폴리요소를 가열해서 해중합시켜 기화시킴으로써 발생한 가스를, 성막 가스로서 웨이퍼(W)에 공급하여, 당해 가스가 웨이퍼(W) 표면에서 냉각, 흡착되어 중합 반응이 일어나, 다시 폴리요소막이 성막되도록 해도 된다. 따라서, 성막 가스로서는, 제1 성막 가스 및 제2 성막 가스의 2개를 웨이퍼(W)에 공급하는 것에 한정되지는 않는다.
도 2 내지 도 4에서 설명한 처리 예에서는, 스텝 S1 내지 S6이 3회 이상 행하여지도록 설명했지만, 스텝 S1 내지 S6을 2회만 행하도록 해도 된다. 또한, 스텝 S7에서는 폴리요소막(23)이 SiOCN막(15)으로부터 제거되도록 웨이퍼(W)를 가열하고 있지만, 폴리요소막(23)이 SiOCN막(15)의 구멍부(16)에 잔류하고 있어도 SiOCN막(15)의 유전율이 실용상 문제가 없으면, 그렇게 폴리요소막(23)이 잔류하고 있어도 되는 것으로 생각할 수 있다. 따라서, 스텝 S7의 폴리요소막(23)의 제거를 행하지 않는 경우도, 본 발명의 권리 범위에 포함된다.
계속해서, 도 2 내지 도 4에서 설명한 일련의 처리를 행하기 위한 기판 처리 장치(3)에 대해서, 도 7의 평면도를 참조하여 설명한다. 기판 처리 장치(3)는, 웨이퍼(W)를 반출입하기 위한 반출입부(31)와, 반출입부(31)에 인접해서 마련된 2개의 로드 로크실(41)과, 2개의 로드 로크실(41)에 각각 인접해서 마련된, 2개의 열처리 모듈(40)과, 2개의 열처리 모듈(40)에 각각 인접해서 마련된 2개의 에칭 모듈(5)을 구비하고 있다.
반출입부(31)는, 제1 기판 반송 기구(32)가 마련됨과 함께 상압 분위기로 되는 상압 반송실(33)과, 당해 상압 반송실(33)의 측부에 마련된, 웨이퍼(W)를 수납하는 캐리어(34)가 적재되는 캐리어용 적재대(35)를 구비하고 있다. 도면 중 36은 상압 반송실(33)에 인접하는 오리엔터실이며, 웨이퍼(W)를 회전시켜 편심량을 광학적으로 구하고, 제1 기판 반송 기구(32)에 대한 웨이퍼(W)의 위치 정렬을 행하기 위해서 마련된다. 제1 기판 반송 기구(32)는, 캐리어용 적재대(35) 상의 캐리어(34)와 오리엔터실(36)과 로드 로크실(41)의 사이에서 웨이퍼(W)를 반송한다.
각 로드 로크실(41) 내에는, 예를 들어 다관절 암 구조를 갖는 제2 기판 반송 기구(42)가 마련되어 있고, 당해 제2 기판 반송 기구(42)는, 웨이퍼(W)를 로드 로크실(41)과 열처리 모듈(40)과 에칭 모듈(5)의 사이에서 반송한다. 열처리 모듈(40)을 구성하는 처리 용기 내 및 에칭 모듈(5)을 구성하는 처리 용기 내는 진공 분위기로서 구성되어 있고, 로드 로크실(41) 내는, 이들 진공 분위기의 처리 용기 내와 상압 반송실(33)의 사이에서 웨이퍼(W)의 전달을 행할 수 있도록, 상압 분위기와 진공 분위기가 전환된다.
도면 중 43은 개폐 가능한 게이트 밸브이며, 상압 반송실(33)과 로드 로크실(41)의 사이, 로드 로크실(41)과 열처리 모듈(40)의 사이, 열처리 모듈(40)과 에칭 모듈(5)의 사이에 각각 마련되어 있다. 열처리 모듈(40)에 대해서는, 상기 처리 용기, 당해 처리 용기 내를 배기해서 진공 분위기를 형성하기 위한 배기 기구 및 처리 용기 내에 마련됨과 함께 적재된 웨이퍼(W)를 가열 가능한 적재대 등을 포함하고, 이미 설명한 스텝 S7을 실행할 수 있도록 구성되어 있다.
계속해서, 에칭 모듈(5)에 대해서 도 8의 종단 측면도 및 도 9의 횡단 평면도를 참조하면서 설명한다. 이 에칭 모듈(5)은, 예를 들어 원형의 처리 용기(51)를 구비하고, 이 처리 용기(51) 내에서 웨이퍼(W)에 스텝 S1 내지 S6의 처리가 행하여진다. 즉, 에칭 및 성막이 공통의 처리 용기(51) 내에서 행하여진다. 처리 용기(51)는 기밀한 진공 용기이며, 당해 처리 용기(51) 내의 하부측에는, 수평하게 형성된 표면(상면)에 웨이퍼(W)를 적재하는, 원형의 적재대(61)가 마련되어 있다. 도면 중 62는, 적재대(61)에 매설된 스테이지 히터이며, 상기 스텝 S1 내지 S6의 처리를 행할 수 있도록 웨이퍼(W)를 소정의 온도로 가열한다. 도면 중 63은, 적재부인 적재대(61)를 처리 용기(51)의 저면에 지지하는 지주이다. 도면 중 64는 3개의 수직인 승강 핀이며, 승강 기구(65)에 의해 적재대(61)의 표면을 돌출 함몰시켜, 이미 설명한 제2 기판 반송 기구(42)와 적재대(61)의 사이에서 웨이퍼(W)의 전달을 행한다.
상기 처리 용기(51)의 측벽의 하부측은, 평면으로 본 처리 용기(51)의 중심측을 향해서 돌출되어, 적재대(61)의 측부에 근접하고 있고, 평면으로 보아 링 형상의 하단부(52)를 이룬다. 하단부(52)의 상면은 수평하고, 예를 들어 적재대(61)의 표면과 동일한 높이로 형성되어 있다. 처리 용기(51)의 측벽에 있어서, 이 하단부(52)의 상측을 측벽 본체부(53)로 한다. 후술하는 바와 같이 성막 가스(제1 성막 가스 및 제2 성막 가스)는, 피충돌 부재를 이루는 측벽 본체부(53)에 충돌하도록 토출되는데, 하단부(52)는 그렇게 토출된 성막 가스를, 그 상면을 통과하게 해서 적재대(61) 상에 공급하는 가이드 부재로서의 역할을 갖는다. 도면 중 54는 측벽 히터이며, 하단부(52) 및 측벽 본체부(53)에 각각 매설되어 있다. 이 측벽 히터(54)에 의해, 처리 용기(51)의 내측에서의 하단부(52) 및 측벽 본체부(53)의 표면의 온도가 조정되고, 상기 측벽 본체부(53)에 충돌한 성막 가스의 온도 및 처리 용기(51) 내의 분위기의 온도가 조정된다.
도 9 중 55는 웨이퍼(W)의 반송구이며, 측벽 본체부(53)에서 상기 성막 가스가 충돌하는 부위와는 처리 용기(51)의 둘레 방향으로 떨어진 부위에 개구되고, 상기 게이트 밸브(43)에 의해 개폐 가능하게 구성되어 있다. 도면 중 66은 처리 용기(51)의 저면에 개구된 배기구이며, 배기관을 통해서 진공 펌프 및 밸브 등에 의해 구성되는 배기 기구(67)(도 8 참조)에 접속되어 있다. 배기 기구(67)에 의해 배기구(66)로부터의 배기 유량이 조정됨으로써, 처리 용기(51) 내의 압력이 조정된다.
적재대(61)의 상방에서 처리 용기(51)의 천장부에는, 에칭 가스 공급부를 이루는 가스 샤워 헤드(7)가, 당해 적재대(61)에 대향하도록 마련되어 있다. 가스 샤워 헤드(7)는, 샤워 플레이트(71), 가스 확산 공간(72) 및 확산판(73)을 구비하고 있다. 샤워 플레이트(71)는, 가스 샤워 헤드(7)의 하면부를 이루도록 수평하게 마련되고, 적재대(61)에 샤워 형상으로 가스를 토출하기 위해서, 가스 토출 구멍(74)이 다수 분산해서 형성되어 있다. 가스 확산 공간(72)은 각 가스 토출 구멍(74)에 가스를 공급하기 위해서, 그 하방측이 샤워 플레이트(71)에 의해 구획되도록 형성된 편평한 공간이다. 이 가스 확산 공간(72)을 상하로 분할하도록 확산판(73)이 수평하게 마련되어 있다. 도면 중 75는, 확산판(73)에 형성되는 관통 구멍이며, 확산판(73)에 다수, 분산해서 천공되어 있다. 도면 중 77은 천장 히터이며, 가스 샤워 헤드(7)의 온도를 조정한다.
가스 확산 공간(72)의 상부측에는, 가스 공급관(68)의 하류단이 접속되어 있다. 당해 가스 공급관(68)의 상류측은, 유량 조정부(69)를 통해서 IF7 가스의 공급원(60)에 접속되어 있다. 유량 조정부(69)는, 밸브나 매스 플로우 컨트롤러에 의해 구성되어 있고, 가스 공급관(68)의 하류측에 공급되는 가스의 유량을 조정한다. 또한 후술하는 각 유량 조정부에 대해서도, 유량 조정부(69)와 마찬가지로 구성되어 있고, 유량 조정부가 개재 설치되는 관의 하류측에 공급되는 가스의 유량을 조정한다.
상기 처리 용기(51)의 측벽 본체부(53)에는, 상기 성막 가스(제1 성막 가스 및 제2 성막 가스)를 공급하는 성막 가스 공급부인 가스 노즐(8)이 마련되어 있다. 즉 성막 가스는, 가스 샤워 헤드(7)와는 별개로 마련된 가스 공급부로부터 공급된다. 또한, 이 가스 노즐(8)은 성막 가스 이외에 이미 설명한 퍼지 가스도 공급한다.
가스 노즐(8)은, 예를 들어 가로 방향으로 신장되는 막대 형상으로 형성되어 있다. 도 8, 도 9에서의 쇄선의 화살표는, 가스 노즐(8)의 선단에 마련되는 토출구의 개구 방향, 즉 가스의 토출 방향을 나타내고 있다. 이들 화살표가 나타내는 바와 같이, 가스 노즐(8)은 웨이퍼(W)의 직경을 따르도록 수평하게 가스를 토출한다. 그리고, 가스의 토출 방향의 끝에는 측벽 본체부(53)가 위치하고 있기 때문에, 토출된 가스는 웨이퍼(W)에 공급되기보다 전에 당해 측벽 본체부(53)에 충돌한다. 즉, 가스 노즐(8)에 마련되는 가스 토출구는 웨이퍼(W)를 향하고 있지 않고, 피충돌 부재인 측벽 본체부(53)를 향하고 있다. 그리고, 그렇게 측벽 본체부(53)에 충돌한 가스는, 도 8 중에 점선의 화살표로 나타낸 바와 같이, 하단부(52)의 표면, 적재대(61)의 표면을 따라 흘러서 웨이퍼(W)에 공급된다.
이렇게 가스 노즐(8)이 구성되는 것은, 가스 노즐(8)의 토출구가 웨이퍼(W)를 향하게 하여, 토출된 가스가 웨이퍼(W)를 향해서 직접 공급되도록 구성되는 경우에 비해, 웨이퍼(W)에 도달할 때까지 토출된 가스가 긴 거리를 이동함으로써, 당해 가스를 가로 방향으로 충분히 확산시키는 것을 목적으로 하고 있다. 즉, 웨이퍼(W)의 면내에 균일성 높게 각 가스가 공급되도록, 가스 노즐(8)은 측벽 본체부(53)를 향해서 가스를 토출하도록 구성되어 있다.
도 8 중 81은 가스 공급관이며, 처리 용기(51)의 외측으로부터 가스 노즐(8)에 접속되어 있다. 가스 공급관(81)의 상류측은 분기되어, 가스 도입관(82, 83)을 형성하고 있다. 가스 도입관(82)의 상류측은, 유량 조정부(91), 밸브(V1)를 이 순서대로 통해서 기화부(92)에 접속되어 있다. 기화부(92) 내에서는, 상기 H6XDA가 액체인 상태로 저류되어 있고, 기화부(92)는 이 H6XDA를 가열하는 도시하지 않은 히터를 구비하고 있다. 또한, 기화부(92)에는 가스 공급관(94)의 일단이 접속되어 있고, 가스 공급관(94)의 타단은 밸브(V2), 가스 가열부(95)를 이 순서대로 통해서 N2(질소) 가스 공급원(96)에 접속되어 있다. 이와 같은 구성에 의해, 가열된 N2 가스가 기화부(92)에 공급되어 당해 기화부(92) 내의 H6XDA가 기화되고, 당해 기화에 사용된 N2 가스와 H6XDA 가스의 혼합 가스가 제1 성막 가스로서, 가스 노즐(8)에 도입된다.
또한, 가스 공급관(94)에 대해서 가스 가열부(95)의 하류측이면서 또한 밸브(V2)의 상류측에서의 부위는 분기해서 가스 공급관(97)을 형성하고, 이 가스 공급관(97)의 단부는 밸브(V3)를 통해서, 가스 도입관(82)의 밸브(V1)의 하류측이면서 또한 유량 조정부(91)의 상류측에 접속되어 있다. 따라서, 상기 제1 성막 가스를 가스 노즐(8)에 공급하지 않을 때는, 가스 가열부(95)에서 가열된 N2 가스를, 기화부(92)를 우회시켜 가스 노즐(8)에 도입할 수 있다.
또한, 가스 도입관(83)의 상류측은, 유량 조정부(101), 밸브(V4)를 이 순서대로 통해서 기화부(102)에 접속되어 있다. 기화부(102) 내에서는, 상기 H6XDI가 액체인 상태로 저류되어 있고, 기화부(102)는 이 H6XDI를 가열하는 도시하지 않은 히터를 구비하고 있다. 또한, 기화부(102)에는 가스 공급관(104)의 일단이 접속되어 있고, 가스 공급관(104)의 타단은 밸브(V5), 가스 가열부(105)를 이 순서대로 통해서 N2(질소) 가스 공급원(106)에 접속되어 있다. 이와 같은 구성에 의해, 가열된 N2 가스가 기화부(102)에 공급되어 당해 기화부(102) 내의 H6XDI가 기화되고, 당해 기화에 사용된 N2 가스와 H6XDI 가스의 혼합 가스가 제2 성막 가스로서, 가스 노즐(8)에 도입된다.
또한, 가스 공급관(104)에 대해서 가스 가열부(105)의 하류측이면서 또한 밸브(V5)의 상류측에서의 부위는 분기해서 가스 공급관(107)을 형성하고, 이 가스 공급관(107)의 단부는, 밸브(V6)를 통해서, 가스 도입관(83)의 밸브(V4)의 하류측이면서 또한 유량 조정부(101)의 상류측에 접속되어 있다. 따라서, 상기 제2 성막 가스를 가스 노즐(8)에 공급하지 않을 때는, 가스 가열부(105)에서 가열된 N2 가스를, 기화부(102)를 우회시켜 가스 노즐(8)에 도입할 수 있다.
가스 공급관(81) 및 가스 도입관(82, 83)에는, 유통 중인 성막 가스 중의 H6XDA 및 H6XDI가 액화하는 것을 방지하기 위해서, 예를 들어 관내를 가열하기 위한 배관 히터(76)가 각각 관의 주위에 마련된다. 이 배관 히터(76)와, 상기 가스 가열부(95, 105)와, 기화부(92, 102)에 마련되는 히터에 의해, 가스 노즐(8)로부터 토출되는 성막 가스의 온도가 조정된다. 또한, 도시의 편의상, 배관 히터(76)는 가스 공급관(81), 가스 도입관(82, 83)의 일부에만 도시하고 있지만, 상기 액화를 방지할 수 있도록 이들 관의 비교적 넓은 범위에 걸쳐서 마련된다.
가스 도입관(82)에서의 유량 조정부(91)의 상류측, 유량 조정부(91), 기화부(92), 밸브(V1 내지 V3), 가스 공급관(94, 97), 가스 가열부(95) 및 N2 가스 공급원(96)을 제1 가스 공급 기구(9A)로 한다. 또한, 가스 도입관(83)에서의 유량 조정부(101)의 상류측, 유량 조정부(101), 기화부(102), 밸브(V4 내지 V6), 가스 공급관(104, 107), 가스 가열부(105) 및 N2 가스 공급원(106)을 제2 가스 공급 기구(9B)로 한다. 상기와 같이 제1 가스 공급 기구(9A)는, N2 가스 또는 제1 성막 가스를 가스 노즐(8)에 공급할 수 있고, 제2 가스 공급 기구(9B)는, N2 가스 또는 제2 성막 가스를 가스 노즐(8)에 공급할 수 있다.
그런데, 도 7에 도시하는 바와 같이 기판 처리 장치(3)는 컴퓨터인 제어부(30)를 구비하고 있고, 이 제어부(30)는, 프로그램, 메모리, CPU를 구비하고 있다. 프로그램에는, 앞서 서술한 웨이퍼(W)의 처리 및 웨이퍼(W)의 반송이 행해지도록 명령(각 스텝)이 내장되어 있고, 이 프로그램은, 컴퓨터 판독 가능한 기억 매체, 예를 들어 콤팩트 디스크, 하드 디스크, 광자기 디스크, DVD 등에 저장되어, 제어부(30)에 인스톨된다. 제어부(30)는 당해 프로그램에 의해 기판 처리 장치(3)의 각 부에 제어 신호를 출력하여, 각 부의 동작을 제어한다. 구체적으로는, 에칭 모듈(5)의 동작, 열처리 모듈(40)의 동작, 제1 기판 반송 기구(32), 제2 기판 반송 기구(42)의 동작, 오리엔터실(36)의 동작이 제어 신호에 의해 제어된다. 상기 에칭 모듈(5)의 동작으로서는, 각 히터의 출력 조정, 제1 가스 공급 기구(9A), 제2 가스 공급 기구(9B), 가스 샤워 헤드(7)로부터의 IF7 가스의 공급·단절, 가스 노즐(8)로부터의 각 가스의 공급·단절, 배기 기구(67)에 의한 배기 유량의 조정, 승강 기구(65)에 의한 승강 핀(64)의 승강 등의 각 동작이 포함된다. 이 제어부(30) 및 에칭 모듈(5)은, 본 발명의 에칭 장치에 상당한다.
기판 처리 장치(3)에서의 웨이퍼(W)의 반송 경로를 설명한다. 도 1에서 설명한 바와 같이 각 막이 형성된 웨이퍼(W)를 저장한 캐리어(34)가 캐리어용 적재대(35)에 적재된다. 그리고, 이 웨이퍼(W)는, 상압 반송실(33)→오리엔터실(36)→상압 반송실(33)→로드 로크실(41)의 순서대로 반송되고, 열처리 모듈(40)을 통해서 에칭 모듈(5)에 반송된다. 그리고, 이미 설명한 바와 같이 스텝 S1 내지 S6으로 이루어지는 사이클이 반복해서 행하여져, 웨이퍼(W)가 처리된다. 계속해서, 웨이퍼(W)는 열처리 모듈(40)에 반송되어 스텝 S7의 처리를 받는다. 그 후, 웨이퍼(W)는, 로드 로크실(41)→상압 반송실(33)의 순서로 반송되어, 캐리어(34)로 복귀된다.
계속해서, 에칭 모듈(5)에서 실시되는 상기 스텝 S1 내지 S6과, 당해 에칭 모듈(5)에 마련되는 제1 가스 공급 기구(9A) 및 제2 가스 공급 기구(9B)로부터 공급되는 가스의 대응에 대해서, 도 10 내지 도 13을 참조하여 설명한다. 제1 가스 공급 기구(9A)로부터 제1 성막 가스가, 제2 가스 공급 기구(9B)로부터 N2 가스가 각각 가스 노즐(8)에 공급되어, 당해 가스 노즐(8)로부터 이들 혼합 가스가 토출되고, 스텝 S1이 행하여진다(도 10). 계속해서, 제1 가스 공급 기구(9A) 및 제2 가스 공급 기구(9B)로부터 N2 가스가 각각 가스 노즐(8)에 공급되고, 이 N2 가스가 가스 노즐(8)로부터 퍼지 가스로서 토출되어, 스텝 S2가 행하여진다(도 11). 그 후, 제1 가스 공급 기구(9A)로부터 N2 가스가, 제2 가스 공급 기구(9B)로부터 제2 성막 가스가 각각 가스 노즐(8)에 공급되고, 당해 가스 노즐(8)로부터 이들 혼합 가스가 토출되어, 스텝 S3이 행하여진다(도 12). 그 후, 스텝 S2와 마찬가지로 제1 가스 공급 기구(9A) 및 제2 가스 공급 기구(9B)로부터 N2 가스가 각각 가스 노즐(8)에 공급되고, 이 N2 가스가 당해 가스 노즐(8)로부터 퍼지 가스로서 토출되어, 스텝 S4가 행하여진다(도 11).
그 후, 예를 들어 제1 가스 공급 기구(9A) 및 제2 가스 공급 기구(9B)로부터 가스 노즐(8)에의 가스의 공급이 정지된 상태에서, 가스 샤워 헤드(7)로부터 IF7 가스가 공급되어 스텝 S5가 행하여진다(도 13). 또한, 이 스텝 S5는 앞서 서술한 ClF3 가스, F2 가스 등의 Si를 에칭 가능한 F계 가스라면, 어느 가스를 사용해도 행하는 것이 가능하다. 그 후, 스텝 S2, S4와 마찬가지로 제1 가스 공급 기구(9A) 및 제2 가스 공급 기구(9B)로부터 N2 가스가 각각 가스 노즐(8)에 공급되고, 이 N2 가스가 당해 가스 노즐(8)로부터 퍼지 가스로서 토출되어, 스텝 S6이 행하여진다(도 11).
이렇게 에칭 모듈(5)에 의한 처리를 행할 때는, 배관 히터(76) 및 스테이지 히터(62)의 출력을 제어함으로써, 웨이퍼(W)의 온도는 가스 노즐(8)로부터 토출되는 성막 가스(제1 성막 가스 및 제2 성막 가스)의 온도보다도 낮아지도록 하여, 토출된 성막 가스가 효율적으로 웨이퍼(W)에 흡착되도록 해도 된다. 또한, 측벽 본체부(53)의 온도에 대해서, 가스 노즐(8)로부터 토출되는 성막 가스의 온도보다도 낮아지도록 배관 히터(76) 및 측벽 히터(54)의 출력을 제어하여, 당해 측벽 본체부(53)에 충돌한 성막 가스가 강온되도록 해도 된다. 그렇게 충돌한 성막 가스가 강온됨으로써, 웨이퍼(W)에 공급되었을 때 성막 가스의 온도가 비교적 낮아져, 보다 효율적으로 웨이퍼(W)에 성막 가스를 흡착시킬 수 있다. 그 경우, 측벽 본체부(53)에 성막되는 것을 방지하기 위해서, 예를 들어 측벽 본체부(53)의 온도>웨이퍼(W)의 온도가 되도록, 상기 스테이지 히터(62) 및 측벽 히터(54)의 출력을 제어한다.
그런데, 에칭 가스 및 성막 가스 양쪽 모두 웨이퍼(W)의 면내에서 균일성 높게 공급하는 것이 바람직한데, 성막 가스에 의해 성막되는 폴리요소막(23)은 상기와 같이 에칭 처리 후에 웨이퍼(W)로부터 제거되는 희생막이기 때문에, 웨이퍼(W)에 패턴을 형성하기 위한 에칭 가스를, 웨이퍼(W)의 면내에서 보다 균일성 높게 공급하는 것이 바람직하다. 가스 노즐(8)과 가스 샤워 헤드(7)는, 샤워 형상으로 가스를 공급하는 가스 샤워 헤드(7)가, 웨이퍼(W)의 면내에 보다 더 균일성 높게 가스를 공급할 수 있을 것으로 예상된다. 그리고 가스 샤워 헤드(7)는, 가스의 확산성을 양호한 것으로 보고, 각 가스 토출 구멍(74)으로부터 균일성 높게 가스를 공급할 수 있도록, 내부에 형성되는 유로는 좁고, 굴곡성이 높아지는 경향이 있다. 즉, 당해 가스 샤워 헤드(7) 내의 유로를 흐르는 가스에 대해서는 비교적 큰 압력 손실을 받는다. 그래서, 에칭 모듈(5)은, 에칭 가스에 대해서는 높은 균일성을 갖고 웨이퍼(W)에 공급되도록 가스 샤워 헤드(7)로부터 공급하고, 성막 가스에 대해서는 유로 내에서의 압력 손실에 의한 액화를 방지하기 위해서 가스 노즐(8)로부터 토출하도록 구성되어 있다.
상기 에칭 모듈(5)에 있어서, 제1 성막 가스 및 제2 성막 가스를 별개의 가스 노즐로부터 토출하도록 해도 된다. 또한 가스 노즐(8)에 대해서는, 예를 들어 가로 방향으로 폭이 넓은 토출구를 구비하도록 구성해도 된다. 배기구(66)에 대해서도 처리 용기(51)의 저부에 개구하는 것에 한정되지 않고, 예를 들어 처리 용기(51)의 하방측 측벽에 개구되어 있어도 된다. 또한, 퍼지 가스에 대해서는 가스 샤워 헤드(7)로부터 토출해도 된다. 그런데 처리 용기(51)의 천장부에 있어서 가스 샤워 헤드(7) 대신에 예를 들어 평면으로 보아 웨이퍼(W)의 둘레를 따르도록 동심원상으로 개구된 가스의 토출구를 구비하는 가스 공급부를 마련해서 웨이퍼(W)에 에칭 가스를 공급해도 된다. 즉, 에칭 가스 공급부로서는, 가스 샤워 헤드(7)로서 구성되는 것에 한정되지는 않는다.
또한, 기판 처리 장치(3)에 대해서는 예를 들어 웨이퍼(W)의 반송 기구를 구비한 진공 분위기의 반송실에, 내부에 진공 분위기를 형성하는 처리 용기를 각각 구비한 성막 모듈, 에칭 모듈을 접속해서 구성되어 있어도 된다. 그 경우, 성막 모듈은 스텝 S1 내지 S4, 에칭 모듈은 스텝 S5, S6을 각각 행할 수 있게 구성되고, 상기 진공 분위기의 반송실에 마련되는 반송 기구에 의해, 에칭 모듈과 성막 모듈의 사이에서 웨이퍼(W)를 반복해서 이동시킴으로써, 스텝 S1 내지 S6으로 이루어지는 사이클이 반복해서 행하여진다. 즉, 서로 다른 처리 용기 내에서 성막과 에칭이 행하여지도록 해도 된다. 단, 기판 처리 장치(3)가 상기 에칭 모듈(5)을 구비함으로써, 상기 사이클을 반복해서 행하는 데 있어서, 그러한 모듈간을 이동하는 시간을 생략할 수 있기 때문에, 스루풋의 향상을 도모할 수 있다.
그런데, 도 14에는 에칭 모듈(5)의 변형예인 에칭 모듈(50)에 대해서 도시하고 있다. 이 에칭 모듈(50)에 대해서, 에칭 모듈(5)과의 차이점을 중심으로 설명한다. 에칭 모듈(50)에는 가스 노즐(8)이 마련되어 있지 않고, 가스 공급관(81)의 하류단은 가스 샤워 헤드(7)에 접속되어, 가스 확산 공간(72)에 성막 가스가 공급된다. 따라서, 에칭 모듈(50)에서는 에칭 가스, 성막 가스가 각각 가스 샤워 헤드(7)로부터 처리 용기(51) 내에 공급된다. 또한, 이렇게 가스 샤워 헤드(7)로부터 성막 가스가 토출되기 때문에, 가스 노즐(8)로부터 토출된 성막 가스를 가이드하기 위한 처리 용기(51)의 하단부(52)에 대해서는 마련되어 있지 않아도 된다. 즉, 처리 용기(51)의 측벽의 벽면은, 적재대(61)를 향해서 돌출되지 않고 수직면으로서 구성되어 있어도 된다.
또한, 아민을 포함하는 제1 성막 가스, 이소시아네이트를 포함하는 제2 성막 가스, 에칭 가스 및 퍼지 가스를 처리 용기(51) 내에 공급하는 순서로서는, 앞서 서술한 예에 한정되지는 않는다. 예를 들어, 제1 성막 가스 및 제2 성막 가스에 대해서, 차례로 처리 용기(51) 내에 공급하는 대신에, 동시에 처리 용기(51) 내에 공급할 수 있다. 즉, 제1 및 제2 성막 가스, 퍼지 가스, 에칭 가스, 퍼지 가스의 순서로 가스를 공급한다. 그리고, 이 순서에 의한 성막 가스, 에칭 가스 및 퍼지 가스의 공급을 1개의 사이클로 하고, 1매의 웨이퍼(W)에 대하여 이 사이클을 반복함으로써, 폴리요소막(23)의 성막과 폴리실리콘막(14)의 에칭을 교대로 반복해서 행해도 된다. 또한, 제1 성막 가스, 제2 성막 가스 및 에칭 가스에 대해서, 동시에 처리 용기(51) 내에 공급해도 된다. 즉, SiOCN막(15)의 구멍부(16)에 폴리요소막(23)을 성막하면서, 폴리실리콘막(14)의 에칭을 행하도록 해도 된다. 그 경우에는, 이들 제1 성막 가스, 제2 성막 가스 및 에칭 가스의 공급 후에, 퍼지 가스를 공급해서 처리 용기(51) 내를 퍼지한다. 또한, 제1 성막 가스, 제2 성막 가스 및 에칭 가스의 공급과, 그 후의 퍼지 가스의 공급을 1개의 사이클로 하고, 1매의 웨이퍼(W)에 대하여 이 사이클을 반복해서 행함으로써 처리해도 된다. 에칭 모듈(5, 50)에서 처리를 행하는 경우에는, 제어부(30)로부터 이러한 처리가 행해지도록 당해 에칭 모듈(5, 50)의 각 부에 제어 신호가 출력된다.
본 발명은 앞서 서술한 각 실시 형태에 한정되지 않고, 각 실시 형태에 대해서는 적절히 변경할 수 있으며, 또한 각 실시 형태는 서로 조합할 수 있다.
(평가 시험)
본 발명에 관련해서 행하여진 평가 시험 1, 2에 대해서 설명한다. 평가 시험 1로서, 표면부가 도 1에서 도시한 바와 같이 구성된 웨이퍼(W)에 대하여, 배경 기술의 항목에서 설명한 바와 같이 폴리실리콘막(14)을 제거하는 처리를 행하였다. 상세하게 설명하면, 산화 실리콘막(12)과 SiGe막(11)의 계면 근처까지 등방성 건식 에칭으로 폴리실리콘막(14)을 제거한 후, 이방성 에칭으로 하부 폴리실리콘막(14)을 제거하고, 도 5에 도시한 바와 같이 측벽이 SiOCN막(15)에 의해 구성되는 오목부(17)를 형성하였다. 그 후, 웨이퍼(W)에 제1 성막 가스 및 제2 성막 가스를 공급하여, 오목부(17)의 측벽을 포함하는 웨이퍼(W)의 표면을 덮도록, 두께가 4nm가 되는 폴리요소막(23)을 성막하였다. 그 후, 도 14에 도시하는 바와 같이 웨이퍼(W)에 IF7 가스를 공급한 후, SiGe막(11)의 상태를 확인했지만, 대미지는 발생하지 않았다. 따라서 이 시험 결과로부터, 도 2 내지 도 4에서 설명한 바와 같이 SiOCN막(15)의 구멍부(16)에 매립되도록 폴리요소막(23)을 형성함으로써, SiGe막(11)을 IF7 가스에 의한 에칭으로부터 보호할 수 있을 것으로 생각된다.
계속해서, 평가 시험 2에 대해서 설명한다. 이 평가 시험 2에서는 상기 에칭 모듈(5, 50)과 마찬가지로 진공 분위기가 형성되는 처리 용기(51) 내에 각종 가스를 공급 가능하게 구성된 시험용 장치를 사용하여, 시험용 기판에 대하여 도 2 내지 도 5에서 설명한 처리를 행하였다. 즉, 스텝 S1 내지 S6의 사이클을 반복해서 실시한 후, 스텝 S7의 폴리요소막(23)을 해중합시키기 위한 가열 처리를 행하였다. 상기 시험용 기판은, 도 1에서 설명한 막 구조를 구비하고 있다. 그리고, 스텝 S7의 가열 처리를 행한 후에는, SiOCN막(15)의 구멍부(16)에 폴리요소막(23)이 잔류하고 있는지 여부의 확인과, SiGe막(11)이 에칭 가스에 의해 대미지를 받았는지 여부의 확인을 행하였다. 또한, 상기 스텝 S1 내지 S6의 반복 사이클은, 에칭 가스를 처리 용기(51) 내에 공급해서 폴리실리콘막(14)의 상부를 에칭하고, 처리 용기(51) 내를 퍼지한 후에 행하고 있다.
스텝 S1 내지 S4에서의 처리 조건, 즉, 제1 성막 가스 공급 시, 제2 성막 가스 공급 시, 제1 성막 가스 또는 제2 성막 가스 공급 직후의 각 퍼지 시의 처리 조건에 대해서 설명한다. 처리 용기(51) 내의 압력은 0.1Torr(13.3Pa) 내지 10Torr(1333Pa), 기판의 온도는 0℃ 내지 100℃로 하였다. 그리고, 제1 성막 가스로서 tert부틸아민, 제2 성막 가스로서 tert부틸이소시안산을 각각 사용하고, 이들 제1 성막 가스, 제2 성막 가스를 각각 20sccm 내지 500sccm으로 처리 용기(51)에 공급하였다. 퍼지로서는, N2 가스를 100 내지 1000sccm으로 처리 용기(51)에 공급하였다.
상기한 스텝 S1 내지 S6의 사이클 전에 행한 에칭, 스텝 S5의 에칭 및 이들 에칭 직후의 각 퍼지 시의 처리 조건에 대해서 설명한다. 처리 용기(51) 내의 압력은 0.1Torr 내지 10Torr, 기판의 온도는 0℃ 내지 100℃로 하였다. 에칭 가스로서는 ClF3(삼불화염소) 가스를 사용하였다. 퍼지로서는, N2 가스를 100 내지 1000sccm으로 처리 용기(51) 내에 공급해서 행하였다.
또한, 스텝 S7의 해중합 시의 처리 조건으로서, 처리 용기(51) 내의 압력은 0.1Torr 내지 10Torr, 기판의 온도를 100℃ 내지 400℃로 하였다. 또한, 이 해중합을 행할 때, 퍼지 가스로서 N2 가스를 100sccm 내지 2000sccm으로 처리 용기(51)에 공급하였다.
또한, 스텝 S1 내지 S6의 사이클 전의 에칭에서는, 폴리실리콘막(14)을 상하 방향으로 80nm 에칭하고, 스텝 S5의 에칭에 대해서는, 폴리실리콘막(14)을 상하 방향으로 60nm 에칭하였다. 스텝 S1 내지 S6의 사이클은 3회 행하였다. 따라서, 이 평가 시험 2에서는 폴리실리콘막(14)을, 합계 260nm 에칭하고 있다. 성막과 그 후의 퍼지를 행하는 시간, 즉 스텝 S1을 개시하고 나서 스텝 S4를 종료할 때까지의 시간은 5분간으로 하였다. 또한, 이 평가 시험 2에서의 처리 전과 처리 후의 중량 변화량은, 128wt ppm이었다.
상기와 같이 스텝 S7의 실행 후의 기판에 대해서 확인한 결과, SiOCN막(15)의 구멍부(16)에서의 폴리요소막(23)은 잔류하고 있지 않고, SiGe막(11)에서의 대미지는 확인되지 않았다. 따라서 이 평가 시험 2의 결과로부터, 본 개시의 처리에 대한 효과가 확인되었다.
W : 웨이퍼 11 : SiGe막
14 : 폴리실리콘막 15 : SiOCN막
21 : 제1 성막 가스 22 : 제2 성막 가스
23 : 폴리요소막 24 : 에칭 가스
3 : 기판 처리 장치 30 : 제어부
5 : 성막 모듈 51 : 처리 용기
61 : 적재대 7 : 가스 샤워 헤드
8 : 가스 노즐

Claims (13)

  1. 실리콘 함유막, 다공질막, 에칭 비대상막이 가로방향으로 이 순서대로 인접해서 마련되는 기판에 적어도 하나의 성막 가스를 공급하여, 상기 실리콘 함유막을 에칭하기 위한 에칭 가스가 상기 다공질막의 구멍부를 통과해서 상기 에칭 비대상막에 공급되는 것을 방지하기 위한 통과 방지막을 당해 구멍부에 성막하는 성막 공정과,
    상기 에칭 가스를 공급해서 상기 실리콘 함유막을 에칭하는 에칭 공정
    을 포함하는 에칭 방법.
  2. 제1항에 있어서,
    상기 성막 공정과 상기 에칭 공정을 이 순서대로 복수회 반복하는 반복 공정을 더 포함하는, 에칭 방법.
  3. 제2항에 있어서,
    상기 적어도 하나의 성막 가스는, 제1 성막 가스 및 제2 성막 가스를 포함하고,
    상기 성막 공정은, 상기 제1 성막 가스와 상기 제2 성막 가스를 순서대로 상기 기판에 공급하여, 상기 제1 성막 가스와 상기 제2 성막 가스를 서로 반응시켜 상기 통과 방지막을 성막하는 공정을 포함하는, 에칭 방법.
  4. 제3항에 있어서,
    상기 제1 성막 가스의 공급과 상기 제2 성막 가스의 공급 사이, 상기 제2 성막 가스의 공급과 상기 에칭 가스의 공급 사이, 상기 에칭 가스의 공급과 상기 제1 성막 가스의 공급 사이에 각각 상기 기판의 주위를 배기하는 공정을 더 포함하는, 에칭 방법.
  5. 제1항에 있어서,
    상기 기판에의 상기 에칭 가스의 공급과 상기 기판에의 상기 성막 가스의 공급은, 동시에 행하여지는, 에칭 방법.
  6. 제1항에 있어서,
    상기 성막 공정 및 상기 에칭 공정을 행한 후, 상기 구멍부로부터 상기 통과 방지막을 기화시켜 제거하기 위해서, 상기 기판을 가열하는 가열 공정을 더 포함하는, 에칭 방법.
  7. 제1항에 있어서,
    상기 에칭 비대상막의 상측에는 에칭 마스크막이 형성되어 있는, 에칭 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 통과 방지막은, 요소 결합을 갖는 중합체인, 에칭 방법.
  9. 처리 용기와,
    상기 처리 용기 내에 마련되고, 실리콘 함유막, 다공질막, 에칭 비대상막이 가로방향으로 이 순서대로 인접해서 마련되는 기판을 적재하기 위한 적재부와,
    상기 실리콘 함유막을 에칭하는 에칭 가스가 상기 다공질막의 구멍부를 통과해서 에칭 비대상막에 공급되는 것을 방지하기 위한 통과 방지막을 당해 구멍부에 성막하기 위해서, 상기 처리 용기 내에 성막 가스를 공급하는 성막 가스 공급부와,
    상기 처리 용기 내에 상기 에칭 가스를 공급하는 에칭 가스 공급부
    를 포함하는 에칭 장치.
  10. 제9항에 있어서,
    상기 성막 가스 공급부에 의한 상기 성막 가스의 공급과 상기 에칭 가스 공급부에 의한 상기 에칭 가스의 공급이, 이 순서대로 복수회 반복되도록 제어 신호를 출력하는 제어부가 마련되는, 에칭 장치.
  11. 제9항에 있어서,
    상기 기판에의 상기 에칭 가스의 공급과 상기 기판에의 상기 성막 가스의 공급이 동시에 행해지도록 제어 신호를 출력하는 제어부가 마련되는, 에칭 장치.
  12. 제9항에 있어서,
    상기 에칭 가스 공급부는, 상기 적재부에 대향해서 마련된 샤워 헤드인, 에칭 장치.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 성막 가스 공급부는, 당해 성막 가스 공급부로부터 공급되는 상기 성막 가스가 상기 기판에 도달하기 전에, 상기 처리 용기의 측벽에 충돌하도록 마련되는, 에칭 장치.
KR1020180167758A 2017-12-27 2018-12-21 에칭 방법 및 에칭 장치 KR102184067B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017251800 2017-12-27
JPJP-P-2017-251800 2017-12-27
JP2018206819A JP7067424B2 (ja) 2017-12-27 2018-11-01 エッチング方法及びエッチング装置
JPJP-P-2018-206819 2018-11-01

Publications (2)

Publication Number Publication Date
KR20190079543A KR20190079543A (ko) 2019-07-05
KR102184067B1 true KR102184067B1 (ko) 2020-11-27

Family

ID=66950570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180167758A KR102184067B1 (ko) 2017-12-27 2018-12-21 에칭 방법 및 에칭 장치

Country Status (3)

Country Link
US (2) US10665470B2 (ko)
KR (1) KR102184067B1 (ko)
CN (1) CN109979815B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7521229B2 (ja) * 2020-03-30 2024-07-24 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN112635389B (zh) * 2020-12-28 2024-10-15 芯思杰技术(深圳)股份有限公司 蚀刻治具、蚀刻装置及蚀刻方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353305A (ja) * 1999-06-11 2000-12-19 Sumitomo Metal Ind Ltd 有機膜エッチング方法、磁気ヘッドの製造方法及び磁気ヘッド
JP2007258586A (ja) * 2006-03-24 2007-10-04 Tokyo Electron Ltd 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940722B1 (ko) 1969-01-21 1974-11-05
TW348890U (en) * 1997-10-21 1998-12-21 Compeq Mfg Co Ltd Baked rack used for BGA IC substrate
JP2007214211A (ja) * 2006-02-07 2007-08-23 Tokyo Electron Ltd プラズマ処理装置
EP2410824A3 (en) * 2006-02-20 2012-10-31 Daicel Chemical Industries, Ltd. Porous film and layered product including porous film
CN101472815A (zh) * 2006-05-30 2009-07-01 宇部兴产株式会社 有机金属化合物的供给装置
KR101176061B1 (ko) * 2007-08-28 2012-08-24 도쿄엘렉트론가부시키가이샤 천판 및 플라즈마 처리 장치
JP2009188257A (ja) * 2008-02-07 2009-08-20 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体
JP5343162B1 (ja) * 2012-10-26 2013-11-13 エピクルー株式会社 エピタキシャル成長装置
EP2849212B1 (en) * 2013-09-17 2018-05-23 IMEC vzw Protection of porous substrates before treatment
JP6315694B2 (ja) 2014-09-19 2018-04-25 東京エレクトロン株式会社 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置
JP6875152B2 (ja) * 2017-03-03 2021-05-19 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 多孔質膜封孔方法および多孔質膜封孔用材料
JP7067424B2 (ja) * 2017-12-27 2022-05-16 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353305A (ja) * 1999-06-11 2000-12-19 Sumitomo Metal Ind Ltd 有機膜エッチング方法、磁気ヘッドの製造方法及び磁気ヘッド
JP2007258586A (ja) * 2006-03-24 2007-10-04 Tokyo Electron Ltd 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体

Also Published As

Publication number Publication date
US20190198349A1 (en) 2019-06-27
CN109979815B (zh) 2023-08-15
US20200234974A1 (en) 2020-07-23
US10665470B2 (en) 2020-05-26
KR20190079543A (ko) 2019-07-05
CN109979815A (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
TWI813607B (zh) 蝕刻方法及蝕刻裝置
KR102184067B1 (ko) 에칭 방법 및 에칭 장치
CN108352309B (zh) 基板处理方法和基板处理装置
JP7419783B2 (ja) エッチング方法及びエッチング装置
JPWO2013175872A1 (ja) ガス処理方法
KR20220020205A (ko) 실리콘 산화막을 에칭하는 방법, 장치 및 시스템
KR101725711B1 (ko) 에칭 방법 및 기록 매체
KR20180116327A (ko) 기판 처리 방법
JPWO2013183437A1 (ja) ガス処理方法
CN111755329B (zh) 蚀刻方法和蚀刻装置
TW202201512A (zh) 蝕刻方法及蝕刻裝置
US10622205B2 (en) Substrate processing method and substrate processing apparatus
WO2021220834A1 (ja) エッチング方法及びエッチング装置
KR102608729B1 (ko) 에칭 방법 및 에칭 장치
US20210305056A1 (en) Etching method and etching apparatus
JP6417916B2 (ja) 基板搬送方法、基板処理装置、及び記憶媒体
US12142495B2 (en) Etching method and etching apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant