KR102104161B1 - 프린트 배선판용 동박 및 그 제조 방법 - Google Patents
프린트 배선판용 동박 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102104161B1 KR102104161B1 KR1020177006093A KR20177006093A KR102104161B1 KR 102104161 B1 KR102104161 B1 KR 102104161B1 KR 1020177006093 A KR1020177006093 A KR 1020177006093A KR 20177006093 A KR20177006093 A KR 20177006093A KR 102104161 B1 KR102104161 B1 KR 102104161B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper foil
- layer
- copper
- diameter
- resistant
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/16—Layered products comprising a layer of metal next to a particulate layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
- C25D5/617—Crystalline layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
동박의 적어도 일방의 면에, 직경이 0.1 ∼ 2.0 ㎛ 이고, 세로와 가로의 비가 1.5 이상인 침 형상의 미세한 조화 입자로 이루어지는 조화 처리층을 갖는 것을 특징으로 하는 프린트 배선판용 동박 및 황산알킬에스테르염, 텅스텐 이온, 비소 이온에서 선택한 물질 중 적어도 1 종류 이상을 함유하는 황산·황산구리로 이루어지는 전해욕을 사용하여, 동박의 적어도 일방의 면에, 직경이 0.1 ∼ 2.0 ㎛ 이고, 세로와 가로의 비가 1.5 이상인 침 형상의 미세한 조화 입자로 이루어지는 조화 처리층을 형성하는 것을 특징으로 하는 프린트 배선판용 동박의 제조 방법. 동박의 다른 제특성을 열화시키지 않고, 상기의 회로 침식 현상을 회피하는 반도체 패키지 기판용 동박을 개발하는 것이다. 특히, 동박의 조화 처리층을 개선하여, 동박과 수지의 접착 강도를 높일 수 있는 프린트 배선판용 동박 및 그 제조 방법을 제공하는 것을 과제로 한다.
Description
본 발명은 내약품성 및 접착성이 우수한 프린트 배선판용 동박 및 그 제조 방법에 관한 것이다. 특히, BT (비스말레이미드·트리아진) 수지 함침 기재를 대표로 하는 패키지용 기판에 대해, 파인 패턴 형성시의 약품 처리에 대해, 강한 박리 강도를 얻을 수 있어, 파인 에칭을 가능하게 한 동박 및 그 제조 방법을 제공한다. 또, 동박을 전체면 에칭 후, 무전해 도금으로 구리 패턴을 형성하는 방법에 있어서, 필 강도를 크게 향상시킬 수 있는 프린트 배선판용 동박 및 그 제조 방법을 제공한다.
반도체 패키지 기판용 동박은, 일반적으로 프린트 배선판용 동박으로도 불리고 있는데, 통상적으로, 다음과 같은 공정에 의해 제작된다. 먼저, 합성 수지 등의 기재에 동박을 고온 고압하에서 적층 접착시킨다. 다음으로, 기판 상에 목적으로 하는 도전성의 회로를 형성하기 위해서, 동박 상에 내에칭성 수지 등의 재료에 의해 회로와 동등한 회로를 인쇄한다.
그리고, 노출되어 있는 동박의 불요부를 에칭 처리에 의해 제거한다. 에칭 후, 수지 등의 재료로 이루어지는 인쇄부를 제거하여, 기판 상에 도전성의 회로를 형성한다. 형성된 도전성의 회로에는, 최종적으로 소정의 소자를 납땜하여, 일렉트로닉스 디바이스용의 여러 가지 인쇄 회로판을 형성한다. 최종적으로는, 레지스트 또는 빌드업 수지 기판과 접합한다. 일반적으로, 인쇄 배선판용 동박에 대한 품질 요구는, 수지 기재와 접착되는 접착면 (소위, 조화(粗化)면) 과 비접착면 (소위 광택면) 으로 상이하고, 양자를 동시에 만족시키는 것이 필요하다.
광택면에 대한 요구로는, (1) 외관이 양호할 것 및 보존시에 있어서의 산화 변색이 없을 것, (2) 땜납 젖음성이 양호할 것, (3) 고온 가열시에 산화 변색이 없을 것, (4) 레지스트와의 밀착성이 양호할 것 등이 요구된다.
한편, 조화면에 대해서는, 주로, (1) 보존시에 있어서의 산화 변색이 없을 것, (2) 기재와의 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분할 것, (3) 기재와의 적층, 에칭 후에 발생하는, 소위 적층 오점이 없을 것 등을 들 수 있다.
또, 최근 패턴의 정밀화에 수반하여, 동박의 로우 프로파일화가 요구되고 있다. 그 만큼 동박 조화면의 박리 강도의 증가가 필요해졌다.
또한, PC 나 이동체 통신 등의 전자기기에서는, 통신의 고속화, 대용량화에 수반하여 전기 신호의 고주파화가 진행되고 있고, 이것에 대응할 수 있는 프린트 배선판 및 동박이 요구되고 있다. 전기 신호의 주파수가 1 ㎓ 이상이 되면, 전류가 도체의 표면에만 흐르는 표피 효과의 영향이 현저해져, 표면의 요철에 의해 전류 전송 경로가 변화하여 임피던스가 증대되는 영향을 무시할 수 없게 된다. 이 점에서도 동박의 표면 조도가 작을 것이 요망된다.
이러한 요구에 답할 수 있도록, 인쇄 배선판용 동박에 대해 많은 처리 방법이 제창되어 왔다.
일반적으로, 인쇄 배선판용 동박의 처리 방법은, 압연 동박 또는 전해 동박을 사용하고, 먼저 동박과 수지의 접착력 (필 강도) 을 높이기 위해, 일반적으로는 구리 및 산화구리로 이루어지는 미립자를 동박 표면에 부여하는 조화 처리를 실시한다. 다음으로, 내열·녹 방지의 특성을 갖게 하기 위해 황동 또는 아연 등의 내열 처리층 (장벽층) 을 형성한다.
그리고, 이 위에 운반 중 또는 보관 중의 표면 산화 등을 방지하기 위해, 침지 또는 전해 크로메이트 처리 혹은 전해 크롬·아연 처리 등의 녹 방지 처리를 실시함으로써 제품으로 한다.
이 중에서, 특히 조화 처리층은, 동박과 수지의 접착력 (필 강도) 을 높이는 큰 역할을 담당하고 있다. 종래, 이 조화 처리는 둥그스름한 (구 형상) 돌기물이 양호한 것으로 여겨져 왔다. 이 둥그스름한 돌기물은, 덴드라이트의 발달을 억제함으로써 달성되는 것이다. 그러나, 이 둥그스름한 돌기물은 에칭 때에 박리되어, 「가루 떨어짐」이라는 현상이 발생하였다. 이 현상은 당연하다고 할 수 있다. 그것은, 구 형상 돌기물과 동박의 접촉 면적이, 둥그스름한 (구 형상) 돌기물의 직경에 비하여 매우 작기 때문이다.
이 「가루 떨어짐」현상을 피하기 위해서, 상기 조화 처리 후에, 돌기물 상에 얇은 구리 도금층을 형성하여, 돌기물의 박리를 방지하는 것이 실시되었다 (특허문헌 1 참조). 이것은 「가루 떨어짐」을 방지하는 효과를 갖지만, 공정이 증가된다는 것, 그 얇은 구리 도금에 따라 「가루 떨어짐」방지 효과가 상이하다는 문제가 있었다.
또, 동박 상에, 구리와 니켈의 합금으로 이루어지는 침 형상의 노듈러 피복층을 형성한다는 기술이 알려져 있다 (특허문헌 2). 이 노듈러 피복층은, 침 형상으로 되어 있으므로, 상기 특허문헌 1 에 개시된 둥그스름한 (구 형상) 돌기물에 비하여 수지와의 접착 강도는 증가되는 것으로 생각되지만, 하지 (下地) 가 되는 동박과는 성분이 상이한 구리-니켈 합금으로서, 구리의 회로를 형성하는 에칭시에는, 상이한 에칭 속도를 갖는다. 따라서, 안정적인 회로 설계에는 적합하지 않다는 문제가 있다.
프린트 배선판용 동박을 형성할 때에는, 일반적으로 내열·녹 방지 처리층을 형성하는 것이 실시된다. 내열 처리층을 형성하는 금속 또는 합금의 예로서 Zn, Cu-Ni, Cu-Co 및 Cu-Zn 등의 피복층을 형성한 다수의 동박이 실용화되어 있다 (예를 들어, 특허문헌 3 참조).
이들 중에서, Cu-Zn (황동) 으로 이루어지는 내열 처리층을 형성한 동박은, 에폭시 수지 등으로 이루어지는 인쇄 회로판에 적층한 경우에 수지층의 얼룩이 없으며, 또 고온 가열 후의 박리 강도의 열화가 적다는 등의 우수한 특성을 갖고 있기 때문에, 공업적으로 널리 사용되고 있다.
이 황동으로 이루어지는 내열 처리층을 형성하는 방법에 대해서는, 특허문헌 4 및 특허문헌 5 에 상세히 서술되어 있다.
이러한 황동으로 이루어지는 내열 처리층을 형성한 동박은, 이어서 인쇄 회로를 형성하기 위해 에칭 처리된다. 최근, 인쇄 회로의 형성에 염산계의 에칭액이 많이 사용되게 되고 있다.
그런데, 황동으로 이루어지는 내열 처리층을 형성한 동박을 사용한 인쇄 회로판을, 염산계의 에칭액 (예를 들어 CuCl2, FeCl3 등) 으로 에칭 처리하고, 인쇄 회로 부분을 제외한 동박의 불요 부분을 제거하여 도전성의 회로를 형성하면, 회로 패턴의 양측에 이른바 회로 단부 (端部) (에지부) 의 침식 (회로 침식) 현상이 일어나, 수지 기재와의 박리 강도가 열화된다는 문제점이 발생하였다.
이 회로 침식 현상이란, 상기의 에칭 처리에 의해 형성된 회로의 동박과 수지 기재의 접착 경계층, 즉 황동으로 이루어지는 내열·녹 방지 처리층이 노출된 에칭 측면으로부터, 상기 에칭액에 의해 침식되고, 또 그 후의 수세 부족 때문에, 통상적으로 황색 (황동으로 이루어지기 때문에) 을 나타내고 있는 양사이드가 침식되어 적색을 나타내고, 그 부분의 박리 강도가 현저하게 열화되는 현상을 말한다. 그리고, 이 현상이 회로 패턴 전체면에 발생하면, 회로 패턴이 기재로부터 박리되게 되어, 문제가 된다.
이와 같은 점에서, 동박의 표면에 조화 처리, 아연 또는 아연 합금의 녹 방지 처리 및 크로메이트 처리를 실시한 후, 크로메이트 처리 후의 표면에, 소량의 크롬 이온을 함유시킨 실란 커플링제를 흡착시켜 내염산성을 향상시키려는 제안이 이루어져 있다 (특허문헌 7 참조).
[선행기술 문헌]
(특허문헌 1) 일본 공개특허공보 평8-236930호
(특허문헌 2) 일본 특허공보 제3459964호
(특허문헌 3) 일본 특허공보 소51-35711호
(특허문헌 4) 일본 특허공보 소54-6701호
(특허문헌 5) 일본 특허공보 제3306404호
(특허문헌 6) 일본 특허출원 2002-170827호
(특허문헌 7) 일본 공개특허공보 평3-122298호
본 발명의 과제는, 동박의 다른 제특성을 열화시키지 않고, 상기의 회로 침식 현상을 회피하는 반도체 패키지 기판용 동박을 개발하는 것이다. 특히, 동박의 조화 처리층을 개선하여, 동박과 수지의 접착 강도를 높일 수 있는 프린트 배선판용 동박 및 그 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명자가 예의 검토한 결과, 이하의 프린트 배선판용 동박 및 그 제조 방법을 제공하는 것이다.
1) 동박의 적어도 일방의 면에, 직경이 0.1 ∼ 2.0 ㎛ 이고, 세로와 가로의 비가 1.5 이상인 침 형상의 미세한 구리의 조화 입자로 이루어지는 조화 처리층을 갖는 것을 특징으로 하는 프린트 배선판용 동박.
2) 동박의 적어도 일방의 면에, 직경이 0.1 ∼ 2.0 ㎛ 이고, 세로와 가로의 비가 3.0 이상인 침 형상의 미세한 구리의 조화 입자로 이루어지는 조화 처리층을 갖는 것을 특징으로 하는 프린트 배선판용 동박.
3) 침 형상 조화 입자의 수가, 회로폭 10 ㎛ 중에 5 개 이상 존재하는 것을 특징으로 하는 상기 1) 또는 2) 에 기재된 프린트 배선판용 동박.
4) 침 형상 조화 입자의 수가, 회로폭 10 ㎛ 중에 10 개 이상 존재하는 것을 특징으로 하는 상기 1) 또는 2) 에 기재된 프린트 배선판용 동박.
5) 상기 조화 처리층 상에, 아연, 니켈, 구리, 인에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열·녹 방지층, 당해 내열·녹 방지층 상에, 크로메이트 피막층 및 당해 크로메이트 피막층 상에, 실란 커플링제층을 구비하는 것을 특징으로 하는 1) ∼ 4) 중 어느 하나에 기재된 프린트 배선판용 동박.
6) 황산알킬에스테르염, 텅스텐 이온, 비소 이온에서 선택한 물질 중 적어도 1 종류 이상을 함유하는 황산·황산구리로 이루어지는 전해욕을 사용하여, 동박의 적어도 일방의 면에, 직경이 0.1 ∼ 2.0 ㎛ 이고, 세로와 가로의 비가 1.5 이상인 침 형상의 미세한 구리의 조화 입자로 이루어지는 조화 처리층을 형성하는 것을 특징으로 하는 프린트 배선판용 동박의 제조 방법.
7) 상기 조화 처리층 상에 아연, 니켈, 구리, 인에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열·녹 방지층을 형성하고, 다음으로 당해 내열·녹 방지층 상에 크로메이트 피막층을 형성하고, 추가로 당해 크로메이트 피막층 상에 실란 커플링제층을 형성하는 것을 특징으로 하는 6) 에 기재된 프린트 배선판용 동박의 제조 방법.
이상 나타낸 바와 같이, 본 발명의 프린트 배선판용 동박은, 종래 양호한 것으로 여겨져 온 조화 처리의 둥그스름한 (구 형상) 돌기물이 아니라, 동박의 적어도 일방의 면에 침 형상의 미세한 조화 입자를 형성하는 것이다. 이로써, 동박 자체의 수지와의 접착 강도를 높여, 패키지용 기판에 대하여 파인 패턴 형성시의 약품 처리에 대해서도 박리 강도를 크게 할 수 있게 되어, 파인 에칭을 가능하게 한 동박 및 그 제조 방법을 제공할 수 있다는 큰 효과를 갖는다.
최근 인쇄 회로의 파인 패턴화 및 고주파화가 진행되는 가운데 인쇄 회로용 동박 (반도체 패키지 기판용 동박) 및 반도체 패키지 기판용 동박과 반도체 패키지용 수지를 접착하여 제작한 반도체 패키지용 기판으로서 매우 유효하다.
도 1 은 실시예 1 의 조화 처리층의 SEM 사진이다.
도 2 는 실시예 2 의 조화 처리층의 SEM 사진이다.
도 3 은 실시예 3 의 조화 처리층의 SEM 사진이다.
도 4 는 실시예 4 의 SEM 사진이다.
도 5 는 실시예 5 의 조화 처리층의 SEM 사진이다.
도 6 은 실시예 6 의 SEM 사진이다.
도 7 은 실시예 7 의 조화 처리층의 SEM 사진이다.
도 8 은 비교예 1 의 조화 처리층의 SEM 사진이다.
도 9 는 비교예 2 의 조화 처리층의 SEM 사진이다.
도 2 는 실시예 2 의 조화 처리층의 SEM 사진이다.
도 3 은 실시예 3 의 조화 처리층의 SEM 사진이다.
도 4 는 실시예 4 의 SEM 사진이다.
도 5 는 실시예 5 의 조화 처리층의 SEM 사진이다.
도 6 은 실시예 6 의 SEM 사진이다.
도 7 은 실시예 7 의 조화 처리층의 SEM 사진이다.
도 8 은 비교예 1 의 조화 처리층의 SEM 사진이다.
도 9 는 비교예 2 의 조화 처리층의 SEM 사진이다.
다음으로, 본 발명의 이해를 용이하게 하기 위해, 본 발명을 구체적 또한 상세하게 설명한다. 본 발명에 있어서 사용하는 동박은, 전해 동박 혹은 압연 동박 중 어느 것이어도 된다.
상기와 같이, 본 발명의 프린트 배선판용 동박은, 종래 양호한 것으로 여겨져 온 조화 처리의 둥그스름한 (구 형상) 돌기물이 아니라, 동박의 적어도 일방의 면에, 침 형상의 미세한 구리의 조화 입자를 형성하는 것이다. 그 형상은, 직경이 0.1 ∼ 2.0 ㎛ 이고, 세로 (길이) 와 가로 (직경) 의 비가 1.5 이상인 조화 처리층이다.
또한, 직경이 0.1 ∼ 2.0 ㎛ 이고, 세로와 가로의 비가 3.0 이상인 침 형상의 미세한 구리의 조화 입자인 것, 즉 긴 것이 바람직하다.
이 구리의 조화 입자의 형상은, 대략 토필 (뱀밥) 의 형상을 갖고 있고, 후술하는 현미경 사진에 나타내는 바와 같이, 많게는 상방에 볼록부를 갖는 것이다. 최소 직경과 최대 직경의 비가 1 : 1 ∼ 1 : 1.2 정도이다. 이 비는, 접착력을 더욱 향상시키는 요인이 되지만, 상기 수치의 침 형상체이면, 본원 발명의 목적을 충분히 달성할 수 있다.
또, 이 침 형상의 미세한 구리의 조화 입자 중에서, 직경이 0.1 ∼ 2.0 ㎛, 세로 (길이) 와 가로 (직경) 의 비가 1.5 이상의 수치를 벗어나는 것, 예를 들어 길이가 짧은 것, 이형상의 입자의 경우가 없는 것은 아니지만, 그 양이 전체의 5 % 이내이면, 동박 자체의 수지와의 접착 강도에 영향을 주는 경우는 없다.
프린트 배선판용 동박을 에칭하여 회로를 형성한 경우, 상기 구리의 침 형상 조화 입자의 수가, 회로폭 10 ㎛ 중에 5 개 이상 존재하는 것이 바람직하다. 이로써, 동박과 수지의 접착 강도를 크게 향상시킬 수 있다. 특히, 구리의 침 형상 조화 입자의 수가, 회로폭 10 ㎛ 중에 10 개 이상 존재하는 것이 바람직하다.
침 형상의 미세한 구리의 조화 입자로 이루어지는 조화 처리층은, 황산알킬에스테르염, 텅스텐 이온, 비소 이온에서 선택한 물질 중 적어도 1 종류 이상을 함유하는 황산·황산구리로 이루어지는 전해욕을 사용하여 제조할 수 있다.
침 형상의 미세한 구리의 조화 입자로 이루어지는 조화 처리층은 가루 떨어짐 방지, 필 강도 향상을 위해 황산·황산구리로 이루어지는 전해욕으로 씌워 도금을 실시하는 것이 바람직하다.
구체적인 처리 조건은 다음과 같다.
(액 조성 1)
CuSO4·5H2O : 39.3 ∼ 118 g/ℓ
Cu : 10 ∼ 30 g/ℓ
H2SO4 : 10 ∼ 150 g/ℓ
Na2WO4·2H2O : 0 ∼ 90 ㎎/ℓ
W : 0 ∼ 50 ㎎/ℓ
도데실황산나트륨 : 0 ∼ 50 ㎎
H3AsO3 (60 % 수용액) : 0 ∼ 6315 ㎎/ℓ
As : 0 ∼ 2000 ㎎/ℓ
(전기 도금 조건 1)
온도 : 30 ∼ 70 ℃
(전류 조건 1)
전류 밀도 : 25 ∼ 110 A/d㎡
조화 쿨롬량 : 50 ∼ 500 As/d㎡
도금 시간 : 0.5 ∼ 20 초
(액 조성 2)
CuSO4·5H2O : 78 ∼ 314 g/ℓ
Cu : 20 ∼ 80 g/ℓ
H2SO4 : 50 ∼ 200 g/ℓ
(전기 도금 조건 2)
온도 : 30 ∼ 70 ℃
(전류 조건 2)
전류 밀도 : 5 ∼ 50 A/d㎡
조화 쿨롬량 : 50 ∼ 300 As/d㎡
도금 시간 : 1 ∼ 60 초
또한, 상기 조화 처리층 상에, 추가로 아연, 니켈, 구리, 인에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열·녹 방지층, 당해 내열·녹 방지층 상에, 크로메이트 피막층 및 당해 크로메이트 피막층 상에, 실란 커플링제층을 형성하여 프린트 배선판용 동박으로 할 수 있다.
내열·녹 방지층으로는 특별히 제한되는 것이 아니고, 종래의 내열·녹 방지층을 사용할 수 있다. 예를 들어, 반도체 패키지 기판용 동박에 대해, 종래 사용되어 온 황동 피복층을 사용할 수 있다.
또한, 이 내열·녹 방지층에, 크로메이트 피막층 및 실란 커플링제층을 형성하여 동박의 적어도 수지와의 접착면으로 한다. 이들의 크로메이트 피막층과 실란 커플링제층으로 이루어지는 피복층을 갖는 동박을 수지에 적층 접착시키고, 또한 당해 동박 상에, 내에칭성의 인쇄 회로를 형성한 후, 인쇄 회로 부분을 제외한 동박의 불요 부분을 에칭에 의해 제거하여 도전성의 회로를 형성한다.
내열·녹 방지층으로는, 기존의 처리를 사용할 수 있지만, 구체적으로는 예를 들어, 다음의 것을 사용할 수 있다.
(액 조성)
NaOH : 40 ∼ 200 g/ℓ
NaCN : 70 ∼ 250 g/ℓ
CuCN : 50 ∼ 200 g/ℓ
Zn(CN)2 : 2 ∼ 100 g/ℓ
As2O3 : 0.01 ∼ 1 g/ℓ
(액온)
40 ∼ 90 ℃
(전류 조건)
전류 밀도 : 1 ∼ 50 A/d㎡
도금 시간 : 1 ∼ 20 초
상기 크로메이트 피막층은, 전해 크로메이트 피막층 또는 침지 크로메이트 피막층을 사용할 수 있다. 이 크로메이트 피막층은 Cr 량이 25-150 ㎍/d㎡ 인 것이 바람직하다.
Cr 량이 25 ㎍/d㎡ 미만에서는 녹 방지층 효과가 없다. 또, Cr 량이 150 ㎍/d㎡ 를 초과하면 효과가 포화되기 때문에 불필요해진다. 따라서, Cr 량은 25-150 ㎍/d㎡ 로 하는 것이 좋다.
상기 크로메이트 피막층을 형성하기 위한 조건의 예를 이하에 기재한다. 그러나, 상기와 같이, 이 조건에 한정될 필요는 없고, 이미 공지된 크로메이트 처리는 모두 사용할 수 있다. 이 녹 방지 처리는 내산성에 영향을 주는 인자의 하나로서, 크로메이트 처리에 의해 내산성은 보다 향상된다.
(a) 침지 크로메이트 처리
K2Cr2O7 : 1 ∼ 5 g/ℓ, pH : 2.5 ∼ 4.5, 온도 : 40 ∼ 60 ℃, 시간 : 0.5 ∼ 8 초
(b) 전해 크로메이트 처리 (크롬·아연 처리 (알칼리성 욕))
K2Cr2O7 : 0.2 ∼ 20 g/ℓ, 산 : 인산, 황산, 유기산, pH : 1.0 ∼ 3.5, 온도 : 20 ∼ 40 ℃, 전류 밀도 : 0.1 ∼ 5 A/d㎡, 시간 : 0.5 ∼ 8 초
(c) 전해 크롬·아연 처리 (알칼리성 욕)
K2Cr2O7 (Na2Cr2O7 혹은 CrO3) : 2 ∼ 10 g/ℓ, NaOH 또는 KOH : 10 ∼ 50 g/ℓ, ZnOH 또는 ZnSO4·7H2O : 0.05 ∼ 10 g/ℓ, pH : 7 ∼ 13, 욕온 : 20 ∼ 80 ℃, 전류 밀도 : 0.05 ∼ 5 A/d㎡, 시간 : 5 ∼ 30 초
(d) 전해 크로메이트 처리 (크롬·아연 처리 (산성 욕))
K2Cr2O7 : 2 ∼ 10 g/ℓ, Zn : 0 ∼ 0.5 g/ℓ, Na2SO4 : 5 ∼ 20 g/ℓ, pH : 3.5 ∼ 5.0, 욕온 : 20 ∼ 40 ℃, 전류 밀도 : 0.1 ∼ 3.0 A/d㎡, 시간 : 1 ∼ 30 초
본 발명의 반도체 패키지 기판용 동박에 사용하는 실란 커플링제층으로는, 통상 동박에 사용되는 실란 커플링제를 사용할 수 있고, 특별히 제한되지 않는다. 예를 들어, 실란 처리의 구체적인 조건을 나타내면 다음과 같다.
0.2 % 에폭시실란/0.4 % TEOS, PH5
테트라알콕시실란과, 수지와의 반응성을 갖는 관능기를 구비한 알콕시실란을 1 종 이상 함유하고 있는 것을 사용할 수도 있다. 이 실란 커플링제층의 선택도 임의이지만, 수지와의 접착성을 고려한 선택이 바람직하다고 할 수 있다.
실시예
다음으로, 실시예 및 비교예에 대해 설명한다. 또한, 본 실시예는 바람직한 일례를 나타내는 것으로, 본 발명은 이들의 실시예에 한정되는 것은 아니다. 따라서, 본 발명의 기술 사상에 포함되는 변형, 다른 실시예 또는 양태는, 모두 본 발명에 포함된다.
또한, 본 발명과의 대비를 위해서, 비교예를 게재하였다.
(실시예 1)
두께 12 ㎛ 의 전해 동박을 사용하여, 이 동박의 조면 (매트면 : M 면) 에, 하기에 나타내는 조화 도금을 실시하였다. 이하에 처리 조건을 나타낸다.
(액 조성 1)
CuSO4·5H2O : 58.9 g/ℓ
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
As 첨가량 : 1000 ppm : H3AsO3 (60 % 수용액) 를 사용
(전기 도금 온도 1) 50 ℃
(전류 조건 1)
전류 밀도 : 90 A/d㎡
조화 쿨롬량 : 200 As/d㎡
본 조화 처리 후, 하기에 나타내는 정상 도금을 실시하였다. 이하에, 처리 조건을 나타낸다.
(액 조성 2)
CuSO4·5H2O : 156 g/ℓ
Cu : 40 g/ℓ
H2SO4 : 100 g/ℓ
(전기 도금 온도 1) 40 ℃
(전류 조건 1)
전류 밀도 : 30 A/d㎡
조화 쿨롬량 : 150 As/d㎡
실시예 1 의 조화 처리층의 SEM 사진을 도 1 에 나타낸다. 도 1 에 나타내는 좌측의 SEM 사진의 배율은 (×3000) 이고, 우측의 SEM 사진의 배율은 (×30000) 이다. 이 도 1 에 나타내는 바와 같이, 침 형상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 평균의 입자 직경은 0.57 ㎛, 입자의 길이가 1.56 ㎛, 세로와 가로의 비가 2.7 로서, 본원 발명의 조건을 만족하고 있었다.
다음으로, 상기 구리의 조화 처리면에, 내열·녹 방지층을 형성하였다. 이 조건은, 이미 공지된 내열·녹 방지층을 사용할 수 있지만, 본 실시예에서는 다음의 조건에서 실시하였다.
(액 조성)
NaOH : 72 g/ℓ
NaCN : 112 g/ℓ
CuCN : 91.6 g/ℓ (Cu : 65 g/ℓ)
Zn(CN)2 : 8.1 g/ℓ (Zn : 4.5 g/ℓ)
As2O3 : 0.125 g/ℓ (As : 95 ppm)
(액온) 76.5 ℃
(전류 조건)
전류 밀도 : 6.7 A/d㎡
전류 : 4.0 A
도금 시간 : 5 초
다음으로, 내열·녹 방지층 상에 전해 크로메이트 처리를 실시하였다.
전해 크로메이트 처리 (크롬·아연 처리 (산성 욕))
Cr2O3 : 0.73 g/ℓ
ZnSO4·7H2O : 2.46 g/ℓ
Na2SO4 : 18 g/ℓ
H3PO3 : 0.53 g/ℓ
pH : 4.6, 욕온 : 37 ℃
전류 밀도 : 2.06 A/d㎡
시간 : 1 ∼ 30 초
(PH 조정은 황산 또는 수산화칼륨으로 실시)
다음으로, 이 크로메이트 피막층 상에, 실란 처리 (도포에 의한다) 를 실시하였다.
실란 처리의 조건은, 다음과 같다.
0.2 % 에폭시실란/0.4 % TEOS, PH5
이와 같이 하여 제작한 동박을, 유리 크로스 기재 BT (비스말레이미드·트리아진) 수지판에 적층 접착시키고, 이하의 항목에 대해 측정 또는 분석을 실시하였다.
(1) 가루 떨어짐의 관찰
가루 떨어짐은 관찰되지 않았다. 이 결과를 표 1 에 나타낸다.
(2) 상태(常態) 필 강도
상태 필 강도는 0.79 ㎏/㎝ 로 되어, 양호한 필 강도를 갖고 있었다. 이 결과를 표 1 에 나타낸다.
(3) 내염산성 시험
내염산성에 대해서는 0.4 ㎜ 회로에서, 12 wt% 염산을 사용하여 60 ℃ 에서 90 분간 침지시킨 후의 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 로스 (Loss) 량은 5 % 이고, 후술하는 비교예에 비하여 로스 (Loss) 량은 적어 양호한 성질을 나타냈다. 이 결과를 표 1 에 나타낸다.
(4) 내황산 과수성 (황산 10 %, 과산화수소 2 %, 실온 : 30 ℃) 의 시험 결과
0.4 ㎜ 회로에서 실시하였다. 이 경우, 2 ㎛ 에칭한 경우에 대해 조사하였다. 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 이 결과를 표 1 에 나타낸다.
표 1 로부터 분명한 바와 같이, Loss 량은 6.6 % 로 적어, 내황산 과수성은 양호하였다.
(실시예 2)
두께 12 ㎛ 의 전해 동박을 사용하여 이 동박의 조면 (매트면 : M 면) 에, 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다.
(액 조성 1)
CuSO4·5H2O : 58.9 g/ℓ
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
Na2WO4·2H2O : 5.4 ㎎/ℓ
W 첨가량 : 3 ppm
(전기 도금 온도 1) 50 ℃
(전류 조건 1)
전류 밀도 : 40 A/d㎡
조화 쿨롬량 : 300 As/d㎡
실시예 2 의 조화 처리층의 SEM 사진을 도 2 에 나타낸다. 도 2 에 나타내는 좌측의 SEM 사진의 배율은 (×3000) 이고, 우측의 SEM 사진의 배율은 (×30000) 이다. 이 도 2 에 나타내는 바와 같이, 침 형상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 평균의 입자 직경은 0.67 ㎛, 입자의 길이가 1.78 ㎛, 세로와 가로의 비가 2.7 로서, 본원 발명의 조건을 만족하고 있었다.
다음으로, 상기 구리의 조화 처리면에, 실시예 1 과 동일한 내열·녹 방지층을 형성하고, 이 내열·녹 방지층 상에 전해 크로메이트 처리를 실시하고, 추가로 이 크로메이트 피막층 상에, 실란 처리 (도포에 의한다) 를 실시하였다.
이와 같이 하여 제작한 동박을, 유리 크로스 기재 BT (비스말레이미드·트리아진) 수지판에 적층 접착시키고, 이하의 항목에 대해 측정 또는 분석을 실시하였다.
(1) 가루 떨어짐의 관찰
가루 떨어짐은 관찰되지 않았다. 이 결과를 표 1 에 나타낸다.
(2) 상태 필 강도
상태 필 강도는 0.83 ㎏/㎝ 로 되어, 양호한 필 강도를 갖고 있었다. 이 결과를 표 1 에 나타낸다.
(3) 내염산성 시험
내염산성에 대해서는, 0.4 ㎜ 회로에서 12 wt% 염산을 사용하여 60 ℃ 에서 90 분간 침지시킨 후의 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 로스 (Loss) 량은 2.3 % 이고, 후술하는 비교예에 비하여 로스 (Loss) 량은 적어 양호한 성질을 나타냈다. 이 결과를 표 1 에 나타낸다.
(4) 내황산 과수성 (황산 10 %, 과산화수소 2 %, 실온 : 30 ℃) 의 시험 결과
0.4 ㎜ 회로에서 실시하였다. 이 경우, 2 ㎛ 에칭한 경우에 대해 조사하였다. 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 이 결과를 표 1 에 나타낸다.
표 1 로부터 분명한 바와 같이, Loss 량은 4.4 % 로 적어, 내황산 과수성은 양호하였다.
(실시예 3)
두께 12 ㎛ 의 전해 동박을 사용하여 이 동박의 조면 (매트면 : M 면) 에, 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다.
(액 조성 1)
CuSO4·5H2O : 58.9 g/ℓ
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
(전류 조건 1)
전류 밀도 : 100 A/d㎡
조화 쿨롬량 : 200 As/d㎡
실시예 3 의 조화 처리층의 SEM 사진을 도 3 에 나타낸다. 도 3 에 나타내는 좌측의 SEM 사진의 배율은 (×3000) 이고, 우측의 SEM 사진의 배율은 (×30000) 이다. 이 도 3 에 나타내는 바와 같이, 약간 구 형상에 가까운 것도 있지만 침 형상의 입자 형상을 유지하고 있는 것을 알 수 있다. 평균의 입자 직경은 0.6 ㎛, 입자의 길이가 1.5 ㎛, 세로와 가로의 비가 2.5 로서, 본원 발명의 조건을 만족하고 있었다.
다음으로, 상기 구리의 조화 처리면에, 실시예 1 과 동일한 내열·녹 방지층을 형성하고, 이 내열·녹 방지층 상에 전해 크로메이트 처리를 실시하고, 추가로 이 크로메이트 피막층 상에, 실란 처리 (도포에 의한다) 를 실시하였다.
이와 같이 하여 제작한 동박을, 유리 크로스 기재 BT (비스말레이미드·트리아진) 수지판에 적층 접착시키고, 이하의 항목에 대해 측정 또는 분석을 실시하였다.
(1) 가루 떨어짐의 관찰
가루 떨어짐은 관찰되지 않았다. 이 결과를 표 1 에 나타낸다.
(2) 상태 필 강도
상태 필 강도는 0.75 ㎏/㎝ 로 되어, 양호한 필 강도를 갖고 있었다. 이 결과를 표 1 에 나타낸다.
(3) 내염산성 시험
내염산성에 대해서는, 0.4 ㎜ 회로에서 12 wt% 염산을 사용하여 60 ℃ 에서 90 분간 침지시킨 후의 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 로스 (Loss) 량은 7.8 % 이고, 후술하는 비교예에 비하여 로스 (Loss) 량은 적어 양호한 성질을 나타냈다. 이 결과를 표 1 에 나타낸다.
(4) 내황산 과수성 (황산 10 %, 과산화수소 2 %, 실온 : 30 ℃) 의 시험 결과
0.4 ㎜ 회로에서 실시하였다. 이 경우, 2 ㎛ 에칭한 경우에 대해 조사하였다. 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 이 결과를 표 1 에 나타낸다.
표 1 로부터 분명한 바와 같이, Loss 량은 8.7 % 로 적어, 내황산 과수성은 양호하였다.
(실시예 4)
두께 12 ㎛ 의 전해 동박을 사용하여 이 동박의 조면 (매트면 : M 면) 에, 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다.
(액 조성 1)
CuSO4·5H2O : 58.9 g/ℓ
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
Na2WO4·2H2O : 5.4 ㎎/ℓ
W : 3 ppm
As : 150 ppm (H3AsO3 (60 % 수용액) 를 사용)
(전기 도금 온도 1) 50 ℃
(전류 조건 1)
전류 밀도 : 90 A/d㎡
조화 쿨롬량 : 200 As/d㎡
실시예 4 의 조화 처리층의 SEM 사진을 도 4 에 나타낸다. 도 4 에 나타내는 좌측의 SEM 사진의 배율은 (×3000) 이고, 우측의 SEM 사진의 배율은 (×30000) 이다. 이 도 4 에 나타내는 바와 같이, 침 형상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 평균의 입자 직경은 0.59 ㎛, 입자의 길이가 1.9 ㎛, 세로와 가로의 비가 3.2 로서, 본원 발명의 조건을 만족하고 있었다.
다음으로, 상기 구리의 조화 처리면에, 실시예 1 과 동일한 내열·녹 방지층을 형성하고, 이 내열·녹 방지층 상에 전해 크로메이트 처리를 실시하고, 추가로 이 크로메이트 피막층 상에, 실란 처리 (도포에 의한다) 를 실시하였다.
이와 같이 하여 제작한 동박을, 유리 크로스 기재 BT (비스말레이미드·트리아진) 수지판에 적층 접착시키고, 이하의 항목에 대해 측정 또는 분석을 실시하였다.
(1) 가루 떨어짐의 관찰
가루 떨어짐은 관찰되지 않았다. 이 결과를 표 1 에 나타낸다.
(2) 상태 필 강도
상태 필 강도는 0.82 ㎏/㎝ 로 되어, 양호한 필 강도를 갖고 있었다. 이 결과를 표 1 에 나타낸다.
(3) 내염산성 시험
내염산성에 대해서는, 0.4 ㎜ 회로에서 12 wt% 염산을 사용하여 60 ℃ 에서 90 분간 침지시킨 후의 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 로스 (Loss) 량은 4.3 % 이고, 후술하는 비교예에 비하여 로스 (Loss) 량은 적어 양호한 성질을 나타냈다. 이 결과를 표 1 에 나타낸다.
(4) 내황산 과수성 (황산 10 %, 과산화수소 2 %, 실온 : 30 ℃) 의 시험 결과
0.4 ㎜ 회로에서 실시하였다. 이 경우, 2 ㎛ 에칭한 경우에 대해 조사하였다. 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 이 결과를 표 1 에 나타낸다.
표 1 로부터 분명한 바와 같이, Loss 량은 6.8 % 로 적어, 내황산 과수성은 양호하였다.
(실시예 5)
두께 12 ㎛ 의 전해 동박을 사용하여 이 동박의 조면 (매트면 : M 면) 에, 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다.
(액 조성)
CuSO4·5H2O : 58.9 g/ℓ
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
도데실황산나트륨 첨가량 : 10 ppm
As 첨가량 : 1000 ppm : H3AsO3 (60 % 수용액) 를 사용
(전기 도금 온도) 50 ℃
(전류 조건)
전류 밀도 : 40 A/d㎡
조화 쿨롬량 : 240 As/d㎡
실시예 5 의 조화 처리층의 SEM 사진을 도 5 에 나타낸다. 도 5 에 나타내는 좌측의 SEM 사진의 배율은 (×3000) 이고, 우측의 SEM 사진의 배율은 (×30000) 이다. 이 도 5 에 나타내는 바와 같이, 침 형상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 평균의 입자 직경은 0.72 ㎛, 입자의 길이가 1.93 ㎛, 세로와 가로의 비가 2.7 로서, 본원 발명의 조건을 만족하고 있었다.
다음으로, 상기 구리의 조화 처리면에, 실시예 1 과 동일한 내열·녹 방지층을 형성하고, 이 내열·녹 방지층 상에 전해 크로메이트 처리를 실시하고, 추가로 이 크로메이트 피막층 상에, 실란 처리 (도포에 의한다) 를 실시하였다.
이와 같이 하여 제작한 동박을, 유리 크로스 기재 BT (비스말레이미드·트리아진) 수지판에 적층 접착시키고, 이하의 항목에 대해 측정 또는 분석을 실시하였다.
(1) 가루 떨어짐의 관찰
가루 떨어짐은 관찰되지 않았다. 이 결과를 표 1 에 나타낸다.
(2) 상태 필 강도
상태 필 강도는 0.83 ㎏/㎝ 로 되어, 양호한 필 강도를 갖고 있었다. 이 결과를 표 1 에 나타낸다.
(3) 내염산성 시험
내염산성에 대해서는, 0.4 ㎜ 회로에서 12 wt% 염산을 사용하여 60 ℃ 에서 90 분간 침지시킨 후의 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 로스 (Loss) 량은 4.6 % 이고, 후술하는 비교예에 비하여 로스 (Loss) 량은 적어 양호한 성질을 나타냈다. 이 결과를 표 1 에 나타낸다.
(4) 내황산 과수성 (황산 10 %, 과산화수소 2 %, 실온 : 30 ℃) 의 시험 결과
0.4 ㎜ 회로에서 실시하였다. 이 경우, 2 ㎛ 에칭한 경우에 대해 조사하였다. 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 이 결과를 표 1 에 나타낸다.
표 1 로부터 분명한 바와 같이, Loss 량은 7.5 % 로 적어, 내황산 과수성은 양호하였다.
(실시예 6)
두께 12 ㎛ 의 전해 동박을 사용하여 이 동박의 조면 (매트면 : M 면) 에, 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다.
(액 조성 1)
CuSO4·5H2O : 58.9 g/ℓ
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
Na2WO4·2H2O : 5.4 ㎎/ℓ
W : 3 ppm
도데실황산나트륨 첨가량 : 10 ppm
(전기 도금 온도 1) 50 ℃
(전류 조건 1)
전류 밀도 : 100 A/d㎡
조화 쿨롬량 : 200 As/d㎡
실시예 6 의 조화 처리층의 SEM 사진을 도 6 에 나타낸다. 도 6 에 나타내는 좌측의 SEM 사진의 배율은 (×3000) 이고, 우측의 SEM 사진의 배율은 (×30000) 이다. 이 도 6 에 나타내는 바와 같이, 침 형상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 평균의 입자 직경은 0.48 ㎛, 입자의 길이가 1.6 ㎛, 세로와 가로의 비가 3.3 으로서, 본원 발명의 조건을 만족하고 있었다.
다음으로, 상기 구리의 조화 처리면에, 실시예 1 과 동일한 내열·녹 방지층을 형성하고, 이 내열·녹 방지층 상에 전해 크로메이트 처리를 실시하고, 추가로 이 크로메이트 피막층 상에, 실란 처리 (도포에 의한다) 를 실시하였다.
이와 같이 하여 제작한 동박을, 유리 크로스 기재 BT (비스말레이미드·트리아진) 수지판에 적층 접착시키고, 이하의 항목에 대해 측정 또는 분석을 실시하였다.
(1) 가루 떨어짐의 관찰
가루 떨어짐은 관찰되지 않았다. 이 결과를 표 1 에 나타낸다.
(2) 상태 필 강도
상태 필 강도는 0.83 ㎏/㎝ 로 되어, 양호한 필 강도를 갖고 있었다. 이 결과를 표 1 에 나타낸다.
(3) 내염산성 시험
내염산성에 대해서는, 0.4 ㎜ 회로에서 12 wt% 염산을 사용하여 60 ℃ 에서 90 분간 침지시킨 후의 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 로스 (Loss) 량은 3.9 % 이고, 후술하는 비교예에 비하여 로스 (Loss) 량은 적어 양호한 성질을 나타냈다. 이 결과를 표 1 에 나타낸다.
(4) 내황산 과수성 (황산 10 %, 과산화수소 2 %, 실온 : 30 ℃) 의 시험 결과
0.4 ㎜ 회로에서 실시하였다. 이 경우, 2 ㎛ 에칭한 경우에 대해 조사하였다. 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 이 결과를 표 1 에 나타낸다.
표 1 로부터 분명한 바와 같이, Loss 량은 5.2 % 로 적어, 내황산 과수성은 양호하였다.
(실시예 7)
두께 12 ㎛ 의 전해 동박을 사용하여 이 동박의 조면 (매트면 : M 면) 에, 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다.
(액 조성 1)
CuSO4·5H2O : 58.9 g/ℓ
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
Na2WO4·2H2O : 5.4 ㎎/ℓ
W : 3 ppm
도데실황산나트륨 첨가량 : 10 ppm
As 첨가량 : 150 ppm : H3AsO3 (60 % 수용액) 를 사용
(전기 도금 온도 1) 50 ℃
(전류 조건 1)
전류 밀도 : 80 A/d㎡
조화 쿨롬량 : 280 As/d㎡
실시예 7 의 조화 처리층의 SEM 사진을 도 7 에 나타낸다. 도 7 에 나타내는 좌측의 SEM 사진의 배율은 (×3000) 이고, 우측의 SEM 사진의 배율은 (×30000) 이다. 이 도 7 에 나타내는 바와 같이, 침 형상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 평균의 입자 직경은 0.55 ㎛, 입자의 길이가 1.7 ㎛, 세로와 가로의 비가 3.1 로서, 본원 발명의 조건을 만족하고 있었다.
다음으로, 상기 구리의 조화 처리면에, 실시예 1 과 동일한 내열·녹 방지층을 형성하고, 이 내열·녹 방지층 상에 전해 크로메이트 처리를 실시하고, 추가로 이 크로메이트 피막층 상에, 실란 처리 (도포에 의한다) 를 실시하였다.
이와 같이 하여 제작한 동박을, 유리 크로스 기재 BT (비스말레이미드·트리아진) 수지판에 적층 접착시키고, 이하의 항목에 대해 측정 또는 분석을 실시하였다.
(1) 가루 떨어짐의 관찰
가루 떨어짐은 관찰되지 않았다. 이 결과를 표 1 에 나타낸다.
(2) 상태 필 강도
상태 필 강도는 0.85 ㎏/㎝ 로 되어, 양호한 필 강도를 갖고 있었다. 이 결과를 표 1 에 나타낸다.
(3) 내염산성 시험
내염산성에 대해서는, 0.4 ㎜ 회로에서 12 wt% 염산을 사용하여 60 ℃ 에서 90 분간 침지시킨 후의 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 로스 (Loss) 량은 1.6 % 이고, 후술하는 비교예에 비하여 로스 (Loss) 량은 적어 양호한 성질을 나타냈다. 이 결과를 표 1 에 나타낸다.
(4) 내황산 과수성 (황산 10 %, 과산화수소 2 %, 실온 : 30 ℃) 의 시험 결과
0.4 ㎜ 회로에서 실시하였다. 이 경우, 2 ㎛ 에칭한 경우에 대해 조사하였다. 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 이 결과를 표 1 에 나타낸다.
표 1 로부터 분명한 바와 같이, Loss 량은 4.5 % 로 적어, 내황산 과수성은 양호하였다.
(비교예 1)
두께 12 ㎛ 의 전해 동박을 사용하여 이 동박의 조면 (매트면 : M 면) 에, 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다. 이 경우, 본원 발명의 첨가제는 일절 사용하지 않았다.
(액 조성)
CuSO4·5H2O : 58.9 g/ℓ
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
(전기 도금 온도) 50 ℃
(전류 조건)
전류 밀도 : 90 A/d㎡
조화 쿨롬량 : 200 As/d㎡
비교예 1 의 조화 처리층의 SEM 사진을 도 8 에 나타낸다. 도 8 에 나타내는 좌측의 SEM 사진의 배율은 (×3000) 이고, 우측의 SEM 사진의 배율은 (×30000) 이다. 이 도 8 에 나타내는 바와 같이, 덴드라이트 형상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 평균의 입자 직경은 5 ㎛, 입자의 길이가 25 ㎛, 세로와 가로의 비가 5.0 으로서, 본원 발명의 조건을 만족하고 있었다.
다음으로, 상기 구리의 조화 처리면에, 실시예 1 과 동일한 내열·녹 방지층을 형성하고, 이 내열·녹 방지층 상에 전해 크로메이트 처리를 실시하고, 추가로 이 크로메이트 피막층 상에, 실란 처리 (도포에 의한다) 를 실시하였다.
이와 같이 하여 제작한 동박을, 유리 크로스 기재 BT (비스말레이미드·트리아진) 수지판에 적층 접착시키고, 이하의 항목에 대해 측정 또는 분석을 실시하였다.
(1) 가루 떨어짐의 관찰
본 비교예 1 에 있어서는, 가루 떨어짐이 관찰되었다. 이 결과를 표 1 에 나타낸다.
(2) 상태 필 강도
상태 필 강도는 0.58 ㎏/㎝ 로 되어, 필 강도는 낮았다. 이 결과를 표 1 에 나타낸다.
(3) 내염산성 시험
내염산성에 대해서는, 0.4 ㎜ 회로에서 12 wt% 염산을 사용하여 60 ℃ 에서 90 분간 침지시킨 후의 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 로스 (Loss) 량은 32.4 % 이고, 후술하는 비교예에 비하여 로스 (Loss) 량은 적어 양호한 성질을 나타냈다. 이 결과를 표 1 에 나타낸다.
(4) 내황산 과수성 (황산 10 %, 과산화수소 2 %, 실온 : 30 ℃) 의 시험 결과
0.4 ㎜ 회로에서 실시하였다. 이 경우, 2 ㎛ 에칭한 경우에 대해 조사하였다. 로스 (Loss) 량을 % 로 나타낸 것이다. 이 결과를 표 1 에 나타낸다.
표 1 로부터 분명한 바와 같이, Loss 량은 31 % 로 많아, 내황산 과수성은 불량하였다.
(비교예 2)
두께 12 ㎛ 의 전해 동박을 사용하여 이 동박의 조면 (매트면 : M 면) 에, 하기에 나타내는 조화 도금과 실시예 1 과 동일한 정상 도금을 실시하였다. 이하에, 조화 도금 처리 조건을 나타낸다.
(액 조성)
CuSO4·5H2O : 58.9 g/ℓ
Cu : 15 g/ℓ
H2SO4 : 100 g/ℓ
As 첨가량 : 150 ppm : H3AsO3 (60 % 수용액) 를 사용
(전기 도금 온도) 50 ℃
(전류 조건)
전류 밀도 : 40 A/d㎡
조화 쿨롬량 : 240 As/d㎡
비교예 2 의 조화 처리층의 SEM 사진을 도 8 에 나타낸다. 도 8 에 나타내는 좌측의 SEM 사진의 배율은 (×3000) 이고, 우측의 SEM 사진의 배율은 (×30000) 이다. 이 도 8 에 나타내는 바와 같이, 구 형상의 입자 형상으로 형성되어 있는 것을 알 수 있다. 평균의 입자 직경은 1.3 ㎛, 입자의 길이가 1.8 ㎛, 세로와 가로의 비가 1.4 로서, 본원 발명의 조건을 만족하고 있지 않았다.
다음으로, 상기 구리의 조화 처리면에, 실시예 1 과 동일한 내열·녹 방지층을 형성하고, 이 내열·녹 방지층 상에 전해 크로메이트 처리를 실시하고, 추가로 이 크로메이트 피막층 상에, 실란 처리 (도포에 의한다) 를 실시하였다.
이와 같이 하여 제작한 동박을, 유리 크로스 기재 BT (비스말레이미드·트리아진) 수지판에 적층 접착시키고, 이하의 항목에 대해 측정 또는 분석을 실시하였다.
(1) 가루 떨어짐의 관찰
가루 떨어짐은 관찰되지 않았다. 이 결과를 표 1 에 나타낸다.
(2) 상태 필 강도
상태 필 강도는 0.82 ㎏/㎝ 로 되어, 양호한 필 강도를 갖고 있었다. 이 결과를 표 1 에 나타낸다.
(3) 내염산성 시험
내염산성에 대해서는, 12 wt% 염산을 사용하여 60 ℃ 에서 90 분간 침지시킨 후의 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 로스 (Loss) 량은 20 % 이고, 후술하는 비교예에 비하여 로스 (Loss) 량은 적어 양호한 성질을 나타냈다. 이 결과를 표 1 에 나타낸다.
(4) 내황산 과수성 (황산 10 %, 과산화수소 2 %, 실온 : 30 ℃) 의 시험 결과
0.4 ㎜ 회로에서 실시하였다. 이 경우, 2 ㎛ 에칭한 경우에 대해 조사하였다. 로스 (Loss) 량을 % 로 나타낸 것이다. 이하, 동일하다. 이 결과를 표 1 에 나타낸다.
표 1 로부터 분명한 바와 같이, Loss 량은 15 % 로 많아, 내황산 과수성은 불량하였다.
이상으로부터, 본원 발명의 프린트 배선판용 동박은, 종래 양호한 것으로 여겨져 온 조화 처리의 둥그스름한 (구 형상) 돌기물 또는 덴드라이트 형상의 결정입경이 아니라, 동박의 적어도 일방의 면에, 침 형상의 미세한 조화 입자를 형성함으로써, 동박 자체의 수지와의 접착 강도를 높여 패키지용 기판에 대해, 파인 패턴 형성시의 약품 처리에 대해서도, 박리 강도를 크게 할 수 있게 되어, 파인 에칭을 가능하게 한 동박 및 그 제조 방법을 제공할 수 있다는 큰 효과를 갖는 것을 알 수 있다.
산업상 이용가능성
이상에서 나타낸 바와 같이, 본 발명은, 동박의 적어도 일방의 면에, 침 형상의 미세한 조화 입자를 형성함으로써, 동박 자체의 수지와의 접착 강도를 높여 패키지용 기판에 대해, 파인 패턴 형성시의 약품 처리에 대해서도, 박리 강도를 크게 할 수 있게 되어, 파인 에칭을 가능하게 한 동박 및 그 제조 방법을 제공할 수 있다는 큰 효과를 갖는다.
최근 인쇄 회로의 파인 패턴화 및 고주파화가 진행되는 가운데 인쇄 회로용 동박 (반도체 패키지 기판용 동박) 및 반도체 패키지 기판용 동박과 반도체 패키지용 수지를 접착하여 제작한 반도체 패키지용 기판으로서 매우 유효하다.
Claims (17)
- 일방의 면 및 타방의 면을 갖는 동박으로서, 상기 동박의 상기 일방의 면에, 평균의 입자 직경이 0.1 ~ 2.0 ㎛ 이고, 평균의 입자 길이인 세로와 평균의 입자 직경인 가로의 비가 1.5 이상이고, 상기 직경의 최소 직경과 최대 직경의 비가 1:1 ~ 1:1.2 이고, 선단이 동박으로부터 떨어지는 방향을 향한 침 형상의 미세한 구리의 조화 입자로 이루어지는 조화 처리층을 갖고, 상기 동박의 상기 타방의 면에 조화 처리층을 갖지 않고,
상기 조화 입자 중, 직경이 0.1 ∼ 2.0 ㎛ 인 범위 내라는 조건, 및, 입자 길이와 직경의 비가 1.5 이상이라는 조건 중 적어도 일방의 조건을 만족하지 않는 조화 입자의 비율이 5 % 이하인 것을 특징으로 하는 동박. - 일방의 면 및 타방의 면을 갖는 동박으로서, 상기 동박의 상기 일방의 면에, 평균의 입자 직경이 0.1 ~ 2.0 ㎛ 이고, 평균의 입자 길이인 세로와 평균의 입자 직경인 가로의 비가 3.0 이상이고, 상기 직경의 최소 직경과 최대 직경의 비가 1:1 ~ 1:1.2 이고, 선단이 동박으로부터 떨어지는 방향을 향한 침 형상의 미세한 구리의 조화 입자로 이루어지는 조화 처리층을 갖고, 상기 동박의 상기 타방의 면에 조화 처리층을 갖지 않고,
상기 조화 입자 중, 직경이 0.1 ∼ 2.0 ㎛ 인 범위 내라는 조건, 및, 입자 길이와 직경의 비가 1.5 이상이라는 조건 중 적어도 일방의 조건을 만족하지 않는 조화 입자의 비율이 5 % 이하인 것을 특징으로 하는 동박. - 제 1 항 또는 제 2 항에 있어서,
침 형상 조화 입자의 수가, 회로폭 10 ㎛ 중에 5 개 이상 존재하는 것을 특징으로 하는 동박. - 제 1 항 또는 제 2 항에 있어서,
침 형상 조화 입자의 수가, 회로폭 10 ㎛ 중에 10 개 이상 존재하는 것을 특징으로 하는 동박. - 제 1 항 또는 제 2 항에 있어서,
상기 조화 처리층 상에, 아연, 니켈, 구리, 인에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ녹 방지층, 당해 내열ㆍ녹 방지층 상에, 크로메이트 피막층 및 당해 크로메이트 피막층 상에, 실란 커플링제층을 구비하는 것을 특징으로 하는 동박. - 제 3 항에 있어서,
상기 조화 처리층 상에, 아연, 니켈, 구리, 인에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ녹 방지층, 당해 내열ㆍ녹 방지층 상에, 크로메이트 피막층, 및, 당해 크로메이트 피막층 상에 실란 커플링제층을 구비하는 것을 특징으로 하는 동박. - 제 4 항에 있어서,
상기 조화 처리층 상에, 아연, 니켈, 구리, 인에서 선택한 적어도 1 종류 이상의 원소를 함유하는 내열ㆍ녹 방지층, 당해 내열ㆍ녹 방지층 상에 크로메이트 피막층, 및, 당해 크로메이트 피막층 상에 실란 커플링제층을 구비하는 것을 특징으로 하는 동박. - 제 1 항 또는 제 2 항에 기재된 동박과 수지를 적층하여 제조한 적층체.
- 제 1 항 또는 제 2 항에 기재된 동박을 사용하여 제조한 프린트 배선판.
- 제 1 항 또는 제 2 항에 기재된 동박을 사용하여 제조한 반도체 패키지 기판.
- 제 1 항 또는 제 2 항에 기재된 동박을 사용하여 제조한 프린트 회로판.
- 제 11 항에 기재된 프린트 회로판을 사용하여 제조한 일렉트로닉스 디바이스.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078272 | 2009-03-27 | ||
JPJP-P-2009-078272 | 2009-03-27 | ||
PCT/JP2010/054224 WO2010110092A1 (ja) | 2009-03-27 | 2010-03-12 | プリント配線板用銅箔及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020137010634A Division KR20130054447A (ko) | 2009-03-27 | 2010-03-12 | 프린트 배선판용 동박 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170029648A KR20170029648A (ko) | 2017-03-15 |
KR102104161B1 true KR102104161B1 (ko) | 2020-04-23 |
Family
ID=42780785
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020177006093A KR102104161B1 (ko) | 2009-03-27 | 2010-03-12 | 프린트 배선판용 동박 및 그 제조 방법 |
KR1020117020739A KR20110126128A (ko) | 2009-03-27 | 2010-03-12 | 프린트 배선판용 동박 및 그 제조 방법 |
KR1020137010634A KR20130054447A (ko) | 2009-03-27 | 2010-03-12 | 프린트 배선판용 동박 및 그 제조 방법 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117020739A KR20110126128A (ko) | 2009-03-27 | 2010-03-12 | 프린트 배선판용 동박 및 그 제조 방법 |
KR1020137010634A KR20130054447A (ko) | 2009-03-27 | 2010-03-12 | 프린트 배선판용 동박 및 그 제조 방법 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP5406278B2 (ko) |
KR (3) | KR102104161B1 (ko) |
CN (1) | CN102362559B (ko) |
TW (1) | TWI479958B (ko) |
WO (1) | WO2010110092A1 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2012039285A1 (ja) * | 2010-09-24 | 2014-02-03 | Jx日鉱日石金属株式会社 | プリント配線板用銅箔の製造方法及びプリント配線板用銅箔 |
US9028972B2 (en) | 2010-09-27 | 2015-05-12 | Jx Nippon Mining & Metals Corporation | Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board and printed wiring board |
KR101999422B1 (ko) * | 2011-03-30 | 2019-07-11 | 제이엑스금속주식회사 | 인쇄 회로용 동박 |
CN102277605B (zh) * | 2011-08-12 | 2013-11-13 | 合肥铜冠国轩铜材有限公司 | 光面粗化电解铜箔的制造工艺 |
KR102059280B1 (ko) * | 2011-09-30 | 2019-12-24 | 제이엑스금속주식회사 | 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재 |
JP5204908B1 (ja) * | 2012-03-26 | 2013-06-05 | Jx日鉱日石金属株式会社 | キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板 |
KR20150060940A (ko) * | 2012-09-28 | 2015-06-03 | 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 | 캐리어 부착 동박 및 캐리어 부착 동박을 사용한 구리 피복 적층판 |
CN105142897B (zh) * | 2013-03-29 | 2018-09-28 | Jx日矿日石金属株式会社 | 附载体铜箔、印刷配线板、覆铜积层板、电子机器及印刷配线板的制造方法 |
JP5470487B1 (ja) * | 2013-05-29 | 2014-04-16 | Jx日鉱日石金属株式会社 | 銅箔、それを用いた半導体パッケージ用銅張積層体、プリント配線板、プリント回路板、樹脂基材、回路の形成方法、セミアディティブ工法、半導体パッケージ用回路形成基板及び半導体パッケージ |
TWI587757B (zh) * | 2013-09-20 | 2017-06-11 | Mitsui Mining & Smelting Co | Copper foil, copper foil with carrier foil, and copper clad laminate |
JP5901848B2 (ja) * | 2014-01-27 | 2016-04-13 | 三井金属鉱業株式会社 | 粗化処理銅箔、銅張積層板及びプリント配線板 |
WO2016158775A1 (ja) * | 2015-03-31 | 2016-10-06 | 三井金属鉱業株式会社 | 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板 |
WO2017018232A1 (ja) * | 2015-07-29 | 2017-02-02 | 三井金属鉱業株式会社 | 粗化処理銅箔、銅張積層板及びプリント配線板 |
JP6087028B1 (ja) * | 2015-09-30 | 2017-03-01 | 三井金属鉱業株式会社 | 粗化処理銅箔、銅張積層板及びプリント配線板 |
US10280501B2 (en) | 2015-09-30 | 2019-05-07 | Mitsui Mining & Smelting Co., Ltd. | Roughened copper foil, copper clad laminate, and printed circuit board |
KR102432584B1 (ko) | 2016-02-24 | 2022-08-12 | 에스케이넥실리스 주식회사 | 비전도성 고분자막과의 박리강도를 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름 |
TWI619852B (zh) * | 2017-02-24 | 2018-04-01 | 南亞塑膠工業股份有限公司 | 具近似橄欖球狀銅瘤的電解銅箔與線路板組件的製造方法 |
TWI619851B (zh) * | 2017-02-24 | 2018-04-01 | 南亞塑膠工業股份有限公司 | 具近似絨毛狀銅瘤的電解銅箔與線路板組件的製造方法 |
TWI764170B (zh) | 2019-06-19 | 2022-05-11 | 金居開發股份有限公司 | 微粗糙電解銅箔以及銅箔基板 |
JP7421208B2 (ja) * | 2019-12-24 | 2024-01-24 | 日本電解株式会社 | 表面処理銅箔及びその製造方法 |
WO2022153580A1 (ja) * | 2021-01-15 | 2022-07-21 | Jx金属株式会社 | 表面処理銅箔、銅張積層板及びプリント配線板 |
KR102495997B1 (ko) * | 2021-03-11 | 2023-02-06 | 일진머티리얼즈 주식회사 | 낮은 휨 변형을 갖는 저조도 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판 |
WO2023281759A1 (ja) * | 2021-07-09 | 2023-01-12 | Jx金属株式会社 | 表面処理銅箔、銅張積層板及びプリント配線板 |
CN114635168B (zh) * | 2022-02-21 | 2024-05-17 | 江东电子材料有限公司 | 一种瘤球针状低轮廓铜箔的制备技术 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042696A (ja) * | 2005-08-01 | 2007-02-15 | Furukawa Circuit Foil Kk | 積層回路基板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5515216A (en) * | 1978-07-20 | 1980-02-02 | Mitsui Anakonda Dohaku Kk | Printed circut copper foil and method of manufacturing same |
JP2717911B2 (ja) * | 1992-11-19 | 1998-02-25 | 日鉱グールド・フォイル株式会社 | 印刷回路用銅箔及びその製造方法 |
US5482784A (en) * | 1993-12-24 | 1996-01-09 | Mitsui Mining And Smelting Co., Ltd. | Printed circuit inner-layer copper foil and process for producing the same |
JP3476264B2 (ja) * | 1993-12-24 | 2003-12-10 | 三井金属鉱業株式会社 | プリント回路内層用銅箔およびその製造方法 |
TW317575B (ko) * | 1994-01-21 | 1997-10-11 | Olin Corp | |
JP2920083B2 (ja) * | 1995-02-23 | 1999-07-19 | 日鉱グールド・フォイル株式会社 | 印刷回路用銅箔及びその製造方法 |
KR100553840B1 (ko) * | 2003-05-29 | 2006-02-24 | 일진소재산업주식회사 | 인쇄회로기판용 동박의 제조 방법 |
JP4532322B2 (ja) * | 2005-03-30 | 2010-08-25 | 古河電気工業株式会社 | ビルトアップ基板内層用銅箔 |
-
2010
- 2010-03-12 KR KR1020177006093A patent/KR102104161B1/ko active IP Right Grant
- 2010-03-12 JP JP2011505978A patent/JP5406278B2/ja active Active
- 2010-03-12 KR KR1020117020739A patent/KR20110126128A/ko active Application Filing
- 2010-03-12 CN CN201080013439.8A patent/CN102362559B/zh active Active
- 2010-03-12 KR KR1020137010634A patent/KR20130054447A/ko active Application Filing
- 2010-03-12 WO PCT/JP2010/054224 patent/WO2010110092A1/ja active Application Filing
- 2010-03-23 TW TW099108438A patent/TWI479958B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042696A (ja) * | 2005-08-01 | 2007-02-15 | Furukawa Circuit Foil Kk | 積層回路基板 |
Also Published As
Publication number | Publication date |
---|---|
KR20130054447A (ko) | 2013-05-24 |
JP5406278B2 (ja) | 2014-02-05 |
WO2010110092A1 (ja) | 2010-09-30 |
TWI479958B (zh) | 2015-04-01 |
JPWO2010110092A1 (ja) | 2012-09-27 |
CN102362559A (zh) | 2012-02-22 |
TW201039702A (en) | 2010-11-01 |
KR20110126128A (ko) | 2011-11-22 |
CN102362559B (zh) | 2014-12-10 |
KR20170029648A (ko) | 2017-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102104161B1 (ko) | 프린트 배선판용 동박 및 그 제조 방법 | |
TWI452953B (zh) | Copper cladding for printed circuit boards and copper clad laminates for printed circuit boards | |
KR101871029B1 (ko) | 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판 | |
KR102059280B1 (ko) | 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재 | |
JP5512567B2 (ja) | プリント配線板用銅箔の製造方法 | |
KR101327565B1 (ko) | 반도체 패키지 기판용 동박 및 반도체 패키지용 기판 | |
JPWO2012039285A1 (ja) | プリント配線板用銅箔の製造方法及びプリント配線板用銅箔 | |
KR101344176B1 (ko) | 인쇄 회로 기판용 동박 및 인쇄 회로 기판용 동장 적층판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E90F | Notification of reason for final refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) |