Nothing Special   »   [go: up one dir, main page]

KR102056829B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102056829B1
KR102056829B1 KR1020130093235A KR20130093235A KR102056829B1 KR 102056829 B1 KR102056829 B1 KR 102056829B1 KR 1020130093235 A KR1020130093235 A KR 1020130093235A KR 20130093235 A KR20130093235 A KR 20130093235A KR 102056829 B1 KR102056829 B1 KR 102056829B1
Authority
KR
South Korea
Prior art keywords
clock signal
clock
horizontal
data
period
Prior art date
Application number
KR1020130093235A
Other languages
English (en)
Other versions
KR20150017228A (ko
Inventor
김영
전진영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130093235A priority Critical patent/KR102056829B1/ko
Priority to US14/313,222 priority patent/US9245473B2/en
Publication of KR20150017228A publication Critical patent/KR20150017228A/ko
Application granted granted Critical
Publication of KR102056829B1 publication Critical patent/KR102056829B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치는 클록 신호를 생성하는 클록 발진부, 상기 클록 신호에 대한 클록 신호 파라미터를 저장하는 레지스터, 및 상기 클록 신호 파라미터에 따라 1 수평 주기에 포함되는 상기 클록 신호의 수를 결정하고, 상기 1 수평 주기를 기준으로 복수의 화소에 연결되어 있는 복수의 데이터선에 복수의 데이터 신호를 인가하는 데이터 구동부를 포함한다. 데이터 신호의 주파수 정확도를 향상시킬 수 있다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 데이터 신호의 주파수 정확도를 향상시킬 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.
표시 장치는 복수의 화소에 연결되어 있는 복수의 주사선과 복수의 화소에 연결되어 있는 복수의 데이터선을 포함한다. 복수의 화소는 주사선과 데이터선의 교차점에 형성된다.
복수의 주사선에 게이트 온 전압의 주사 신호가 순차적으로 인가되고, 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터선에 데이터 신호가 인가되어 복수의 화소에 영상 데이터가 기입된다. 게이트 온 전압의 주사 신호와 데이터 신호의 동기가 정확히 맞아야 올바른 영상이 표시될 수 있다.
또한, 영상이 표시되는 프레임의 주파수와 한 프레임의 영상에 대응하는 데이터 신호의 주파수는 서로 일치하여야 한다. 프레임 주파수와 데이터 신호의 주파수가 일치하지 않는 경우 한 화면에 둘 이상의 영상이 표시되는 티어링(tearing) 현상이 발생할 수 있다. 이러한 티어링 현상에 의하여 한 화면에 2 프레임 이상의 데이터가 나누어 표시되며, 화소의 R, G, B 색이 다음 프레임의 데이터로 업데이트되어 다른 색상이 표시되는 점 노이즈와 같은 현상이 발생할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 데이터 신호의 주파수 정확도를 향상시킬 수 있는 표시 장치 및 그 구동 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 클록 신호를 생성하는 클록 발진부, 상기 클록 신호에 대한 클록 신호 파라미터를 저장하는 레지스터, 및 상기 클록 신호 파라미터에 따라 1 수평 주기에 포함되는 상기 클록 신호의 수를 결정하고, 상기 1 수평 주기를 기준으로 복수의 화소에 연결되어 있는 복수의 데이터선에 복수의 데이터 신호를 인가하는 데이터 구동부를 포함한다.
상기 데이터 구동부는 상기 1 수평 주기 간격으로 상기 복수의 데이터선에 상기 복수의 데이터 신호를 인가할 수 있다.
상기 클록 발진부는 정지 영상이 표시되는 경우에 상기 클록 신호를 생성할 수 있다.
상기 데이터 구동부는 동영상이 표시되는 경우에 메인 클록 신호를 수신하고, 상기 정지 영상이 표시되는 경우에 상기 메인 클록 신호 대신에 상기 클록 신호를 수신할 수 있다.
상기 클록 신호 파라미터는 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 1 수평 폭 단위로 지시하고, 상기 1 수평 폭은 상기 클록 신호를 2개 포함할 수 있다.
상기 클록 신호 파라미터는 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 지시할 수 있다.
상기 클록 신호 파라미터는 상기 복수의 데이터 신호를 출력하는 동기가 되는 프레임이 기준 프레임에 일치되도록 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 지시할 수 있다.
상기 클록 신호 파라미터는 10 비트일 수 있다.
본 발명의 다른 실시예에 따른 표시 장치의 구동 방법은 복수의 화소가 연결되어 있는 복수의 데이터선에 복수의 데이터 신호를 인가하기 위한 동기를 제공하는 클록 신호를 수신하는 단계, 상기 클록 신호에 대한 클록 신호 파라미터를 수신하는 단계, 상기 클록 신호 파라미터를 기반으로 1 수평 주기의 폭을 결정하는 단계, 및 상기 1 수평 주기 간격으로 상기 복수의 데이터선에 상기 복수의 데이터 신호를 출력하는 단계를 포함한다.
상기 클록 신호 파라미터는 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 1 수평 폭 단위로 지시하고, 상기 1 수평 폭은 상기 클록 신호를 2개 포함할 수 있다.
상기 클록 신호 파라미터는 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 지시할 수 있다.
상기 클록 신호 파라미터는 상기 복수의 데이터 신호를 출력하는 동기가 되는 프레임이 기준 프레임에 일치되도록 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 지시할 수 있다.
상기 클록 신호는 정지 영상이 표시되는 경우에 생성될 수 있다.
상기 클록 신호 파라미터를 레지스터에 미리 등록하는 단계를 더 포함할 수 있다.
상기 클록 신호 파라미터를 상기 레지스터에 미리 등록하는 단계는, 표시 장치의 수직 동기 신호를 검출하는 단계, 상기 수직 동기 신호를 이용하여 상기 표시 장치의 프레임 주기를 검출하는 단계, 상기 클록 신호의 주파수를 측정하는 단계, 및 상기 프레임에 포함된 1 수평 주기에 포함되는 상기 클록 신호의 수를 산출하는 단계를 포함할 수 있다.
상기 프레임 주기는 상기 수직 동기 신호의 주기와 동일할 수 있다.
데이터 신호의 주파수 정확도를 향상시킬 수 있으며, 이에 따라 표시 장치의 티어링 현상이나 점 노이즈 현상 등의 발생을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 한 프레임을 나타내는 파형도이다.
도 3은 본 발명의 일 실시예에 따른 레지스터에 등록되는 클록 신호의 파라미터를 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 레지스터에 클록 신호 파라미터를 등록하는 방법을 설명하기 위한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 레지스터에 클록 신호 파라미터를 등록하는 방법을 나타내는 흐름도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 신호 제어부(100), 주사 구동부(200), 데이터 구동부(300), 표시부(400), 레지스터(350) 및 클록 발진부(500)를 포함한다.
표시부(400)는 대략 행렬의 형태로 배열되는 복수의 화소(PX), 복수의 주사선(S1~Sn) 및 복수의 데이터선(D1~Dm)을 포함한다. 복수의 화소(PX)는 복수의 주사선(S1~Sn) 및 복수의 데이터선(D1~Dm)에 연결되어 있다. 복수의 주사선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다.
신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(R, G, B) 및 동기 신호를 수신한다. 영상 신호(R, G, B)는 복수의 화소의 휘도(luminance) 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 동기 신호는 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)를 포함한다.
신호 제어부(100)는 영상 신호(R, G, B), 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)에 따라 제1 구동 제어신호(CONT1), 제2 구동 제어신호(CONT2) 및 영상 데이터(DAT)를 생성한다. 신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(R, G, B)를 구분하고, 수평 동기 신호(Hsync)에 따라 주사선 단위로 영상 신호(R, G, B)를 구분하여 영상 데이터(DAT)를 생성한다. 신호 제어부(100)는 제1 구동 제어신호(CONT1)를 주사 구동부(200)에 전달한다. 신호 제어부(100)는 영상 데이터(DAT)를 제2 구동 제어신호(CONT2)와 함께 데이터 구동부(300)로 전달한다.
주사 구동부(200)는 복수의 주사선(S1~Sn)에 연결되고, 제1 구동 제어신호(CONT1)에 따라 복수의 주사 신호를 생성한다. 주사 구동부(200)는 복수의 주사선(S1~Sn)에 게이트 온 전압의 주사 신호를 순차적으로 인가할 수 있다.
데이터 구동부(300)는 복수의 데이터선(D1~Dm)에 연결되고, 제2 구동 제어신호(CONT2)에 따라 입력된 영상 데이터(DAT)를 샘플링 및 홀딩하고, 복수의 데이터선(D1~Dm)에 복수의 데이터 신호를 인가한다. 데이터 구동부(300)는 영상 데이터(DAT)의 샘플링 및 홀딩을 위한 메모리(미도시)를 구비할 수 있다. 데이터 구동부(300)는 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터선(D1~Dm)에 소정의 전압 범위를 갖는 데이터 신호를 인가한다. 예를 들어, 게이트 온 전압의 주사 신호가 1 수평 주기(1H) 간격으로 순차적으로 인가될 때, 데이터 구동부(300)는 복수의 데이터 신호를 복수의 데이터선(D1~Dm)에 1 수평 주기 간격으로 인가할 수 있다. 1 수평 주기는 수평 동기 신호(Hsync)의 주기와 동일하다.
클록 발진부(500)는 클록 신호(OSC_CLK)를 생성하여 데이터 구동부(300)에 전달한다. 클록 발진부(500)는 동영상이 표시되는 경우에 정지 상태를 유지하고 정지 영상이 표시되는 경우에 동작하여 클록 신호(OSC_CLK)를 생성할 수 있다. 클록 발진부(500)는 외부 장치로부터 정지 영상임을 지시하는 제어 신호를 전달받으면 클록 신호(OSC_CLK)를 생성하고, 동영상임을 지시하는 제어 신호를 전달받으면 클록 신호(OSC_CLK)의 생성을 중지할 수 있다.
레지스터(350)는 클록 발진부(500)에서 생성되는 클록 신호(OSC_CLK)에 대한 클록 신호 파라미터(CLK_para)를 저장하고, 클록 신호 파라미터(CLK_para)를 데이터 구동부(300)에 전달한다.
데이터 구동부(300)는 클록 발진부(500)에서 출력되는 클록 신호(OSC_CLK)를 수신하고, 클록 신호(OSC_CLK)에 동기되어 복수의 데이터선(D1~Dm)에 복수의 데이터 신호를 인가한다. 이때, 데이터 구동부(300)는 레지스터(350)에 저장되어 있는 클록 신호 파라미터(CLK_para)에 따라 1 수평 주기(1H)에 포함되는 클록 신호(OSC_CLK)의 수를 결정한다. 즉, 데이터 구동부(300)는 클록 신호 파라미터(CLK_para)에 따라 1 수평 주기의 폭을 결정한다. 데이터 구동부(300)는 1 수평 주기를 기준으로 데이터 신호를 복수의 데이터선(D1~Dm)에 인가한다.
한편, 데이터 구동부(300)는 동영상이 표시되는 경우에 메일 클록 신호(MCLK)를 수신하고, 메인 클록 신호(MCLK)에 동기되어 복수의 데이터선(D1~Dm)에 복수의 데이터 신호를 인가할 수 있다. 데이터 구동부(300)는 정지 영상이 표시되는 경우에 메인 클록 신호(MCLK) 대신에 클록 발진부(500)에서 출력되는 클록 신호(OSC_CLK)를 수신하고, 클록 신호(OSC_CLK)에 동기되어 복수의 데이터선(D1~Dm)에 복수의 데이터 신호를 인가할 수 있다.
이상에서, 클록 발진부(500) 및 레지스터(350)는 데이터 구동부(300)와 별개로 구성되는 것으로 설명하였으나, 클록 발진부(500) 및 레지스터(350)는 데이터 구동부(300)에 포함되어 구성될 수도 있다.
상술한 구동 장치(100, 200, 300, 350, 500) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시부(400) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 표시부(400)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착될 수 있다. 또는 구동 장치들(100, 200, 300, 350, 500)은 복수의 주사선(S1~Sn) 및 복수의 데이터선(D1~Dm)과 함께 표시부(400)에 집적될 수도 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 한 프레임을 나타내는 파형도이다.
도 2를 참조하면, 한 프레임은 하나의 영상이 표시되는 시간으로, 제1 포치 구간, 구동 구간 및 제2 포치 구간을 포함한다. 한 프레임은 수직 동기 신호(Vsync)에 의해 구분될 수 있다. 즉, 온 전압의 수직 동기 신호(Vsync)가 인가되는 시간 간격이 한 프레임이 될 수 있다. 수직 동기 신호(Vsync)가 온 전압으로 인가되는 폭(1 VLW)은 대략 1 내지 4 수평 주기가 될 수 있다.
이하, 온 전압은 로우 레벨 전압이고, 오프 전압은 하이 레벨 전압인 것으로 가정한다. 그리고 특별히 신호가 오프 전압이라고 언급되지 않는 경우는 그 신호가 온 전압인 것을 의미한다.
구동 구간은 게이트 온 전압의 주사 신호가 출력되고, 게이트 온 전압의 주사 신호에 대응하여 데이터 신호가 출력되어 복수의 화소에 데이터 신호가 입력되는 구간이다. 게이트 온 전압의 주사 신호는 1 수평 주기(1H) 간격으로 순차적으로 출력될 수 있다. 1 수평 주기(1H)는 온 전압의 수평 동기 신호(Hsync)가 인가되는 간격, 즉 수평 동기 신호(Hsync)의 주기에 해당한다.
제1 포치 구간은 앞선 프레임이 종료된 이후부터 현재 프레임의 구동 구간까지의 소정의 시간 간격이다. 제1 포치 구간은 13 수평 주기로 설정될 수 있다.
제2 포치 구간은 현재 프레임의 구동 구간이 종료된 이후부터 다음 프레임까지의 소정의 시간 간격이다. 제2 포치 구간은 3 수평 주기로 설정될 수 있다.
여기서, 제1 포치 구간 및 제2 포치 구간의 시간 폭은 프레임 주기, 표시 장치(10)에 포함되는 주사선(S1~Sn)의 개수 등에 따라 다양하게 조절될 수 있다.
1 수평 주기(1H)에는 1 수평 로우 폭(1HLW) 및 1 수평 하이 폭(1HHW)이 포함된다. 1 수평 로우 폭(1HLW)은 수평 동기 신호(Hsync)가 온 전압으로 인가되는 시간을 의미한다. 1 수평 하이 폭(1HHW)은 수평 동기 신호(Hsync)가 오프 전압으로 인가되는 시간을 의미한다.
1 수평 로우 폭(1HLW)에는 4개의 클록 신호(OSC_CLK)가 포함될 수 있다. 제1 수평 하이 폭에는 복수의 클록 신호(OSC_CLK)가 포함된다. 1 클록 신호 시간(1 OSC_CLK)는 온 전압의 클록 신호(OSC_CLK)가 인가된 후 다시 온 전압의 클록 신호(OSC_CLK)가 인가되기 전까지의 시간 간격에 해당한다. 1 수평 폭(1HW)은 2 클록 신호 시간(2 OSC_CLK)으로 정의된다. 즉, 1 수평 폭(1HW)에는 2개의 클록 신호(OSC_CLK)가 포함된다. 1 수평 폭(1HW)은 데이터 구동부(300)에서 이용 가능한 최소 클록 단위일 수 있다.
이때, 제1 수평 하이 폭(1HHW)에 포함되는 클록 신호(OSC_CLK)의 개수는 클록 신호 파라미터(CLK_para)에 의해 결정될 수 있다. 즉, 클록 신호 파라미터(CLK_para)는 1 수평 주기(1H)에 포함되는 클록 신호(OSC_CLK)의 개수를 지시한다. 제1 수평 하이 폭(1HHW)에 포함되는 클록 신호(OSC_CLK)의 개수는 1 수평 폭(1HW) 단위로 조절될 수 있으며, 이때 클록 신호 파라미터(CLK_para)는 1 수평 주기(1H)에 포함되는 클록 신호(OSC_CLK)의 개수를 1 수평 폭(1HW) 단위로 지시할 수 있다. 즉, 클록 신호 파라미터(CLK_para)는 1 수평 주기(1H)에 포함되는 1 수평 폭(HW)의 개수를 지시할 수 있다.
예를 들어, 1920개의 주사선을 갖는 표시 장치(10)의 프레임의 주파수가 60Hz이라고 하자. 이는 1초에 60개의 영상이 표시되는 것을 의미한다. 프레임 주기는 1/60Hz = 16.67ms가 된다. 제1 포치 구간은 13 수평 주기이고, 구동 구간은 1920 수평 주기이고, 제2 포치 구간은 3 수평 주기이므로, 한 프레임에는 13+1920+3 = 1936 수평 주기를 갖는다. 1 수평 주기(1H)는 16.67ms/1936 = 8.61us가 된다.
클록 신호(OSC_CLK)의 기준 주파수가 75.8Mhz라고 할 때, 1 클록 신호 시간(1 OSC_CLK)은 1/75.8Mhz = 13.193ns가 된다. 1 수평 폭(1HW)은 26.4ns가 된다. 1 수평 주기(1H)에는 8.61us / 26.4ns = 326 개의 수평 폭(HW)이 포함된다. 즉, 1 수평 주기(1H)에는 652개의 클록 신호(OSC_CLK)가 포함된다.
클록 발진부(500)가 기준 주파수 75.8Mhz로 클록 신호(OSC_CLK)를 출력하는 경우에 레지스터(350)에는 저장되어 있는 클록 신호 파라미터(CLK_para)는 1 수평 주기(1H)에 포함되는 1 수평 폭(1HW)의 개수를 326개로 지시할 수 있다. 또는 클록 신호 파라미터(CLK_para)는 1 수평 주기(1H)에 포함되는 클록 신호(OSC_CLK)의 개수를 652개로 지시할 수 있다.
한편, 클록 발진부(500)의 주파수는 공정 편차로 인하여 대략 7%의 산포를 가지게 된다. 클록 발진부(500)의 주파수는 대략 70.8Mhz 내지 81.1Mhz로 나타날 수 있다.
예를 들어, 기준 주파수가 75.8Mhz인 클록 발진부(500)가 공정 편차로 인하여 그 주파수가 70.8Mhz가 되었다고 하자. 1 클록 신호 시간(1 OSC_CLK)은 1/70.8Mhz = 14.14ns가 되고, 1 수평 폭(1HW)은 28.2ns가 된다. 1 수평 주기(1H)에 포함되는 1 수평 폭(1HW)의 개수를 326개로 정해지는 경우, 1 수평 주기(1H)는 28.2ns×326 = 9.21us가 되고, 기준의 1 수평 주기(1H) 8.61us 보다 0.6us 만큼 길어진다. 이때, 프레임 주기는 9.21us×1936 = 17.83ms가 되고, 프레임 주파수는 56.1Hz가 된다.
이는 기준 프레임 주기 16.67ms, 기준 프레임 주파수 60Hz와 차이가 발생하는 것이다. 신호 제어부(100)는 기준 프레임 주파수 60Hz에 따라 생성된 영상 데이터(DAT)를 데이터 구동부(300)에 전달하는데 반해, 데이터 구동부(300)가 프레임 주파수는 56.1Hz에 따라 구동하게 되면 기준 프레임 주파수와 데이터 신호의 주파수 불일치에 의해 티어링 현상, 점 노이즈 현상 등이 발생할 수 있다.
제안하는 바와 같이, 레지스터(350)에 클록 발진부(500)의 주파수 70.8Mhz에 대응하여 클록 신호 파라미터(CLK_para)가 1 수평 주기(1H)에 포함되는 1 수평 폭(1HW)의 개수를 305개로 지시하게 되면, 1 수평 주기(1H)는 28.2ns×305 = 8.60us 가 된다. 프레임 주기는 8.60us×1936 = 16.65ms가 되고, 프레임 주파수는 60Hz가 된다. 여기서 프레임 주기 및 프레임 주파수는 데이터 구동부(300)가 데이터 신호를 출력하는 동기가 된다.
이와 같이, 클록 발진부(500)의 주파수가 기준 주파수와 차이가 나더라도, 클록 신호(OSC_CLK)를 이용하여 생성되는 프레임 주기 및 프레임 주파수는 기준 프레임 주기 16.67ms 및 기준 프레임 주파수 60Hz와 거의 동일하게 된다. 즉, 클록 신호 파라미터(CLK_para)는 데이터 신호를 출력하는 동기가 되는 프레임이 기준 프레임에 일치되도록 1 수평 주기에 포함되는 클록 신호(OSC_CLK)의 수를 지시한다.
도 3은 본 발명의 일 실시예에 따른 레지스터에 등록되는 클록 신호 파라미터를 나타내는 블록도이다.
도 3을 참조하면, 클록 신호 파라미터(CLK_para)는 10 비트로 마련될 수 있다. 클록 신호 파라미터(CLK_para)가 1 수평 주기(1H)에 포함되는 1 수평 폭(1HW)의 개수를 지시할 때, 10 비트의 클록 신호 파라미터(CLK_para)는 1 수평 주기(1H)에 포함되는 1 수평 폭(1HW)의 개수를 1~1024개로 지시할 수 있다. 또는 클록 신호 파라미터(CLK_para)가 1 수평 주기(1H)에 포함되는 클록 신호(OSC_CLK)의 개수를 지시할 때, 10 비트의 클록 신호 파라미터(CLK_para)는 1 수평 주기(1H)에 포함되는 클록 신호(OSC_CLK)의 개수를 1~1024개로 지시할 수 있다.
예를 들어, 1 수평 주기(1H)에 포함되는 1 수평 폭(1HW)의 개수가 305개인 경우, 클록 신호 파라미터(CLK_para)는 '0100110001'로 표현될 수 있다.
클록 신호 파라미터(CLK_para)의 비트수는 하나의 예시이며, 클록 신호 파라미터(CLK_para)의 비트수가 다양하게 정해질 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 흐름도이다.
도 4를 참조하면, 데이터 구동부(300)는 클록 발진부(500)로부터 클록 신호(OSC_CLK)를 수신한다(S110). 클록 신호(OSC_CLK)는 복수의 화소가 연결되어 있는 복수의 데이터선(D1~Dm)에 복수의 데이터 신호를 인가하기 위한 동기를 제공한다. 클록 신호(OSC_CLK)는 정지 영상이 표시되는 경우에 데이터 구동부(300)에 제공될 수 있다.
데이터 구동부(300)는 레지스터(350)로부터 클록 신호(OSC_CLK)에 대한 클록 신호 파라미터(CLK_para)를 수신한다(S120). 클록 신호 파라미터(CLK_para)는 1 수평 주기(1H)에 포함되는 클록 신호(OSC_CLK) 또는 수평 폭(HW)의 수를 지시한다.
데이터 구동부(300)는 클록 신호 파라미터(CLK_para)를 기반으로 1 수평 주기(1H)의 폭을 결정한다(S130). 예를 들어, 주파수가 70.8Mhz인 클록 발진부(500)의 클록 신호(OSC_CLK)에 대한 클록 신호 파라미터(CLK_para)가 1 수평 주기(1H)에 포함되는 1 수평 폭(1HW)의 개수를 305개로 지시하게 되면, 1 수평 주기(1H)의 폭은 8.60us로 결정된다.
데이터 구동부(300)는 한 프레임에 포함된 구동 구간에서 1 수평 주기 간격으로 복수의 데이터선(D1~Dm)에 복수의 데이터 신호를 출력한다(S140).
레지스터(350)에 클록 발진부(500)의 주파수에 대응하여 클록 신호 파라미터(CLK_para)가 1 수평 주기(1H)에 포함되는 1 수평 폭(1HW)의 개수를 지시하게 되고, 데이터 구동부(300)가 클록 신호 파라미터(CLK_para)를 기반으로 결정된 1 수평 주기(1H)에 따라 데이터 신호를 출력한다. 이에 따라, 공정 편차로 인하여 클록 발진부(500)의 주파수가 기준 주파수와 차이가 나더라도 클록 신호(OSC_CLK)를 이용하여 생성되는 프레임 주기 및 프레임 주파수는 기준 프레임 주기 16.67ms 및 기준 프레임 주파수 60Hz와 거의 동일하게 되고, 기준 프레임 주파수와 데이터 신호의 주파수 불일치에 의해 티어링 현상, 점 노이즈 현상 등이 발생하는 것을 방지할 수 있다.
이와 같이, 클록 신호 파라미터(CLK_para)는 복수의 데이터 신호를 출력하는 동기가 되는 프레임이 기준 프레임에 일치되도록 1 수평 주기에 포함되는 클록 신호(OSC_CLK)의 수를 지시한다.
이제, 도 5 및 6을 참조하여 레지스터(350)에 클록 신호 파라미터(CLK_para)를 등록하는 방법에 대하여 설명한다.
도 5는 본 발명의 일 실시예에 따른 레지스터에 클록 신호 파라미터를 등록하는 방법을 설명하기 위한 블록도이다. 도 6은 본 발명의 일 실시예에 따른 레지스터에 클록 신호 파라미터를 등록하는 방법을 나타내는 흐름도이다.
도 5 및 6을 참조하면, 표시 장치(10)의 레지스터(350)에 클록 신호 파라미터(CLK_para)가 등록되는 과정은 클록 신호 검사 장치(20)를 통해 이루어 질 수 있다. 클록 신호 검사 장치(20)는 표시 장치(10)의 생산 공정상에서 표시 장치(10)의 불량을 검사하는 검사 장치이거나 클록 발진부(500)의 생산 공정상에서 클록 발진부(500)의 성능을 검사하는 검사 장치일 수 있다.
클록 신호 검사 장치(20)는 표시 장치(10)의 수직 동기 신호(Vsync)를 검출한다(S210). 주기적으로 출력되는 수직 동기 신호(Vsync)의 출력 간격을 측정하여 수직 동기 신호(Vsync)의 주기가 검출될 수 있다.
수직 동기 신호(Vsync)의 주기는 프레임의 주기와 동일하므로, 수직 동기 신호(Vsync)를 이용하여 표시 장치(10)의 프레임 주기가 검출될 수 있다(S220). 즉, 수직 동기 신호(Vsync)를 복수 회 측정하고, 수직 동기 신호(Vsync)의 출력 간격을 측정하여 프레임의 주기가 검출될 수 있다. 프레임 주기는 수직 동기 신호(Vsync)의 주기가 된다. 예를 들어, 1초에 수직 동기 신호(Vsync)가 60개 출력되는 경우, 프레임의 주파수는 60Hz가 되고, 프레임 주기는 1/60Hz = 16.67ms 가 된다.
클록 신호 검사 장치(20)는 클록 발진부(500)에서 출력되는 클록 신호(OSC_CLK)의 주파수를 측정한다(S230). 클록 신호(OSC_CLK)의 주파수는 1초당 클록 신호(OSC_CLK)의 개수로 측정될 수 있다.
클록 신호 검사 장치(20)는 1 수평 주기(1H)에 포함되는 클록 신호(OSC_CLK)의 개수를 산출한다(S240). 예를 들어, 프레임 주기가 16.67ms, 클록 신호(OSC_CLK)의 주파수가 75.8Mhz로 검출되었다고 하자. 한 프레임에 1936 수평 주기가 포함될 때, 1 수평 주기(1H)는 16.67ms/1936 = 8.61us가 된다. 1 클록 신호 시간(1 OSC_CLK)은 1/75.8Mhz = 13.193ns가 된다. 1 수평 폭(1HW)은 26.4ns가 된다. 1 수평 주기(1H)에는 8.61us / 26.4ns = 326 개의 수평 폭(HW)이 포함된다. 즉, 1 수평 주기(1H)에는 652개의 클록 신호(OSC_CLK)가 포함된다.
클록 신호 검사 장치(20)는 1 수평 주기(1H)에 포함되는 클록 신호(OSC_CLK)의 개수 또는 1 수평 주기(1H)에 포함되는 수평 폭(HW)의 개수를 지시하는 클록 신호 파라미터(OSC_CLK)를 생성하여 레지스터(350)에 등록한다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 표시 장치
20 : 클록 신호 검사 장치
100 : 신호 제어부
200 : 주사 구동부
300 : 데이터 구동부
350 : 레지스터
400 : 표시부
500 : 클록 발진부

Claims (16)

  1. 클록 신호를 생성하는 클록 발진부;
    상기 클록 신호에 대한 클록 신호 파라미터를 저장하는 레지스터; 및
    상기 클록 신호 파라미터에 따라 1 수평 주기에 포함되는 상기 클록 신호의 수를 결정하고, 상기 1 수평 주기를 기준으로 복수의 화소에 연결되어 있는 복수의 데이터선에 복수의 데이터 신호를 인가하는 데이터 구동부를 포함하고,
    표시 장치의 수직 동기 신호로부터 상기 표시 장치의 프레임 주기를 검출하고, 상기 클록 신호의 주파수를 측정하여 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 산출하여 생성된 상기 클록 신호 파라미터가 상기 레지스터에 저장되는 표시 장치.
  2. 제1 항에 있어서,
    상기 데이터 구동부는 상기 1 수평 주기 간격으로 상기 복수의 데이터선에 상기 복수의 데이터 신호를 인가하는 표시 장치.
  3. 제1 항에 있어서,
    상기 클록 발진부는 정지 영상이 표시되는 경우에 상기 클록 신호를 생성하는 표시 장치.
  4. 제3 항에 있어서,
    상기 데이터 구동부는 동영상이 표시되는 경우에 메인 클록 신호를 수신하고, 상기 정지 영상이 표시되는 경우에 상기 메인 클록 신호 대신에 상기 클록 신호를 수신하는 표시 장치.
  5. 제1 항에 있어서,
    상기 클록 신호 파라미터는 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 1 수평 폭 단위로 지시하고, 상기 1 수평 폭은 상기 클록 신호를 2개 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 클록 신호 파라미터는 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 지시하는 표시 장치.
  7. 제1 항에 있어서,
    상기 클록 신호 파라미터는 상기 복수의 데이터 신호를 출력하는 동기가 되는 프레임이 기준 프레임에 일치되도록 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 지시하는 표시 장치.
  8. 제1 항에 있어서,
    상기 클록 신호 파라미터는 10 비트인 표시 장치.
  9. 복수의 화소가 연결되어 있는 복수의 데이터선에 복수의 데이터 신호를 인가하기 위한 동기를 제공하는 클록 신호를 수신하는 단계;
    표시 장치의 수직 동기 신호를 검출하고, 상기 수직 동기 신호를 이용하여 상기 표시 장치의 프레임 주기를 검출하고, 상기 클록 신호의 주파수를 측정하고, 1 수평 주기에 포함되는 상기 클록 신호의 수를 산출하여 클록 신호 파라미터를 레지스터에 미리 등록하는 단계;
    상기 클록 신호에 대한 상기 클록 신호 파라미터를 수신하는 단계;
    상기 클록 신호 파라미터를 기반으로 상기 1 수평 주기의 폭을 결정하는 단계; 및
    상기 1 수평 주기 간격으로 상기 복수의 데이터선에 상기 복수의 데이터 신호를 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  10. 제9 항에 있어서,
    상기 클록 신호 파라미터는 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 1 수평 폭 단위로 지시하고, 상기 1 수평 폭은 상기 클록 신호를 2개 포함하는 표시 장치의 구동 방법.
  11. 제9 항에 있어서,
    상기 클록 신호 파라미터는 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 지시하는 표시 장치의 구동 방법.
  12. 제9 항에 있어서,
    상기 클록 신호 파라미터는 상기 복수의 데이터 신호를 출력하는 동기가 되는 프레임이 기준 프레임에 일치되도록 상기 1 수평 주기에 포함되는 상기 클록 신호의 수를 지시하는 표시 장치의 구동 방법.
  13. 제9 항에 있어서,
    상기 클록 신호는 정지 영상이 표시되는 경우에 생성되는 표시 장치의 구동 방법.
  14. 삭제
  15. 삭제
  16. 제9 항에 있어서,
    상기 프레임 주기는 상기 수직 동기 신호의 주기와 동일한 표시 장치의 구동 방법.
KR1020130093235A 2013-08-06 2013-08-06 표시 장치 및 그 구동 방법 KR102056829B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130093235A KR102056829B1 (ko) 2013-08-06 2013-08-06 표시 장치 및 그 구동 방법
US14/313,222 US9245473B2 (en) 2013-08-06 2014-06-24 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130093235A KR102056829B1 (ko) 2013-08-06 2013-08-06 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20150017228A KR20150017228A (ko) 2015-02-16
KR102056829B1 true KR102056829B1 (ko) 2019-12-18

Family

ID=52448211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130093235A KR102056829B1 (ko) 2013-08-06 2013-08-06 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US9245473B2 (ko)
KR (1) KR102056829B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6551724B2 (ja) * 2015-01-20 2019-07-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 液晶表示用の極性反転制御装置、液晶表示装置、その駆動方法及び駆動プログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055666A (ja) 2000-08-11 2002-02-20 Fujitsu General Ltd 映像表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330812B2 (ja) * 1996-03-22 2002-09-30 シャープ株式会社 マトリックス型表示装置およびその駆動方法
US20020008661A1 (en) 2000-07-20 2002-01-24 Mccall Hiram Micro integrated global positioning system/inertial measurement unit system
KR100365497B1 (ko) * 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
US6985141B2 (en) * 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
JP2003066911A (ja) * 2001-08-22 2003-03-05 Fujitsu Display Technologies Corp 表示装置および表示方法
KR100839324B1 (ko) 2001-10-23 2008-06-17 마쯔시다덴기산교 가부시키가이샤 액정표시장치와 그 구동방법
JP3704121B2 (ja) * 2002-11-28 2005-10-05 Ｎｅｃディスプレイソリューションズ株式会社 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法
KR100808315B1 (ko) * 2004-02-20 2008-02-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치
KR100997477B1 (ko) * 2004-04-29 2010-11-30 삼성에스디아이 주식회사 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치
JP2006338139A (ja) * 2005-05-31 2006-12-14 Seiko Epson Corp 基準クロック生成回路、電源回路、駆動回路及び電気光学装置
JP4329780B2 (ja) * 2006-05-01 2009-09-09 セイコーエプソン株式会社 液晶装置の駆動方法及び液晶装置並びに電子機器
KR101393629B1 (ko) * 2007-01-17 2014-05-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101422146B1 (ko) * 2007-08-08 2014-07-23 삼성디스플레이 주식회사 구동장치, 이를 갖는 액정표시장치 및 액정표시장치의구동방법
KR101427591B1 (ko) * 2007-12-21 2014-08-08 삼성디스플레이 주식회사 데이터 구동회로, 이를 포함하는 디스플레이장치 및 그제어방법
KR101498230B1 (ko) * 2008-09-17 2015-03-05 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
JP5453038B2 (ja) * 2008-11-25 2014-03-26 株式会社ジャパンディスプレイ 表示装置の電源回路及びそれを用いた表示装置
KR20110064775A (ko) 2009-12-09 2011-06-15 서광전기통신공사(주) 가공전선의 전선 결선을 위한 복합슬리브
WO2011104946A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 液晶パネルの駆動方法と液晶表示装置
WO2012099025A1 (ja) * 2011-01-20 2012-07-26 シャープ株式会社 表示装置およびその駆動方法、プログラムならびに記録媒体
US20140347334A1 (en) * 2011-09-15 2014-11-27 Sharp Kabushiki Kaisha Display device, production method for display device, and production device for display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055666A (ja) 2000-08-11 2002-02-20 Fujitsu General Ltd 映像表示装置

Also Published As

Publication number Publication date
US9245473B2 (en) 2016-01-26
KR20150017228A (ko) 2015-02-16
US20150042627A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
KR101432718B1 (ko) 타이밍 콘트롤러, 그의 에러 검출 방법 및 이를 구비하는표시 장치
US20080218232A1 (en) Timing controller, display device including timing controller, and signal generation method used by display device
EP1998315B1 (en) Resolution detecting circuit and method thereof
KR101332484B1 (ko) 타이밍 콘트롤러와 이를 이용한 표시장치, 및 그 타이밍 콘트롤러의 구동방법
US10650726B2 (en) Timing controller, display apparatus having the same and signal processing method thereof
KR100744135B1 (ko) 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법
US9691316B2 (en) Display device capable of clock synchronization recovery
KR101607155B1 (ko) 표시 장치 및 이의 구동 방법
US9947286B2 (en) Display driving apparatus and method for driving display apparatus
CN105243966A (zh) 一种图像显示装置及图像显示方法
US20120013592A1 (en) Display device and method for manufacturing the same
KR20130090616A (ko) 표시 장치 및 그 구동 방법
KR102133225B1 (ko) 픽셀 데이터 모니터링 장치 및 방법과 이를 채용한 표시 시스템
KR102056829B1 (ko) 표시 장치 및 그 구동 방법
KR20160055613A (ko) 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
US20090033650A1 (en) Video processing method, video display device and its timing controller
CN107295407B (zh) 用于确定vbo信号的故障来源的装置
US11763729B2 (en) Signal processing method and devices, and display apparatus
KR20150047964A (ko) 표시 장치 및 그 구동 방법
KR102243676B1 (ko) 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치
KR20130131673A (ko) 표시 패널 구동 방법, 이를 수행하기 위한 구동 장치 및 이 구동 장치를 포함하는 표시 장치
US20150269909A1 (en) Display drive device, display drive system, integrated circuit device, and display drive method
KR20160092146A (ko) 표시패널 및 이를 포함하는 표시장치
US20230315377A1 (en) Display control method and display device
US20240221597A1 (en) Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant