Nothing Special   »   [go: up one dir, main page]

KR102010232B1 - 광 센서, 그 신호 판독방법, 고체촬상장치 및 그 신호 판독방법 - Google Patents

광 센서, 그 신호 판독방법, 고체촬상장치 및 그 신호 판독방법 Download PDF

Info

Publication number
KR102010232B1
KR102010232B1 KR1020177016549A KR20177016549A KR102010232B1 KR 102010232 B1 KR102010232 B1 KR 102010232B1 KR 1020177016549 A KR1020177016549 A KR 1020177016549A KR 20177016549 A KR20177016549 A KR 20177016549A KR 102010232 B1 KR102010232 B1 KR 102010232B1
Authority
KR
South Korea
Prior art keywords
pixel
signal
switch
charge
capacity
Prior art date
Application number
KR1020177016549A
Other languages
English (en)
Other versions
KR20170085102A (ko
Inventor
시게토시 스가와
리히토 쿠로다
순이치 와카시마
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Publication of KR20170085102A publication Critical patent/KR20170085102A/ko
Application granted granted Critical
Publication of KR102010232B1 publication Critical patent/KR102010232B1/ko

Links

Images

Classifications

    • H04N5/374—
    • H01L21/8234—
    • H01L27/088—
    • H01L27/146—
    • H01L29/78—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
    • H10F39/1865—Overflow drain structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

[과제] 본 발명의 과제의 하나는, 산업의 한층 더 발전이나 보다 안심·안전한 사회의 실현에 많이 공헌하는 광 센서와 고체촬상장치 및 그것들의 신호 판독방법 구동을 제공하는 것이다. [해결 수단] 본 발명의 해결 수단의 하나는, 수광소자와 전하를 축적하는 축적 용량과, 상기 수광소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를, 갖는 광 센서에 있어서, 상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량이며, 상기 전송 스위치는, 비LDD·MOS트랜지스터이며, 또한 그 드레인 영역에 있어서의 불순물 농도의 50%감소의 농도인 비LDD·MOS트랜지스터로 한 것이다.

Description

광 센서, 그 신호 판독방법, 고체촬상장치 및 그 신호 판독방법{OPTICAL SENSOR, SIGNAL READING METHOD THEREFOR, SOLID-STATE IMAGING DEVICE, AND SIGNAL READING METHOD THEREFOR}
본 발명은, 광 센서 및 그 신호 판독방법 및 고체촬상장치 및 그 신호 판독방법에 관한 것이다.
과학기술의 진전, 네트 사회의 침투에 따라, 광 센서나 고체촬상장치의 수요는 비약적으로 확대하고 있다. 한편으로, 고감도·고속·넓은 다이내믹 레인지·넓은 광파장 대역 대응의 광 센서나 정지 화상·동화상 대응의 고체촬상장치는 신시장 개척의 필수 아이템으로서 시장보다 강하게 요구되고 있다. 특히, 다이내믹 레인지의 보다 넓은 광 센서나 고체촬상장치는, 의료용·의약·건강·간호의 시장, 라이프 사이언스 시장, 안심·안전사회형성에 필수적인 방재·방범시장등에서 갈망되고 있다.
다이내믹 레인지의 넓은 광 센서·고체촬상장치의 예로서는, 예를 들면, 특허문헌1에 기재되어 있다.
특허문헌 1: 일본 특허공개2005-328493호 공보
그러나, 특허문헌1에 기재된 광 센서·고체촬상장치는, 확실히, 종전의 것에 비교해서 넓은 다이내믹 레인지를 갖고 있지만, 다이내믹 레인지의 확대 영역은, 고조도측이며, 저조도측은, 종전의 영역을 나오지 않고 있다. 따라서, 미광량 영역에서의 대응도 요구되는 것이 있는 시장대응이 미개척으로 되어 있다. 그 때문에, 산업의 한층 더 발전이나, 보다 안심·안전한 사회의 실현이 여전히 국제사회에 있어서의 큰 과제다.
본 발명은, 상기한 점을 감안하여 이루어진 것으로, 그 주된 목적은, 산업의 한층 더 발전이나 보다 안심·안전한 사회의 실현에 많이 공헌하는 광 센서와 고체촬상장치 및 그것들의 신호 판독방법 구동을 제공하는 것이다.
본 발명의 다른 목적은, 일 광자로부터 검출이 가능한 넓은 다이내믹 레인지 성능을 갖춘 광 센서와 고체촬상장치 및 그것들의 신호 판독방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 일 광자 광량영역으로부터 고조도 광량영역까지의 다이내믹 레인지를 구비한, 고감도·고속·넓은 광 파장대역 대응의 광 센서와 고체촬상장치 및 그것들의 그 신호 판독방법을 제공하는 것이다.
본 발명의 더욱 또 하나의 다른 목적은, 일 광자 검출이 가능한 고감도 성능과 충분한 고포화 성능을 양립한 광범의 다이내믹 레인지 성능을 갖춘, 고감도·고속·넓은 광 파장대역 대응의 광 센서와 고체촬상장치 및 그것들의 신호 판독방법을 제공하는 것이다.
본 발명은 상기한 점을 감안해 예의 노력해서 연구 개발한 결과 이루어진 것이고, 그 특징의 하나는, 수광소자와 전하를 축적하는 축적 용량과 상기 수광소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를 갖는 광 센서에 있어서, 상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량이며, 상기 전송 스위치는, 비LDD·MOS트랜지스터이며, 또한 그 드레인 영역에 있어서의 불순물의 농도는, 1×1020개/cm3이하인 광 센서에 있다.
본 발명의 다른 특징은, 수광소자(PD), 전송용의 스위치(T), 오버플로용의 스위치(S), 리셋트용의 스위치(R)가 이 순서로 직렬로 결선되어 있고, 상기 전송 스위치(T)와 상기 스위치(S)와의 사이의 결선에 결선된 플로팅 디퓨전 용량(CFD)과 소스 폴로워형의 스위치(SF)와, 상기 스위치(S)와 상기 리셋트 스위치(R)와의 사이의 결선에 결선된 횡형 오버플로 축적 용량(CLOFIC)을 갖고, 상기 소스 폴로워형의 스위치(SF)는, MOS트랜지스터이며, 상기 전송 스위치(T)는, 드레인 영역의 불순물 농도가, 상기 소스 폴로워형의 스위치(SF)의 소스 영역의 불순물 농도의 50％감소의 농도인 비LDD·MOS트랜지스터인 광 센서에 있다.
본 발명의 또 다른 특징은, 수광소자와 전하를 축적하는 축적 용량과 상기 수광소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치와 화소신호 출력선을, 화소마다 갖고, 상기 화소신호 출력선에 신호 판독 경로가 접속되어 있고,
상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량이며, 상기 전송 스위치는, 비LDD·MOS트랜지스터이며, 또한 그 드레인 영역에 있어서의 불순물의 농도는, 1×1020개/cm3이하이며,
상기 신호 판독 경로에는, 상기 플로팅 디퓨전 용량에 의해 전하전압변환된 제1의 화소출력 신호와, 상기 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량을 결합해서 전하전압변환된 제2의 화소출력 신호가, 입력되고,
상기 제1의 화소출력 신호는 상기 신호 판독 경로에 있어서 1보다 큰 증폭률의 앰프의 적어도 1개를 구비하는 복수의 앰프에 의해 증폭되는, 광 센서에 있다.
본 발명의 더욱 또 하나의 다른 특징은, 수광소자와 전하를 축적하는 축적 용량과 상기 수광소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를 갖고, 상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량이며, 상기 전송 스위치는, 비LDD·MOS트랜지스터이며, 또한 그 드레인 영역에 있어서의 불순물의 농도는, 1×1020개/cm3이하인 화소부가 평면적으로 배치되어 있는 화소열부와,
상기 화소열부가 순차 결선되어 있는 화소신호 출력선과,
상기 화소신호 출력선의 상기 화소열부의 배열 최후의 화소부가 결선되어 있는 위치보다 하류의 위치에서 상기 화소신호 출력에 결선되어 있는 신호 판독 경로부를 갖고,
상기 신호 판독 경로부는 복수의 신호 경로를 갖고, 해당 복수의 신호 경로의 적어도 2개의 신호 경로에는 증폭률이 다른 증폭 기능이 각기 구비되어 있고, 상기 증폭 기능의 적어도 1개가, 증폭률이 1보다 큰, 멀티 화소의 광 센서에 있다.
본 발명의 한층 더 다른 또 하나의 특징은, 수광소자와 전하를 축적하는 축적 용량과 상기 수광소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를, 화소부마다 갖고,
상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량이며, 상기 전송 스위치는, 비LDD·MOS트랜지스터이며, 또한 그 드레인 영역에 있어서의 불순물의 농도는, 1×1020개/cm3이하인 센서부와,
각 화소부가, 결선되어 있는 화소신호 출력선과,
해당 화소신호 출력선에 결선되어 있는 신호 판독 경로를,
구비하는 광 센서를 사용하여,
상기 플로팅 디퓨전 용량에 의해 판독에 기여하는 전하량의 전하를 전하전압변환해서 제1의 화소출력 신호를 형성하고, 상기 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량을 결합해 판독에 기여하는 전하량의 전하를 전하전압변환해서 제2의 화소출력 신호를 형성하고, 이것들 2개의 화소출력 신호를 상기 신호 판독 경로에 입력하고,
상기 제1의 화소출력 신호는, 상기 신호 판독 경로에 있어서 1보다 큰 증폭률의 앰프 중 적어도 1개를 구비하는 복수의 앰프에 의해 증폭하는 것을 특징으로 하는 광 센서의 신호 판독방법
본 발명의 한층 더 다른 또 하나의 특징은, 수광소자(PD), 전송용의 스위치(T), 오버플로용의 스위치(S), 리셋트용의 스위치(R)가 이 순서로 직렬로 결선되어 있고, 상기 전송 스위치(T)와 상기 스위치(S)와의 사이의 결선에 결선된 플로팅 디퓨전 용량(CFD)과 소스 폴로워형의 스위치(SF)와, 상기 스위치(S)와 상기 리셋트 스위치(R)와의 사이의 결선에 결선된 횡형 오버플로 축적 용량(CLOFIC)을 갖고,
상기 소스 폴로워형의 스위치(SF)는, MOS트랜지스터이며, 상기 전송 스위치(T)는, 드레인 영역의 불순물 농도가, 상기 소스 폴로워형의 스위치(SF)의 소스 영역의 불순물 농도의 50％감소의 농도인 비LDD·MOS트랜지스터인 복수의 화소부를 갖고, 해당 복수의 화소부의 상기 수광소자(PD)는, 2차원적으로 배치되어서 화소 어레이를 구성하고,
상기 복수의 화소부가, 순차 결선되어 있는 화소열 출력 신호선을 갖고,
해당 화소열 출력 신호선에, 결선된 열회로부를 갖고, 해당 열회로부에는, 상기 플로팅 디퓨전 용량에 의해 전하전압변환된 제1의 화소출력 신호와 상기 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량을 결합해서 전하전압변환된 제2의 화소출력 신호가 입력되고,
상기 제1의 화소출력 신호는 상기 신호 판독 경로에 있어서 1보다 큰 증폭률의 앰프의 적어도 1개를 구비하는 복수의 앰프에 의해 증폭되는 것을 특징으로 하는 촬상 장치.
본 발명의 한층 더 또 다른 또 하나의 특징은, 수광소자(PD), 전송용의 스위치(T), 오버플로용의 스위치(S), 리셋트용의 스위치(R)가 이 순서로 직렬로 결선되어 있고, 상기 전송 스위치(T)와 상기 스위치(S)와의 사이의 결선에 결선된 플로팅 디퓨전 용량(CFD)과 소스 폴로워형의 스위치(SF)와, 상기 스위치(S)와 상기 리셋트 스위치(R)와의 사이의 결선에 결선된 횡형 오버플로 축적 용량(CLOFIC)을 갖고,
상기 소스 폴로워형의 스위치(SF)는, MOS트랜지스터이며,
상기 전송 스위치(T)는, 드레인 영역의 불순물 농도가, 상기 소스 폴로워형의 스위치(SF)의 소스 영역의 불순물 농도의 50％감소의 농도인 비LDD·MOS트랜지스터인 복수의 화소부를 갖고, 해당 복수의 화소부의 상기 수광소자(PD)는, 2차원적으로 배치되어서 화소 어레이를 구성하고, 상기 복수의 화소부가, 순차 결선되어 있는 화소열 출력 신호선과, 해당 화소열 출력 신호선에, 결선된 열회로부를 구비한 촬상 장치를 준비하고,
상기 플로팅 디퓨전 용량에 의해 판독에 기여하는 전하량의 전하를 전하전압변환해서 제1의 화소출력 신호를 형성하고, 상기 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량을 결합해 판독에 기여하는 전하량의 전하를 전하전압변환해서 제2의 화소출력 신호를 형성하고, 이것들 2개의 화소출력 신호를 상기 신호 판독 경로에 입력하고,
상기 제1의 화소출력 신호는, 상기 신호 판독 경로에 있어서 1보다 큰 증폭률의 앰프의 적어도 1개를 구비하는 복수의 앰프에 의해 증폭하는 것을 특징으로 하는 촬상 장치의 신호 판독방법.
본 발명에 의하면, 일 광자 광량영역으로부터 고조도 광량영역까지의 광범위한 다이내믹 레인지 성능을 갖춘, 고감도·고속·넓은 광 파장대역 대응의 광 센서와 고체촬상장치 및 그것들의 구동방법을 제공할 수 있고, 산업의 한층 더 발전이나 보다 안심·안전한 사회의 실현에 많이 공헌할 수 있다.
도 1은, 본 발명에 따른 CMOS이미지 센서의 화소회로와 1열분의 판독 회로의 적합한 실시 형태의 일례를 도시하는 회로도다.
도 2는, 도 1에 도시하는 회로도로부터 화소회로부를 빼내서 도시한 등가 회로도다.
도 3a는, 통상의 MOSTr의 구조를 설명하기 위한 모식적 구조 절단면도다.
도 3b는, 본 발명에 따른 MOSTr의 구조를 설명하기 위한 모식적 구조 절단면도다.
도 4a는, 통상의 불순물 농도의 확산층을 설치했을 경우의 형성되는 공핍층의 폭W의 확대 상태를 모식적으로 나타낸 모식적 구조 단면도다.
도 4b는, 본 발명과 같이 통상보다도 불순물 농도를 저농도화한 확산층을 설치했을 경우의 공핍층의 폭W의 확대 상태를 모식적으로 나타낸 모식적 구조 단면도다.
도 5는, 도 2에 도시하는 화소회로부(101)를 갖는 디바이스에 LDD형성의 생략과 확산층의 저농도화를 적용했을 경우의 디바이스 구조 레이아웃을 설명하기 위한 모식적 변형 절단면도다.
도 6a는, 광입력 센서 화소부(500)의 제조 예를 설명하기 위한 모식적 공정도다.
도 6b는, 도 6a에 이어지는 모식적 공정도다.
도 6c는 도 6b에 이어지는 모식적 공정도다.
도 6d는 도 6c에 이어지는 모식적 공정도다.
도 6e는 도 6d에 이어지는 모식적 공정도다.
도 6f는 도 6e에 이어지는 모식적 공정도다.
도 6g는 도 6f에 이어지는 모식적 공정도다.
도 6h는 도 6g에 이어지는 모식적 공정도다.
도 6i는 도 6h에 이어지는 모식적 공정도다.
도 6j는 도 6i에 이어지는 모식적 공정도다.
도 6k는 도 6j에 이어지는 모식적 공정도다.
도 6l은 도 6k에 이어지는 모식적 공정도다.
도 7은, 제1-1신호, 제1-2신호, 제2신호의 광전변환 특성을 설명하기 위한 모식적 설명 개념도다.
도 8은 플로팅 디퓨전 입력 환산의 노이즈 전자수와, 오판독 확률과의 관계를 도시하는 그래프다.
도 9는 입력 환산 노이즈 전자수와 전하전압변환 게인과의 관계를 도시하는 그래프다.
도 10은, 1화소의 신호를 판독할 경우의 타이밍 도다.
도 11은, 1화소의 신호를 판독할 경우의 순서를 설명하기 위한 플로우도다.
도 12는, 발명에 따른 CMOS이미지 센서를 촬상 장치에 적용했을 경우의 센서부의 적합한 실시 형태의 일례를 도시하는 것으로, 제1열의 N개분의 화소회로와 1열분의 판독 회로를 도시하는 회로도다.
도 13은, 도 12에 도시하는 촬상 장치의 센서부 전체를 모식적으로 도시하는 전체 블록도다.
도 14는, 화소선택 스위치 수단(X)(207)과 소스·폴로워 스위치수단(SF)(208)의 모식적인 레이아웃 패턴의 일례를 도시한 도면.
도 15는, 화소선택 스위치 수단(X)(207)과 소스·폴로워 스위치수단(SF)(208)의 모식적인 레이아웃 패턴의 다른 예를 도시하는 도면.
도 16은, 화소선택 스위치 수단(X)(207)과 소스·폴로워 스위치수단(SF)(208)의 모식적인 레이아웃 패턴의 또 다른 예를 도시하는 도면.
도 1에는, 본 발명에 따른 CMOS광입력 센서의 화소회로와 1열분의 판독 회로를 도시하는 적합한 실시 형태의 일례(실시 형태 예1)로서의 회로도가 도시된다.
도 1의 회로 구성으로 하고, 또한 후술하는 디바이스 구조로 함으로써, 광자 검출의 고감도와 고포화를 양립할 수 있다.
도 1은, 도면과 설명이 복잡해지는 것을 피하고, 본 발명의 특징이 단적으로 이해되도록 필요 최소한의 설명으로 끝나도록 필요 최소한의 부분을 도시화하고 있다.
도 1의 회로(100)는, 화소회로부(101)와 열회로부(102)로 구성되어 있다.
화소회로부(101)와 열회로부(102)는, 화소열 출력 신호선(103)을 통해 전기적으로 접속되어 있다. 화소열 출력 신호선(103)의 아래쪽에는, 전류원(108)이 설치해 있다. 전류원(108)은, 예를 들면, MOS트랜지스터로 구성된다. 화소회로부(101)의 등가 회로도는, 특허문헌1의 도 21의 화소등가 회로도와 동등하다. 도 1의 예에서는, 열회로부(102)는, 3개의 열판독회로로 구성되어 있다. 제1-1신호(102S1)를 출력하기 위한 제1열 판독회로(102HG)는, 상류측으로부터, 제1-1신호(102S1)판독용의 스위치 수단(SW/AMPEN)(104HG), 고게인 앰프(105HG), 아날로그 메모리 회로부(106HG)가 이 순서로 배열되어 신호선(107HG)으로 전기적으로 접속되어 있는 구성으로 되어 있다.
아날로그 메모리 회로부(106HG)는, 제1-1신호(102S1)용의 스위치 수단(NS1H)106HG-1과 용량(NIH)106HG-2가, 또한, 스위치 수단(SS1H)106HG-3과 용량(S1H)106HG-4가, 각각 전기적으로 직렬로 접속되어서, 신호선(107HG)에 도시된 것처럼 결선되어 있다.
제1-2신호(102S2)를 출력하기 위한 제2열 판독회로(102LG)도, 상류측으로부터, 제1-2신호(102S2)판독용의 스위치 수단(SW/AMPEN)(104LG), 저게인 앰프(105LG), 아날로그 메모리 회로부(106LG)의 순서로 배열되어 신호선(107LG)으로 전기적으로 접속되어 있는 구성으로 되어 있다.
아날로그 메모리 회로부(106LG)는, 스위치 수단(NS1)106LG-1과 용량(Nl)106LG-2가, 또한, 스위치 수단(SS1)106LG-3과 용량(S1)106LG-4가, 각각 전기적으로 직렬로 접속되어서, 신호선(107LG)에 도시된 것처럼 결선되어 있다.
제2신호(102SN)를 출력하는 제3열 판독회로(102N)는, 상기 제1열 판독회로(102HG) 및 상기 제2열 판독회로(102LG)와는 다르고, 아날로그 메모리 회로부(106N)가, 신호선(107N1)을 통하여, 화소출력 신호선(103)에 전기적으로 직결하고 있다.
아날로그 메모리 회로부(106N)는, 스위치 수단(NS2)106N-1과 용량(N2)106N-2가, 또한, 스위치 수단(SS2)106N-3과 용량(S2)106N-4가, 각각 전기적으로 직렬로 접속되어서, 신호선(107N2)에 도시된 것처럼 결선되어 있다.
열회로부(102)는, 1개의 열의 각 화소회로부에 공통이다.
도 1의 회로 구성으로 함으로써, 1광자 검출의 고감도특성과 고포화 특성의 양립이 가능하고, 광범의 다이내믹 레인지 성능을 갖는 고감도 이미지 센서를 제공할 수 있다.
도 1의 예에서는, 각 열에, 고게인 앰프를 통한 경로(제1열 판독회로부(102HG)), 저게인 앰프를 통한 경로(제2열 판독회로부(102LG)), 화소신호 출력선을 직접 연결한 경로(제3열 판독회로부(102N))의 합계 3개의 신호 경로를 설치하고, 각각의 경로에는 2개의 아날로그 메모리가 배치되어 있다.
열에 배치한 2개의 게인 앰프는 화소회로부(101)로부터 고감도 제1신호를 판독하고 있을 때에 사용하고, 진폭을 증대해서 후단의 노이즈를 저감한 제1-1신호와 그대로의 신호 진폭의 제1-2신호를 생성 함에 의해, 초고감도신호, 고감도신호를 얻을 수 있다. 또한, 화소회로부(101)에서 얻어지는 고포화한 제2신호는, 화소신호 출력선을 직접 이어나간 경로를 사용해서 그대로의 신호 진폭으로 판독하고, 고포화 신호를 얻을 수 있다. 다시 말해, 상기에 설명한 3개의 신호로부터 극 저조도 화소에서는 초고감도 제1-1신호, 고조도 화소에서는 제2신호, 그 중간의 조도의 화소에서는 제1-2신호를 사용하는 것으로, 극 저조도 영역에서 고조도까지 단일의 노광 기간을 사용해서 리니어로 영상신호를 얻을 수 있다.
도 1의 설명에 있어서 부번 앞의 「()」 속의 영문글자는, 이하의 기술적 의미를 나타낸다.
AMPEN …「제1-1신호」 및 「제1-2신호」판독용 스위치
NS1H …「제1-1BG신호」샘플링용 스위치
SS1H …「제1-1광 신호」샘플링용 스위치
N1H … 「제1-1BG신호」홀드용 용량
S1H … 「제1-1광 신호」홀드용 용량
NS1 … 「제1-2BG신호」샘플링용 스위치
SS1 …「제1-2광 신호」샘플링용 스위치
N1 …「제1-2BG신호」홀드용 용량
S1 …「제1-2광 신호」홀드용 용량
NS2 … 「제2BG신호」샘플링용 스위치
SS2 … 「제2광 신호」샘플링용 스위치
N2 …「제2BG신호」홀드용 용량
S2 …「제2광 신호」홀드용 용량
본 발명의 특징을 도 2, 도 3a, 도 3b, 도 4a, 도 4b에 따라서 설명한다. 도 2는, 도 1에 도시하는 회로(100)안의 화소회로부(101)를 도시한 것이다.
화소회로부(101)는, 포토다이오드(PD)(201), 전송용 스위치 수단(T)(202), 전하전압변환을 행하는 플로팅 디퓨전 용량(CFD)(비고정 부유 용량: Floating Diffusion Capacitor, 「CFD용량」이라고 적은 것도 있다)(203), 횡형 오버플로 축적 용량(CLOFIC)(Lateral OverfLow Integration Capacitor)(204), 오버플로용 스위치 수단(S)(205), 리셋트용 스위치 수단(R)(206), 화소선택 스위치 수단(X)(207), 소스·폴로워 스위치수단(SF)(208)으로부터 구성된다.
오버플로용 스위치 수단(S)(205)은, CFD용량(203)과 횡형 오버플로 축적 용량(CLOFIC)(204)의 포텐셜을 결합 또는 분할하는 오버플로용의 스위치다.
도 2에 있어서, 「VR」은 리셋트 전압, 「VDD」는, 전원전압을 의미한다.
본 발명에 있어서는, 화소회로부(101)에 CLOFIC용량(204)을 갖고 있으므로, 화소회로부(101)는, 이후, 「LOFIC화소부」라고도 부르는 경우가 있다.
본 발명에 있어서의 화소회로(101)중의 각 스위치 수단은, 바람직하게는, MOS(Metal Oxide Semiconductor) 트랜지스터(MOSTr)등의 FET(Field Effect Transistor)로 구성되는 것이 바람직하다.
도 2에 있어서는, 전송용 스위치 수단(T)(202), 오버플로용 스위치 수단(S)(205), 리셋트용 스위치 수단(R)(206), 화소선택 스위치 수단(X)(207), 소스·폴로워 스위치수단(SF)(208)의 각 스위치 수단은, MOSTr로 구성되어 있다.
본 발명에 있어서의 기본적 신호 경로는, 아래와 같다.
다시 말해, PD(201)에 입력된 광은, 광 전하를 발생하고, 발생한 광 전하는, CFD(203) 및 CFD(203)과 CLOFIC(204)과의 합계의 용량의 각각에서 전하전압변환되어 SF(208)를 통해 아날로그 메모리 회로부(106HG, 106LG, 106N) 중의 해당하는 아날로그 메모리 회로부에 판독하고, 그 아날로그 메모리 회로부의 아날로그 메모리에 전압신호로서 보유된다. 그 후, 전압신호는, 아날로그 메모리로부터 용량분할되어, 출력 버퍼(도시되지 않음)를 통해 디바이스 외부에 판독되어, ADC(Analog-Digital Convertor)(도시되지 않음)에 의해 디지털 신호로 변환된다.
이 일련의 신호 경로에 있어서는, 판독의 후단이 되면 되는 정도 노이즈가 중첩되어서 S/N이 저하하므로, 본 발명에 있어서는, 판독 경로의 될 수 있는 한 전단, 특히 CFD(203)에 있어서의 전하전압 변환 게인을 될 수 있는 한 고게인화 함으로써 판독 경로 후단의 노이즈를 상대적으로 작게 해, 고S/N화를 꾀하고 있다.
본 발명은, 도 2에 도시하는 화소회로부(101)에 근거하여, 실제로 입력 센서·디바이스로서 디바이스 설계·제조해서 센서의 감도특성을 측정하고, 그 결과를 분석·검토하여, 그 검토 결과를 설계·제조에 피드백 한다고 하는 것을 반복하고, 반복해 행하는 과정에 있어서, 도 2에 점선 ○로 도시하는 곳의 (게이트)오버랩 용량의 최적화를 꾀하면, 본 발명의 목적이 달성되는 것을 찾아낸 것에 근거해서 이루어졌다.
용량(CFD)(203)을 구성하는 용량은, 디바이스의 배선부에 형성되는 (1) 배선 기생 용량, FD확산층부에 있어서 형성되는 (2) PN접합 용량, 화소SF부에 있어서 형성되는 (3) 게이트·기판 기생 용량, (4) 채널 용량, FD확산층부와 화소SF부에 있어서 형성되는 (5) 게이트 오버랩 용량의 5개로 대별할 수 있다.
용량(CFD)(203)을 구성하는 5종류의 용량 중, 배선 기생 용량(1)은, FD확산층부(504)와 화소SF부(505)를 가까이 배치해서 배선의 거리를 짧게 해, 인접하는 금속 배선을 될 수 있는 한 이격시켜 배치함에 의해, 어느 정도는 축소할 수 있다. 그러나, 디바이스의 고밀도화의 요구로부터 화소회로부(101)의 사이즈(이후, 「화소 사이즈」라고도 한다) 다운을 해야만 하는 것을 고려하면, 배선 기생 용량(1)의 저용량화에도 한계가 있다.
게이트·기판 기생 용량(3)의 개선 방법으로서는, 「Well in Well」이라고 하는 특수 프로세스를 화소SF부(505)에 적용 함으로써, 게이트·기판 기생 용량(3)을 저감할 수 있다. 그러나, 프로세스가 복잡화하고, 게다가, 화소 사이즈가 커진다고 하는 과제가 존재하므로, 「Well in Well」프로세스의 채용에서는, 화소 사이즈 다운과 저용량화의 양립은 적합하지 않다.
덧붙여, 본원의 발명자들의 검토에 의하면, 현 시점에서는 게이트·기판 기생 용량(3)은 다른 용량과 비교해서 작은 용량이므로, 게이트·기판 기생 용량(3)의 개선은, 지금으로서는 필요없다고 하는 결론에 이르고 있다.
채널 용량(4)은, 화소SF부(505)에 일정 전류를 흘리기 위한 채널이 필요하므로 용량 저감화는 실질적으로 기대할 수 없다.
소스 폴로워형의 스위치 수단(208)의 채널 용량을, 「Cchl」로 표기하면, 용량(Cchl)이 용량(CFD)(203)에 영향을 주는 것은, 미러 효과에 의한 것으로, 실효적으로 채널 용량(4)이, 「1-소스 폴로워형의 스위치 수단(208)의 게인」배가 된다.
따라서, 전술과 같이 「Well in Well」프로세스를 채용해서 기판 바이어스 효과를 배제해 소스 폴로워형의 스위치 수단(208)의 게인을 「1」로 하면, 채널 용량(4)은 억제할 수 있다. 그러나, 「Well in Well」프로세스의 채용에서는, 화소 사이즈 다운과 저용량화의 양립은 적합하지 않다.
한편, PN접합 용량(2)과 게이트 오버랩 용량(3)은 디바이스의 레이아웃이나 판독 방법의 연구에서는 저감하는 것을 기대할 수 없는 용량이기 때문에, 본 발명에 있어서는, 이하에 설명하도록 제조 프로세스를 변경해서 저감을 꾀한다. 다시 말해, 본 발명에서는, 게이트 오버랩 용량(5) 형성의 프로세스와 그 조건을 이후에 설명하도록 종래법을 대폭 변경함에 의해, CFD(203)의 용량의 저감 최적화를 꾀하는 것이다.
본 발명의 특징을 설명하는 것에 즈음하여, 우선, 게이트 오버랩 용량 저감을 위해 행하는, LDD(Lightly Doped Drain)의 생략에 대해서, 도 3a, 도 3b를 사용하여 설명한다.
도 3a는, 통상의 MOSTr(301A1, 301A2)의 구조를 설명하기 위한 모식적 구조 절단면도다.
도 3b는, 본 발명에 따른 MOSTr(301B1, 301B2)의 구조를 설명하기 위한 모식적 구조 절단면도다.
통상, 게이트 전극(303A, 303B)의 작성과 사이드월(304A, 304B1, 304B2)의 작성 동안에, 우선 LDD(305)의 형성이 행해진다. 그 다음에, 사이드월(304A, 304B1, 304B2)의 형성, 확산층(302)의 형성의 순으로, 형성된다. LDD(305)를 설치하는 이유는, 형성되는 MOSTr의 핫 캐리어 열화 방지다. 다시 말해, 소스로부터 드레인에 주행하는 전자의 일부가 드레인 근방의 높은 전계에 의해 가속되어, 높은 에너지를 갖는 핫 캐리어가 된다. 핫 캐리어는, 임펙트 이온화에 의해 높은 에너지를 갖는 전자·정공을 발생시키거나, 게이트 절연막과 반도체와의 계면부근에 결함을 생성시키거나, 혹은 게이트 절연막중에 주입되어, 게이트 절연막중의 결함에 잡혀서 고정 전하가 되고, 트랜지스터 전기적 특성의 경시 열화를 초래한다. 이 핫 캐리어의 발생은, 채널길이가 1μm이하의 트랜지스터에서 현저하고, 일반적인 로직LSI의 미세화에 있어서의 큰 과제다.
이 핫 캐리어의 발생을 억제하기 위해서, 드레인 근방의 전계를 완화하기 위한 농도의 얇은 확산층을 형성한다. 이것을 「LDD구조의 트랜지스터」라고 일반적으로 부르고 있다. 또한, 본원에서는, LDD구조를 갖지 않는 트랜지스터를 「비LDD구조 트랜지스터」라고 부르는 경우가 있다.
이러한 LDD구조의 트랜지스터의 경우는, 이하와 같은 과제가 발생한다.
도 3a에 도시되는 것처럼, 확산층(302) 부분 중 LDD(305)에 의한 부분이 게이트 전극(303A, 303B)측에 밀려 나온 부분(확산층(302)의 양쪽 사이드에 LDD(305)의 밀려 나온 부분이 도시된다)을 형성하고, 게이트 오버랩 용량을 크게 하는 요인으로 되어 있다.
따라서, 본 발명에서는, LDD(305)의 형성을 생략함으로써, 오버랩 용량을 대폭 경감하는 요인의 하나로 할 수 있었다. 더욱, LDD(305) 형성을 생략했다고 하여도, 광 센서의 동작 전압조건하에서는, 전술의 핫 캐리어에 의한 영향이 충분히 작고, 문제를 생기게 하지 않는 것을 트랜지스터의 시험작과 측정의 실험을 통해서 발견했다.
도 3b에 LDD(305)의 형성을 생략한 게이트 오버랩부의 확대도를 도시한다.
이하에, 용량저감을 위해 행하는 프로세스 변경에 대해서 서술한다.
PN 접합 용량은, p-epi층과 n+층(확산층)에 걸쳐서 형성되는 공핍층의 폭에 의해 결정된다. 다시 말해, 공핍층의 폭W가 커지면 커질수록, PN접합의 용량은 보다 작아진다. 이 공핍층의 폭W는, p-epi층과 n+층의 불순물의 농도에 의해 결정된다.
본 발명에 있어서는, n+층의 불순물의 농도를 작게 함으로써 공핍층의 폭W를 크게 해서 PN접합 용량을 감한다.
도 4a에, 통상의 불순물 농도의 확산층402A를 설치했을 경우의, 도 4b에, 본 발명과 같이 통상보다도 불순물 농도를 저농도화한 확산층402B를 설치했을 경우의 공핍층의 폭W의 확대 상태를 모식적으로 도시하였다.
도 4a는, LDD형성을 생략한 MOSTr에 통상의 불순물 농도의 확산층을 설치했을 경우에 형성되는 공핍층의 폭W의 확대 상태를 모식적으로 도시한 모식적 구조 단면도다.
도 4b는, 본 발명과 같이 LDD형성을 생략한 MOSTr에 통상보다도 불순물 농도를 저농도화한 확산층을 설치했을 경우의 공핍층의 폭W의 확대 상태를 모식적으로 나타낸 모식적 구조 단면도다.
도 4a에는, MOSTr 401A1과 MOSTr 401A2의 구조의 일부가 도시된다.
확산층(402A)은, MOSTr 401A1의 드레인 영역(도면에 있어서 확산층402A의 좌측부분)과 MOSTr 401A2의 소스 영역(도면에 있어서 확산층402A의 우측부)을 겸비하고 있다.
통상과 같이 확산층402A중의 불순물의 농도가 높으면 도 4a에 도시한 바와 같이 공핍층의 폭W는 작아지고, 본원과 같이 확산층402B중의 불순물의 농도가 낮으면 도 4b에 도시한 바와 같이 공핍층의 폭W는 커진다.
n+층(확산층)의 불순물의 저농도화는, PN접합의 공핍층폭을 넓힐 수 있기 때문에 PN접합 용량을 저감하는 효과가 있다. 더욱, n+층중의 전하와 게이트 전극의 거리가 커지기 때문에, LDD형성의 생략과 같이 게이트 오버랩 용량을 저감하는 효과가 있다.
이상, 도 3a 내지 도 4b에서 설명한, LDD형성의 생략과 확산층의 저농도화를 적용했을 경우의 본 발명의 실시 형태의 적합한 예의 하나를 도 5에 도시한다.
도 5는, 도 2에 도시하는 화소회로부(101)의 회로 구성과 동등한 회로 구성을 갖는 광입력 센서 화소부(500)의 디바이스 구조의 형성에 즈음해LDD형성의 생략과 확산층의 저농도화를 적용했을 경우의 디바이스 구조 레이아웃을 설명하기 위한 모식적 변형 절단면도다.
도 5에 있어서, 인출 전극(실선으로 도시되어 있다)은, 가상 전극으로서 기재해 있다. 또한, 도 1, 도 2와 같은 것을 도시할 경우는, 도 1, 도 2의 부번으로 도시되어 있다.
광입력 센서 화소부(500)는, n-형 실리콘(n-Si) 기체(500-1) 위에 p형 실리콘층(500-2)을 에피택셜 성장시켜, 해당 p형 실리콘층(500-2)을 이용하고, 도 2에 도시하는 회로 설계에 근거하여, 수광 다이오드, 트랜지스터, 용량소자 등의 각 전자소자와 배선을 작성한 것이다.
도 5에 있어서, 저용량FD를 형성하기 위해서, 불순물의 도핑량을 종전에 비교해서 저감화한 n형 영역이, 부번501-1, 501-2, 501-3으로 도시된다.
종전대로 고농도로 불순물량이 도핑되어 있는 것이, n+형 영역(502-1, 502-2, 502-3, 502-4, 502-5)이다.
종래대로 LDD로서 형성되어 있는 것이, n형 영역(503-1, 503-2, 503-3, 503-4, 503-5, 503-6)이다.
본 발명에 있어서는, 상기한 n형 영역(503-1∼503-6), n+형 영역(502-1∼5)은, 「확산층502-1∼5」이라고 적는 경우도 있다.
각 전자소자의 내, 소자분리를 확실하게 하는 쪽이 고디바이스 성능화의 실현에 공헌하는 해당의 전자소자에는, 각각, 필요한 성능특성의 소자분리 영역(506-1, 506-2, 506-3, 506-4)이 설치해 있다.
p형 실리콘층(500-2)의 소정의 위치에는, p형 매립영역(507-1, 507-2, 507-3)이 설치해 있다.
도 5에 있어서는, 포토다이오드(PD)(201)는, n-영역(508)과 p+영역(509)이 적층된 다이오드 구조를 갖고 있다.
본 발명에 있어서는, 포토다이오드(PD)(201)는, 포토트랜지스터로 바꾸는 것도 가능하다.
전송용 스위치 수단T(202)의 전극(202-1)에는, 배선φT가 결선되고, 오버플로용 스위치 수단S(205)의 전극(205-1)에는, 배선φS가 결선되고, 리셋트용 스위치 수단R(206)의 전극(206-1)에는, 배선φR가 결선되고, 화소선택 스위치 수단(X)(207)의 전극(207-1)에는, 배선φX가 결선되어 있다.
n+형 영역(502-1)은, 리셋트용 스위치 수단(R)(206)의 드레인으로서 기능하고, 리셋트 전압을 주는 배선VR에 결선되어 있다.
소스·폴로워 스위치수단(SF)(208)의 전극(208-1)은, n형 영역(501-1)에 전기적으로 접속되어 있다.
횡형 오버플로 축적 용량(CLOFIC)(204)의 전극(204-1)은, 용량(CLOFIC)(204)의 한쪽의 전극으로서 기능하고, n형 영역(501-2)에 전기적으로 접속되어 있다.
n+형 영역(502-2, 502-3)은, 배선GND에 전기적으로 직접 접속되어 있다.
n+형 영역(502-5)은, 화소출력 신호선(103)에 전기적으로 직접 접속되어 있다.
도 5에 기재되는 각 스위치 수단은, MOSTr로 구성되어 있다.
본 발명에 있어서 특징적인 것은, FD확산부(504), 화소SF부(505)이다.
FD확산부(504)는, 종전의 LDD가 생략되고, 또한, n형 영역(501-1)의 불순물 농도가 종전에 비교해 저감화되어 있다. 이에 따라, 용량(CFD)(203)의 용량의 저감화가 효과적으로 꾀하여진다.
화소SF부(505)의 n형 영역(501-3)은, 용량(CFD)(203)의 용량저감을 위해 LDD가 생략되어 있음과 아울러, 불순물 농도가 종전에 비교해 저감화되어 있다.
n형 영역(확산층)(501-2)은, 용량(CLOFIC)(204)에 연결되는 확산층이기 때문에, 용량(CFD)의 용량의 저감이라고 하기 보다는, 용량(CLOFIC)(204)에의 리크 전류의 저감 때문에 저농도화가 의도되고 있다.
본 발명에 있어서는, n형 영역(501-1, 501-3)의 불순물 농도의 저감화의 정도는, 종전의 실용 소자에 있어서의 불순물 함유량(n+형 영역502-1∼502-5의 불순물 함유량)에 대하여, 통상은 50％저감, 바람직하게는, 70％저감, 보다 바람직하게는, 90％저감인 것이 바람직하다.
구체적으로는, 1×1020개/cm3이하, 바람직하게는, 6×1019개/cm3이하, 보다 바람직하게는, 2×1019개/cm3이하인 것이 바람직하다.
본 발명에 있어서는, 상술한 바와 같이, n형 영역(501-1, 501-3)의 불순물 농도의 저감화에 의해, 용량(CFD)(203)의 용량의 저감화를 효과적으로 꾀하는 것이다. 그러나, 예를 들면, n형 영역(502-1, 502-4, 502-5)의 불순물 농도의 저감화는, 직렬저항의 증가를 일으키고, 그 결과, 화소신호 출력 전압 범위를 좁혀서 다이내믹 레인지를 저하시키거나, 소스 폴로워 회로의 게인을 저하시키고 S/N비를 저하시키거나, 혹은 셰이딩의 원인이 되거나 하므로, n형 영역(502-1, 502-4, 502-5)의 불순물 농도는, 종전의 실용 소자의 것보다 저감하는 것은, 디바이스의 토털 설계상 만족하지 못한다.
이러한 시점에서 하면, 본 발명에 있어서는, n형 영역(501-1, 501-3)의 불순물 농도는, n+형 영역(502-1 내지 502-5)에 있어서의 불순물 농도보다, 바람직하게는, 50％이하로 하는 것이 적합하다.
이상과 같은 디바이스 구성으로 함으로써, 용량(CFD)의 저용량화를 꾀하고, 1광자 검출의 고감도 특성과 고포화 특성을 양립시켜, 광범의 다이내믹 레인지를 갖는 고감도 이미지 센서의 제공을 가능하게 하고 있다.
LDD를 생략한 것에 의해 온 저항이 커지고, 도 5에 도시되는 트랜지스터에 흘릴 수 있는 전류가 작아지는 것이 생각된다.
특히, 소스 폴로워형의 스위치 수단(SF)(208)은 아날로그 메모리를 충방전하기 위한 대략 수10μA의 전류를 흘려보낼 필요가 있지만, 이 온 저항이 커지는 것에 의한 영향을 확인했지만, 실용상은 문제 없는 것이 확인되어 있다.
전송용 스위치 수단(T)(202), 오버플로용 스위치 수단(S)(205), 리셋트용 스위치 수단(R)(206)은, 각각 포토다이오드(PD)(201)에 축적한 전하의 전송과, 포토다이오드(PD)(201)의 용량과 용량(CFD)(203)의 용량과 용량(CLOFIC)(204)의 용량(용량의 합계 수10fF정도)의 리셋트에만 사용하기 위해서 대전류를 흘릴 필요는 없으므로, 상기한 영향을 받지 않는다.
소스·폴로워형의 스위치 수단(SF)(208)의 직렬저항이 커지면, 게인이 저하해버린다. 그 때문에, 본 발명에서는, 도 5에 도시한 바와 같이, 스위치 수단(208)으로서의 MOS트랜지스터의 소스부에는 LDD의 형성을 생략하지 않고 종래대로 설치해서 게인의 저하를 저지하고 있다.
이와 같이, 본 발명에서는 용량(CFD)(203)을 구성하는 MOS트랜지스터에 있어서, LDD의 형성을 선택적으로 생략함에 의해, 게이트 오버랩 용량을 저감한다.
다음에, 도 5에 도시하는 광입력 센서 화소부(500)의 제조 예를 도 6a 내지 도 6l로 설명한다.
사용되는 제조 기술은, 통상의 반도체 제조 기술이므로, 당업자라면 용이하게 이해할 수 있는 정도의 범위에서 생략(재료, 약품, 제조 조건, 제조 장치등)하여 설명한다.
이하의 공정표는, 제조 공정의 주요공정을 도시하는 것이다.
단, 이하의 공정에 있어서, 공정(9)은, 지금까지 설명해 온 것처럼, 본 발명에 있어서는 생략된다. 또한, 공정(12), (13)은, 용량(CFD)(203)의 용량의 저감화를 위한 공정이다.
『공정표』
공정(1): 소자분리(Shallow Trench Isolation:STI)(506-1∼506-4)형성
공정(2): 웰/채널 스톱층(507-1∼507-3, 510)형성 이온 주입
공정(3): 활성화 어닐
공정(4): 게이트 절연막 형성
공정(5): 게이트 전극성막
공정(6): 게이트 전극 패터닝
공정(7): PD매립 n-층(508)형성 이온 주입
공정(8): PD표면 p+층(509)형성 이온 주입
공정(9): Lightly Doped Drain(LDD)형성 이온 주입
『포토리소⇒이온 주입=>레지스트 제거』
공정(10): 활성화 어닐
공정(11): 사이드월 형성
공정(12): S/D확산층(501-1∼501-3, 502-1∼502-5)형성 이온 주입(1)
포토리소⇒이온 주입⇒레지스트 제거
공정(13): S/D고농도 확산층(502-1∼502-5)형성 이온 주입(2)
『포토리소⇒이온 주입=>레지스트 제거』
공정(14): 활성화 어닐
공정(15): 제1층간막(605-1)형성
공정(16): 콘택홀 형성
공정(17): 콘택 전극(606-1∼606-3)형성
공정(18): 금속 전극(607-1, 607-2)형성
공정(19): 수소 소결
상기의 공정순에 따라, 주요한 곳의 공정도를, 도 6a 내지 6l에 도시한다.
도 6a: PD표면 p+층(509)형성의 이온 주입의 직후
도 6b: LDD형성의 이온 주입을 위한 포토리소 직후
도 6c: LDD형성의 이온 주입 직후
도 6d: LDD형성의 이온 주입을 하고, 레지스트 제거한 직후
도 6e: 사이드월(602-1∼602-11) 형성 직후
도 6f: 확산층(501-1∼501-3, 502-1∼502-5)형성시에 행하는 1회째의 이온 주입을 위한 포토리소의 직후
도 6g: 확산층(501-1∼501-3, 502-1∼502-5) 형성을 위해 행하는 1회째의 이온 주입 직후
도 6h: 1회째의 이온 주입을 하고, 레지스트 제거한 직후
도 6i: 확산층(502-1∼502-5) 형성시에 행하는 2회째의 이온 주입을 위한 포토리소의 직후
도 6j: 확산층(502-1∼502-5) 형성을 위해 행하는 2회째의 이온 주입 직후
도 6k: 2회째의 이온 주입을 하고, 레지스트 제거한 직후
도 6l: 제조 프로세스 완료시(도 5의 디바이스 구조에 상당)
다음에, 도 1, 2를 이용하여, 본 발명을 화상입력 디바이스로서의 고감도 CMOS이미지 센서(고체촬상장치)에 응용했을 경우의 적합한 예의 하나에 대해서 기술한다.
여기에서는, 광전자 검출형에 대해서 기술하지만, 소자구조의 극성이 역극성이여도 본 발명의 범주에 속하는 것은 말할 필요도 없다.
축적 기간(ST)(촬상 광을 수광함으로써 발생하는 광 전하를 소정의 용량에 축적하는 기간)중에, 포토다이오드(PD)(201)와 플로팅 디퓨전 용량(CFD)(203)에의 축적이 그것들의 용량을 초과해서 과포화 상태가 되어서 흘러 나간 과포화 전하는 오버플로용 스위치 수단(S)(205)을 통해 횡형 오버플로 축적 용량(CLOFIC)(204)에 축적된다.
용량값이 작은 용량(CFD)(203)에 있어서 전하전압변환을 행하고, 화소회로부로부터 제1의 신호A1-1이 출력된다. 다음에, 플로팅 디퓨전 용량(CFD)(203)의 용량과 횡형 오버플로 축적 용량(CLOFIC)(204)의 용량을 합계한, 용량값이 큰 용량에 있어서 전하전압변환을 행하고, 화소회로부(203)로부터는 제2의 신호A1-2가 출력된다.
여기에서, 용량값이 작은 용량(CFD)(203)에 있어서 전하전압변환을 행하는 것으로 끝나는 화소회로부A1로부터는 제1의 신호A1-1이 촬상 신호에 사용된다.
상기와 같이 과포화 전하가 많은 화소회로부A2로부터는 제2의 신호A1-2가 촬상 신호에 사용된다.
상기 제1의 신호A1-1은, 제1열 판독회로(102HG), 제2열 판독회로(102LG)를 통하여, 각각, 제1-1신호(102S1), 제1-2신호(102S2)로서, 열회로부(102)로부터 출력된다.
본 발명의 시작 디바이스에서는, 예를 들면, 고게인 앰프(105HG)의 증폭률은 16배로 하고, 저게인 앰프(105LG)의 증폭률은 1배로 했다.
단, 제1-1신호(102S1)와 제1-2신호(102S2)를 합성할 때의 신호/노이즈 비가 제1-1신호(102S1)와 제1-2신호(102S2)의 어느쪽도 일정값 이상으로 하기 위해서, 고게인 앰프(105HG)와 저게인 앰프(105LG)의 증폭률의 차이를 일정 이내에 유지하는 범위이면, 고게인 앰프(105HG)의 신호 증폭률은, 열회로부(102)의 하류의 회로에서 발생하는 노이즈의 영향을 저감하기 위해서 높은 쪽이 바람직하다.
상기 제2의 신호A1-2은 제3열 판독회로(102N)로부터 제2신호(102SN)로서 출력된다.
열회로부(102)로부터의 신호 출력은 수평방향에 설치된 주사 회로(도시되지 않음)에 의해 열을 순차 선택하고, 판독해간다.
여기에서, 각 열 판독회로에 ADC(A/D변환 수단)을 설치하고, 디바이스 칩내에서 열마다 각 신호를 아날로그-디지털 변환하고, 디지털 신호를 디바이스 칩외에 판독해도 좋다.
이상에 의해, 감도가 높은 제1-1신호(102S1), 다음에 감도가 높은 제1-2신호(102S2), 더욱 고포화의 제2신호102N을 합성해서 제1-1신호(102S1)의 고감도신호를 얻음과 아울러, 넓은 다이내믹 레인지에 있어서의 촬상 신호를 1회의 노광 기간에 의해 얻을 수 있다.
다시 말해, 「제1-1신호(102S1)」「제1-2신호(102S2)」 「제2신호102N」을 합성한 신호가 「촬상 신호」이며, 그 「촬상 신호」는, 1회의 노광 시간내에 고감도로 넓은 다이내믹에, 즉, 「촬상 신호」는, 1회의 노광 기간에서, 1광자정도의 암부화소로부터의 신호로부터 고조도의 화소로부터의 신호까지 광범위로 얻어진다. 이 점을 개념적으로 설명하기 위한 도면이, 제7도다.
도 7은, 제1-1신호(102S1), 제1-2신호(102S2), 제2신호(102N)의 광전변환 특성을 설명하기 위한 모식적 설명 개념도다.
도 8은 플로팅 디퓨전 입력 환산의 노이즈 전자수와, 오판독 확률과의 관계를 도시하는 그래프다.
여기에서, 플로팅 디퓨전에 입력된 광 전하를 하나씩 판독할 수 있었을 경우를 옳은 판독이라고 정의하였다.
입력 환산 노이즈 전자수를 0.26개이하로 하면 오판독 확률을 5％보다 작게 할 수 있어 실질적으로 문제 없이 1광자마다의 정밀도로 신호를 판독시키는 것을 찾아냈다. 또한, 더욱, 입력 환산 노이즈 전자수를 적합하게는 0.20개이하로 하면 오판독 확률을 1％보다 작게 할 수 있는 것도 찾아냈다.
이것들은, 디바이스 설계·시뮬레이션·제조·디바이스 구동·분석·검토를 여러가지 반복하는 것으로 확인이 취해지는 것이다.
도 9는 입력 환산 노이즈 전자수와 전하전압변환 게인과의 관계를 도시하는 그래프다.
도 10, 도 11을 사용하여, 이하, 본 발명에 따른 촬상 장치에 의해 촬상하고, 해당 촬상한 화상에 근거하는 화상신호를 판독하는 방법을 설명한다.
여기에서, 이하에 기재된 본 발명에 있어서의 디바이스의 화소신호 출력 방법은 소스 폴로워형의 스위치(SF)(208)와 열전류원(108)으로 구성되는 소스 폴로워 회로에 의한 화소신호 출력 방법이다.
본 발명에 있어서는, 이 화소신호 출력 방법에 한정되는 일은 없고, 화소 출력선(103)을 리셋트한 후에 부유 상태로 하고, 소스 폴로워형의 스위치(SF)를 화소 출력선(103)에 기생하는 용량부하에 의해 구동시켜 화소신호 출력을 행하는 부유 용량 부하 판독방법을 사용해도 좋다.
도 10은, 1화소의 신호를 판독하는 경우의 타이밍 도다.
도 10에 있어서, 전송용 스위치 수단(T)(202)이 ON·OFF(펄스ST1) 하고, 다음에 ON·OFF(펄스ST2) 할 때, 최초의 ON·OFF의 OFF시점부터, 다음 ON·OFF의 ON시점까지의 기간은, 축적 기간(ST)이다.
T1∼T5는 아날로그 메모리에의 신호 샘플링 종료의 타이밍이다.
아날로그 메모리에의 신호 샘플링 시작은, 해당의 펄스의 ON일 때다.
오버플로용 스위치 수단(S)(205), 화소선택 스위치 수단(X)(207)이 각각 소정시간(t1, t2) ON상태를 유지하고 있는 기간에, 리셋트용 스위치 수단(R)(206), 전송용 스위치 수단(T)(202)이 순차로 ON되어, 각각의 소정시간(t3, t4) ON상태를 유지한다.
오버플로용 스위치 수단(S)(205), 화소선택 스위치 수단(X)(207)의 OFF의 타이밍은, 오버플로용 스위치 수단(S)(205)이 OFF된 후에, 화소선택 스위치 수단(X)(207)이 OFF 되는 오버플로용 스위치 수단(S)(205)이 OFF 되기 전에 리셋트용 스위치 수단(R)(206), 전송용 스위치 수단(T)(202)이 ON·OFF(펄스SR1, 펄스ST1) 한다.
전송용 스위치 수단(T)(202)의 ON·OFF의 타이밍은, 리셋트용 스위치 수단(R)(206)의 ON·OFF기간(「소정시간(t3)」)내에 취해진다.
전송용 스위치 수단(T)(202), 리셋트용 스위치 수단(R)(206), 오버플로용 스위치 수단(S)(205)이 순차로 OFF된 후, 스위치 수단(NS2)106N-1이 소정시간(t5) ON된다. 해당 소정시간(t5)경과 후, 스위치 수단(NS2)106N-1은 OFF 된다.
이 스위치 수단(NS2)106N-1의 OFF의 타이밍은, 오버플로용 스위치 수단(S)(205)이 OFF 되기 전이다. 그 후, 화소선택 스위치 수단(X)(207)이 OFF 된다.
화소선택 스위치 수단(X)(207)이 다시 ON 되면, 우선, 스위치 수단(SW/AMPEN)(104HG), 스위치 수단(SW/AMPEN)(104LG)이, ON으로 된다.
다음에, 스위치 수단(NS1H)106HG-1과 스위치 수단(NS1)106LG-1이 동시에 ON·OFF(펄스SHG1, 펄스SLG1) 한다.
다음에, 전송용 스위치 수단(T)(202)이 ON·OFF(펄스ST2) 하고, 그 후, 스위치 수단(SS1H)106HG-3과 스위치 수단(SS1)106LG-3이 동시에 ON 한다.
스위치 수단(SS1H)106HG-3과 스위치 수단(SS1)106LG-3이 이 ON상태로부터 동시에 OFF 한 후의 타이밍에서 스위치 수단(SW/AMPEN)104HG, 스위치 수단(SW/AMPEN)(104LG)이 OFF(펄스SAM1, 펄스SAM2) 한다.
이 스위치 수단(SW/AMPEN)104HG, 스위치 수단(SW/AMPEN)(104LG)이 OFF 한 후에, 오버플로용 스위치 수단(S)(205)이 ON(펄스SS2) 하고, 다음에 스위치 수단(SS2)106N-3이 ON·OFF(펄스SSS2) 한다.
다음에, 리셋트용 스위치 수단(R)(206), 전송용 스위치 수단(T)(202)이, 순차로 ON으로 된다.
이 오버플로용 스위치 수단(S)(205)이 ON상태에 있는 기간(펄스SS2의 폭t1)에, 전송용 스위치 수단(T)(202), 리셋트용 스위치 수단(R)(206)이 순차 OFF(펄스ST3, 펄스SR2)로 된다.
다음에, 스위치 수단(NS2)106N-1이 ON·OFF(펄스SNS22) 한다. 이 스위치 수단(NS2)106N-1이 OFF(펄스SNS22) 한 후에 오버플로용 스위치 수단(S)(205)이 OFF(펄스SS2) 한다.
여기서, 축적 기간(ST)내에, PD(201)의 포화 전하량을 초과하는 광 전하량이 PD(201)에서 발생했을 경우에는, 광 전하는 PD(201)로부터 전송용 스위치 수단(T)(202)의 포텐셜 장벽을 초과하여 용량FD(203)에 오버플로된다. 더욱, 용량FD(203)의 포화 전하량을 초과하는 광 전하량이 용량 FD(203)에 오버플로 되었을 경우, 광 전하는, 용량(CFD)(203)로부터 스위치 수단(S)(205)의 포텐셜 장벽을 초과하여서 축적 용량(CLOFIC)(204)에 오버플로 된다.
스위치 수단(X)(207)이 ON 하고 있는 기간(펄스SX1, 펄스SX2의 펄스 폭t2에 상당)은, 그 화소는 열출력선(103)과 결합하고, 이하의 신호가 순차 출력된다.
스위치 수단(SW/AMPEN)(104HG), 스위치 수단(SW/AMPEN)(104LG)이 ON 하고 있을 때에, 게인 앰프(105HG) 및 게인 앰프(105LG)가 활성화된다.
전송용 스위치 수단(T)(202)이 ON하기 전에 또한 축적 기간(ST)내에서 스위치 수단(SW/AMPEN)(104HG) 및 스위치 수단(SW/AMPEN)(104LG)을 ON 시킨다.
그 후, 스위치 수단(NS1H)106HG-1 및 스위치 수단(NS1)106LG-1을 ON·OFF(펄스SHG1, 펄스SLG1)시켜서, 제1-1BG신호, 제1-2BG신호를 각각 판독, 각각의 신호를 해당하는 용량(N1H)106HG-2 및 용량(N1)106LG-2에 보유한다.
여기서, 제1-1신호, 제1-2신호에는, 용량(CFD)(203)의 리셋트 잡음, 스위치 수단(SF)(208)의 역치 차이 및 게인 앰프(105HG), 게인(105LG)의 오프셋 전압에 상당하는 신호(노이즈 신호)가 포함된다.
다음에, 전송용 스위치 수단(T)(202)을 ON·OFF(펄스ST2)시켜서, 수광 함에 의해 PD(201)내에 발생한 전하(「광 전하」라고 하는 경우도 있다)를 플로팅 디퓨전 용량(CFD)(203)에 완전 전송시킨다.
이때, 광 전하의 전하량이 용량(CFD)(203)의 포화 전하량보다도 클 경우에는, 스위치 수단(S)(205)의 포텐셜을 초과해서 축적 용량(CLOFIC)(204) 에 과포화량의 광 전하가 오버플로 한다. 용량(CFD)(203)에 전송된 전하량의 광 전하는, 용량(CFD)(203)의 용량값에 따라서 전하전압변환된다.
전송용 스위치 수단(T)(202)이 OFF한(펄스ST2의 OFF) 후에, 스위치 수단(SS1H)106HG-3 및 스위치 수단(SS1)106LG-3을 ON·OFF(펄스SHG3, 펄스SLG3) 시켜서, 제1-1광 신호, 제1-2광 신호를 각각 판독하고, 각각에 해당하는 용량(S1H)106HG-4, 용량(S1)106LG-4에 보유한다. 이 신호 판독 종료 타이밍T3은, 스위치 수단(SS1H)106HG-3 및 스위치 수단(SS1)106LG-3의 OFF일 때다.
여기서, 제1-1광 신호, 제1-2광 신호에는, 각각 제1-1BG신호, 제1-2BG신호에 더해서, 용량(CFD)(203)에 전송된 광 전하의 전하량에 따라서 발생한 신호가 가산되어 있고, 후단의 회로에서 상관 2중 샘플링 처리, 즉 제1-1광 신호로부터 제1-1BG신호를 감산하고, 제1-2광 신호로부터 제1-2BG신호를 감산 함으로써, 광 전하의 전하량에 따라서 발생한 신호만을 각각 얻는다. 당연한 것이면서, 게인 앰프(105HG, 105LG)에는 상관 2중 샘플링 기능을 갖는 게인 앰프를 사용해도 좋다.
제1-1광 신호를 용량(S1H)106HG-4에, 제1-2광 신호를 용량(S1)106LG-4에 각각 판독한 후, 스위치 수단(SW/AMPEN)104HG, 스위치 수단(SW/AMPEN)104LG를 각각 OFF 시켜서, 게인 앰프105HG 및 105LG를 비활성화로 한다.
그 후, 스위치 수단(S)(205)을 ON 시켜서, 용량(CFD)(203)과 축적 용량(CLOFIC)(204)의 포텐셜을 결합한다.
이때, 축적 기간(ST)내 또는 축적 기간(ST)내와 전송 기간(TT)내에, 용량(CFD)(203)으로부터 오버플로 해서 축적 용량(CLOFIC)(204)에 축적되어 있는 전하가 있을 경우에는, 축적 용량(CLOFIC)(204)에 축적되어 있는 전하량의 전하와 용량(CFD)(203)에 전송되어 축적되어 있는 전하량의 전하가 스위치 수단(S)(205)을 통해서 혼합하고, 축적 용량(CLOFIC)(204)과 용량(CFD)(203)의 합계의 용량에 의해 전하전압변환된다.
용량(CFD)(203)으로부터 오버플로가 없이 축적 용량(CLOFIC)(204)에 전하가 축적되지 않을 경우에는, 용량(CFD)(203)에 전송된 전하량의 전하가 축적 용량(CLOFIC)(204)과 용량(CFD)(203)의 합계의 용량에 의해 전하전압변환된다.
여기서, 전송용 스위치 수단(T)(202)이 펄스ST2에서 ON·OFF 하는 동작으로 OFF한 시점부터 포토다이오드(PD)(201)에 축적되어 있는 광 전하를 용량(CFD)(203)과 축적 용량(CLOFIC)(204)에 전송시키기 위해서, 스위치 수단(S)(205)이 ON 하고 있는 상태에서 전송용 스위치 수단(T)(202)을 ON·OFF 시키는 동작에 들어가도 좋다.
그 후, 스위치 수단(S)(205)이 ON으로 되어 있는 기간(t1)내에, 스위치 수단(SS2)106N-3을 ON·OFF(펄스SSS2) 시키는 것으로, 제2광 신호를 용량(S2)106N-4에 판독하고, 보유한다.
이 때의 판독 종료 타이밍은 T4이다.
다음에, 스위치 수단(R)(206)을 ON 시켜서 축적 용량(CLOFIC)(204) 및 용량(CFD)(203)의 리셋트를 시작한다.
그 후, 전송용 스위치 수단(T)(205)을 ON 시켜서 PD(201)의 리셋트를 시작한다.
다음에, 스위치 수단(R)(206)을 OFF 시켜서 축적 용량(CLOFIC)(204) 및 용량(CFD)(203)의 리셋트를 완료한다.
이때, 축적 용량(CLOFIC)(204) 및 용량(CFD)(203)에는 각각 리셋트 잡음이 받아들이지만, 전술한 것과 같이 해서 제거하여 수광량에 따른 신호만으로 할 수 있다.
그 후, 스위치 수단(NS2)106N-1을 ON·OFF(펄스SNS22) 시키는 것으로, 제2BG신호를 용량(N2)106N-2에 판독하고, 보유한다.
그 후, 스위치 수단(S)(205)을 OFF 시켜서, 축적 용량(CLOFIC)(204)과 용량(CFD)(203)의 포텐셜을 비결합한다.
다음에, 스위치 수단(X)(207)을 OFF 시켜서, 화소를 출력선으로부터 떼어버리고, 다른 행의 화소의 판독 기간으로 옮겨간다.
도 11은, 1화소의 신호를 판독하는 경우의 순서를 설명하기 위한 플로우 도다.
촬상이 시작되면(스텝801), 신호 출력의 준비전인가 아닌가(스텝802)가 판단된다. 신호 출력의 준비전이면, 제1-1신호(102S1), 제1-2신호(102S2), 제2신호(102N)의 광전변환 특성의 취득 스텝803에 이행한다. 각 신호의 광전변환 특성의 취득이 완료하면, 스텝804에 이행한다. 스텝80에서 신호 출력의 준비전이 아니면, 스텝804에 이행한다. 스텝804에서는, 화소신호의 취득 시작인가 아닌가가 판단된다. 화소신호의 취득이 시작되는, 취득된 화소신호는 스텝805에 있어서, 축적된다. 화소신호의 취득 시작이 아닐 경우는, 다시, 스텝804에 되돌아가서 화소신호의 취득 시작인가 아닌가가 판단된다. 스텝804에서 축적된 각 신호(제1-1신호(102S1), 제1-2신호(102S2), 제2신호(102N))는, 스텝806에서, 다음 단계의 회로에 전송되기 위해서 출력된다.
다음에, 제1-1신호(102S1), 제1-2신호(102S2), 제2신호(102N)의 출력의 조합으로부터 촬상면의 조도를 나타내는 신호를 도출한다(스텝807). 그 후, 도출된 신호를 소정의 회로에 전송하기 위해서 출력해(스텝808), 일련의 판독 동작을 완료한다(스텝809).
본 발명에 따른 시험작 디바이스A에서는, 열회로부(102)에 고게인 앰프를 사용하는 것으로, 플로팅 디퓨전 입력 환산의 노이즈 전압을 60μV로 할 수 있었다.
전하전압변환 게인을 230μV/e-로 했을 때에 입력 환산 노이즈 전자수를 0.26개로 할 수 있고, 실질적으로 문제 없이 1광자마다의 정밀도로 신호를 판독할 수 있었다.
또한, 전하전압변환 게인을 300μV/e-로 했을 때에 입력 환산 노이즈 전자수를 0.20개로 할 수 있었다.
여기서, 전하전압변환 게인과 플로팅 디퓨전 용량과의 관계는 이하의 식으로 주어진다.
CG=q/CFD ······(1)
이때, 「CG」는 전하전압변환 게인을, 「q」는 소전하를, 「CFD」는 플로팅 디퓨전 용량을 나타낸다.
상기한 시험작 디바이스A의 시험작에 있어서는, 지금까지 설명해 온 대로, 게이트 전극과 n형 확산층과의 오버랩을 물리적으로 축소하기 위해서, 보통 LDD라고 불리는, 게이트 전극의 사이드월 형성전에 n형의 불순물을 주입해서 형성하는 n형 영역(LDD)을 형성하지 않는 작성 플로우를 사용했다.
또한, 사이드월 형성후에 n형 불순물을 1015cm-2오더의 고 도즈로 주입하는 이온 주입의 공정을 변경해서 n형 불순물의 도즈를 6×1014cm-2로서 저 도즈화하고, 소정의 n형 확산층(n형 영역501-1, 501-2, 501-3)의 농도를 저감했다.
이에 따라 게이트 오버랩 용량이 더욱 저감되고, 또한, PN접합 용량도 저감할 수 있었다. 다시 말해, 시험작 디바이스A에 있어서는, 플로팅 디퓨전 용량은, 0.5fF, 전하전압변환 게인은, 320μV/e-, 입력 환산 노이즈 전자수는, 0.19개로 할 수 있고, 1광자의 정밀도로 신호를 판독했다. 또한, 제1-1신호, 제1-2신호, 제2신호를 합성함으로써, 1회의 노광 기간에서, 1전자로 74000전자까지 선형으로 촬상 신호를 얻을 수 있었다.
다음에, 도 12, 도 13에 의해, 본 발명을 촬상 장치에 적용했을 경우의 적합한 실시 형태의 일례를 도시한다.
도 12는, 발명에 따른 CMOS이미지 센서를 촬상 장치에 적용했을 경우의 센서부의 적합한 실시 형태의 일례를 도시하는 것으로, 제1열의 N개분의 화소회로와 1열분의 판독 회로를 도시하는 회로도다.
도 12에서는, 제1열째의 열화소회로부(1200-1)와 제1열째의 열회로부(102-1)가 도시되어 있다.
열화소회로부(1200-1)는, N개의 화소(회로)부(101-1∼101-N)가, 도시된 것처럼 배열되고, 화소(회로)부(101-1∼101-N)의 각각은, 제1열째의 화소열신호선(103-1)에 열 순서로 결선되어 있다.
도 12에 있어서는, 열화소회로부가 일렬만 기재되어 있지만, 실제는, M열 배열되어 있다(1200-1∼1200-M)(1200-2∼1200-M은 도시되지 않음).
화소 열신호선(103-1)의 하류에는, 도 1의 경우와 같이, 전류원(108-1)이 결선되어 있다.
열회로부(102-1)는, 도 1의 경우와 같이, 고게인 앰프를 구비한 제1열 판독회로(102HG-1), 저게인 앰프를 구비한 제2열 판독회로(102LG-1), 제3열 판독회로(102N)로 구성되어 있다.
또한, 열판독회로(102HG-1, 102LG-1, 102N)의 각각에는, 도 1의 경우와 같이 아날로그 메모리 회로부가 설치해 있다.
도 12의 경우의 신호의 판독방법은, 판독을 N행회 반복하는 이외는 전술한 것과 같다.
도 13은, 도 12에 도시하는 촬상 장치의 예의 센서부 전체를 모식적으로 도시하는 전체 블록도다.
센서부(1300)는, 도 1에 도시하는 화소회로부(1화소에 상당한다)(101)를 구비한 화소가 「N×M」개, 2차원 배열되어 있는 화소 어레이(1301), 수직(행)시프트 레지스터부(1302), 수평(열)시프트 레지스터부(1303)를 구비하고 있다.
화소 어레이(1301)의 행방향을 따라서, 전류원(108)이 M개 배치되어 있는 전류원 열부(1304), 화소 출력선 리셋트용 스위치 수단이 M개 배치되어 있는 리셋트 스위치 열부(1305), 아날로그 메모리 회로부(106HG)가 M개 배치되어 있는 제1-1신호용 아날로그 메모리부(1307), 아날로그 메모리 회로부(106LG)가 M개 배치되어 있는 제1-2신호용 아날로그 메모리부(1309), 아날로그 메모리 회로부(106N)가 M개 배치되어 있는 제2신호용 아날로그 메모리부(1309)가 각각 설치되어 있다.
열 리셋트 스위치부(1305)와 제1-1신호용 아날로그 메모리부(1307)와의 사이에는, 16배 앰프부(1306)가, 또한, 제1-1신호용 아날로그 메모리부(1307)와 제2신호용 아날로그 메모리부(1309)와의 사이에는, 1배 앰프 열부(1308)가, 각각 설치되어 있다.
여기에서, 16배 앰프 열부(1306)는, 고게인 앰프로서 16배의 증폭률의 앰프를 채용하고, 1배 앰프 열부(1308)는, 저게인 앰프로서 증폭률 1배의 앰프를 채용하고 있는 것을 의미하고 있다.
최종단 버퍼(1311)는, 수평 시프트 레지스터에서 순차 선택되는 열에 있어서의 아날로그 메모리의 보유 신호를 저출력 임피던스로 칩 외부에 출력하기 위한 버퍼다.
다음에, 본 발명의 광 센서의 최적 설계의 일례를 설명한다.
도 14 내지 도 16은, 화소선택 스위치 수단(X)(207)과 소스·폴로워 스위치수단(SF)(208)의 모식적인 레이아웃 패턴을 도시하는 것이다.
(1) 플로팅 디퓨전 용량의 구성 인자인, 소스폴로워 게이트의 드레인측의 게이트 오버랩 용량은 소스폴로워 게이트의 드레인측의 폭(WSF D)에 비례하기 때문에, 소스폴로워 게이트의 폭은 작게 한 쪽이 바람직하다.
도 14는, 소스폴로워 게이트의 폭을 최소화해서 오버랩 용량을 저감하는 것을 우선한 레이아웃 패턴의 적합한 일례다.
WSF D은 최소 가공 치수로 설계하는 것이 바람직하고, 본 발명의 적합한 구체예에서는, 0.34μm로 했다.
(2) 소스 폴로워 회로의 게인을 증가시키기 위해서와 1/f노이즈와 랜덤 텔레그래프 노이즈로 이루어진 저주파 노이즈를 저감하기 위해서는, 소스폴로워 게이트의 게이트 폭을 증가하는 것이 바람직하다.
도 15는, 소스폴로워 게이트의 폭을 크게 해서 소스 폴로워 회로의 게인 증가와 저주파 노이즈 저감을 우선한 레이아웃 패턴의 적합한 일례다.
본 발명의 적합한 구체예에서는, WSF S는 WSF D와는 함께 0.60μm로 했다.
(3) 도 16에는, 게이트 폴리실리콘과 액티브Si이 덮는 채널 영역에 있어서, 액티브Si를 비대칭으로 배치한 예가 도시되어 있다(비대칭 형상 액티브Si를 소스폴로워 게이트에 적용하는 장점).
WSF D로부터 WSF S에 액티브Si폭을 넓혀서 비대칭 형상을 형성할 때는, 전류경로를 완만하게 넓혀서 캐리어의 산란이 적어지도록 게이트 폭방향으로 직행한 전류가 흐르는 방향을 기본축으로서 완만한 각도로 레이아웃하는 것이 바람직하다.
본 발명의 적합한 구체예에서는, 전류가 흐르는 방향을 기본축으로서 ±45°의 기울기로 레이아웃 했다.
또한, 게이트 폴리실리콘과 액티브Si는, 포토리소그래피의 맞춤 어긋남에 기인해서 설계 값으로부터 어긋남이 생기지만, 맞춤 어긋남이 발생했다고 한들 WSF D와 WSF S의 값이 각각 변동하지 않도록, 마진을 갖게 할 필요가 있다. 따라서, WSF S의 설계가능한 범위는 이하의 식(2)로 주어진다.
Figure 112017057560487-pct00001
·····식(2)
여기서, LM은 맞춤 어긋남 마진의 최소값이다.
도 16에 있어서는, LM은, LM1, LM2로 도시되어 있다.
본 발명의 적합한 구체예에서는, LM(LM1, LM2)=0.10μm이다.
WSF D은 최소 가공 치수로 설계하는 것이 바람직하다.
본 발명의 적합한 구체예에서는, 0.34μm로 했다. 또한, LSF는 0.55μm로 했다. 따라서, 이 때의 WSF S의 설계가능한 최대값은 1.04μm이다.
본 발명의 적합한 구체예에서는, WSF S는 0.60μm로 했다.
본 발명에 있어서는, 상기 「(1)∼(3)」의 조건을 만족시켜서 레이아웃 설계함으로써, 최적화할 수 있다.
최적 예에서는, 액티브Si를 비대칭으로 배치하고, 드레인측의 게이트 폭(WSF D)을 최소화해서 게이트 오버랩 용량을 저감함과 아울러, 소스측의 게이트 폭(WSF S)을 크게 해서 소스 폴로워 회로의 게인 증가와 저주파 노이즈 저감을 양립할 수 있다.
100 ···화소회로와 1열분의 판독 회로
101 ···화소회로부
101-1∼101-N ···화소부
102, 102-1 ···열회로부
102HG, 102HG-1 ···제1열 판독회로
102LG, 102LG-1 ···제2열 판독회로
102N, 102N-1 ···제3열 판독회로
102S1 ···제1-1신호
102S2 ···제1-2신호
102S3 ···제2신호
103, 103-1 ···화소열 출력 신호선
104HG ···스위치 수단(SW/AMPEN)
104LG ···스위치 수단(SW/AMPEN)
105HG ···고게인 앰프
105LG ···저게인 앰프
106HG ···아날로그 메모리 회로부
106LG ···아날로그 메모리 회로부
106N ···아날로그 메모리 회로부
106HG-1 ···스위치 수단(NS1H)
106LG-1 ···스위치 수단(NS1)
106N-1 ···스위치 수단(NS2)
106HG-2 ···용량(N1H)
106LG-2 ···용량(N1)
106N-2 ···용량(N2)
106HG-3 ···스위치 수단(SS1H)
106LG-3 ···스위치 수단(SS1)
106N-3 ···스위치 수단(SS2)
106HG-4 ···용량(S1H)
106LG-4 ···용량(S1)
106N-4 ···용량(S2)
107HG ···제1-1신호용 신호선
107LG ···제1-2신호용 신호선
107N1 ···화소열 출력 신호선으로부터 분기된 제2신호용 신호선
108, 108-1 ···전류원
201 ···포토다이오드(PD)
202 ···전송용 스위치 수단(T)
202-1 ···전송용 스위치 수단(T)의 전극
203 ···플로팅 디퓨전 용량(CFD)
204 ···횡형 오버플로 축적 용량(CLOFIC)
205 ···오버플로용 스위치 수단(S)
205-1 ···오버플로용 스위치 수단(S)의 전극
206 ···리셋트용 스위치 수단(R)
206-1 ···리셋트용 스위치 수단(R)의 전극
207 ···화소선택 스위치 수단(X)
207-1 ···화소선택 스위치 수단(X)의 전극
208 ···소스 폴로워형의 스위치 수단(SF)
208-1 ···소스 폴로워형의 스위치 수단(SF)의 전극
300 ···p-형 epi기판
301A1, 301A2, 301B1, 301B2 ···MOS트랜지스터
302 ···확산층(n+형 영역)
303A, 303B ···게이트 전극
304A, 304B1, 304B2 ···사이드월
305 ···LDD
306 ···절연막층
400 ···p-형 epi기판
401A1, 401A2 ···MOS트랜지스터
402A ···확산층(n+형 영역)
403A, 403B ···게이트 전극
404A, 404B1, 403B2 ···사이드월
500 ···광입력 센서 화소부
500-1 ···n-형 실리콘(n-Si)기체
500-2 ···p형 실리콘층
501-2∼501-3 ···불순물량 저감화 n형 영역
502-1∼502-5 ···n+형 영역
503-1∼503-6 ···LDD
504 ···FD확산층부
505 ···화소SF부
506-1∼506-4 ···소자분리영역
507-1∼507-3 ···p형 매립 영역
508 ···n-형 영역
509 ···p+형 영역
510 ···STI주변 p+형 영역
601-1∼601-3 ···LDD형성용 포토레지스트
602-1∼602-11 ···사이드월
603-1∼603-2 ···S/D확산층 형성용 포토레지스트
604-1∼604-3 ···S/D고농도 확산층형성용 포토레지스트
605-1∼605-2 ···배선층간 절연체층
606-1∼606-3 ···콘택 전극
607-1∼607-2 ···금속 배선
801∼809 ···신호 판독 스텝
1200-1 ···제1열째의 열회로부
1300 ···센서부
1301 ···화소 어레이
1302 ···수직 시프트 레지스터
1303 ···수평 시프트 레지스터
1304 ···전류원 열부
1305 ···화소 출력선 리셋트 스위치 열부
1306 ···16배 앰프부
1307 ···제1-1신호용 아날로그 메모리부
1308 ···1배 앰프 열부
1309 ···제1-2신호용 아날로그 메모리부
1310 ···제2신호용 아날로그 메모리부
1311 ···최종단 버퍼

Claims (7)

  1. 삭제
  2. 수광소자(PD), 전송용의 스위치(T), 오버플로용의 스위치(S), 리셋트용의 스위치(R)가 이 순서로 직렬로 결선되어 있고, 상기 전송용의 스위치(T)와 상기 오버플로용의 스위치(S)와의 사이의 결선에 결선된 플로팅 디퓨전 용량(CFD)과 소스 폴로워형의 스위치(SF)와, 상기 오버플로용의 스위치(S)와 상기 리셋트용의 스위치(R)와의 사이의 결선에 결선된 횡형 오버플로 축적 용량(CLOFIC)을 갖고, 상기 소스 폴로워형의 스위치(SF)는, MOS트랜지스터이며, 상기 전송용의 스위치(T)는, 드레인 영역의 불순물 농도가, 상기 소스 폴로워형의 스위치(SF)의 소스 영역의 불순물 농도의 50％감소의 농도인 비LDD·MOS트랜지스터인 것을 특징으로 하는 광 센서.
  3. 수광소자와 전하를 축적하는 축적 용량과 상기 수광소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치와 화소신호 출력선을, 화소마다 갖고, 상기 화소신호 출력선에 신호 판독 경로가 접속되어 있고,
    상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량이며, 상기 전송 스위치는, 비LDD·MOS트랜지스터이며, 또한 그 드레인 영역에 있어서의 불순물의 농도는, 1×1020개/cm3이하이며,
    상기 신호 판독 경로에는, 상기 플로팅 디퓨전 용량에 의해 전하전압변환된 제1의 화소출력 신호와, 상기 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량을 결합해서 전하전압변환된 제2의 화소출력 신호가, 입력되고,
    상기 제1의 화소출력 신호는 상기 신호 판독 경로에 있어서 1보다 큰 증폭률의 앰프의 적어도 1개를 구비하는 복수의 앰프에 의해 증폭되는 것을 특징으로 하는 광 센서.
  4. 수광소자와 전하를 축적하는 축적 용량과 상기 수광소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를 갖고, 상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량이며, 상기 전송 스위치는, 비LDD·MOS트랜지스터이며, 또한 그 드레인 영역에 있어서의 불순물의 농도는, 1×1020개/cm3이하이고,
    화소부가 평면적으로 배치되어 있는 화소열부와,
    상기 화소열부가 순차 결선되어 있는 화소신호 출력선과,
    상기 화소신호 출력선의 상기 화소열부의 배열 최후의 화소부가 결선되어 있는 위치보다 하류의 위치에서 상기 화소신호 출력선에 결선되어 있는 신호 판독 경로부를, 갖고,
    상기 신호 판독 경로부는 복수의 신호 경로를 갖고, 해당 복수의 신호 경로의 적어도 2개의 신호 경로에는 증폭률이 다른 증폭 기능이 각기 구비되어 있고,
    상기 증폭 기능의 적어도 1개가, 증폭률이 1보다 큰 것을 특징으로 하는 멀티 화소의 광 센서.
  5. 수광소자와 전하를 축적하는 축적 용량과 상기 수광소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를, 화소부마다 갖고,
    상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량이며, 상기 전송 스위치는, 비LDD·MOS트랜지스터이며, 또한 그 드레인 영역에 있어서의 불순물의 농도는, 1×1020개/cm3이하인 센서부와,
    각 화소부가, 결선되어 있는 화소신호 출력선과,
    해당 화소신호 출력선에 결선되어 있는 신호 판독 경로를,
    구비하는 광 센서를 사용하여,
    상기 플로팅 디퓨전 용량에 의해 판독에 기여하는 전하량의 전하를 전하전압변환해서 제1의 화소출력 신호를 형성하고, 상기 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량을 결합해 판독에 기여하는 전하량의 전하를 전하전압변환해서 제2의 화소출력 신호를 형성하고, 이것들 2개의 화소출력 신호를 상기 신호 판독 경로에 입력하고,
    상기 제1의 화소출력 신호는, 상기 신호 판독 경로에 있어서 1보다 큰 증폭률의 앰프 중 적어도 1개를 구비하는 복수의 앰프에 의해 증폭하는 것을 특징으로 하는 광 센서의 신호 판독방법.
  6. 수광소자(PD), 전송용의 스위치(T), 오버플로용의 스위치(S), 리셋트용의 스위치(R)가 이 순서로 직렬로 결선되어 있고, 상기 전송용의 스위치(T)와 상기 오버플로용의 스위치(S)와의 사이의 결선에 결선된 플로팅 디퓨전 용량(CFD)과 소스 폴로워형의 스위치(SF)와, 상기 오버플로용의 스위치(S)와 상기 리셋트용의 스위치(R)와의 사이의 결선에 결선된 횡형 오버플로 축적 용량(CLOFIC)을 갖고,
    상기 소스 폴로워형의 스위치(SF)는, MOS트랜지스터이며,
    상기 전송용의 스위치(T)는, 드레인 영역의 불순물 농도가, 상기 소스 폴로워형의 스위치(SF)의 소스 영역의 불순물 농도의 50％감소의 농도인 비LDD·MOS트랜지스터인 복수의 화소부를 갖고, 해당 복수의 화소부의 상기 수광소자(PD)는, 2차원적으로 배치되어서 화소 어레이를 구성하고,
    상기 복수의 화소부가, 순차 결선되어 있는 화소열 출력 신호선을 갖고,
    해당 화소열 출력 신호선에, 결선된 열회로부를 갖고, 해당 열회로부에는, 상기 플로팅 디퓨전 용량에 의해 전하전압변환된 제1의 화소출력 신호와 상기 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량을 결합해서 전하전압변환된 제2의 화소출력 신호가 입력되고,
    상기 제1의 화소출력 신호는 신호 판독 경로에 있어서 1보다 큰 증폭률의 앰프의 적어도 1개를 구비하는 복수의 앰프에 의해 증폭되는 것을 특징으로 하는 촬상 장치.
  7. 수광소자(PD), 전송용의 스위치(T), 오버플로용의 스위치(S), 리셋트용의 스위치(R)가 이 순서로 직렬로 결선되어 있고, 상기 전송용의 스위치(T)와 상기 오버플로용의 스위치(S)와의 사이의 결선에 결선된 플로팅 디퓨전 용량(CFD)과 소스 폴로워형의 스위치(SF)와, 상기 오버플로용의 스위치(S)와 상기 리셋트용의 스위치(R)와의 사이의 결선에 결선된 횡형 오버플로 축적 용량(CLOFIC)을 갖고,
    상기 소스 폴로워형의 스위치(SF)는, MOS트랜지스터이며,
    상기 전송용의 스위치(T)는, 드레인 영역의 불순물 농도가, 상기 소스 폴로워형의 스위치(SF)의 소스 영역의 불순물 농도의 50％감소의 농도인 비LDD·MOS트랜지스터인 복수의 화소부를 갖고, 해당 복수의 화소부의 상기 수광소자(PD)는, 2차원적으로 배치되어서 화소 어레이를 구성하고, 상기 복수의 화소부가, 순차 결선되어 있는 화소열 출력 신호선과,
    해당 화소열 출력 신호선에, 결선된 열회로부를,
    구비한 촬상 장치를 준비하고,
    상기 플로팅 디퓨전 용량에 의해 판독에 기여하는 전하량의 전하를 전하전압변환해서 제1의 화소출력 신호를 형성하고, 상기 플로팅 디퓨전 용량과 횡형 오버플로 축적 용량을 결합해 판독에 기여하는 전하량의 전하를 전하전압변환해서 제2의 화소출력 신호를 형성하고, 이것들 2개의 화소출력 신호를 신호 판독 경로에 입력하고,
    상기 제1의 화소출력 신호는, 상기 신호 판독 경로에 있어서 1보다 큰 증폭률의 앰프의 적어도 1개를 구비하는 복수의 앰프에 의해 증폭하는 것을 특징으로 하는 촬상 장치의 신호 판독방법.
KR1020177016549A 2014-11-17 2015-11-16 광 센서, 그 신호 판독방법, 고체촬상장치 및 그 신호 판독방법 KR102010232B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-233172 2014-11-17
JP2014233172 2014-11-17
PCT/JP2015/082089 WO2016080337A1 (ja) 2014-11-17 2015-11-16 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187002400A Division KR102220639B1 (ko) 2014-11-17 2015-11-16 광 센서의 신호 판독방법, 및 촬상장치의 신호 판독방법

Publications (2)

Publication Number Publication Date
KR20170085102A KR20170085102A (ko) 2017-07-21
KR102010232B1 true KR102010232B1 (ko) 2019-08-13

Family

ID=56013874

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177016549A KR102010232B1 (ko) 2014-11-17 2015-11-16 광 센서, 그 신호 판독방법, 고체촬상장치 및 그 신호 판독방법
KR1020187002400A KR102220639B1 (ko) 2014-11-17 2015-11-16 광 센서의 신호 판독방법, 및 촬상장치의 신호 판독방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187002400A KR102220639B1 (ko) 2014-11-17 2015-11-16 광 센서의 신호 판독방법, 및 촬상장치의 신호 판독방법

Country Status (6)

Country Link
US (1) US10200641B2 (ko)
JP (1) JP6085733B2 (ko)
KR (2) KR102010232B1 (ko)
CN (2) CN108183103B (ko)
TW (2) TWI677973B (ko)
WO (1) WO2016080337A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
EP3252818B1 (en) * 2015-01-29 2019-11-20 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN107026961B (zh) 2016-01-29 2021-02-12 松下知识产权经营株式会社 摄像装置
CN109804466B (zh) * 2016-10-07 2023-05-05 国立大学法人东北大学 光传感器及其信号读出方法和固体摄像装置及其信号读出方法
KR102276181B1 (ko) * 2017-05-28 2021-07-12 고쿠리츠다이가쿠호진 도호쿠다이가쿠 수광 디바이스 및 수광 디바이스의 신호 판독 방법
JP7072362B2 (ja) * 2017-09-26 2022-05-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7018293B2 (ja) * 2017-11-06 2022-02-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10270992B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sampling device and method for reducing noise
US11516422B2 (en) * 2018-05-24 2022-11-29 Gigajot Technology, Inc. Image sensor having column-level correlated-double-sampling charge transfer amplifier
WO2020026892A1 (ja) * 2018-07-30 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び、電子機器
KR102482883B1 (ko) 2018-08-23 2022-12-29 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출 방법
JP7396995B2 (ja) * 2018-10-11 2023-12-12 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN109300928B (zh) * 2018-10-12 2024-05-14 威海华菱光电股份有限公司 图像传感器芯片和图像传感器装置
JP7340218B2 (ja) * 2018-11-13 2023-09-07 国立大学法人静岡大学 固体撮像装置
KR102661820B1 (ko) 2019-02-11 2024-05-02 삼성전자주식회사 이미지 센서 및 그것의 구동 방법
KR102697315B1 (ko) * 2019-04-02 2024-08-26 삼성디스플레이 주식회사 이미지 센서 및 이를 구비한 표시 장치
CN109889735B (zh) * 2019-04-22 2021-01-26 Oppo广东移动通信有限公司 像素电路及图像传感器
JP7603379B2 (ja) * 2020-03-30 2024-12-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
DE102021108693B4 (de) 2020-04-14 2022-02-03 Ifm Electronic Gmbh Vorrichtung und Verfahren zur Ermittlung von mindestens zwei referenzwertbezogenen Pixel-Signalwerten eines oder mehrerer LOFIC Pixel per korrelierter Doppelabtastung
JP2024529154A (ja) 2021-08-10 2024-08-01 エーエムエス・センサーズ・ユーエスエー・インコーポレイテッド 自己較正障壁変調画素
KR20230084940A (ko) 2021-12-06 2023-06-13 삼성전자주식회사 이미지 센서 장치 및 그것의 동작 방법
DE102022124675A1 (de) 2022-09-26 2024-03-28 Ifm Electronic Gmbh PMD-Sensor mit mehreren Halbleiterebenen
WO2024106191A1 (ja) * 2022-11-15 2024-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
CN118524305B (zh) * 2024-07-19 2024-10-01 深圳市元视芯智能科技有限公司 像素电路及其数据读出方法、图像传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007336306A (ja) * 2006-05-17 2007-12-27 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2010034890A (ja) * 2008-07-29 2010-02-12 Panasonic Corp 固体撮像装置および差分回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1732134B1 (en) * 2004-02-27 2012-10-24 National University Corporation Tohoku Unversity Solid-state imagine device, line sensor, optical sensor, and method for operating solid-state imaging device
JP4317115B2 (ja) * 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
CN100525401C (zh) * 2004-04-12 2009-08-05 国立大学法人东北大学 固体摄像装置、光传感器及固体摄像装置的动作方法
JP4459064B2 (ja) * 2005-01-14 2010-04-28 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP4416668B2 (ja) * 2005-01-14 2010-02-17 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP5066704B2 (ja) * 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
JP4695902B2 (ja) * 2005-03-18 2011-06-08 キヤノン株式会社 固体撮像装置の製造方法
JP4459099B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
US7821560B2 (en) 2005-04-07 2010-10-26 Tohoku Universityu Optical sensor, solid-state imaging device, and operating method of solid-state imaging device
JP3996618B1 (ja) * 2006-05-11 2007-10-24 総吉 廣津 半導体撮像素子
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
KR101465667B1 (ko) * 2008-03-25 2014-11-26 삼성전자주식회사 Ｃｍｏｓ 영상 센서 및 그 동작 방법
KR101015531B1 (ko) * 2008-10-02 2011-02-16 주식회사 동부하이텍 정전기 보호 소자 및 그 제조 방법
JP4832541B2 (ja) * 2009-03-17 2011-12-07 シャープ株式会社 固体撮像素子および電子情報機器
JP2012009652A (ja) * 2010-06-25 2012-01-12 Panasonic Corp 固体撮像装置およびその製造方法
JP5528283B2 (ja) 2010-09-30 2014-06-25 キヤノン株式会社 固体撮像装置
WO2012043867A1 (en) 2010-09-30 2012-04-05 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5963449B2 (ja) 2012-01-16 2016-08-03 キヤノン株式会社 光電変換装置の製造方法
JP5955005B2 (ja) 2012-01-31 2016-07-20 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007336306A (ja) * 2006-05-17 2007-12-27 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2010034890A (ja) * 2008-07-29 2010-02-12 Panasonic Corp 固体撮像装置および差分回路

Also Published As

Publication number Publication date
CN108183103B (zh) 2021-10-26
CN107112334A (zh) 2017-08-29
KR102220639B1 (ko) 2021-02-26
TWI649862B (zh) 2019-02-01
TWI677973B (zh) 2019-11-21
WO2016080337A1 (ja) 2016-05-26
TW201633518A (zh) 2016-09-16
US10200641B2 (en) 2019-02-05
CN108183103A (zh) 2018-06-19
TW201820602A (zh) 2018-06-01
US20170324916A1 (en) 2017-11-09
CN107112334B (zh) 2018-09-04
KR20180014193A (ko) 2018-02-07
JPWO2016080337A1 (ja) 2017-04-27
JP6085733B2 (ja) 2017-03-01
KR20170085102A (ko) 2017-07-21

Similar Documents

Publication Publication Date Title
KR102010232B1 (ko) 광 센서, 그 신호 판독방법, 고체촬상장치 및 그 신호 판독방법
US10154222B2 (en) Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor
KR102268948B1 (ko) 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법
US9602750B2 (en) Image sensor pixels having built-in variable gain feedback amplifier circuitry
US9865632B2 (en) Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
JP5934930B2 (ja) 固体撮像装置およびその駆動方法
CN103108142B (zh) 固态成像装置
US9287305B2 (en) Global shutter bulk charge modulated device
US20190158767A1 (en) Image sensor and method for operating an image sensor
US20090001255A1 (en) Imager pixel with capacitance circuit for boosting reset voltage
EP1850387B1 (en) Solid-state image pickup device
CN101292521A (zh) 在四路共享像素上提供两路共享存储栅极的方法和装置
KR20060131265A (ko) 콤팩트 픽셀 레이아웃을 갖는 ｃｍｏｓ 이미지 센서
US20190288023A1 (en) Stacked wafer arrangement for global shutter pixels utilizing capacitive deep trench isolations
JP2014011253A (ja) 固体撮像装置および電子機器
JP2007027601A (ja) 撮像装置
JP2007134639A (ja) 光電変換装置及びそれを用いた撮像素子
KR101277990B1 (ko) 광학 센서 및 고체 촬상 장치
JP6526115B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20170616

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20180125

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180125

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190514

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190807

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190808

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220630

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230705

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240703

Start annual number: 6

End annual number: 6