KR101994271B1 - 표시장치 - Google Patents

Abstract

표시장치는 복수 개의 게이트 라인들, 상기 복수 개의 게이트 라인과 절연되게 교차하는 복수 개의 데이터 라인들, 및 각각이 2×3 행렬로 배열된 서브화소들을 포함하는 복수 개의 화소들을 포함한다. 동일한 컬러의 컬러필터를 포함하는 서브화소들은 화소행 단위로 동일한 방향으로 게이트 신호가 전달된다. 그에 따라 표시장치에서 제공하는 영상의 품질이 향상된다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 표시품질이 향상된 표시장치에 관한 것이다.

일반적인 표시장치는 복수 개의 화소전극들, 상기 복수 개의 화소전극들에 각각 연결된 복수 개의 스위칭 소자, 및 각각의 상기 복수 개의 스위칭 소자에 연결된 복수 개의 게이트 라인들과 복수 개의 데이터 라인들이 구비된 기판을 포함한다.

각 게이트 라인들은 스위칭 소자를 각각 턴-온 시키는 게이트 신호를 전달하고, 각 데이터 라인들은 턴-온 된 스위칭 소자를 통하여 각 화소에 데이터 신호를 전달한다.

액정표시장치는 상기 기판에 대향하는 다른 하나의 기판과 그 사이에 배치된 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 더 포함한다.

액정표시장치는 액정층에 전기장을 인가하고, 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 영상을 얻는다.

표시장치는 각 게이트 라인들에 게이트 신호를 인가하는 게이트 구동부와 각 데이터 라인들에 데이터 신호를 인가하는 데이터 구동부를 포함한다. 게이트 구동부는 일렬로 배열된 게이트 라인들에 차례로 게이트 신호를 인가한다.

최근 2개의 게이트 구동부를 구비한 표시장치가 개발되고 있다. 상기 2개의 게이트 구동부 중 하나의 게이트 구동부는 일부의 게이트 라인들에 상기 게이트 신호를 제공하고, 다른 하나의 게이트 구동부는 남은 일부의 게이트 라인들에 상기 게이트 신호를 제공한다.

본 발명은 화소전극들에 인가된 데이터 신호들이 최적의 극성 배치를 갖는 표시장치를 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 표시장치는 복수 개의 게이트 라인들, 상기 복수 개의 게이트 라인과 절연되게 교차하는 복수 개의 데이터 라인들, 및 복수 개의 화소들이 구비된 제1 기판을 포함한다. 상기 제1 기판은 영상을 표시하는 표시영역과 상기 표시영역의 적어도 일부에 인접한 비표시영역을 포함하고, 상기 복수 개의 게이트 라인들은 게이트 신호를 수신하고, 복수 개의 데이터 라인들 복수 개의 게이트 라인들은 데이터 신호를 수신한다. 상기 표시장치는 상기 제1 기판과 대향하는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 더 포함할 수 있다.

상기 복수 개의 화소들은 2×3 행렬로 배열된 서브화소들 포함하고, 상기 3열 중 어느 하나의 열에 배열된 서브화소들은 상기 복수 개의 게이트 라인들에 포함되고 연속하여 배열된 3개의 게이트 라인들 중 서로 다른 2개의 게이트 라인들에 각각 연결되고, 상기 3열 중 다른 하나의 열에 배열된 서브화소들은 상기 3개의 게이트 라인들 중 나머지 하나의 게이트 라인에 연결된다.

상기 2×3 행렬로 배열된 서브화소들 중 각 열에 포함된 서브화소들은 상기 복수 개의 데이터 라인들에 포함되고 연속하게 배열된 4개의 데이터 라인들 중 연속하게 배열된 2개의 데이터 라인들에 각각 연결될 수 있다.

상기 표시장치는 홀수 번째 게이트 라인들 각각에 상기 게이트 신호를 제공하는 제1 게이트 구동부 및 짝수 번째 게이트 라인들 각각에 상기 게이트 신호를 제공하는 제2 게이트 구동부를 더 포함할 수 있다. 상기 제1 게이트 구동부 및 제2 게이트 구동부는 상기 비표시영역에 구비된다. 상기 홀수 번째 게이트 라인들과 상기 짝수 번째 게이트 라인들은 서로 상기 게이트 신호를 다른 방향으로 전달할 수 있다.

상기 어느 하나의 열에 배열된 서브화소들 각각은 레드 컬러의 컬러필터를 더 포함하고, 상기 3열 중 상기 다른 하나의 열에 배열된 서브화소들은 각각은 그린 컬러의 컬러필터를 더 포함할 수 있다.

상기 서브화소들 각각은, 박막 트랜지스터, 화소전극, 및 공통전극을 포함한다. 상기 화소전극은 제1 부분 및 평면상에서 상기 제1 부분으로부터 절곡된 제2 부분을 포함하고, 다수의 슬릿을 구비한다. 상기 공통전극은 상기 표시장치의 단면상에서 상기 박막 트랜지스터와 상기 화소전극 사이에 배치된다.

또한, 상기 박막 트랜지스터는 게이트 전극, 상기 게이트 전극 상에 구비된 활성층, 상기 활성층 상에 구비된 소오스 전극과 드레인 전극을 포함한다. 상기 드레인 전극은 평면상에서 상기 소오스 전극과 이격되어 배치된다. 또한, 상기 드레인 전극은 상기 게이트 전극의 너비 방향으로 상기 게이트 전극과 교차한다. 상기 활성층은 산화물 반도체를 포함할 수 있다.

또 다른 실시예에 따른 표시장치는 상기 복수 개의 게이트 라인들 각각이 제1 라인부, 제2 라인부, 및 연결 라인부를 포함한다. 상기 제1 라인부는 평면상에서 상기 화소전극의 일측에 배치되고, 상기 제2 라인부는 평면상에서 상기 화소전극을 사이에 두고 상기 화소전극의 타측에 배치된다. 또한, 상기 연결 라인부는 상기 비표시영역에 배치되고, 상기 제1 라인부와 상기 제2 라인부를 연결한다.

상기 표시장치는 화소전극들에 인가된 데이터 신호들이 최적의 극성 배치를 가짐으로써 표시품질이 향상된다.

상기 화소들 중 동일한 컬러의 컬러필터를 포함하는 서브화소들은 행 단위로 동일한 방향으로 상기 게이트 신호가 전달되므로 표시품질이 향상된다.

상기 표시장치는 상기 데이터 라인들과 상기 화소전극들 사이에 발생하는 기생 커패시턴스를 감소시킬 수 있다.

상기 화소들 각각에 포함된 상기 박막 트랜지스터는 상기 게이트 전극과 상기 드레인 전극 사이의 커패시턴스가 일정하게 유지되므로 표시품질이 향상된다.

도 1은 본 발명의 실시예에 따른 표시장치의 블럭도이다.
도 2는 도 1에 도시된 표시패널을 도시한 도면이다.
도 3은 도 2에 도시된 화소를 확대하여 도시한 평면도이다.
도 4는 도 3에 도시된Ⅰ-Ⅰ'을 따라 절단하여 도시한 단면도이다.
도 5는 도 3의 AA를 확대하여 도시한 평면도이다.
도 6 및 도 7은 도 2에 도시된 화소들의 극성을 도시한 평면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시장치의 표시패널을 도시한 도면이다.
도 9는 도 8에 도시된 화소를 확대하여 도시한 평면도이다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 표시장치의 블럭도이고, 도 2는 도 1에 도시된 표시패널을 도시한 도면이다. 또한, 도 3은 도 2에 도시된 화소를 확대하여 도시한 평면도이고, 도 4는 도 3에 도시된Ⅰ-Ⅰ'을 따라 절단하여 도시한 단면도이며, 도 5는 도 3의 AA를 확대하여 도시한 평면도이다. 한편, 도 2 및 도 3은 후술하는 것과 같이 제2 기판(20)이 생략되어 도시되었다.

도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시장치는 표시패널(DP), 신호 제어부(100), 게이트 구동부(200R, 200L), 및 데이터 구동부(300)를 포함한다.

상기 표시패널(DP)은 영상을 표시한다. 상기 표시패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시패널(liquid crystal display panel), 유기 전계 발광 표시패널(organic light emitting display panel), 전기영동 표시패널(electrophoretic display panel), 일렉트로웨팅 표시패널(electrowetting display panel) 등 다양한 표시패널이 채용될 수 있다. 본 실시예에서, 액정층을 포함하는 액정표시패널을 예시적으로 설명한다.

먼저, 상기 표시패널(DP)에 대해 검토한다. 도 2 내지 도 5에 도시된 것과 같이, 상기 표시패널(DP)은 제1 기판(10), 상기 제1 기판(10)에 대향하며 이격되어 배치된 제2 기판(20)을 포함한다. 상기 제1 기판(10)과 상기 제2 기판(20) 사이에는 상기 액정층(30)이 개재된다.

도 2에 도시된 것과 같이, 상기 제1 기판(10) 상에는 제1 방향(D1)으로 연장된 복수 개의 제1 배선, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 상기 제1 배선들과 절연되게 연장된 복수 개의 제2 배선이 구비된다. 본 실시예에서 일 예로써 상기 제1 배선들이 게이트 라인들(G₁~G_2n)로 설명되고, 상기 제2 배선들이 데이터 라인들(D₁~D_m)로 설명된다.

상기 제1 기판(10)은 영상을 표시하는 표시영역(AR)과 상기 표시영역(AR)의 적어도 일부에 인접한 비표시영역(NAR)을 포함한다. 상기 표시영역(AR) 상에는 복수 개의 화소들(PX)이 구비된다. 상기 복수 개의 화소들(PX) 각각은 복수 개의 서브화소들(SPX)을 포함한다. 예컨대, 도 2 및 도 3에 도시된 것과 같이 상기 복수 개의 화소들(PX) 각각은 2×3 행렬로 배열된 서브화소들(SPX)을 포함할 수 있다.

도 2 내지 도 5에 도시된 것과 같이, 상기 서브화소들(SPX) 각각은 박막 트랜지스터(TFT), 화소전극(PE), 및 공통전극(CE)을 포함한다. 상기 공통전극(CE)은 도 4에 도시된 것과 같이, 상기 표시패널(DP)의 단면상에서 상기 박막트랜지스터(TFT)와 상기 화소전극(PE) 사이에 구비될 수 있다.

도 3 내지 도 5는 상기 복수 개의 화소들(PX) 중 하나를 예시적으로 도시하고 있다. 이하, 도 3 내지 도 5를 참조하여 상기 화소(PE) 및 상기 서브화소(SPX)에 대해 상세히 검토한다.

상기 박막 트랜지스터(TFT)는 상기 게이트 라인들(G₁~G_2n) 중 어느 하나에 연결되고, 상기 데이터 라인들(D₁~D_m) 중 어느 하나에 각각 연결된다. 상기 박막 트랜지스터(TFT)는 게이트 신호에 응답하여 데이터 신호를 출력하는 스위치 소자이다.

상기 제1 기판(10)에는 상기 게이트 라인들(G₁~G_2n)이 구비된다. 상기 박막 트랜지스터(TFT)는 상기 게이트 라인들(G₁~G_2n) 중 어느 하나로부터 분기된 게이트 전극(GE)을 포함한다. 즉, 상기 게이트 전극(GE)은 평면상에서 상기 게이트 라인들(G₁~G_2n) 중 어느 하나로부터 돌출된 형상이다.

상기 제1 기판(10) 상에는 상기 게이트 라인들(G₁~G_2n) 및 상기 게이트 전극(GE)을 커버하는 게이트 절연막(11)이 구비된다.

상기 박막 트랜지스터(TFT)는 상기 게이트 절연막(11)을 사이에 두고 상기 게이트 전극(GE) 상에 구비된 활성층(AL)을 포함한다. 평면상에서 상기 활성층(AL)은 상기 게이트 전극(GE)과 중첩한다. 상기 활성층(AL)은 반도체 물성을 갖는 금속 산화물을 포함할 수 있다. 즉, 상기 활성층은 산화물 반도체로, 예를 들어, 아연 산화물, 아연 주석 산화물, 아연 인듐 산화물, 아연 갈륨 산화물, 또는 아연 인듐 갈륨 산화물 중에서 적어도 어느 하나를 포함할 수 있다.

상기 게이트 절연막(11) 상에는 상기 복수 개의 상기 데이터 라인들(D₁~D_m)이 구비된다. 상기 박막 트랜지스터(TFT)는 상기 데이터 라인들(D₁~D_m) 중 어느 하나로부터 분기된 소오스 전극(SE)을 포함한다. 상기 소오스 전극(SE)은 평면상에서 상기 게이트 전극(GE) 및 상기 활성층(AL)과 적어도 일부가 중첩한다. 예컨대, 도 5에 도시된 것과 같이 상기 소오스 전극(SE)은 상기 게이트 전극(GE)의 너비(W1)보다 긴 길이(L1)를 가질 수 있고, 상기 소오스 전극(SE)은 평면상에서 상기 게이트 전극(GE)과 교차할 수 있다.

또한, 상기 박막 트랜지스터(TFT)는 상기 소오스 전극(SE)과 평면상에서 이격되어 배치된 드레인 전극(DE)을 포함한다. 상기 드레인 전극(DE)은 상기 소오스 전극(SE)처럼 평면상에서 상기 게이트 전극(GE) 및 상기 활성층(AL)과 적어도 일부가 중첩한다. 예컨대, 도 5에 도시된 것과 같이 상기 드레인 전극(DE)은 상기 게이트 전극(GE)의 너비(W1)보다 긴 길이(L2)를 가질 수 있고, 상기 드레인 전극(DE)은 평면상에서 상기 게이트 전극(GE)과 교차할 수 있다.

상기 드레인 전극(DE)과 상기 소오스 전극(SE)이 평면상에서 상기 게이트 전극(GE)과 각각 교차하면, 상기 드레인 전극(DE)과 상기 게이트 전극(GE) 사이의 커패시턴스 및 상기 소오스 전극(SE)과 상기 게이트 전극(GE) 사이의 커패시턴스가 일정하다. 따라서, 상기 서브화소들(SPX)에 발생하는 킥백 전압의 편차를 감소시킬 수 있다.

상기 제1 기판(10) 상에는 상기 드레인 전극(DE)과 상기 소오스 전극(SE), 및 상기 데이터 라인들(D₁~D_m)을 커버하는 보호막(12) 및 유기막(13)이 구비된다. 상기 보호막(12)은 생략될 수 있다.

상기 유기막(13)은 상기 유기막(13)은 평탄화막으로 아크릴수지와 같은 유기물질로 구성될 수 있다. 상기 유기막(13) 상에는 상기 공통전극(CE)이 구비된다. 상기 공통전극(CE)은 상기 유기막(13) 상에서 후술하는 컨택홀(CTH)이 관통하는 영역을 제외하고 임의의 영역에 형성될 수 있다.

상기 공통전극(CE) 상에는 절연층(14)이 구비되고, 상기 절연층(14) 상에는 상기 화소전극(PE)이 구비된다. 도 4에 도시된 것과 같이, 상기 공통전극(CE)이 상기 박막 트랜지스터(TFT)와 상기 화소전극(PE) 사이 및 상기 데이터 라인들(D₁~D_m)과 상기 화소전극(PE) 사이에 배치되므로 상기 화소전극(PE)에 기인하는 기생 커패시턴스는 감소한다.

상기 화소전극(PE)은 도 3 및 도 5에 도시된 것과 같이, 컨택홀(CTH)을 통해 상기 드레인 전극(DE)과 연결된다. 상기 화소전극(PE)은 상기 드레인 전극(DE)을 통해 상기 데이터 신호를 수신한다.

상기 화소전극(PE)은 복수 개의 슬릿(SL)을 구비한다. 예컨대, 도 3에 도시된 것과 같이, 상기 화소전극(PE)은 3개의 슬릿(SL)을 구비할 수 있다. 또한, 상기 화소전극(PE)은 2개의 부분(PE1, PE2)으로 정의될 수 있다. 평면상에서 상기 제2 부분(PE2)은 상기 제1 부분(PE1)으로부터 절곡된다. 실질적으로 상기 제1 부분(PE1)과 상기 제2 부분(PE2)은 기준선(RL)과 평면상에서 소정의 각도를 이룬다. 상기 제1 부분(PE1)과 상기 제2 부분(PE2)은 면적이 서로 다를 수 있다. 도 3에 도시된 것과 같이, 제1 부분(PE1)이 상기 제2 부분(PE2)보다 큰 면적을 가질 수 있다.

상기 2×3 행렬로 배열된 서브화소들(SPX) 중 동일한 행에 배열된 서브화소들(SPX)은 상기 화소전극(PE)의 상기 제1 부분(PE1)과 상기 제2 부분(PE2)을 분할하는 기준선(RL)이 동일선상에 위치할 수 있다.

또한, 상기 동일한 행에 배열된 서브화소들(SPX) 중 인접한 열 들에 배열된 서브화소들은 상기 제1 부분(PE1)과 상기 제2 부분(PE2)이 배치가 서로 상이할 수 있다. 도 3에 도시된 것과 같이, 제2 행(SPXL2)에 배열된 서브화소들 중 제1 열(SPXC1)에 배열된 서브화소는 상기 화소전극(PE)의 상기 제1 부분(PE1)과 상기 제2 부분(PE2)이 상기 기준선(RL)을 중심으로 하측과 상측에 각각 배치된다.

상기 제2 행(SPXL2)에 배열된 서브화소들 중 제2 열(SPXC2)에 배열된 서브화소는 상기 화소전극(PE)의 상기 제1 부분(PE1)과 상기 제2 부분(PE2)이 상기 기준선(RL)을 중심으로 하측과 상측에 각각 배치되고, 상기 제2 행(SPXL2)에 배열된 서브화소들 중 제3 열에 배열된 서브화소는 상기 화소전극(PE)의 상기 제1 부분(PE1)과 상기 제2 부분(PE2)이 상기 기준선(RL)을 중심으로 상측과 하측에 각각 배치된다.

상기 서브화소들(SPX) 각각은 컬러필터(CF)를 더 포함할 수 있다. 상기 서브화소들에 각각 구비된 컬러필터(CF)의 컬러는 서로 다를 수 있다.

상기 2×3 행렬로 배열된 서브화소들(SPX) 중 어느 하나의 열에 배열된 서브화소들 각각은 레드 컬러의 컬러필터를 포함하고, 상기 제3 열 중 상기 다른 하나의 열에 배열된 서브화소들은 각각은 그린 컬러의 컬러필터를 포함할 수 있다. 또한, 상기 제3 열 중 상기 나머지 하나의 열에 배열된 서브화소들 각각은 블루 컬러의 컬러필터를 포함할 수 있다.

예컨대, 제1 열(SPXC1)에 배열된 서브화소들(SPX)은 각각 레드 컬러(R: 도 6 참조)의 컬러필터를 포함하고, 제2 열(SPXC2)에 배열된 서브화소들(SPX)은 각각은 그린 컬러(G: 도 6 참조)의 컬러필터를 포함하고, 제3 열(SPXC3)에 배열된 서브화소들(SPX) 각각은 블루 컬러(B: 도 6 참조)의 컬러필터를 포함할 수 있다.

상기 컬러필터(CF)는 도 4에 도시된 것과 같이, 상기 제1 기판(10)과 상기 액정층(30)을 사이에 두고 배치된 상기 제2 기판(20) 상에 구비될 수 있다. 상기 서브화소들(SPX)에 각각 포함된 상기 컬러필터(CF)는 상기 화소전극들(PE)에 대응하게 구비될 수 있다. 상기 컬러필터(CF)는 상기 화소전극들(PE)과 동일한 면적을 가질 수 있고, 상기 화소전극(PE)에 마주할 수 있다.

한편, 상기 제2 기판(20) 상에는 블랙매트릭스(BM)가 배치될 수 있다. 상기 블랙매트릭스(BM)는 상기 데이터 라인들(D₁~D_m)에 대응하게 배치될 수 있다. 상기 블랙매트릭스(BM)를 따라 인접하는 서브화소들(SPX) 각각에 구비된 컬러필터들(CF)이 접촉할 수 있다.

본 실시예에서 상기 공통전극(CE)이 상기 제1 기판(10) 상에 구비되고, 상기 컬러필터(CF)가 상기 제2 기판(20) 상에 구비된 것을 예로써 설명하였으나, 이에 한정되지 않고, 상기 공통전극(CE) 및 상기 컬러필터(CF)는 상기 제2 기판(20) 및 상기 제1 기판(10) 상에 각각 구비될 수도 있다.

도 2 및 도 3을 참조하여 상기 화소(PX)에 구비된 서브화소들(SPX)과 상기 게이트 라인들(G₁~G_2n) 및 상기 데이터 라인들(D₁~D_m)의 연결관계를 좀더 상세히 검토한다.

상기 2×3 행렬로 배열된 서브화소들(SPX) 중 어느 하나의 열에 배열된 서브화소들은 연속하여 배열된 3개의 게이트 라인들 중 서로 다른 2개의 게이트 라인들에 각각 연결된다. 또한, 상기 2×3 행렬로 배열된 서브화소들(SPX) 중 다른 하나의 열에 배열된 서브화소들은 상기 3개의 게이트 라인들 중 나머지 하나의 게이트 라인에 연결된다. 여기서, "상기 서브화소와 상기 게이트 라인이 연결된다"는 것은 상기 서브화소에 구비된 박막 트랜지스터가 상기 게이트 라인에 연결된다는 것을 의미한다.

예컨대, 도 3에 도시된 것과 같이 제1 열(SPXC1)에 배열된 서브화소들(SPX) 중 제1 행(SPXL1)에 배열된 서브화소(SPX)는 3개의 게이트 라인들(G_{2K -1}, G_2K, G_{2K +1}) 중 첫 번째 게이트 라인(G_{2K -1})에 연결되고, 제2 행(SPXL2)에 배열된 서브화소(SPX)는 3개의 게이트 라인들(G_{2K -1}, G_2K, G_{2K +1}) 중 세 번째 게이트 라인(G_{2K +1})에 연결될 수 있다. 제2 열(SPXC2)에 배열된 서브화소들(SPX) 중 제1 행(SPXL1) 및 제2 행(SPXL2)에 배열된 서브화소(SPX)는 3개의 게이트 라인들(G_{2K -1}, G_2K, G_{2K +1}) 중 두 번째 게이트 라인(G_2K)에 연결될 수 있다.

상기 2×3 행렬로 배열된 서브화소들(SPX) 중 나머지 하나의 열에 배열된 서브화소들(SPX)은 상기 3개의 게이트 라인들 중 서로 다른 2개의 게이트 라인들에 각각 연결될 수 있다. 예컨대, 도 3에 도시된 것과 같이 제3 열(SPXC3)에 배열된 서브화소들(SPX) 중 제1 행(SPXL1)에 배열된 서브화소(SPX)는 첫 번째 게이트 라인(G_{2K -1})에 연결될 수 있고, 제2 행(SPXL2)에 배열된 서브화소(SPX)는 2n 번째 게이트 라인(G_2K)에 연결될 수 있다.

상기 2×3 행렬로 배열된 서브화소들 중 각 열(SPXC1, SPXC2, SPXC3)에 포함된 서브화소들(SPX)은 연속하게 배열된 4개의 데이터 라인들(D_j, D_{j +1}, D_{j +2}, D_{j +3}) 중 연속하게 배열된 2개의 데이터 라인들에 각각 연결될 수 있다.

예컨대, 도 3에 도시된 것과 같이 제1 열(SPXC1)에 배열된 서브화소들(SPX)은 4개의 데이터 라인들(D_j, D_{j +1}, D_{j +2}, D_{j +3}) 중 첫 번째 데이터 라인(D_j)과 두 번째 데이터 라인(D_{j +1})에 각각 연결되고, 제2 열(SPXC2)에 배열된 서브화소들(SPX)은 두 번째 데이터 라인(D_{j +1})과 세 번째 데이터 라인(D_{j +2})에 각각 연결될 수 있다. 또한, 제3 열(SPXC3)에 배열된 서브화소들(SPX)은 세 번째 데이터 라인(D_{j +2})과 네 번째 데이터 라인(D_{j +3})에 각각 연결될 수 있다.

다시, 도 1을 참조하여 신호 제어부(100), 게이트 구동부(200R, 200L), 및 데이터 구동부(300)에 대해 상세히 검토한다.

상기 신호 제어부(100)는 외부의 그래픽 제어부(미도시)로부터 입력되는 영상신호(R, G, B) 및 이의 제어신호를 수신한다. 상기 제어신호는, 예를 들어 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE) 등을 포함한다. 상기 신호 제어부(100)는 상기 영상신호(R, G, B) 및 제어신호를 표시패널(DP)의 동작 조건에 적합하게 처리하고, 게이트 제어신호(CONT1), 데이터 제어신호(CONT2)를 생성 후 출력한다.

상기 게이트 제어신호(CONT1)는 상기 게이트 구동부(300)에 제공된다. 상기 게이트 제어신호(CONT1)는 게이트 온 펄스(게이트 신호의 하이 구간)의 출력 시작을 지시하는 수직 동기 시작 신호, 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호 등을 포함할 수 있다.

상기 데이터 제어신호(CONT2)는 상기 데이터 구동부(200)에 제공된다. 상기 데이터 제어신호(CONT2)는 상기 영상데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호, 상기 데이터 라인들(D₁~D_m)에 해당 데이터 신호를 인가하라는 로드 신호, 공통 전압에 대한 데이터 신호의 극성을 반전시키는 반전 신호 및 데이터 클록 신호 등을 포함한다.

상기 표시장치는 2개의 상기 게이트 구동부(200L, 200R)를 구비한다. 하나의 게이트 구동부(200L: 이하 제1 게이트 구동부)는 상기 게이트 라인들(G₁~G_2n) 중 일부의 게이트 라인들에 연결되고, 다른 하나의 게이트 구동부(200R: 이하 제2 게이트 구동부)는 상기 게이트 라인들(G₁~G_2n) 중 나머지 게이트 라인들에 연결될 수 있다.

상기 제1 및 제2 게이트 구동부(200L, 200R)는 상기 게이트 제어신호(CONT1)를 수신하고 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 상기 게이트 라인들(G₁~G_2n)에 인가한다.

상기 제1 및 제2 게이트 구동부 (200L, 200R)는 상기 표시영역(AR)을 사이에 두고 마주하며, 상기 비표시영역(NAR)에 직접 형성될 수 있다. 상기 제1 게이트 구동부(200L)에 연결된 상기 일부의 게이트 라인들은 홀수 번째에 배열된 게이트 라인들(G₁~G_{2n -1})일 수 있고, 상기 제2 게이트 구동부(200R)에 연결된 상기 나머지 게이트 라인들은 짝수 번째에 배열된 게이트 라인들(G₂~G_2n)일 수 있다. 다만, 이는 하나의 예시에 불과하고, 상기 제1 게이트 구동부(200L)가 상기 짝수 번째에 배열된 게이트 라인들(G₂~G_2n)에 연결되고, 상기 제2 게이트 구동부(200R)가 상기 홀수 번째에 배열된 게이트 라인들(G₁~G_{2n -1})에 연결될 수 있다.

상기 제1 및 제2 게이트 구동부(200L, 200R) 각각은 일렬로 배열된 복수의 시프트 레지스터(미도시)를 포함한다. 여기서 상기 시프트 레지스터는 상기 박막 트랜지스터(TFT)를 형성할 때 상기 제1 기판(10) 상에 직접 형성된다. 다시 말해, 별도의 게이트 구동칩을 상기 제1 기판(10) 상에 실장하지 않고, 상기 박막 트랜지스터(TFT)를 형성하는 박막공정에서 상기 제1 기판(10)에 상기 제1 및 제2 게이트 구동부(200L, 200R)를 직접 형성할 수 있다.

상기 데이터 구동부(300)는 상기 데이터 라인들(D₁~D_m)에 연결되고, 외부로부터 입력된 기준전압(GVDD)을 영상데이터(R',G',B')에 적합하게 변조하여 이를 데이터 신호로서 상기 데이터 라인들(D₁~D_m)에 인가한다. 각각의 상기 데이터 라인들(D₁~D_m)에 인가된 데이터 신호는 상기 박막 트랜지스터(TFT)를 통해 상기 서브화소들(SPX)에 구비된 화소전극들(PE)에 인가된다.

도 6 및 도 7을 참조하여 본 실시예에 따른 표시장치의 구동방법을 검토한다. 도 6 및 도 7에는 8개의 게이트 라인들(G_{2k -1}~G_{2k +6})을 예시적으로 도시하고 있다.

상기 홀수 번째 게이트 라인들(G_{2k -1}~G_{2k +5})과 상기 짝수 번째 게이트 라인들G_2k~G_2k+6)은 서로 다른 방향으로 상기 게이트 신호를 전달한다. 상기 제1 게이트 구동부(200L)에 연결된 상기 홀수 번째 게이트 라인들(G_{2k -1}~G_{2k +5})은 왼쪽에서 오른쪽으로 전달할 수 있고, 상기 제2 게이트 구동부(200R)에 연결된 상기 짝수 번째 게이트 라인들(G_2k~G_{2k +6})은 오른쪽에서 왼쪽으로 전달할 수 있다.

상기 레드 컬러(R)의 컬러필터를 포함하는 서브화소들(SPX)은 행 단위로 동일한 방향으로 상기 게이트 신호가 전달된다. 상기 그린 컬러(G)의 컬러필터를 포함하는 서브화소들(SPX) 역시 행 단위로 동일한 방향으로 상기 게이트 신호가 전달된다.

그에 따라 동일한 컬러필터를 포함하며 동일한 열에 배치된 서브화소들(SPX)은 서로 다른 행에 배치되더라도 상기 박막 트랜지스터들(TFT)이 실질적으로 동일한 시간에 턴-온 된다. 따라서, 가로줄 또는 세로줄 시인현상이 감소한다.

상기 복수 개의 상기 데이터 라인들(D₁~D_m)은 홀수 번째 데이터 라인들과 짝수 번째 데이터 라인들로 구분될 수 있다. 도 6에 도시된 것과 같이 상기 홀수 번째 데이터 라인들과 상기 짝수 번째 데이터 라인들은 서로 다른 극성의 상기 데이터 신호를 수신한다. 예컨대, 홀수 번째 데이터 라인들은 양 극성의 상기 데이터 신호를 수신하고, 짝수 번째 데이터 라인들은 음 극성의 상기 데이터 신호를 수신할 수 있다.

상술한 상기 서브화소들(SPX)과 상기 데이터 라인들(D₁~D_m)은의 연결관계에 따르면, 도 6에 도시된 것과 같이, 데이터 라인 단위로 서로 다른 극성의 데이터 신호가 인가되더라도, 상기 서브화소들(SPX)에 인가된 상기 데이터 신호들의 극성은 도트 반전된다. 즉, 인접한 서브화소들(SPX)에 인가된 데이터 신호들의 극성은 서로 다르다. 그에 따라 상기 데이터 신호들을 수신한 상기 서브화소들(SPX)은 최적의 극성 배치를 갖고, 상기 표시장치의 표시품질이 향상된다.

한편, 상기 제1 게이트 구동부(200L)는 상기 홀수 번째 게이트 라인들(G_{2k -1}~G_2k+5)에 순차적으로 상기 게이트 신호를 제공하고 상기 제2 게이트 구동부(200R)는 상기 짝수 번째 게이트 라인들(G_2k~G_{2k +6})에 순차적으로 상기 게이트 신호를 제공한다.

도 6에 도시된 것과 같이, 상기 제2 게이트 구동부(200R)가 상기 짝수 번째 게이트 라인들(G_2k~G_{2k +6}) 중 첫 번째 게이트 라인(G_2k)에 상기 게이트 신호를 출력한 이후에 상기 제1 게이트 구동부(200L)는 상기 홀수 번째 게이트 라인들(G_{2k -1}~G_{2k +5}) 중 첫 번째 게이트 라인(G_{2k -1})에 상기 게이트 신호를 출력할 수 있다.

뿐만 아니라, 도 7에 도시된 것과 같이, 상기 제1 게이트 구동부(200L)는 상기 홀수 번째 게이트 라인들(G_{2k -1}~G_{2k +5}) 중 첫 번째 게이트 라인(G_{2k -1})에 상기 게이트 신호를 출력한 이후에 상기 제2 게이트 구동부(200R)가 상기 짝수 번째 게이트 라인들(G_2k~G_{2k +6}) 중 첫 번째 게이트 라인(G_2k)에 상기 게이트 신호를 출력할 수 있다. 이때, 상기 게이트 라인들(G_{2k -1}~G_{2k +6})은 어떤 게이트 구동부에 연결되었는지와 무관하게 상기 게이트 신호를 순차적으로 수신한다.

도 8은 본 발명의 다른 실시예에 따른 표시장치의 표시패널을 도시한 도면이고, 도 9는 도 8에 도시된 화소를 확대하여 도시한 평면도이다. 이하, 도 8 및 도 9를 참조하여 본 실시예에 따른 표시장치를 설명한다. 다만, 도 1 내지 도 7을 참조하여 설명한 표시장치와 동일한 구성은 동일한 부호를 참조한다.

본 실시예에 따른 표시장치에 포함된 표시패널(DP")은 상기 제1 기판(10), 상기 제1 기판(10)에 대향하며 이격되어 배치된 상기 제2 기판(20)을 포함한다. 상기 제1 기판(10) 상에는 복수 개의 게이트 라인들(G"₁~G"_2n) 및 상기 복수 개의 게이트 라인들(G"₁~G"_2n)과 교차하는 복수 개의 데이터 라인들(D₁~D_m)이 구비된다.

상기 표시영역(AR) 상에는 복수 개의 화소들(PX")이 구비된다. 상기 복수 개의 화소들(PX") 각각은 2×3 행렬로 배열된 서브화소들(SPX)을 포함한다. 상기 서브화소들(SPX) 각각은 박막 트랜지스터(TFT), 화소전극(PE), 및 공통전극(CE)을 포함한다.

도 8 및 도 9에 도시된 것과 같이, 상기 복수 개의 게이트 라인들(G"₁~G"_2n) 제1 라인부(GL-1), 제2 라인부(GL-2), 및 연결 라인부(GL-3)를 포함한다. 상기 복수 개의 게이트 라인들(G"₁~G"_2n) 중 첫 번째 게이트 라인(G"₁)은 상기 제1 게이트 구동부(200L)에 직접 연결되는 제1 라인부(GL-1)만을 포함하고, 상기 복수 개의 게이트 라인들(G"₁~G"_2n) 중 n 번째 게이트 라인(G"n)은 상기 제2 게이트 구동부(200R)에 직접 연결되는 제2 라인부(GL-2)만을 포함할 수 있다.

상기 제1 라인부(GL-1)는 평면상에서 상기 화소전극(PE)의 일측에 배치된다 또한, 상기 제2 라인부(GL-2)는 평면상에서 상기 화소전극(PE)의 타측에 배치된다. 따라서, 상기 제1 라인부(GL-1)와 상기 제2 라인부(GL-2)는 상기 화소전극(PE)을 사이에 두고 마주한다. 상기 제1 라인부(GL-1)와 상기 제2 라인부(GL-2)는 상기 표시영역(AR)에 배치된다.

상기 연결 라인부(GL-3)는 상기 비표시영역(NAR)에 배치되고, 상기 제1 라인부(GL-1)와 상기 제2 라인부(GL-2)를 연결한다. 상기 연결 라인부(GL-3)는 상기 게이트 구동부들(200L, 200R) 중 어느 하나에 연결된다.

본 실시예에 따른 화소(PX")는 도 3을 참조하여 설명한 화소(PX)와 같이, 상기 2×3 행렬로 배열된 서브화소들(SPX) 중 어느 하나의 열에 배열된 서브화소들이 연속하여 배열된 3개의 게이트 라인들 중 어느 하나의 게이트 라인에 함께 연결된다. 여기서, 상기 서브화소와 상기 게이트 라인이 연결된다는 것은 상기 서브화소에 구비된 박막 트랜지스터가 상기 게이트 라인에 연결된다는 것을 의미한다.

이때, 상기 어느 하나의 열에 배열된 서브화소들(SPX) 중 어느 하나의 서브화소(SPX)는 어느 하나의 게이트 라인의 상기 제1 라인부(GL-1)에 연결되고, 나머지 하나의 서브화소(SPX)는 상기 제2 라인부(GL-2)에 연결된다.

예컨대, 도 9에 도시된 것과 같이 제2 열(SPXC2)에 배열된 서브화소들(SPX) 중 제1 행에 배열된 서브화소(SPX)는 두 번째 게이트 라인(G_2K)의 제2 라인부(GL-2)에 연결되고, 제2 행에 배열된 서브화소(SPX)는 두 번째 게이트 라인(G_2K)의 제1 라인부(GL-1)에 연결될 수 있다.

한편, 제1 열(SPXC1)에 배열된 서브화소들(SPX)은 서로 다른 게이트 라인에 연결될 수 있다. 제1 열(SPXC1) 및 제1 행에 배열된 서브화소(SPX)는 첫 번째 게이트 라인(G_{2K -1})의 제1 라인부(GL-1)에 연결되고, 제1 열(SPXC1) 및 제2 행에 배열된 서브화소(SPX)는 세 번째 게이트 라인(G_{2K +1})에 연결될 수 있다.

본 실시예에 따른 화소(PX")는 복수 개의 슬릿(SL)을 구비한 화소전극(PE)을 구비한다. 또한, 상기 화소전극(PE)은 기준선(RL)을 따라 2개의 부분(PE1, PE2)으로 정의될 수 있다.

이때, 상기 화소전극(PE)의 제1 부분(PE1)과 제2 부분(PE2)은 면적이 실질적으로 동일할 수 있다. 또한, 상기 2×3 행렬로 배열된 서브화소들(SPX) 중 동일한 행에 배열된 서브화소들은 상기 화소전극(PE)의 상기 제1 부분(PE1)과 상기 제2 부분(PE2)을 분할하는 기준선(RL)이 동일선상에 위치할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10: 제1 기판 20: 제2 기판
30: 액정층 100: 신호 제어부
200L, 200R: 게이트 구동부 300: 데이터 구동부
DP: 표시패널 PX: 화소
SPX: 서브화소

Claims (19)

1. 영상을 표시하는 표시영역과 상기 표시영역의 적어도 일부에 인접한 비표시영역을 포함하는 제1 기판;
   상기 제1 기판 상에 구비되며, 게이트 신호를 수신하는 복수 개의 게이트 라인들;
   상기 제1 기판 상에 구비되며, 상기 복수 개의 게이트 라인들과 절연되게 교차하고, 데이터 신호를 수신하는 복수 개의 데이터 라인들; 및
   각각이 2×3 행렬로 배열된 서브화소들을 구비하며, 상기 제1 기판 상에 구비된 복수 개의 화소들을 포함하고,
   상기 제3 열 중 어느 하나의 열에 배열된 서브화소들은 상기 복수 개의 게이트 라인들에 포함되고 연속하여 배열된 3개의 게이트 라인들 중 서로 다른 2개의 게이트 라인들에 각각 연결되고, 상기 제3 열 중 다른 하나의 열에 배열된 서브화소들은 상기 3개의 게이트 라인들 중 나머지 하나의 게이트 라인에 연결되고,
   상기 제3 열 중 나머지 하나의 열에 배열된 서브화소들은 상기 3개의 게이트 라인들 중 서로 다른 2개의 게이트 라인들에 각각 연결되고,
   상기 2×3 행렬로 배열된 서브화소들 중 각 열에 포함된 서브화소들은 상기 복수 개의 데이터 라인들에 포함되고 연속하게 배열된 4개의 데이터 라인들 중 연속하게 배열된 2개의 데이터 라인들에 각각 연결된 것을 특징으로 하는 표시장치.
2. 삭제
3. 삭제
4. 제1 항에 있어서,
   상기 복수의 게이트 라인들은 홀수 번째 게이트 라인들과 짝수 번째 게이트 라인들로 구분되고,
   상기 홀수 번째 게이트 라인들 또는 상기 짝수 번째 게이트 라인들 중 어느 하나의 게이트 라인들은 제1 방향으로 상기 게이트 신호를 전달하며, 다른 하나의 게이트 라인들은 상기 제1 방향과 다른 제2 방향으로 상기 게이트 신호를 전달하는 것을 특징으로 하는 표시장치.
5. 제4 항에 있어서,
   상기 복수의 데이터 라인들은 홀수 번째 데이터 라인들과 짝수 번째 데이터 라인들로 구분되며,
   상기 홀수 번째 데이터 라인들 또는 상기 짝수 번째 데이터 라인들 중 어느 하나의 데이터 라인들은 양 극성의 상기 데이터 신호를 수신하고, 다른 하나의 데이터 라인들은 음 극성의 상기 데이터 신호를 수신하는 것을 특징으로 하는 표시장치.
6. 제4 항에 있어서,
   상기 비표시영역에 구비되며, 상기 홀수 번째 게이트 라인들 각각에 상기 게이트 신호를 제공하는 제1 게이트 구동부; 및
   상기 비표시영역에 구비되며, 상기 짝수 번째 게이트 라인들 각각에 상기 게이트 신호를 제공하는 제2 게이트 구동부를 더 포함하는 것을 특징으로 하는 표시장치.
7. 제6 항에 있어서,
   상기 제3 열 중 상기 어느 하나의 열에 배열된 서브화소들 각각은 레드 컬러의 컬러필터를 더 포함하고,
   상기 제3 열 중 상기 다른 하나의 열에 배열된 서브화소들은 각각은 그린 컬러의 컬러필터를 더 포함하는 것을 특징으로 하는 표시장치.
8. 제7 항에 있어서,
   상기 제3 열 중 상기 나머지 하나의 열에 배열된 서브화소들 각각은 블루 컬러의 컬러필터를 더 포함하는 것을 특징으로 하는 표시장치.
9. 제6 항에 있어서,
   상기 제1 게이트 구동부는 상기 홀수 번째 게이트 라인들에 순차적으로 상기 게이트 신호를 제공하고,
   상기 제2 게이트 구동부는 상기 짝수 번째 게이트 라인들에 순차적으로 상기 게이트 신호를 제공하며,
   상기 제2 게이트 구동부는 상기 제1 게이트 구동부가 상기 홀수 번째 게이트 라인들 중 첫 번째 게이트 라인에 상기 게이트 신호를 출력한 이후에 상기 짝수 번째 게이트 라인들 중 첫 번째 게이트 라인에 상기 게이트 신호를 출력하는 것을 특징으로 하는 표시장치.
10. 제6 항에 있어서,
    상기 제1 게이트 구동부는 상기 제1 방향으로 상기 게이트 신호를 전달하는 게이트 라인들에 순차적으로 상기 게이트 신호를 제공하고,
    상기 제2 게이트 구동부는 상기 제2 방향으로 상기 게이트 신호를 전달하는 게이트 라인들에 순차적으로 상기 게이트 신호를 제공하고,
    상기 제1 게이트 구동부는 상기 제2 게이트 구동부가 상기 짝수 번째 게이트 라인들 중 첫 번째 게이트 라인에 상기 게이트 신호를 출력한 이후에 상기 홀 수번째 게이트 라인들 중 첫 번째 게이트 라인에 상기 게이트 신호를 출력하는 것을 특징으로 하는 표시장치.
11. 영상을 표시하는 표시영역과 상기 표시영역의 적어도 일부에 인접한 비표시영역을 포함하는 제1 기판;
    상기 제1 기판과 대향하는 제2 기판;
    상기 제1 기판 상에 구비되며, 게이트 신호를 수신하는 복수 개의 게이트 라인들;
    상기 제1 기판 상에 구비되며, 상기 복수 개의 게이트 라인들과 절연되게 교차하고, 데이터 신호를 수신하는 복수 개의 데이터 라인들; 및
    각각이 2×3 행렬로 배열된 서브화소들을 구비하며, 상기 제1 기판 상에 구비된 복수 개의 화소들을 포함하고,
    상기 제3 열 중 어느 하나의 열에 배열된 서브화소들은 상기 복수 개의 게이트 라인들에 포함되고 연속하여 배열된 3개의 게이트 라인들 중 서로 다른 2개의 게이트 라인들에 각각 연결되고, 상기 제3 열 중 다른 하나의 열에 배열된 서브화소들은 상기 3개의 게이트 라인들 중 나머지 하나의 게이트 라인에 연결되고,
    상기 2×3 행렬로 배열된 서브화소들 각각은,
    상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 박막 트랜지스터;
    제1 부분 및 평면상에서 상기 제1 부분으로부터 절곡된 제2 부분을 포함하고, 다수의 슬릿을 구비하며, 상기 데이터 신호를 수신하는 화소전극; 및
    상기 박막 트랜지스터와 상기 화소전극 사이에 배치된 공통전극을 포함하는 것을 특징으로 하는 표시장치.
12. 제11 항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 더 포함하는 것을 특징으로 하는 표시장치.
13. 제12 항에 있어서,
    상기 박막 트랜지스터는,
    평면상에서 상기 복수의 게이트 라인들 중 어느 하나로부터 돌출된 게이트 전극;
    상기 게이트 전극 상에 구비된 활성층;
    상기 활성층 상에 구비되고, 평면상에서 상기 복수의 데이터 라인들 중 어느 하나로부터 돌출되어 상기 게이트 전극과 적어도 일부가 중첩하는 소오스 전극; 및
    상기 활성층 상에 구비되며, 평면상에서 상기 소오스 전극과 이격되어 배치되고 상기 게이트 전극의 너비 방향으로 상기 게이트 전극과 교차하는 드레인 전극을 포함하는 것을 특징으로 하는 표시장치.
14. 제13 항에 있어서,
    상기 활성층은 산화물 반도체를 포함하는 것을 특징으로 하는 표시장치.
15. 제12 항에 있어서,
    상기 화소전극의 상기 제1 부분은 상기 제2 부분보다 큰 면적을 갖는 것을 특징으로 하는 표시장치.
16. 제15 항에 있어서,
    상기 2×3 행렬로 배열된 서브화소들 중 동일한 행에 배열된 서브화소들은,
    상기 화소전극의 상기 제1 부분과 상기 제2 부분을 분할하는 기준선이 동일선상에 위치하고,
    상기 동일한 행에 배열된 서브화소들 중 인접한 열에 배열된 서브화소들은 상기 제1 부분과 상기 제2 부분이 배치가 서로 상이한 것을 특징으로 하는 표시장치.
17. 제12 항에 있어서,
    상기 복수 개의 게이트 라인들 각각은,
    평면상에서 상기 화소전극의 일측에 배치된 제1 라인부;
    평면상에서 상기 화소전극을 사이에 두고 상기 화소전극의 타측에 배치된 제2 라인부; 및
    상기 비표시영역에 배치되고, 상기 제1 라인부와 상기 제2 라인부를 연결하는 연결 라인부를 포함하는 것을 특징으로 하는 표시장치.
18. 제17 항에 있어서,
    상기 다른 하나의 열에 배열된 서브화소들 중 어느 하나의 서브화소는 상기 제1 라인부에 연결되고, 나머지 하나의 서브화소는 상기 제2 라인부에 연결되는 것을 특징으로 하는 표시장치.
19. 제18 항에 있어서,
    상기 화소전극의 상기 제1 부분은 상기 제2 부분과 실질적으로 동일한 면적을 갖고,
    상기 화소전극의 상기 제1 부분과 상기 제2 부분을 분할하는 기준선이 동일선상에 위치하는 것을 특징으로 하는 표시장치.

Images