KR101983155B1

KR101983155B1 - Multi-layered inductor and board for mounting the same

Info

Publication number: KR101983155B1
Application number: KR1020130135031A
Authority: KR
Inventors: 박민철; 안영규; 이병화
Original assignee: 삼성전기주식회사
Priority date: 2013-11-07
Filing date: 2013-11-07
Publication date: 2019-05-28
Also published as: CN104637652A; KR20150053175A

Abstract

본 발명은 복수의 자성체층이 적층된 본체; 상기 복수의 자성체층 중 적어도 하나 이상의 자성체층 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴과 복수의 도전성 비아를 갖는 코일부; 및 상기 본체의 외부면에 형성되어 상기 코일부의 양단에 각각 연결된 제1 및 제2 외부전극;을 포함하며, 상기 코일부는 상기 본체의 적층 방향으로 인접한 도체 패턴이 각각 제1 코일부와 제2 코일부를 형성하며, 상기 본체의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부 각각의 양단 거리를 B 및 제1 코일부와 제2 코일부 사이의 간격을 G라 하면, G×3 ≥ B를 만족하는 적층 인덕터를 제공한다.The present invention relates to a magnetic recording medium comprising a main body in which a plurality of magnetic material layers are stacked; A coil part formed on at least one of the plurality of magnetic material layers and having a plurality of conductive patterns insulated from each other and a plurality of conductive vias; And first and second external electrodes formed on an outer surface of the main body and connected to both ends of the coil portion, respectively, wherein the coil portion has a first coil portion and a second coil portion adjacent to each other in the stacking direction of the main body, The distance between both ends of each of the first and second coil sections in the length and the cross section in the thickness direction of the main body is denoted by B and the interval between the first coil section and the second coil section is denoted by G, 3 & cir & B is satisfied.

Description

[0001] The present invention relates to a multilayer inductor and a mounting board thereof,

본 발명은 적층 인덕터 및 그 실장기판에 관한 것이다.The present invention relates to a laminated inductor and a mounting substrate therefor.

적층 칩소자 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈를 제거하는 대표적인 수동소자이다. An inductor, which is one of the multilayer chip elements, is a typical passive element for removing noise by forming an electronic circuit together with a resistor and a capacitor.

적층 칩 타입의 인덕터는 자성체 또는 유전체에 코일을 형성하도록 도전 패턴을 인쇄한 후 적층하여 제조될 수 있다. 이와 같은 적층 칩 인덕터는 도전 패턴이 형성된 자성체 층을 다수 적층한 구조를 가지며, 상기 적층 칩 인덕터 내의 내부 도전 패턴은 칩 내에서 코일 구조를 형성하기 위해 각 자성체층에 형성된 비아 전극에 의해 순차적으로 접속되어 목표하는 인덕턴스 및 임피던스 등의 특성을 구현한다. The inductor of the multilayer chip type may be manufactured by printing a conductive pattern so as to form a coil on a magnetic material or a dielectric and then stacking the same. The multilayer chip inductor has a structure in which a plurality of magnetic body layers having conductive patterns formed thereon are stacked. The internal conductive pattern in the multilayer chip inductor is sequentially connected to via-electrodes formed in the respective magnetic body layers in order to form a coil structure in the chip Thereby realizing characteristics such as a target inductance and impedance.

한편, 최근 전자기기가 경박단소화 되는 경향에 따라, 파워 인덕터(Power Inductor) 구조의 단순화에 대한 요구가 높아지고 있다. 특히, 우수한 성능을 제공하면서, 소형화 가능한 인덕터에 대한 사용자 요구가 높은 상황이다.On the other hand, as electronic devices have recently become thinner and thinner, there has been a growing demand for simplification of a power inductor structure. Particularly, there is a high demand of users for a miniaturizable inductor while providing excellent performance.

일본공개공보 제2001-155950호Japanese Laid-Open Publication No. 2001-155950

본 발명의 제1 실시형태는, 복수의 자성체층이 적층된 본체; 상기 복수의 자성체층 중 적어도 하나 이상의 자성체층 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴과 복수의 도전성 비아를 갖는 코일부; 및 상기 본체의 외부면에 형성되어 상기 코일부의 양단에 각각 연결된 제1 및 제2 외부전극;을 포함하며, 상기 코일부는 상기 본체의 적층 방향으로 인접한 도체 패턴이 각각 제1 코일부와 제2 코일부를 형성하며, 상기 본체의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부 각각의 양단 거리를 B 및 제1 코일부와 제2 코일부 사이의 간격을 G라 하면, G×3 ≥ B를 만족하는 적층 인덕터를 제공한다.
A first embodiment of the present invention is a magnetic head comprising: a main body in which a plurality of magnetic material layers are stacked; A coil part formed on at least one of the plurality of magnetic material layers and having a plurality of conductive patterns insulated from each other and a plurality of conductive vias; And first and second external electrodes formed on an outer surface of the main body and connected to both ends of the coil portion, respectively, wherein the coil portion has a first coil portion and a second coil portion adjacent to each other in the stacking direction of the main body, The distance between both ends of each of the first and second coil sections in the length and the cross section in the thickness direction of the main body is denoted by B and the interval between the first coil section and the second coil section is denoted by G, 3 & cir & B is satisfied.

본 발명의 일 실시 예에서, 상기 제1 코일부의 두께는 상기 제2 코일부의 두께 이상일 수 있다.
In one embodiment of the present invention, the thickness of the first coil section may be greater than or equal to the thickness of the second coil section.

본 발명의 일 실시 예에서, 상기 제1 코일부와 상기 제2 코일부의 중심 코어는 상기 본체의 적층 방향에서 서로 이격할 수 있다.
In one embodiment of the present invention, the center cores of the first coil portion and the second coil portion may be spaced from each other in the stacking direction of the main body.

본 발명의 일 실시 예에서, 상기 제1 코일부와 상기 제2 코일부의 회전 방향은 동일할 수 있다.
In one embodiment of the present invention, the rotation direction of the first coil part and the second coil part may be the same.

본 발명의 일 실시 예에서, 상기 제1 코일부와 상기 제2 코일부의 회전 방향은 반대일 수 있다.
In an embodiment of the present invention, the direction of rotation of the first coil part and the second coil part may be reversed.

본 발명의 일 실시 예에서, 상기 제1 코일부를 포함하는 제1 인덕터부와 상기 제2 코일부를 포함하는 제2 인덕터부는 직렬 연결될 수 있다.
In an embodiment of the present invention, the first inductor unit including the first coil unit and the second inductor unit including the second coil unit may be connected in series.

본 발명의 제2 실시형태는, 복수의 자성체층이 적층된 본체; 상기 복수의 자성체층 중 적어도 하나 이상의 자성체층 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴과 복수의 도전성 비아를 갖는 코일부; 및 상기 본체의 외부면에 형성되어 상기 코일부의 양단에 각각 연결된 제1 및 제2 외부전극;을 포함하며, 상기 코일부는 상기 본체의 적층 방향으로 인접한 도체 패턴이 각각 제1 코일부와 제2 코일부를 형성하며, 상기 본체의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부의 양단 거리를 각각 B1, B2 및 제1 코일부와 제2 코일부 사이의 간격을 G라 하면, G×4 ≥ B1 또는 G×4 ≥ B2를 만족하는 적층 인덕터를 제공한다.
A second embodiment of the present invention is a magnetic head comprising: a main body in which a plurality of magnetic material layers are stacked; A coil part formed on at least one of the plurality of magnetic material layers and having a plurality of conductive patterns insulated from each other and a plurality of conductive vias; And first and second external electrodes formed on an outer surface of the main body and connected to both ends of the coil portion, respectively, wherein the coil portion has a first coil portion and a second coil portion adjacent to each other in the stacking direction of the main body, And a distance between both ends of the first and second coil sections in a cross section in the longitudinal direction and the thickness direction of the main body is B1 and B2 and a distance between the first coil section and the second coil section is G, G x 4? B1 or G x 4? B2.

본 발명의 일 실시 예에서, 상기 제1 및 제2 코일부 각각의 양단 거리(B1, B2) 및 제1 코일부와 제2 코일부 사이의 간격(G)은 G×4 ≥ B1 및 G×4 ≥ B2를 만족할 수 있다.
In the embodiment of the present invention, the both ends distances (B1, B2) of the first and second coil sections and the gap (G) between the first coil section and the second coil section satisfy Gx4? B1 and Gx 4 & cir & B2.

본 발명의 또 다른 실시형태는, 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 상기 적층 세라믹 커패시터;를 포함하는 적층 세라믹 커패시터의 실장 기판을 제공한다.
Another embodiment of the present invention is a printed circuit board comprising: a printed circuit board having first and second electrode pads on the top; And a multilayer ceramic capacitor provided on the printed circuit board.

본 발명에 따른 적층형 칩소자는 2개 이상의 인덕터부를 가지며 각각의 값을 제어할 수 있다. The stacked chip element according to the present invention has two or more inductor portions and can control the respective values.

이로 인하여, 종래 구조에 비하여 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 조절이 용이하며, 다양한 주파수대의 노이즈를 제거할 수 있다.
Accordingly, the impedance can be easily reduced and adjusted in a wider frequency range than the conventional structure, and noise in various frequency bands can be removed.

도 1은 본 발명의 제1 실시형태에 따른 적층 인덕터의 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 1에 도시된 적층 인덕터 구조를 설명하기 위한 분해 사시도이다.
도 4는 본 발명의 제2 실시형태에 따른 적층 인덕터의 사시도이다.
도 5는 도 4의 B-B' 단면도이다.
도 6은 도 4에 도시된 적층 인덕터 구조를 설명하기 위한 분해 사시도이다.
도 7은 도 1의 적층 인덕터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 8은 본 발명의 실시예와 비교예의 임피던스를 비교한 그래프이다.1 is a perspective view of a multilayer inductor according to a first embodiment of the present invention.
2 is a cross-sectional view taken along line AA 'of FIG.
3 is an exploded perspective view for explaining the laminated inductor structure shown in FIG.
4 is a perspective view of a laminated inductor according to a second embodiment of the present invention.
5 is a cross-sectional view taken along line BB 'of FIG.
6 is an exploded perspective view for explaining the laminated inductor structure shown in FIG.
7 is a perspective view showing a state in which the laminated inductor of FIG. 1 is mounted on a printed circuit board.
8 is a graph comparing impedances of an embodiment of the present invention and a comparative example.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The shape and size of elements in the drawings may be exaggerated for clarity.

또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
In the drawings, like reference numerals are used to designate like elements that are functionally equivalent to the same reference numerals in the drawings.

본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
In order to clearly illustrate the embodiments of the present invention, when the directions of the hexahedron are defined, L, W, and T shown in the drawings indicate the longitudinal direction, the width direction, and the thickness direction, respectively. Here, the thickness direction can be used in the same concept as the lamination direction in which the dielectric layers are laminated.

적층 인덕터Laminated inductor

본 발명의 일 실시형태에 따른 적층 인덕터는 자성체 층 상에 도체 패턴이 형성되는 칩 인덕터(chip inductor), 파워 인덕터(power inductor), 칩 비즈(chip beads), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다. The multilayer inductor according to one embodiment of the present invention is suitably used as a chip inductor, a power inductor, a chip bead, a chip filter, or the like in which a conductor pattern is formed on a magnetic layer .

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시형태에 따른 적층 인덕터의 사시도이다.1 is a perspective view of a multilayer inductor according to a first embodiment of the present invention.

도 2는 도 1의 A-A' 단면도이다.2 is a cross-sectional view taken along the line A-A 'in Fig.

도 3은 도 1에 도시된 적층 인덕터 구조를 설명하기 위한 분해 사시도이다.
3 is an exploded perspective view for explaining the laminated inductor structure shown in FIG.

도 1 내지 도 3을 참조하면, 적층 인덕터(10)는 자성체층으로 이루어진 본체(11)와 상기 본체(11)의 서로 반대되는 양면에 형성된 제1 및 제2 외부전극(31,32)을 갖는 적층 인덕터(10)가 도시되어 있다.
1 to 3, the laminated inductor 10 includes a main body 11 made of a magnetic material layer and first and second external electrodes 31 and 32 formed on opposite sides of the main body 11 A stacked inductor 10 is shown.

상기 적층 인덕터의 본체(11)는 도 2에 도시된 바와 같이, 복수의 자성체층(11a-11g)이 적층되어 이루어진다. 상기 커버층(11a,11g)은 필요한 두께에 따라 각각 복수의 층으로 구성될 수 있다.
As shown in FIG. 2, the main body 11 of the multilayer inductor is formed by stacking a plurality of magnetic material layers 11a-11g. The cover layers 11a and 11g may be formed of a plurality of layers, respectively, depending on the required thickness.

본 실시형태에서, 복수의 자성체층 중 커버층과 같은 일부(11a,11g)를 제외한 자성체층(11b-11f)에는 도체 패턴(12a-12e, 12'c-12'e)과 도전성 비아(v)가 형성된다. In the present embodiment, the conductor patterns 12a-12e and 12'c-12'e and the conductive vias v (v) are formed in the magnetic material layers 11b-11f except for the portions 11a and 11g, Is formed.

각 도체 패턴(12a-12e, 12'c-12'e)은 도전성 비아(v)에 의해 접속되어 중첩된 위치에서 주회하는 코일부(12)를 형성한다. Each of the conductor patterns 12a-12e and 12'c-12'e is connected by the conductive vias v to form a coil part 12 that circulates in a superposed position.

상기 코일부(12)의 양단(I,O)은 각각 제1 및 제2 외부전극(31,32)에 연결될 수 있도록 인출된 형태를 갖는다.
Both ends I and O of the coil part 12 are drawn out to be connected to the first and second external electrodes 31 and 32, respectively.

본 발명의 제1 실시형태에 따르면, 상기 복수의 자성체층(11b-11f) 중 적어도 하나 이상의 자성체층(11d, 11e, 11f) 상에는 서로 절연된 2개 이상의 도체 패턴(12c, 12'c, 12d, 12'd, 12e, 12'e)이 형성될 수 있다.
According to the first embodiment of the present invention, two or more conductor patterns 12c, 12'c, 12d (12d, 12d, 12d) insulated from each other are formed on at least one of the magnetic material layers 11d, 11e, 11f of the plurality of magnetic material layers 11b- , 12'd, 12e, 12'e) may be formed.

한편, 후술하는 바와 같이 상기 코일부(12)는 상기 본체(11)의 적층 방향으로 인접한 도체 패턴(12c, 12'c, 12d, 12'd, 12e, 12'e)이 각각 제1 코일부(L1)와 제2 코일부(L2)를 형성할 수 있다.
The conductor pattern 12c, 12'c, 12d, 12'd, 12e, 12'e adjacent to each other in the stacking direction of the main body 11 is formed in the coil section 12, The first coil part L1 and the second coil part L2 can be formed.

한편, 상기 제1 코일부(L1)는 상기 도체 패턴(12c, 12d, 12e)과 다른 자성체층(11b, 11c) 상에 형성된 다른 도체 패턴(12a, 12b)를 포함하여 형성될 수 있다.
The first coil part L1 may include other conductor patterns 12a and 12b formed on the magnetic layers 11b and 11c different from the conductor patterns 12c, 12d and 12e.

상기 본체(11)는 자성체 그린시트 상에 도체 패턴(12a-12e, 12'c-12'e)을 인쇄하고, 상기 도체 패턴(12a-12e, 12'c-12'e)이 형성된 자성체 그린시트를 적층한 후 소결하여 제조될 수 있다.
The main body 11 prints the conductor patterns 12a-12e and 12'c-12'e on the magnetic green sheets and forms the magnetic bodies 12a-12e and 12'c-12'e on which the conductor patterns 12a-12e and 12'c- And then sintering the sheet.

상기 본체(11)는 육면체 형상일 수 있다. 자성체 그린 시트를 적층한 후 칩 형상으로 소결할 때, 세라믹 분말의 소결 수축으로 인하여 상기 본체(11)의 외관은 완전한 직선을 가진 육면체 형상이 아닐 수 있다. 다만, 상기 본체(11)는 실질적으로 육면체 형상을 가진 것으로 볼 수 있다.
The main body 11 may have a hexahedral shape. When the magnetic green sheet is laminated and then sintered in the form of a chip, the outer appearance of the main body 11 may not be a hexahedron having a perfect straight line due to sintering shrinkage of the ceramic powder. However, the main body 11 may have a substantially hexahedral shape.

도 1의 제1 실시형태는 길이 방향이 폭이나 두께 방향보다 큰 직육면체 형상을 가진 적층 인덕터(10)이다.
The first embodiment of Fig. 1 is a laminated inductor 10 having a rectangular parallelepiped shape whose longitudinal direction is larger than the width or thickness direction.

한편, 본 발명의 제1 실시형태에 따른 적층 인덕터(10)의 사이즈는 외부 전극(31, 32)을 포함하여, 길이 및 폭이 각각 2.5±0.1mm 및 2.0±0.1mm(2520 사이즈)의 범위를 가질 수 있으며, 2520 사이즈 이하 또는 2520 사이즈 이상으로 형성될 수도 있다.
On the other hand, the size of the multilayer inductor 10 according to the first embodiment of the present invention includes the external electrodes 31 and 32, and has a length and width in the range of 2.5 ± 0.1 mm and 2.0 ± 0.1 mm (2520 size) And may be formed to be 2520 or less in size or 2520 in size or larger.

상기 자성체 층(11a-11g)은 Ni-Cu-Zn계, Ni-Cu-Zn-Mg계, Mn-Zn계 페라이트계 재료를 이용할 수 있으나, 반드시 이에 제한되는 것은 아니다.
The magnetic material layers 11a-11g may be Ni-Cu-Zn-based, Ni-Cu-Zn-Mg-based or Mn-Zn-based ferrite-based materials.

한편, 상기 도체 패턴(12a-12e, 12'c-12'e)은 은(Ag)을 주성분으로 하는 도전 페이스트를 소정 두께로 인쇄하여 형성될 수 있다. 상기 도체 패턴(12a-12e, 12'c-12'e)은 길이 방향 양 단부에 형성되는 제1 및 제2 외부 전극(31, 32)에 전기적으로 연결될 수 있다.
Meanwhile, the conductor patterns 12a-12e and 12'c-12'e may be formed by printing a conductive paste containing silver (Ag) as a main component to a predetermined thickness. The conductor patterns 12a-12e and 12'c-12'e may be electrically connected to the first and second external electrodes 31 and 32 formed at both ends in the longitudinal direction.

또한, 상기 제1 코일부(L1)를 형성하는 상기 도체 패턴(12a, 12b, 12c, 12d, 12e)과 상기 제2 코일부(L2)를 형성하는 상기 도체 패턴(12'c, 12'd, 12'e)는 비아에 의해 연결될 수 있으나, 반드시 이에 제한되는 것은 아니다.
The conductor patterns 12c, 12d (12d, 12d, 12e) forming the first coil part L1 and the conductor patterns 12'c, 12'd , 12'e) may be connected by vias, but are not necessarily limited thereto.

상기 제1 및 제2 외부 전극(31, 32)은 상기 본체(11)의 길이 방향 양 단부에 형성되며, Cu, Ni, Sn, Ag 및 Pd 중에서 선택한 합금을 전기 도금하여 형성될 수 있으며, 재료는 특별히 이들로 제한되는 것은 아니다. The first and second external electrodes 31 and 32 are formed at both longitudinal ends of the main body 11 and may be formed by electroplating an alloy selected from Cu, Ni, Sn, Ag and Pd, Are not particularly limited to these.

또한, 상기 제1 및 제2 외부 전극(31, 32)을 형성하는 방법도 도금에 한정되는 것은 아니며, 도전성 페이스트를 도포하여 형성할 수 있음은 물론이다.
In addition, the method of forming the first and second external electrodes 31 and 32 is not limited to plating, and may be formed by applying a conductive paste.

상기 도체 패턴(12a-12e, 12'c-12'e)은 상기 제1 및 제2 외부 전극(31, 32)과 전기적으로 접속되는 리드를 구비할 수 있다.
The conductor patterns 12a-12e and 12'c-12'e may have leads that are electrically connected to the first and second external electrodes 31 and 32.

본 발명의 제1 실시형태에 따르면, 하나의 자성체층(11b) 상의 도체 패턴(12a)은 길이 방향의 도체 패턴과 폭 방향 도체 패턴을 포함한다. 상기 도체 패턴(12a)은 상부에 배치되는 다른 하나의 자성체층(11c) 상의 도체 패턴(12b)과 자성체 층(11c)에 형성되는 비아 전극으로 전기적으로 연결되어, 적층 방향으로 코일 패턴을 형성한다.
According to the first embodiment of the present invention, the conductor pattern 12a on one magnetic material layer 11b includes a conductor pattern in the longitudinal direction and a conductor pattern in the width direction. The conductor pattern 12a is electrically connected to the conductor pattern 12b on the other magnetic layer 11c disposed on the upper portion and the via electrode formed on the magnetic layer 11c to form a coil pattern in the stacking direction .

본 제1 실시형태에서는 제1 코일부의 코일 패턴은 모두 3.5회의 턴 수를 가지며, 제2 코일부의 코일 패턴은 2.5회의 턴 수를 가지지만, 이에 한정되는 것은 아니다. 상기의 턴 수를 가지기 위해, 커버층을 이루는 상부 및 하부의 자성체 층(11a, 11g) 사이에 도체 패턴(12a-12e, 12'c-12'e)이 형성된 자성체층(11b~11f)이 배치될 수 있다.
In the first embodiment, the coil patterns of the first coil section all have a turn number of 3.5 and the coil patterns of the second coil section have the number of turns of 2.5, but the present invention is not limited thereto. Magnetic layers 11b to 11f in which conductor patterns 12a-12e and 12'c-12'e are formed between the upper and lower magnetic layers 11a and 11g constituting the cover layer have the above- .

도 2는 도 1의 적층 인덕터를 길이 방향(L) 및 두께 방향(T)으로 절단한 A-A' 단면도이다.
FIG. 2 is a cross-sectional view taken along line AA 'of the laminated inductor of FIG. 1 cut along the longitudinal direction L and the thickness direction T. FIG.

도 2를 참조하면, 상기 코일부(12)는 상기 본체(11)의 적층 방향으로 인접한 도체 패턴(12a-12e, 12'c-12'e)이 각각 제1 코일부(L1)와 제2 코일부(L2)를 형성하며, 상기 본체(11)의 길이 및 두께(L-T) 방향 단면에서의 상기 제1 및 제2 코일부(L1, L2) 각각의 양단 거리를 B 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격을 G라 하면, G×3 ≥ B를 만족할 수 있다.
Referring to FIG. 2, the coil section 12 includes conductor patterns 12a-12e and 12'c-12'e adjacent to each other in the stacking direction of the main body 11, And a distance between both ends of each of the first and second coil sections (L1, L2) in the cross section of the main body (11) in the length direction and the thickness direction LT is B and a distance between both ends of the first coil section L1 and the second coil portion L2 is G, then Gx3? B can be satisfied.

상기 제1 및 제2 코일부(L1, L2) 각각의 양단 거리(B) 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)이 G×3 ≥ B를 만족하도록 조절함으로써, 종래 구조에 비하여 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 조절이 용이하며, 다양한 주파수대의 노이즈를 제거할 수 있다.
The distance between both ends B of each of the first and second coil sections L1 and L2 and the gap G between the first and second coil sections L1 and L2 satisfies G × 3 ≥ B The impedance can be easily reduced and adjusted in a wider frequency range than the conventional structure, and noise in various frequency bands can be removed.

상기 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)의 3배 값이 상기 제1 및 제2 코일부(L1, L2) 각각의 양단 거리(B) 미만일 경우에는 임피던스 (Impedance)의 저감의 효과가 없어 보다 넓은 주파수 영역에서 노이즈 제거 효과가 낮을 수 있다.
When the value of three times the interval G between the first coil part L1 and the second coil part L2 is less than the distance B between both ends of the first coil part L1 and the second coil part L2 The effect of reducing the impedance is not effective and the effect of removing noise in a wider frequency range may be low.

본 발명의 제1 실시형태에서 상기 제1 코일부(L1)는 제1 인덕터를 구성할 수 있으며, 상기 제2 코일부(L2)는 제2 인덕터를 구성할 수 있다.
In the first embodiment of the present invention, the first coil part L1 may constitute a first inductor, and the second coil part L2 may constitute a second inductor.

상기 제1 코일부(L1)를 포함하는 제1 인덕터부와 상기 제2 코일부(L2)를 포함하는 제2 인덕터부는 직렬 연결될 수 있다.
The first inductor unit including the first coil unit L1 and the second inductor unit including the second coil unit L2 may be connected in series.

상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 중심 코어는 상기 본체(11)의 적층 방향에서 서로 이격할 수 있으나, 반드시 이에 제한되는 것은 아니다.
The center cores of the first coil part L1 and the second coil part L2 may be spaced apart from each other in the stacking direction of the main body 11, but are not limited thereto.

상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 중심 코어는 상기 도체 패턴(12a-12e, 12'c-12'e)이 형성된 상기 자성체층(11b~11f)을 적층한 경우 도전 패턴 내측의 자성체층 영역 중 중심부 영역을 의미할 수 있다.
The center core of the first coil part L1 and the second coil part L2 is formed by laminating the magnetic layers 11b to 11f on which the conductor patterns 12a to 12e and 12'c to 12'e are formed It may mean the central region of the magnetic layer region inside the conductive pattern.

또는, 상기 본체(11)의 길이-두께(L-T) 방향에서 상기 제1 및 제2 코일부 각각의 중심축 영역을 의미할 수도 있다.
Or the center axis region of each of the first and second coil sections in the length-thickness LT direction of the main body 11. [

본 발명의 제1 실시형태에서, 상기 제1 코일부(L1)의 두께는 상기 제2 코일부(L2)의 두께 이상일 수 있으나, 반드시 이에 제한되는 것은 아니며 다양한 형태가 가능하다.
In the first embodiment of the present invention, the thickness of the first coil part L1 may be equal to or greater than the thickness of the second coil part L2, but the present invention is not limited thereto, and various shapes are possible.

본 발명의 제1 실시형태에서, 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향은 동일할 수 있으며, 한편 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향은 반대일 수도 있다.
In the first embodiment of the present invention, the first coil part (L1) and the second coil part (L2) may have the same rotational direction, and the first coil part (L1) and the second coil part The direction of rotation of the rotor L2 may be reversed.

상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향이 반대인 경우에는 자속 방향이 서로 반대로 형성되어 상호 인덕턴스로 인한 전류의 발생을 막을 수 있다.
When the first coil part L1 and the second coil part L2 are opposite in direction of rotation, the directions of the magnetic fluxes are opposite to each other, so that the generation of current due to mutual inductance can be prevented.

도 4는 본 발명의 제2 실시형태에 따른 적층 인덕터의 사시도이다.4 is a perspective view of a laminated inductor according to a second embodiment of the present invention.

도 5는 도 4의 B-B' 단면도이다.5 is a cross-sectional view taken along the line B-B 'in Fig.

도 6은 도 4에 도시된 적층 인덕터 구조를 설명하기 위한 분해 사시도이다.
6 is an exploded perspective view for explaining the laminated inductor structure shown in FIG.

도 4 내지 도 6을 참조하면, 본 발명의 제2 실시형태에 따른 적층 인덕터(100)는 복수의 자성체층(111a-111g)이 적층된 본체(111); 상기 복수의 자성체층(111) 중 적어도 하나 이상의 자성체층(111b-111f) 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴(112a-112e, 112'a-112'e)과 복수의 도전성 비아(v)를 갖는 코일부(112); 및 상기 본체(111)의 외부면에 형성되어 상기 코일부(112)의 양단에 각각 연결된 제1 및 제2 외부전극(131, 132);을 포함하며, 상기 코일부(112)는 상기 본체(111)의 적층 방향으로 인접한 도체 패턴(112a-112e, 112'a-112'e)이 각각 제1 코일부(L1)와 제2 코일부(L2)를 형성하며, 상기 본체(111)의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부(L1, L2)의 양단 거리를 각각 B1, B2 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격을 G라 하면, G×4 ≥ B1 또는 G×4 ≥ B2를 만족할 수 있다.
4 to 6, a laminated inductor 100 according to a second embodiment of the present invention includes a main body 111 in which a plurality of magnetic material layers 111a-111g are stacked; Wherein at least one conductor pattern formed on at least one of the plurality of magnetic substance layers and on at least one of the magnetic substance layers is formed by inserting two or more conductor patterns 112a-112e, 112'a-112'e insulated from each other, (v); And first and second external electrodes 131 and 132 formed on an outer surface of the main body 111 and connected to both ends of the coil part 112, The conductor patterns 112a-112e and 112'a-112'e adjacent to each other in the stacking direction of the main body 111 form a first coil part L1 and a second coil part L2, And the distance between both ends of the first and second coil sections (L1, L2) in the thickness direction cross section are B1, B2, respectively, and the distance between the first coil section (L1) and the second coil section (L2) , G × 4 ≥ B1, or G × 4 ≥ B2.

본 발명의 제2 실시형태에 따르면, 상기와 같이 상기 본체(111)의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부(L1, L2)의 양단 거리(B1, B2) 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)이 G×4 ≥ B1 또는 G×4 ≥ B2를 만족하도록 조절함으로써, 종래 구조에 비하여 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 조절이 용이하며, 다양한 주파수대의 노이즈를 제거할 수 있다.
According to the second embodiment of the present invention, the distance (B1, B2) between both ends of the first and second coil sections (L1, L2) in the length and the thickness direction cross section of the main body (111) By adjusting the gap G between the coil part L1 and the second coil part L2 so as to satisfy Gx4? B1 or Gx4? B2, the impedance in the wider frequency area is reduced compared to the conventional structure, And it is possible to eliminate noise in various frequency bands.

제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)의 3배 값이 상기 제1 코일부(L1)의 양단 거리(B1) 또는 상기 제2 코일부(L2)의 양단 거리(B2) 미만일 경우에는 임피던스 (Impedance)의 저감의 효과가 없어 보다 넓은 주파수 영역에서 노이즈 제거 효과가 낮을 수 있다.
A value of three times the gap G between the first coil part L1 and the second coil part L2 is larger than the distance between the both ends B1 of the first coil part L1, If the distance is less than the both-end distance B2, the effect of reducing the impedance is not effective, and the effect of removing noise in a wider frequency range may be low.

더 나아가, 상기 본체(111)의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부(L1, L2)의 양단 거리(B1, B2) 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)이 G×4 ≥ B1 및 G×4 ≥ B2를 만족함으로써, 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 다양한 주파수대의 노이즈 제거 효과가 보다 우수할 수 있다.
Further, the distance (B1, B2) between both ends of the first and second coil sections (L1, L2) and the distance between the first coil section (L1) and the second coil section The gap G between the input terminal and the input terminal L2 satisfies Gx4? B1 and Gx4? B2, so that the impedance can be reduced in a wider frequency region and the noise canceling effect in various frequency bands can be more excellent.

본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)의 두께는 상기 제2 코일부(L2)의 두께 이상일 수 있다.
In the second embodiment of the present invention, the thickness of the first coil section L1 may be equal to or greater than the thickness of the second coil section L2.

도 5에서는 상기 제1 코일부(L1)의 두께와 상기 제2 코일부(L2)의 두께가 동일한 것으로 도시하였으나, 이에 제한되는 것은 아니며 다양한 형태로 배치될 수 있다.
In FIG. 5, the thickness of the first coil part L1 and the thickness of the second coil part L2 are shown to be the same. However, the present invention is not limited thereto.

본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 중심 코어는 상기 본체의 적층 방향에서 서로 이격할 수 있다.
In the second embodiment of the present invention, the center cores of the first coil part (L1) and the second coil part (L2) may be spaced apart from each other in the stacking direction of the main body.

본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향은 동일할 수 있다.
In the second embodiment of the present invention, the direction of rotation of the first coil part L1 and the second coil part L2 may be the same.

본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향은 반대일 수 있다.
In the second embodiment of the present invention, the direction of rotation of the first coil part (L1) and the second coil part (L2) may be reversed.

본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)를 포함하는 제1 인덕터부와 상기 제2 코일부(L2)를 포함하는 제2 인덕터부는 직렬 연결될 수 있다.
In the second embodiment of the present invention, the first inductor section including the first coil section L1 and the second inductor section including the second coil section L2 may be connected in series.

그 외 본 발명의 제2 실시형태에 따른 적층 인덕터의 특징은 상술한 본 발명의 제1 실시형태에 따른 적층 인덕터의 특징과 동일하므로 그 설명을 생략하도록 한다.
Other features of the laminated inductor according to the second embodiment of the present invention are the same as those of the laminated inductor according to the first embodiment of the present invention described above, and thus description thereof will be omitted.

적층 세라믹 커패시터의 실장 기판The mounting substrate of the multilayer ceramic capacitor

도 7은 도 1의 적층 인덕터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
7 is a perspective view showing a state in which the laminated inductor of FIG. 1 is mounted on a printed circuit board.

도 7을 참조하면, 본 실시 형태에 따른 적층 인덕터(10)의 실장 기판(200)은 적층 인덕터(10)가 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)을 포함한다.
7, the mounting board 200 of the multilayer inductor 10 according to the present embodiment includes a printed circuit board 210 on which the multilayer inductor 10 is horizontally mounted, And first and second electrode pads 221 and 222 formed to be spaced apart from each other.

이때, 상기 적층 인덕터(10)는 제1 및 제2 외부 전극(31, 32)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
At this time, the laminated inductor 10 is electrically connected to the printed circuit board 300 by the soldering 230 in a state where the first and second external electrodes 31 and 32 are in contact with the first and second electrode pads 221 and 222, (Not shown).

상기의 설명을 제외하고 상술한 본 발명의 제1 실시형태에 따른 적층 인덕터의 특징과 중복되는 설명은 여기서 생략하도록 한다.
Except for the above description, the overlapping description of the features of the above-described stacked inductor according to the first embodiment of the present invention will be omitted here.

도 8은 본 발명의 실시예와 비교예의 임피던스를 비교한 그래프이다.
8 is a graph comparing impedances of an embodiment of the present invention and a comparative example.

도 8을 참조하면, 본 발명의 일 실시형태에 따른 적층 인덕터는 종래의 적층 인덕터인 비교예에 비하여 보다 넓은 주파수 영역에서 임피던스(Impedance)가 평탄한 형상을 가지며, 임피던스(Impedance)의 저감 효과가 있음을 알 수 있다.
Referring to FIG. 8, the laminated inductor according to an embodiment of the present invention has a flat impedance shape in a wider frequency region than the conventional laminated inductor, and has an effect of reducing the impedance .

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, and that various changes and modifications may be made therein without departing from the scope of the invention. It will be obvious to those of ordinary skill in the art.

10, 100; 적층 인덕터 11, 110; 본체
11a-11g. 111a-111g; 자성체층 12, 112; 코일부
12a-12e, 12'c-12'e, 112a-112e, 112'a-112'e; 도체 패턴
31, 32, 131, 132; 제1 및 제2 외부전극
L1; 제1 코일부 L2; 제2 코일부
G; 제1 코일부와 제2 코일부 사이의 간격
200; 실장 기판 210; 인쇄회로기판
221, 222; 제1 및 제2 전극 패드
230; 솔더링10, 100; Stacked inductors 11 and 110; main body
11a-11g. 111a-111g; Magnetic layer 12, 112; Coil part
12a-12e, 12'c-12'e, 112a-112e, 112'a-112'e; Conductor pattern
31, 32, 131, 132; The first and second outer electrodes
L1; A first coil part L2; The second coil part
G; The distance between the first coil part and the second coil part
200; A mounting substrate 210; Printed circuit board
221, 222; The first and second electrode pads
230; Soldering

Claims

A body in which a plurality of magnetic material layers are stacked;
A coil part formed on at least one of the plurality of magnetic material layers and having a plurality of conductive patterns insulated from each other and a plurality of conductive vias; And
And first and second external electrodes formed on an outer surface of the body and connected to both ends of the coil portion,
Wherein the coil portion has a first coil portion and a second coil portion which are adjacent to each other in the stacking direction of the main body, and a distance between both ends of each of the first and second coil portions in a cross- B and the gap between the first coil part and the second coil part is G, then G x 3? B is satisfied,
Wherein the direction of rotation of the first coil part and the second coil part is opposite.

The method according to claim 1,
And the thickness of the first coil part is equal to or greater than the thickness of the second coil part.

The method according to claim 1,
And the center cores of the first coil portion and the second coil portion are spaced apart from each other in the stacking direction of the main body.

delete

The method according to claim 1,
Wherein a first inductor section including the first coil section and a second inductor section including the second coil section are connected in series.

A body in which a plurality of magnetic material layers are stacked;
A coil part formed on at least one of the plurality of magnetic material layers and having a plurality of conductive patterns insulated from each other and a plurality of conductive vias; And
And first and second external electrodes formed on an outer surface of the body and connected to both ends of the coil portion,
Wherein the coil portion has a first coil portion and a second coil portion which are adjacent to each other in the stacking direction of the main body, and a distance between both ends of the first coil portion and the second coil portion in a cross- B1, B2, and the interval between the first coil part and the second coil part is G, G? 4? B1 or Gx4? B2,
Wherein the direction of rotation of the first coil part and the second coil part is opposite.

8. The method of claim 7,
The distance (G) between the first coil part and the second coil part at both ends of each of the first and second coil parts satisfies G x 4 > = B1 and G x 4 > .

8. The method of claim 7,
And the thickness of the first coil part is equal to or greater than the thickness of the second coil part.

8. The method of claim 7,
And the center cores of the first coil portion and the second coil portion are spaced apart from each other in the stacking direction of the main body.

delete

8. The method of claim 7,
Wherein a first inductor section including the first coil section and a second inductor section including the second coil section are connected in series.

A printed circuit board having first and second electrode pads on the top; And
And a laminated inductor according to any one of claims 1 to 7 provided on the printed circuit board.