KR101987043B1 - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- KR101987043B1 KR101987043B1 KR1020120075604A KR20120075604A KR101987043B1 KR 101987043 B1 KR101987043 B1 KR 101987043B1 KR 1020120075604 A KR1020120075604 A KR 1020120075604A KR 20120075604 A KR20120075604 A KR 20120075604A KR 101987043 B1 KR101987043 B1 KR 101987043B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- core
- copper foil
- plating
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
본 발명에 따른 인쇄회로기판의 제조방법은, 코어 양면에 이원동박을 가지는 한 쌍의 동박 적층판을 준비하는 단계; 상기 한 쌍의 동박 적층판을 접합층에 의하여 상호 대칭을 이루도록 접합하는 단계; 상기 접착층에 상호 대칭되게 접합된 상기 동박 적층판을 레이저 가공하여 비아홀을 형성하는 단계; 상기 비아홀 내부에 도금을 충진함과 동시에 상기 코어 상에 도금층을 형성하는 단계; 상기 도금층이 형성된 상기 동박 적층판을 건조기에서 고온 건조하여 상기 접착층의 접착력을 제거함에 의해서 상기 동박 적층판을 두 개의 적층판으로 분리하는 단계; 및 상기 분리된 동박 적층판에 각각 회로를 형성하는 단계;를 포함한다.The present invention relates to a method of manufacturing a printed circuit board.
According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board, comprising: preparing a pair of copper-clad laminated boards having biaxially- Joining the pair of the copper-clad laminated plates so as to be mutually symmetrical by the bonding layer; Forming a via hole by laser processing the copper-clad laminate which is symmetrically bonded to the adhesive layer; Filling the inside of the via hole with plating and forming a plating layer on the core; Separating the copper clad laminate into two laminate plates by removing the adhesive force of the adhesive layer by drying the copper clad laminate with the plating layer at a high temperature in a dryer; And forming a circuit on each of the separated copper-clad laminates.
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 보다 자세하게는 서로 다른 두께의 동박층이 형성된 동박 적층판을 이용하여 제작되는 인쇄회로기판의 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board using a copper-clad laminate having copper layers of different thicknesses.
최근에 휴대용 단말기의 성능이 높아지면서 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자부품의 고밀도화가 필요하다.2. Description of the Related Art Recently, electronic devices requiring high-speed operation have been widely used as the performance of portable terminals has increased. Accordingly, a printed circuit board capable of high-speed operation has been demanded. For such high-speed operation, it is necessary to increase the density of wiring and electronic components in a printed circuit board.
이와 같은 고밀도화를 달성하기 위한 수단으로서, 현재 마스크를 사용하는 컨포멀 레이저(conformal laser) 가공 방식과 구리 다이렉트 레이저(Copper direct laser) 가공 방식에 의하여 코어 비아(core via)를 형성하고 있다. As a means for achieving such a high density, a core via is formed by a conformal laser processing method using a mask and a copper direct laser processing method.
컨포멀 레이저 가공 방식은, 동박 적층판(Copper Clad Laminate, CCL) 원판에 대하여 기준홀을 형성한 후 노광, 에칭 및 CO2 레이저 가공을 한 후 디스미어 등과 같은 전처리 공정과 함께 도금 처리 공정을 순차적으로 수행하게 된다. In conformal laser processing, a reference hole is formed on a copper clad laminate (CCL) original plate, followed by exposure, etching, and CO 2 laser processing, followed by a pretreatment process such as a dismear process and a plating process sequentially .
그러나, 이러한 방식은 노광 및 에칭의 작업으로 인하여 공정 원가가 상승하며 리드 타임이 증가되는 문제점을 포함하고 있다. 또한, 0.1T 이하의 박판의 경우 기판의 흐름성 문제로 인한 기판의 말림 불량이 발생하는 문제점이 발생되고 있다. However, this method involves a problem that the process cost is increased due to the exposure and etching operations and the lead time is increased. In addition, in the case of a thin plate having a thickness of 0.1 T or less, there is a problem that the substrate is curled due to a flow problem of the substrate.
또한, 구리 다이렉트 레이저 가공 방식에 의한 코어 비아 형성 방법은 동박이 양면에 적층된 동박 적층판(CCL) 원판에 대하여 약 하프 에칭(H/E, Half Etching) 가공을 수행한 후, 기준홀을 형성한다. 여기서, 하프 에칭 가공은 선택적인 공정으로서 동박 두께에 따라서는 생략될 수도 있다. 이러한 기준홀이 형성된 원판에 대해 흑화(black oxide) 처리를 수행한 후 CO2 레이저 가공을 한다. 그 후 흑화 처리를 제거하기 위하여 빠른 해프 에칭을 수행한 후 디스미어 등과 같은 전처리 과정을 거쳐 도금 처리 공정을 순차적으로 수행하게 된다. In addition, a method of forming a core via by a copper direct laser processing method is a method of forming a reference hole after performing a half etching (H / E, Half Etching) process on a CCL substrate having a copper foil laminated on both surfaces thereof . Here, the half-etching process is an optional process and may be omitted depending on the thickness of the copper foil. The black plate is subjected to a CO 2 laser process after the reference plate having the reference hole is formed. Thereafter, rapid blackening is performed to remove the blackening treatment, and a plating treatment process is sequentially performed through pretreatment such as dismear.
그러나, 이러한 다이렉트 레이저 방식에 있어서는 그 작업 조건을 설정하는 것이 매우 곤란하다. 즉, 동박 코팅 적층판의 코어 양면에 적층된 동박의 두께가 얇을 경우, 조사되는 레이저의 열에 의하여 바닥부에 형성된 동박이 오버(over) 가공되는 문제점이 발생한다. However, in such a direct laser system, it is very difficult to set the working conditions. That is, when the thickness of the copper foil laminated on both sides of the core of the copper foil-clad laminate is thin, there is a problem that the copper foil formed on the bottom portion due to the irradiation of the laser beam is over processed.
또한, 동박 코팅 적층판의 코어 양면에 적층된 동박의 두께가 두꺼울 경우, 홀의 오픈 사이즈가 작아지고 원형도(roundness)의 미확보로 인한 홀 찌그러짐이 발생되는 문제점이 발생한다. In addition, when the thickness of the copper foil laminated on both sides of the core of the copper-clad laminate is small, the open size of the hole becomes small and hole dent due to uncertainty of roundness occurs.
한편, 레이저 가공 방식을 0.1T 이하의 박판 제품에 적용할 경우, 도금 충진이 불가능하여 후판 더미를 추가적으로 구성하는 더미 작업이 불가피하게 된다. On the other hand, when the laser processing method is applied to a thin plate product having a thickness of 0.1 T or less, plating can not be performed and a dummy work for constructing a dummy plate additionally becomes inevitable.
이러한 후판 더미에 대한 탈부착으로 인하여 작업 공수는 더욱 증가하게 되어 결과적으로 리드 타임이 증가하게 되는 문제점이 발생되고 있다. 일반적으로 후판 더미 1매의 탈부착시 약 20분의 시간이 소요되고 있다. As a result, the workload increases and the lead time increases. Generally, it takes about 20 minutes to attach / detach a sheet of plywood.
결국, 현재 원가 절감을 위해서는 컨포멀 레이저 방식으로부터 구리 다이렉트 레이저 방식으로의 전환이 필수적이라 할 것이며, 이를 위해서는 구리 다이렉트 레이저 방식의 작업 방법 설정과 박판에 대한 요구가 증가됨으로 인해 박판 도금 충진 공정에 대한 해법이 요구되는 실정이다.
As a result, it is necessary to switch from the conformal laser to the copper direct laser method for cost reduction, and the copper direct laser type work method setting and the demand for the thin plate are increased, Solution is required.
따라서, 본 발명은 종래 인쇄회로기판의 제조방법에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 서로 다른 두께의 동박층이 형성된 동박 적층판을 접합하고, 컨포멀 레이저 가공 방식과 구리 다이렉트 레이저 가공 방식에 의해 제작되는 인쇄회로기판의 제조방법이 제공됨에 발명의 목적이 있다.
Accordingly, the present invention has been made to solve the above-described problems and disadvantages encountered in the conventional method of manufacturing a printed circuit board, and it is an object of the present invention to provide a method of manufacturing a printed circuit board, A method of manufacturing a printed circuit board manufactured by a laser processing method is provided.
본 발명의 상기 목적은, 코어 양면에 이원동박을 가지는 한 쌍의 동박 적층판을 준비하는 단계; 상기 한 쌍의 동박 적층판을 접합층에 의하여 상호 대칭을 이루도록 접합하는 단계; 상기 접착층에 상호 대칭되게 접합된 상기 동박 적층판을 레이저 가공하여 비아홀을 형성하는 단계; 상기 비아홀 내부에 도금을 충진함과 동시에 상기 코어 상에 도금층을 형성하는 단계; 상기 도금층이 형성된 상기 동박 적층판을 건조기에서 고온 건조하여 상기 접착층의 접착력을 제거함에 의해서 상기 동박 적층판을 두 개의 적층판으로 분리하는 단계; 및 상기 분리된 동박 적층판에 각각 회로를 형성하는 단계;를 포함하는 인쇄회로기판 제조방법이 제공됨에 의해서 달성된다.The above object of the present invention is achieved by a method of manufacturing a copper-clad laminate, comprising the steps of: preparing a pair of copper- Joining the pair of the copper-clad laminated plates so as to be mutually symmetrical by the bonding layer; Forming a via hole by laser processing the copper-clad laminate which is symmetrically bonded to the adhesive layer; Filling the inside of the via hole with plating and forming a plating layer on the core; Separating the copper clad laminate into two laminate plates by removing the adhesive force of the adhesive layer by drying the copper clad laminate with the plating layer at a high temperature in a dryer; And forming a circuit on the separated copper-clad laminate, respectively.
상기 한 쌍의 동박 적층판은, 상기 코어의 일면에 제1 동박이 형성되고, 상기 코어의 타면에 제2 동박이 형성되되, 상기 제2 동박이 상기 제1 동박에 비해 두꺼운 두께로 형성될 수 있다.The pair of the copper-clad laminates may have a first copper foil formed on one surface of the core, a second copper foil formed on the other surface of the core, and the second copper foil may have a thicker thickness than the first copper foil .
상기 동박 적층판은, 상기 접합층에 상기 제2 동박의 일면이 상호 대향되게 접합될 수 있다.In the copper-clad laminate, one side of the second copper foil may be bonded to the bonding layer so as to face each other.
상기 접합층에 상기 한 쌍의 동박 적층판을 접합하는 단계 이후에, 상기 제1 동박을 에칭하여 상기 코어의 표면이 노출되게 패턴을 형성하는 단계;를 더 포함할 수 있다.And etching the first copper foil to form a pattern so that the surface of the core is exposed after the step of joining the pair of copper-clad laminates to the bonding layer.
상기 접합층에 상기 한 쌍의 동박 적층판을 접합하는 단계 이후에, 상기 제1 동박의 표면에 유기물 처리를 통해 산화 표면을 형성하는 단계;를 더 포함할 수 있다.And forming an oxidized surface on the surface of the first copper foil through organic treatment after the step of joining the pair of copper-clad laminates to the bonding layer.
상기 비아홀을 형성하는 단계 이후에, 상기 비아홀의 내부와 상기 코어의 상면을 디스미어 처리하는 단계; 및 상기 코어의 상면에 화학 동도금을 수행하여 보조 도금층을 형성하는 단계;를 더 포함할 수 있다.Disassembling the inside of the via hole and the upper surface of the core after the step of forming the via hole; And forming a supplemental plating layer by performing chemical plating on the upper surface of the core.
상기 도금층은, 상기 동박 적층판의 제2 동박과 동일한 도금 두께로 형성된다.
The plating layer is formed to have the same plating thickness as the second copper foil of the copper clad laminate.
이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판의 제조방법은 한 번에 두 개의 인쇄회로기판을 제작할 수 있어 생산성을 두 배로 향상시킬 수 있으며, 여러 장의 인쇄회로기판을 일괄 적층하는 방식으로 전층 IVH를 구현할 수 있음에 따라 기판 제작의 리드 타임과 비용을 절감할 수 있는 장점이 있다.As described above, according to the method of manufacturing a printed circuit board according to the present invention, two printed circuit boards can be manufactured at a time, productivity can be doubled, and a plurality of printed circuit boards can be stacked, Since IVH can be implemented, there is an advantage that lead time and cost of substrate fabrication can be reduced.
또한, 본 발명은 이원동박을 가진 동박 적층판을 이용하여 인쇄회로기판의 제작시 코어 양면의 도금층 두께를 동일하게 제작할 수 있음에 따라 기판의 제조 공정 중 도금 두께에 따라 발생할 수 있는 휨을 방지할 수 있는 장점이 있다.
In addition, since the thickness of the plated layer on both sides of the core can be made the same when the printed circuit board is manufactured by using the copper clad laminate having a double-stranded foil, the present invention can prevent warp There are advantages.
도 1 내지 도 9는 본 발명에 따른 인쇄회로기판의 제조방법이 도시된 공정 단면도.1 to 9 are process sectional views showing a method of manufacturing a printed circuit board according to the present invention.
본 발명에 따른 인쇄회로기판의 제조방법에 있어 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
The present invention is not limited to the above embodiments and various changes and modifications may be made without departing from the scope of the present invention as set forth in the appended claims.
먼저, 도 1 내지 도 9는 본 발명에 따른 인쇄회로기판의 제조방법이 도시된 공정 단면도이다.1 to 9 are process cross-sectional views illustrating a method of manufacturing a printed circuit board according to the present invention.
도시된 바와 같이, 본 발명에 따른 인쇄회로기판은 먼저, 코어(110)와 상기 코어(110)의 양면에 각각 제1 동박(121)과 제2 동박(122)의 동박층이 형성된 동박 적층판(100)을 준비한다. 이때, 동박 적층판(100)과 동일한 구조를 갖는 동박 적층판(200)을 하나 더 준비한다. 이때, 상기 코어(110,210)의 양면에 접합된 제1 동박(121, 221)과 제2 동박(122, 222)은 일면의 제1 동박(121, 221)보다 타면의 제2 동박(122, 222)이 더 두껍게 형성된 이원동박 형태로 구성될 수 있다.As shown in the figure, a printed circuit board according to the present invention includes a
이와 같이, 2매의 동박 적층판(100)(200)을 상호 대칭되는 구조가 되도록 접합층(300)을 이용하여 부착한다. 동박 적층판(100)(200)의 부착시 각 동박 적층판(100)(200)을 구성하는 동박 중 더 두꺼운 두께의 동박, 즉 제2 동박(122,222)이 상기 접합층(300)의 양면에 부착되도록 할 수 있다.In this manner, the two
이와 같은 형태로 2매의 동박 적층판(100)(200)이 접합층(300)을 사이에 두고 접합되면, 도 2에 도시된 바와 같이 미리 설정된 온도 이상에서 접착력이 상실되도록 구성된 접합층(300)과, 상기 접합층(300)의 양면에 각각 부착된 한쌍의 제2 동박(122, 222)과, 상기 한 쌍의 제2 동박(122,222) 각각에 적층된 한쌍의 코어(110,210), 및 상기 한 쌍의 코어(110,210) 각각에 적층되며, 상기 한 쌍의 제2 동박(122, 222) 두께보다 얇게 형성된 한 쌍의 제1 동박(121, 221)을 포함하는 구조로 이루어질 수 있다.When the two copper-clad laminated
다음으로, 도 3에 도시된 바와 같이 접합층(300)을 중심으로 접합된 동박 적층판(100)(200)의 표면에 레이저 가공을 위한 표면 처리를 수행한다. 즉, 제1 동박(121, 221)에 패턴(123, 223)을 형성(도 3a)하거나 제1 동박(121,221)의 표면에 유기물 처리(124,224, 도 3b)를 수행할 수 있다. 도 3a과 같이 제1 동박(121, 221)에 패턴을 형성하는 것은 컨포멀 레이저 가공 방식을 적용하기 위하여 제1 동박(121. 221)을 에칭하여 레이저 가공 패턴이 형성되도록 한 것이고, 도 3b와 같이 제1 동박(121, 221)의 표면을 유기물 처리하는 것은 구리 다이렉트 레이저 가공 방식이 적용함과 아울러 이 후 공정에서의 적층이 용이하도록 하기 위함이다.Next, as shown in FIG. 3, surface treatment for laser processing is performed on the surface of the copper-clad laminate 100 (200) bonded with the
여기서, 제1 동박(121, 221) 표면의 유기물 처리는 흑화(black oxide) 공정에 의해 형성될 수 있는 데, 이러한 흑화 공정은 접합층(300)에 의해 부착된 동박 적층판(100)(200)의 양면에 적층되어 있는 제1 동박(121, 221)의 표면을 산화시킴에 의해 형성될 수 있으며, 얇은 절연층으로 구성될 수 있다.The blackening process may be applied to the
다음, 도 4a 내지 도 4b에 도시된 바와 같이 레이저 가공 패턴이 형성된 적층판 또는 표면이 유기물 처리된 적층판에 대하여 레이저 가공을 하여 코어(110, 210)에 비아홀(125,225)을 형성할 수 있다. 이때, 상기 코어(110, 210)의 레이저 가공은 통상 CO2 레이저를 이용하여 수행될 수 있으며, 도 3a와 같이 레이저 가공 패턴이 형성된 적층판은 패턴(123, 223)에 의해 노출된 코어(110, 210)를 레이져 가공함에 의해서 비아홀(125, 225)이 형성될 수 있고, 도 3b와 같이 표면이 유기물 처리된 적층판은 그 양면에서 레이저가 조사됨에 의해 비아홀(125, 225)이 가공될 수 있다. 표면이 유기물 처리된 적층판의 경우, 통상적으로 CO2 레이저가 동박, 즉 구리(Cu)를 관통할 수 없으나, 표면의 유기물 처리에 의해 제1 동박(121, 221)이 CO2 레이저 투과가 가능한 정도로 얇아졌기 때문에 제1 동박(121, 221)을 관통하여 비아홀의 형성이 가능할 수 있다.4A to 4B, the
이때, 도 4에 도시된 바와 같이 접합층(300)에 의해 부착된 동박 적층판(100)(200)에 각각 레이저 가공을 통해 비아홀(125, 225)을 형성할 때, 상기 접합층(300)에 접합된 동박, 즉 제2 동박(122,222)이 제1 동박(121, 221)의 두께보다 더 두껍게 형성됨에 따라 CO2 레이저가 제2 동박(122, 222)을 관통하여 가공될 수 없다.4, when the
또한, 제2 동박(122, 222)이 제1 동박의 두께보다 더 두껍게 형성됨에 따라 비아홀 형성을 위한 레이저 가공시에 비아홀의 오픈 사이즈가 작아지거나 원형성의 미확보로 인하여 비아홀이 찌그러지는 현상이 방지되고, 제2 동박(122, 222)이 레이저의 열에 의해 과가공되어 천공되는 것이 방지될 수 있다.Also, since the
한편, 도 4b와 같이 비아홀(125, 225)의 형성시에 패턴(123, 223)의 간격을 레이저 가공 영역보다 넓게 형성하여 레이저 가공 영역 내의 일부 지점에 비아홀(125, 225)을 형성함으로써, 비아홀 형성 영역의 설계 자유도가 향상되도록 할 수도 있다.On the other hand, as shown in FIG. 4B, when the
다음으로, 도 5에 도시된 바와 같이 비아홀(125, 225)이 가공된 적층판의 노출된 양면에 디스미어 처리를 수행하고, 화학 동도금을 수행하여 코어(110, 210)의 표면에 별도의 보조 도금층(126, 226)이 형성될 수 있다. 상기 보조 도금층(126, 226)은 이 후에 언급될 도금 충진 단계에서 코어(110, 210)의 양면에 형성된 도금층이 같은 두께로 형성되도록 하기 위함이며, 이에 대해서는 아래에서 후술될 도금 충진 단계와 도 6을 통해 좀 더 자세하게 설명하기로 한다.Next, as shown in FIG. 5, the
도 6은 비아홀(125, 225)이 가공된 적층판에 도금을 충진하는 단계가 도시된 단면도로서, 도시된 바와 같이 비아홀(125, 225) 내부와 코어(110, 210) 상면의 보조 도금층(126, 226) 상면이 포함되게 도금층(127, 227)을 충진한다. 상기 보조 도금층(127, 227) 상면에는 비아홀(125, 225) 내부가 도금에 의해 충진됨과 동시에 도금층(127, 227)이 형성되도록 하는 것이 바람직하다. 이때, 비아홀(125, 225) 내부의 도금 충진시 보조 도금층(126, 226) 상에 도금층(127, 227)이 동시에 형성됨에 의해서 상기 코어(110, 210) 양면의 동박 두께가 동일하게 형성되도록 함이 바람직하다. 이는 접합층(300)의 양면에서 제작된 인쇄회로기판의 분리시 코어(110, 210) 양면의 도금 두께가 동일하게 형성되도록 함으로써, 이 후 인쇄회로기판의 제조 공정시 두께 차이에 의한 휨 발생을 최소화하기 위함이다.6 is a cross-sectional view illustrating a step of filling the laminated plate with the
즉, 접합층(300)을 통해 접합되기 전의 동박의 두께가 서로 다른 이원동박 형태의 동박 적층판(100, 200)에서 제2 동박(122, 222)이 35㎛ 정도의 두께로 형성되고, 제1 동박(121, 221)이 18㎛의 두께로 형성됨에 따라 앞서 언급한 공정에서 보조 도금층(126, 226)을 형성하지 않을 경우에는 접합층(300)에서 적층판의 분리시 코어(110, 210) 양면의 도금 두께가 상호 차이가 날 수 밖에 없기 때문에 제1 동박(121, 221) 측 가공면에 보조 도금층(126, 226)을 대략 17~18㎛의 두께로 더 형성하고, 그 상면에 도금층(127, 227)이 형성되도록 함으로써 코어(110, 210) 양면의 도금 두께를 35㎛ 내외의 동일한 두께로 형성하여 양면 두께 차이에 의한 휨 발생이 방지되도록 할 수 있다.That is, the second copper foils 122 and 222 are formed to have a thickness of about 35 탆 in the double-sided copper
여기서, 종래기술에 의하여 레이저 가공 방식을 0.1T 이하의 박판 제품에 적용할 경우, 도금 충진이 불가능하여 후판 더미를 추가적으로 구성하는 더미 작업이 불가피하였음에 비하여, 본 실시예에서는 두 개의 동박 적층판이 일체로 결합된 채로 도금 충진 및 후속 공정을 거치게 되므로 별도의 더미 작업을 필요치 않게 되어 작업 공수와 리드 타임을 줄일 수 있는 장점을 갖는다.In this case, when the laser processing method is applied to a thin plate product of 0.1 T or less according to the prior art, plating can not be performed and dummy work for constructing a dummy plate additionally is inevitable. In contrast, It is possible to reduce the work flow and the lead time because a separate dummy work is not required since the plating is carried out while being coupled with the plating process and the subsequent process.
그 다음, 도 7에 도시된 바와 같이 도금 충진된 적층판에 대하여 고온 건조하여 상기 접합층(300)의 접착력을 제거하여 상기 적층판의 상하 대칭 구조를 두 개의 적층판으로 서로 분리하게 된다. 상기 분리 공정은 통상적인 건조기(400) 내부에서 이루어질 수 있으며, 약 150℃의 열을 가하게 되면 접합층의 접착력을 제거할 수 있다. Then, as shown in FIG. 7, the plating-packed laminate is dried at a high temperature to remove the adhesive force of the
이와같은 방식에 의하여, 한 번에 두 개의 코어를 제작할 수 있어 도금의 생산성을 두 배로 향상시킬 수 있으며, 나아가 후술하겠지만 이런 방법으로 여러 장의 코어를 제작하여 일괄 적층하는 방식으로 전층 IVH를 구현할 수 있으며, 이를 통하여 리드 타임과 비용을 함께 줄일 수 있게 된다.By this method, the productivity of the plating can be doubled by forming two cores at a time. Further, as described later, the whole layer IVH can be realized by forming a plurality of cores in such a manner and laminating them in a batch , Thereby reducing both lead time and cost.
그리고, 도 8에 도시된 바와 같이 도금 충진된 각각의 분리된 적층판에 대하여 회로 형성하는 단계를 수행함으로써 기본적인 인쇄회로기판을 완성되게 된다. 여기서, 이러한 회로 형성 단계는 각각의 적층판에 대하여 마이크로 비아 홀(MVH; 128, 228)을 형성하는 것을 포함할 수 있다.Then, as shown in FIG. 8, a basic printed circuit board is completed by performing a circuit forming step for each of the separated laminated plates which are plated and packed. Here, this circuit forming step may include forming microvia holes (MVH) 128 and 228 for each laminate.
이 후에, 도9에 도시된 바와 같이 추가적으로 서로 분리되어 제작된 인쇄회로기판들을 일괄 적층하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함할 수도 있다.
Thereafter, as shown in FIG. 9, the method may further include the step of stacking the printed circuit boards separately manufactured separately to form a full-layer internal via hole (IVH).
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Therefore, the scope of the present invention is not limited to the disclosed embodiments, and various modifications and improvements of the person skilled in the art using the basic concept of the present invention defined in the following claims are also within the scope of the present invention.
100,200. 동박 적층판 110,210. 코어
121,221. 제1 동박 122,222. 제2 동박
123,223. 패턴 124,224. 유기물 처리
125,225. 비아홀 126,226. 보조 도금층
127,227. 도금층 128,228. 마이크로 비아홀100, 200. Copper clad
121, 221.
123,223.
125, 225.
127, 227. Plated
Claims (10)
상기 코어의 일면의 표면에 형성되는 제1 동박;
상기 제1 동박 상에 형성되는 제1 도금층;
상기 비아홀 내부 및 제1 도금층의 외측 표면에 형성되는 제2 도금층; 및
상기 코어의 타면의 표면에 형성되는 제2 동박을 포함하고,
상기 제1 도금층은 상기 제2 동박 상에는 형성되지 않고,
상기 제1 동박의 두께는 상기 제2 동박의 두께보다 작고,
상기 코어의 일면에서의 상기 제1 동박, 상기 제1 도금층 및 상기 제2 도금층의 두께의 합은, 상기 코어의 타면에서의 상기 제2 동박의 두께와 같은 인쇄회로기판.
A core having a via hole therein;
A first copper foil formed on a surface of one side of the core;
A first plating layer formed on the first copper foil;
A second plating layer formed on the outer surface of the via hole and the first plating layer; And
And a second copper foil formed on a surface of the other surface of the core,
The first plating layer is not formed on the second copper foil,
Wherein the thickness of the first copper foil is smaller than the thickness of the second copper foil,
Wherein the sum of the thicknesses of the first copper layer, the first plating layer and the second plating layer on one surface of the core is equal to the thickness of the second copper layer on the other surface of the core.
상기 코어의 양면에 형성되는 비아를 더 포함하는 인쇄회로기판.
The method according to claim 1,
Further comprising vias formed on both sides of the core.
각각의 기판은,
내부에 비아홀을 구비하는 코어;
상기 코어의 일면의 표면에 형성되는 제1 동박;
상기 제1 동박 상에 형성되는 제1 도금층;
상기 비아홀 내부 및 제1 도금층의 외측 표면에 형성되는 제2 도금층; 및
상기 코어의 타면의 표면에 형성되는 제2 동박을 포함하고,
상기 제1 도금층은 상기 제2 동박 상에는 형성되지 않고,
상기 제1 동박의 두께는 상기 제2 동박의 두께보다 작고,
상기 코어의 일면에서의 상기 제1 동박, 상기 제1 도금층 및 상기 제2 도금층의 두께의 합은, 상기 코어의 타면에서의 상기 제2 동박의 두께와 같은 인쇄회로기판.
1. A printed circuit board on which a plurality of substrates are stacked,
Each of the substrates has,
A core having a via hole therein;
A first copper foil formed on a surface of one side of the core;
A first plating layer formed on the first copper foil;
A second plating layer formed on the outer surface of the via hole and the first plating layer; And
And a second copper foil formed on a surface of the other surface of the core,
The first plating layer is not formed on the second copper foil,
Wherein the thickness of the first copper foil is smaller than the thickness of the second copper foil,
Wherein the sum of the thicknesses of the first copper layer, the first plating layer and the second plating layer on one surface of the core is equal to the thickness of the second copper layer on the other surface of the core.
상기 각각의 기판에서, 상기 코어의 양면에 형성되는 비아를 더 포함하는 인쇄회로기판.
5. The method of claim 4,
Further comprising vias formed on both sides of the core in each of the substrates.
상기 복수의 기판 중 서로 이웃하는 두 개의 기판에 각각 형성된 비아는 서로 직접 접촉되는 인쇄회로기판.The method according to claim 6,
And vias formed respectively in two neighboring substrates among the plurality of substrates are in direct contact with each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120075604A KR101987043B1 (en) | 2012-07-11 | 2012-07-11 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120075604A KR101987043B1 (en) | 2012-07-11 | 2012-07-11 | Printed circuit board |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190064812A Division KR102093155B1 (en) | 2019-05-31 | 2019-05-31 | Printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140008184A KR20140008184A (en) | 2014-01-21 |
KR101987043B1 true KR101987043B1 (en) | 2019-06-10 |
Family
ID=50142170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120075604A KR101987043B1 (en) | 2012-07-11 | 2012-07-11 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101987043B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102493463B1 (en) | 2016-01-18 | 2023-01-30 | 삼성전자 주식회사 | Printed circuit board, semiconductor package having the same, and method for manufacturing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101058695B1 (en) * | 2008-11-11 | 2011-08-22 | 삼성전기주식회사 | Copper foil coated laminate used for printed circuit board manufactured by copper direct laser processing and manufacturing method of printed circuit board using same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100969439B1 (en) * | 2008-05-07 | 2010-07-14 | 삼성전기주식회사 | Method for manufacturing a printed circuit board having a landless via |
KR101055473B1 (en) | 2009-12-15 | 2011-08-08 | 삼성전기주식회사 | Carrier member for substrate manufacturing and method for manufacturing substrate using same |
KR101194456B1 (en) * | 2010-11-05 | 2012-10-24 | 삼성전기주식회사 | Heat-radiating substrate and method for manufacturing the same |
-
2012
- 2012-07-11 KR KR1020120075604A patent/KR101987043B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101058695B1 (en) * | 2008-11-11 | 2011-08-22 | 삼성전기주식회사 | Copper foil coated laminate used for printed circuit board manufactured by copper direct laser processing and manufacturing method of printed circuit board using same |
Also Published As
Publication number | Publication date |
---|---|
KR20140008184A (en) | 2014-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6293998B2 (en) | Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method | |
US11600430B2 (en) | Inductor including high-rigidity insulating layers | |
WO2011132463A1 (en) | Printed substrate manufacturing method and printed substrate employing same | |
JP2004327510A (en) | Copper-plated laminated board for multilayered printed wiring board, multilayered printed wiring board and method of manufacturing the same | |
KR101058695B1 (en) | Copper foil coated laminate used for printed circuit board manufactured by copper direct laser processing and manufacturing method of printed circuit board using same | |
US10674615B2 (en) | Method for manufacturing wiring board | |
KR100897668B1 (en) | Fabricating Method of Printed Circuit Board using the Carrier | |
KR100797698B1 (en) | Manufacturing method of high density printed circuit board | |
JP2006049660A (en) | Manufacturing method of printed wiring board | |
JP2013106034A (en) | Manufacturing method of printed circuit board | |
KR101987043B1 (en) | Printed circuit board | |
TW201406223A (en) | Multilayer printed circuit board and method for manufacturing same | |
KR20190065219A (en) | Printed circuit board | |
KR102268392B1 (en) | Printed circuit board | |
KR101167422B1 (en) | Carrier member and method of manufacturing PCB using the same | |
US20180279481A1 (en) | Method of Manufacturing Circuit Boards | |
JP2010056373A (en) | Method of manufacturing printed circuit board, and printed circuit board | |
JP2004158671A (en) | Multilayer board and its producing process | |
KR101234759B1 (en) | Fabrication method of single layer substrate | |
JP3983466B2 (en) | Multilayer printed circuit board manufacturing method | |
JP2014123734A (en) | Metal core substrate and method of manufacturing the same | |
KR101153680B1 (en) | Fabricating method of printed circuit board | |
KR101436830B1 (en) | Method of manufacturing a printed circuit board | |
KR20140054628A (en) | Manufacture method of printed circuit board | |
KR101514485B1 (en) | Carrier for manufacturing printed circuit board and method for manufacturing printed circuit board using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |