KR101968637B1 - 유연성 반도체소자 및 그 제조방법 - Google Patents
유연성 반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101968637B1 KR101968637B1 KR1020120142239A KR20120142239A KR101968637B1 KR 101968637 B1 KR101968637 B1 KR 101968637B1 KR 1020120142239 A KR1020120142239 A KR 1020120142239A KR 20120142239 A KR20120142239 A KR 20120142239A KR 101968637 B1 KR101968637 B1 KR 101968637B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor element
- vertical semiconductor
- substrate
- resin layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 170
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000011347 resin Substances 0.000 claims abstract description 90
- 229920005989 resin Polymers 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000000203 mixture Substances 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 18
- 239000000178 monomer Substances 0.000 claims description 12
- 239000003999 initiator Substances 0.000 claims description 9
- 125000000524 functional group Chemical group 0.000 claims description 6
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 6
- GWZMWHWAWHPNHN-UHFFFAOYSA-N 2-hydroxypropyl prop-2-enoate Chemical group CC(O)COC(=O)C=C GWZMWHWAWHPNHN-UHFFFAOYSA-N 0.000 claims description 5
- 239000002318 adhesion promoter Substances 0.000 claims description 5
- -1 methoxysilyl group Chemical group 0.000 claims description 5
- BPSIOYPQMFLKFR-UHFFFAOYSA-N trimethoxy-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CO[Si](OC)(OC)CCCOCC1CO1 BPSIOYPQMFLKFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000003085 diluting agent Substances 0.000 claims description 4
- UHESRSKEBRADOO-UHFFFAOYSA-N ethyl carbamate;prop-2-enoic acid Chemical group OC(=O)C=C.CCOC(N)=O UHESRSKEBRADOO-UHFFFAOYSA-N 0.000 claims description 4
- 239000012956 1-hydroxycyclohexylphenyl-ketone Substances 0.000 claims description 3
- 239000006087 Silane Coupling Agent Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- MQDJYUACMFCOFT-UHFFFAOYSA-N bis[2-(1-hydroxycyclohexyl)phenyl]methanone Chemical group C=1C=CC=C(C(=O)C=2C(=CC=CC=2)C2(O)CCCCC2)C=1C1(O)CCCCC1 MQDJYUACMFCOFT-UHFFFAOYSA-N 0.000 claims description 3
- 150000002118 epoxides Chemical group 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 238000006303 photolysis reaction Methods 0.000 claims description 2
- 230000015843 photosynthesis, light reaction Effects 0.000 claims description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 2
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 235
- 238000001723 curing Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 230000003301 hydrolyzing effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Led Devices (AREA)
- Ceramic Engineering (AREA)
Abstract
비유연성 기판 위에 형성된 반도체 요소를 유연성 기판으로 전사하는데 사용될 수 있는 반도체 요소 전사 방법이 개시된다. 또한, 그러한 반도체 요소 전사 방법에 기초한 유연성 반도체소자 제조방법이 개시된다. 기판 위에서 성장 또는 형성된 수직형 반도체요소는 그 배열 상태를 유지하면서 수지층으로 매우 효과적으로 전사될 수 있다. 수지층은 수직형 반도체요소를 지지하는 유연성 기판으로서 작용한다.
Description
본 개시는 반도체소자 및 그 제조방법에 관한 것이며, 더욱 상세하게는 유연성 반도체소자 및 그 제조방법에 관한 것이다.
다양한 반도체소자 중에는 반도체 물질의 광전기적 특성을 이용하는 광전소자(optoelectronic device)가 있다. 광전소자는 전기적 에너지를 광학적 에너지로 변환하는 소자 및 광학적 에너지를 전기적 에너지로 변환하는 소자를 포함한다. 전기적 에너지를 광학적 에너지로 변환하는 소자로는 LED(light emitting diode), LD(laser diode)와 같은 발광소자(luminous device or light emitting device)가 있다. 광학적 에너지를 전기적 에너지로 변환하는 소자로는 태양전지, 포토다이오드(photodiode)와 같은 광발전소자(photovoltaic device)가 있다.
무기물 반도체 기반의 광전소자(optoelectronic device), 특히, 질화물 반도체 기반의 발광소자는 고효율, 고휘도, 장수명 등 다양한 장점이 있다. 하지만, 질화물 반도체 기반의 발광소자를 제조하기 위해서는, 사파이어 기판이나 실리콘 기판과 같은 비유연성 기판 위에 단결정 질화물층을 에피택셜하게(epitaxially) 성장시켜야 한다.
그러나, 비유연성 기판은 반도체소자를 비유연성으로 만든다. 비유연성 반도체소자는 형태적 변형이 어려울 뿐만 아니라, 저가격화 및 대면적화에도 불리하다. 따라서, 무기물 반도체 재료에 기초하되 유연성 기판을 갖는 유연성 반도체 소자 및 그 제조방법이 요구된다.
본 개시에서는 비유연성 기판 위에 형성된 반도체 요소를 유연성 기판으로 전사하는데 사용될 수 있는 반도체 요소 전사 방법을 제공한다.
본 개시에서는 상기 반도체 요소 전사 방법에 기초한 유연성 반도체소자 제조방법을 제공한다.
본 개시의 일 측면에 따른 반도체 요소 전사 방법의 제1 구현예는,
기판 위에 수직형 반도체요소를 형성하는 단계;
상기 수직형 반도체요소의 표면에 무기 절연층을 형성하고, 상기 무기 절연층의 표면에 OH 기를 도입하는 단계;
상기 무기 절연층 표면에 양친매성층을 형성하는 단계;
상기 양친매성층으로 코팅된 상기 수직형 반도체요소 위에 중합성 조성물을 도포하는 단계;
상기 도포된 중합성 조성물을 경화하여 수지층으로 전환함으로써, 상기 수직형 반도체요소가 상기 수지층 내에 임베드(embed)되도록 하는 단계;
상기 수지층을 상기 수직형 반도체요소와 함께, 상기 기판으로부터 분리하는 단계; 및
상기 수지층의 일부를 식각하여 상기 수직형 반도체요소의 상부가 노출되도록 하는 단계;를 포함한다.
본 개시의 일 측면에 따른 반도체 요소 전사 방법의 제2 구현예는,
기판 위에 수직형 반도체요소를 형성하는 단계;
상기 수직형 반도체요소의 표면에 무기 절연층을 형성하고, 상기 무기 절연층의 표면에 OH 기를 도입하는 단계;
상기 무기 절연층 표면에 양친매성층을 형성하는 단계;
상기 양친매성층으로 코팅된 상기 수직형 반도체요소 위에 중합성 조성물을 도포하는 단계;
상기 도포된 중합성 조성물 위에 지지층을 압착하는 단계;
상기 도포된 중합성 조성물을 경화하여 수지층으로 전환함으로써, 상기 수직형 반도체요소가 상기 수지층 내에 임베드(embed)되도록 하는 단계;
상기 지지층을 상기 수지층 및 상기 수직형 반도체요소와 함께, 상기 기판으로부터 분리하는 단계;
상기 지지층을 제거하는 단계; 및
상기 수지층의 일부를 식각하여 상기 수직형 반도체요소의 상부가 노출되도록 하는 단계;를 포함한다.
본 개시의 다른 측면에 따른 유연성 반도체 소자 제조방법의 일 구현예는,
수지층; 상기 수지층에 임베드된 수직형 반도체요소로서, 그 상부가 상기 수지층 위로 노출되어 있고 그 하부가 상기 수지층 아래로 노출되어 있는 수직형 반도체 요소; 및 선택적으로, 상기 수직형 반도체 요소의 아래에 위치하는 마스크층, 버퍼층 및 하지층 중의 적어도 하나;를 포함하는 유연성 적층체를 준비하는 단계;
상기 유연성 적층체의 상면측에 상기 수직형 반도체요소에 전기적으로 연결된 상부전극을 형성하는 단계; 및
상기 유연성 적층체의 하면측에 상기 수직형 반도체요소에 전기적으로 연결된 하부전극을 형성하는 단계;를 포함한다.
본 개시에서는 비유연성 기판 위에 형성된 반도체 요소를 유연성 기판으로 전사하는데 사용될 수 있는 반도체 요소 전사 방법이 구현된다.
본 개시에서는 상기 반도체 요소 전사 방법에 기초한 유연성 반도체소자 제조방법이 구현된다.
도 1a 내지 도 1g는 본 개시의 반도체 요소 전사 방법의 제1 구현예를 보여주는 단면도이다.
도 2a 내지 도 2d는 본 개시의 반도체 요소 전사 방법의 제2 구현예를 보여주는 단면도이다.
도 3은 다양한 종류의 결합과 그에 상응하는 결합 파괴용 파장의 관계를 도시하는 그래프이다.
도 2a 내지 도 2d는 본 개시의 반도체 요소 전사 방법의 제2 구현예를 보여주는 단면도이다.
도 3은 다양한 종류의 결합과 그에 상응하는 결합 파괴용 파장의 관계를 도시하는 그래프이다.
이하에서는, 본 개시의 반도체 요소 전사 방법의 제1 구현예를 도 1을 참조하여 상세하게 설명한다. 도 1은 본 개시의 반도체 요소 전사 방법의 제1 구현예를 보여주는 단면도이다.
도 1a는 기판(100) 위에 형성된 수직형 반도체요소(200)를 보여준다.
기판(100)은 결정성 기판 또는 비결정성 기판일 수 있다. 예를 들면, 기판(100)은 사파이어 기판, 실리콘 기판, 등과 같은 결정성 기판일 수 있다. 다른 예를 들면, 기판(100)은 유리, 등과 같은 비결정성 기판일 수 있다. 수직형 반도체요소(200)의 성장과정이 통상적으로 고온에서 수행되므로, 기판(100)은 그러한 온도에서 안정한 기판인 것이 바람직하다.
기판(100)의 표면은, 하지층(110), 버퍼층(120), 마스크층(130) 중에서 선택되는 적어도 하나에 의하여 코팅될 수도 있다. 이러한 층들은 수직형 반도체요소(200)의 성장을 제어하거나 촉진할 수 있다. 물론, 수직형 반도체요소(200)는 기판(100)의 표면으로부터 직접 성장될 수도 있다.
하지층(110)은 예를 들면, 금속층일 수 있다. 더욱 구체적으로, 하지층(110)은 예를 들면, Ti, Hf, Zr 및 Al 중 적어도 하나를 포함할 수 있다. 버퍼층(120)은, 하지층(110)으로 코팅되지 않은 기판(100)의 표면에 비하여, 하지층(110)으로 코팅된 기판(100)의 표면에서 더욱 용이하게 형성될 수 있다.
버퍼층(120)은 예를 들면, Ⅲ-Ⅴ족 계열의 화합물 반도체일 수 있다. 더욱 구체적으로, 버퍼층(120)은 예를 들면, GaN 계열의 반도체, AlN 계열의 반도체, 또는 이들의 혼합물일 수 있다. 더 더욱 구체적으로, 버퍼층(120)은 예를 들면, GaN, AlN, InGaN, AlGaN, AlInGaN 중 적어도 하나를 포함할 수 있다. 버퍼층(120)은 단일층일 수 있다. 버퍼층(120)은, 예를 들면, 이중층 및 삼중층과 같은 다중층일 수도 있다. 버퍼층(120)은 약 450 내지 약 650 ℃ 정도의 저온에서 형성할 수 있다. 예를 들면, 버퍼층(120)을 그러한 저온에서 GaN으로 형성하는 경우, 버퍼층(120)은 LT(low temperature)-GaN층이라 할 수 있다. 다른 예를 들면, 버퍼층(120)을 그러한 저온에서 AlN으로 형성하는 경우, 버퍼층(300)은 LT-AlN층이라 할 수 있다. 버퍼층(120)은, 하지층(110)의 표면에 형성되는 경우, 하지층(200)의 우선 배향성에 의해, 하지층(110)의 표면과 수직한 방향(즉, c축 방향)으로 우선 배향성을 가질 수 있다. 버퍼층(120)은 패터닝되거나 패터닝되지 않을 수 있다. 버퍼층(120)의 패턴에 따라, 수직형 반도체요소(200)의 배열의 패턴이 결정될 수 있다. 버퍼층(120)은 패터닝되어 있는 경우, 수직형 반도체요소(200)의 배열의 패턴의 결정의 측면에서만 본다면, 마스크층(130)은 필요하지 않을 수도 있다.
마스크층(130)은 예를 들면, 실리콘 산화물, 실리콘 질화물, 또는 이들의 혼합물일 수 있다. 마스크층(130)은 버퍼층(120)을 노출시키는 적어도 하나의 개구부를 갖는다. 개구부는 예를 들면, 홀(hole) 형태를 가질 수 있다. 개구부의 지름은 예를 들면, 수 nm 내지 수 ㎛ 정도일 수 있다. 마스크층(130)은 단층 또는 다층 구조를 가질 수 있다. 마스크층(130)의 두께는 예를 들면, 약 10 내지 약 500 nm 정도, 더욱 구체적으로는, 약 10 내지 약 200 nm 정도일 수 있다. 마스크층(130)의 개구부의 배열에 따라, 수직형 반도체요소(200)의 배열의 패턴이 결정될 수 있다.
수직형 반도체요소(200)는, 마스크층(130)의 개구부에 의해 노출된 버퍼층(120) 영역 상에서 성장될 수 있다. "수직형 반도체요소"라 함은, 반도체요소가 기판면에 수직인 방향으로의 두께를 갖는다는 것을 의미한다. 수직형 반도체요소(200)의 종단면 또는 횡단면의 모양은 특별히 제한되지 않는다. 수직형 반도체요소(200)는 예를 들면, 피라미드(pyramid) 형상, 로드(rod) 형상, 또는 이들과 유사한 형상을 가질 수 있다. 수직형 반도체요소(200)는 수직방향으로 단층 구조 또는 수직방향으로 다층 구조일 수 있다. 수직형 반도체요소(200)는 예를 들면, Ⅲ-Ⅴ족 계열의 화합물 반도체를 포함할 수 있다. 더욱 구체적으로, 수직형 반도체요소(200)는 예를 들면, GaN 계열의 반도체일 수 있다. GaN 계열의 반도체는 예를 들면, GaN, InGaN, AlGaN, 및 AlInGaN 중 적어도 하나를 포함할 수 있다. 수직형 반도체요소(200)의 적어도 일부는 약 900 내지 약 1100 ℃ 정도의 고온에서 형성될 수 있다. 예를 들어, 수직형 반도체요소(200)의 일부를 그러한 고온 범위에서 GaN으로 형성하는 경우, 이러한 GaN은 HT(high temperature)-GaN이라 할 수 있다. 수직형 반도체요소(200)의 적어도 일부는 HT(high temperature)-GaN 또는 이를 기반으로 하는 물질을 포함할 수 있다. 수직형 반도체요소(200)는 버퍼층(120) 표면으로부터 성장함에 따라, c축 방향으로 우선 배향성을 가질 수 있다. 수직형 반도체요소(200)는 우수한 결정성을 가질 수 있다.
기판(100)의 표면에 대한 하지층(110), 버퍼층(120), 마스크층(130), 또는 수직형 반도체요소(200)의 형성은, 예를 들면, 원자층증착, 화학기상증착, 또는 스퍼터링에 의하여 수행될 수 있다.
도 1b는 수직형 반도체요소(200)의 표면에 형성된 무기 절연층(210)을 보여준다. 무기 절연층(210)은 예를 들면, SiO2 일 수 있다. 무기 절연층(210)의 형성은, 예를 들면, 원자층증착, 화학기상증착, 또는 스퍼터링에 의하여 수행될 수 있다. 무기 절연층(210)을 형성한 다음, 무기 절연층(210)을, 예를 들어, 플라즈마 또는 강산으로 처리함으로써, 무기 절연층(210)의 표면에 -OH기를 풍부하게 도입할 수 있다.
도 1c는 수직형 반도체요소(200)의 표면에 형성된 무기 절연층(210)의 표면에 형성된 양친매성층(300)을 보여준다. 양친매성층(300)은 양친매성 물질로 이루어지거나 양친매성 물질을 함유한다. 양친매성 물질은 가수분해기(hydrolizable group)와 유기작용기(organofunctional group)를 모두 갖는 물질을 의미한다. 가수분해기는 예를 들면, 메톡시실릴(methoxysilyl)기일 수 있다. 유기작용기는 예를 들면, 에폭사이드(epoxide)기일 수 있다. 이러한 가수분해기 및 유기작용기를 갖는 양친매성 물질은 예를 들면, 실란 커플링제일 수 있다. 실란 커플링제는 예를 들면, 3-글리시독시프로필트리메톡시실란(3-glycidoxypropyltrimethoxysilane: 3-GPTS)일 수 있다. 3-글리시독시프로필트리메톡시실란의 경우, 가수분해기로서 메톡시실릴(methoxysilyl)기를 가지며, 유기작용기로서 에폭사이드(epoxide)기를 갖는다. 양친매성층(300)은, 예를 들면, 양친매성 물질을 함유하는 용액을 수직형 반도체요소(200)의 표면에 도포한 후 용매를 제거함으로써, 형성될 수 있다. 양친매성 물질 함유 용액의 도포는, 예를 들면, 스핀코팅, 또는 스프레이코팅에 의하여 수행될 수 있다. 양친매성층(300)의 가수분해기(hydrolizable group)는 절연층(210) 표면의 OH기와 가수분해 축합반응에 의하여 결합될 수 있다. 그에 따라, 양친매성층(300)과 무기 절연층(210)은 서로 강하게 접착될 수 있다.
도 1d는, 무기 절연층(210) 및 양친매성층(300)으로 코팅된 수직형 반도체요소(200) 위에 도포된 중합성 조성물 층(400)을 보여준다. 중합성 조성물은 예를 들면, 중합성 모노머; 반응성 희석제; 및 개시제;를 포함하는 조성물일 수 있다. 여기서 중합성 모노머는 중합성 모노머, 중합성 올리고머, 중합성 매크로모노머 등을 포괄한다. 중합성 모노머는 예를 들면, 우레탄 아크릴레이트(urethane acrylate)일 수 있다. 반응성 희석제는 예를 들면, 2-하이드록시프로필-아크릴레이트(2-hydroxypropyl-acrylate: 2-HPA)일 수 있다. 개시제는 예를 들면, 열개시제, 광개시제, 또는 이들의 조합일 수 있다. 광개시제는 예를 들면, 1-하이드록시시클로헥실 페닐 케톤(1-Hydroxycyclohexyl Phenyl Ketone)일 수 있다. 중합성 조성물은 상업적으로도 입수가능하다. 상업적으로 입수가능한 중합성 조성물은 예를 들면, 미뉴타텍의 TSV(우레탄 아크릴레이트, 2-하이드록시프로필-아크릴레이트, 및 1-하이드록시시클로헥실 페닐 케톤을 함유하는 UV 경화성 중합성 조성물) 등이 있다. 중합성 조성물의 도포는, 예를 들면, 스핀코팅, 또는 스프레이코팅에 의하여 수행될 수 있다.
도 1e는, 도포된 중합성 조성물 층(400)을 경화하여 수지층(450)으로 전환함으로써, 수직형 반도체요소(200)가 수지층(450) 내에 임베딩되어 있는 것을 보여준다. 중합성 조성물 층(400)의 경화는, 예를 들면, 열 또는 빛을 중합성 조성물 층(400)에 가함으로써 수행될 수 있다. 중합성 조성물 층(400)이 열개시제를 함유하는 경우에는, 중합성 조성물 층(400)에 열을 가함으로써, 중합성 조성물 층(400)을 경화시킬 수 있다. 중합성 조성물 층(400)이 광개시제를 함유하는 경우에는, 중합성 조성물 층(400)에 빛(예를 들어, 자외선, 구체적인 예를 들면, 약 365 nm의 자외선)을 가함으로써, 중합성 조성물 층(400)을 경화시킬 수 있다. 열경화 온도 또는 광경화 파장은 사용된 열개시제 또는 광개시제에 따라 달라질 수 있다. 경화 과정 동안, 중합성 조성물 중의 중합성 모노머의 중합반응이 진행될 뿐만아니라, 중합성 조성물 중의 중합성 모노머와 양친매성층(300)의 유기작용기 간의 결합이 진행된다. 그에 따라, 경화된 수지층(450)과 수직형 반도체요소(200)는, 무기 절연층(210) 및 양친매성층(300)을 매개로 하여, 강하게 결합된다. 경화된 수지층(450)과 수직형 반도체요소(200) 간의 결합력은, 기판(100)과 수직형 반도체요소(200) 간의 결합력보다 강하다. 경화된 수지층(450)과 수직형 반도체요소(200) 간의 결합력은, 기판(100)과 하지층(110) 간의 결합력보다 강하다. 경화된 수지층(450)과 수직형 반도체요소(200) 간의 결합력은, 기판(100)과 버퍼층(120) 간의 결합력보다 강하다.
도 1f는 수지층(450)을 수직형 반도체요소(200)와 함께, 기판(100)으로부터 분리하는 단계를 보여준다. 수지층(450)을 기판(100)으로부터 벗겨내면, 경화된 수지층(450)과 수직형 반도체요소(200) 간의 결합력이 강하기 때문에, 수직형 반도체요소(200) 역시 수지층(450)에 임베딩된 상태로, 기판(100)으로부터 분리된다. 수직형 반도체요소(200)와 기판(100) 사이에 하지층(110), 버퍼층(120) 및/또는 마스크층(130)이 형성되어 있는 경우, 하지층(110), 버퍼층(120) 및/또는 마스크층(130) 역시, 수직형 반도체요소(200)에 결합된 채, 기판(100)으로부터 분리될 수 있다.
도 1g는, 수지층(450)의 식각에 의하여 그 상부가 노출된 수직형 반도체요소(200)를 보여준다. 수지층(450)의 식각은, 예를 들면, CF4 및 O2를 포함하는 식각 가스를 사용하여 수행될 수 있다. 수지층(450)의 식각을 통해, 수직형 반도체요소(200)의 상부가 수지층(450)의 외부로 돌출될 수 있다. 예를 들어, 수직형 반도체요소(200)의 수직 길이중 상부쪽 약 1/5 내지 약 1/2 정도가 수지층(450) 외부로 돌출될 수 있다. 또 다른 실시예에 있어서, 수지층(450)을 식각하여 수직형 반도체요소(200)의 상부가 노출되도록 하는 단계는, 수지층(450)을 수직형 반도체요소(200)와 함께 기판(100)으로부터 분리하는 단계의 수행 전에 수행될 수도 있다.
도 1a 내지 도 1g에 나타난 일련의 과정을 통하여, 기판 위에서 성장 또는 형성된 수직형 반도체요소(200)는 그 배열 상태를 유지하면서 수지층(450)으로 매우 효과적으로 전사될 수 있다. 나아가, 수지층(450)은 수직형 반도체요소(200)를 지지하는 유연성 기판으로서 작용한다.
이하에서는, 본 개시의 반도체 요소 전사 방법의 제2 구현예를 도 2a 내지 도 2d를 참조하여 상세하게 설명한다. 도 2a 내지 도 2d는 본 개시의 반도체 요소 전사 방법의 제2 구현예를 보여주는 단면도이다.
제2 구현예에 있어서, 기판(100) 위에 수직형 반도체요소(200)를 형성하는 단계; 수직형 반도체요소(200)의 표면에 무기 절연층(210)을 형성하고, 무기 절연층(210)의 표면에 OH 기를 도입하는 단계; 무기 절연층(210) 표면에 양친매성층(300)을 형성하는 단계; 양친매성층(300)으로 코팅된 수직형 반도체요소(200) 위에 중합성 조성물(400)을 도포하는 단계; 등은 제1 구현예와 동일하다.
도 2a는, 도포된 중합성 조성물(400) 위에 지지층(500)을 압착하는 단계를 보여준다. 지지층(500)은 예를 들면, 폴리에틸렌테레프탈레이트 필름 등이 사용될 수 있다.
또 다른 실시예에 있어서, 도포된 중합성 조성물(400)과 접촉하는 지지층(500)의 일면은 접착촉진제(adhesion promoter)로 코팅될 수 있다. 접착촉진제는, 도포된 중합성 조성물(400)의 경화에 의하여 생성되는 수지층(450)과 지지층(500) 사이의 결합력을 더욱 강하게 할 수 있다. 접착촉진제는 지지층의 재질 및 수지층의 재질에 따라 적절히 선택될 수 있다. 또 다른 실시예에 있어서, 도포된 중합성 조성물(400)과 접촉하는 지지층(500)의 일면은 접착방지제(adhesion preventer)로 코팅될 수 있다. 접착방지제는, 도포된 중합성 조성물(400)의 경화에 의하여 생성되는 수지층(450)과 지지층(500) 사이에 과도한 결합력이 발생되는 것을 방지하여, 추후, 수지층(450)과 지지층(500) 사이의 분리를 용이하게 할 수 있다. 접착방지제는 지지층의 재질 및 수지층의 재질에 따라 적절히 선택될 수 있다. 접착방지제로서는, 예를 들면, 우레탄 아크릴레이트 수지 등이 사용될 수 있다.
도포된 중합성 조성물(400) 위에 지지층(500)을 압착함으로써, 지지층(500)이 수직형 반도체요소(200)에 매우 근접할 수 있다. 이때, 도포된 중합성 조성물(400)이 스퀴즈(squeeze)되어, 수직형 반도체요소(200) 위에 존재하는 중합성 조성물(400)의 양이 최소화될 수 있다. 그에 따라, 추후에, 식각에 의하여 제거되어야 하는 수지층(450)의 양도 최소화될 수 있다. 그에 따라, 수지층(450) 식각 공정의 경제성이 향상될 수 있다.
도 2b는, 도포된 중합성 조성물 층(400)을 경화하여 수지층(450)으로 전환함으로써, 수직형 반도체요소(200)가 수지층(450) 내에 임베딩되어 있는 것을 보여준다. 중합성 조성물 층(400)의 경화는, 예를 들면, 열 또는 빛을 중합성 조성물 층(400)에 가함으로써 수행될 수 있다. 중합성 조성물 층(400)이 열개시제를 함유하는 경우에는, 중합성 조성물 층(400)에 열을 가함으로써, 중합성 조성물 층(400)을 경화시킬 수 있다. 중합성 조성물 층(400)이 광개시제를 함유하는 경우에는, 중합성 조성물 층(400)에 빛(예를 들어, 자외선, 구체적인 예를 들면, 약 365 nm의 자외선)을 가함으로써, 중합성 조성물 층(400)을 경화시킬 수 있다. 열경화 온도 또는 광경화 파장은 사용된 열개시제 또는 광개시제에 따라 달라질 수 있다. 경화 과정 동안, 중합성 조성물 중의 중합성 모노머의 중합반응; 및 중합성 조성물 중의 중합성 모노머와 양친매성층(300)의 유기작용기 간의 결합;이 진행될 뿐만아니라, 중합성 조성물 중의 중합성 모노머와 지지층(500) 간의 결합이 진행된다. 앞에서 언급한 바와 같이, 중합성 조성물 중의 중합성 모노머와 지지층(500) 간의 결합력은, 지지층(500)의 일면에 필요에 따라 코팅된 접착촉진제 또는 접착방지제에 의하여 조절될 수도 있다.
경화된 수지층(450)과 수직형 반도체요소(200)는, 무기 절연층(210) 및 양친매성층(300)을 매개로 하여, 강하게 결합된다. 경화된 수지층(450)과 수직형 반도체요소(200) 간의 결합력은, 기판(100)과 수직형 반도체요소(200) 간의 결합력보다 강하다. 경화된 수지층(450)과 수직형 반도체요소(200) 간의 결합력은, 기판(100)과 하지층(110) 간의 결합력보다 강하다. 경화된 수지층(450)과 수직형 반도체요소(200) 간의 결합력은, 기판(100)과 버퍼층(120) 간의 결합력보다 강하다.
경화된 수지층(450)과 지지층(500) 간의 결합력은, 기판(100)과 수직형 반도체요소(200) 간의 결합력보다 강하다. 경화된 수지층(450)과 지지층(500) 간의 결합력은, 기판(100)과 하지층(110) 간의 결합력보다 강하다. 경화된 수지층(450)과 지지층(500) 간의 결합력은, 기판(100)과 버퍼층(120) 간의 결합력보다 강하다.
도 2c는 지지층(500)을, 수지층(450) 및 수직형 반도체요소(200)와 함께, 기판(100)으로부터 분리하는 단계를 보여준다. 지지층(500)을 기판(100)으로부터 벗겨내면, 지지층(500)과 수지층(450) 간의 결합력이 강하고 수지층(450)과 수직형 반도체요소(200) 간의 결합력이 강하기 때문에, 수직형 반도체요소(200)와 수지층(450)도, 지지층(500)에 지지된 채, 기판(100)으로부터 분리된다. 수직형 반도체요소(200)와 기판(100) 사이에 하지층(110), 버퍼층(120) 및/또는 마스크층(130)이 형성되어 있는 경우, 하지층(110), 버퍼층(120) 및/또는 마스크층(130) 역시, 수직형 반도체요소(200)에 결합된 채, 기판(100)으로부터 분리될 수 있다. 지지층(500)의 지지에 의하여 수지층(450)의 강도가 보강되므로, 기판(100)으로부터의 분리시에, 수지층(450)의 손상을 방지할 수 있다. 따라서, 지지층(500)의 채용은 대면적의 반도체 소자를 제조할 경우에 특히 유리하다.
도 2d는 지지층(500)이 제거된 후의 수지층(450)을 보여준다. 지지층(500)의 제거는, 예를 들면, 식각 공정에 의하여 제거될 수 있다. 지지층(500)의 식각은, 예를 들면, CF4 및 O2를 포함하는 식각 가스를 사용하여 수행될 수 있다. 지지층(500)의 제거는, 다른 예를 들면, 광분해 공정에 의하여, 지지층(500)과 수지층(45) 사이의 결합을 파괴함으로써 수행될 수도 있다. 구체적인 예를 들면, 기판으로부터 분리된 지지층(500), 수지층(450) 및 수직형 반도체요소(200)를 포함하는 적층체를 더미 기판 위에 올려놓고, 지지층(500)에 분자결합 파괴용 파장을 조사함으로써, 지지층(500)과 수지층(450) 사이의 결합을 파괴한다. 그 결과, 지지층(500)과 수지층(450) 사이의 부착력은, 더미 기판과 수직형 반도체요소(200) 사이의 부착력 보다 약해진다. 그에 따라, 지지층(500)을 벗겨냄으로써, 간단하게 지지층(500)을 제거할 수 있게 된다. 분자결합 파괴용 파장은, 다양한 종류의 결합의 결합에너지에 해당하는 파장일 수 있다. 다양한 종류의 결합과 그에 상응하는 결합 파괴용 파장의 관계를 도 3에 도시하였다. 예를 들어, 약 172 nm의 파장을 사용함으로써, C=C 결합 이하의 결합에너지를 갖는 대부분 화학적 결합들을 파괴할 수 있다.
제2 구현예에 있어서 수지층(450)의 일부를 식각하여 수직형 반도체요소(200)의 상부가 노출되도록 하는 단계는 제1 구현예와 동일하다.
도 2a 내지 도 2d에 나타난 일련의 과정을 통하여, 기판 위에서 성장 또는 형성된 수직형 반도체요소(200)는 그 배열 상태를 유지하면서 수지층(450)으로 매우 효과적으로 전사될 수 있다. 나아가, 수지층(450)은 수직형 반도체요소(200)를 지지하는 유연성 기판으로서 작용한다. 도 2a 내지 도 2d의 구현예는, 지지층(500)의 채용으로 인하여, 대면적의 유연한 반도체 소자를 제조할 경우에 특히 유리하다.
이하에서는, 본 개시의 유연성 반도체 소자 제조방법의 일 구현예를 상세히 설명한다. 본 개시의 다른 측면에 따른 유연성 반도체 소자 제조방법의 일 구현예는,
수지층; 상기 수지층에 임베드된 수직형 반도체요소로서, 그 상부가 상기 수지층 위로 노출되어 있고 그 하부가 상기 수지층 아래로 노출되어 있는 수직형 반도체 요소; 및 선택적으로, 상기 수직형 반도체 요소의 아래에 위치하는 마스크층, 버퍼층 및 하지층 중의 적어도 하나;를 포함하는 유연성 적층체를 준비하는 단계;
상기 유연성 적층체의 상면측에 상기 수직형 반도체요소에 전기적으로 연결된 상부전극을 형성하는 단계; 및
상기 유연성 적층체의 하면측에 상기 수직형 반도체요소에 전기적으로 연결된 하부전극을 형성하는 단계;를 포함한다.
수지층; 상기 수지층에 임베드된 수직형 반도체요소로서, 그 상부가 상기 수지층 위로 노출되어 있고 그 하부가 상기 수지층 아래로 노출되어 있는 수직형 반도체 요소; 및 선택적으로, 상기 수직형 반도체 요소의 아래에 위치하는 마스크층, 버퍼층 및 하지층 중의 적어도 하나;를 포함하는 유연성 적층체는, 앞에서 설명한 본 개시의 반도체요소 전사 방법의 구현예들에 의하여 준비될 수 있다.
상부전극과 하부전극 중 적어도 하나는 투명전극일 수 있다. 상부전극과 하부전극은 모두 투명전극일 수 있다. 투명전극은, 예를 들면, 그래핀(graphene)으로 형성되거나, ITO(indium tin oxide)와 같은 투명 도전성 산화물(transparent conductive oxide)(TCO)로 형성될 수 있다. 상부전극과 하부전극 중 하나는 투명전극일 수 있고, 다른 하나는 불투명전극일 수 있다. 불투명전극은, 예를 들면, Au, Pd, Al, Pt, Ag, Ti 및 이들의 혼합물 등으로 형성될 수 있다. 그러나 여기서 언급한 상부 및 하부 전극의 구체적인 물질은 예시적인 것이고, 그 밖에 다양한 도전 물질이 상부 및 하부전극 물질로 적용될 수 있다.
100 --- 기판; 110 --- 하지층; 120 --- 버퍼층; 130 --- 마스크층; 200 --- 수직형 반도체 요소; 210 --- 무기 절연층; 300 --- 양친매성층; 400 --- 중합성 조성물 층; 450 --- 수지층; 500 --- 지지층.
Claims (36)
- 기판 위에 수직형 반도체요소를 형성하는 단계;
상기 수직형 반도체요소의 표면에 무기 절연층을 형성하고, 상기 무기 절연층의 표면에 OH 기를 도입하는 단계;
상기 무기 절연층 표면에 양친매성층을 형성하는 단계;
상기 양친매성층으로 코팅된 상기 수직형 반도체요소 위에 중합성 조성물을 도포하는 단계;
상기 도포된 중합성 조성물을 경화하여 수지층으로 전환함으로써, 상기 수직형 반도체요소가 상기 수지층 내에 임베드(embed)되도록 하는 단계;
상기 수지층을 상기 수직형 반도체요소와 함께, 상기 기판으로부터 분리하는 단계; 및
상기 수지층의 일부를 식각하여 상기 수직형 반도체요소의 상부가 노출되도록 하는 단계;를 포함하는 반도체 요소 전사 방법. - 제 1 항에 있어서, 상기 기판은 사파이어 기판 또는 실리콘 기판과 같은 결정성 기판인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 기판은 유리와 같은 비결정성 기판인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 기판의 표면은, 하지층, 버퍼층 및 마스크층 중에서 선택되는 적어도 하나에 의하여 코팅된 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 4 항에 있어서, 상기 하지층은 Ti, Hf, Zr 및 Al 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 4 항에 있어서, 상기 버퍼층은 Ⅲ-Ⅴ족 계열의 화합물 반도체인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 4 항에 있어서, 상기 버퍼층은 GaN 계열의 반도체, AlN 계열의 반도체, 또는 이들의 혼합물인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 4 항에 있어서, 상기 버퍼층은 GaN, AlN, InGaN, AlGaN, AlInGaN 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 4 항에 있어서, 상기 버퍼층은 패터닝되어 있는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 4 항에 있어서, 상기 마스크층의 두께가, 10 내지 500 nm 인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 4 항에 있어서, 상기 마스크층의 두께가, 10 내지 200 nm 인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 수직형 반도체요소는, 피라미드(pyramid) 형상, 로드(rod) 형상, 또는 이들과 유사한 형상을 갖는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 수직형 반도체요소는, Ⅲ-Ⅴ족 계열의 화합물 반도체를 포함하는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 수직형 반도체요소는, GaN 계열의 반도체인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 수직형 반도체 요소는, GaN, InGaN, AlGaN, 및 AlInGaN 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 무기 절연층은, SiO2인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 무기 절연층은 플라즈마 또는 강산으로 처리되는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 양친매성층은, 가수분해기로서 메톡시실릴(methoxysilyl)기를 갖는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 양친매성층은, 유기작용기로서 에폭사이드(epoxide)기를 갖는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 양친매성층은 실란 커플링제를 포함하는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 양친매성층은 3-글리시독시프로필트리메톡시실란(3-glycidoxypropyltrimethoxysilane: 3-GPTS)을 포함하는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 중합성 조성물은, 중합성 모노머; 반응성 희석제; 및 개시제;를 포함하는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 22 항에 있어서, 상기 중합성 모노머는, 우레탄 아크릴레이트(urethane acrylate)인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 22 항에 있어서, 상기 반응성 희석제는, 2-하이드록시프로필-아크릴레이트(2-hydroxypropyl-acrylate: 2-HPA)인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 22 항에 있어서, 상기 개시제는 1-하이드록시시클로헥실 페닐 케톤(1-Hydroxycyclohexyl Phenyl Ketone)인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 경화된 수지층과 상기 수직형 반도체요소 간의 결합력은, 상기 기판과 상기 수직형 반도체요소 간의 결합력보다 강한 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 수지층의 식각은, CF4 및 O2를 포함하는 식각 가스를 사용하여 수행되는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 1 항에 있어서, 상기 수지층을 식각하여 상기 수직형 반도체요소의 상부가 노출되도록 하는 단계는, 상기 수지층을 상기 수직형 반도체요소와 함께 상기 기판으로부터 분리하는 단계의 수행 전에 수행되는 것을 특징으로 하는 반도체 요소 전사 방법.
- 기판 위에 수직형 반도체요소를 형성하는 단계;
상기 수직형 반도체요소의 표면에 무기 절연층을 형성하고, 상기 무기 절연층의 표면에 OH 기를 도입하는 단계;
상기 무기 절연층 표면에 양친매성층을 형성하는 단계;
상기 양친매성층으로 코팅된 상기 수직형 반도체요소 위에 중합성 조성물을 도포하는 단계;
상기 도포된 중합성 조성물 위에 지지층을 압착하는 단계;
상기 도포된 중합성 조성물을 경화하여 수지층으로 전환함으로써, 상기 수직형 반도체요소가 상기 수지층 내에 임베드(embed)되도록 하는 단계;
상기 지지층을 상기 수지층 및 상기 수직형 반도체요소와 함께, 상기 기판으로부터 분리하는 단계;
상기 지지층을 제거하는 단계; 및
상기 수지층의 일부를 식각하여 상기 수직형 반도체요소의 상부가 노출되도록 하는 단계;를 포함하는 반도체 요소 전사 방법. - 제 29 항에 있어서, 상기 지지층은, 폴리에틸렌테레프탈레이트 필름인 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 29 항에 있어서, 상기 도포된 중합성 조성물과 접촉하는 상기 지지층의 일면은 접착촉진제(adhesion promoter)로 코팅되어 있는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 29 항에 있어서, 상기 도포된 중합성 조성물과 접촉하는 상기 지지층의 일면은 접착방지제(adhesion preventer)로 코팅되어 있는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 29 항에 있어서, 상기 경화된 수지층과 상기 지지층 간의 결합력은, 상기 기판과 상기 수직형 반도체요소 간의 결합력보다 강한 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 29 항에 있어서, 상기 지지층의 제거는, 식각 공정에 의하여 수행되는 것을 특징으로 하는 반도체 요소 전사 방법.
- 제 29 항에 있어서, 상기 지지층의 제거는, 광분해 공정에 의하여 상기 지지층과 상기 수지층 사이의 결합을 파괴하는 단계를 포함하는 것을 특징으로 하는 반도체 요소 전사 방법.
- 수지층; 상기 수지층에 임베드된 수직형 반도체요소로서, 그 상부가 상기 수지층 위로 노출되어 있고 그 하부가 상기 수지층 아래로 노출되어 있는 수직형 반도체 요소; 및 선택적으로, 상기 수직형 반도체 요소의 아래에 위치하는 마스크층, 버퍼층 및 하지층 중의 적어도 하나;를 포함하는 유연성 적층체를 준비하는 단계;
상기 유연성 적층체의 상면측에 상기 수직형 반도체요소에 전기적으로 연결된 상부전극을 형성하는 단계; 및
상기 유연성 적층체의 하면측에 상기 수직형 반도체요소에 전기적으로 연결된 하부전극을 형성하는 단계;를 포함하는 유연성 반도체 소자 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120142239A KR101968637B1 (ko) | 2012-12-07 | 2012-12-07 | 유연성 반도체소자 및 그 제조방법 |
| US13/919,460 US8889442B2 (en) | 2012-12-07 | 2013-06-17 | Flexible semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120142239A KR101968637B1 (ko) | 2012-12-07 | 2012-12-07 | 유연성 반도체소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140074447A KR20140074447A (ko) | 2014-06-18 |
| KR101968637B1 true KR101968637B1 (ko) | 2019-04-12 |
Family
ID=50881357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120142239A KR101968637B1 (ko) | 2012-12-07 | 2012-12-07 | 유연성 반도체소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8889442B2 (ko) |
| KR (1) | KR101968637B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9306137B2 (en) * | 2012-04-26 | 2016-04-05 | Toray Industries, Inc. | Method of producing crystalline substrate having concave-convex structure |
| KR102077742B1 (ko) * | 2013-02-27 | 2020-02-14 | 삼성전자주식회사 | 반도체 요소 전사 방법 |
| KR102059133B1 (ko) | 2013-07-31 | 2019-12-24 | 삼성전자주식회사 | GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법 |
| KR102653216B1 (ko) * | 2018-11-16 | 2024-04-01 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 전자기기 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311858A (ja) | 2001-04-19 | 2002-10-25 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962316A (en) | 1992-10-16 | 1999-10-05 | Cold Spring Harbor Laboratory | Cell-cycle regulatory proteins, and uses related thereto |
| US7163925B1 (en) | 1995-07-17 | 2007-01-16 | Board Of Regents, The University Of Texas System | p16 expression constructs and their application in cancer therapy |
| EP1007662A1 (en) | 1997-02-20 | 2000-06-14 | Michael Strauss | Method for induction of apoptotic cell death in malignant cells, through reduction of the rb to apoptosis inducing proteins ratio |
| US6982184B2 (en) * | 2001-05-02 | 2006-01-03 | Silverbrook Research Pty Ltd | Method of fabricating MEMS devices on a silicon wafer |
| JP2003077940A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| US7915085B2 (en) * | 2003-09-18 | 2011-03-29 | Cree, Inc. | Molded chip fabrication method |
| CN102097458B (zh) * | 2004-06-04 | 2013-10-30 | 伊利诺伊大学评议会 | 用于制造并组装可印刷半导体元件的方法和设备 |
| US8217381B2 (en) * | 2004-06-04 | 2012-07-10 | The Board Of Trustees Of The University Of Illinois | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics |
| US7799699B2 (en) * | 2004-06-04 | 2010-09-21 | The Board Of Trustees Of The University Of Illinois | Printable semiconductor structures and related methods of making and assembling |
| EP1894234B1 (en) * | 2005-02-28 | 2021-11-03 | Silicon Genesis Corporation | Substrate stiffening method and system for a layer transfer. |
| US8802214B2 (en) * | 2005-06-13 | 2014-08-12 | Trillion Science, Inc. | Non-random array anisotropic conductive film (ACF) and manufacturing processes |
| DE102006046961A1 (de) * | 2006-10-04 | 2008-04-10 | Leibniz-Institut Für Neue Materialien Gemeinnützige Gmbh | Herstellung einer flexiblen, gasdichten und transparenten Verbundfolie |
| US7972875B2 (en) * | 2007-01-17 | 2011-07-05 | The Board Of Trustees Of The University Of Illinois | Optical systems fabricated by printing-based assembly |
| JP5507063B2 (ja) * | 2007-07-09 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| AU2009288289B2 (en) | 2008-08-25 | 2012-11-08 | Amplimmune, Inc. | PD-1 antagonists and methods of use thereof |
| KR20100087932A (ko) * | 2009-01-29 | 2010-08-06 | 삼성전기주식회사 | 자기 조립 단분자막을 이용한 다이 어태치 방법 및 자기 조립 단분자막을 이용하여 다이가 어태치된 패키지 기판 |
| JP4821871B2 (ja) * | 2009-03-19 | 2011-11-24 | ソニー株式会社 | 電子デバイスの製造方法および表示装置の製造方法 |
| TWI592996B (zh) * | 2009-05-12 | 2017-07-21 | 美國伊利諾大學理事會 | 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成 |
| KR20120100296A (ko) * | 2011-03-03 | 2012-09-12 | 삼성전자주식회사 | 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 ｐｎ 접합 소자 및 이들의 제조 방법 |
| US8257988B1 (en) * | 2011-05-17 | 2012-09-04 | Rohm And Haas Electronic Materials Llc | Method of making light emitting diodes |
-
2012
- 2012-12-07 KR KR1020120142239A patent/KR101968637B1/ko active IP Right Grant
-
2013
- 2013-06-17 US US13/919,460 patent/US8889442B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311858A (ja) | 2001-04-19 | 2002-10-25 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8889442B2 (en) | 2014-11-18 |
| US20140162406A1 (en) | 2014-06-12 |
| KR20140074447A (ko) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102077742B1 (ko) | 반도체 요소 전사 방법 | |
| US11011390B2 (en) | Micro device stabilization post | |
| JP6132770B2 (ja) | ポリシラザン接合層を含む発光ダイオードコンポーネント | |
| KR101630138B1 (ko) | 마이크로 소자들을 안정화하기 위한 구조체 | |
| US20170290212A1 (en) | Flexible light emitting semiconductor device | |
| US20060057752A1 (en) | Light emitting diode and method of making the same | |
| US20100279437A1 (en) | Controlling edge emission in package-free led die | |
| US20040106225A1 (en) | Light emitting diode having an adhesive layer and a manufacturing method thereof | |
| KR20100077191A (ko) | 접합된 반도체 파장 변환기를 갖는 발광 다이오드 | |
| CN103367576A (zh) | 半导体发光装置、发光二级管阵列与其制法 | |
| CN103354956A (zh) | 具有光子晶体结构的发光二极管及其制造方法 | |
| KR101968637B1 (ko) | 유연성 반도체소자 및 그 제조방법 | |
| US9530930B2 (en) | Method of fabricating semiconductor devices | |
| CN102412348A (zh) | 制造半导体发光器件的方法 | |
| JP2011176093A (ja) | 発光素子用基板および発光素子 | |
| Yoo et al. | Flexible GaN LED on a polyimide substrate for display applications | |
| JP2006135313A (ja) | 発光ダイオード | |
| JP2008251605A (ja) | 発光素子の製造方法 | |
| JP5324821B2 (ja) | 半導体装置の製造方法 | |
| US20230117490A1 (en) | Semiconductor element arrangement structure | |
| JP2016134440A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |