KR101953219B1

KR101953219B1 - 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치

Info

Publication number: KR101953219B1
Application number: KR1020170102170A
Authority: KR
Inventors: 마리 사지
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2016-11-24
Filing date: 2017-08-11
Publication date: 2019-02-28
Also published as: CN108111140A; JP6915466B2; US20180145658A1; JP2018088670A; CN108111140B; KR20180058617A; US10250226B2

Abstract

IDT 전극의 전기 저항을 낮게 하면서, 주파수 온도특성과 비대역의 트레이드 오프 관계를 개선할 수 있는 탄성파 장치를 제공한다.
탄성파 장치(1)는, 압전기판(2)과, 압전기판(2) 상에 마련되어 있고, Pt를 주성분으로 하는 제1 전극층과, 제1 전극층 상에 적층되어 있으면서 Cu를 주성분으로 하는 제2 전극층을 가지는 IDT 전극(3)과, 압전기판(2) 상에 마련되어 있고 IDT 전극(3)을 덮고 있는 유전체막(4)을 포함한다. 압전기판(2)은 니오브산리튬으로 구성되어 있다. 유전체막(4)은 산화규소로 구성되어 있다. 탄성파 장치(1)는 압전기판(2)을 전파하는 레일리파를 이용하고 있다.

Description

탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치{ELASTIC WAVE DEVICE, HIGH-FREQUENCY FRONT END CIRCUIT, AND COMMUNICATION APPARATUS}

본 발명은 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치에 관한 것이다.

종래, 탄성파 장치는 휴대전화기의 필터 등에 널리 이용되고 있다. 하기의 특허문헌 1에는 탄성파 장치의 일례가 개시되어 있다. 이 탄성파 장치는 LiNbO₃으로 이루어지는 압전기판을 가진다. 압전기판 상에 IDT 전극이 마련되어 있다. IDT 전극은, 압전기판 측으로부터 NiCr층, Pt층, Ti층, Al층 및 Ti층이 이 순서로 적층된 적층 금속막으로 이루어진다. 압전기판 상에, IDT 전극 위를 덮도록 SiO₂로 이루어지는 유전체막이 마련되어 있다. 상기 유전체막을 가짐으로써 주파수 온도특성이 개선되어 있다. 특허문헌 1의 탄성파 장치에서는 IDT 전극이 Pt층 및 Al층을 가지기 때문에 반사 계수가 크면서 전기 저항이 낮다.

일본 공개특허공보 2012-175315호

SiO₂ 등의 산화규소로 이루어지는 유전체막의 막 두께를 두껍게 하면, 주파수 온도특성(TCV)은 개선되지만, 비대역은 좁아진다. 또한, 산화규소로 이루어지는 유전체막의 막 두께를 얇게 하면, 비대역은 넓어지지만, 주파수 온도특성은 악화된다. 이와 같이, 주파수 온도특성과 비대역의 관계는 트레이드 오프(trade-off)의 관계로 되어 있다.

여기서, 특허문헌 1에 기재된 바와 같은 탄성파 장치에서, 필터의 삽입 손실을 저감시키기 위해 IDT 전극의 전기 저항의 한층 더한 저하를 도모하는 경우에는 Al층의 막 두께를 두껍게 하는 것을 생각할 수 있다. 그러나 이번 본원 발명자는, Al층의 막 두께를 두껍게 할수록 주파수 온도특성은 열화(劣化)되고, 비대역은 거의 넓어지지 않기 때문에 주파수 온도특성과 비대역의 트레이드 오프 관계가 열화된다는 문제가 있는 것을 발견했다.

본 발명의 목적은 IDT 전극의 전기 저항을 낮게 하면서 주파수 온도특성과 비대역의 트레이드 오프 관계를 개선할 수 있는 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치를 제공하는 것에 있다.

본 발명에 따른 탄성파 장치는 압전기판과, 상기 압전기판 상에 마련되어 있고 Pt를 주성분으로 하는 제1 전극층과, 상기 제1 전극층 상에 적층되어 있으면서 Cu를 주성분으로 하는 제2 전극층을 가지는 IDT 전극과, 상기 압전기판 상에 마련되어 있고 상기 IDT 전극을 덮고 있는 유전체막을 포함하며, 상기 압전기판은 니오브산리튬으로 구성되어 있고, 상기 유전체막은 산화규소로 구성되어 있으며, 상기 압전기판을 전파하는 레일리파(Rayleigh wave)를 이용하고 있다.

본 발명에 따른 탄성파 장치의 어느 특정 국면에서는, 상기 IDT 전극의 전극지(電極指) 피치에 의해 규정되는 파장을 λ로 하고, 파장(λ)에 의해 규격화된 상기 제1 전극층의 막 두께를 h_Pt/λ(%), 상기 제2 전극층의 막 두께를 h_Cu/λ(%)로 했을 때에 하기의 식 1

h_Pt/λ≥-0.4×h_Cu/λ+0.8: 식 1

을 충족시킨다. 이 경우에는 비대역을 안정되게 효과적으로 넓게 할 수 있다. 따라서, 주파수 온도특성과 비대역의 트레이드 오프 관계를 보다 한층 개선할 수 있다.

본 발명에 따른 탄성파 장치의 다른 특정 국면에서는, 상기 제1 전극층의 막 두께(h_Pt/λ)와 상기 제2 전극층의 막 두께(h_Cu/λ)의 합계가 20% 이하이다. 이 경우에는 생산성을 높일 수 있다.

본 발명에 따른 탄성파 장치의 또 다른 특정 국면에서는, 상기 압전기판의 오일러 각(φ, θ, ψ)이 오일러 각(0°±5°, θ, 0°±5°)이고, 상기 제1 전극층의 막 두께(h_Pt/λ), 상기 제2 전극층의 막 두께(h_Cu/λ) 및 상기 압전기판의 오일러 각(φ, θ, ψ)에서의 θ가 표 1~표 6에 나타내는 어느 하나의 조합이다. 이 경우에는 SH파 스퓨리어스(spurious)를 억제할 수 있다.

본 발명에 따른 고주파 프론트 엔드 회로는 본 발명에 따라 구성된 탄성파 장치와, 파워 앰프를 포함한다.

본 발명에 따른 통신 장치는 본 발명에 따라 구성된 고주파 프론트 엔드 회로와, RF 신호 처리 회로와, 베이스밴드(baseband) 신호 처리 회로를 포함한다.

본 발명에 의하면, IDT 전극의 전기 저항을 낮게 하면 주파수 온도특성과 비대역의 트레이드 오프 관계를 개선할 수 있는 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치를 제공할 수 있다.

도 1은 본 발명의 제1 실시형태에 따른 탄성파 장치의 정면 단면도이다.
도 2는 본 발명의 제1 실시형태에서의 IDT 전극의 전극지의 확대 정면 단면도이다.
도 3은 제1, 제2 비교예에서의 유전체막의 막 두께(h_s/λ), 제2 전극층의 막 두께(h_Al/λ) 및 주파수 온도특성(TCV)의 관계를 나타내는 도면이다.
도 4는 제1, 제2 비교예에서의 유전체막의 막 두께(h_s/λ), 제2 전극층의 막 두께(h_Al/λ) 및 비대역의 관계를 나타내는 도면이다.
도 5는 제1, 제2 비교예에서의 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제2 전극층의 막 두께(h_Al/λ)의 관계를 나타내는 도면이다.
도 6은 제1, 제3 비교예에서의 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제2 전극층의 막 두께(h_Mg/λ)의 관계를 나타내는 도면이다.
도 7은 본 발명의 제1 실시형태 및 제1 비교예에서의 유전체막의 막 두께(h_s/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 주파수 온도특성(TCV)의 관계를 나타내는 도면이다.
도 8은 본 발명의 제1 실시형태 및 제1 비교예에서의 유전체막의 막 두께(h_s/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 비대역의 관계를 나타내는 도면이다.
도 9는 본 발명의 제1 실시형태 및 제1 비교예에서의 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제2 전극층의 막 두께(h_Cu/λ)의 관계를 나타내는 도면이다.
도 10은 본 발명의 제1 실시형태 및 제2, 제3 비교예에서의 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 나타내는 도면이다.
도 11은 제2 전극층의 막 두께(h_Cu/λ)가 0.15%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다.
도 12는 제2 전극층의 막 두께(h_Cu/λ)가 0.25%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다.
도 13은 제2 전극층의 막 두께(h_Cu/λ)가 0.5%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다.
도 14는 제2 전극층의 막 두께(h_Cu/λ)가 0.75%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다.
도 15는 제2 전극층의 막 두께(h_Cu/λ)가 1%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다.
도 16은 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 주파수 온도특성(TCV)이 -20ppm/℃일 때의 비대역의 관계를 나타내는 도면이다.
도 17은 제2 전극층의 막 두께(h_Cu/λ)와, 비대역을 안정적으로 넓게 할 수 있는 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다.
도 18은 본 발명의 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 4%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다.
도 19는 본 발명의 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 4%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다.
도 20은 본 발명의 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 7%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다.
도 21은 본 발명의 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 7%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다.
도 22는 본 발명의 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 10%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다.
도 23은 본 발명의 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 10%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다.
도 24는 고주파 프론트 엔드 회로를 가지는 통신 장치의 구성도이다.

이하, 도면을 참조하면서 본 발명의 구체적인 실시형태를 설명함으로써, 본 발명을 분명하게 한다.

또한, 본 명세서에 기재된 각 실시형태는 예시적인 것이며, 다른 실시형태 간에 구성의 부분적인 치환 또는 조합이 가능한 것을 지적해 둔다.

도 1은 본 발명의 제1 실시형태에 따른 탄성파 장치의 정면 단면도이다. 도 2는 제1 실시형태에서의 IDT 전극의 전극지의 확대 정면 단면도이다.

도 1에 나타내는 탄성파 장치(1)는 레일리파를 이용하고 있다. 탄성파 장치(1)는 니오브산리튬으로 이루어지는 압전기판(2)을 가진다. 본 실시형태에서는, 압전기판(2)의 오일러 각(φ, θ, ψ)은 오일러 각(0°, 37.5°, 0°)이다. 또한, 압전기판(2)의 오일러 각(φ, θ, ψ)은 상기에 한정되지 않는다.

압전기판(2) 상에는 IDT 전극(3)이 마련되어 있다. IDT 전극(3)은 복수의 전극지(3a)를 가진다. 압전기판(2) 상에는 IDT 전극(3)을 덮도록 유전체막(4)이 마련되어 있다. 본 실시형태에서는, 유전체막(4)은 SiO₂로 이루어진다.

또한, 유전체막(4)의 재료로는 SiO₂ 이외의 산화규소를 사용할 수도 있다. 상기 산화규소는 SiO₂에 한정되지 않고, SiO_x(x는 정수)로 나타난다.

도 2에 나타내는 바와 같이, IDT 전극(3)은 제1 전극층(3a1) 및 제2 전극층(3a2)을 가진다. IDT 전극(3)은 제1 전극층(3a1) 및 제2 전극층(3a2)이 적층된 적층 금속막으로 이루어진다. 본 실시형태에서는 압전기판(2) 상에 제1 전극층(3a1)이 마련되어 있고, 제1 전극층(3a1) 상에 제2 전극층(3a2)이 적층되어 있다. 제1 전극층(3a1)은 Pt로 이루어진다. 제2 전극층(3a2)은 Cu로 이루어진다. 또한, IDT 전극(3)은 본 실시형태의 효과가 손상되지 않는 범위 내에서 제1, 제2 전극층(3a1, 3a2) 이외의 전극층을 가지고 있어도 된다.

여기서, IDT 전극(3)의 전극지 피치에 의해 규정되는 파장을 λ로 하고, 금속층의 막 두께를 h_M으로 했을 때에, 파장(λ)에 의해 규격화된 금속층의 막 두께를 T_M으로 한다. 이때, T_M=h_M/λ(%)×100으로 한다. 본 명세서에서 파장(λ)에 의해 규격화된 금속층의 막 두께를 h_M/λ(%)로 한다. 파장(λ)에 의해 규격화된 제1 전극층(3a1)의 막 두께를 h_Pt/λ(%), 제2 전극층(3a2)의 막 두께를 h_Cu/λ(%), 유전체막(4)의 막 두께를 h_S/λ(%)로 한다. 이때, 본 실시형태에서는 제1 전극층의 막 두께(h_Pt/λ)는 2%이다. 또한, 막 두께(h_Pt/λ)는 상기에 한정되지 않는다.

본 실시형태의 특징은 IDT 전극(3)이 Pt로 이루어지는 제1 전극층(3a1) 및 Cu로 이루어지는 제2 전극층(3a2)을 가지는 것에 있다. 그로써, IDT 전극의 전기 저항을 낮게 하면서, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 개선할 수 있다.

여기서, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 개선한다는 것이란, 주파수 온도특성(TCV) 및 비대역 중 한쪽을 개선하면서, 다른 쪽의 악화를 저감하는 것을 말한다.

상기 효과에 대해, 본 실시형태와 제1~제3 비교예를 비교함으로써 이하에 설명한다. 또한, 본 실시형태에서는 낮은 저항인 Cu로 이루어지는 제2 전극층(3a2)을 이용하고 있으므로, IDT 전극(3)의 전기 저항을 낮게 할 수 있다. 또한, Pt로 이루어지는 제1 전극층(3a1) 상에 Cu로 이루어지는 제2 전극층(3a2)을 배치함으로써, 효율적으로 비대역을 향상시킬 수 있다.

제1 비교예는 제2 전극층을 가지지 않는 점에서 제1 실시형태와 다르다. 제2 비교예는 IDT 전극에서의 제2 전극층이 Al로 이루어지는 점에서 제1 실시형태와 다르다. 제3 비교예는 제2 전극층이 Mg로 이루어지는 점에서 제1 실시형태와 다르다.

또한, 제2 비교예에서는 파장(λ)에 의해 규격화된 제2 전극층의 막 두께를 h_Al/λ(%)로 한다. 제3 비교예에서는 파장(λ)에 의해 규격화된 제2 전극층의 막 두께를 h_Mg/λ(%)로 한다.

제1 실시형태 및 제2, 제3 비교예의 탄성파 장치를 제2 전극층의 막 두께 및 유전체막의 막 두께를 다르게 하여 복수 제작했다. 제1 비교예의 탄성파 장치를 유전체막의 막 두께를 다르게 하여 복수 제작했다. 상기 복수의 탄성파 장치의 주파수 온도특성(TCV) 및 비대역을 측정했다.

도 3은 제1, 제2 비교예에서의 유전체막의 막 두께(h_s/λ), 제2 전극층의 막 두께(h_Al/λ) 및 주파수 온도특성(TCV)의 관계를 나타내는 도면이다. 도 4는 제1, 제2 비교예에서의 유전체막의 막 두께(h_s/λ), 제2 전극층의 막 두께(h_Al/λ) 및 비대역의 관계를 나타내는 도면이다. 도 5는 제1, 제2 비교예에서의 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제2 전극층의 막 두께(h_Al/λ)의 관계를 나타내는 도면이다. 또한, 제2 비교예에서는 제2 전극층의 막 두께(h_Al/λ)를 각각 1%, 2%, 3%, 4%, 5%, 7.5% 및 10%로 하고 있다. 한편, 제1 비교예에서는 제2 전극층의 막 두께(h_Al/λ)는 0이다. 도 3~도 5에서 제1, 제2 비교예를 나타냄으로써, 제2 전극층의 막 두께(h_Al/λ)를 변화시킨 결과를 나타낸다.

도 3에 나타내는 바와 같이, 제1, 제2 비교예에서 제2 전극층의 막 두께(h_Al/λ)가 두꺼워질수록, 동일한 유전체막의 막 두께(h_s/λ)에서, 주파수 온도특성(TCV)의 절대값이 커지고, 열화되어 있는 것을 알 수 있다. 한편, 도 4에 나타내는 바와 같이, 제2 전극층의 막 두께(h_Al/λ)를 변화시켜도 비대역에는 변화가 거의 없는 것을 알 수 있다. 그 때문에, 도 5에 나타내는 바와 같이, 동일한 비대역에서, 제2 전극층의 막 두께(h_Al/λ)가 두꺼워질수록 주파수 온도특성(TCV)은 열화되어 있다. 이와 같이, 제2 전극층이 Al로 이루어지는 제2 비교예에서는 제2 전극층의 막 두께(h_Al/λ)가 두꺼워질수록 트레이드 오프 관계가 열화되어 있다.

도 6은 제1, 제3 비교예에서의 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제2 전극층의 막 두께(h_Mg/λ)의 관계를 나타내는 도면이다. 또한, 제3 비교예에서는 제2 전극층의 막 두께(h_Mg/λ)를 각각 0.5%, 1%, 2%, 3%, 4% 및 5%로 하고 있다. 한편, 제1 비교예에서는 제2 전극층의 막 두께(h_Mg/λ)는 0이다. 도 6에서 제1, 제3 비교예를 나타냄으로써, 제2 전극층의 막 두께(h_Mg/λ)를 변화시킨 결과를 나타낸다.

도 6에 나타내는 바와 같이, 제2 전극층이 Mg로 이루어지는 제3 비교예에서도 제2 비교예와 마찬가지로, 제2 전극층의 막 두께(h_Mg/λ)가 두꺼워질수록 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계가 열화되어 있는 것을 알 수 있다.

이와 같이, 본원 발명자는 제2 전극층의 막 두께가 두꺼워질수록 상기 트레이드 오프 관계가 열화되는 경우가 있다는 과제를 발견했다. 제1 실시형태에서는 제2 전극층이 Cu로 이루어지기 때문에 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 개선할 수 있다. 이것을 하기의 도 7~도 10을 이용하여 설명한다.

도 7은 제1 실시형태 및 제1 비교예에서의 유전체막의 막 두께(h_s/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 주파수 온도특성(TCV)의 관계를 나타내는 도면이다. 도 8은 제1 실시형태 및 제1 비교예에서의 유전체막의 막 두께(h_s/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 비대역의 관계를 나타내는 도면이다. 도 9는 제1 실시형태 및 제1 비교예에서의 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제2 전극층의 막 두께(h_Cu/λ)의 관계를 나타내는 도면이다. 또한, 제1 실시형태에서는 제2 전극층의 막 두께(h_Cu/λ)를 각각 0.5%, 1%, 2%, 3%, 4% 및 5%로 하고 있다. 한편, 제1 비교예에서는 제2 전극층의 막 두께(h_Cu/λ)는 0이다. 도 7~도 9에서 제1 실시형태 및 제1 비교예를 나타냄으로써, 제2 전극층의 막 두께(h_Cu/λ)를 변화시킨 결과를 나타낸다.

도 7에 나타내는 바와 같이, 제1 실시형태 및 제1 비교예에서 제2 전극층의 막 두께(h_Cu/λ)가 두꺼워질수록, 동일한 유전체막의 막 두께(h_s/λ)에서 주파수 온도특성(TCV)은 열화되어 있다. 그러나 도 8에 나타내는 바와 같이, 제1 실시형태에서는 제1 비교예보다 비대역이 넓으면서 제2 전극층의 막 두께(h_Cu/λ)가 두꺼워질수록, 동일한 유전체막의 막 두께(h_s/λ)에서 비대역이 넓어져 있는 것을 알 수 있다. 즉, 제2 전극층에 Cu를 사용함으로써, 주파수 온도특성(TCV)이 열화됨에도 불구하고 비대역이 넓어지는 효과를 가진다. 따라서, 도 9에 나타내는 바와 같이, 동일한 비대역에서, 제2 전극층의 막 두께(h_Cu/λ)가 두꺼워질수록 주파수 온도특성(TCV)이 개선되어 있는 것을 알 수 있다. 이와 같이, 제1 실시형태에서는 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 개선할 수 있다.

도 10은 제1 실시형태 및 제2, 제3 비교예에서의 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 나타내는 도면이다. 또한, 도 10에서는 제1 실시형태에서의 제2 전극층의 막 두께(h_Cu/λ)가 4%인 결과, 제2 비교예에서의 제2 전극층의 막 두께(h_Al/λ)가 7.5%인 결과 및 제3 비교예에서의 제2 전극층의 막 두께(h_Mg/λ)가 10%인 결과를 나타낸다.

도 10에 나타내는 바와 같이, 동일한 주파수 온도특성(TCV)에서, 제2, 제3 비교예에서의 비대역보다 제1 실시형태에서의 비대역이 넓은 것을 알 수 있다. 이와 같이, 제1 실시형태에서는 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 효과적으로 개선할 수 있다.

또한, 제2 전극층은 Cu로 이루어지고, Pt로 이루어지는 제1 전극층보다 충분히 전기 저항이 낮다. 따라서, 제2 전극층의 막 두께(h_Cu/λ)를 두껍게 함으로써, 상기 트레이드 오프 관계를 개선할 수 있으면서 IDT 전극의 전기 저항을 효과적으로 낮게 할 수 있다.

이하에 본 발명의 제2 실시형태에 대해 설명한다.

제2 실시형태의 탄성파 장치는 제1 전극층의 막 두께(h_Pt/λ)와 제2 전극층의 막 두께(h_Cu/λ)의 관계가 제1 실시형태와 다르다. 상기의 점 이외에는 제2 실시형태는 도 1에 나타낸 제1 실시형태의 탄성파 장치(1)와 동일한 구성을 가진다.

보다 구체적으로는, 본 실시형태에서는 제1 전극층의 막 두께(h_Pt/λ)와 제2 전극층의 막 두께(h_Cu/λ)는 하기의 식 1의 관계를 가진다.

h_Pt/λ≥-0.4×h_Cu/λ+0.8: 식 1

상기 식 1을 충족시킴으로써, 탄성파의 에너지를 IDT 전극의 표면에 효과적으로 가둘 수 있다. 그로써, 비대역을 효과적으로 넓게 할 수 있어, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 보다 한층 개선할 수 있다. 이것을 이하에 설명한다.

도 11은 제2 전극층의 막 두께(h_Cu/λ)가 0.15%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다. 도 12는 제2 전극층의 막 두께(h_Cu/λ)가 0.25%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다. 도 13은 제2 전극층의 막 두께(h_Cu/λ)가 0.5%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다. 도 14는 제2 전극층의 막 두께(h_Cu/λ)가 0.75%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다. 도 15는 제2 전극층의 막 두께(h_Cu/λ)가 1%일 때의, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계와, 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다.

도 11에 나타내는 바와 같이, 제1 전극층의 막 두께(h_Pt/λ)가 두꺼워질수록 동일한 주파수 온도특성(TCV)에서의 비대역이 넓어져 있다. 따라서, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계가 개선되어 있는 것을 알 수 있다. 특히, 제1 전극층의 막 두께(h_Pt/λ)가 0.7%보다 두꺼운 조건에서는 막 두께(h_Pt/λ)에 대한 비대역의 변동이 대폭적으로 작아지는 것을 알 수 있다. 마찬가지로, 도 12~도 13에 나타내는 바와 같이, 제2 전극층의 막 두께(h_Cu/λ)가 0.25%~1%인 경우도 제1 전극층의 막 두께(h_Pt/λ)가 두꺼워질수록 상기 트레이드 오프 관계를 보다 한층 개선할 수 있다. 또한, 막 두께(h_Pt/λ)가 어떤 값보다도 두꺼운 조건에서는 그보다 막 두께(h_Pt/λ)가 두꺼워짐으로써 비대역의 변동을 대폭적으로 작게 할 수 있는 것을 알 수 있었다.

안정적으로 큰 비대역이 얻어지는 제1 전극층의 막 두께(h_Pt/λ)를 구하기 위해, 도 11~도 15로부터, 제2 전극층의 막 두께(h_Cu/λ)가 0.15%, 0.25%, 0.5%, 0.75% 및 1%일 때의, 제1 전극층의 막 두께(h_Pt/λ)와 주파수 온도특성(TCV)이 -20ppm/℃일 때의 비대역의 관계를 각각 산출했다.

도 16은 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 주파수 온도특성(TCV)이 -20ppm/℃일 때의 비대역의 관계를 나타내는 도면이다.

도 16에 나타내는 바와 같이, 제2 전극층의 막 두께(h_Cu/λ)가 0.15%일 때는 제1 전극층의 막 두께(h_Pt/λ)가 0.7% 이상인 경우, 비대역을 안정되게 효과적으로 넓게 할 수 있다. 따라서, 상기 트레이드 오프 관계를 보다 한층 개선할 수 있다. 마찬가지로, 제2 전극층의 막 두께(h_Cu/λ)가 0.25%일 때는 제1 전극층의 막 두께(h_Pt/λ)가 0.7% 이상인 경우, 비대역을 안정되게 효과적으로 넓게 할 수 있어, 상기 트레이드 오프 관계를 보다 한층 개선할 수 있다. 제2 전극층의 막 두께(h_Cu/λ)가 0.5%일 때는 제1 전극층의 막 두께(h_Pt/λ)가 0.6% 이상인 경우, 비대역을 안정되게 효과적으로 넓게 할 수 있어, 상기 트레이드 오프 관계를 보다 한층 개선할 수 있다. 제2 전극층의 막 두께(h_Cu/λ)가 0.75%일 때는 제1 전극층의 막 두께(h_Pt/λ)가 0.5% 이상인 경우, 비대역을 안정되게 효과적으로 넓게 할 수 있어, 상기 트레이드 오프 관계를 보다 한층 개선할 수 있다. 제2 전극층의 막 두께(h_Cu/λ)가 1%일 때는 제1 전극층의 막 두께(h_Pt/λ)가 0.4% 이상인 경우, 비대역을 안정되게 효과적으로 넓게 할 수 있어, 상기 트레이드 오프 관계를 보다 한층 개선할 수 있다.

도 16으로부터 제2 전극층의 막 두께(h_Cu/λ)와, 비대역을 안정적으로 넓게 할 수 있는 제1 전극층의 막 두께(h_Pt/λ)의 관계를 구했다.

도 17은 제2 전극층의 막 두께(h_Cu/λ)와, 비대역을 안정적으로 넓게 할 수 있는 제1 전극층의 막 두께(h_Pt/λ)의 관계를 나타내는 도면이다.

도 17에 나타내는 바와 같이, 제1 전극층의 막 두께(h_Pt/λ)와 제2 전극층의 막 두께(h_Cu/λ)가 상기 식 1의 관계를 가짐으로써, 비대역을 안정적으로 넓게 할 수 있는 것을 알 수 있다. 따라서, 본 실시형태에서는 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 보다 한층 개선할 수 있다.

또한, 제1 전극층의 막 두께(h_Pt/λ)와 제2 전극층의 막 두께(h_Cu/λ)의 합계는 20% 이하인 것이 바람직하다. 이 경우에는 탄성파 장치의 제조 공정에서 IDT 전극을 용이하게 형성할 수 있어 생산성을 높일 수 있다.

이하에 본 발명의 제3 실시형태에 대해 설명한다.

제3 실시형태의 탄성파 장치는 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 압전기판의 오일러 각(φ, θ, ψ)의 관계가 제1 실시형태와 다르다. 상기의 점 이외에는, 제3 실시형태는 도 1에 나타낸 제1 실시형태의 탄성파 장치(1)와 동일한 구성을 가진다.

보다 구체적으로는 본 실시형태에서는, 압전기판의 오일러 각(φ, θ, ψ)은 오일러 각(0°, θ, 0°)이다. 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 압전기판의 오일러 각(φ, θ, ψ)에서의 θ는 표 7~표 12에 나타내는 어느 하나의 조합이다.

제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 압전기판의 오일러 각(φ, θ, ψ)이 상기의 관계를 가짐으로써, SH파 스퓨리어스를 억제할 수 있다. 이것을 이하에 설명한다.

도 18은 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 4%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다. 또한, 도 18에서는 제1 전극층의 막 두께(h_Pt/λ)가 0.5%, 1%, 1.5%, 2% 및 2.5%인 경우를 나타내고 있다.

도 18에 나타내는 바와 같이, 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 압전기판의 오일러 각(φ, θ, ψ)이 표 7에 나타내는 조합임으로써, SH파 스퓨리어스의 비대역을 0.15% 이하로 억제할 수 있다. 따라서, SH파 스퓨리어스를 효과적으로 억제할 수 있다.

도 19는 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 4%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다. 또한, 도 19에서는 제1 전극층의 막 두께(h_Pt/λ)가 4%, 5%, 6%, 7% 및 8%인 경우를 나타내고 있다.

도 19에 나타내는 바와 같이, 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 압전기판의 오일러 각(φ, θ, ψ)이 표 8에 나타내는 조합임으로써, SH파 스퓨리어스의 비대역을 0.15% 이하로 억제할 수 있다. 따라서, SH파 스퓨리어스를 효과적으로 억제할 수 있다.

도 20은 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 7%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다. 또한, 도 20에서는 제1 전극층의 막 두께(h_Pt/λ)가 0.5%, 1%, 1.5% 및 2%인 경우를 나타내고 있다.

도 20에 나타내는 바와 같이, 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 압전기판의 오일러 각(φ, θ, ψ)이 표 9에 나타내는 조합임으로써, SH파 스퓨리어스의 비대역을 0.15% 이하로 억제할 수 있다. 따라서, SH파 스퓨리어스를 효과적으로 억제할 수 있다.

도 21은 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 7%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다. 또한, 도 21에서는 제1 전극층의 막 두께(h_Pt/λ)가 3%, 4%, 5%, 6%, 7% 및 8%인 경우를 나타내고 있다.

도 21에 나타내는 바와 같이, 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 압전기판의 오일러 각(φ, θ, ψ)이 표 10에 나타내는 조합임으로써, SH파 스퓨리어스의 비대역을 0.15% 이하로 억제할 수 있다. 따라서, SH파 스퓨리어스를 효과적으로 억제할 수 있다.

도 22는 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 10%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다. 또한, 도 22에서는 제1 전극층의 막 두께(h_Pt/λ)가 0.5% 및 1%인 경우를 나타내고 있다.

도 22에 나타내는 바와 같이, 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 압전기판의 오일러 각(φ, θ, ψ)이 표 11에 나타내는 조합임으로써, SH파 스퓨리어스의 비대역을 0.15% 이하로 억제할 수 있다. 따라서, SH파 스퓨리어스를 효과적으로 억제할 수 있다.

도 23은 제3 실시형태에서, 제2 전극층의 막 두께(h_Cu/λ)가 10%일 때의, 제1 전극층의 막 두께(h_Pt/λ) 및 오일러 각(φ, θ, ψ)에서의 θ와, SH파 스퓨리어스의 비대역의 관계를 나타내는 도면이다. 또한, 도 23에서는 제1 전극층의 막 두께(h_Pt/λ)가 2.5%, 3.5%, 4.5%, 5.5%, 6.5% 및 7.5%인 경우를 나타내고 있다.

도 23에 나타내는 바와 같이, 제1 전극층의 막 두께(h_Pt/λ), 제2 전극층의 막 두께(h_Cu/λ) 및 압전기판의 오일러 각(φ, θ, ψ)이 표 12에 나타내는 조합임으로써, SH파 스퓨리어스의 비대역을 0.15% 이하로 억제할 수 있다. 따라서, SH파 스퓨리어스를 효과적으로 억제할 수 있다.

또한, 압전기판의 오일러 각(φ, θ, ψ)이 오일러 각(0°±5°, θ, 0°±5°)인 경우에도 상기와 동일한 효과를 얻을 수 있다. 본 명세서에서 0°±5°란, 0°±5°의 범위 내인 것을 나타낸다.

본 발명에 따른 탄성파 장치의 제조 방법의 일례를 이하에 나타낸다.

우선, 도 2에 나타내는 압전기판(2) 상에 제1 전극층(3a1)을 형성한다. 제1 전극층(3a1)은 예를 들면, 증착법이나 스퍼터링법(sputtering method)에 의해 형성할 수 있다. 다음으로, 제1 전극층(3a1) 상에 제2 전극층(3a2)을 적층한다. 제2 전극층(3a2)도 제1 전극층(3a1)과 마찬가지로 예를 들면, 증착법이나 스퍼터링법에 의해 형성할 수 있다. 이로써, IDT 전극(3)을 형성한다.

다음으로, 압전기판(2) 상에 IDT 전극(3)을 덮도록 유전체막(4)을 형성한다. 유전체막(4)은 예를 들면, 바이어스(bias) 스퍼터링법 등에 의해 형성할 수 있다. 이로써, 도 1에 나타내는 탄성파 장치(1)를 얻는다.

또한, 본 발명의 효과가 손상되지 않는 범위 내에서 제1 전극층(3a1) 및 제2 전극층(3a2) 이외의 층을 적층해도 된다. 또한, SiN 등으로 이루어지는 주파수 조정막을 유전체막(4) 상에 형성해도 된다. 그로써, 주파수 조정을 용이하게 실시할 수 있다.

상기 탄성파 장치는 고주파 프론트 엔드 회로의 듀플렉서 등으로 이용할 수 있다. 이 예를 하기에 설명한다.

도 24는 고주파 프론트 엔드 회로를 가지는 통신 장치의 구성도이다. 또한, 동(同) 도면에는 고주파 프론트 엔드 회로(230)와 접속되는 각 구성 요소, 예를 들면, 안테나 소자(202)나 RF 신호 처리 회로(RFIC)(203)도 함께 도시되어 있다. 고주파 프론트 엔드 회로(230) 및 RF 신호 처리 회로(203)는 통신 장치(240)를 구성하고 있다. 또한, 통신 장치(240)는 전원, CPU나 디스플레이를 포함하고 있어도 된다.

고주파 프론트 엔드 회로(230)는 스위치(225)와 듀플렉서(201A, 201B)와 로우 노이즈(low noise) 앰프 회로(214, 224)와 필터(231, 232)와 파워 앰프 회로(234a, 234b, 244a, 244b)를 포함한다. 또한, 도 24의 고주파 프론트 엔드 회로(230) 및 통신 장치(240)는 고주파 프론트 엔드 회로 및 통신 장치의 일례이며, 이 구성에 한정되는 것이 아니다.

듀플렉서(201A)는 필터(211, 212)를 가진다. 듀플렉서(201B)는 필터(221, 222)를 가진다. 듀플렉서(201A, 201B)는 스위치(225)를 사이에 두고 안테나 소자(202)에 접속된다. 또한, 상기 탄성파 장치는 듀플렉서(201A, 201B)여도 되고, 필터(211, 212, 221, 222)여도 된다. 상기 탄성파 장치는 듀플렉서(201A, 201B)나 필터(211, 212, 221, 222)를 구성하는 탄성파 공진자여도 된다. 또한, 상기 탄성파 장치는 예를 들면, 3개의 필터의 안테나 단자가 공통화된 트리플렉서(triplexer)나 6개의 필터의 안테나 단자가 공통화된 헥사플렉서(hexaplexer) 등, 셋 이상의 필터를 포함하는 멀티플렉서(multiplexer)에 대해서도 적용할 수 있다.

즉, 상기 탄성파 장치는 탄성파 공진자, 필터, 듀플렉서, 셋 이상의 필터를 포함하는 멀티플렉서를 포함한다. 그리고 상기 멀티플렉서는 송신 필터 및 수신 필터 쌍방을 포함하는 구성에 한정되지 않고, 송신 필터만 또는 수신 필터만을 포함하는 구성이어도 상관없다.

스위치(225)는, 제어부(도시하지 않음)로부터의 제어 신호에 따라 안테나 소자(202)와 소정 밴드에 대응하는 신호 경로를 접속하고, 예를 들면, SPDT(Single Pole Double Throw)형 스위치에 의해 구성된다. 또한, 안테나 소자(202)와 접속되는 신호 경로는 하나에 한정되지 않고, 복수여도 된다. 즉, 고주파 프론트 엔드 회로(230)는 캐리어 어그리게이션(carrier aggregation)에 대응하고 있어도 된다.

로우 노이즈 앰프 회로(214)는 안테나 소자(202), 스위치(225) 및 듀플렉서(201A)를 경유한 고주파 신호(여기서는 고주파 수신 신호)를 증폭시켜 RF 신호 처리 회로(203)에 출력하는 수신 증폭 회로이다. 로우 노이즈 앰프 회로(224)는 안테나 소자(202), 스위치(225) 및 듀플렉서(201B)를 경유한 고주파 신호(여기서는 고주파 수신 신호)를 증폭시켜 RF 신호 처리 회로(203)에 출력하는 수신 증폭 회로이다.

파워 앰프 회로(234a, 234b)는 RF 신호 처리 회로(203)로부터 출력된 고주파 신호(여기서는 고주파 송신 신호)를 증폭시켜 듀플렉서(201A) 및 스위치(225)를 경유하여 안테나 소자(202)에 출력하는 송신 증폭 회로이다. 파워 앰프 회로(244a, 244b)는 RF 신호 처리 회로(203)로부터 출력된 고주파 신호(여기서는 고주파 송신 신호)를 증폭시켜 듀플렉서(201B) 및 스위치(225)을 경유하여 안테나 소자(202)에 출력하는 송신 증폭 회로이다.

또한, 필터(231, 232)는 로우 노이즈 앰프 회로 및 파워 앰프 회로를 사이에 두지 않고, RF 신호 처리 회로(203)와 스위치(225) 사이에 접속되어 있다. 필터(231, 232)도 듀플렉서(201A, 201B)와 마찬가지로 스위치(225)를 사이에 두고 안테나 소자(202)에 접속된다.

RF 신호 처리 회로(203)는, 안테나 소자(202)로부터 수신 신호 경로를 통해 입력된 고주파 수신 신호를 다운 컨버트 등에 의해 신호 처리하고, 해당 신호 처리하여 생성된 수신 신호를 출력한다. 또한, RF 신호 처리 회로(203)는, 입력된 송신 신호를 업 컨버트 등에 의해 신호 처리하고, 해당 신호 처리하여 생성된 고주파 송신 신호를 파워 앰프 회로(234a, 234b, 244a, 244b)에 출력한다. RF 신호 처리 회로(203)는 예를 들면, RFIC이다. RF 신호 처리 회로(203)로 처리된 신호는 예를 들면, 화상신호로서 화상표시를 위해 또는 음성신호로서 통화를 위해 사용된다. 또한, 고주파 프론트 엔드 회로(230)는 상술한 각 구성 요소 사이에 다른 회로 소자를 포함하고 있어도 된다.

또한, 고주파 프론트 엔드 회로(230)는 상기 듀플렉서(201A, 201B) 대신에 듀플렉서(201A, 201B)의 변형예에 따른 듀플렉서를 포함하고 있어도 된다.

한편, 통신 장치(240)에서의 필터(231, 232)는 로우 노이즈 앰프 회로 및 파워 앰프 회로를 사이에 두지 않고, RF 신호 처리 회로(203)와 스위치(225) 사이에 접속되어 있다. 필터(231, 232)도 듀플렉서(201A, 201B)와 마찬가지로 스위치(225)를 사이에 두고 안테나 소자(202)에 접속된다.

이상과 같이 구성된 고주파 프론트 엔드 회로(230) 및 통신 장치(240)에 의하면, 본 발명의 탄성파 장치인 탄성파 공진자, 필터, 듀플렉서, 셋 이상의 필터를 포함하는 멀티플렉서 등을 포함함으로써, 주파수 온도특성(TCV)과 비대역의 트레이드 오프 관계를 개선할 수 있다.

이상, 본 발명의 실시형태에 따른 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치에 대해 실시형태 및 그 변형예를 들어 설명했는데, 상기 실시형태 및 변형예에서의 임의의 구성 요소를 조합하여 실현되는 다른 실시형태나, 상기 실시형태에 대하여 본 발명의 주지를 일탈하지 않는 범위에서 당업자가 생각해내는 각종 변형을 실시하여 얻어지는 변형예나, 본 발명에 따른 고주파 프론트 엔드 회로 및 통신 장치를 내장한 각종 기기도 본 발명에 포함된다.

본 발명은 탄성파 공진자, 필터, 듀플렉서, 멀티 밴드 시스템에 적용할 수 있는 멀티플렉서, 프론트 엔드 회로 및 통신 장치로서 휴대전화기 등의 통신기기에 널리 이용할 수 있다.

1: 탄성파 장치
2: 압전기판
3: IDT 전극
3a: 전극지
3a1, 3a2: 제1, 제2 전극층
4: 유전체막
13a1, 13a2: 제1, 제2 금속막
15, 16: 제1, 제2 레지스트 패턴
201A, 201B: 듀플렉서
202: 안테나 소자
203: RF 신호 처리 회로
204: 베이스밴드 신호 처리 회로
211, 212: 필터
214: 로우 노이즈 앰프 회로
221, 222: 필터
224: 로우 노이즈 앰프 회로
225: 스위치
230: 고주파 프론트 엔드 회로
231, 232: 필터
234a, 234b: 파워 앰프 회로
240: 통신 장치
244a, 244b: 파워 앰프 회로

Claims

압전기판과,
상기 압전기판 상에 마련되어 있는 Pt층인 제1 전극층과, 상기 제1 전극층 상에 적층되어 있는 Cu층인 제2 전극층을 가지는 IDT 전극과,
상기 압전기판 상에 마련되어 있고 상기 IDT 전극을 덮고 있는 유전체막을 포함하며,
상기 압전기판은 니오브산리튬으로 구성되어 있고,
상기 유전체막은 산화규소로 구성되어 있으며,
상기 압전기판을 전파하는 레일리파(Rayleigh wave)를 이용하고,
상기 IDT 전극의 전극지(電極指) 피치에 의해 규정되는 파장을 λ로 하고, 파장(λ)에 의해 규격화된 상기 제1 전극층의 막 두께를 h_Pt/λ(%), 상기 제2 전극층의 막 두께를 h_Cu/λ(%)로 했을 때에, 하기의 식 1
h_Pt/λ≥-0.4×h_Cu/λ+0.8: 식 1
을 충족시키는 것을 특징으로 하는 탄성파 장치.
제1항에 있어서,
상기 제1 전극층의 막 두께(h_Pt/λ)와 상기 제2 전극층의 막 두께(h_Cu/λ)의 합계가 20% 이하인 것을 특징으로 하는 탄성파 장치.
제1항 또는 제2항에 있어서,
상기 압전기판의 오일러 각(φ, θ, ψ)이 오일러 각(0°±5°, θ, 0°±5°)이고,
상기 제1 전극층의 막 두께(h_Pt/λ), 상기 제2 전극층의 막 두께(h_Cu/λ) 및 상기 압전기판의 오일러 각(φ, θ, ψ)에서의 θ가 표 1~표 6에 나타내는 어느 하나의 조합인 것을 특징으로 하는 탄성파 장치.
[표 1]

[표 2]

[표 3]

[표 4]

[표 5]

[표 6]
제1항 또는 제2항에 기재된 탄성파 장치와,
파워 앰프를 포함하는 것을 특징으로 하는 고주파 프론트 엔드 회로.
제4항에 기재된 고주파 프론트 엔드 회로와,
RF 신호 처리 회로를 포함하는 것을 특징으로 하는 통신 장치.
삭제