KR101938230B1 - 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비 - Google Patents
전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비 Download PDFInfo
- Publication number
- KR101938230B1 KR101938230B1 KR1020160124630A KR20160124630A KR101938230B1 KR 101938230 B1 KR101938230 B1 KR 101938230B1 KR 1020160124630 A KR1020160124630 A KR 1020160124630A KR 20160124630 A KR20160124630 A KR 20160124630A KR 101938230 B1 KR101938230 B1 KR 101938230B1
- Authority
- KR
- South Korea
- Prior art keywords
- sacrificial layer
- etching solution
- voltage
- iii
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000005530 etching Methods 0.000 title claims abstract description 48
- 230000008569 process Effects 0.000 title abstract description 36
- 239000004065 semiconductor Substances 0.000 title abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 150000002500 ions Chemical class 0.000 claims abstract description 36
- 150000001875 compounds Chemical class 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000000243 solution Substances 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 235000011007 phosphoric acid Nutrition 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910016569 AlF 3 Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01009—Fluorine [F]
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
에피택셜 리프트오프에 의한 반도체 소자의 제조 방법은, 식각 용액에 의해 제거될 수 있는 희생층 및 상기 희생층을 포함하는 대상체를 제공하는 단계; 및 상기 대상체를 식각 용액에 노출시켜 상기 대상체에 포함된 상기 희생층을 제거하는 단계를 포함하되, 상기 희생층을 제거하는 단계는 상기 대상체가 양의 극성을 띠도록 전압을 인가하는 단계를 포함한다. 상기 방법에 의하면, 식각 용액에 의해 제거될 수 있는 희생층을 포함하는 대상체와 상기 식각 용액에 일정 전압을 인가하여 용액 내에 [HF2-] 또는 [H2F3-] 이온들을 생성할 수 있고, 이 경우 상기 희생층의 내부 결합 구조가 분해되는 속도가 빨라지므로, 결과적으로 ELO 공정에 소요되는 시간이 줄어든다. 따라서, 오랜 공정 시간으로 인하여 기판 표면이 식각액에 의해 손상되는 등의 문제를 해결할 수 있다.
Description
실시예들은 반도체 소자의 제조 방법 및 식각 장비에 관한 것으로서, 보다 구체적으로는 희생층이 포함된 대상체와 식각 용액에 전압을 인가하여 희생층이 식각되는 속도를 빠르게 함으로써 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비에 관한 것이다.
실리콘(Si)은 다양한 반도체 소자에 응용되고 있으며, 이 중 대표적인 것으로 태양전지, 트랜지스터 등이 있다. 그러나, 태양전지의 경우 2000년대 중반 이후로 효율을 향상시킨 사례가 보고되지 않고 있다. 또한, 트랜지스터의 경우 현재 약 20 나노미터(nm) 노드(node) 공정을 진행하고 있으나, 단채널 효과로 인해 문제들이 야기되고 있다. 따라서, 실리콘 기반의 소자를 대체할 수 있는 차세대 기술이 요구된다.
실리콘 기반 소자에 대한 대안 중 하나로, 이동도(mobility)가 높고, 직접 밴드갭(direct bandgap) 구조를 가지며, 밴드갭 엔지니어링이 용이한 III-V족 화합물을 이용하는 연구들이 활발하게 이루어지고 있다. 갈륨화 비소(GaAs), 인화 인듐(InP), 질화 갈륨(GaN) 등의 III-V족 화합물은 다양한 장점을 가지고 있으나, 현재 산업계 전반이 실리콘 기반의 플랫폼(platform)을 가지고 있다는 점 및 비용에 관한 문제점을 극복해야 하는 한계가 존재한다.
전술한 문제점들을 극복하기 위하여, 실리콘 기판상에 III-V족 물질을 성장시키기 위한 III-V족 버퍼층(buffer layer) 성장 방법에 대한 연구 등이 진행되고 있다. 그러나, 상기 III-V족 버퍼층 성장 방법을 이용하는 경우 실리콘 기판과 III-V족 화합물층 사이의 격자 부정합(lattice mismatch), 열 팽창 계수(thermal expansion coefficient) 차이, 및 극성 차이 등으로 인한 결함 등의 문제가 발생하여, 최종 소자의 품질을 떨어뜨리는 문제점이 있다.
다른 방법으로는, 실리콘 기판상에 III-V족 화합물을 직접 성장시키는 것이 어렵고 비용이 높다는 문제점을 해결하기 위해, III-V족 기판상에 III-V족 화합물을 에피택셜 층(epitaxial layer)으로 성장시킨 후, III-V족 화합물을 실리콘 기판상에 접합시키고 III-V족 기판을 에피택셜 리프트오프(Epitaxial Lift-Off; ELO) 방식으로 제거하는 방법이 있다. 그러나, 종래의 ELO 기법은 얇은 희생층을 이용한 기판 접합 기술을 사용하여 공정에 오랜 시간이 소요되며, 접합 후 오랜 공정시간으로 인하여 기판 표면이 식각액에 의한 기판의 손상이 발생하는 문제점이 있다.
이에, 본 발명의 일 측면에 따르면 에피택셜 리프트오프(Epitaxial Lift-Off; ELO) 공정을 보다 빠르게 하기 위한 반도체 소자의 제조 방법 및 식각 장비가 제공된다. 구체적으로, 본 발명의 실시예들에 따르면 에피택셜 리프트오프 공정에 있어서, 식각 용액에 의해 제거될 수 있는 희생층을 포함하는 대상체와 식각 용액에 일정 전압을 인가하여 희생층이 식각되는 속도를 빠르게 함으로써 에피택셜 리프트오프 공정을 고속화 할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 반도체 소자의 제조 방법은, 식각 용액에 의해 제거될 수 있는 희생층 및 상기 희생층을 포함하는 대상체를 제공하는 단계 및 상기 대상체를 식각 용액에 노출시켜 상기 대상체에 포함된 상기 희생층을 제거하는 단계를 포함하되, 상기 희생층을 제거하는 단계는 상기 대상체가 양의 극성을 띠도록 전압을 인가하는 단계를 포함한다.
일 실시예에서, 상기 대상체가 양의 극성을 띠도록 전압을 인가하는 단계는,전압원의 양극을 상기 대상체에 접촉시키는 단계 및 상기 전압원의 음극을 상기 식각 용액에 노출시키는 단계를 포함할 수 있다.
일 실시예에서, 상기 희생층은 비소화알루미늄(AlAs)을 포함할 수 있다.
일 실시예에서, 상기 식각 용액은 플루오르화수소(HF)를 포함할 수 있다.
일 실시예에서, 상기 희생층을 제거하는 단계는, 전압을 인가함으로써 상기 식각 용액에 [HF2 -] 또는 [H2F3 -] 이온들을 생성하는 단계 및 상기 [HF2 -] 또는 [H2F3 -] 이온들을 상기 희생층과 반응시킴으로써 상기 희생층을 식각하는 단계를 포함할 수 있다.
일 실시예에서, 상기 대상체는 상기 희생층을 지지하는 제1 기판을 포함하며, 상기 희생층을 제거하는 단계 전에, 상기 희생층상에 III-V족 화합물층을 형성하는 단계 및 상기 III-V족 화합물층을 실리콘으로 이루어진 제2 기판상에 접합하는 단계를 더 포함하고, 상기 희생층을 제거하는 단계는 상기 희생층을 제거함으로써 상기 희생층 및 상기 제1 기판을 상기 III-V족 화합물층으로부터 분리하는 단계를 포함할 수 있다.
일 실시예에서, 상기 희생층을 제거하는 단계 전에, 상기 III-V족 화합물층 및 상기 희생층을 미리 결정된 형상으로 패터닝하는 단계를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 반도체 소자의 제조를 위한 식각 장비는, 식각 용액에 의해 제거될 수 있는 희생층을 포함하는 대상체를 식각 용액에 노출시키기 위한 수조 및 상기 대상체가 양의 극성을 띠도록 전압을 인가하기 위한 전압원을 포함하되, 상기 전압원은 상기 대상체에 접촉되는 양극 및 상기 식각 용액에 노출되는 음극을 포함한다.
일 실시예에서, 상기 희생층은 비소화알루미늄(AlAs)를 포함할 수 있다.
일 실시예에서, 상기 식각 용액은 플루오르화수소(HF)를 포함할 수 있다.
일 실시예에서, 상기 전압원이 전압을 인가함으로써 상기 식각 용액에 [HF2 -] 또는 [H2F3 -] 이온들이 생성되고, 상기 [HF2 -] 또는 [H2F3 -] 이온들이 상기 희생층과 반응함으로써 상기 희생층이 식각될 수 있다.
본 발명의 일 측면에 따른 반도체 소자의 제조 방법에 의하면, 식각 용액에 의해 제거될 수 있는 희생층을 포함하는 대상체와 상기 식각 용액에 일정 전압을 인가하여 용액 내에 [HF2 -] 또는 [H2F3 -] 이온들을 생성할 수 있고, 이 경우 식각 용액에 수소 결합이 해리된 [H+] 및 [F-] 이온들이 보다 높은 비율로 존재하는 경우에 비하여 상기 희생층의 내부 결합 구조가 분해되는 속도가 빠르므로, 결과적으로 ELO 공정에 소요되는 시간이 줄어든다. 따라서, 오랜 공정 시간으로 인하여 기판 표면이 식각액에 의해 손상되는 등의 문제를 해결할 수 있다.
도 1a 내지 도 1e는 일 실시예에 따라 에피택셜 리프트오프(Epitaxial Lift-Off) 공정을 수행하여 반도체 소자를 제조하는 단계들을 나타내는 도면들이다.
도 2는 일 실시예에 따라 도 1d에 나타난 대상체에 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 식각 장비를 나타낸 도면이다.
도 3은 일 실시예에 따라 대상체에 전압을 인가하여 생성된 식각 용액 내의 이온들이 희생층의 결합 구조를 분해하는 것을 나타낸 도면이다.
도 4a는 전압을 인가하지 않고 희생층을 식각하는 경우, 희생층을 구성하는 분자의 결합이 분해되는 과정을 나타낸 도면이다.
도 4b는 전압을 인가하여 희생층을 식각하는 경우, 희생층을 구성하는 분자의 결합이 분해되는 과정을 나타낸 도면이다.
도 5는 일 실시예에 따라 대상체에 인가된 전압에 따라 에피택셜 리프트오프 공정 시간이 감소하는 것을 나타낸 표와, 상기 공정 이후의 반도체 소자의 단면을 나타낸 도면이다.
도 2는 일 실시예에 따라 도 1d에 나타난 대상체에 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 식각 장비를 나타낸 도면이다.
도 3은 일 실시예에 따라 대상체에 전압을 인가하여 생성된 식각 용액 내의 이온들이 희생층의 결합 구조를 분해하는 것을 나타낸 도면이다.
도 4a는 전압을 인가하지 않고 희생층을 식각하는 경우, 희생층을 구성하는 분자의 결합이 분해되는 과정을 나타낸 도면이다.
도 4b는 전압을 인가하여 희생층을 식각하는 경우, 희생층을 구성하는 분자의 결합이 분해되는 과정을 나타낸 도면이다.
도 5는 일 실시예에 따라 대상체에 인가된 전압에 따라 에피택셜 리프트오프 공정 시간이 감소하는 것을 나타낸 표와, 상기 공정 이후의 반도체 소자의 단면을 나타낸 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.
이하에서, 도면들을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.
도 1a 내지 도 1e는 일 실시예에 따라 에피택셜 리프트오프(Epitaxial Lift-Off) 공정을 수행하여 반도체 소자를 제조하는 단계들을 나타내는 도면들이다.
도 1a를 참조하면, 먼저 III-V족 화합물로 이루어진 지지 기판(100)(또는, 제1 기판)을 준비하고, 지지 기판(100)상에 에치스탑(etch stop)층(110)을 형성할 수 있다. 지지 기판(100)은 갈륨화 비소(GaAs), 인화 인듐(InP), 질화 갈륨(GaN) 등의 III-V족 화합물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 또한, 에치스탑층(110)은 후술하는 III-V족 화합물층의 식각 과정에서 용해되지 않는 물질로 이루어질 수 있으며, 예를 들어 상기 지지 기판이 GaAs의 경우 InGaP, InP 등, InP의 경우, InGaAs등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
이어서, 상기 에치스탑층(110)상에 희생층(120)을 형성할 수 있다. 희생층(120)은 추후 템플릿을 구성하게 될 III-V족 화합물을 실리콘(Si) 기판에 접합한 후 희생층(120)이 제거됨으로써 지지 기판(100) 및 에치스탑층(110)을 실리콘 기판으로부터 분리하기 위한 용도로 사용된다. 예를 들어, 희생층(120)은 불화수소(HF)나 염화수소(HCl) 등의 용액에 쉽게 식각되는 고농도의 알루미늄(Al)이 포함된 III-V족 화합물 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 1b를 참조하면, 희생층(120)상에 목적하는 반도체 소자의 구성에 필요한 반도체 물질로 이루어진 III-V족 화합물층(130)을 형성할 수 있다. III-V족 화합물층(130)은 희생층(120)으로부터 에피택셜(epitaxial) 성장 방식으로 형성될 수 있다. 즉, 희생층(120)에 포함된 III-V족 원자를 시드(seed)로 하여 이로부터 III-V족 화합물이 성장되어 III-V족 화합물층(130)이 구성된다. III-V족 화합물층(130)의 구성 물질은 제조하고자 하는 반도체 소자의 종류에 따라 다양할 수 있으며, 예컨대, 갈륨화 비소(GaAs), 인화 인듐(InP), 질화 갈륨(GaN) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 또한, III-V족 화합물층(130)은 적어도 부분적으로 n형 또는 p형 도핑될 수도 있다.
도 1c를 참조하면, 희생층 및 III-V족 화합물층을 미리 결정된 형상으로 패터닝(patterning)함으로써 패턴된 희생층(125) 및 패턴된 III-V족 화합물층(135)을 형성할 수 있다. 패터닝은 도 1c의 III-V족 화합물층(130) 위에 포토레지스트(photoresist)(미도시)를 위치시키고, 마스크를 이용하여 포토레지스트를 부분적으로 노광 및 제거한 후, 이를 식각 용액에 노출시켜 포토레지스트가 제거된 영역의 희생층 및 III-V족 화합물층을 식각함으로써 수행될 수 있다. 식각은 인산(H3PO4) 기반의 식각 용액을 이용하여 습식 식각(wet etching) 방식으로 수행될 수 있으나, 이에 한정되는 것은 아니다. 식각 후 포토레지스트는 제거된다.
도 1d를 참조하면, 지지 기판(100), 에치스탑층(110), 패턴된 희생층(125) 및 패턴된 III-V족 화합물층(135)으로 이루어진 구조체를 실리콘(Si)으로 이루어진 실리콘 기판(200)(또는, 제2 기판)에 접합한 대상체(10)가 도시되어 있다. 접합은 패턴된 III-V족 화합물층(135)이 실리콘 기판(200)과 접촉하도록 이루어진다. 일 실시예에서는, 접합 전에 III-V족 화합물층(135) 및/또는 실리콘 기판(200)의 표면상에 형성된 자연 산화막을 제거하는 과정이 더 수행될 수도 있다. 또한 일 실시예에서는, 접합 전에 III-V족 화합물층(135) 및/또는 실리콘 기판(200)의 표면을 플라즈마에 의해 처리함으로써 활성화할 수도 있다.
일 실시예에서, III-V족 화합물층(135)은 웨이퍼 직접 접합(direct wafer boding) 방식으로 실리콘 기판(200)에 접합될 수 있다. 즉, 실리콘 기판(200)을 구성하는 실리콘상에 III-V족 화합물이 직접 결합될 수 있다. 접합을 위한 플라즈마 처리는 Ar을 30 sccm흘려준 상태에서 수십 mTorr의 압력, 수십 mW의 파워의 조건으로 진행할 수 있다. 다른 실시예에서, III-V족 화합물층(135)은 추가적인 접합층(미도시)을 이용하여 실리콘 기판(200)과 접합될 수도 있다. 접합층은 금속 (Pt, Au, Ni, Ag 등) 또는 산화물 (SiO2, Al2O3, Y2O3, ZrO2 등) 등으로 이루어진 하나 또는 복수 개의 층을 포함할 수 있다.
마지막으로, 도 1e를 참조하면 지지 기판(100) 및 에치스탑층(110)이 에피택셜 리프트오프(Epitaxial Lift-Off; ELO) 공정에 의해 제거된다. ELO 공정은 상기 대상체(10)를 식각 용액에 노출하여 상기 대상체에 포함된 희생층(125; 도 1e)을 제거하여 상기 희생층(125) 및 상기 지지 기판(또는, 제1 기판)(100)을 상기 III-V족 화합물층(135)으로부터 분리함으로써 수행된다. 이때, 식각 용액은 불화수소(HF)를 포함하는 친수성 용액일 수 있다. 예를 들어, 식각 용액은 불화수소(HF)와 탈이온수(deionized water; DIW)가 소정의 비율로 혼합된 용액일 수 있다. 또한, 일 실시예에서, 식각 용액은 이소프로필 알코올(isopropyl alcohol; IPA) 및/또는 아세톤(acetone)을 더 포함할 수도 있다. 이들 물질을 첨가함으로써, 희생층의 제거 과정에서 발생하는 기체 버블링(gas bubbling)이 친수성 용액에 의해 억제되어 식각 용액의 흐름이 원활해질 수 있다. 결과적으로, 상기 ELO 공정이 수행된 후에 실리콘 기판(또는, 제2 기판)(200) 및 패턴된 III-V족 화합물층(135)을 포함하는 구조체가 얻어질 수 있다.
일 실시예에서, 이상의 공정에 의해 얻어진 실리콘 기판(200) 및 패턴된 III-V족 화합물층(135)을 포함하는 구조체는, 그 자체로 하나의 반도체 소자의 기능을 할 수 있음과 동시에, III-V족 화합물을 기반으로 한 다른 반도체 소자를 제조하기 위한 템플릿의 기능을 할 수 있다.
본 발명의 실시예에 따른 전압을 인가하여 ELO 공정을 고속화 하기 위한 반도체 소자의 제조 방법은, 도 1d의 과정에 의해 얻어진 대상체(10)를 식각 용액에 노출시켜 상기 대상체(10)에 포함된 희생층(125)을 제거하는 공정에서 수행된다. 일 실시예에서, 상기 대상체(10)는 지지 기판(100), 에치스탑층(110), 패턴된 희생층(125), 패턴된 III-V족 화합물층(135) 및 실리콘 기판(200)을 포함할 수 있다.
일 실시예에서, 상기 희생층(125)을 제거하는 단계는 상기 대상체(10)가 양의 극성을 띠도록 전압을 인가하는 단계를 포함할 수 있다. 도 2를 참조하면, 상기 대상체(10)가 양의 극성을 띠도록 전압을 인가하는 단계는, 전압원(20)의 양극을 상기 대상체에 접촉시키는 단계 및 상기 전압원(20)의 음극을 상기 식각 용액에 노출시키는 단계를 포함할 수 있다.
일 실시예에서, 상기 단계는 식각 용액을 수용하며 대상체(10)를 상기 식각 용액에 담지시킴으로써 상기 대상체(10)를 식각 용액에 노출시키기 위한 수조(30)를 이용하여 수행될 수 있다. 상기 수조(30)는 유리 재질일 수 있으나 이에 한정되지 않는다.
이하에서는, 일 실시예에 따라 희생층(125)이 비소화알루미늄(AlAs)을 포함하고, 상기 식각 용액이 플루오르화수소(HF)를 포함하는 경우를 예로 들어, 전압원(20)에 의해 전압이 인가된 대상체(10)에서 상기 희생층(125)이 제거되는 과정을 상세하게 설명하도록 한다.
플루오르화수소(HF)를 포함하는 수용액에는 [H+] 이온, [F-] 이온, [HF2 -] 이온 및 [H2F3 -] 이온 등이 존재할 수 있는데, 전압이 인가되지 않은 상태에서 상기 수용액에는 [HF2 -] 이온이나 [H2F3 -] 이온보다 [H+] 이온과 [F-] 이온이 더 높은 비율로 존재한다. 그러나 상기 수용액에 일정 전압을 인가하면 전자의 이동과 결합구조의 변화로 인해 보다 많은 [HF2 -] 이온과 [H2F3 -] 이온이 생성될 수 있다.
따라서, 플루오르화수소(HF)가 포함된 식각 용액에 전압을 인가하면, 상기 생성된 [HF2 -] 이온과 [H2F3 -] 이온이 도 3에 도시된 바와 같이 희생층(135) 내 비소화알루미늄(AlAs)의 결합 구조를 분해하여, 대상체(10)로부터 희생층(135)을 제거하는 역할을 수행하게 된다.
도 4a 및 도 4b를 참조하면, AlAs의 결합 구조를 분해하는 과정에 있어서, 수소(H)와 플루오르(F)의 수소결합이 해리된 [H+] 이온 및 [F-] 이온은 수소 결합이 해리되지 않은 [HF2 -] 이온과 [H2F3 -] 이온은 그 과정이 상이하다는 것을 알 수 있다. 수소결합이 해리된 [H+] 이온 및 [F-] 이온이 AlAs의 결합 구조를 분해하는 과정을 도시한 도 4a를 참조하면, 수소 이온에 의해 Al-As 결합이 먼저 분리되고 플루오르 이온과의 결합에 의해 AsH3 와 AlF3를 생성하는 2 단계를 거쳐야 하는 반면, 수소 결합이 해리되지 않은 [HF2 -] 이온과 [H2F3 -] 이온이 AlAs의 결합 구조를 분해하는 과정을 도시한 도 4b를 참조하면, H-F 결합의 쌍극자 분극과 Al-As 결합의 쌍극자 분극 간의 상호 작용으로 인해 Al-As의 결합이 1 단계를 거쳐 분해된다는 것을 알 수 있다.
따라서, 플루오르화수소(HF) 수용액 내에 [HF2 -] 이온 또는 [H2F3 -] 이온과 같이 H-F 수소 결합이 해리되지 않은 이온이 더 많이 존재할수록, AlAs의 결합 구조를 분해하는 속도가 빨라질 수 있다. 즉, 플루오르화수소(HF)가 포함된 식각 용액에 전압을 인가함으로써, [HF2 -] 이온 또는 [H2F3 -] 이온의 농도가 높아질수록 비소화알루미늄(AlAs)을 포함하는 희생층(125)이 제거되는 속도가 빨라진다.
도 2를 참조하면, 일 실시예에서 전압원의 양극을 대상체(10)에 접촉시킴으로써 대상체(10)에 포함된 희생층(125)이 [HF2 -] 이온이나 [H2F3 -] 이온과 같은 음의 극성을 띠는 이온들에 보다 많이 노출되도록 할 수 있다. 결과적으로, 희생층 내 AlAs가 분해되는 속도를 빠르게 하여 상기 희생층이 제거되는 속도를 빠르게 함으로써 ELO 공정에 소요되는 시간을 단축시킬 수 있다.
도 5를 참조하면, 대상체와 식각 용액에 전압을 인가하지 않은 경우에는 ELO 공정에 소요되는 시간이 20분이지만, 0.1V의 전압을 인가한 경우에는 ELO 공정에 소요되는 시간이 16분으로 감소하고, 1V의 전압을 인가한 경우에는 12분으로 감소하였다는 것을 알 수 있다. 본 명세서에서는 0.1V 및 1V를 통해 실험을 진행하였으나, 구체적인 전압 값은 이에 한정되지 않으며 실시를 통해 최적의 값을 알아낼 수 있을 것이다. 또한, 상단부에 도시된 ELO 공정 이후의 반도체 소자의 단면을 통해, 전압의 인가와 무관하게 패턴 전사(pattern transfer)가 성공적으로 이루어졌음을 알 수 있다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.
본 발명의 일 측면에 따른 반도체 소자의 제조 방법에 의하면, 식각 용액에 의해 제거될 수 있는 희생층을 포함하는 대상체와 상기 식각 용액에 일정 전압을 인가하여 용액 내에 [HF2 -] 또는 [H2F3 -] 이온들을 생성할 수 있고, 이 경우 상기 희생층의 내부 결합 구조가 분해되는 속도가 빨라지므로, 결과적으로 ELO 공정에 소요되는 시간이 줄어든다. 따라서, 오랜 공정 시간으로 인하여 기판 표면이 식각액에 의해 손상되는 등의 문제를 해결할 수 있다.
이와 같은 반도체 소자의 제조 방법은, 현재 성장세에 있는 비메모리 반도체 분야에서 실리콘(Si) 상에 III-V족 화합물이 위치하는 각종 플랫폼의 형성에 활용될 수 있으며, 웨이퍼의 재사용이 가능하므로 III-V족 화합물의 사용에 대한 진입 장벽인 원가를 절감할 수 있고, 종래의 ELO 기술의 상용화의 장벽인 웨이퍼의 면적 제한 문제를 해결할 수 있다.
뿐만 아니라, 본 발명의 일 측면에 따른 ELO에 의한 반도체 소자의 제조 방법은, 실리콘(Si) 접합에 제한되지 아니하고 III-V족 화합물과 다른 재질의 기판의 이종 접합에 있어서 광범위하게 활용될 수 있으며, 격자 부정합이 큰 물질계의 다중 접합 소자(예컨대, 태양전지 등)의 제작에 응용될 수 있다.
10: 대상체
20: 전압원
30: 수조
100: 지지 기판
110: 에치스탑 층
120: 희생층
125: 패턴된 희생층
130: III-V족 화합물층
135: 패턴된 III-V족 화합물층
200: 실리콘 기판
20: 전압원
30: 수조
100: 지지 기판
110: 에치스탑 층
120: 희생층
125: 패턴된 희생층
130: III-V족 화합물층
135: 패턴된 III-V족 화합물층
200: 실리콘 기판
Claims (11)
- 플루오르화수소(HF)를 포함하는 식각 용액에 의해 습식 식각 방식으로 제거될 수 있는 희생층 및 상기 희생층을 포함하는 대상체를 제공하는 단계; 및
상기 대상체를 식각 용액에 노출시켜 상기 대상체에 포함된 상기 희생층을 제거하는 단계를 포함하되,
상기 희생층을 제거하는 단계는,
상기 대상체가 양의 극성을 띠도록 전압을 인가하는 단계;
전압을 인가함으로써 상기 식각 용액 내에 수소 결합이 해리되지 않은 [HF2 -] 또는 [H2F3 -] 이온들을 생성하는 단계; 및
상기 [HF2 -] 또는 [H2F3 -] 이온들을 상기 희생층과 반응시킴으로써 상기 희생층을 식각하는 단계를 포함하는 것을 특징으로 하는 에피택셜 리프트오프에 의한 반도체 소자의 제조 방법.
- 제1항에 있어서,
상기 대상체가 양의 극성을 띠도록 전압을 인가하는 단계는,
전압원의 양극을 상기 대상체에 접촉시키는 단계; 및
상기 전압원의 음극을 상기 식각 용액에 노출시키는 단계를 포함하는 것을 특징으로 하는 에피택셜 리프트오프에 의한 반도체 소자의 제조 방법.
- 제1항에 있어서,
상기 희생층은 비소화알루미늄(AlAs)을 포함하는 것을 특징으로 하는 에피택셜 리프트오프에 의한 반도체 소자의 제조 방법.
- 삭제
- 삭제
- 제1항에 있어서,
상기 대상체는 상기 희생층을 지지하는 제1 기판을 포함하며,
상기 희생층을 제거하는 단계 전에,
상기 희생층상에 III-V족 화합물층을 형성하는 단계; 및
상기 III-V족 화합물층을 실리콘으로 이루어진 제2 기판상에 접합하는 단계를 더 포함하고,
상기 희생층을 제거하는 단계는, 상기 희생층을 제거함으로써 상기 희생층 및 상기 제1 기판을 상기 III-V족 화합물층으로부터 분리하는 단계를 포함하는 것을 특징으로 하는 에피택셜 리프트오프에 의한 반도체 소자의 제조 방법.
- 제6항에 있어서,
상기 희생층을 제거하는 단계 전에, 상기 III-V족 화합물층 및 상기 희생층을 미리 결정된 형상으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 에피택셜 리프트오프에 의한 반도체 소자의 제조 방법.
- 플루오르화수소(HF)를 포함하는 식각 용액이 수용되며, 상기 식각 용액에 의해 습식 식각 방식으로 제거될 수 있는 희생층을 포함하는 대상체를 상기 식각 용액에 담지시킴으로써 상기 대상체를 상기 식각 용액에 노출시키기 위한 수조; 및
상기 대상체가 양의 극성을 띠도록 전압을 인가하기 위한 전압원을 포함하되,
상기 전압원은 상기 대상체에 접촉되는 양극 및 상기 식각 용액에 노출되는 음극을 포함하고,
상기 전압원이 전압을 인가함으로써 상기 식각 용액 내에 수소 결합이 해리되지 않은 [HF2 -] 또는 [H2F3 -] 이온들이 생성되고,
상기 [HF2 -] 또는 [H2F3 -] 이온들이 상기 희생층과 반응함으로써 상기 희생층이 식각되는 것을 특징으로 하는 반도체 소자의 제조를 위한 식각 장비.
- 제8항에 있어서,
상기 희생층은 비소화알루미늄(AlAs)을 포함하는 것을 특징으로 하는 반도체 소자의 제조를 위한 식각 장비.
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160124630A KR101938230B1 (ko) | 2016-09-28 | 2016-09-28 | 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비 |
| US15/631,309 US9941168B1 (en) | 2016-09-21 | 2017-06-23 | Method for manufacturing semiconductor device by epitaxial lift-off using plane dependency of III-V compound |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160124630A KR101938230B1 (ko) | 2016-09-28 | 2016-09-28 | 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180034878A KR20180034878A (ko) | 2018-04-05 |
| KR101938230B1 true KR101938230B1 (ko) | 2019-01-15 |
Family
ID=61977371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160124630A KR101938230B1 (ko) | 2016-09-21 | 2016-09-28 | 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101938230B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000285794A (ja) | 1999-03-31 | 2000-10-13 | Sony Corp | 電子放出源およびその製造方法ならびにディスプレイ装置 |
-
2016
- 2016-09-28 KR KR1020160124630A patent/KR101938230B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000285794A (ja) | 1999-03-31 | 2000-10-13 | Sony Corp | 電子放出源およびその製造方法ならびにディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180034878A (ko) | 2018-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101743017B1 (ko) | 고속 에피택셜 리프트오프와 iii-v족 직접 성장용 템플릿을 이용한 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 | |
| JPH07263355A (ja) | 半導体装置の製造方法，半導体結晶表面のクリーニング方法，及び半導体装置 | |
| JP2015521365A (ja) | エピタキシャル成長に基づく半導体メソッドデバイスの製造方法 | |
| JP4518886B2 (ja) | 半導体素子の製造方法 | |
| US7148149B2 (en) | Method for fabricating nitride-based compound semiconductor element | |
| JP2018514083A (ja) | プレパターニングされたメサを経由する歪み緩和エピタキシャルリフトオフ | |
| JPH10107213A (ja) | 半導体装置及びその製造方法 | |
| US4902643A (en) | Method of selective epitaxial growth for compound semiconductors | |
| CN111415987A (zh) | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 | |
| KR101873255B1 (ko) | Iii-v족 화합물의 면방향 의존성을 이용한 에피택셜 리프트오프에 의한 반도체 소자의 제조 방법 | |
| US9941168B1 (en) | Method for manufacturing semiconductor device by epitaxial lift-off using plane dependency of III-V compound | |
| KR101938230B1 (ko) | 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비 | |
| US20210104603A1 (en) | Low-leakage regrown gan p-n junctions for gan power devices | |
| JP4537549B2 (ja) | 化合物半導体装置の製造方法 | |
| KR20180034879A (ko) | 친수성 층을 이용하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 | |
| US12094958B2 (en) | Semiconductor structures and manufacturing methods thereof | |
| US12107187B2 (en) | Semiconductor structures and manufacturing methods thereof | |
| KR20040069192A (ko) | ＧａＡｓ층과 ＩｎｘＧａ（１－ｘ）Ｐ층 사이에 주로형성된 ＩｎＧａＡｓＰ 상의 4차 인터페이스층들의 에칭화학 | |
| Seitz et al. | Surface passivation of GaN micropillar structures through KOH wet etch | |
| TWI394217B (zh) | 雙極性電晶體的製造方法 | |
| Jeong et al. | P-GaN/AlGAN/GaN E-mode HEMT | |
| CN117321732A (zh) | 化合物半导体接合基板的制造方法及化合物半导体接合基板 | |
| JP2005150136A (ja) | 窒化物系化合物からなる半導体素子の製造方法 | |
| JP5925848B2 (ja) | リン化インジウム基板及び半導体エピタキシャルウェハ | |
| GB2610742A (en) | Fabrication of semiconductor structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |