Nothing Special   »   [go: up one dir, main page]

KR101834625B1 - 동적 랜덤 액세스 메모리의 스마트 리프레시를 위한 방법들 및 시스템들 - Google Patents

동적 랜덤 액세스 메모리의 스마트 리프레시를 위한 방법들 및 시스템들 Download PDF

Info

Publication number
KR101834625B1
KR101834625B1 KR1020157035316A KR20157035316A KR101834625B1 KR 101834625 B1 KR101834625 B1 KR 101834625B1 KR 1020157035316 A KR1020157035316 A KR 1020157035316A KR 20157035316 A KR20157035316 A KR 20157035316A KR 101834625 B1 KR101834625 B1 KR 101834625B1
Authority
KR
South Korea
Prior art keywords
page
delete delete
refresh
value
lookup table
Prior art date
Application number
KR1020157035316A
Other languages
English (en)
Other versions
KR20160010518A (ko
Inventor
화-징 로
덱스터 춘
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160010518A publication Critical patent/KR20160010518A/ko
Application granted granted Critical
Publication of KR101834625B1 publication Critical patent/KR101834625B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

불필요한 페이지 리프레시 동작들을 소거하기 위해서 동적 메모리 디바이스 (예를 들어, DRAM) 을 리프세시 하기 위한 방법들 및 디바이스들. 페이지에 대한 룩업 테이블에서의 값은 모두 0 을 포함하는 유효 데이터가 페이지에 존재하는지 여부를 표시할 수도 있다. 페이지가 모두 0 인 유효 데이터를 포함할 때, 룩업 테이블 값은 페이지의 리프레시, 메모리 판독, 기입 및 클리어 액세스들이 억제될 수 있고 유효 값이 리턴될 수 있도록 설정될 수도 있다. 제 2 룩업 테이블은 페이지 리프레시 간격 동안 페이지 판독 또는 기입에 의해 페이지가 액세스 되었는지 여부를 표시하는 제 2 값을 포함할 수도 있다. ACT-PRE 커맨드 쌍을 발행하는 것에 의한 페이지 리프레시, 및 페이지 어드레스는 제 2 값이 페이지 액세스가 발생하지 않았다고 표시할 때 페이지 리프레시 간격에 따라 수행될 수도 있다.

Description

동적 랜덤 액세스 메모리의 스마트 리프레시를 위한 방법들 및 시스템들{METHODS AND SYSTEMS FOR SMART REFRESH OF DYNAMIC RANDOM ACCESS MEMORY}
동적 랜덤 액세스 메모리 (DRAM) 는 각각 트랜지스터 및 커패시터로 이루어진 셀들의 집합으로 구성된 메모리 디바이스이다. DRAM 셀들은 셀들의 다중 로우들 및 컬럼들을 갖는 매트릭스로 배열된다. 셀의 각각의 로우는 "페이지" 로서 지칭되고, DRAM 셀들의 매트릭스는 "뱅크" 로서 지칭된다. 다중 뱅크들은 결합되어 DRAM 디바이스를 형성한다. DRAM 은 커패시터에 전하를 저장하고 액세스 스위치로서 트랜지스터를 사용하는 것에 의해 각각의 셀에 정보를 보유하도록 동작한다. 커패시터는 예를 들어, 1 또는 0 의 저장된 값에 대응하여 충전되거나 방전될 수도 있다. "0" 또는 "1" 중 어느 하나의 위치로의 기입은 값이 기입되었던 리프레시 사이클의 지속 기간 동안 그 값이 유지될 것이라는 점에서 "리프레시" 로 고려될 수도 있다. 예를 들어, 페이지가 기입되는 경우, 리프레시 사이클의 지속 기간 동안 페이지는 리프레시된다고 고려될 수도 있다.
시간이 경과하면서, 커패시터는 결국 DRAM 이 주기적으로 리프레시되는데 필요로 하는 그 전하를 "누설" 하거나 손실한다. 커패시터 드레인 시간을 위한 값, 즉 커패시터가 전하를 완전히 손실하는데 걸리는 시간은, 온도 및 다른 팩터들과 같은 시스템적 팩터들에 의존하여 약 64ms 이다. 때때로 방전 시간이 경과되기 전에 충전된 셀들의 전하 상태를 유지하기 위해 리프레시가 발생하여야 한다.
리프레시는 DRAM 제조자에 의해 제공된 리프레시 커맨드 (REF) 를 수행하는 것에 의해 달성될 수도 있고, 예를 들어 DRAM 이 임베딩되거나 DRAM 이 커플링되는 시스템 온 칩 (SoC) 상의 메모리 제어기에 의해 주기적으로 발행될 수도 있다. REF 커맨드는 페이지의 어드레스를 필요로 하지 않는다. 대신, REF 커맨드가 발행될 때, 리프레시를 위한 어드레스는 내부 로직의 동작에 기초하여 DRAM 내에서 내부적으로 컴퓨팅된다. REF 커맨드와 연관된 통상의 리프세시 동안, 전체 DRAM 에서 단일 페이지가 리프레시 되거나 (뱅크 당 리프레시), DRAM 에서의 모든 뱅크에서 하나의 페이지가 리프레시 된다 (모든 뱅크 리프레시). REF 리프레시 동작 또는 임의의 리프레시 동작 동안, 리프레시를 겪고 있는 페이지를 포함하는 뱅크는 액세스에 대해 이용가능하지 않다. 모든 뱅크 리프레시에 대하여, 전체 DRAM 이 이용가능하지 않게 된다.
리프세시 동안의 DRAM 의 비가용성은 DRAM 액세스 성능에 악영향을 미친다. 전체 DRAM 의 리프레시를 유발하게 되고 액세스에 대한 비가용성을 완료하게 되는, 동시에 모든 페이지들을 반복적으로 리프레시하는 것 대신, DRAM 의 상이한 섹션들에 64 ms 기간에 걸쳐 리프레시 커맨드가 적용된다. 따라서, 페이지 마다에 기초한 전체 DRAM 의 리프레시를 위해, 각각의 페이지는 64ms 내에서 리프레시되며, 단 하나의 페이지 또는 모든 뱅크들에서 하나의 페이지가 한번에 이용가능하지 않다. 상술한 방식으로 리프레시 커맨드를 확산하는 것에 의해, 더 많은 리프레시 커맨드들이 발행된다. 페이지 리프레시 간격은 메모리의 밀도 및 아키텍처에 의존하여 3.9us 또는 7.8us 가 된다. 예를 들어 8K (8192 또는 213) 페이지들을 갖는 DRAM 에 대하여, 페이지 리프레시 간격은 tREFI = 64ms/8192 = 7.8us 로서 계산될 수도 있다. 종래 DRAM 은 다음에 리프레시될 페이지(들) 을 추적하는 내부 로직을 갖는다. 디바이스에서의 내부 로직은 순차적 방식으로 모든 페이지들을 통해 반복하도록 구성될 수도 있다. 메모리 제어기는 DRAM 제조자에 의해 정의된 바와 같이 tREFI 마다 REF 커맨드를 발행할 수도 있다. DRAM 성능에 대한 REF 의 영향을 감소시키기 위해, DRAM 벤더들은 한번에 2 이상의 페이지들을 내부적으로 리프레시할 수도 있다. DRAM 벤더들에 의해 제공된 종래 REF 커맨드는 페이지 위치와 연관된 어드레스 또는 다중 위치들과 연관된 다중 어드레스들을 수용하도록 구성되지 않는다. 따라서, 시스템 설계자는 DRAM 리프레시 동작의 양태들을 제어하기 위해 적은 유연성을 갖는다. 그 결과, DRAM 리프레시가 제어가능 했던 경우 달성될 수 있게 되는 잠재적인 효율 개선들이 실현될 수 없다.
다양한 양태들은 페이지가 데이터를 포함하지 않거나 모두 0 일 때 일부 판독, 클리어 (즉, 0 을 기입), 및 리프레시 동작들을 소거하기 위해 사용될 수도 있는 소형 테이블에서 페이지들의 메모리 상태를 추적하는 동적 메모리 디바이스 (예를 들어, DRAM) 를 판독, 기입 및 리프레시하기 위한 방법들 및 디바이스들을 제공한다.
양태의 방법은, 페이지가 모두 0 인 유효 데이터를 포함하는 때를 표시하기 위해 동적 메모리 디바이스에서의 메모리 셀들의 페이지와 연관된 제 1 룩업 테이블에서의 제 1 값을 설정하는 단계, 및 제 1 룩업 테이블에서의 연관된 제 1 값이 페이지가 모두 0 인 유효 데이터를 포함한다고 표시하는 메모리 셀들의 페이지들의 리프레시를 억제하도록 페이지 리프레시 간격에 따라 수행되는 페이지 리프레시들을 제어하는 단계를 포함할 수도 있다. 추가의 양태에서, 제 1 룩업 테이블에서의 제 1 값이 메모리 셀들의 페이지가 모두 0 인 유효 데이터를 포함한다고 표시할 때 판독 요청과 연관된 메모리 셀들의 페이지로의 액세스가 억제될 수도 있고, 판독 요청에 응답하여 하나 이상의 0 이 리턴될 수도 있다. 추가의 양태에서, 제 1 룩업 테이블에서의 제 1 값이 메모리 셀들의 페이지가 모두 0 인 유효 데이터를 포함하고 기입 값이 페이지에 기입되는 하나 이상의 0 을 포함한다고 표시할 때, 기입 요청과 연관된 메모리 셀들의 페이지로의 액세스가 억제될 수도 있고, 이 경우 기입 요청에 응답하여 성공적인 기입 동작의 표시가 리턴될 수도 있다. 추가의 양태에서, 룩업 테이블에서의 제 1 값이 메모리 셀들의 페이지가 모두 0 인 유효 데이터를 포함한다고 표시할 때, 클리어 요청과 연관된 메모리 셀들의 페이지로의 액세스가 억제될 수도 있고, 이 경우 클리어 요청에 응답하여 성공적인 클리어 동작의 표시가 리턴될 수도 있다.
추가 양태에서, 메모리 셀들의 페이지에 대한 제 2 값은 액세스가 페이지에서 발생했다고 표시하기 위해 제 2 룩업 테이블에서 설정될 수도 있고, 페이지 리프레시 간격에 따른 페이지 리프레시들의 성능은 연관된 제 2 값은 판독 또는 기입 액세스가 발생했다고 표시하고 제 1 룩업 테이블에서의 연관된 제 1 값은 페이지가 적어도 일부가 0 이 아닌 유효 데이터를 포함한다고 표시하는, 메모리 셀들의 페이지들을 리프레시하는 것을 억제하도록 제어될 수도 있다. 추가 양태에서, 제 1 룩업 테이블은 메모리 디바이스를 포함하는 시스템의 시동에서 클리어될 수도 있고, 제 2 룩업 테이블은 리프레시 간격의 종료에서 클리어될 수도 있다. 추가 양태에서, 페이지 리프레시 간격에 따라 수행되는 페이지 리프레시들을 제어하는 단계는, 연관된 제 1 값은 모두 0 이 아닌 유효 데이터가 메모리 셀들의 페이지에 존재한다고 표시하고, 연관된 제 2 값은 판독 또는 기입 액세스가 발생하지 않았다고 표시하는, 메모리 셀들의 페이지들에 대한 페이지 어드레스를 포함하는 활성화 (ACT)-프리차지 (PRE) 커맨드 쌍를 발행하는 단계를 포함할 수도 있다. 대안으로 또는 부가적으로, 페이지 리프레시는 리프레시되는 메모리 디바이스에서 페이지들의 수가 임계를 초과할 때 메모리 디바이스에 대해 리프레시 (REF) 커맨드가 발행될 수 있도록 제어될 수도 있다.
다른 양태에서, 제 1 룩업 테이블에서의 값들을 사용하여 모두 0 이 아닌 유효 데이터를 포함하는 동적 메모리 디바이스의 페이지들의 수가 결정될 수도 있고, 동적 메모리 디바이스의 온도 및 모두 0 이 아닌 유효 데이터를 포함하는 동적 메모리 디바이스의 페이지들의 수에 기초하여 페이지 리프레시 간격을 조정될 수도 있다. 추가 양태에서, 상기 제 2 룩업 테이블에서의 값들을 사용하여 동적 메모리 디바이스의 페이지들의 수를 결정될 수도 있고, 동적 메모리 디바이스의 온도, 모두 0 이 아닌 유효 데이터를 포함하는 동적 메모리 디바이스의 페이지들의 수, 및 리프레시되는 동적 메모리 디바이스의 페이지들의 수에 기초하여 페이지 리프레시 간격이 조정될 수도 있다. 추가 양태에서, 페이지와 연관된 활성화 (ACT) 커맨드가 커맨드 큐에 존재할 때를 결정하기 위해 동적 메모리 디바이스와 연관된 커맨드 큐가 모니터링될 수도 있고, 그리고 (i) 활성 커맨드가 커맨드 큐에 존재하고 (ii) 연관된 제 2 값은 판독 또는 기입 액세스가 페이지에서 발생하지 않았다고 표시하고, (iii) 연관된 제 1 값은 페이지가 적어도 일부는 0 이 아닌 유효 데이터를 포함한다고 표시하는, 메모리 셀들의 페이지들의 리프레시를 억제하도록 페이지 리프레시 간격에 따라 수행되는 페이지 리프레시들이 제어될 수도 있다.
추가 양태들은, 동적 메모리 및 메모리에 커플링된 프로세서를 포함하고, 프로세서는 상술한 방법들의 동작들을 수행하기 위해 프로세서 실행가능 명령들로 구성된다. 추가 양태들은 상술한 방법들의 기능들을 수행하기 위한 수단 및 메모리를 포함하는 컴퓨팅 디바이스를 포함한다.
추가 양태들은, 프로세서로 하여금 상술한 방법들의 동작들을 수행하게 하기 위해 구성되는 프로세서 실행가능 명령들이 저장된 비일시적 프로세서 판독가능 또는 컴퓨터 판독가능 저장 매체를 포함한다.
본 명세서에 통합되고 본 명세서의 부분을 구성하는 첨부 도면들은, 본 발명의 예시적인 양태들을 도시하며, 위에 주어진 일반적인 기재 및 하기에 주어지는 상세한 기재와 함께, 본 발명의 피처들을 설명하기 위해 제공된다.
도 1a 는 다양한 양태들에서 동적 랜덤 액세스 메모리 (DRAM) 을 갖는 예시적인 시스템을 도시하는 블록 다이어그램이다.
도 1b 는 다양한 양태들에서 DRAM 모듈의 예시적인 부분들을 도시하는 다이어그램이다.
도 1c 는 다양한 양태들에서 DRAM 모듈의 예시적인 셀들을 도시하는 다이어그램이다.
도 2a 는 다양한 양태들에서 DRAM 모듈의 예시적인 커맨드 디코더 및 다른 부분들을 도시하는 다이어그램이다.
도 2b 는 하나 이상의 양태들에서 예시적인 타이밍 신호 파형들을 도시하는 타이밍 다이어그램이다.
도 3a 는 하나 이상의 부가 양태들에서 DRAM 모듈의 예시적인 커맨드 디코더 및 다른 부분들을 도시하는 다이어그램이다.
도 3a 는 다양한 양태들에서 예시적인 전력 레일 리플 스위칭 파형 및 스위칭 파형을 도시하는 그래프이다.
도 3b 는 하나 이상의 부가 양태들에서 예시적인 타이밍 신호 파형들을 도시하는 타이밍 다이어그램이다.
도 3c 는 다양한 양태들에서 리프레시와 연관된 예시적인 에너지 절약들을 도시하는 그래프이다.
도 3d 는 다양한 양태들에서 리프레시와 연관된 예시적인 시간 절약들을 도시하는 그래프이다.
도 4 는 DRAM 페이지 리프레시를 위한 양태의 방법을 도시하는 프로세스 플로우 다이어그램이다.
도 5a 는 DRAM 페이지 리프레시를 위한 또 다른 양태의 방법을 도시하는 프로세스 플로우 다이어그램이다.
도 5b 는 DRAM 페이지 리프레시를 위한 또 다른 양태의 방법을 도시하는 프로세스 플로우 다이어그램이다.
도 6 은 다양한 양태들의 구현을 위해 적합한 예시적인 모바일 디바이스의 컴포넌트 블록 다이어그램이다.
도 7 은 다양한 양태들의 구현을 위해 적합한 예시적인 모바일 디바이스의 컴포넌트 블록 다이어그램이다.
다양한 양태들이 첨부 도면들을 참조하여 상세하게 기재될 것이다. 가능한 어디든, 동일한 참조 번호들은 도면들 전체에 걸쳐 동일하거나 같은 부분들을 지칭하기 위해 사용될 것이다. 특정 예들 및 구현들로 이루어진 참조들은 예시의 목적을 위해서이며, 발명 또는 청구항들의 범위를 제한하는 것으로 의도되지 않는다.
단어 "예시적인" 은 "예, 예증 또는 예시로서 작용하는" 을 의미하도록 본 명세서에서 사용된다. "예시적인" 으로서 본 명세서에 기재된 임의의 구현이 반드시 다른 구현들 보다 선호되거나 이로운 것으로 해석되지 않는다.
본 명세서에서 용어 "컴퓨팅 디바이스" 는 셀룰러 전화기들, 스마트 폰들, 개인용 또는 모바일 멀티 미디어 플레이어들, 개인용 데이터 보조기들 (PDA), 랩탑 컴퓨터들, 데스크탑 컴퓨터들, 테블릿 컴퓨터들, 스마트 북들, 팜탑 컴퓨터들, 무선 전자 메일 수신기들, 멀티미디어 인터넷 인에이블형 셀룰러 전화기들, 텔레비전들, 스마트 TV들, 스마트 TV 셋탑 버디 박스들, 통합된 스마트 TV들, 스트리밍 미디어 플레이어들, 스마트 케이블 박스들, 셋탑 박스들, 디지털 비디오 레코더들 (DVR), 디지털 미디어 플레이어들, 및 프로그램가능 프로세서 및 메모리를 포함하는 유사한 개인용 전자 디바이스들 중 어느 하나 또는 모두를 지칭한다.
본 명세서에 기재된 다양한 양태들은, 양태들에 따라 DRAM 이 구현될 수도 있는 예시적인 SoC 의 부분일 수도 있는 것과 같은, 메모리 제어기, 제어기, 프로세서, 또는 다른 제어 디바이스 또는 로직이 DRAM 리프레시들의 제어 및 DRAM 과 연관된 다른 동작들을 취할 수도 있다는 점에서 현재 DRAM 리프레시 방법들의 결점들을 해결하고 극복한다. 다양한 양태들은 리던던트 및 불필요한 DRAM 리프레시들을 우회하거나 억제하는 것을 가능하게 할 뿐만 아니라 DRAM 디바이스와 같은 메모리 다바이스의 성능을 개선하고 전력 소비를 감소시킬 수도 있는 다른 피처들을 가능하게 할 수도 있다. SoC, 메모리, 시스템 제어기, 또는 제어 디바이스는 DRAM 이 어떻게 액세스되었는지와 연관된 정보, 리프레시되었던 페이지들 및 유효 데이터를 포함하는 페이지들, 특정 페이지가 리프레시될 필요가 있을 때와 연관된 정보로 제공될 수도 있다. 다양한 양태들과 연관된 로직을 DRAM 메모리 제어기에 통합하는 것에 의해, 예를 들어 리프레시 커맨드를 스태거 또는 병렬화함으로써, 성능이 추가로 강화될 수도 있다. DRAM 리프레시들을 핸들링하도록 구성된 로직은 정교할 수도 있고, 리프레시들 및 메모리 액세스와 같은 다른 태스크들을 다양한 정보, 제어 절차들 또는 로직에 기초하여 지능적으로 핸들링할 수도 있어서, 전체 DRAM 디바이스의 리프레시에 의존하는 종래 DRAM 리프레시 접근법들보다 부가된 이점들을 제공한다. 다양한 양태들에서, DRAM 은 필요할 때 페이지 마다에 기초하여 순차적으로 리프레시되거나, 또는 정보를 제공할 수도 있는 예시적인 룩업 테이블에 따라 진행하는 것에 의해 선택적으로 리프레시될 수도 있어서 페이지들이 최근 액세스들 및 정보 컨텐츠에 기초하여 리프레시될 수도 있고 (또는 리프레시 되지 않을 수도 있고), 부가적인 메모리 제어가 구현될 수도 있다. 또한, 리프레시는 DRAM 커맨드들의 시퀀스, 즉 활성화 (ACT) 다음의 프리차지 (PRE) 로 수행될 수도 있다. ACT 및 PRE 커맨드들의 양자 모두는 리프레시되고 있는 페이지의 어드레스를 필요로 한다. ACT 및 PRE 커맨드들은 리프레시 간격 동안 액세스 되지 않았던 그러한 페이지들을 선택적으로 리프레시하기 위해 페이지 어드레스와 결합될 수 있다.
다양한 양태들을 도시하는 일련의 다이어그램들이 도 1a 내지 도 1c 에 나타나 있다. 도 1a 에서, 통상의 컴퓨팅 시스템 (100) 또는 시스템의 부분의 간략화된 블록 다이어그램은, SoC (110) 및 메모리 (120) 와 같은 동적 랜덤 액세스 메모리를 포함하며, 이들은 각각 버스 접속들 (111 및 112) 를 통해 버스 (101) 에 커플링될 수도 있다. 도 1b 에 나타낸 바와 같이, 메모리 (120) 는 통상의 DRAM 메모리 (130), 메모리 제어기 (140) 및 메모리 셀 어레이 (150) 가 제공될 수도 있다. DRAM 메모리 (130) 는, 예를 들어 센스 증폭기 (134), 컬럼 어드레스 디코더 (135), 및 로우 어드레스 디코더 (136) 가 더 제공될 수도 있다. 동작들 동안, "로우들" 또는 페이지들은, 그 후 버스 접속 (131) 을 통해 메모리 셀 어레이 (150) 로의 액세스를 얻을 수도 있는, 로우 어드레스 디코더 (136) 에 적절한 어드레스를 제공함으로써 액세스에 대해 선택될 수도 있다. 로우 내에서 특정 셀에 액세스하기 위해서, 컬럼은 버스 접속 (133) 을 통해 센스 증폭기 (134) 에 커플링될 수도 있는 컬럼 어드레스 디코더 (135) 에 적절한 컬럼 어드레스를 제공함으로써 액세스에 대해 선택될 수도 있다. 센스 증폭기 (134) 는 결국 버스 접속 (132) 을 통해 메모리 셀 어레이 (150) 에 커플링될 수도 있다. 메모리 컨텐츠를 판독할 때, 센스 증폭기 (134) 는 선택된 셀의 전하값, 및 이에 따라 셀에 저장된 데이터 값을 표시하는 신호를 제공할 수도 있다. 위의 구성 및 수반된 기재는 통상의 DRAM 디바이스의 기본적인 양태들의 예시이며, 다른 구성들이 가능하다. 또한, 다양한 양태들이 다양한 메모리 구성들에서 구현될 수도 있다.
메모리 제어기 (140) 는 임베딩된 프로세싱 능력, 예컨대 제어 로직 또는 다른 제어 회로들 또는 모듈들로 독립적으로 동작할 수도 있고, 또는 메모리 셀 어레이 (150) 의 메모리 리프레시의 양태들을 제어하도록 구성될 수도 있고 다양한 정보의 저장을 위해 메모리로의 액세스를 갖거나 메모리가 제공될 수도 있는 프로세서 또는 다른 로직 (미도시) 에 커플링되는 표준 제어기일 수도 있다. 메모리 제어기 (140) 는 버스 접속 (121) 을 통해 버스 (101) 에 커플링될 수도 있고, 버스 라인들 (141 및 142) 을 통해, 메모리 (130) 및 그 컴포넌트들로 그리고 이들로부터 양방향 데이터 및 제어 신호들을 제공할 수도 있다. 시스템 또는 디바이스의 온도는 온도 센서 (122) 에 의해 제공될 수도 있으며, 또는 온도가 버스 접속 (121) 을 통해 데이터로서 제공될 수도 있다. 메모리 (120) 는 메모리 제어기 (140) 에 의해 제공된 제어에 대안으로 또는 부가적으로, 버스 접속 (121) 을 통해 시스템 프로세서 (미도시) 에 의해, SoC (110) 에 임베딩되거나 또는 그렇지 않으면 버스 접속 (121) 또는 버스 (101) 에 커플링되는 프로세서에 의해, 제어될 수도 있다. 설명을 용이하게 하기 위해, 본 명세서에서 지칭되는 바와 같이 용어 "버스" 는 단방향 또는 양방향일 수도 있고 예상되는 바와 같이 버스 인터페이스의 부가 제어 하에 있을 수도 있는, 데이터 버스, 제어 버스, 데이터 라인, 제어 라인, 신호 라인 또는 다른 라인을 의미할 수도 있다. 예시적인 버스를 포함할 수도 있는 라인들은 또한 센스 또는 전력 라인, 아날로그 신호 라인, 클록 라인 또는 다른 고속 또는 저속 데이터 라인들 또는 다른 라인들과 같은 특수 목적일 수도 있다. 메모리 제어기가 본 명세서에 기재되어 있지만, 대안의 양태들에서, 메모리 디바이스 그 자체는 엘리먼트들 내에서 제어 로직을 통합하고, 부가 로직 또는 다른 회로들 또는 모듈들을 부가하기 위해 수정될 수도 있어서, 본 명세서에 기재된 양태들은 리프레시 커맨드들과 관련하여 페이지 어드레스들을 수용하고 본 명세서에 추가로 기재된 바와 같이 페이지들을 리프레시하거나 페이지들에 액세스하는 것을 억제하도록 구성되는 메모리 디바이스로서 구현될 수도 있다.
도 1c 에 나타낸 바와 같이, 메모리 셀 어레이 (150) 는 트랜지스터 (152) 및 셀의 데이터 저장의 상태에 대응하는 전압 레벨을 유지하는 커패시터 (153) 를 각각 포함하는 메모리 셀들 (151) 의 어레이로 구성될 수도 있다. 예를 들어, 커패시터 (153) 상의 낮은 전압 전하는 "0" 에 대응할 수도 있는 한편 상대적으로 높은 전압 전하는 "1" 에 대응할 수도 있다. 커패시터 (153) 의 전하의 상태에 액세스하기 위해서, 워드 라인 (WL)(154) 및 비트 라인 (BL)(155) 은 특정 셀에 대해 활성화될 수도 있다. 예를 들어, WL (154) 를 활성화하기 위해 적절한 로우를 어드레싱하는 것에 의해, 트랜지스터 (152) 의 게이트가 활성화될 수도 있고, 적절한 컬럼 그리고 이에 따른 BL (155) 의 대응하는 하나를 어드레싱하는 것에 의해, 셀 위치에 저장된 데이터 값을 나타내는 커패시터 (153) 상의 전하가 판독 동작을 위해 검출될 수도 있다. 기입 동작을 위해, WL (154) 및 BL (155) 을 어드레싱하는 것은 셀에 전하가 적용하는 것을 허용할 수도 있다. 하지만, 위에서 지적된 바와 같이, 커패시터 (153) 상의 전하는 시간의 상대적으로 짧은 기간에 걸쳐 줄어들 수도 있고, 이로써 특정 메모리 디바이스 및 조건들에 대해 적절한 페이지 리프레시 간격 내에서 주기적인 리프레시를 필요로 할 수도 있다. 통상의 페이지 리프레시 간격은 약 45ms 내지 65ms 일 수도 있지만, 온도 및 프로세스 변수들과 같은 다른 팩터들 및 디바이스에 의존하여 더 크거나 더 작을 수도 있다. 상이한 조건들 하에서 상이한 디바이스들은 상이한 페이지 리프레시 간격들을 가질 수도 있기 때문에, 현재 온도, 디바이스 타입, 및 디바이스 타입 특성들에 관한 정보는, 페이지 리프레시 간격에 대한 조정들이 동작들 동안 이루어질 수도 있도록 결정되고 저장될 수도 있다.
또한, 리프레시되는 페이지들의 수를 리프레시 간격 조정의 팩터로 포함할 수도 있다. 온도 증가를 보상하기 위해 리프레시 간격이 단축됨에 따라, 분당 더 많은 리프레시들이 행해지기 때문에 메모리에 의해 더 많은 전력이 소비된다. 이에 따라, 메모리의 전력 효율은 데이터를 포함하는 모든 메모리 페이지들을 리프레시하면서 실행가능하기만 하면 리프레시 간격을 유지하는 것에 의해 증가될 수도 있다. 온도 기반 리프레시 계산들은 메모리 셀이 리프레시될 수도 있는 시간 간격 및 메모리에서 모든 페이지를 리프레시하는데 필요한 시간의 양자를 설명하여야 한다. 일부 0 이 아닌 데이터를 포함하는 페이지들의 수를 리프레시 간격의 온도 기반 조정의 펙터로 포함시키는 것에 의해, 리프레시 간격의 불필요한 연장이 회피될 수도 있으며, 이는 단지 0 이 아닌 페이지들만이 리프레싱을 필요로 하기 때문이다. 예를 들어, 0 이 아닌 페이지들의 수가 상대적으로 작은 경우, 0 이 아닌 페이지들 모두를 리프레시하는데 필요한 시간의 양은 메모리 리프레시 레이트를 변화시키지 않으면서 단일 셀 리프레시 시간 내에서 전체 메모리 리프레시가 달성될 수 있기에 충분히 짧을 수도 있다. 리프레시를 필요로 하는 페이지들의 온도 및 수는 디바이스의 동작 동안 모니터링될 수도 있고 팩터들이 변화함에 따라 조정들이 동적으로 이루어질 수도 있다.
메모리 셀 어레이 (150) 와 같은 메모리 모듈 상의 동작들을 수행하기 위해서, 커맨드들의 시리즈가 도 2a 에 도시된 예시적인 시나리오 (200) 에서와 같이 사용될 수도 있다. 커맨드 디코더 (210) 는 버스 접속 (213) 을 통해 버스에 그리고 로우 어드레스 디코더 (136) 에 커플링될 수도 있다. 커맨드 디코더 (210) 는 메모리 제어기 (140) 의 부분일 수도 있고 또는 그렇지 않으면 디바이스, DRAM 디바이스, 또는 다른 메모리 디바이스, 예컨대 메모리 (120) 내에서 실시될 수도 있다. REF 커맨드 (212) 와 같은 리프레시 커맨드는 DRAM 을 리프레시하기 위해 버스 접속 (213) 을 통해 수신될 수도 있다. REF 커맨드는 페이지 어드레스로 하여금 블록 (211) 에서 증가되게 할 수도 있다. 커맨드들의 그룹 (220) 은 신호 또는 신호들의 시리즈 (214) 에 의해 페이지 어드레스와 연관된 커맨드 디코더 (210) 내에서 발생될 수도 있고, 이는 접속 (241) 을 통해 로우 어드레스 디코더 (136) 및 컬럼 어드레스 디코더 (135) 와 관련하여 사용될 수도 있는, 페이지 어드레스 (221), 활성화 (ACT) 커맨드 신호 (222) 및 프리차지 (PRE) 커맨드 신호 (223) 를 포함하여, 페이지 어드레스 (221) 에 대응하는 리프레시를 위한 페이지를 선택할 수도 있다. 버스 접속 (131) 과 연관된 적절한 워드 라인은 페이지 (156) 를 선택하기 위해 활성화될 수도 있고, 페이지 (156) 의 컨텐츠들은 비트 라인 버스, 예컨대 버스 접속 (132) 을 사용하여 센스 증폭기 (134) 내에서 센싱되고 래치될 수도 있으며, 그 결과 컨텐츠들이 리프레시 동작을 완료하기 위해 페이지 (156) 에 다시 기입될 수도 있다. 다양한 양태들에서, 페이지 어드레스는, 단순히 증가되는 대신, 리프레시의 상태 또는 이후 더욱 상세하게 기재되는 다른 팩터들에 기초하여 선택될 수도 있다.
상술한 리프레시 동작들을 수행하는 것과 연관된 다양한 타이밍 신호들이 도 2b 에 나타나 있다. 클록 신호 (230) 는, 예를 들어 1GHz 의 예시적인 클록 레이트에서, 제공될 수도 있다. 본 예에서의 클록 신호 (230) 의 기간 (231) 은 1 ns 일 수도 있다. 예시적인 DRAM 의 PAGE0 에 대한 리프레시와 같은 예시적인 리프레시 동작은, DRAM 이 액세스를 위해 이용가능하지 않은 약 100ns 의 기간 TDURATION (234) 를 가지게 된다. 예시적인 최악의 경우 시나리오에서, DRAM 의 리프레시는 신호들 REFPAGE0 (233), REFPAGE1 (235) 및 REFPAGEn (236) 을 인가하는 것에 의해 PAGE0 로부터 PAGEn 로와 같은 시퀀스에서 페이지들의 전부를 통해 필요할 수도 있다. 페이지 리프레시 간격 TREF (232) 가 주어지면, 간격 (237) 은, 예를 들어 각각의 페이지 리프레시 간격들 동안 다른 페이지 리프레시들을 포함하는 페이지가 리프레시된 후에, DRAM 이 액세스를 위해 이용가능하게 되는 상대적 시간의 근사화를 나타낼 수도 있다. 페이지 리프레시 간격 TREF (232) 은 디바이스의 특정 특성들 및 온도 및 프로세스 변수와 같은 다른 팩터들에 따라 설정될 수도 있고, 페이지 마다에서 시작되고 정지될 수도 있다. 페이지 리프레시 간격 TREF (232) 은 또한 룩업 파라미터로서 지칭될 필요가 있는 페이지들의 수를 사용하여 룩업 테이블들로부터 결정될 수도 있다. 특히, 온도 고려 사항들이 페이지에 대한 페이지 리프레시 간격 TREF (232) 이 더 짧아져야 하지만, 페이지가 리프레시될 필요가 없다는 것을 표시하게 되면, 페이지에 대한 페이지 리프세시 간격 TREF (232) 가 유지될 수도 있다. 온도 팩터는 페이지가 최종적으로 리프레시를 필요로 할 때 변화할 수도 있고 상이한 값에 대한 조정을 필요로 할 수도 있다. 하지만, 리프레시 간격에 관한 일반적인 고려 사항은, 시간의 상대적으로 긴 기간들에 대한 DRAM 의 비가용성이 저장된 정보로의 액세스가 시스템에 의해 즉시 필요할 수도 있는 경우 바람직하지 않을 수도 있다는 것일 수도 있다.
도 3a 에 도시된 일 양태에서, 리프레시 커맨드 REF 는 예시적인 시나리오 (300) 에서 페이지 어드레스로 선택적으로 생성된 ACT-PRE 커맨드 쌍으로 치환될 수도 있다. 시스템 프로세서 또는 다른 제어 디바이스에 의해 예시적인 메모리 제어기 내에서 생성될 수도 있는 입력 신호 또는 커맨드 (313) 가 블록 (312) 에서 수신될 수도 있다. 블록 (312) 는 일부 양태들에서, 예를 들어 예시적인 메모리 제어기에 대한 커맨드 큐를 나타낼 수도 있다. 입력 신호 또는 커맨드 (313) 는 리프레시되는 페이지에 대한 페이지 어드레스를 포함할 수도 있다. 블록 (312) 은 커맨드의 그룹 (320) 을 유발하는 신호 또는 신호들의 시리즈 (314) 를 생성할 수도 있다. 커맨드들의 그룹 (320) 은 페이지 어드레스 (321), 활성화 (ACT) 신호 또는 커맨드, 및 프리차지 (PRE) 신호 또는 커맨드를 포함할 수도 있다. 커맨드들의 그룹 (320) 은 버스 접속 (131) 의 선택된 워드 라인 및 대응 페이지 (156) 가 리프레시를 위해 개별적으로 액세스될 수도 있도록 로우 어드레스 디코더 (136) 에 입력될 수도 있다. 따라서, 특정 페이지가 리프레시를 필요로 하는 것으로 식별되었을 때, 상술한 구성은 이롭게 선택된 페이지만이 리프레시되는 것을 허용할 수도 있다. 예를 들어, 메모리 내의 페이지들의 대다수가 리프레시를 필요로 하지 않는 경우, 절전이 실현될 수도 있고 메모리가 그 내부에 포함된 정보에 액세스하기 위해 이용가능하도록 계속할 수도 있다. 대안의 양태에서, DRAM 디바이스는 본 명세서에 기재된 양태들에 따라 선택적이거나 지능적인 리프레시를 위한 페이지 어드레스 또는 어드레스 범위를 포함하는 리프레시 커맨드를 프로세싱하는 능력을 포함하도록 수정될 수도 있다.
도 3a 의 수정된 리프레시 동작과 연관된 다양한 타이밍 신호들이 도 3b 에 도시되어 있다. 일 양태에서, 수정된 리프레시 커맨드 (REFPAGEm)(333) 가 리프레시가 요청되는 특정 페이지를 표시하는 PAGEm 을 위한 페이지 어드레스를 포함하여 발행될 수도 있다. 선택적으로 발행될 때, 리프레시 커맨드의 지속기간 ( TDURATION)(334) 은, 예를 들어 페이지들의 총 수의 비율로서 리프레시를 필요로 하는 페이지들의 수에 관한 리프레시 요건에 기초하여, 주어진 페이지 리프레시 간격 동안 발행되는 더 적은 리프레시 커맨드들을 초래할 수도 있다. 일 양태에서의 리프레시 커맨드는 페이지 (PAGEmADDR)(미도시) 의 어드레스와 함께 발행될 수도 있는 활성화 신호 (ACTPAGEm)(335) 및 프리차지 신호 (PREPAGEm)(336) 를 포함할 수도 있다. 이러한 방식으로, 리프레시 프로세스를 통한 제어는 페이지 리프레시들의 속도를 선택적으로 개선하고 에너지 효율을 개선하기 위해 메모리 제어기, 프로세서, 또는 다른 제어 디바이스 또는 로직에 의해 추월될 수도 있다. 예시된 양태에서, 간격 (337) 은 메모리 디바이스가 이용가능할 수도 있는 시간을 나타낼 수도 있고, 소정의 상황들 하에서 종래 방법들의 사용으로부터 유발되는 가용성 이상의 증가를 나타낼 수도 있다.
도 3c 의 그래프에 나타낸 바와 같이, 에너지 절약은 DRAM 사이즈의 비율로서 상대적으로 적은 리프레시를 필요로 하는, 특히 DRAM들에 대한 다양한 양태들을 구현하는 것에 의해 실현될 수도 있다. 종래 DRAM 리프레시 접근법은 리프레시 요건 비율에 관계없이 DRAM 리프레시에 대해 200 마이크로 줄 보다 약간 적은 에너지 레벨 340 을 필요로 할 수도 있다. 40% 리프레시 요건 (341) 약간 아래의 것 까지, 예를 들어 에너지 절약에 관한 상당한 이점들이 다양한 양태들에서 실현될 수도 있다. 예를 들어, 20% 리프레시 요건 비율에 대하여, 다양한 양태들에서 필요한 에너지는 종래 리프레시 접근법들에 대해 필요한 에너지의 거의 절반일 수도 있다. 에너지 절약의 중요성은 모바일 텔레커뮤니케이션 디바이스 상의 무선 트랜시버의 동작과 같은 다른 임계 동작들 동안 불필요한 배터리 방출을 방지하기 위해서 그리고 배터리 수명을 연장하기 위해서일 수도 있다. 도 3d 의 그래프에 추가로 나타낸 바와 같이, 시간 절약이 또한 다양한 양태들에서 실현될 수도 있다. 종래 DRAM 리프레시 접근법은 리프레시 요건 비율에 관계없이 DRAM 리프레시에 대해 약 1ms 의 시간 (350) 을 필요로 한다. 예를 들어, 40% 리프레시 요건 (351) 보다 약간 아래의 것 까지, 시간 절약에 관한 상당한 이점들이 다양한 양태들에서 실현될 수도 있다. 예를 들어, 또한 20% 리프레시 요건 비율에 대해, 다양한 양태들에서 필요한 시간은 종래 리프레시 접근법들에 대해 필요한 시간의 대략 절반일 것이다. 시간 절약의 중요성은 DRAM 이 액세스를 위해 이용가능하지 않는 시간의 양을 감소시키기 위해서 일 수도 있고, 또한 DRAM 이 액세스될 시간의 감소된 양에 기초한 에너지 절약에 대한 부차적인 효과를 가질 수도 있다. 약 20% 내지 약 40% 사이 이상과 같은 DRAM 의 상당한 비율이 리프레시를 필요로 하는 조건들에 대하여, 양태들에서의 지능적인 메모리 제어기는, 예컨대 ACT+PRE 커맨드 쌍 플러스 페이지 어드레스 대신 DRAM 에 대해 종래 REF 커맨드를 사용하여, 종래 리프레시 메커니즘을 사용하기로 결정할 수도 있다. 따라서, 메모리 제어기는 리프레시를 필요로 하는 DRAM 의 페이지들의 비율 또는 수와 같은 임계를 결정하고, 수 또는 비율이 임계를 초과하는지 여부에 기초하여 지능적으로 리프레시를 적용할 수도 있다. 지능적인 리프레시로부터 종래 리프레시 방법들로 스위칭하도록 판정이 이루어질 수도 있는 적한한 지점은 미리 구성될 수도 있거나, 동작 동안 수행되는 계산들에 또는 수집된 정보에 기초할 수도 있다. 대안의 양태에서, 예시적인 메모리 제어기와 연관된 커맨드 큐는, 임의의 ACT 커맨드들이 특정 페이지에 대한 커맨드 큐에서 계류 중이고 리프레시 간격 동안 실행되기 쉬운지 여부를 결정하기 위해 심사될 수도 있다. 그러한 커맨드들이 발견되면, 현재 리프레시 간격 동안 그 페이지에 대한 리프레시를 억제할지 여부의 판정이 이루어질 수 있다.
하나 이상의 페이지들을 포함하는 동적 메모리 디바이스에서 메모리 셀들의 페이지의 페이지 리프레시와 같은, 메모리 디바이스를 리프레시하는 방법을 도시하는 도 4 에서의 일 양태의 방법에서, 예를 들어 페이지 리프레시들은 페이지 액세스들을 추적하는 것에 기초하여 제어될 수도 있다. 방법 (400) 은 특정 페이지에 대한 리프레시 절차의 예시일 수도 있지만, 방법은 유사한 방식으로 모든 페이지들에 대해 적용될 수도 있다. 블록 (401) 에서, 페이지 리프레시 간격 (TREFj) 은 인덱스 "j" 의 페이에 대해 시작될 수도 있고, 또는 루핑 (looping) 인 경우, 페이지 리프레시 간격이 리셋될 수도 있다. 블록 (401) 에서, 페이지 리프레시 간격 (TREFj) 은 또한 필요하다면 리프레시를 필요로 하는 페이지들의 수 및 온도와 같은 팩터들을 고려하여 조정될 수도 있다. 페이지 리프레시 간격 (TREFj) 을 리셋하거나 조정하는 것은, 블록 (401) 에서, 각각의 페이지에 대한 각각의 리프레시 간격의 종료에서 그리고 시동에서 수행될 수도 있다. 블록 (402b) 에서 룩업 테이블과 관련되어 추가로 나타낸 것과 같이, 블록 (402a) 에서, 룩업 테이블 (LUT-R) 에서의 값과 같은 제 1 룩업 테이블에서의 제 1 값이 클리어될 수도 있다. 룩업 테이블을 클리어하는 것은, 그 값을 예를 들어 0 또는 페이지 리프레시 간격의 시작에서 초기 로직 조건에 대해 적절한 다른 로직 값으로 설정하거나 리셋하는 것을 수반한다. 결정 블록 (403) 에서, 제어기는 DRAM 이 정상 동작에 따라 동작하고 있는지 여부를 결정할 수도 있다. 본 개시물에서, "정상" 동작은 페이지 리프레시 간격 (TREFj) 동안 DRAM 의 동작을 지칭할 수도 있다. 페이지 리프레시 간격 동안 페이지들은 정상으로서 기록 및 판독을 위해 액세스될 수도 있고, 예를 들어, 페이지 리프레시 간격의 종료에 도달될 때, 리프레시 동작이 수행될 수도 있다. 개별 페이지 리프레시 간격 타이머들 또는 메인 타이머 레퍼런스는 각각의 페이지에 대한 리프레시와 연관된 양태들이 개별적으로 추적되고 핸들링되도록 동시에 작동하고 있을 수도 있다.
DRAM 이 정상 동작에 따라 동작하고 있을 때 (예를 들어, 결정 블록 (403) = "예"), 블록 (404a) 에서, 페이지 PAGEj=1 로의 페이지 액세스에 대하여 (예들 들어, 현재 인덱스는 1 이다), 룩업 테이블 (404b) 에서의 대응 위치는, 페이지 PAGEj=1 로의 액세스가 발생했고 리프레시가 요구되지 않는다는 것을 표시하는 1 로 설정될 수도 있다. 프로세스는 페이지 PAGEj=1 에 대한 페이지 리프레시 간격 동안 블록 (404a) 와 결정 블록 (403) 사이에서 순환할 수도 있다. DRAM 이 정상 동작에 따라 동작하고 있지 않을 때 (예를 들어, 결정 블록 (403) = "아니오"), 블록 (407) 에서, 페이지 PAGEj=1 에 대한 페이지 리프레시 간격 (TREFj) 의 종료를 표시할 수도 있다. 다른 페이지들에 대하여, 블록 (401), 블록 (402a), 결정 블록 (403) 및 다른 블록들은 블록 (405a 및 406) 에 도시된 바와 같이 개별 페이지들에 대해 수행되는 프로세싱 및 증가된 인덱스로 반복될 수도 있다. 예를 들어, DRAM 이 새로운 페이지에 대해 정상 동작에 따라 동작하고 있을 때 (예를 들어, 결정 블록 (403) = "예"), 블록 (405a) 에서, 페이지 PAGEj=2 로의 페이지 액세스에 대하여, 룩업 테이블 (405b) 에서의 대응 위치는 페이지 PAGEj=2 로의 액세스가 발생하였고 리프레시가 필요하지 않다는 것을 표시하는 1 로 설정될 수도 있다. 페이지 액세스가 주어진 페이지에 대해 발생했는지 여부를 결정하는 것은, 예를 들어 주어진 페이지로의 액세스 또는 페이지 내의 위치를 제어하는 하나의 명령 또는 다른 명령들의 시리즈와 접속하여 또는 이들로의 액세스 시, 룩업 테이블에서의 적절한 비트를 "1" 의 값으로 설정하는 로직의 동작 또는 명령에 따라, 예를 들어 프로세서, 제어기, 또는 다른 로직을 수반할 수도 있다.
블록 (407) 에서 페이지 리프레시 간격이 페이지에 대해 종료되었을 때, 블록 (408a) 에서 룩업 테이블은 PAGEj 에 대해 리프레시가 필요할 수도 있는지를 결정하기 위해 체크될 수도 있다. PAGEj 로의 액세스가 발생하지 않았을 경우, 룩업 테이블 값은 리프레시가 필요할 수도 있다는 것을 표시하는 0 의 상태를 유지하게 될 것이다. 예를 들어, 현재의 페이지 인덱스가 3 이라고 가정하면, 룩업 테이블 (408b) 은 PAGEj = 3 으로의 액세스가 발생하지 않았고 이에 따라 페이지가 리프레시를 필요로 할 수도 있다는 것을 나타낸다. 따라서, 블록 (409) 에서, PAGEj = 3 에 대한 페이지 어드레스를 포함하는 ACT-PRE 커맨드 쌍을 포함하는 리프레시 커맨드 시퀀스가 발행되거나 그렇지 않으면 생성될 수도 있고 메모리로 전송될 수도 있다. ACT-PRE 커맨드 쌍을 발행하는 것은, 커맨드 프로세싱을 담당하는, 메모리 제어기, 또는 다른 프로세서 또는 제어기로 신호들을 전송하는 것을 수반할 수도 있고, 또는 메모리 커맨드 디코더로 직접 ACT 및 PRE 커맨드들과 연관된 신호들의 인가를 수반할 수도 있다. 블록 (407), 블록 (408a) 및 블록 (409) 를 포함하는 절차 블록들의 그룹은 각각의 페이지에 대해 모든 페이지 리프레시 간격 또는 사이클을 발생하는 리프레시 프로세싱 (410) 을 포함할 수도 있다. 리프레시 프로세싱 (410) 동안, 블록 (401) 에서, 페이지 리프레시 간격은 필요하다면 리셋되고 재시작되거나 조정될 수도 있다. 블록 (401) 로부터 시작하는 전체 프로세스는 모든 페이지들이 액세스되거나 리프레시되었을 때까지 인덱스 "n" 까지 모든 인덱스들에 대해 반복될 수도 있다. 프로세스는 그 후 디바이스 또는 시스템의 동작 동안 연속적으로 순환할 수도 있다.
부가 기능을 제공하기 위한 일 양태의 방법 (500) 이 도 5a 에 나타나 있다. 부가 기능은 메모리 디바이스에서 각각의 페이지에 대한 제 1 값 및 제 2 값을 포함하는 페이지 룩업 테이블 당 2 비트에 의해 제공될 수도 있다. 본 명세서에서 상술한 바와 같이 페이지 액세스들을 추적하는 것에 부가하여, 본 양태는 예시적인 메모리 제어기 또는 다른 제어 디바이스 또는 로직이 관련된 메모리 페이지에 유효 데이터가 존재할 수도 있는지 여부를 추적하는 것을 허용할 수도 있다. 시스템의 시동 (예를 들어, 초기화 또는 부팅) 시, 블록 (501) 에서, 제 2 룩업 테이블 (LUT-D) 에서의 제 2 값이 블록 (502a) 에서 클리어될 수도 있다. 블록 (502b) 에서, 제 1 룩업 테이블 (LUT-R) 에서의 값이 또한 클리어될 수도 있고, 인덱스가 초기화되거나 증가되며, 페이지 리프레시 간격 타이머가 시작되거나 리셋될 수도 있다. 페이지 리프레시 간격 (TREFj) 은 또한 블록 (502b) 에서, 리프레시를 필요로 하는 페이지들의 수 및 온도와 같은 팩터들을 고려하여, 필요하다면 조정될 수도 있다. 블록 (502c) 에서 룩업 테이블들의 상태의 일 예는 프로세싱에 있어서 이러한 스테이지에서 모든 값들이 0 이라는 것을 나타낸다. 결정 블록 (503) 에서, 제어기는 DRAM 이 정상 동작에 따라 동작하고 있는지 여부를 결정할 수도 있다. 기입 동작에 대한 PAGEj = 1 (예를 들어, 현재 인덱스가 1 이다) 로의 페이지 액세스에 대하여, DRAM 이 정상 동작에 따라 동작하고 있을 때 (예를 들어, 결정 블록 (503) = "예"), 또는 기입 동작이 이전에 수행되었고 페이지가 클리어되지 않았을 때, 블록 (504a) 에서, 제 2 룩업 테이블에서의 대응 위치는 유효 데이터가 PAGEj=1 에 존재할 수도 있는 것을 표시하는 1 의 값으로 설정될 수도 있다. PAGEj=1 로의 페이지 액세스는 또한 블록 (504b) 에서, 액세스에 기초하여, 페이지가 리프레시를 필요로 하지 않는 것을 표시하기 위해서, 제 1 룩업 테이블에서의 대응 위치가 1 의 값으로 설정되게 할 수도 있다. 블록 (504c) 에서 룩업 테이블들의 상태의 일 예는, PAGEj=1 에 대한 대응 값들의 양자 모두가 페이지가 액세스되었고 유효 데이터를 포함하는 표시하는 1 의 값으로 설정되는 것을 나타낸다.
DRAM 이 정상 동작에 따라 동작하고 있지 않을 때 (예를 들어, 결정 블록 (503) = "아니오"), 블록 (505) 에서 페이지 PAGEj=1 에 대한 페이지 리프레시 간격 (TREFj) 의 종료를 표시할 수도 있다. 결정 블록 (506a) 에서, 제어기는 현재 페이지에 대하여 룩업 테이블 값들이 페이지가 리프레시를 필요로 하고 유효 데이터를 포함하는 것을 표시하는, 제 2 룩업 테이블에 대해 "0" 이고 제 2 룩업 테이블에 대해 "1" 인지 여부를 결정할 수도 있다. 제 1 및 제 2 룩업 테이블들에 대한 값들이 각각 "0" 및 "1" 일 때 (예를 들어, 결정 블록 (506a) = "예"), 현재 페이지에 대한 페이지 어드레스를 포함하는 상술한 ACT-PRE 커맨드 쌍을 구성하는 리프레시 커맨드가 블록 (507a) 에서 발행될 수도 있다. 블록 (507b) 에서 룩업 테이블들의 상태의 일 예는, 현재 페이지가 리프레시를 필요로 하고 유효 데이터를 포함하는 것을 각각 표시하는 "0" 및 "1" 로 PAGEj=1 에 대한 대응 값들이 설정되는 것을 나타낸다. 제 1 및 제 2 룩업 테이블들에 대한 값들이 각각 "0" 및 "1" 이 아닐 때 (예를 들어, 결정 블록 (506a) = "아니오"), 프로세싱은 블록 (502b) 로 리턴할 수도 있으며, 블록 (502b) 에서 제 2 룩업 테이블은 클리어될 수도 있고, 증가된 페이지 인덱스가 적절히 설정되거나 리셋되며, 페이지 리프레시 간격 타이머가 적절히 시작되거나 리셋될 수도 있다. 블록 (506b) 에서 룩업 테이블들의 상태의 일 예는, 양자의 값들 모두가 "1" 의 값을 유지하고, 이에 따라 리프레시가 필요하지 않을 수도 있는 것을 나타낸다.
룩업 테이블 비트들의 다른 값들에 대하여, 상이한 추론들은 유효 데이터를 표시하는 비트의 상태에 의존하여 이루어질 수도 있다. 예를 들어, 시스템에서 부팅 또는 시동과 같은 초기화 후에, 모든 룩업 테이블 값은 "0" 의 값으로 설정되어야 한다. 하지만, 동작이 시작한 후에, 제 2 룩업 테이블에서의 "0" 값은 대응 페이지에 대한 데이터가 무효하다는 것을 표시하게 된다. 제 2 룩업 테이블에서의 "0" 의 값은 제 1 룩업 테이블에서의 임의의 값을 논리적으로 의미없는 것으로 만드는데, 이는 무효 컨텐츠들을 갖거나 또한 액세스되었거나, 또한 액세스되지 않았고 리프레시를 필요로 하기 위해 페이지에 대해 로직으로 일치하지 않기 때문이다. 페이지 룩업 테이블 또는 테이블들 당 2 개의 비트에서 가능한 조건들을 나타내는 진리표가 [표 1] 에 나타나 있다.
Figure 112015121736099-pct00001
이에 따라, 일 양태에서, 제 2 룩업 테이블에서 "0" 으로 나타낸 정의되지 은 또는 "무효" 조건은 "무정의 (don't care)" 값으로서 제 1 룩업 테이블의 값을 만들고, 그 조건은 대안의 또는 부가 의미를 나타내고 부가 기능을 제공하기 위해 사용될 수도 있다. 새로운 조건은 표 2 에 나타낼 수도 있다.
Figure 112015121736099-pct00002
도 5a 에서, 정상 DRAM 동작들 (예를 들어, 결정 블록 (503) = "예") 동안, 도 5b 에 나타낸 바와 같이, 부가, 옵션 또는 대안의 프로세싱이 대안의 B 로서 행해질 수도 있다. 페이지 인덱스가 3 이라고 가정하면, 블록 (508a) 에서, PAGEj=3 에 대해 모두 0 인 유효 데이터 값들의 기입은 제 2 룩업 테이블로 "0" 의 값이 기입되는 것을 초래할 수도 있다. 블록 (508b) 에서 룩업 테이블들의 상태의 일 예는, 제 2 룩업 테이블에서의 "0" 값이 제 1 룩업 테이블에서 리프레시 비트의 상태에 대해 "무정의" 조건을 생성하는 것을 나타낸다. 따라서, 페이지가 액세스되었는지 그리고 정상적으로 리프레시를 필요로 하게 되는지 여부에 관계없이, 모두 0 으로 이루어진 유효 데이터가 페이지에 기입될 때 (예를 들어, 제 2 룩업 테이블 값 = 0), 페이지에 대한 리프레시를 억제하거나 또는 그렇지 않으면 우회하는 것을 가능하게 할 수도 있는데, 이는 연관된 페이지 셀들에 대한 0 전하 값이 리프레시를 필요로 하지 않을 수도 있기 때문이다. 모두 0 인 조건은 또한 메모리 컨텐츠로의 직접 액세스를 억제하거나 또는 그렇지 않으면 우회하기 위해 이롭게 사용될 수도 있다.
결정 블록 (509) 에서, 제 2 룩업 테이블 값이 "0" 으로 설정될 수도 있는 페이지 PAGEj=3 에 대하여 (예를 들어, 결정 블록 (509) = "예"), 메모리 디바이스에서의 페이지로의 판독 액세스는, 예를 들어 룩업 테이블의 컨텐츠들, 특히 제 2 룩업 테이블 값 또는 대응하는 단일 룩업 테이블 값을 참조함으로써, 페이지에서의 임의의 컨텐츠들을 판독하는 것과 연관된 판독 요청들에 응답하여 억제될 수도 있다. 메모리 제어기 또는 디바이스는, 실제로 물리 메모리 디바이스에 액세스하지 않으면서 블록 (510) 에서 판독 요청에 응답하여 하나 이상의 0 을, 예를 들어, 요청 프로세스, 모듈 또는 디바이스로 리턴하는 것에 의해 대신 판독 요청을 억제할 수도 있다.
유사하게, 메모리 디바이스로의 기입 액세스는 페이지 내에서 셀들로의 기입과 연관된 기입 요청에 응답하여 억제될 수도 있다. 메모리 제어기 또는 디바이스는 블록 (511) 에서, 예를 들어 기입 동작이 성공적으로 수행되었다는 성공적인 기입 동작의 표시를 리턴하는 것에 의해 대신 기입 액세스를 억제할 수도 있다. 리턴된 표시는, 예를 들어 기입 요청을 개시하는 프로세스, 모듈 또는 디바이스에 전송되거나 또는 그렇지 않으면 통신될 수도 있다. 또한, 기입은 할당 동작 (예를 들어, C 언어 함수, malloc(), alloc(), realloc(), free() …) 동안과 같은, 메모리의 페이지를 클리어할 때 억제되거나 회피될 수도 있다. 이것은, 예를 들어 룩업 테이블의 컨텐츠들, 그리고 특히 제 2 룩업 테이블 값 또는 대응 단일 룩업 테이블 값을 참조하는 것에 의해 달성될 수도 있다. 메모리 셀들은 할당에 구체적으로 기입되거나 이를 위해 클리어될 필요가 없고, 클리어는 예를 들어 블록 (512) 에서 클리어 동작이 성공적으로 수행되었다는 성공적인 클리어 동작의 표시를 리턴하는 것에 의해 억제될 수도 있다. 리턴된 표시는 예를 들어 기입 요청을 개시하는 프로세스, 모듈 또는 디바이스에 전송되거나 그렇지 않으면 통신될 수도 있다. 제 2 룩업 테이블을 "0" 으로 설정하는 것은 또한 블록 (513) 에서 리프레시를 억제하기 위해 사용될 수도 있는데, 이는 페이지에 대한 "모두 0" 조건이 리프레시를 필요로 하지 않기 때문이다. 대안의 양태에서, 페이지의 리프레시 조건을 참조하지 않으면서 위에서 서술된 다양한 절차들을 수행하기 위해서 페이지가 모두 0 을 포함하는 것을 예를 들어 "0" 조건에 의해 표시하는 각각의 페이지에 대해 유지될 수도 있다.
따라서, 메모리 디바이스의 부분들로의 실제 액세스는 "모두 0" 비트 조건의 상태에 의해 관리될 수도 있다. 그러한 모두 0 으로 이루어진 유효 데이터를 포함하는 DRAM 페이지들에 대한 액세스 요청들에 응답하여 메모리 판독 및 기입 동작들을 억제하거나 우회하는 것, 그리고 그러한 페이지들에 대한 리프레시들을 억제하는 것은 이롭게 액세스 시간을 개선하고, 전력을 보존하며 배터리 수명을 연장시킬 수도 있다.
본 명세서에 기재된 다양한 양태들은 다양한 모바일 컴퓨팅 디바이스들 (예를 들어, 스마트폰들, 피처 폰들 등), 도 6 에 도시되는 예 중 어느 것에서 구현될 수도 있다. 예를 들어, 모바일 컴퓨팅 디바이스 (600) 는 내부 메모리 (602) 에 커플링된 프로세서 (601) 를 포함할 수도 있다. 내부 메모리 (602) 는 휘발성 또는 비휘발성 메모리일 수도 있고, 또한 보안 및/또는 암호화 메모리, 또는 비보안 및/또는 비암호화 메모리, 또는 그 임의의 조합일 수도 있다. 프로세서 (601) 는 또한 저항 감지 터치 스크린, 용량 감지 터치 스크린, 적외선 감지 터치 터치 스크린 등과 같은, 터치 스크린 디스플레이 (606) 에 커플링될 수도 있다. 하지만, 모바일 컴퓨팅 디바이스 (600) 의 디스플레이가 터치 스크린 능력을 가질 필요는 없다. 모바일 컴퓨팅 디바이스 (600) 는 본 명세서에 기재된 바와 같이 무선 신호들을 전송하고 수신하기 위해 안테나 (608) 및 하나 이상의 짧은 범위 무선 신호 트랜시버들 (618)(예를 들어, Peanut, Bluetooth®, Zigbee®, RF 라디오) 을 가질 수도 있다. 트랜시버 (618) 및 안테나 (608) 는 다양한 무선 송신 프로토콜 스택들/인터페이스들을 구현하기 위해 위에서 언급된 회로와 함께 사용될 수도 있다. 모바일 컴퓨팅 디바이스 (600) 는 셀룰러 네트워크를 통한 통신을 가능하게 하는 셀룰러 네트워크 무선 모뎀 칩 (620) 을 포함할 수도 있다. 모바일 컴퓨팅 디바이스 (600) 는 또한 사용자 입력들을 수신하기 위한 물리적 버튼들 (612a 및 612b) 을 포함할 수도 있다.
개인용 컴퓨팅 디바이스들을 포함하는 컴퓨팅 디바이스들의 다른 형태들이 다양한 양태들을 구현하기 위해 사용될 수도 있다. 그러한 컴퓨팅 디바이스들은 통상적으로 일 예의 랩탑 컴퓨터 디바이스 (700) 를 도시하는 도 7 에 도시된 컴포넌트들을 포함한다. 많은 랩탑 컴퓨터들은 컴퓨터의 포인팅 디바이스로서 작용하는 터치 패드 터치면 (714) 을 포함하고, 이로써 터치 스크린 디스플레이가 장착된 모바일 컴퓨팅 디바이스들 상에서 구현되고 위에서 기재된 것과 유사한 드래그, 스크롤, 및 플리크 제스처들을 수신할 수도 있다. 그러한 랩탑 컴퓨터 (700) 는 일반적으로 휘발성 내부 메모리 (702) 및 대용량 비휘발성 메모리, 예컨대 디스크 드라이브 (706) 에 커플링된 프로세서 (701) 를 포함한다. 랩탑 컴퓨터 (700) 는 또한 프로세서 (701) 에 커플링된 컴팩트 디스크 (CD) 및/또는 DVD 드라이브 (708) 를 포함할 수도 있다. 랩탑 컴퓨터 디바이스 (700) 는 또한 네트워크에 프로세서 (701) 를 커플링하기 위한 네트워크 접속 회로와 같은, 데이터 접속들을 확립하거나 외부 메모리 디바이스들을 수신하기 위해 프로세서 (701) 에 커플링된 다수의 커넥터 포트들 (710) 를 포함할 수도 있다. 랩탑 컴퓨터 디바이스 (700) 는 본 명세서에 기재된 무선 신호들을 전송하고 수신하기 위해 안테나들 (720) 및 하나 이상의 짧은 범위 무선 신호 트랜시버들 (718)(예를 들어, Peanut®, Bluetooth®, Zigbee®, RF 라디오) 을 가질 수도 있다. 트랜시버들 (718) 및 안테나들 (720) 은 다양한 무선 송신 프로토콜 스택들/인터페이스들을 구현하기 위해 위에서 언급된 회로와 함께 사용될 수도 있다. 랩탑 또는 노트북 구성에 있어서, 컴퓨터 하우징은 프로세서 (701) 에 모두 커플링된 터치 패드 (714), 키보드 (712), 및 디스플레이 (716) 를 포함한다. 컴퓨팅 디바이스의 다른 구성들은 잘 알려진 바와 같이 (예를 들어, USB 입력을 통해) 프로세서에 커플링된 컴퓨터 마우스 또는 트랙볼을 포함할 수도 있으며, 이는 또한 다양한 양태들과 협력하여 사용될 수도 있다.
프로세서들 (601 및 701) 은 상술한 다양한 양태들의 기능들을 포함하는 다양한 기능들을 수행하기 위해 소프트웨어 명령들 (어플리케이션들) 에 의해 구성될 수도 있는 임의의 프로그램가능 마이크로프로세서, 마이크로컴퓨터 또는 다중 프로세서 칩 또는 칩들일 수도 있다. 다양한 디바이스들에서, 다른 어플리케이션들을 작동하는데 전용인 하나의 프로세서 및 무선 통신 기능들에 전용인 하나의 프로세서와 같은, 다중 프로세서들이 제공될 수도 있다. 통상적으로, 소프트웨어 어플리케이션들은 프로세서 (601 및 701) 에 액세스되고 로딩되기 전에 내부 메모리 (602 및 702) 에 저장될 수도 있다. 프로세서들 (601 및 701) 은 어플리케이션 소프트웨어 명령들을 저장하기에 충분한 내부 메모리를 포함할 수도 있다. 많은 디바이스들에서 플래시 메모리와 같은 휘발성 또는 비휘발성 메모리, 또는 양자의 조합일 수도 있다. 이러한 기재의 목적을 위해, 메모리에 대한 일반적인 참조는 프로세서들 (601 및 701) 내에서 다양한 디바이스들 및 메모리에 플러그되는 내부 메모리 또는 탈착가능 메모리를 포함하는 프로세서들 (601 및 701) 에 의해 액세스가능한 메모리를 지칭한다.
설명에서 및 청구항들에서는 2 개의 룩업 테이블들 (즉, 제 1 룩업 테이블 및 제 2 룩업 테이블) 의 참조가 이루어지지만, 그러한 참조들은 2 개의 컬럼들 또는 필드들과 단일 결합된 룩업 테이블 및 2 개의 별도의 룩업 테이블들의 양자 모두를 포괄한다. 따라서, 제 1 및 제 2 룩업 테이블들은, 페이지가 유효 데이터를 포함하는지 여부를 표시하는 제 1 값 및 페이지가 액세스되었는지 (즉, 판독 또는 기입 동작에 의해) 또는 그렇지 않으면 리프레시를 필요로 하지 않는지 여부를 표시하는 제 2 값과 메모리 페이지 수 또는 어드레스 범위를 연관시키는 단일 데이터 구조로서 구현될 수도 있다. 따라서, 청구항들에서의 제 1 및 제 2 룩업 테이블들에 대한 언급은 청구항들의 범위를 2 개의 별도의 테이블들에 제한하려는 것으로 의도되지 않는다.
앞서 언급한 방법 기재들 및 프로세스 플로우 다이어그램들은 단지 예시적인 예들로서만 제공되며 다양한 양태들의 단계들이 제시된 순서로 수행되어야 하는 것을 요구하거나 함축하려는 것으로 의도되지 않는다. 당업자에 의해 이해될 바와 같이, 앞서 언급한 양태들에서의 단계들의 순서는 임의의 순서로 수행될 수도 있다. "그 후에, "그 후", "다음" 등과 같은 단어들은 단계들의 순서를 제한하려는 것으로 의도되지 않는다: 이들 단어들은 방법들의 기재를 통해 독자를 가이드하기 위해 단순히 사용된다. 또한, 예를 들어 관사들 "a", "an", 또는 "the" 를 사용한 단수로의 청구항 엘리먼트들에 대한 임의의 지칭은 엘리먼트를 단수로 제한하는 것으로 해석되지 않아야 한다.
본 명세서에 개시된 양태들과 관련하여 기재되는 다양한 예시적인 로직 블록들, 모듈들, 회로들 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어 또는 양자의 조합으로서 구현될 수도 있다. 이러한 하드웨어 및 소프트웨어의 상호 교환성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들은 그 기능에 관하여 일반적으로 위에서 기재되었다. 그러한 기능이 하드웨어 또는 소프트웨어로서 구현되는지 여부는 전체 시스템에 부과된 특정 어플리케이션 및 설계 제약들에 의존한다. 당업자는 각각의 특정 어플리케이션에 대해 다양한 방식들로 기재된 기능을 구현할 수도 있지만, 그러한 구현 판정들이 본 발명의 범위로부터 벗어나는 것을 야기하는 것으로 해석되지 않아야 한다.
본 명세서에 개시된 양태들과 관련하여 기재되는 다양한 예시적인 로직들, 로직 블록들, 모듈들 및 회로들을 구현하기 위해 사용되는 하드웨어는 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적 회로 (ASIC), 필드 프로그램가능 게이트 어레이 (FPGA) 또는 다른 프로그램가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들 또는 본 명세서에 기재된 기능들을 수행하도록 설계된 그 임의의 조합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 협력하는 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다. 대안으로, 일부 단계들 또는 방법들은 주어진 기능에 특정되는 회로에 의해 수행될 수도 있다.
하나 이상의 예시적인 양태들에서, 기재된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 그 임의의 조합에서 구현될 수도 있다. 소프트웨어에서 구현되는 경우, 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 송신될 수도 있다. 본 명세서에 개시된 방법 또는 알고리즘의 동작들은 비일시적 컴퓨터 판독가능 저장 매체 상에 저장될 수도 있는 프로세서 실행가능 소프트웨어 모듈에서 실시될 수도 있다, 비일시적 컴퓨터 판독가능 저장 매체는 컴퓨터에 의해 액세스될 수도 있는 임의의 가용 매체들일 수도 있다. 한정이 아닌 예로써, 그러한 비일시적 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 광학 디스크 스토리지, 자기 디스크 스토리지, 또는 다른 자기 스토리지 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하기 위해 사용될 수도 있고 컴퓨터에 의해 액세스될 수도 있는 임의의 다른 매체를 포함할 수도 있다. 본 명세서에서 사용된 바와 같이, 디스크 (disk) 및 (disc) 는, 컴팩 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크, 및 블루레이 디스크를 포함하고, 여기서 디스크들 (disks) 은 보통 데이터를 자기적으로 재생하는 한편, 디스크들 (discs) 은 데이터를 레이저에 의해 광학적으로 재생한다. 위의 조합들은 또한 비일시적 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다. 부가적으로, 방법 또는 알고리즘의 동작들은 컴퓨터 프로그램 제품에 통합될 수도 있는, 비일시적 머신 판독가능 매체 및/또는 컴퓨터 판독가능 매체 상에 코드들 및/또는 명령들의 세트 또는 이들 중 하나 또는 임의의 조합으로서 상주할 수도 있다.
개시된 양태들의 선행 기재는 당업자가 본 발명을 제작하거나 사용하는 것을 가능하게 하기 위해 제공된다. 이들 양태들에 대한 다양한 수정들은 당업자에게 쉽게 명백하게 될 것이고, 본 명세서에 정의된 일반적인 원리들은 발명의 사상 또는 범위로부터 벗어나지 않으면서 다른 양태들에 적용될 수도 있다. 따라서, 본 발명은 본 명세서에 나타낸 양태들에 제한되는 것으로 의도되는 것이 아니라 다음의 청구항들 및 본 명세서에 개시된 원리들 및 신규 피처들과 일치하는 최광 범위에 부합되는 것이다.

Claims (48)

  1. 동적 메모리 디바이스 (120) 를 리프레시하는 방법으로서,
    페이지가 모두 0 인 유효 데이터를 포함하는 때를 표시하기 위해 상기 동적 메모리 디바이스 (120) 에서의 메모리 셀들의 상기 페이지와 연관된 제 1 룩업 테이블에서의 제 1 값을 설정하는 단계;
    상기 제 1 룩업 테이블에서의 연관된 제 1 값이 상기 페이지가 모두 0 인 유효 데이터를 포함한다고 표시하는 메모리 셀들의 페이지들의 리프레시를 억제하도록 페이지 리프레시 간격에 따라 수행되는 페이지 리프레시들을 제어하는 단계;
    판독 또는 기입 액세스가 메모리 셀들의 대응 페이지에서 발생했다고 표시하기 위해 제 2 룩업 테이블에서의 제 2 값을 설정하는 단계;
    상기 제 2 룩업 테이블에서의 연관된 제 2 값은 상기 액세스가 발생했다고 표시하고 상기 제 1 룩업 테이블에서의 연관된 제 1 값은 상기 페이지가 적어도 일부는 0 이 아닌 유효 데이터를 포함한다고 표시하는, 메모리 셀들의 페이지들을 페이지 리프레시하는 것을 억제하도록 상기 페이지 리프레시 간격에 따라 수행되는 페이지 리프레시들을 제어하는 단계; 및
    각 페이지에 대한 각 리프레시 간격의 시작시 및 종료시에, 상기 페이지 리프레시 간격을 조정하는 단계를 포함하는, 동적 메모리 디바이스를 리프레시하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 룩업 테이블에서의 상기 제 1 값이 상기 메모리 셀들의 페이지가 모두 0 인 유효 데이터를 포함한다고 표시할 때 판독 요청과 연관된 메모리 셀들의 페이지로의 액세스를 억제하는 단계; 및
    상기 판독 요청에 응답하여 하나 이상의 0 을 리턴하는 단계를 더 포함하는, 동적 메모리 디바이스를 리프레시하는 방법.
  3. 제 1 항에 있어서,
    상기 제 1 룩업 테이블에서의 상기 제 1 값이 상기 메모리 셀들의 페이지가 모두 0 인 유효 데이터를 포함하고 기입 값이 상기 페이지에 기입되는 하나 이상의 0 을 포함한다고 표시할 때, 기입 요청과 연관된 메모리 셀들의 페이지로의 액세스를 억제하는 단계; 및
    상기 기입 요청에 응답하여 성공적인 기입 동작의 표시를 리턴하는 단계를 더 포함하는, 동적 메모리 디바이스를 리프레시하는 방법.
  4. 제 1 항에 있어서,
    상기 제 1 룩업 테이블에서의 상기 제 1 값이 상기 메모리 셀들의 페이지가 모두 0 인 유효 데이터를 포함한다고 표시할 때, 클리어 요청과 연관된 메모리 셀들의 페이지로의 액세스를 억제하는 단계; 및
    상기 클리어 요청에 응답하여 성공적인 클리어 동작의 표시를 리턴하는 단계를 더 포함하는, 동적 메모리 디바이스를 리프레시하는 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 동적 메모리 디바이스 (120) 는 동적 랜덤 액세스 메모리 디바이스를 포함하는, 동적 메모리 디바이스를 리프레시하는 방법.
  7. 제 1 항에 있어서,
    상기 제 1 룩업 테이블에서의 값들을 사용하여 모두 0 은 아닌 유효 데이터를 포함하는 상기 동적 메모리 디바이스 (120) 의 페이지들의 수를 결정하는 단계; 및
    상기 동적 메모리 디바이스 (120) 의 온도 및 모두 0 은 아닌 유효 데이터를 포함하는 상기 동적 메모리 디바이스 (120) 의 페이지들의 수에 기초하여 상기 페이지 리프레시 간격을 조정하는 단계를 더 포함하는, 동적 메모리 디바이스를 리프레시하는 방법.
  8. 제 1 항 내지 제 4 항 및 제 6 항 내지 제 7 항 중 어느 한 항에 기재된 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 프로그램이 저장된 컴퓨터 판독가능 저장 매체.
  9. 컴퓨팅 디바이스 (600) 로서,
    페이지가 모두 0 인 유효 데이터를 포함하는 때를 표시하기 위해 동적 메모리에서의 메모리 셀들의 상기 페이지와 연관된 제 1 룩업 테이블에서의 제 1 값을 설정하는 수단;
    상기 제 1 룩업 테이블에서의 연관된 제 1 값이 상기 페이지가 모두 0 인 유효 데이터를 포함한다고 표시하는 메모리 셀들의 페이지들의 리프레시를 억제하도록 페이지 리프레시 간격에 따라 수행되는 페이지 리프레시들을 제어하는 수단;
    판독 또는 기입 액세스가 메모리 셀들의 대응 페이지에서 발생했다고 표시하기 위해 제 2 룩업 테이블에서의 제 2 값을 설정하는 수단;
    상기 제 2 룩업 테이블에서의 연관된 제 2 값은 상기 액세스가 발생했다고 표시하고 상기 제 1 룩업 테이블에서의 연관된 제 1 값은 상기 페이지가 적어도 일부는 0 이 아닌 유효 데이터를 포함한다고 표시하는, 메모리 셀들의 페이지들을 페이지 리프레시 하는 것을 억제하도록 상기 페이지 리프레시 간격에 따라 수행되는 페이지 리프레시들을 제어하는 수단; 및
    각 페이지에 대한 각 리프레시 간격의 시작시 및 종료시에, 상기 페이지 리프레시 간격을 조정하는 수단을 포함하는, 컴퓨팅 디바이스.
  10. 제 9 항에 있어서,
    상기 제 1 룩업 테이블에서의 상기 제 1 값이 상기 메모리 셀들의 페이지가 모두 0 인 유효 데이터를 포함한다고 표시할 때 판독 요청과 연관된 메모리 셀들의 페이지로의 액세스를 억제하는 수단; 및
    상기 판독 요청에 응답하여 하나 이상의 0 을 리턴하는 수단을 더 포함하는, 컴퓨팅 디바이스.
  11. 제 9 항에 있어서,
    상기 제 1 룩업 테이블에서의 상기 제 1 값이 상기 메모리 셀들의 페이지가 모두 0 인 유효 데이터를 포함하고 기입 값이 상기 페이지에 기입되는 하나 이상의 0 을 포함한다고 표시할 때, 기입 요청과 연관된 메모리 셀들의 페이지로의 액세스를 억제하는 수단; 및
    상기 기입 요청에 응답하여 성공적인 기입 동작의 표시를 리턴하는 수단을 더 포함하는, 컴퓨팅 디바이스.
  12. 제 9 항에 있어서,
    상기 제 1 룩업 테이블에서의 상기 제 1 값이 상기 메모리 셀들의 페이지가 모두 0 인 유효 데이터를 포함한다고 표시할 때, 클리어 요청과 연관된 메모리 셀들의 페이지로의 액세스를 억제하는 수단; 및
    상기 클리어 요청에 응답하여 성공적인 클리어 동작의 표시를 리턴하는 수단을 더 포함하는, 컴퓨팅 디바이스.
  13. 삭제
  14. 제 9 항에 있어서,
    상기 동적 메모리는 동적 랜덤 액세스 동적 메모리를 포함하는, 컴퓨팅 디바이스.
  15. 제 9 항에 있어서,
    상기 제 1 룩업 테이블에서의 값들을 사용하여 모두 0 은 아닌 유효 데이터를 포함하는 상기 동적 메모리의 페이지들의 수를 결정하는 수단; 및
    상기 동적 메모리의 온도 및 모두 0 은 아닌 유효 데이터를 포함하는 상기 동적 메모리의 페이지들의 수에 기초하여 상기 페이지 리프레시 간격을 조정하는 수단을 더 포함하는, 컴퓨팅 디바이스.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
KR1020157035316A 2013-05-14 2014-05-09 동적 랜덤 액세스 메모리의 스마트 리프레시를 위한 방법들 및 시스템들 KR101834625B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/893,670 US9336855B2 (en) 2013-05-14 2013-05-14 Methods and systems for smart refresh of dynamic random access memory
US13/893,670 2013-05-14
PCT/US2014/037525 WO2014186229A1 (en) 2013-05-14 2014-05-09 Methods and systems for smart refresh of dynamic random access memory

Publications (2)

Publication Number Publication Date
KR20160010518A KR20160010518A (ko) 2016-01-27
KR101834625B1 true KR101834625B1 (ko) 2018-04-13

Family

ID=50842406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035316A KR101834625B1 (ko) 2013-05-14 2014-05-09 동적 랜덤 액세스 메모리의 스마트 리프레시를 위한 방법들 및 시스템들

Country Status (7)

Country Link
US (1) US9336855B2 (ko)
EP (1) EP2997576B1 (ko)
JP (1) JP6178499B2 (ko)
KR (1) KR101834625B1 (ko)
CN (1) CN105229743B (ko)
TW (1) TWI525618B (ko)
WO (1) WO2014186229A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183155A1 (ja) * 2012-06-07 2013-12-12 富士通株式会社 選択的にメモリのリフレッシュを行う制御装置
US9355689B2 (en) * 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period
US9626331B2 (en) * 2013-11-01 2017-04-18 International Business Machines Corporation Storage device control
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
KR102384344B1 (ko) 2015-06-03 2022-04-07 삼성전자주식회사 모바일 장치 및 모바일 장치의 동작 방법
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9972375B2 (en) * 2016-04-15 2018-05-15 Via Alliance Semiconductor Co., Ltd. Sanitize-aware DRAM controller
US10199115B2 (en) * 2016-06-20 2019-02-05 Qualcomm Incorporated Managing refresh for flash memory
TWI639920B (zh) 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法
US10644004B2 (en) * 2018-02-13 2020-05-05 Advanced Micro Devices, Inc. Utilizing capacitors integrated with memory devices for charge detection to determine DRAM refresh
US10878880B2 (en) 2018-09-20 2020-12-29 Qualcomm Incorporated Selective volatile memory refresh via memory-side data valid indication
TWI671632B (zh) 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法
CN111857560B (zh) * 2019-04-30 2024-06-28 伊姆西Ip控股有限责任公司 用于管理数据的方法、设备和计算机程序产品
KR20210045225A (ko) 2019-10-16 2021-04-26 삼성전자주식회사 뉴럴 네트워크에서 연산을 수행하는 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134484A (ja) * 1999-11-01 2001-05-18 Canon Aptex Inc メモリ制御方法および装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006468A (en) * 1973-08-06 1977-02-01 Honeywell Information Systems, Inc. Dynamic memory initializing apparatus
CN85101754B (zh) * 1985-04-01 1988-07-13 株式会社日立制作所 计算机存储器之刷新电路
JPH01146195A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH01224851A (ja) * 1988-03-03 1989-09-07 Nec Corp データ処理装置
US5469559A (en) * 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
JPH09282873A (ja) 1996-04-08 1997-10-31 Ricoh Co Ltd メモリ装置
US6230235B1 (en) * 1996-08-08 2001-05-08 Apache Systems, Inc. Address lookup DRAM aging
US5890198A (en) * 1996-10-22 1999-03-30 Micron Technology, Inc. Intelligent refresh controller for dynamic memory devices
JP4246812B2 (ja) * 1997-06-12 2009-04-02 パナソニック株式会社 半導体回路及びその制御方法
US6094705A (en) * 1999-03-10 2000-07-25 Picoturbo, Inc. Method and system for selective DRAM refresh to reduce power consumption
US6385113B1 (en) * 1999-04-30 2002-05-07 Madrone Solutions, Inc Method for operating an integrated circuit having a sleep mode
US6650586B1 (en) * 2000-06-28 2003-11-18 Intel Corporation Circuit and system for DRAM refresh with scoreboard methodology
JP4700223B2 (ja) * 2001-05-18 2011-06-15 株式会社バッファロー Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
JP2002352579A (ja) 2001-05-25 2002-12-06 Sony Corp 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム
US6785793B2 (en) * 2001-09-27 2004-08-31 Intel Corporation Method and apparatus for memory access scheduling to reduce memory access latency
US6741515B2 (en) * 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US6842821B2 (en) * 2002-12-02 2005-01-11 Lsi Logic Corporation DDR SDRAM memory controller with multiple dependency request architecture and intelligent requestor interface
CN100487816C (zh) * 2003-04-23 2009-05-13 富士通微电子株式会社 半导体存储装置及其刷新方法
KR100541824B1 (ko) 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
CN101036179A (zh) * 2004-10-04 2007-09-12 皇家飞利浦电子股份有限公司 用于显示器驱动器的过驱动技术
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7711897B1 (en) * 2005-06-10 2010-05-04 American Megatrends, Inc. Method, system, apparatus, and computer-readable medium for improving disk array performance
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
CN100410949C (zh) * 2006-09-20 2008-08-13 华为技术有限公司 数据库系统及管理数据库数据的方法
TWI367486B (en) * 2007-12-25 2012-07-01 Ind Tech Res Inst Memory device and refresh method thereof
US8095725B2 (en) * 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
US9116634B2 (en) * 2011-06-10 2015-08-25 International Business Machines Corporation Configure storage class memory command
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
WO2013183155A1 (ja) * 2012-06-07 2013-12-12 富士通株式会社 選択的にメモリのリフレッシュを行う制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134484A (ja) * 1999-11-01 2001-05-18 Canon Aptex Inc メモリ制御方法および装置

Also Published As

Publication number Publication date
US9336855B2 (en) 2016-05-10
JP6178499B2 (ja) 2017-08-09
WO2014186229A1 (en) 2014-11-20
US20140344513A1 (en) 2014-11-20
CN105229743A (zh) 2016-01-06
JP2016524775A (ja) 2016-08-18
TWI525618B (zh) 2016-03-11
TW201510999A (zh) 2015-03-16
EP2997576A1 (en) 2016-03-23
EP2997576B1 (en) 2016-11-16
KR20160010518A (ko) 2016-01-27
CN105229743B (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
KR101834625B1 (ko) 동적 랜덤 액세스 메모리의 스마트 리프레시를 위한 방법들 및 시스템들
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9767050B2 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
US10509602B2 (en) Data storage device and operating method thereof
CN108369819B (zh) 在自刷新模式期间附加刷新操作的执行
KR20170057704A (ko) 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
EP3872641A2 (en) Storage device and method of operating the storage device
KR20170045795A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US9575663B2 (en) Solid state drive and operation method thereof
US20160224272A1 (en) Memory device for performing information transmission during idle period and method of operating the same
US20130159617A1 (en) Memory system, and a method of controlling an operation thereof
KR20160116533A (ko) 리프레쉬 동작을 관리하는 메모리 콘트롤러, 메모리 시스템 및 그 동작방법
US11204698B2 (en) Memory controller to set operating environment of memory device, method of operating the same and storage device including the same
US10747462B2 (en) Data processing system and operating method thereof
US20180046389A1 (en) Memory controller and memory system including the same
US9653140B2 (en) Memory device and system including the same
US9804790B2 (en) Method of operating memory controller and semiconductor storage device including memory controller
US20190026046A1 (en) Memory system and method of operating the same
KR102615012B1 (ko) 메모리 장치 및 그것의 동작 방법
US20220147274A1 (en) Storage device and operating method thereof
CN111090387B (zh) 存储模块、操作其的方法以及操作控制其的主机的方法
US20230386552A1 (en) Apparatus for evicting cold data from volatile memory device
US11379154B2 (en) Storage device and operating method thereof
US20170085261A1 (en) Initialization signal generation device and nonvolatile memory apparatus using the same
KR20210059960A (ko) 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant