Nothing Special   »   [go: up one dir, main page]

KR101827952B1 - Millimeter wave compact radar system - Google Patents

Millimeter wave compact radar system Download PDF

Info

Publication number
KR101827952B1
KR101827952B1 KR1020170135278A KR20170135278A KR101827952B1 KR 101827952 B1 KR101827952 B1 KR 101827952B1 KR 1020170135278 A KR1020170135278 A KR 1020170135278A KR 20170135278 A KR20170135278 A KR 20170135278A KR 101827952 B1 KR101827952 B1 KR 101827952B1
Authority
KR
South Korea
Prior art keywords
waveguide
dielectric
conductor
width
point
Prior art date
Application number
KR1020170135278A
Other languages
Korean (ko)
Inventor
김영곤
안세환
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020170135278A priority Critical patent/KR101827952B1/en
Application granted granted Critical
Publication of KR101827952B1 publication Critical patent/KR101827952B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/003Coplanar lines
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/66Radar-tracking systems; Analogous systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/12Hollow waveguides
    • H01P3/13Hollow waveguides specially adapted for transmission of the TE01 circular-electric mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

Suggested is a millimeter wave subminiature radar system capable of tracking a target by transmitting a signal reflected from the target to a signal processing part through a signal transmission structure. According to the present invention, the system includes: a signal receiving part receiving a signal reflected from a target; a target information generating part generating information about the target based on the reflected signal; a target tracking control part tracking the target based on the information about the target; and a signal transmission structure transmitting the reflected signal to the target information generating part, and including a first part formed between a transmission line and a first wave guide and including a first conductor formed in a part of an edge surface and a first dielectric stacked in the entire internal space surrounded by the first conductor, a second part formed between the first wave guide and second wave guide and including a second conductor formed in a part of an edge surface and a second dielectric stacked in the entire internal space surrounded by the second conductor, and a third part formed between the second wave guide and third wave guide and including a third conductor formed on the entire edge surface.

Description

밀리미터파 초소형 레이더 시스템 {Millimeter wave compact radar system}[0001] The present invention relates to a millimeter wave compact radar system,

본 발명은 밀리미터파 시스템에서 마이크로스트립 기반의 전송선(transmission line)으로부터 도파관까지 신호를 전송하는 데에 이용되는 신호 전송용 구조에 관한 것이다. 또한 본 발명은 이러한 신호 전송용 구조를 탑재한 밀리미터파 초소형 레이더 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure for signal transmission used for transmitting a signal from a microstrip-based transmission line to a waveguide in a millimeter wave system. The present invention also relates to a millimeter-wave ultra small radar system equipped with such a signal transmission structure.

밀리미터파 시스템에서 높은 전력 전송 및 작은 삽입 손실의 이유로 도파관을 많이 사용한다. 이에 반해, 마이크로 스트립 선로 및 CPW(Co-Planar Waveguide) 등 마이크로 스트립 기반의 전송선(transmission line)은 MMIC 기반의 회로, 필터 설계 등 밀리미터파 시스템의 회로 구성에 많이 쓰이고 있다.Millimeter wave systems use waveguides for high power transmission and small insertion losses. On the other hand, microstrip-based transmission lines such as microstrip lines and co-planar waveguides (CPW) are widely used in circuit configurations of millimeter wave systems such as MMIC-based circuits and filter designs.

도파관 내에서의 전자파의 진행은 주로 TE10 모드로 진행을 하게 되고, 마이크로 스트립 선로 혹은 CPW 등은 TEM(Transverse Electro Magnetic wave) 모드로 진행하게 된다. 이와 같이 도파관과 PCB 기판에서의 전송선 간에 그 특성이 판이하게 다르므로, 두 구조를 이어주는 전이 구조는 필수적이다.The propagation of the electromagnetic wave in the waveguide mainly proceeds to the TE 10 mode, and the microstrip line or the CPW proceeds to the TEM (Transverse Electro Magnetic wave) mode. Since the characteristics of the waveguide and the transmission line in the PCB substrate are different from each other, a transition structure connecting the two structures is essential.

그런데 기존 발명 및 연구에서는 주로 E-probe 방식을 이용하거나, 핀 라인(fin line) 혹은 슬롯 라인(slot line)의 테이퍼의 안테나 피딩(feeding) 방식을 이용한 구조를 많이 채택하였다.However, in the conventional invention and research, a structure using mainly an E-probe method or an antenna feeding method of a fin line or a slot line taper has been widely adopted.

그러나 이러한 방식은 사용 EM 시뮬레이션에 의존하여 튜닝 위주의 설계가 되는 설계의 편이성에서의 단점이 있으며, 대역폭 또한 사용자의 편이에 따라 조절할 수 있는 범위에 한계가 있다.However, this method has drawbacks in the ease of design, which is a tuning-oriented design, depending on the use EM simulation, and the bandwidth also has a limited range that can be adjusted according to the user's convenience.

한국등록특허 제907,271호 (공고일 : 2009.07.13.)Korean Registered Patent No. 907,271 (Notification Date: July 13, 2009)

본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 전송선과 도파관 사이에 위치하는 다른 도파관들을 고려하여 복수개의 파트들로 구분하고, 도체의 형성 위치, 유전체의 존재 유무와 적층 정도 등을 기초로 각 파트를 구별하여 형성하는 밀리미터파 시스템에서의 신호 전송용 구조를 제안하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems described above, and it is an object of the present invention to provide a waveguide structure in which a plurality of parts are divided in consideration of other waveguides located between a transmission line and a waveguide, And to propose a structure for signal transmission in a millimeter wave system in which each part is separately formed.

또한 본 발명은 상기에서 제안한 신호 전송용 구조를 이용하여 표적으로부터 반사된 신호를 신호 처리부로 전송하여 표적을 추적하는 밀리미터파 초소형 레이더 시스템을 제안하는 것을 목적으로 한다.It is another object of the present invention to provide a millimeter-wave miniature radar system for tracking a target by transmitting a signal reflected from a target to a signal processing unit using the signal transmission structure.

그러나 본 발명의 목적은 상기에 언급된 사항으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the objects of the present invention are not limited to those mentioned above, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.

본 발명은 상기한 목적을 달성하기 위해 안출된 것으로서, 밀리미터파 시스템에서 신호를 전송하는 구조(structure)에 있어서, 전송선(transmission line)과 제1 도파관 사이에 형성되는 것으로서, 테두리면 일부에 형성되는 제1 도체 및 상기 제1 도체에 둘러싸여 형성된 내부 공간 전체에 적층되는 제1 유전체를 포함하는 제1 파트; 상기 제1 도파관과 제2 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제2 도체 및 상기 제2 도체에 둘러싸여 형성된 내부 공간 일부에 적층되는 제2 유전체를 포함하는 제2 파트; 및 상기 제2 도파관과 제3 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제3 도체를 포함하는 제3 파트를 포함하는 것을 특징으로 하는 밀리미터파 시스템에서의 신호 전송용 구조를 제안한다.In order to achieve the above object, the present invention provides a structure for transmitting a signal in a millimeter-wave system, the structure being formed between a transmission line and a first waveguide, A first part including a first conductor and a first dielectric layer laminated on the entire inner space formed by the first conductor; A second part formed between the first waveguide and the second waveguide, the second part including a second conductor formed on the entire circumference of the first waveguide and a second dielectric layer formed on a part of the inner space surrounded by the second conductor; And a third part formed between the second waveguide and the third waveguide, the third part including a third conductor formed on the entire circumference of the third waveguide.

바람직하게는, 상기 제2 유전체는 상기 제1 도파관에서 상기 제2 도파관이 위치한 방향으로 이동할수록 폭이 좁아지게 형성된다.Preferably, the second dielectric is formed to have a smaller width as the second waveguide moves in the first waveguide.

바람직하게는, 상기 제2 유전체는 양측에서 폭이 좁아지게 형성되거나, 일측에서 폭이 좁아지게 형성된다.Preferably, the second dielectric is formed so as to have a narrow width at both sides or narrow at one side.

바람직하게는, 상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제A 지점까지 제1 폭으로 형성되고, 상기 제A 지점으로부터 상기 제A 지점과 상기 제2 도파관 사이에 위치하는 제B 지점까지 상기 제1 폭보다 작은 제2 폭으로 형성되며, 상기 제B 지점으로부터 상기 제B 지점과 상기 제2 도파관 사이에 위치하는 제C 지점까지 상기 제2 폭보다 작은 제3 폭으로 형성된다.Preferably, the second dielectric is formed with a first width from the first waveguide to a point A between the first waveguide and the second waveguide, and from the point A to the point A, The first waveguide and the second waveguide being formed to have a second width smaller than the first width to a point B located between the first waveguide and the second waveguide, And is formed with a small third width.

바람직하게는, 상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제D 지점까지 제4 폭으로 형성되며, 상기 제D 지점으로부터 상기 제D 지점과 상기 제2 도파관 사이에 위치하는 제E 지점까지 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성된다.Preferably, the second dielectric is formed at a fourth width from the first waveguide to the Dth point located between the first waveguide and the second waveguide, and from the Dth point to the Dth point and the second waveguide, 2 waveguide, the width value is formed to decrease arithmetically or exponentially.

바람직하게는, 상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제F 지점까지 제5 폭으로 형성되고, 상기 제F 지점으로부터 상기 제F 지점과 상기 제2 도파관 사이에 위치하는 제G 지점까지 양측에 상기 제5 폭의 1/2보다 작은 제6 폭으로 형성되며, 상기 제G 지점으로부터 상기 제G 지점과 상기 제2 도파관 사이에 위치하는 제H 지점까지 양측에 상기 제6 폭보다 작은 제7 폭으로 형성된다.Preferably, the second dielectric is formed to have a fifth width from the first waveguide to an Fth point located between the first waveguide and the second waveguide, and the second dielectric from the Fth point to the Fth point, And a second waveguide located on the opposite side from the first waveguide to the second waveguide, the second waveguide being located between the first waveguide and the second waveguide, Are formed on both sides to a seventh width smaller than the sixth width.

바람직하게는, 상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제I 지점까지 제8 폭으로 형성되며, 상기 제I 지점으로부터 상기 제I 지점과 상기 제2 도파관 사이에 위치하는 제J 지점까지 양측에서 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성된다.Preferably, the second dielectric is formed at an eighth width from the first waveguide to an I-th point located between the first waveguide and the second waveguide, and the second dielectric from the I- And the width value is formed to decrease arithmetically or exponentially on both sides up to the Jth point located between the two waveguides.

바람직하게는, 상기 제3 도체의 상단면과 하단면 사이의 간격은 상기 제2 도파관에서 상기 제3 도파관이 위치한 방향으로 이동할수록 확장된다.Preferably, the gap between the upper end surface and the lower end surface of the third conductor extends as the third waveguide moves in the direction of the third waveguide.

바람직하게는, 상기 제3 도체의 하단면은 상기 제2 도파관에서 상기 제3 도파관이 위치한 방향으로 이동할수록 계단 형태와 경사로 형태 중 어느 하나의 형태로 하강하도록 형성된다.Preferably, the lower end surface of the third conductor is formed to be lowered in a stepped shape or a ramped shape as the third waveguide moves in the second waveguide.

바람직하게는, 상기 제1 도체는, 상기 제1 파트의 상측면 일부에 형성되는 제4 도체; 및 상기 제1 파트의 하단면 전체에 형성되는 제5 도체를 포함한다.Preferably, the first conductor includes: a fourth conductor formed on a portion of an upper side of the first part; And a fifth conductor formed on the entire bottom surface of the first part.

바람직하게는, 상기 제4 도체의 폭은 상기 전송선에서 상기 제1 도파관에 접근할수록 양측에서 확장된다.Advantageously, the width of the fourth conductor extends on both sides as it approaches the first waveguide at the transmission line.

바람직하게는, 상기 제4 도체의 양단에는 적어도 하나의 비아 홀이 형성된다.Preferably, at least one via hole is formed at both ends of the fourth conductor.

바람직하게는, 상기 제1 도파관은 내부가 유전체로 채워진 도파관으로 형성되며, 상기 제2 도파관 및 상기 제3 도파관은 내부가 비어 있는 도파관으로 형성된다.Preferably, the first waveguide is formed of a waveguide whose inside is filled with a dielectric, and the second waveguide and the third waveguide are formed of a hollow waveguide.

또한 본 발명은 표적에 반사된 신호를 수신하는 신호 수신부; 상기 표적에 반사된 신호를 기초로 표적에 대한 정보를 생성하는 표적 정보 생성부; 상기 표적에 대한 정보를 기초로 표적을 추적하는 표적 추적 제어부; 및 상기 표적에 반사된 신호를 상기 표적 정보 생성부로 전송하는 구조로서, 전송선(transmission line)과 제1 도파관 사이에 형성되는 것으로서, 테두리면 일부에 형성되는 제1 도체 및 상기 제1 도체에 둘러싸여 형성된 내부 공간 전체에 적층되는 제1 유전체를 포함하는 제1 파트; 상기 제1 도파관과 제2 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제2 도체 및 상기 제2 도체에 둘러싸여 형성된 내부 공간 일부에 적층되는 제2 유전체를 포함하는 제2 파트; 및 상기 제2 도파관과 제3 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제3 도체를 포함하는 제3 파트를 포함하는 신호 전송용 구조를 포함하는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템을 제안한다.The present invention also provides a signal processing apparatus comprising: a signal receiving unit for receiving a signal reflected on a target; A target information generating unit for generating information on a target based on the signal reflected on the target; A target tracking controller for tracking a target based on information about the target; And a second conductor formed between the transmission line and the first waveguide, the first conductor being formed on a part of a rim surface and the first conductor being formed to be surrounded by the first conductor, A first part comprising a first dielectric stacked over an inner space; A second part formed between the first waveguide and the second waveguide, the second part including a second conductor formed on the entire circumference of the first waveguide and a second dielectric layer formed on a part of the inner space surrounded by the second conductor; And a third part formed between the second waveguide and the third waveguide, the third part including a third conductor formed on the entire circumference of the third waveguide, and a signal transmission structure including the third part. I suggest.

본 발명은 상기한 목적 달성을 위한 구성들을 통하여 다음 효과들을 얻을 수 있다.The present invention can achieve the following effects through the configurations for achieving the above object.

첫째, 유전체를 계단 형상, 테이퍼링 형상 등으로 형성하여 임피던스 정합을 효과적으로 수행할 수 있다.First, the dielectric can be formed in a stepped shape, a tapered shape, or the like, and impedance matching can be effectively performed.

둘째, 임피던스 정합을 통해 대역폭을 효율적으로 조절할 수 있으며, 설계의 편이성도 제공하는 것이 가능해진다.Second, the bandwidth can be efficiently controlled through impedance matching, and design simplification can be provided.

도 1은 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 평면도이다.
도 3은 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 사시도이다.
도 5는 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 평면도이다.
도 6은 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 단면도이다.
도 7은 본 발명의 제1 실시예에 따른 전이 구조에서 제2 파트를 구성하는 제2 유전체의 구조를 도시한 개념도이다.
도 8은 본 발명의 제1 실시예에 따른 전이 구조의 임피던스 정합(impedance matching)을 설명하기 위한 참고도이다.
도 9는 본 발명의 제2 실시예에 따른 전이 구조에서 제5 파트를 구성하는 제2 유전체의 구조를 도시한 개념도이다.
1 is a perspective view of a transition structure interconnecting a microstrip line and a waveguide according to a first embodiment of the present invention.
2 is a plan view of a transition structure interconnecting a microstrip line and a waveguide according to a first embodiment of the present invention.
3 is a cross-sectional view of a transition structure interconnecting a microstrip line and a waveguide according to a first embodiment of the present invention.
4 is a perspective view of a transition structure interconnecting a microstrip line and a waveguide according to a second embodiment of the present invention.
5 is a plan view of a transition structure interconnecting a microstrip line and a waveguide according to a second embodiment of the present invention.
6 is a cross-sectional view of a transition structure interconnecting a microstrip line and a waveguide according to a second embodiment of the present invention.
7 is a conceptual diagram showing the structure of a second dielectric constituting the second part in the transition structure according to the first embodiment of the present invention.
8 is a reference diagram for explaining impedance matching of a transition structure according to the first embodiment of the present invention.
FIG. 9 is a conceptual diagram showing the structure of a second dielectric constituting the fifth part in the transition structure according to the second embodiment of the present invention.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to designate the same or similar components throughout the drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, the preferred embodiments of the present invention will be described below, but it is needless to say that the technical idea of the present invention is not limited thereto and can be variously modified by those skilled in the art.

본 발명은 밀리미터파 초소형 레이더 시스템용 도파관과 PCB 전송선 간 전이(transition) 구조 설계에 관한 것이다. 보다 자세하게는, 본 발명은 마이크로 스트립 선로, CPW 등에서 도파관으로 연결되는 전이 구조 설계에 관한 것이다.The present invention relates to the design of transition structures between waveguides and PCB transmission lines for millimeter-wave ultra small radar systems. More specifically, the present invention relates to the design of a transition structure that is connected to a waveguide in a microstrip line, CPW, and the like.

본 발명에서는 마이크로 스트립 선로, CPW 등 PCB 전송선에서 SIW(Substrate Integrated Waveguide) 혹은 유전체 도파관으로 전이된다. 본 발명에서는 임피던스 정합을 위해 유전체로 쌓여 있는 도파관(혹은 SIW)에서 유전체의 테이퍼링 혹은 계단 형상을 가지게 된다. 본 발명은 이러한 임피던스 매칭으로 대역폭을 조절하는 것이 가능해지며, 설계의 편이성도 제공하는 것이 가능해진다.In the present invention, a PCB transmission line such as a microstrip line, a CPW, or the like is transferred to a SIW (dielectric integrated waveguide) or a dielectric waveguide. In the present invention, a dielectric waveguide (or SIW), which is stacked as a dielectric for impedance matching, has a dielectric tapering or stepped shape. According to the present invention, it is possible to adjust the bandwidth by such impedance matching, and it is possible to provide design simplicity.

이하 도면들을 참조하여 본 발명을 자세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 사시도이다. 그리고 도 2는 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 평면도이다.1 is a perspective view of a transition structure interconnecting a microstrip line and a waveguide according to a first embodiment of the present invention. And FIG. 2 is a plan view of a transition structure interconnecting the microstrip line and the waveguide according to the first embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 단면도이다. 구체적으로, 도 3의 (a)는 도 2의 A 부분에 대한 단면도이며, 도 3의 (b)는 도 2의 B 부분에 대한 단면도이다. 도 3의 (c)는 도 2의 C 부분에 대한 단면도이며, 도 3의 (d)는 도 2의 D 부분에 대한 단면도이다. 도 3의 (e)는 도 2의 E 부분에 대한 단면도이다.3 is a cross-sectional view of a transition structure interconnecting a microstrip line and a waveguide according to a first embodiment of the present invention. 3 (a) is a cross-sectional view taken along the line A in Fig. 2, and Fig. 3 (b) is a cross-sectional view taken along line B in Fig. FIG. 3C is a cross-sectional view taken along line C of FIG. 2, and FIG. 3D is a cross-sectional view taken along line D of FIG. Fig. 3 (e) is a cross-sectional view taken along the line E in Fig.

도 1 및 도 2에 따르면, 제1 실시 형태의 전이 구조(100)는 마이크로 스트립 선로(140)에서 도파관(170)으로 전이되는 구조로서, 제1 파트(Part A; 110), 제2 파트(Part B; 120) 및 제3 파트(Part C; 130)를 포함한다.1 and 2, the transition structure 100 of the first embodiment is a structure that is transferred from the microstrip line 140 to the waveguide 170, and includes a first part (Part A) 110, a second part Part B 120) and a third part (Part C 130).

제1 파트(110)는 마이크로 스트립 선로(140)와 기판 집적 도파관(SIW; Substrate Integrated Waveguide)(150) 사이에 형성되는 것으로서, 제1 유전체(111)와 제1 도체(112)를 포함한다.The first part 110 is formed between the microstrip line 140 and the substrate integrated waveguide (SIW) 150 and includes a first dielectric 111 and a first conductor 112.

제1 유전체(111)는 제1 파트(110)의 상단면, 양측면, 하단면 등에 둘러싸여 형성된 내부 공간에 충진된다. 제1 유전체(111)의 유전율(permittivity)은 다음 수식을 이용하여 구할 수 있다.The first dielectric 111 is filled in the inner space formed by being surrounded by the upper surface, the opposite surface, the lower surface, and the like of the first part 110. The permittivity of the first dielectric 111 can be determined using the following equation.

ε = ε0 × εr ε = ε 0 × ε r

위 수식에서 ε는 제1 유전체(111)의 유전율을 의미한다. ε0는 진공 또는 자유 공간의 유전율(8.85×10-12 F/m)을 의미하며, εr은 실온에서의 제1 유전체(111)의 상대 유전율을 의미한다.In the above equation,? Denotes the dielectric constant of the first dielectric 111. ε 0 denotes the dielectric constant (8.85 × 10 -12 F / m ) in vacuum or in a free space and, ε r means a relative dielectric constant of the first dielectric material (111) at room temperature.

제1 도체(112)는 금속 재질의 것으로서, 제1 파트(110)의 상단면과 하단면에 각각 형성된다. 제1 파트(110)의 상단면에 형성되는 제1 도체(112) 및 제1 파트(110)의 하단면에 형성되는 제1 도체(112)를 각각 제a 도체(112a) 및 제b 도체(112b)로 정의하면, 제b 도체(112b)는 전면에 걸쳐 형성되는 데에 반해, 제a 도체(112a)는 일부면에만 형성된다(도 3의 (a) 참조).The first conductor 112 is made of a metal and is formed on the upper end surface and the lower end surface of the first part 110, respectively. The first conductor 112 formed on the upper end face of the first part 110 and the first conductor 112 formed on the lower end face of the first part 110 are referred to as an a conductor 112a and a b conductor 112b, the b-conductor 112b is formed over the entire surface, whereas the a-conductor 112a is formed on only a part of the surface (see Fig. 3 (a)).

또한 제a 도체(112a)는 마이크로 스트립 선로(140)가 위치한 지점에서 기판 집적 도파관(150)이 위치한 지점으로 길이 방향으로 형성되는데, 마이크로 스트립 선로(140)의 중앙에서 기판 집적 도파관(150)이 위치한 방향으로 1개 형성된다.The a conductor 112a is formed in the longitudinal direction from the point where the microstrip line 140 is located to the point where the substrate integrated waveguide 150 is located. In the center of the microstrip line 140, the substrate integrated waveguide 150 One in the direction in which they are located.

또한 제a 도체(112a)는 기판 집적 도파관(150)에 가까워질수록 폭이 넓어지는 것을 특징으로 한다. 일례로, 제a 도체(112a)는 마이크로 스트립 선로(140)로부터 마이크로 스트립 선로(140)와 기판 집적 도파관(150) 사이에 위치하는 제1 지점(113)까지 일정한 폭을 가지다가, 제1 지점(113)으로부터 기판 집적 도파관(150)까지 점진적으로 폭이 증가하는 구조로 형성될 수 있다. 이때 제a 도체(112a)는 양측에서 폭이 증가된 구조로 형성될 수 있다.And the width of the conductor a 112a becomes wider as it approaches the substrate integrated waveguide 150. The a conductor 112a has a constant width from the microstrip line 140 to the first point 113 located between the microstrip line 140 and the substrate integrated waveguide 150, Integrated waveguide 150 to the substrate-integrated waveguide 150. In this case, At this time, the conductor a 112a may be formed in a structure having increased width on both sides.

한편 제a 도체(112a)는 제1 지점(113)으로부터 제1 지점(113)과 기판 집적 도파관(150) 사이에 위치하는 제2 지점(114)까지 점진적으로 폭이 증가하다가, 제b 도체(112b)와 마찬가지로 제2 지점(114)부터 기판 집적 도파관(150)까지 전면에 걸쳐 형성될 수 있다.On the other hand, the a-conductor 112a gradually increases in width from the first point 113 to the second point 114 located between the first point 113 and the substrate integrated waveguide 150, Integrated waveguide 150 from the second point 114 to the substrate integrated waveguide 150 in the same manner as the first point 112a.

한편 마이크로 스트립 선로(140)에서 기판 집적 도파관(150) 방향으로 제a 도체(112a)의 양측에는 비아 홀이 형성되는 것도 가능하다. 본 발명은 이러한 비아 홀의 존재에 따라 누설되는 신호를 막음으로써 더 나은 성능을 구현하는 데에 일조할 수 있다.On the other hand, via holes may be formed on both sides of the a-conductor 112a in the direction of the substrate integrated waveguide 150 in the microstrip line 140. The present invention can contribute to achieving better performance by blocking leaked signals in accordance with the presence of such via holes.

한편 제1 실시 형태의 전이 구조(100)에서 마이크로 스트립 선로(140) 대신에 PCB 전송선(PCB transmission line)에 형성되는 것도 가능하다. 이 경우 PCB 전송선은 코플래너 도파관(co-planar waveguide)과 기판 집적 도파관(SIW) 중에서 어느 하나로 구현될 수 있다.It is also possible to form a PCB transmission line instead of the microstrip line 140 in the transition structure 100 of the first embodiment. In this case, the PCB transmission line can be implemented as either a co-planar waveguide (coplanar waveguide) or a substrate integrated waveguide (SIW).

한편 제1 실시 형태의 전이 구조(100)에서 기판 집적 도파관(150) 대신에 기판 높이 도파관(substrate-height waveguide)을 이용하는 것도 가능하다. 여기서 기판 높이 도파관은 그 내부에 유전체가 적층되어 있는 기판 두께의 높이 도파관을 의미한다.It is also possible to use a substrate-height waveguide in place of the substrate integrated waveguide 150 in the transition structure 100 of the first embodiment. Here, the substrate-height waveguide refers to a substrate waveguide having a thickness of the substrate in which a dielectric is stacked.

제2 파트(120)는 기판 집적 도파관(150)과 기판 감소 도파관(reduced height waveguide; 160) 사이에 형성되는 것으로서, 제2 유전체(121)와 제2 도체(122)를 포함한다. 상기에서 기판 감소 도파관(160)은 그 내부가 비어 있는 기판 두께의 높이 도파관을 의미한다.The second part 120 is formed between the substrate integrated waveguide 150 and the reduced height waveguide 160 and includes a second dielectric 121 and a second conductor 122. The substrate reduction waveguide 160 refers to a substrate waveguide having a high substrate thickness.

제2 유전체(121)는 제2 파트(120)의 상단면, 양측면, 하단면 등에 둘러싸여 형성된 내부 공간의 일부에 충진된다(substrate dielectric transition in substrate-height waveguide).The second dielectric layer 121 is filled in a portion of the internal space formed by the substrate dielectric waveguide (substrate-height waveguide) surrounded by the upper surface, both sides, and the lower surface of the second part 120.

제2 유전체(121)는 기판 집적 도파관(150)이 위치한 지점에서 기판 감소 도파관(160)이 위치한 지점으로 길이 방향으로 형성되는데, 기판 집적 도파관(150)의 중앙에서 기판 감소 도파관(160)이 위치한 방향으로 1개 형성된다.The second dielectric layer 121 is longitudinally formed at a position where the substrate integrated waveguide 150 is located and a substrate reduction waveguide 160 is located. Direction.

또한 제2 유전체(121)는 기판 감소 도파관(160)에 가까워질수록 폭이 좁아지는 것을 특징으로 한다. 제2 유전체(121)의 이러한 구조적 특징에 대한 보다 자세한 설명은 도 7 및 도 8을 참조하여 후술하기로 한다.And the second dielectric layer 121 is narrowed toward the substrate reducing waveguide 160. A more detailed description of this structural feature of the second dielectric 121 will be described later with reference to FIGS. 7 and 8. FIG.

제2 도체(122)는 제2 파트(120)의 상단면, 양측면, 하단면 등에 각각 형성된다. 제2 도체(122)는 제1 도체(112)와 달리 제2 파트(120)의 상단면, 양측면, 하단면 등에서 전면에 걸쳐 형성된다(도 3의 (b) 및 (c) 참조).The second conductor 122 is formed on the upper surface, both sides, and the lower surface of the second part 120, respectively. Unlike the first conductor 112, the second conductor 122 is formed over the entire upper surface, both sides, and the bottom surface of the second part 120 (see FIGS. 3B and 3C).

한편 제2 도체(122)에 둘러싸여 형성된 제2 파트(120)의 내부 공간은 그 일부에 제2 유전체(121)가 충진되며, 그 외 공간은 진공(123)으로 형성된다(도 3의 (c) 참조).On the other hand, a part of the inner space of the second part 120 surrounded by the second conductor 122 is filled with the second dielectric 121, and the other space is formed by the vacuum 123 ) Reference).

제3 파트(130)는 기판 감소 도파관(160)과 도파관(waveguide; 170) 사이에 형성되는 것으로서, 제3 도체(131)를 포함한다. 도파관(170)은 기판 집적 도파관(SIW)와 유전체 중 어느 하나로 구현될 수 있다.The third part 130 is formed between the substrate reduction waveguide 160 and the waveguide 170 and includes a third conductor 131. The waveguide 170 may be implemented with either a substrate integrated waveguide (SIW) or a dielectric.

제3 도체(131)는 제2 도체(122)와 마찬가지로 제3 파트(130)의 상단면, 양측면, 하단면 등에서 전면에 걸쳐 형성될 수 있다.The third conductor 131 may be formed over the entire upper surface, both sides, and the lower surface of the third part 130, like the second conductor 122.

제3 파트(130)의 하단면은 기판 감소 도파관(160)이 위치한 지점에서 도파관(170)이 위치한 방향으로 이동할 때 단계적으로 하강하는 것을 특징으로 한다. 이에 따라, 제3 도체(131)에 둘러싸여 형성된 제3 파트(130)의 내부 공간은 제3 파트(130)의 하단면의 하강에 따라 점차적으로 넓어지는 형태로 형성된다(도 3의 (d) 및 (e) 참조). 상기에서 제3 파트(130)의 하단면이 단계적으로 하강한다는 것은 제3 파트(130)의 하단면이 계단형 구조로 하강하는 것을 의미한다.The lower end face of the third part 130 is lowered stepwise when the waveguide 170 moves in a position where the substrate reduction waveguide 160 is located. Accordingly, the inner space of the third part 130 surrounded by the third conductor 131 is gradually widened as the lower end surface of the third part 130 is lowered (FIG. 3 (d) And (e)). The stepwise descent of the lower end surface of the third part 130 means that the lower end surface of the third part 130 descends in a stepped structure.

일례로, 제3 파트(130)의 상단면과 하단면에 의해 형성되는 높이는 기판 감소 도파관(160)으로부터 기판 감소 도파관(160)과 도파관(170) 사이에 위치하는 제3 지점(132)까지 제1 값을 가지다가, 제3 지점(132)으로부터 제3 지점(132)과 도파관(170) 사이에 위치하는 제4 지점(133)까지 제1 값보다 큰 제2 값을 가지며, 제4 지점(133)으로부터 도파관(170)까지 제2 값보다 큰 제3 값을 가지는 구조로 형성될 수 있다.For example, the height formed by the top and bottom surfaces of the third part 130 may range from the substrate reduction waveguide 160 to the third point 132 located between the substrate reduction waveguide 160 and the waveguide 170 1 and has a second value greater than the first value from the third point 132 to the fourth point 133 located between the third point 132 and the waveguide 170, 133) to the waveguide (170) with a third value larger than the second value.

한편 제3 파트(130)의 하단면은 기판 감소 도파관(160)이 위치한 지점에서 도파관(170)이 위치한 방향으로 이동할 때 점진적으로 하강하는 것도 가능하다. 상기에서 제3 파트(130)의 하단면이 점진적으로 하강한다는 것은 제3 파트(130)의 하단면이 테이퍼 형태의 구조로 하강하는 것을 의미한다.Meanwhile, the lower end surface of the third part 130 may be gradually lowered when the waveguide 170 moves in a position where the substrate reduction waveguide 160 is located. The lowering of the lower end surface of the third part 130 means that the lower end surface of the third part 130 is lowered in a tapered structure.

한편 제3 도체(131)에 둘러싸여 형성된 제3 파트(130)의 내부 공간은 진공으로 형성된다.Meanwhile, the inner space of the third part 130 surrounded by the third conductor 131 is formed in a vacuum.

도 4는 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 사시도이다. 그리고 도 5는 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 평면도이다.4 is a perspective view of a transition structure interconnecting a microstrip line and a waveguide according to a second embodiment of the present invention. And FIG. 5 is a plan view of a transition structure interconnecting the microstrip line and the waveguide according to the second embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 마이크로 스트립 선로와 도파관을 상호 연결하는 전이 구조의 단면도이다. 구체적으로, 도 6의 (a)는 도 5의 A 부분에 대한 단면도이며, 도 6의 (b)는 도 5의 B 부분에 대한 단면도이다. 도 6의 (c)는 도 5의 C 부분에 대한 단면도이며, 도 6의 (d)는 도 5의 D 부분에 대한 단면도이다. 도 6의 (e)는 도 5의 E 부분에 대한 단면도이다.6 is a cross-sectional view of a transition structure interconnecting a microstrip line and a waveguide according to a second embodiment of the present invention. Specifically, FIG. 6A is a cross-sectional view taken along the line A in FIG. 5, and FIG. 6B is a cross-sectional view taken along line B of FIG. FIG. 6C is a cross-sectional view taken along line C of FIG. 5, and FIG. 6D is a cross-sectional view taken along line D of FIG. 6 (e) is a sectional view taken along the line E in Fig.

도 4 및 도 5에 따르면, 제2 실시 형태의 전이 구조(200)는 제1 실시 형태의 전이 구조(100)와 마찬가지로 마이크로 스트립 선로(140)에서 도파관(170)으로 전이되는 구조로서, 제4 파트(210), 제5 파트(220) 및 제6 파트(230)를 포함한다.4 and 5, the transition structure 200 of the second embodiment has a structure that is transferred from the microstrip line 140 to the waveguide 170 like the transition structure 100 of the first embodiment, A part 210, a fifth part 220 and a sixth part 230.

제4 파트(210)는 마이크로 스트립 선로(140)와 기판 집적 도파관(150) 사이에 형성되는 것으로서, 제1 파트(110)와 동일하게 제1 유전체(111)와 제1 도체(112)를 포함한다.The fourth part 210 is formed between the microstrip line 140 and the substrate integrated waveguide 150 and includes a first dielectric 111 and a first conductor 112 like the first part 110 do.

제1 파트(110)에 대해서는 도 1 내지 도 3을 참조하여 전술하였는 바, 여기서는 그 자세한 설명을 생략한다.The first part 110 has been described above with reference to FIGS. 1 to 3, and a detailed description thereof will be omitted here.

제5 파트(220)는 기판 집적 도파관(150)과 기판 감소 도파관(160) 사이에 형성되는 것으로서, 제5 유전체(221)와 제5 도체(222)를 포함한다.The fifth part 220 is formed between the substrate integrated waveguide 150 and the substrate reduction waveguide 160 and includes a fifth dielectric 221 and a fifth conductor 222.

제5 유전체(221)는 제5 파트(220)의 상단면, 양측면, 하단면 등에 둘러싸여 형성된 내부 공간의 일부에 충진된다.The fifth dielectric 221 is filled in a part of the inner space formed by being surrounded by the upper face, both sides, and the lower face of the fifth part 220.

제5 유전체(221)는 기판 집적 도파관(150)이 위치한 지점에서 기판 감소 도파관(160)이 위치한 지점으로 길이 방향으로 형성되는데, 기판 집적 도파관(150)의 양측(또는 양단)에서 기판 감소 도파관(160)이 위치한 방향으로 2개 형성된다.The fifth dielectric 221 is formed in the longitudinal direction to a position where the substrate reduction waveguide 160 is located at a position where the substrate integrated waveguide 150 is located. The substrate dielectric waveguide 150 is formed on both sides (or both ends) 160 are positioned.

또한 제5 유전체(221)는 기판 감소 도파관(160)에 가까워질수록 폭이 좁아지는 것을 특징으로 한다. 제5 유전체(221)의 이러한 구조적 특징에 대한 보다 자세한 설명은 도 9를 참조하여 후술하기로 한다.Further, the fifth dielectric 221 is characterized in that the width becomes narrower toward the substrate reduction waveguide 160. A more detailed description of this structural feature of the fifth dielectric 221 will be described later with reference to Fig.

제5 도체(222)는 제5 파트(220)의 상단면, 양측면, 하단면 등에 각각 형성된다. 제5 도체(222)는 제2 도체(122)와 마찬가지로 제5 파트(220)의 상단면, 양측면, 하단면 등에서 전면에 걸쳐 형성된다(도 6의 (b) 및 (c) 참조).The fifth conductor 222 is formed on the upper surface, both sides, and the lower surface of the fifth part 220, respectively. The fifth conductor 222 is formed over the entire upper surface, both side surfaces, and the bottom surface of the fifth part 220, as in the case of the second conductor 122 (see FIGS. 6B and 6C).

한편 제5 도체(222)에 둘러싸여 형성된 제5 파트(220)의 내부 공간은 그 일부에 제5 유전체(221)가 충진되며, 그 외 공간은 진공(223)으로 형성된다(도 6의 (c) 참조).Meanwhile, a part of the internal space of the fifth part 220 surrounded by the fifth conductor 222 is filled with the fifth dielectric 221, and the external space is formed of the vacuum 223 ) Reference).

제6 파트(230)는 기판 감소 도파관(160)과 도파관(170) 사이에 형성되는 것으로서, 제3 파트(130)와 동일하게 제3 도체(131)를 포함한다.The sixth part 230 is formed between the substrate reduction waveguide 160 and the waveguide 170 and includes the third conductor 131 in the same manner as the third part 130.

제3 파트(130)에 대해서는 도 1 내지 도 3을 참조하여 전술하였는 바, 여기서는 그 자세한 설명을 생략한다.The third part 130 has been described above with reference to Figs. 1 to 3, and a detailed description thereof will be omitted here.

다음으로 본 발명의 제1 실시예에 따른 전이 구조(100)에서 제2 파트(120)를 구성하는 제2 유전체(121)의 구조에 대하여 자세하게 설명한다.Next, the structure of the second dielectric 121 constituting the second part 120 in the transition structure 100 according to the first embodiment of the present invention will be described in detail.

도 7은 본 발명의 제1 실시예에 따른 전이 구조에서 제2 파트를 구성하는 제2 유전체의 구조를 도시한 개념도이다.7 is a conceptual diagram showing the structure of a second dielectric constituting the second part in the transition structure according to the first embodiment of the present invention.

제2 유전체(121)는 앞서 설명한 바와 같이 기판 집적 도파관(150)에서 기판 감소 도파관(160) 쪽으로 길이 방향으로 형성된다. 이러한 제2 유전체(121)는 기판 감소 도파관(160)에 가까워질수록 폭이 좁아지는 것을 특징으로 한다.The second dielectric layer 121 is formed in the longitudinal direction toward the substrate reduction waveguide 160 in the substrate integrated waveguide 150 as described above. This second dielectric layer 121 is characterized in that its width becomes narrower toward the substrate reduction waveguide 160.

제2 유전체(121)는 도 7의 (a)에 도시된 바와 같이 단계적으로 폭이 좁아지는 구조로 형성될 수 있으며, 도 7의 (b)에 도시된 바와 같이 점진적으로 폭이 좁아지는 구조로 형성될 수도 있다.The second dielectric layer 121 may be formed to have a stepwise narrowed width as shown in FIG. 7 (a), and may have a structure having a gradually narrowed width as shown in FIG. 7 (b) .

단계적으로 폭이 좁아지는 구조로 형성되는 경우, 제2 유전체(121)는 기판 집적 도파관(150)에서 기판 감소 도파관(160)으로 갈수록 가운데 부분만 남게 되는 계단형 구조로 형성될 수 있다.The second dielectric layer 121 may be formed in a stepped structure in which only the center portion of the second dielectric layer 121 is left as it goes from the substrate integrated waveguide 150 to the substrate reduction waveguide 160.

이를 자세하게 설명하면, 제2 유전체(121)는 기판 집적 도파관(150)으로부터 기판 집적 도파관(150)과 기판 감소 도파관(160) 사이에 위치하는 제5 지점(311)까지 제1 폭으로 형성되다가, 제5 지점(311)으로부터 제5 지점(311)과 기판 감소 도파관(160) 사이에 위치하는 제6 지점(312)까지 제1 폭보다 작은 제2 폭으로 형성되며, 제6 지점(312)으로부터 제6 지점(312)과 기판 감소 도파관(160) 사이에 위치하는 제7 지점(313)까지 제2 폭보다 작은 제3 폭으로 형성될 수 있다. 이때 제2 유전체(121)는 양측에서 폭이 감소된 구조로 형성될 수 있다.The second dielectric layer 121 is formed to have a first width from the substrate integrated waveguide 150 to the fifth point 311 located between the substrate integrated waveguide 150 and the substrate reduction waveguide 160, Is formed with a second width smaller than the first width from the fifth point 311 to the sixth point 312 located between the fifth point 311 and the substrate reduction waveguide 160, To a seventh point (313) located between the sixth point (312) and the substrate reduction waveguide (160). At this time, the second dielectric layer 121 may have a reduced width at both sides.

점진적으로 폭이 좁아지는 구조로 형성되는 경우, 제2 유전체(121)는 기판 집적 도파관(150)에서 기판 감소 도파관(160)으로 갈수록 가운데 부분만 남게 되는 테이퍼 형태의 구조로 형성될 수 있다.The second dielectric layer 121 may be formed in a tapered structure in which only the center portion of the second dielectric layer 121 is left as it goes from the substrate integrated waveguide 150 to the substrate reduction waveguide 160.

이를 자세하게 설명하면, 제2 유전체(121)는 기판 집적 도파관(150)으로부터 기판 집적 도파관(150)과 기판 감소 도파관(160) 사이에 위치하는 제8 지점(321)까지 일정한 폭으로 형성되다가, 제8 지점(321)으로부터 제8 지점(321)과 기판 감소 도파관(160) 사이에 위치하는 제9 지점(322)까지 점진적으로 폭이 좁아지는 구조로 형성될 수 있다. 이때 제2 유전체(121)는 제8 지점(321)에서 제9 지점(322)까지 기하급수적으로 폭이 좁아지는 구조로 형성될 수 있는데, 본 실시예에서는 산술급수적으로 폭이 좁아지는 구조로 형성되는 것도 가능하다.The second dielectric layer 121 is formed to have a constant width from the substrate integrated waveguide 150 to the eighth point 321 located between the substrate integrated waveguide 150 and the substrate reduction waveguide 160, The width may be gradually narrowed from the eighth point 321 to the ninth point 322 located between the eighth point 321 and the substrate reduction waveguide 160. In this case, the second dielectric layer 121 may be formed to have a geometric width narrowing from the eighth point 321 to the ninth point 322 exponentially. In this embodiment, .

도 8은 본 발명의 제1 실시예에 따른 전이 구조의 임피던스 정합(impedance matching)을 설명하기 위한 참고도이다. 도 8은 도 7의 A - A' 부분에 대한 단면도를 나타낸 것이다.8 is a reference diagram for explaining impedance matching of a transition structure according to the first embodiment of the present invention. 8 is a sectional view taken along the line A-A 'in FIG.

유전체로 쌓여 있는 도파관의 경우, 일반적으로 임피던스가 낮으며, 유전체가 없어지면서 임피던스는 높아진다. 본 발명에서는 내부가 유전체로 채워져 있는 기판 집적 도파관(150)과 내부가 비어 있는 기판 감소 도파관(160) 사이의 관계처럼 서로 다른 두 부분의 상이한 임피던스를 2단의 스텝 임피던스 트랜스포머(step impedance transformer) 혹은 그 이상의 단수를 이용하여 임피던스 매칭을 할 수 있다.In the case of a waveguide stacked with a dielectric, the impedance is generally low and the impedance is high as the dielectric disappears. In the present invention, different impedances of two different parts, such as the relationship between the substrate integrated waveguide 150 in which the dielectric is filled in with the dielectric and the substrate reduction waveguide 160 in which the cavity is empty, are divided into two stepped impedance transformers Impedance matching can be performed using a higher number of stages.

또한 본 발명에서는 클로펜스타인 테이퍼(Klopfenstein taper), 리니어 테이퍼(linear taper) 등 여러 종류의 테이퍼를 이용하여 임피던스 매칭을 구현할 수 있다.Also, in the present invention, impedance matching can be realized by using various kinds of tapers such as a Klopfenstein taper and a linear taper.

제2 파트(120)의 일 지점인 A - A' 부분에서의 임피던스는 다음 수학식 1을 이용하여 구할 수 있다.The impedance at the portion A-A ', which is one point of the second part 120, can be obtained using the following equation (1).

Figure 112017102729531-pat00001
Figure 112017102729531-pat00001

상기에서 Z는 제2 파트(120)의 A - A' 부분에서의 임피던스를 의미한다. η는 자유 공간에서의 고유 임피던스(intrinsic impedance of free space)를 의미하며, 120π의 값을 가진다. κ0는 자유 공간에서의 파수(intrinsic wave number of free space)를 의미하며, 다음 수식을 기초로 공기 중의 파장에 의해 결정된다.Where Z represents the impedance at the A-A 'portion of the second part 120. η is the intrinsic impedance of free space and has a value of 120π. κ 0 means the intrinsic wave number of free space and is determined by the wavelength in air based on the following equation.

κ0 = 2π / λ = 2πf / (3 × 108) κ 0 = 2π / λ = 2πf / (3 × 10 8)

β는 전파 상수(propagation constant)를 의미하며, 다음 수학식 2를 이용하여 구할 수 있다.β means a propagation constant and can be obtained using the following equation (2).

Figure 112017102729531-pat00002
Figure 112017102729531-pat00002

Y1, Y3 및 Y13은 다음 수학식 3 및 4를 이용하여 구할 수 있다.Y 1 , Y 3, and Y 13 can be obtained using the following equations (3) and (4).

유전체가 삽입되어 있는 도파관의 구조인 경우, 여러 고차 모드가 생성되므로 고차 모드의 임피던스를 고려해야 한다. TEm0로 진행되는 전달 어드미턴스는 Ym으로 나타낼 수 있으며, 수학식 3을 이용하여 구할 수 있다.In the case of a waveguide structure in which a dielectric is inserted, various higher-order modes are generated, so that a higher-order mode impedance must be considered. The propagation admittance proceeding at TE m0 can be represented by Y m and can be obtained using Equation (3).

Figure 112017102729531-pat00003
Figure 112017102729531-pat00003

반면 좌우가 대칭적인 구조(symmetric structure)인 경우, TE20, TE40 등의 짝수 모드는 진행을 하지 못한다. 아주 정확한 계산을 위해서는 모든 모드를 고려해야 하나, 전체 임피던스에 영향을 가장 많이 미치는 두가지 모드만 고려하더라도 5% 오차 내에 정확한 값을 얻을 수 있다. 따라서 본 발명에서는 TE10, TE30 모드 등만을 고려하여 전파 상수를 계산하기로 한다.On the other hand, if the left and right are symmetric structures, even modes such as TE 20 and TE 40 can not proceed. All modes must be considered for very accurate calculations, but accurate values within 5% error can be obtained even when considering only the two modes that most affect the overall impedance. Therefore, in the present invention, propagation constants are calculated in consideration of only TE 10 and TE 30 modes.

TE30 모드는 TE10 모드와 강하게 커플링되는데, 커플링되어 유기되는 모드에 의한 어드미턴스는 Y13으로 나타낼 수 있으며, 다음 수학식 4를 이용하여 구할 수 있다.The TE 30 mode is strongly coupled to the TE 10 mode, and the admittance due to the coupling-induced mode can be represented by Y 13 , which can be obtained using the following equation (4).

Figure 112017102729531-pat00004
Figure 112017102729531-pat00004

상기에서 a는 제2 파트(120)의 폭(너비)을 의미한다. 그리고 d는 본 발명의 제1 실시예에 따른 전이 구조(100)에서 중앙에 제2 유전체(121)가 형성되고 그 양측에 진공이 형성되는 경우 진공이 형성된 부분의 폭(너비)을 의미한다. 즉 d는 제2 파트(120)의 일단에서 제2 유전체(121)의 일측까지의 최단 거리를 의미한다.In the above, a represents the width (width) of the second part 120. And d is the width (width) of the portion where the vacuum is formed when the second dielectric layer 121 is formed at the center of the transition structure 100 according to the first embodiment of the present invention and a vacuum is formed on both sides thereof. That is, d means the shortest distance from one end of the second part 120 to one side of the second dielectric 121.

임피던스 정합 과정은 제2 파트(120)의 제2 유전체(121) 너비 c가 너비 도파관 너비 a만큼 완전히 채워져 있는 기판 집적 도파관(150)에서 유전체가 없이 공기로만 채워져 있는 기판 감소 도파관(160)으로의 임피던스를 유전체의 너비 c를 조정하여 이루어지는 구조이다.The impedance matching process is performed by the substrate reduction waveguide 150 in which the width c of the second dielectric layer 121 of the second part 120 is completely filled by the width w of the waveguide a to the substrate reduction waveguide 160, And the impedance is adjusted by adjusting the width c of the dielectric.

그 예시로 기판 집적 도파관(150)의 임피던스가 573Ω이며, 기판 감소 도파관(160)의 임피던스가 295Ω이면 수학식 1 내지 4를 통해 계산된 유전체 너비 c에 따른 임피던스 정보를 이용하여 체비셰브 임피던스 정합, binomial 임피던스 정합, 클로펜스타인 테이퍼 등의 임피던스 정합을 할 수 있다.For example, if the impedance of the substrate integrated waveguide 150 is 573? And the impedance of the substrate reduction waveguide 160 is 295 ?, using the impedance information according to the dielectric width c calculated by Equations 1 to 4, the Chebyshev impedance matching, impedance matching such as binomial impedance matching, and claw fence taper.

가장 간단하게 quarter-wave transformer를 이용한다면 411Ω의 임피던스를 가지도록 제2 파트(120)의 유전체 c의 너비를 구하고 유전체의 길이는 1/4λ가 되도록 적용하면 된다.If the quarter-wave transformer is used most simply, the width of the dielectric material c of the second part 120 is determined so as to have an impedance of 411 ?, and the length of the dielectric material may be set to be 1/4?.

도 7 (a) 형상의 예시는 2단의 체비셰브 혹은 binomial 임피던스 정합 구조의 형상이 될 수 있으며, 도 8 (b)의 형상의 예시는 테이퍼를 통한 임피던스 정합으로 클로펜스타인, linear, exponential 테이퍼 등의 정합 구조가 될 수 있다.An example of the shape of Fig. 7A may be a shape of a two-stage Chebyshev or a binomial impedance matching structure. An example of the shape of Fig. 8B is impedance matching through a taper, Or the like.

이러한 임피던스 정합 과정에서 시스템에서 요구되는 사이즈 혹은 필요한 대역 및 리플 특성을 임의로 조정할 수 있는 장점을 가지게 된다.In this impedance matching process, it is possible to arbitrarily adjust the size, required band and ripple characteristics required in the system.

다음으로 본 발명의 제2 실시예에 따른 전이 구조(200)에서 제5 파트(220)를 구성하는 제5 유전체(221)의 구조에 대하여 자세하게 설명한다.Next, the structure of the fifth dielectric 221 constituting the fifth part 220 in the transition structure 200 according to the second embodiment of the present invention will be described in detail.

도 9는 본 발명의 제2 실시예에 따른 전이 구조에서 제5 파트를 구성하는 제2 유전체의 구조를 도시한 개념도이다.FIG. 9 is a conceptual diagram showing the structure of a second dielectric constituting the fifth part in the transition structure according to the second embodiment of the present invention.

제5 유전체(221)는 앞서 설명한 바와 같이 기판 집적 도파관(150)에서 기판 감소 도파관(160) 쪽으로 길이 방향으로 형성된다. 이러한 제5 유전체(221)는 기판 감소 도파관(160)에 가까워질수록 양측으로 갈라져 그 각각(221a, 221b)의 폭이 좁아지는 것을 특징으로 한다. 즉, 제5 유전체(221)는 기판 감소 도파관(160)에 가까워질수록 양측에 국한하여 형성되는 것을 특징으로 한다.The fifth dielectric 221 is formed in the longitudinal direction toward the substrate reduction waveguide 160 in the substrate integrated waveguide 150 as described above. The fifth dielectric 221 is divided into two sides closer to the substrate reduction waveguide 160 so that the width of each of the fifth dielectric 221 and the fifth dielectric 221 is narrowed. That is, the fifth dielectric 221 is formed to be limited to both sides as it approaches the substrate reduction waveguide 160.

제5 유전체(221)는 도 9의 (a)에 도시된 바와 같이 단계적으로 각각(221a, 221b)의 폭이 좁아지는 구조로 형성될 수 있으며, 도 9의 (b)에 도시된 바와 같이 점진적으로 각각(221a, 221b)의 폭이 좁아지는 구조로 형성될 수도 있다.The fifth dielectric 221 may be formed in a structure in which the widths of the first and second dielectric bodies 221 and 221b are narrowed step by step as shown in FIG. 9 (a). As shown in FIG. 9 (b) 221b may be formed to have a narrow width.

단계적으로 각각(221a, 221b)의 폭이 좁아지는 구조로 형성되는 경우, 제5 유전체(221)는 기판 집적 도파관(150)에서 기판 감소 도파관(160)으로 갈수록 양쪽 부분만 남게 되는 계단형 구조로 형성될 수 있다.The fifth dielectric 221 may have a stepped structure in which only both portions of the fifth dielectric 221 are left from the substrate integrated waveguide 150 toward the substrate reduction waveguide 160. In this case, .

이를 자세하게 설명하면, 제5 유전체(221)는 기판 집적 도파관(150)으로부터 기판 집적 도파관(150)과 기판 감소 도파관(160) 사이에 위치하는 제10 지점(331)까지 제4 폭으로 일체형으로 형성되다가, 제10 지점(331)에서부터 양측에 제a 유전체(221a)와 제b 유전체(221b)로 갈라진다. 이후 제a 유전체(221a)와 제b 유전체(221b)는 제10 지점(331)으로부터 제10 지점(331)과 기판 감소 도파관(160) 사이에 위치하는 제11 지점(332)까지 양측에 제4 폭의 1/2보다 작은 제5 폭으로 형성되며, 제11 지점(332)으로부터 제11 지점(332)과 기판 감소 도파관(160) 사이에 위치하는 제12 지점(333)까지 양측에 제5 폭보다 작은 제6 폭으로 형성될 수 있다. 이때 제a 유전체(221a)와 제b 유전체(221b)는 일측에서만 폭이 감소된 구조로 형성될 수 있다.The fifth dielectric 221 is integrally formed in a fourth width from the substrate integrated waveguide 150 to the tenth point 331 located between the substrate integrated waveguide 150 and the substrate reduction waveguide 160 Then, from the tenth point (331), the a dielectric body (221a) and the b-th dielectric body (221b) are separated on both sides. The a dielectric body 221a and the b dielectric body 221b are formed on the both sides of the fourth point 332 on both sides from the tenth point 331 to the eleventh point 332 located between the tenth point 331 and the substrate reduction waveguide 160, And a fourth width 333 extending from the eleventh point 332 to the twelfth point 333 located between the eleventh point 332 and the substrate reduction waveguide 160, May be formed to have a smaller sixth width. At this time, the a-dielectric 221a and the b-dielectric 221b may be formed to have a reduced width at only one side.

점진적으로 각각(221a, 221b)의 폭이 좁아지는 구조로 형성되는 경우, 제5 유전체(221)는 기판 집적 도파관(150)에서 기판 감소 도파관(160)으로 갈수록 양쪽 부분만 남게 되는 테이퍼 형태의 구조로 형성될 수 있다.The fifth dielectric 221 may have a tapered structure in which only both portions of the fifth dielectric 221 are left from the substrate integrated waveguide 150 toward the substrate reduction waveguide 160. In this case, As shown in FIG.

이를 자세하게 설명하면, 제5 유전체(221)는 기판 집적 도파관(150)으로부터 기판 집적 도파관(150)과 기판 감소 도파관(160) 사이에 위치하는 제13 지점(341)까지 일정한 폭으로 형성되다가, 제13 지점(341)에서부터 양측에 제a 유전체(221a)와 제b 유전체(221b)로 갈라진다. 이후 제a 유전체(221a)와 제b 유전체(221b)는 제13 지점(341)으로부터 제13 지점(341)과 기판 감소 도파관(160) 사이에 위치하는 제14 지점(342)까지 양측에서 점진적으로 폭이 좁아지는 구조로 형성될 수 있다. 이때 제a 유전체(221a)와 제b 유전체(221b)는 제13 지점(341)에서 제14 지점(342)까지 기하급수적으로 폭이 좁아지는 구조로 형성될 수 있는데, 본 실시예에서는 산술급수적으로 폭이 좁아지는 구조로 형성되는 것도 가능하다. 이 경우에도 제a 유전체(221a)와 제b 유전체(221b)는 일측에서만 폭이 감소된 구조로 형성될 수 있음은 물론이다.The fifth dielectric 221 is formed to have a constant width from the substrate integrated waveguide 150 to the thirteenth point 341 located between the substrate integrated waveguide 150 and the substrate reduction waveguide 160, And is divided into a first dielectric 221a and a second dielectric 221b on both sides from the 13th point 341. The a dielectric body 221a and the b dielectric body 221b are formed on both sides from the thirteenth point 341 to the fourteenth point 342 located between the thirteenth point 341 and the substrate reduction waveguide 160, Can be formed in a structure in which the width is narrowed. At this time, the a-shaped dielectric 221a and the b-th bipolar 221b may be formed in such a structure that the width is exponentially narrowed from the thirteenth point 341 to the fourteenth point 342. In this embodiment, It may be formed in a structure in which the width is narrowed. In this case, it is needless to say that the a-dielectric 221a and the b-dielectric 221b may be formed to have a reduced width at only one side.

제1 실시예와 같이 제2 실시예도 그 형상이 임피던스 정합 구조에 의해 형성되며, 수학식 3 및 4를 각각 다음 수학식 5 및 6과 같이 수정하여 적용할 수 있다.As in the first embodiment, the shape of the second embodiment is formed by the impedance matching structure, and the equations (3) and (4) can be modified as shown in the following equations (5) and (6), respectively.

Figure 112017102729531-pat00005
Figure 112017102729531-pat00005

Figure 112017102729531-pat00006
Figure 112017102729531-pat00006

이상 설명한 본 발명은 유도 무기용 밀리미터파 초소형 레이더 송수신기에 적용될 수 있다. 또한 본 발명은 밀리미터파 시스템에 적용될 수 있다.The present invention described above can be applied to a millimeter-wave ultraminiature radar transceiver for guided weapons. The present invention can also be applied to a millimeter wave system.

이상 도 1 내지 도 9를 참조하여 본 발명의 일실시 형태에 대하여 설명하였다. 이하에서는 이러한 일실시 형태로부터 추론 가능한 본 발명의 바람직한 형태에 대하여 설명한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention has been described with reference to Figs. Best Mode for Carrying Out the Invention Hereinafter, preferred forms of the present invention that can be inferred from the above embodiment will be described.

본 발명에서 제안하는 신호 전송용 구조는 밀리미터파 시스템에서 신호를 전송하는 구조(structure)로서, 제1 파트, 제2 파트 및 제3 파트를 포함한다.The structure for signal transmission proposed in the present invention is a structure for transmitting signals in a millimeter wave system and includes a first part, a second part and a third part.

제1 파트는 전송선(transmission line)과 제1 도파관 사이에 형성되는 것으로서, 제1 도체 및 제1 유전체를 포함한다. 제1 도체는 제1 파트의 테두리면 일부에 형성되는 것이며, 제1 유전체는 제1 도체에 둘러싸여 형성된 내부 공간 전체에 적층되는 것이다. 상기에서 전송선은 도 1의 마이크로 스트립 선로(140)에 대응하는 개념이며, 제1 도파관은 도 1의 기판 집적 도파관(150)에 대응하는 개념이다.The first part is formed between the transmission line and the first waveguide, and includes a first conductor and a first dielectric. The first conductor is formed on a part of the rim of the first part, and the first dielectric is laminated on the entire inner space formed by the first conductor. The transmission line is a concept corresponding to the microstrip line 140 of FIG. 1, and the first waveguide corresponds to the substrate integrated waveguide 150 of FIG.

제1 도체는 제1 파트의 상측면 일부에 형성되는 제4 도체 및 제1 파트의 하단면 전체에 형성되는 제5 도체를 포함할 수 있다. 이때 제4 도체의 폭은 전송선에서 제1 도파관에 접근할수록 양측에서 확장될 수 있다. 또한 제4 도체의 양단에는 적어도 하나의 비아 홀이 형성되는 것도 가능하다.The first conductor may include a fourth conductor formed on a part of the upper side of the first part and a fifth conductor formed on the entire lower surface of the first part. At this time, the width of the fourth conductor can be expanded on both sides as the first waveguide approaches the transmission line. It is also possible that at least one via hole is formed at both ends of the fourth conductor.

제2 파트는 제1 도파관과 제2 도파관 사이에 형성되는 것으로서, 제2 도체 및 제2 유전체를 포함한다. 제2 도체는 제2 파트의 테두리면 전체에 형성되는 것이며, 제2 유전체는 제2 도체에 둘러싸여 형성된 내부 공간 일부에 적층되는 것이다. 상기에서 제2 도파관은 도 1의 기판 감소 도파관(160)에 대응하는 개념이다.The second part is formed between the first waveguide and the second waveguide, and includes a second conductor and a second dielectric. The second conductor is formed on the entire circumference of the second part and the second dielectric is laminated on a part of the inner space surrounded by the second conductor. The second waveguide corresponds to the substrate reduction waveguide 160 of FIG.

제2 유전체는 제1 도파관에서 제2 도파관이 위치한 방향으로 이동할수록 폭이 좁아지게 형성될 수 있다. 이러한 제2 유전체는 양측에서 폭이 좁아지게 형성되거나, 일측에서 폭이 좁아지게 형성될 수 있다. 양측에서 폭이 좁아지게 형성되는 경우, 제2 유전체는 제2 파트의 중앙에 위치하며, 일측에서 폭이 좁아지게 형성되는 경우, 제2 유전체는 제2 파트의 양단에 위치한다.The second dielectric may be formed to have a narrower width as the second waveguide moves in the first waveguide. These second dielectrics may be formed to have a narrow width on both sides or to have a narrow width on one side. The second dielectric is located at the center of the second part and the second dielectric is located at both ends of the second part when the width is narrowed at one side.

제2 유전체는 도 7의 (a)에 도시된 바와 같이 양측에서 계단 구조로 폭이 좁아지게 형성될 수 있다. 자세하게 설명하면, 제2 유전체는 제1 도파관으로부터 제1 도파관과 제2 도파관 사이에 위치하는 제A 지점까지 제1 폭으로 형성되고, 제A 지점으로부터 제A 지점과 제2 도파관 사이에 위치하는 제B 지점까지 제1 폭보다 작은 제2 폭으로 형성되며, 제B 지점으로부터 제B 지점과 제2 도파관 사이에 위치하는 제C 지점까지 제2 폭보다 작은 제3 폭으로 형성될 수 있다.The second dielectric may be formed so as to have a narrower stepped structure on both sides as shown in FIG. 7 (a). In detail, the second dielectric is formed from the first waveguide to a point A, which is located between the first waveguide and the second waveguide, and the second dielectric is formed from the point A to the point A between the point A and the second waveguide. A second width smaller than the first width to the point B and a third width smaller than the second width from the point B to the point C located between the point B and the second waveguide.

제2 유전체는 도 7의 (b)에 도시된 바와 같이 양측에서 경사면 구조로 폭이 좁아지게 형성될 수 있다. 자세하게 설명하면, 제2 유전체는 제1 도파관으로부터 제1 도파관과 제2 도파관 사이에 위치하는 제D 지점까지 제4 폭으로 형성되며, 제D 지점으로부터 제D 지점과 제2 도파관 사이에 위치하는 제E 지점까지 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성될 수 있다.The second dielectric may be formed to have a narrow width on both sides of the slope as shown in FIG. 7 (b). In detail, the second dielectric is formed at a fourth width from the first waveguide to the Dth point located between the first waveguide and the second waveguide, and the second dielectric is disposed between the Dth point and the second waveguide. The width value up to the point E may be formed to decrease arithmetically or exponentially.

제2 유전체는 도 9의 (a)에 도시된 바와 같이 일측에서 계단 구조로 폭이 좁아지게 형성될 수 있다. 자세하게 설명하면, 제2 유전체는 제1 도파관으로부터 제1 도파관과 제2 도파관 사이에 위치하는 제F 지점까지 제5 폭으로 형성되고, 제F 지점으로부터 제F 지점과 제2 도파관 사이에 위치하는 제G 지점까지 양측에 제5 폭의 1/2보다 작은 제6 폭으로 형성되며, 제G 지점으로부터 제G 지점과 제2 도파관 사이에 위치하는 제H 지점까지 양측에 제6 폭보다 작은 제7 폭으로 형성될 수 있다.The second dielectric may be formed to have a narrow width from one side to a stepped structure as shown in FIG. 9 (a). In detail, the second dielectric is formed in a fifth width from the first waveguide to the Fth point located between the first waveguide and the second waveguide, and the second dielectric is formed between the Fth point and the second waveguide, And a sixth width smaller than the fifth width on both sides up to the G point and extending from the G point to the H point located between the G point and the second waveguide, As shown in FIG.

제2 유전체는 도 9의 (b)에 도시된 바와 같이 일측에서 경사면 구조로 폭이 좁아지게 형성될 수 있다. 자세하게 설명하면, 제2 유전체는 제1 도파관으로부터 제1 도파관과 제2 도파관 사이에 위치하는 제I 지점까지 제8 폭으로 형성되며, 제I 지점으로부터 제I 지점과 제2 도파관 사이에 위치하는 제J 지점까지 양측에서 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성될 수 있다.The second dielectric may be formed to have a narrow width from one side to an inclined plane structure as shown in FIG. 9 (b). In detail, the second dielectric is formed to have an eighth width from the first waveguide to an I-th point located between the first waveguide and the second waveguide, and the second dielectric is disposed between the first waveguide and the second waveguide, The width values at both sides up to point J can be formed to decrease arithmetically or exponentially.

제3 파트는 제2 도파관과 제3 도파관 사이에 형성되는 것으로서, 제3 도체를 포함한다. 제3 도체는 제3 파트의 테두리면 전체에 형성되는 것이다. 상기에서 제3 도파관은 도 1의 도파관(170)에 대응하는 개념이다.The third part is formed between the second waveguide and the third waveguide, and includes a third conductor. And the third conductor is formed on the entire circumference of the third part. The third waveguide corresponds to the waveguide 170 of FIG.

제3 도체의 상단면과 하단면 사이의 간격은 제2 도파관에서 제3 도파관이 위치한 방향으로 이동할수록 확장될 수 있다. 이때 제3 도체의 하단면은 제2 도파관에서 제3 도파관이 위치한 방향으로 이동할수록 계단 형태와 경사로 형태 중 어느 하나의 형태로 하강하도록 형성될 수 있다.The gap between the upper end surface and the lower end surface of the third conductor can be expanded as the third waveguide moves in the direction in which the third waveguide is located. At this time, the lower end surface of the third conductor may be formed to be lowered in a stepped shape or a ramped shape as the third waveguide moves in the direction in which the third waveguide is located.

한편 제1 도파관은 내부가 유전체로 채워진 도파관으로 형성되며, 제2 도파관 및 제3 도파관은 내부가 비어 있는 도파관으로 형성될 수 있다.Meanwhile, the first waveguide may be formed as a waveguide filled with a dielectric, and the second waveguide and the third waveguide may be formed as a hollow waveguide.

본 발명에서 제안하는 신호 전송용 구조는 밀리미터파 초소형 레이더 시스템에 탑재될 수 있다. 신호 전송용 구조가 구비된 밀리미터파 초소형 레이더 시스템은 표적에 반사된 신호를 수신하는 신호 수신부, 표적에 반사된 신호를 기초로 표적의 위치, 표적의 방향 등 표적에 대한 정보를 생성하는 표적 정보 생성부, 표적에 대한 정보를 기초로 표적을 추적하는 표적 추적 제어부, 및 신호 전송용 구조를 포함할 수 있다. 이때의 신호 전송용 구조는 표적에 반사된 신호를 표적 정보 생성부로 전송하는 구조로 형성될 수 있다.The signal transmission structure proposed by the present invention can be mounted on a millimeter-wave ultra-small radar system. A millimeter-wave ultra-small radar system equipped with a signal transmission structure includes a signal receiving unit for receiving signals reflected on a target, a target information generating unit for generating target information such as a target position and a target direction based on a signal reflected from the target A target tracking controller for tracking the target based on information about the target, and a structure for signal transmission. The structure for signal transmission at this time may be a structure for transmitting the signal reflected on the target to the target information generation unit.

이상에서 설명한 본 발명의 실시예를 구성하는 모든 구성요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 또한, 이와 같은 컴퓨터 프로그램은 USB 메모리, CD 디스크, 플래쉬 메모리 등과 같은 컴퓨터가 읽을 수 있는 기록매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 기록매체로서는 자기 기록매체, 광 기록매체 등이 포함될 수 있다.It is to be understood that the present invention is not limited to these embodiments, and all elements constituting the embodiment of the present invention described above are described as being combined or operated in one operation. That is, within the scope of the present invention, all of the components may be selectively coupled to one or more of them. In addition, although all of the components may be implemented as one independent hardware, some or all of the components may be selectively combined to perform a part or all of the functions in one or a plurality of hardware. As shown in FIG. In addition, such a computer program may be stored in a computer readable medium such as a USB memory, a CD disk, a flash memory, etc., and read and executed by a computer to implement an embodiment of the present invention. As the recording medium of the computer program, a magnetic recording medium, an optical recording medium, or the like can be included.

또한, 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 상세한 설명에서 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Furthermore, all terms including technical or scientific terms have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined in the Detailed Description. Commonly used terms, such as predefined terms, should be interpreted to be consistent with the contextual meanings of the related art, and are not to be construed as ideal or overly formal, unless expressly defined to the contrary.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications, changes, and substitutions are possible, without departing from the essential characteristics and spirit of the invention as disclosed in the accompanying claims. will be. Therefore, the embodiments disclosed in the present invention and the accompanying drawings are intended to illustrate and not to limit the technical spirit of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments and the accompanying drawings . The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

Claims (13)

표적에 반사된 신호를 수신하는 신호 수신부;
상기 표적에 반사된 신호를 기초로 표적에 대한 정보를 생성하는 표적 정보 생성부;
상기 표적에 대한 정보를 기초로 표적을 추적하는 표적 추적 제어부; 및
상기 표적에 반사된 신호를 상기 표적 정보 생성부로 전송하는 구조로서, 전송선(transmission line)과 제1 도파관 사이에 형성되는 것으로서, 테두리면 일부에 형성되는 제1 도체 및 상기 제1 도체에 둘러싸여 형성된 내부 공간 전체에 적층되는 제1 유전체를 포함하는 제1 파트; 상기 제1 도파관과 제2 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제2 도체 및 상기 제2 도체에 둘러싸여 형성된 내부 공간 일부에 적층되는 제2 유전체를 포함하는 제2 파트; 및 상기 제2 도파관과 제3 도파관 사이에 형성되는 것으로서, 테두리면 전체에 형성되는 제3 도체를 포함하는 제3 파트를 포함하는 신호 전송용 구조
를 포함하는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
A signal receiving unit for receiving a signal reflected on a target;
A target information generating unit for generating information on a target based on the signal reflected on the target;
A target tracking controller for tracking a target based on information about the target; And
A first conductor formed between a transmission line and a first waveguide, the first conductor being formed in a part of a rim surface, and the first conductor formed in a portion surrounded by the first conductor, A first part comprising a first dielectric material deposited over the entire space; A second part formed between the first waveguide and the second waveguide, the second part including a second conductor formed on the entire circumference of the first waveguide and a second dielectric layer formed on a part of the inner space surrounded by the second conductor; And a third part formed between the second waveguide and the third waveguide, the third part including a third conductor formed on the entire edge surface,
The radar system comprising:
제 1 항에 있어서,
상기 제2 유전체는 상기 제1 도파관에서 상기 제2 도파관이 위치한 방향으로 이동할수록 폭이 좁아지게 형성되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
The method according to claim 1,
Wherein the second dielectric is formed to have a smaller width as the first waveguide moves in a direction in which the second waveguide is located.
제 2 항에 있어서,
상기 제2 유전체는 양측에서 폭이 좁아지게 형성되거나, 일측에서 폭이 좁아지게 형성되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
3. The method of claim 2,
Wherein the second dielectric is formed to have a narrow width at both sides or to have a narrow width at one side.
제 2 항에 있어서,
상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제A 지점까지 제1 폭으로 형성되고, 상기 제A 지점으로부터 상기 제A 지점과 상기 제2 도파관 사이에 위치하는 제B 지점까지 상기 제1 폭보다 작은 제2 폭으로 형성되며, 상기 제B 지점으로부터 상기 제B 지점과 상기 제2 도파관 사이에 위치하는 제C 지점까지 상기 제2 폭보다 작은 제3 폭으로 형성되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
3. The method of claim 2,
The second dielectric is formed to have a first width from the first waveguide to a point A that is located between the first waveguide and the second waveguide and a second dielectric is formed between the point A and the second waveguide And a third width smaller than the second width from a point B to a point C located between the point B and the second waveguide, The radar system comprising:
제 2 항에 있어서,
상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제D 지점까지 제4 폭으로 형성되며, 상기 제D 지점으로부터 상기 제D 지점과 상기 제2 도파관 사이에 위치하는 제E 지점까지 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
3. The method of claim 2,
The second dielectric is formed at a fourth width from the first waveguide to the Dth point located between the first waveguide and the second waveguide and between the Dth point and the second waveguide, And the width value is formed to decrease arithmetically or exponentially in a range from the E point to the E point.
제 2 항에 있어서,
상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제F 지점까지 제5 폭으로 형성되고, 상기 제F 지점으로부터 상기 제F 지점과 상기 제2 도파관 사이에 위치하는 제G 지점까지 양측에 상기 제5 폭의 1/2보다 작은 제6 폭으로 형성되며, 상기 제G 지점으로부터 상기 제G 지점과 상기 제2 도파관 사이에 위치하는 제H 지점까지 양측에 상기 제6 폭보다 작은 제7 폭으로 형성되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
3. The method of claim 2,
Wherein the second dielectric is formed to have a fifth width from the first waveguide to an Fth point located between the first waveguide and the second waveguide and between the Fth point and the second waveguide And a second waveguide extending from the second waveguide to the second waveguide, the second waveguide being formed on the both sides with a sixth width smaller than 1/2 of the fifth width, And a seventh width smaller than the sixth width.
제 2 항에 있어서,
상기 제2 유전체는 상기 제1 도파관으로부터 상기 제1 도파관과 상기 제2 도파관 사이에 위치하는 제I 지점까지 제8 폭으로 형성되며, 상기 제I 지점으로부터 상기 제I 지점과 상기 제2 도파관 사이에 위치하는 제J 지점까지 양측에서 폭 값이 산술급수적 또는 기하급수적으로 감소하게 형성되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
3. The method of claim 2,
Wherein the second dielectric is formed to have an eighth width from the first waveguide to an I point located between the first waveguide and the second waveguide and the second dielectric is disposed between the I point and the second waveguide And the width value is formed to decrease arithmetically or exponentially in both sides up to a point J where the radial direction is located.
제 1 항에 있어서,
상기 제3 도체의 상단면과 하단면 사이의 간격은 상기 제2 도파관에서 상기 제3 도파관이 위치한 방향으로 이동할수록 확장되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
The method according to claim 1,
Wherein a distance between an upper end surface and a lower end surface of the third conductor extends as the third waveguide moves from the second waveguide toward the third waveguide.
제 8 항에 있어서,
상기 제3 도체의 하단면은 상기 제2 도파관에서 상기 제3 도파관이 위치한 방향으로 이동할수록 계단 형태와 경사로 형태 중 어느 하나의 형태로 하강하도록 형성되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
9. The method of claim 8,
And the lower end surface of the third conductor is formed to be lowered in a stepped shape or a ramped shape as the third waveguide moves in a direction in which the third waveguide is located.
제 1 항에 있어서,
상기 제1 도체는,
상기 제1 파트의 상측면 일부에 형성되는 제4 도체; 및
상기 제1 파트의 하단면 전체에 형성되는 제5 도체
를 포함하는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
The method according to claim 1,
Wherein the first conductor comprises:
A fourth conductor formed on a part of an upper surface of the first part; And
A fifth conductor formed on the entire lower surface of the first part,
The radar system comprising:
제 10 항에 있어서,
상기 제4 도체의 폭은 상기 전송선에서 상기 제1 도파관에 접근할수록 양측에서 확장되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
11. The method of claim 10,
Wherein the width of the fourth conductor extends on both sides of the transmission line as it approaches the first waveguide.
제 10 항에 있어서,
상기 제4 도체의 양단에는 적어도 하나의 비아 홀이 형성되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
11. The method of claim 10,
And at least one via hole is formed at both ends of the fourth conductor.
제 1 항에 있어서,
상기 제1 도파관은 내부가 유전체로 채워진 도파관으로 형성되며,
상기 제2 도파관 및 상기 제3 도파관은 내부가 비어 있는 도파관으로 형성되는 것을 특징으로 하는 밀리미터파 초소형 레이더 시스템.
The method according to claim 1,
Wherein the first waveguide is formed as a waveguide whose inside is filled with a dielectric,
Wherein the second waveguide and the third waveguide are formed as hollow waveguides.
KR1020170135278A 2017-10-18 2017-10-18 Millimeter wave compact radar system KR101827952B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170135278A KR101827952B1 (en) 2017-10-18 2017-10-18 Millimeter wave compact radar system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170135278A KR101827952B1 (en) 2017-10-18 2017-10-18 Millimeter wave compact radar system

Publications (1)

Publication Number Publication Date
KR101827952B1 true KR101827952B1 (en) 2018-02-09

Family

ID=61198931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170135278A KR101827952B1 (en) 2017-10-18 2017-10-18 Millimeter wave compact radar system

Country Status (1)

Country Link
KR (1) KR101827952B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174055B1 (en) 2019-09-20 2020-11-04 엘아이지넥스원 주식회사 Millimeter Wave Compact Radar Receiver with High Quality Factor Waveguide Filter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005539461A (en) 2002-09-20 2005-12-22 イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング Device for bonding between microstrip line and waveguide
US20160233568A1 (en) 2013-09-19 2016-08-11 Institut Mines Telecom / Telecom Bretagne Junction device between a printed transmission line and a dielectric waveguide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005539461A (en) 2002-09-20 2005-12-22 イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング Device for bonding between microstrip line and waveguide
US20160233568A1 (en) 2013-09-19 2016-08-11 Institut Mines Telecom / Telecom Bretagne Junction device between a printed transmission line and a dielectric waveguide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174055B1 (en) 2019-09-20 2020-11-04 엘아이지넥스원 주식회사 Millimeter Wave Compact Radar Receiver with High Quality Factor Waveguide Filter

Similar Documents

Publication Publication Date Title
JP5616338B2 (en) Waveguides and transmission lines in the gap between parallel conducting surfaces.
EP2500978B1 (en) Waveguide transition
Rahali et al. Design of K-Band substrate integrated waveguide coupler, circulator and power divider
JP2005045815A (en) Millimeter-wave signal conversion device
KR200467798Y1 (en) Substrate integrated waveguid fed antipodal linear tapered slot antenna and array antenna thereof
KR101839045B1 (en) Structure for transmitting signal in millimeter wave system
JP5566169B2 (en) Antenna device
Zaman et al. Millimeter wave E-plane transition from waveguide to microstrip line with large substrate size related to MMIC integration
Zaman et al. Novel low-loss millimeter-wave transition from waveguide-to-microstrip line suitable for MMIC integration and packaging
KR101893480B1 (en) System for amplifying power with apparatus for combining power
CN105977595A (en) Terminal connection feed-backward type rectangular waveguide-microstrip transition device
Patrovsky et al. Millimeter-wave wideband transition from CPW to substrate integrated waveguide on electrically thick high-permittivity substrates
CN113270705B (en) Microstrip line probe conversion structure of millimeter wave transceiver antenna
JP2008131513A (en) Waveguide/high frequency line converter
KR101827952B1 (en) Millimeter wave compact radar system
Varshney et al. Aerodynamic slotted SIW-to-MS line transition using mitered end taper for satellite and RADAR communications
US20020097108A1 (en) Transmission line to waveguide mode transformer
Nouri et al. Design of substrate integrated waveguide multi-band slots array antennas
Yang et al. Half-height-pin gap waveguide technology and its applications in high gain planar array antennas at millimeter wave frequency
Kumar et al. 3-Port T-junction SIW power divider for 60GHz applications
KR101858585B1 (en) Apparatus for combining power in millimeter wave system
KR100739382B1 (en) Non-Radiative Microstrip Line
JP2014174156A (en) Dielectric property measuring device
Khalil et al. Compact SIW leaky wave antenna
US12148973B2 (en) Device for transmitting a signal to a waveguide

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant