KR101805879B1

KR101805879B1 - Mpsc의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법

Info

Publication number: KR101805879B1
Application number: KR1020170097846A
Authority: KR
Inventors: 손병익; 최성식
Original assignee: 주식회사 다나와컴퓨터
Priority date: 2017-08-01
Filing date: 2017-08-01
Publication date: 2017-12-07

Abstract

본 발명은, 다양한 동작 모드(일례로 S0~S5 모드)를 갖는 컴퓨터 시스템에서, 현재 활발히 개발되어지고 있는 대기전력을 차단하는 기술에서 조금 더 진보하여, 정상 동작시에만 회로구동을 위하여 5VSB 전원을 사용하고 나머지 구동은 1.2V를 사용하도록 하여 소비 전력을 최소화하되, 하나의 스위칭 소자만으로 이를 구현하며, 그외 소프트웨어적으로 슬립 모드 인식 및 5VSB 차단을 하도록 한 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법에 관한 것이다. 이를 위한 본 발명의 일 측면에 따른 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치는, CPU(11), SIO(19), 칩셋(14), 메모리(10a,10a') 및 상기 메모리의 전원공급을 제어하는 MPSC(17)를 포함하는 메인 보드(10)와, ATX 파워 커넥터(16)를 통해 상기 메인 보드와 접속되는 SMPS(20), 그리고 각종 주변 장치들을 포함하는 컴퓨터 시스템의 에너지 절감 장치로서, 슬립모드에서, 상기 SMPS(20)의 ATX 파워 커넥터(16)로의 5VSB 대기전원의 공급을 차단하고, 상기 메인보드의 메모리(10a,10a')로 최저전압을 공급하는 최저전압 공급부(50)를 포함하되, 상기 최저전압 공급부(50)가 슬립모드 인지 여부의 판단은, 상기 MPSC의 제어신호로 행하는 것을 특징으로 한다.

Description

MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법{An apparatus and method for saving the energy consumption in a computer system by using the controling signals of a memory power supply controller(MPSC)}

본 발명은 컴퓨터의 메인보드와 이에 공급되는 전원공급장치의 대기 모드 시의 대기전력을 최적화하는 기술에 관한 것으로, 대기 모드 시에도 반드시 전력을 필요로 하는 곳에만 최소한의 전력을 공급하고 더욱이 불필요한 장치의 구동을 정지시킴으로써, 대기전력을 최적화하되, 특히, MPSC(Memory Power Supply Controller)에 간단한 스위칭 소자와 PIC(Programable IC)의 추가 및 소프트웨어적으로 이를 해결하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법에 관한 것이다.

종래의 컴퓨터 전원공급장치는, 도 1에서 보는 바와 같이, SMPS와 같은 파워서플라이(20)가 메인보드(10)의 SIO(12)와 24핀으로 연결되어 있으며, 그 중 하나는 +5V의 스탠바이 전압(+5VSB)의 인가용이다.

사용자가 PC 케이스의 파워스위치(미도시됨)를 누르면, 이와 기구적으로 연결된 파워 버튼(13)이 눌려지고, 파워 버튼(13)이 SIO(12)로 제1 신호(PWRBTN#)를 보내며, 다시 SIO(12)는 파워서플라이(20)로 파워온 신호선(PSON#)을 활성화하며, 칩셋(14)으로는 제2 신호(PWRBTN#_SB)를 발하는바, 파워서플라이(20)는 CPU(11) 및 칩셋(14)으로 파워굳 신호(PWROK) 신호를 보내서 이를 알리며, 이후 메인 보드로 파워가 공급되도록 한다.

미설명 부호 15는 칩셋의 리셋 버튼이며, 16은 배터리이고, 17은 리쥼 리셋(17)이며, 18은 LAN이다. 그외에도, CPU 및 칩셋과 연결된 AC, FWH, 슈퍼IO(19), AGP 슬롯, PCI 슬롯, IDE 등이 접속되어 있다.

한편, 전술한 바와 같이, 파워서플라이(20)와 메인보드 간에는 비작동시에도 +5V의 대기전력이 인가되는바, 시동 버튼의 인식 및 원격시동의 인식 등을 위해 약 1W의 대기전력을 필요로 한다.

그리고, 이는 개별적으로는 결코 높지 않는 소비전력이나, 일 기관 전체로는, 나아가 일 국가 전체로는 막대한 에너지의 낭비로 이어지게 된다.

이러한 문제점을 해결하기 위하여, 전원 콘센트 자체에서 전원을 완전 차단하여 대기전력을 제로로 만드는 스위치를 갖는 콘센트가 개발돼 있는가 하면 (제1 종래기술), 한편으로는 대한민국 특허공개 제2013-0043923호 (전원공급장치 및 그를 포함하는 화상형성장치) 와 같이, 파워 스위치의 온/오프를 인식하여 전원을 완전 차단하기 위한 별도의 추가적인 복잡한 장치를 제안하기도 한다(제2 종래기술).

그러나, 상기 제1 종래기술의 경우, 그럼에도 불구하고 현실적으로 여러가지 이유로, 사용자가 콘센트의 전원 완전 차단 스위치를 오프하지 않고 자리를 뜨는 경우가 대부분이며, 제2 종래기술의 경우, 대단히 복잡하고 고비용의 별도의 장치를 추가하여야 하므로, 이러한 장치를 일반 PC에 장착하기가 주저되는 것이 사실이다.

이에, 본 발명자는, 아주 단순하면서도 자동으로 대기전력을 최소화한 컴퓨터 전원공급장치를 제공하기 위한 것으로, 대한민국 특허 제1328393호 (명칭: 대기전력이 절감되는 컴퓨터 전원공급장치) 를 제안한 바 있는바, 이를 제3 종래기술로서 설명한다.

상기 제3 종래기술은, 도 2에서 보듯이, CPU(11), SIO(12), 파워 버튼(13), 칩셋(14), 리셋 버튼(15), 제1 배터리(16), LAN(18) 및 슈퍼IO(19)를 갖는 메인 보드(10); 상기 메인 보드에 전원을 공급하는 SMPS(20); 상기 SMPS의 대기전력 공급을 제어하는 마이컴(30); 상기 메인보드와 SMPS 간의 신호 및 대기전력 커넥팅을 매개하는 파워 커넥터(60); 및 상기 마이컴의 제어에 따라 대기전력 온/오프를 스위칭하는 스위칭부(40); 를 포함하여 이루어지며, 상기 마이컴(30)은 파워 전원의 대기전력(5VSB)을 상기 스위칭부(40)에 의해 제어함으로써, 메인보드에 공급되는 대기전원을 통제하는 것을 특징으로 한다.

즉, 상기 제3 종래기술의 전원공급장치는, 도 2에서 보는 바와 같이, 기존의 CPU(11), SIO(12), 파워 버튼(13), 칩셋(14), 리셋 버튼(15), 배터리(16), 리쥼 리셋(17), LAN(18), 슈퍼IO(19) 등을 갖는 메인 보드(10)와, 상기 메인 보드에 전원을 공급하는 SMPS(20), SMPS의 대기전력 공급을 제어하는 마이컴(30) 및 마이컴의 제어에 따라 대기전력 온/오프를 스위칭하는 스위칭부(40)를 포함하여 이루어진다. 미설명부호 '50'은 PC 케이스의 파워스위치이며, '60'은 메인보드와 SMPS 간의 파워 커넥터이다.

상기 제3 종래기술에서는, 파워 커넥터(60)가 메인보드(10)와 SMPS(20) 간의 신호 및 대기전력 커넥팅을 매개하는바, SMPS(20)와 상기 파워 커넥터와는 23개 핀으로 접속되어지고, 대신 하나의 핀인 +5V 대기전력선(+5VSB)은 파워 커넥터 대신 마이컴(30) 및 스위칭부(40)와 접속되어 진다는 점이 도 1의 종래의 전원공급장치와 상이하다. 상기 스위칭부(40)는, 파워스위치용 IC이거나, FET 회로로 이루어질 수 있다.

이외에도, 마이컴(30)은, SMPS(20)로부터 SMPS굳 신호(PS_ON#) 혹은 파워굳 신호(PWR_ON) 중의 어느 하나 혹은 양자 모두의 신호를 SMPS(20)로부터 수신받는다. 상기 파워굳 신호(PWR_ON)는 CPU(11) 및 칩셋(14)으로도 인가된다.

한편, 상기 마이컴(30)은 또한, 외부의 케이스 파워 스위치(50)로부터의 스위칭 신호(CASE_PWR_BTN)에 의해 대기전력 공급 개시 동작을 시작하게 되며, 이에 따라 +5V의 대기전력(+5VSB)을 상기 스위칭부(40)를 통해 5V 대기신호(P5V_STBY)로서 메인 보드(10)로 인가하게 되는바, 상기 스위칭부(40)는 상기 마이컴(30)의 제어신호(5VSB_SW)가 '온'일 경우에, 상기 SMPS(20)로부터의 +5V 대기전력(+5VSB)을 5V 대기신호(P5V_STBY)로서 메인 보드(10)로 인가하게 된다.

SMPS(20) 파워 커넥터로부터 메인보드(10) 파워 커넥터로 PC 정상동작 전력 +12V 및 -12V 라인, +5V 대기전력선 및 +3.3V 전력선, 그리고 파워굳(PWR_ON) 신호가 간다. 다만, 5V 대기전력선(5VSB)은, 스위칭 장치(40)로 가며, 다시 스위칭 장치(40)에서 메인보드 파워 커넥터로 대기전력 신호(P5V_STBY)가 간다.

더욱이, 마이컴(30)으로부터 스위칭부(40)로 대기전원 스위치 신호(5VSB_SW)가, 그리고 메인 파워 버튼(12)으로 파워 버튼 신호(MB_PWR_BTN)가 간다.

역으로, 메인보드(10) 파워 커넥터로부터 SMPS(20) 파워 커넥터로 SMPS굳(PS_ON#) 신호가 간다.

이들 동작을 더 상세히 설명하면, 먼저, 상기 제3 종래기술의 마이컴(30)은 파워 전원의 대기전력(5VSB)을 상기 스위칭부(40)에 의해 제어함으로써, 메인보드에 공급되는 전원을 통제하는데, 보통 전원이 오프되는 것은 커넥터 간의 오가는 파워굳(PWR_ON) 및/또는 SMPS굳(PS_ON#) 신호를 마이컴에서 감지하여, 전원이 오프일 경우에는 5V 대기전원을 오프해 주면 된다. 즉, 이 경우, 메인보드에 대기전력이 공급되지 않기 때문에, 컴퓨터의 전원을 켤 수 없는 것이다.

한편, PC 사용자가 케이스 파워 스위치(50)를 누르면, 이 신호에 의해 상기 제3 종래기술의 마이컴(30)이 활성화되며, 마이컴은 커넥터 간의 오가는 파워굳(PWR_ON) 및/또는 SMPS굳(PS_ON#) 신호를 감지하여, 전원이 온일 경우에는 스위칭부(40)로의 제어신호(5VSB_SW)를 턴온하여, 5V 대기전원(5VSB)이 메인보드로 인가되도록 하는 것이다. 아울러, 메인보드의 파워 버튼(13)이 온되면, SIO(12)로 입출력 개시명령이 하달되고, SIO(12)는 파워 커넥터(60)를 통해 SMPS(20)로 파워서플라이굳(PS_ON#)을 발하는바, SMPS는 상황이 정상일 경우, 파워굳(PWR_ON) 신호를 역시 커넥터(60)를 통해 메인보드(10)로 전달하면서, 메인보드 동작전원(+12V)를 활성화하는 것이다.

따라서, 상기 제3 종래기술에 의하면, 컴퓨터 기동 시스템의 대기전력에 해당하는 1W의 대기전력을 소비하지 않고, 마이컴의 대기전력에 해당하는 0.1W 정도의 대기전력만으로 스탠바이 및 컴퓨터 기동이 가능해 진다는 장점이 있다.

그런데, 시스템 전원 '온' 및 '오프' 상태만을 갖는 종래의 시스템과 달리, 최근의 PC들은 S1 내지 S5 모드를 채택하여, 다양하게 세분화된 모드를 채택하고 그에 따라 속도와 자원 활용도를 높인 가장 효율적인 시스템 동작을 하게 된다. 참고로, S0 모드는 컴퓨터 동작 모드이고, S1 모드는 프로세서가 아이들(idle) 상태로서 저전력 공급 상태이나 여전히 램에 전원이 공급되어야 하는 상태이고, S2 모드는 프로세서가 딥슬립(deep sleep)모드로서 그러나 여전히 램에 전원이 공급되는 상태이며, S3모드 (절전/대기모드)의 경우는 데이터를 메모리에 저장하고 최소 전원을 유지하는 방식이기 때문에 이 경우에도 여전히 +5V SB를 OFF하면 안 된다. 이때 DDR 메모리의 타입에 따라 조금씩 다르게 출력되지만 VDD 전원이 1.2~1.5V가 계속 유지되는바, 이때에는 메모리와 RTC등 일부에만 전원이 공급된다. 반면, S4 모드 (최대절전모드) 에서는 데이터를 하드디스크에 저장하고 시스템의 모든 전원을 끈다. 즉, 전원 OFF와 거의 동일한 상태가 된다. 이때에는 메모리의 VDD 전원은 전원 OFF 때와 같이 0V 출력된다. 따라서, VDD 신호 하나로 대기전력 차단과 관련한 체크가 가능하게 되는 것인바, 다시 정리하자면, 시스템 대기전력을 OFF 조건인 전원 OFF 및 S4 모드의 경우에는 VDD 신호는 0V이고, 대기전력 ON 조건인 시스템 동작(전원 ON 상태) 및 S3(절전/대기 모드)의 경우에는, VDD 신호는 1.2~1.5V 를 출력하게 된다.

따라서, 이와 같은 최근의 S0~S5 모드를 갖는 시스템의 경우에는, 상기 제3 종래기술의 경우에도, 이러한 대기전력을 차단하기 위해서는 전원의 상태를 모두 확인할 필요가 있는데, 종래의 방법으로는 1) SMPS 내부에 인가되는 전류를 측정하거나, 2) '파워굳' 등의 몇 가지 신호를 더 확인하여 체크하였는데, 1) 전류를 체크하는 경우 고가의 ADC(Analog to Digital Converter) 및 주변회로가 필요하여 대기전력 1W를 줄이는 비용대비 효용가치가 없으며, 2) 또한 '파워굳' 등의 신호를 통하여 체크하는 경우 하나의 신호로 모든 전원을 확인할 수 없기 때문에 여러 신호를 입력받고 전원상태를 체크하기 위하여 복잡한 구조를 가지고 있어 생산 효율성이 떨어진다는 문제점이 발생한다.

한편, 종래의 일반적인 파워온 동작에 대하여, 도 3 내지 도 7을 참조하여 설명한다.

도 3은 종래의 일반적인 파워온 동작의 개념을 설명하는 도면인바, 종래는 도 3에서 보는 바와 같이, 전원 버튼이 '온'되면, 수퍼IO(19) 내의 PS_ON 회로(19a)가 이를 인식하고, 칩셋(14)의 사우스브릿지와 통신하면서, 메인보드(10)의 SIO(12)의 20핀짜리 커넥터의 PS_ON# 단자를 활성화시켜 메인보드(10)로 파워가 인가되도록 한다.

이상의 도 3의 PS_ON 회로(19a)의 블록도의 일예가, 도 4에 상세히 도시되어 있다. 즉, 도 4에서, 전원 버튼에 해당하는 스위치(S1)가 눌려지면, '로우' 레벨로 떨어지면서, PS_ON 회로(19a)가 활성화되는바, 각종 전압이 SMPS로부터 메인 보드로 인가된다(도 5의 타이밍챠트 참조).

다른 한편, 도 6은 종래의 일반적인 파워온 동작의 개념을 설명하는 또다른 예의 도면인바, 역시 전원'온' 스위칭(PWR)이 행해지면, 칩셋(14)이 P.ON 신호를 SIO(12)로 출력하고, 다시 SIO(12)는 P.ON 신호를 메인보드의 커넥터의 PS_ON# 단자로 출력하여, 전원이 SMPS로부터 메인보드로 인가되도록 한다.

도 7은 도 6의 각 신호들의 타이밍 챠트인바, VAC가 활성화(AC 전원이 인가)되면, PS_ON# 신호가 '로우' 레벨로 떨어지면서 활성화되고, 각종 전압이 SMPS로부터 메인보드로 인가되면서, 파워굳 신호로 응답하게 된다.

즉, 종래는 도 6에서와 같이, PS_ON# 신호(SMPS 전원 On)도, +5V SB신호를 먼저 On한 후, 메인보드의 전원 '온' 스위치 단에 연결하여 사우스브리지와 Super I/O 칩셋을 통하여 SMPS에 PS_ON#신호를 발생하여, 케이블의 연결이나 개조 작업성이 좋지 않아, 결국 생산성이 낮았다.

다른 한편, 본 발명자는, 이상의 문제점을 해결하고자, 다양한 동작 모드를 갖는 컴퓨터 시스템에서도, 아주 단순하면서도 자동으로 대기전력을 최소화한 컴퓨터 전원공급장치를 제공하기 위하여, 도 8 내지 도 10에서 보는 바와 같은 대기전력이 절감되는 컴퓨터 전원공급장치를 제안하여 특허 제1623756호로 특허받은 바 있다. 이를 도 2 및 도 8 내지 도 10을 참조하여 설명한다.

도 8은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 블록도이고, 도 9는 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 상세 회로도이며, 도 10은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 마이컴의 동작흐름도이다.

먼저, 제4 종래기술의 발명을 도 8의 블록도로 개략적으로 설명하면, 먼저 PC 전원(50)이 '온'인지를 감지하고, 이에 연동하여 SMPS(20)에서 메인보드로 가는 ATX 파워 케이블의 PS_ON# 신호를 '로우' 레벨로 활성화하여, 5V SB 라인을 제외한 라인이 메인보드로 가도록 한다. 이때, 5V SB 라인은 메인보드로 직접 가지 않고, 마이컴(30) 및 제1 스위칭부(40) 등에 Vcc를 제공하며, 이들을 활성화하는바, 이에 따라 파워컨트롤 신호(PWR_CTRL)를 활성화하여 상기 제1 스위칭부(40)로 출력하고, 이에 응하여 상기 제1 스위칭부(40)는 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되면서 메인보드를 동작시키게 된다.

이때, 상기 마이컴(30)은, PS_ON# 신호를 SMPS(20)에 인가하여 SMPS를 턴온시키고 이에 응하여 상기 신호 및 이에 연동된 공통접지 신호가 SMPS로부터 메인보드(10)로 ATX 케이블을 통해 다른 신호 및 전원이 인가되도록 함으로서 메인보드를 동작시킬 수도 있으나, 도 8에서와 같이, 상기 마이컴(30)이 SMPS를 경유하지 않고 제2 스위칭부(41)를 통하여, PS_ON# 신호를 직접 메인보드로 인가하되, 메인보드의 파워 버튼(13) -> PS_ON 회로(19a) -> 파워커넥터(60)의 PS_ON# 단자로 인가하는 것도 가능하다.

이들 회로를, 도 9를 참조하여 더 상세히 기술하면, 마이컴(30)의 스위칭입력(SW_IN) 단자(칩의 16번 핀)를 통하여, PC 전원 '온' 스위치(50)의 온/오프 상태를 감지하게 된다.

이후, 마이컴(30)은, 공통 접지 단자를 활성화 ('하이'에서 '로우'로 감) 하여, 5V, 3.3V, 12V, 파워 굳(PWR_OK) 신호 라인 등이 모두 메인 보드의 단자로 가도록 활성화하여, 각종 파워가 SMPS로부터 메인보드로 인가되도록 한다. 아울러, PS_ON# 단자(칩의 2번 핀)를 통해 PS_ON# 신호를 SMPS(20)로 출력하고 ATX 파워 케이블을 통해 메인보드(10)의 파워 커넥터(60)의 해당 단자로 연결되도록 할 수도 있고, 혹은 도 9에서와 같이, 마이컴의 일례로 5번 단자를 통해 SW_OUT 신호를 제2 스위칭부(41)로 출력하고, 상기 스위칭 신호가 메인 보드 내의 파워 버튼# (13)을 통해 슈퍼IO(19)의 PS_ON 회로(19a)를 활성화함으로써, 결국 파워 커넥터(60)의 해당 단자로 연결되도록 할 수도 있다.

한편, 전원 제어 시그널(PWR_CTRL)은 마이컴(30)의 14번 핀을 통해 출력되어, 스위칭부(40)의 제1 및 제3 트랜지스터(Q1, Q3)를 활성화하여, 파워 출력(PWR_OUT) 신호를 메인보드(10)의 커넥터의 5V 스탠바이 신호 단자로 출력한다. 이는 최종적으로, 메모리의 기능을 포함하는 메인 보드(컴퓨터)가 동작함을 의미한다.

마지막으로, 메인보드(10)의 메모리(일례로 DDR3)로 공급되는 전압은, 감지부(70)의 제4 트랜지스터(Q4)에 의해 감지되는바, 그 결과는 파워굳(GD_PWR) 단자(마이컴 칩의 15번 핀)를 통해 마이컴으로 알려진다.

이상의 제4 종래기술의 마이컴의 동작을 도 10을 참조하여 다시 한번 상술한다.

먼저, 본 발명에서의 마이컴(30)은 시스템 대기 전원이 오프 상태인 경우에 (AC 전원이 입력되지 않는 상태에서) 진행되는바, 먼저 시스템 대기 전원이 오프 상태인가? 여부를 판단하며(S1), 그러한 경우에 PC 전원 스위치가 '온'인가? (컴퓨터 전원 스위치가 켜져 있는가?) 여부를 판단하는바(S2), 만약 그렇지 않으면 일정 시간 지연 후 피드백하여 계속해서 체크하며, '예스'인 경우에는, 다음 단계로 진행하여, 파워컨트롤 신호(PWR_CTRL)를 활성화하여 상기 스위칭부(40)로 출력하고, 이에 응하여 상기 스위칭부(40)는 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되게 하면서(S3), 동시에 파워 버튼#(13)을 활성화하고 PS_ON# 신호를 활성화하여, 메인보드를 동작시키게 된다(S4').

즉, 마이컴(30)이 PC 전원 스위치가 '온'이라는 신호를 받고, 제1 스위칭부(40)로의 파워컨트롤 신호(PWR_CTRL)를 활성화하여 상기 제1 스위칭부(40)를 통해 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되게 함과 동시에(S3), 또다른 제2 스위칭부(41)로 스위칭아웃(SW_OUT) 신호를 출력하는바, 이에 상기 제2 스위칭부(41)의 트랜지스터(Q2)가 턴온되고, 상기 메인보드의 파워버튼(13)으로 PS_ON# 신호를 인가하게 되는바, 이에 파워버튼(13) 및 메인보드의 슈퍼I/O(19)의 PS_ON 회로(19a)를 통해, 상기 커넥터(60)의 PS_ON# 단자를 활성화하여, 결국 메인보드를 동작시키게 된다(S4').

이후, 메인보드의 메모리(10a)로 공급되는 전압(V_DD)을 체크하여(S5), 일정 전압(일례로 0.7V) 미만인지 여부를 판단하여(S6), 이상이면 (이때는 램이 동작 중이므로), 5V SB 전원 '온' 상태를 그대로 유지하여 메인보드로의 파워 공급을 계속하며, 그렇지 않은 경우에는 메모리가 작동을 멈춘 것으로 인식하여, 파워컨트롤 신호(PWR_CTRL)를 비활성화하여 상기 스위칭부(40)로 출력하고, 이에 응하여 상기 스위칭부(40)는 파워 출력 신호(PWR_OUT)를 디스에이블시켜 시스템 대기전력을 '오프'시키게 된다(S7).

즉, 상기 종래기술에서 상술한 바와 같이, S3 모드 (절전/대기모드)의 경우는 +5V SB를 OFF하면 안 되며, 반면, S4 모드 (최대절전모드) 에서는 데이터를 하드디스크에 저장하고 시스템의 모든 전원을 끈다. 즉, S4 모드 및 전원 OFF인 S5 모드에서 0V 가 출력된다. 따라서, VDD 신호 하나로 대기전력 차단과 관련한 체크가 가능하게 되는 것인바, 다시 정리하자면, 시스템 대기전력을 OFF 조건인 전원 OFF 및 S4 모드의 경우에는 VDD 신호는 0V이고, 대기전력 ON 조건인 시스템 동작(전원 ON 상태) 및 S3(절전/대기 모드)의 경우에는, VDD 신호는 1.2~1.5V 를 출력하게 된다. 따라서, 상기 S5 및 S6 단계에서, 메모리로 공급되는 전압(V_DD)을 체크하여(S5), 일정 전압(Vr: 일예로 0.7V) 미만인지 여부를 판단하여(S6), 그 이상이면 5V SB 전원 '온' 상태를 그대로 유지하며, 그 미만(V_DD < Vr)이면, 시스템 대기전력을 '오프'시키는 것이다(S7).

상기 제4 종래기술은, 메모리로 공급되는 전압(V_DD)을 체크하는 비교적 간단한 방법으로 S3 및 S4 모드를 인식하고, 메모리 등의 시스템에 여전히 전원 공급이 필요한 S3 모드에서는 5V 대기 전원을 계속 공급하고, 그렇지 않은 S4 모드에서는 대기 전원을 차단하여 대시 모드에서의 전력을 절감하는 방법을 제공하되, 그것도 추가적인 케이블 공사를 하지 않고도 행할 수 있다는 장점이 있기는 하다.

그런데, S3(대기/절전모드)에서도 특정 모드 외에는, 사실 5V의 대기전원을 공급할 필요까지는 없고, 3V 정도의 대기 전원만 공급하더라도 충분한바, 상기 제4 종래기술에서는 이에 대한 대비가 없는 실정이다.

또한, 상기 종래기술들은 S3 및 S4 등의 모드 인식이, 메모리와 같이 2차적인 장치에서의 전압으로 체크하였기 때문에, 이를 체크하기 위한 별도의 장치가 필요하고, 아울러 이러한 센싱 전압의 검출 장치로부터 제어용 마이컴까지의 배선이나 별도의 케이블이 필요하며, 아울러 가능성이 아주 낮기는 하지만 시스템의 에러로 인하여 현재 모드와 메모리 등의 2차적 장치 간의 불일치의 경우에는 정확한 센싱이 되지 못하다는 문제점이 있었으며, 특히 슬립 모드에서도 메모리 등은 최소한의 전력 공급이 되어야 하는데도 불구하고 이에 대한 대책이 미흡했다.

대한민국 특허공개 제2013-0043923호 (특허출원 제2011-0108115호) 대한민국 특허 제1328393호 (명칭: 대기전력이 절감되는 컴퓨터 전원공급장치) 대한민국 특허 제1623756호 (명칭: 시스템 메모리 전원을 활용한 대기전력 차단장치의 대기전력 차단 방법)

본 발명은, 다양한 동작 모드(일례로 S0~S5 모드)를 갖는 컴퓨터 시스템에서, 현재 활발히 개발되어지고 있는 대기전력을 차단하는 기술에서 조금 더 진보하여, 정상 동작시에만 회로구동을 위하여 5VSB 전원을 사용하고 나머지 구동은 1.2V를 사용하도록 하여 소비 전력을 최소화하되, 하나의 스위칭 소자만으로 이를 구현하며, 그외 소프트웨어적으로 슬립 모드 인식 및 5VSB 차단을 하도록 한 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법에 관한 것이다.

한편, 기존에 VDDQ를 이용한 기술은 전원상태를 체크하기 위하여 특정 전압 이하일 경우 OFF 되는 트랜지스터를 사용하거나 단자에 흐르는 전류를 측정하였다. 하지만, 최근 VDDQ에 흐르는 전압이 낮아지고 있어서 트랜지스터를 사용할 경우 부품을 단일화하기가 쉽지 않고, 전류를 측정할 경우 Pre-AMP를 사용하여 용량을 키워야 측정값을 정확하게 인식할 수 있어 부대비용의 추가될 소지가 있다.

그래서, 본 발명에서는, MPSC에서 출력되는 VTT 및 VDDQ 제어신호를 통해 정확하게 센싱하면서 시스템에 흐르는 대기 전력뿐만 아니라 슬립모드에서도 5VSB전원을 차단하면서도 메모리에 1.2V를 안정적으로 공급하여 에너지를 절감할 수 있다. 이 기술을 지원하기 위하여 간단한 스위칭을 위한 마이컴을 사용함으로 저렴하게 기술을 구현할 수가 있다. 또한, MPSC에서는 'PCB artwork'상에서 외부로 연결하는 단자를 만들어 쉽게 인터페이스 할 수 있는 장점이 있다.

상기의 목적을 달성하기 위한 본 발명의 일 측면에 따른 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치는, CPU(11), SIO(19), 칩셋(14), 메모리(10a,10a') 및 상기 메모리의 전원공급을 제어하는 MPSC(17)를 포함하는 메인 보드(10)와, ATX 파워 커넥터(16)를 통해 상기 메인 보드와 접속되는 SMPS(20), 그리고 각종 주변 장치들을 포함하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치로서, 슬립모드에서, 상기 SMPS(20)의 ATX 파워 커넥터(16)로의 5VSB 대기전원의 공급을 차단하고, 상기 메인보드의 메모리(10a,10a')로 최저전압을 공급하는 최저전압 공급부(50)를 포함하되, 상기 최저전압 공급부(50)가 슬립모드 인지 여부의 판단은, 상기 MPSC의 제어신호로 행하며, 상기 최저전압 공급부(50)는, 상기 5VSB 대기전원의 상기 ATX 파워 커넥터(16)로의 공급 여부를 스위칭하는 스위칭 소자(52)와, 슬립모드에서 상기 스위칭 소자(52)가 5VSB 대기전원의 상기 ATX 파워 커넥터(16)로의 공급을 차단할 시에, 상기 5VSB 대기전원을 컨버팅하여 상기 메모리(10a,10a')로 공급하는 컨버터(53)와, 상기 스위칭 소자(52) 및 상기 컨버터(53)를 상기 MPSC의 제어신호를 이용하여 제어하는 제어부(51)로 구성되며, 상기 제어부(51)는, 상기 MPSC의 제어신호(VTT_C, VDDQ_C)를 상기 MPSC(17)로부터 공급받으며, 상기 스위칭 소자(52) 및 상기 컨버터(53)로 출력 제어신호를 발하며, 상기 메인 보드(10)의 레지스터 매니저(10c')는, 부팅시에, 부팅시 지연되는 레지스터인 'G1 레지스터 그룹'을 비활성화하도록 하여, 부팅시 반드시 필요하지는 않지만 부팅을 지연시키는 동작을 일시 정지시키도록 하고, 슬립모드가 아니더라도 CPU 사용량이 일정치 이하인 아이들 모드에서, 특정 시간 동안 사용하지 않는 레지스터인 'G2 레지스터 그룹' 및 아이들 모드에서 불필요한 레지스터인 'G3 레지스터 그룹'을 비활성화하도록 하여, 컴퓨터 시스템의 에너지를 절감하도록 하는 것을 특징으로 한다.

삭제

바람직하게는, 상기 제어부(51)는 PIC(51)인 것을 특징으로 한다.

삭제

한편, 상기의 목적을 달성하기 위한 본 발명의 다른 측면에 따른 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 방법은, 상기 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치에서, (a) 전원이 'ON'되고 컴퓨터 시스템이 시작되면(S11), 상기 제어부(51)는 상기 스위칭 소자(52)를 턴온 시킴으로써, 시스템 전체에 5VSB 대기전력을 공급하고, 상기 ATX 파워 커넥터(16)를 통해 메인 보드에 각종 소자들에 모든 동작 전원 (3V, 5V, 12V 등)을 공급하게 되는 단계(S12); (c) 상기 MPSC의 제어신호(VTT_C, VDDQ_C)를 체크하여, 동작모드인지 여부를 판단하는 단계(S13); (e) 상기 (c) 단계에서의 판단 결과, 그렇지 않은 경우에는, 상기 MPSC의 제어신호(VTT_C, VDDQ_C)로서 슬립 모드인지 여부를 체크하게 되는 단계(S14); (f) 상기 (e) 단계에서의 판단 결과, 슬립모드(S3 모드)인 경우에는, 'STR(Suspend to RAM)' 수행과 함께(S15), 5VSB의 공급 여부를 결정하는 스위칭 소자(52)를 턴오프시키는 제1 출력 제어신호(VSB_CTRL#)를 발하여 5VSB가 차단되도록 하면서, 상기 메모리로의 최저전압 공급을 행하는 컨버터(53)의 동작을 턴온시키는 제2 출력 제어신호(VDDQ_ON)를 발하여 최저전압이 상기 메모리(10a, 10a')로 공급되도록 하는 단계(S16); (g) 상기 (f) 단계 후, 웨이크업 여부를 판단하여(S17), 웨이크업이 발생하지 않으면 계속해서 체크하고, 웨이크업이 발생하면, 상기 스위칭 소자(52)를 턴온시키는 제1 출력 제어신호(VSB_CTRL#)를 발하여 5VSB가 공급되도록 하면서, 상기 컨버터(53)의 동작을 턴오프시키는 제2 출력 제어신호(VDDQ_ON)를 발하여 상기 최저전압이 차단되도록 하는 단계(S18); (h) 상기 (e) 단계에서의 판단 결과, 슬립모드(S3 모드)가 아닌 경우에는, 상기 MPSC의 제어신호(VTT_C, VDDQ_C)로서 오프 모드인지 여부를 판단하는 단계(S21); 및 (j) 상기 (h) 단계에서의 판단 결과, 오프 모드인 경우에는, PS_ON# 를 'H'로 하여 모든 전원공급을 차단하고(S22), 상기 스위칭 소자(52)를 턴오프시키는 제1 출력 제어신호(VSB_CTRL#)를 발하여 5VSB 공급이 중단되도록 하면서, 상기 컨버터(53)의 동작을 턴오프시키는 제2 출력 제어신호(VDDQ_ON)도 발하여 상기 메모리로의 최저전압 역시 차단되도록 하는 단계(S23); 를 포함하는 것을 특징으로 한다.

바람직하게는, 상기 (c) 단계에서의 동작모드인지 여부를 판단하는 단계(S13)는, 상기 MPSC의 제어신호(VTT_C, VDDQ_C) 중에서, VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)가 모두 'H'인지 여부로 판단하며, 상기 (e) 단계에서의 슬립 모드인지 여부를 체크하게 되는 단계(S14)는, 상기 VTT 제어신호(VTT_C)가 'L'이고 VDDQ 제어신호(VDDQ_C)가 'H'인지 여부로 판단하며, 상기 (h) 단계에서의 오프 모드인지 여부를 판단하는 단계(S21)는, 상기 VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)가 모두 'L'인지 여부로 판단하는 것을 특징으로 한다.

또한 바람직하게는, (b) 상기 (a) 단계와 상기 (c) 단계 사이에, 레지스터 매니저(10c')가 부팅시 지연되는 레지스터인 'G1 레지스터 그룹'을 비활성화하도록 하여, 부팅시 반드시 필요하지는 않지만 부팅을 지연시키는 동작을 일시 정지시키는 단계(S30); (d) 상기 (c) 단계에서 판단 결과, 동작모드라고 판단되는 경우, CPU 사용량을 체크하여, CPU 사용량이 일정 수준 미만인지 여부를 체크하며(S31), 일정 수준 이상이면 상기 (c) 단계로 리턴하여 반복하여 수행하고, 일정 수준 미만이면 에너지 사용 최적화를 실행하고 상기 (e) 단계로 이행하게 되는 단계(S32); 및 (k) 상기 (h) 단계에서의 판단 결과, 오프 모드가 아닌 경우에는, 상기 (b) 단계 및 상기 (d) 단계에서의 에너지 사용 최적화를 정상 상태로 복구하고 상기 (c) 단계로 리턴하는 단계(S33~S35); 를 더 포함하는 것을 특징으로 한다.

더욱 바람직하게는, 상기 (d) 단계에서의 에너지 사용 최적화는, 레지스터 매니저(10c')가 특정 시간 동안 사용하지 않는 레지스터인 'G2 레지스터 그룹' 및 아이들 모드에서 불필요한 레지스터인 'G3 레지스터 그룹'을 비활성화하도록 하고, 'DeviceSleepONDisconnect=0'으로 하여 네트워크 어댑터를 오프시키는 것(S32)이며, 상기 (k) 단계는, (k1) 상기 (h) 단계에서의 판단 결과, 오프 모드가 아닌 경우에, 'DeviceSleepONDisconnect=1'로 하여 네트워크 어댑터를 '온'시키는 단계(S33)와, (k2) 상기 (k1) 단계 이후, 어플리케이션 레지스터가 상기 G1 내지 G3에 해당하는 특정 레지스터가 호출되었는지를 체크하는 단계(S34)와, (k3) 상기 (k2) 단계에서의 판단 결과, 호출되지 않았으면 곧바로, 호출되었으면 레지스터 매니저(10c')가 해당 '레지스터'를 활성화해 주고 나서 상기 (c) 단계로 리턴하는 단계(S35)로 구성되는 것을 특징으로 한다.

본 발명에 따른 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법에 따르면, 다양한 동작 모드를 갖는 컴퓨터 시스템에서, 최소 부품을 사용하여 대기전력 모드에서 동작전원을 최소화하여 에너지 절감을 꾀할 수 있고, 더욱이 동작시에도 반드시 필요한 장치들만을 동작시키도록 함으로써 대기전력 최적화를 꾀할 수 있다.

상기 목적 및 효과 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

도 1은 종래의 컴퓨터 전원공급장치의 개념도.
도 2는 제3 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 블록도.
도 3은 종래의 일반적인 파워온 동작의 개념을 설명하는 도면.
도 4는 도 3의 PS_ON 회로(19a)의 블록도.
도 5는 도 3의 각 신호들의 타이밍 챠트.
도 6은 종래의 일반적인 파워온 동작의 개념을 설명하는 또다른 예의 도면.
도 7은 도 6의 각 신호들의 타이밍 챠트.
도 8은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 블록도.
도 9는 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 상세 회로도.
도 10은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 마이컴의 동작흐름도.
도 11은 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 전체 개략 구성도.
도 12a는 도 11의 파워서플라이(SMPS) 및 MPSC 부분의 상세 회로도.
도 12b는 도 11의 메인보드 부분의 상세 회로도.
도 13은 본 발명의 제1 실시예에 따른 컴퓨터 시스템의 동작 방법을 나타내는 동작흐름도.
도 14는 본 발명의 제2 실시예에 따른 컴퓨터 시스템의 동작 방법을 나타내는 동작흐름도.

이하에서는, 첨부도면을 참고하여 본 발명에 따른 바람직한 실시예들을 상세하게 설명하기로 한다.

도 11은 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 전체 개략 구성도이고, 도 12a는 도 11의 파워서플라이(SMPS) 및 MPSC 부분의 상세 회로도이고, 도 12b는 도 11의 메인보드 부분의 상세 회로도이고, 도 13은 본 발명의 제1 실시예에 따른 컴퓨터 시스템의 동작 방법을 나타내는 동작흐름도이며, 도 14는 본 발명의 제2 실시예에 따른 컴퓨터 시스템의 동작 방법을 나타내는 동작흐름도이다.

다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 당해 기술 분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.

(본 발명의 최적 실시예에 따른 컴퓨터 시스템의 대기전력 최적화 장치)

우선, 본 발명의 최적 실시예에 따른 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치에 대하여, 도 11 내지 도 12b를 참조하여 설명한다.

먼저, 본 발명에 따른 컴퓨터 시스템은, 도 11 에서 보는 바와 같이, 메인 보드(10)와 파워서플라이(SMPS)(20) 사이에 최저전압 공급부(50)가 개재되어, S3 모드(슬립모드) 이상의 단계에서 메인보드로의 5VSB 전압을 차단하고, S3 모드(슬립모드)에서 메모리(10a, 10a')에만 최저전압(일례로 12V, 컴퓨터 시스템에 따라서는 1.5 ~ 1.9V)을 공급하도록 함으로써 이루어진다.

즉, SMPS(20)로부터 메인보드의 ATX 파워 커넥터(16)로 통상적인 대기전압(5VSB)의 제1 대기전원의 인가를 온/오프하는 스위칭 소자(52)를, 별도의 PIC(51)가 제어하는 형태로 이루어진다. 이때, 상기 PIC(51), 슬립모드(S3 모드)나 그 이상의 모드(S4, S5 모드)에서는 상기 스위칭 소자(52)를 오프시켜 아예 통상적인 대기전원이 상기 ATX 파워 커넥터(16)로 인가되지 않도록 함으로써, 특히 슬립모드(S3 모드)에서 소비되는 에너지(대략 1.2W)를 절약할 수 있게 된다. 다만, 최대절전모드(S4 모드)나 오프모드(S5 모드)에서는 문제가 되지 않지만, 슬립모드(S3 모드)에서는, 일례로 DDR과 같은 메모리(10a, 10a')에는 임시 저장을 위한 최소한의 전원(1.2V ~ 1.9V의 최저전압을 사용함)이 인가되어야 하는바, 상기 5VSB를 컨버터(53)를 통해 최저전압으로 강압시켜 메모리(10a, 10a')로 직접 인가하게 된다.

이 경우에는, 5VSB 단자만 최저전압 공급부(50)에 연결되며, 나머지 각종 전원 (5V, 3.3V, 12V 등) 단자들은 메인 커넥터에 연결되면서 공통접지되는바, 이상의 5VSB 전원의 공급 및 차단은, 메인보드(10) 내의 MPSC(17)가 칩셋(14)으로부터 받는 VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)를 상기 PIC(51)에 인가함으로써 현재 컴퓨터 시스템의 모드 인식에 의해 이루어진다.

이때, 상기 PIC(51)는, 상기 VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)에 의해 현재 컴퓨터 시스템의 모드 인식을 하는바, 그 진리표는 다음 <표 1>과 같다.

<표 1>

즉, 상기 VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)가 모두 'H'(하이)일 경우에는, 컴퓨터 동작 상태(S0~S2 모드)로 인식한 PIC(51)가, 5VSB의 공급 여부를 결정하는 상기 스위칭 소자(52)를 턴온시키는 제어신호(VSB_CTRL#)를 'L'(로우)로 만들어 5VSB가 상기 ATX 파워 커넥터(16)를 통해 메인보드로 공급되도록 하는바, 이때는 통상적인 동작모드에서와 같이 상기 ATX 파워 커넥터(16)를 통해 메인보드(10)로 모든 전압이 인가되므로, 메모리에도 동작전압이 인가되기 때문에, 메모리용 최저 전압(1.2V)을 별도로 인가할 필요가 없으며, 상기 컨버터(53)의 동작을 턴온시키는 컨버터 제어신호(VDDQ_ON)를 'Off' 상태로 하여도 된다. 보다 구체적으로는, 상기 컨버터 제어신호(VDDQ_ON)의 단자를 접지와 쇼트시켜, 상기 컨버터의 출력단이 접지되도록 한다.

한편, 상기 VTT 제어신호(VTT_C)는 'L'이지만 VDDQ 제어신호(VDDQ_C)는 'H'일 경우에는, 슬립모드(S3 모드)로 인식한 PIC(51)가, 5VSB의 공급 여부를 결정하는 상기 스위칭 소자(52)를 턴오프시키는 제어신호(VSB_CTRL#)를 'H'로 만들어 5VSB가 차단되도록 하지만, 상기 컨버터(53)의 동작을 턴온시키는 제어신호(VDDQ_ON)는 'On'으로 하여 최저전압(1.2V의 전압)이 상기 메모리(10a, 10a')로 여전히 공급되도록 한다. 보다 구체적으로는, 상기 컨버터 제어신호(VDDQ_ON)의 단자를 접지와 오픈(플로팅)시켜, 상기 컨버터(53)의 제어단에 동작전압이 걸리도록 하여 컨버터의 컨버팅 동작이 수행되면서, 컨버터의 출력단의 최저 전압(1.2V)이 메모리로 인가되도록 한다.

다른 한편, 상기 VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)가 모두 'L'일 경우에는, 최대절전모드(S4 모드) 내지 컴퓨터 파워 오프 상태(S5 모드)로 인식한 PIC(51)가, 5VSB의 공급 여부를 결정하는 상기 스위칭 소자(52)를 턴오프시키는 제어신호(VSB_CTRL#)를 'H'로 하여 5VSB가 차단되도록 하면서, 상기 컨버터(53)의 동작을 턴온시키는 제어신호(VDDQ_ON) 역시 'Off'로 하여 최저전압(1.2V의 전압) 역시 상기 메모리(10a, 10a')로 공급되지 않도록 한다.

참고로, 상기 PIC(51)는, 메인보드의 파워버튼(13) 신호를 'PWR_BTN#' 단자를 통해 받아서, 활성화되며, 상기 'VDDQ_ON' 제어신호는 접지와 사이에 개재되어 있는 내부 스위치의 오프시, 컨버터의 컨버팅 동작이 수행되면서 컨버터의 출력단이 플로팅되어지며, 미설명 부호 (54)는 상기 컨버터(53)에 저항 및 커패시터와 함께 부가되는 부하이다.

참고로, 상기 SMPS(20) 및 MPSC(17)에 대하여 부연하여 상세히 설명하면, 도 12a에서 보는 바와 같이 (본 발명자의 특허 제1640584호의 명세서에서도 자세히 설명되어 있음), 상기 고주파 스위칭 컨버터부의 제1 변압기(T1)로부터의 각종 동작 전압(+5V, +3.3V, +12V)이 ATX 파워커넥터(16)를 통해 메인보드로 공급되는바, 한편으로는 제2 변압기(T2) 및 전압 레귤레이터(29)로부터의 5VSB 전압이 스위칭 소자(52)를 통해 상기 ATX 파워커넥터(16)의 '5VSB' 단자로 공급되어지는바, 결국 상기 스위칭 소자(52)가 '턴오프되어 상기 ATX 파워커넥터(16)의 '5VSB' 단자로 전원이 공급되지 않으면, 상기 대시전원(5VSB)을 포함한 상기 메인보드로의 모든 전원의 인가가 차단됨으로써, 슬립모드에서도 1.2W 정도의 전원이 절감되어 진다. 다만, 슬립모드(S3 모드)에서는 DDR 메모리와 같은 메모리(도 12b의 10a, 10a')에 최소한의 전원이 공급되어져야 하는바, 상기 대기전원(5VSB)이 컨버터(53)에 의해 최저전압(1.2V)으로 변환되어 메모리로 공급되어지며, 이들 스위칭 소자(52)와 컨버터(53)는 다시 상기 PIC(51)에 의해 제어되어 진다.

아울러, 상기 PIC(51)는, MPSC(17)로부터의 제어신호 'VTT_C' 및 'VDDQ_C'에 의해 제어되는바, 이는 칩셋(도 12b의 14)으로부터 오는 신호이다.

계속해서 도 12b를 참조하여, 메인보드(10)의 나머지 구성을 설명하면, 파워 버튼(13)의 스위칭에 의해 SIO(19)가 활성화되면서, 상기 최저전압 공급부(50)의 PIC(51)도 활성화시킴과 동시에, 키보드나 마우스의 동작을 체크하고, 이외에도 칩셋(14)과 함께 상기 슬립 모드나 기타 부팅 시에 I/O 장치를 감시하여야 하며, 웨이크 업이나 기타 동작 모드로 전환시 이를 인지하여 5VSB의 대기전원이 시스템으로 인가되도록 제어하여야 하기 때문이다.

한편, 상기 CPU(11)는 일례로 '포트 B' 및 '포트 C'를 통해 HDMI 커넥터와 인터페이싱이 이루어지며, '포트 D'를 통해 LVDS 커넥터와 연결되어 있어, LVDS 장치들과 정보를 주고 받는다. 더욱이, 상기 CPU(11)는 '포트 E'를 통해 eDP(electronic data processing) 장치(35)와도 접속되어 있으며, 한편으로는, '채널 A' 및 '채널 B'를 통해 DDR 메모리(10a, 10a')와도 접속되어 있다.

추가적으로, 상기 칩셋(14)은, LAN 및 PCIe 장치와 PCIe 방식으로 접속되며, 키보드 및 마우스와 PS2 혹은 USB 방식으로 접속되며, USB, SPI 플래시 및 일례로 SATA3와 같은 직렬 ATA 케이블과도 접속되어진다. 역시 상기 칩셋(14)은, 하드웨어 모니터링 장치를 통해, 와치독, 팬, 통신모듈, H/W 모니터, DIO 및 KB/MS와도 연결된다.

한편, 5VSB의 대기전원은, 상술한 바와 같이, 스위칭 소자(52)에 의해 온/오프 되며, 비로소 전체 시스템의 오디오 코덱, 오디오 앰프 등에 AVDD로서 공급되어 진다.

추가적으로, 상기 5VSB의 대기전원은 별도의 컨버터에 의해 3VSB로 강압된 후, USB 3.0, USB 2.0, SPI 플래쉬, 일례로 RJ-45와 같은 LAN 커넥터, PCIe 와 같은 인터페이스에 AVDD33으로 공급되어 지도록 할 수도 있으나, 본 발명과는 직접 관련이 없으므로 상세한 설명은 생략한다. 이외에도, TPM 이며, 오디오 코덱, 오디오 입출력장치, 오디오 앰프, 스피커 등이 메인보드에 접속되어 질 수 있다.

특히, 본 발명의 시스템에서, CPU(11) 및 칩셋(14)은 레지스터 매니저(10c')의 실행에 따른 OS(10c)에 의해 프로그램된 방식으로 슬립 모드시 추가 대기전력 최적화를 꾀하게 되는바, 이에 대해서는 제2 실시예로서 도 14를 참조하여 후술한다.

이와 같은 본 발명에 관한 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치에 의하면, 간단한 스위칭 소자(52)로 대기전력 최소화 방법을 제공하는바, 최적의 기능을 구현하면서도 추가되는 원가는 최소한으로 절감할 수 있도록 하는바, 시스템 대기 모드 시 에너지 절감 방법으로는, 메모리 전원인 최소전압(1.2V)만을 메모리에 공급하면서, 슬립모드에서도 모든 메인전원으로의 전원을 차단가능하도록 하는바, 최근 PC 사용시간이 스마트폰 등으로 줄고 있으므로 대기전력 차단 및 슬립모드(S3)의 에너지 소비를 줄이는 등의 소비전력 저감에 최적화되어 있다. 또한, 일반적인 사무용에 사용되는 프로그램 대비 컴퓨터의 성능이 상당히 높으며, 이 성능을 공유하여 한 대의 컴퓨터로 여러 명이 사용하는 멀티 PC 등이 출시되어 컴퓨터의 유휴 자원을 활용하는 추세이나, 멀티 PC 등은 OS 및 응용 프로그램 등의 라이선스 문제가 있어 사용이 차단되고 있으며, 또한 유저 한 사람이 프로그램을 설치 시 문제가 발생하거나 바이러스 등으로 문제가 발생 시 전체 시스템이 다운되거나 감염되어 사용상에 문제가 많다. 따라서 사용하는 프로그램의 로드에 따라 CPU 코어 수를 감소하거나 사용되지 않는 인터페이스의 전원을 차단하여 에너지 절감을 최적화한다.

일례로, 부팅 시 동작이 지연되는 레지스터(편의상 본 명세서에서 'G1 레지스터 그룹'이라 함)로는 'Windows update', 'VACCINE', 'SECURITY' 관련 레지스터 등이 있으며, 부팅시에 이들 'G1 레지스터 그룹'을 비활성화한다. 또한, 동작모드라 할지라도 CPU 사용량이 일정치 이하인 아이들모드(IDLE mode) 시, 특정 시간 동안 사용하지 않는 레지스터(편의상 본 명세서에서 'G2 레지스터 그룹'이라 함)로는 '디스크 조각모음', '스케줄러 알람' 등이 있는바, 슬립모드와 같은 아이들모드시 일시적으로 이들 'G2 레지스터 그룹'을 비활성화하고, 아이들모드(IDLE mode) 시 불필요한 레지스터(편의상 본 명세서에서 'G3 레지스터 그룹'이라 함)로는 'Network processor', 'Windows Service management' 등이 있는바, 역시 슬립모드와 같은 아이들모드시 이들 'G3 레지스터 그룹'을 비활성화한다. 역시 상기 아이들 모드에서는, 네크워크 어댑터도 오프시키는 것이 바람직하다.

물론, 주기적으로 컴퓨터의 현재 동작 상태를 체크하여 슬립모드가 해제되었을 때에는, 아이들 모두가 해제되었는지를 검사하여야 하는바, 일단 네크워크 어댑터도 턴온 시키고, 상기 G1 내지 G3에 해당하는 특정 레지스터(편의상 본 명세서에서 'Z 레지스터'라 함)가 호출되었는지를 체크하여, 호출되었으며 해당 'Z 레지스터'를 활성화해 주어야 할 것이다.

(본 발명의 제1 실시예에 따른 컴퓨터 시스템의 대기전력 최적화 방법)

이제, 본 발명의 제1 실시예에 따른 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 방법에 대하여, 도 13을 주로 참조하여 설명한다.

도 11 내지 도 12b를 참조하여, 도 13에서 보는 바와 같이, 유저가 파워 버튼(13)을 눌러 전원이 'ON'되고 컴퓨터 시스템이 시작되면(S11), 본 발명에서의 PIC(51)도 활성화되는바, 우선 VSB_CTRL# 신호를 'L'로 하여 스위칭 소자(52)를 턴온 시킴으로써, 시스템 전체에 대기전력을 공급하고, PS_ON# 신호를 'L'로 하여 ATX 파워 커넥터(16)를 통해 메인 보드에 각종 소자들에 모든 동작 전원 (3V, 5V, 12V 등)을 공급하게 된다(S12).

이제, PIC(51)는, MPSC의 제어신호인 상기 VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)를 체크하는바, 상기 VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)가 모두 'H'인지 여부를 판단하여(S13), 그러한 경우에는, 컴퓨터 동작 상태(S0~S2 모드)이므로 계속해서 체크하고, 그렇지 않은 경우에는, 슬립 모드인지 여부를 체크하게 되는바, 즉, 상기 VTT 제어신호(VTT_C)가 'L'이고 VDDQ 제어신호(VDDQ_C)가 'H'인지 여부를 체크하게 된다(S14).

상기 S14 단계에서, 'Yes'인 경우에는, 슬립모드(S3 모드)로의 진입을 의미하므로 이미 RAM에 현재 상태를 저장하는 'STR(Suspend to RAM)'이 수행되며(S15), 이후, 슬립모드(S3 모드)로 인식한 PIC(51)가, 5VSB의 공급 여부를 결정하는 상기 스위칭 소자(52)를 턴오프시키는 제어신호(VSB_CTRL#)를 'H'로 만들어 5VSB가 차단되도록 하지만, 상기 컨버터(53)의 동작을 턴온시키는 제어신호(VDDQ_ON)는 'On'으로 하여 (접지와 오픈시켜) 최저전압(1.2V의 전압)이 상기 메모리(10a, 10a')로 공급되도록 한다(S16). 즉, 본 발명에서는, 슬립모드에서 메모리 외의 모든 소자의 동작을 정지시키는 것이다.

이후, 웨이크업 여부를 판단하여(S17), 웨이크업이 발생하지 않으면 계속해서 체크하고, 웨이크업이 발생하면, 상기 스위칭 소자(52)를 턴오프시키는 제어신호(VSB_CTRL#)를 'L'로 만들어 5VSB가 공급되도록 하면서, 상기 컨버터(53)의 동작을 턴온시키는 제어신호(VDDQ_ON)는 'Off'로 하여 (접지와 쇼트시켜) 최저전압(1.2V의 전압)이 차단되도록 한다(S18). 이후, 상기 S13 단계로 리턴하여, 다시 반복수행하게 된다.

한편, 상기 S14 단계에서의 판단 결과, 'No'이면, 상기 VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)가 모두 'L'인지 여부를 판단하여(S21), 그렇지 않은 경우에는, 역시 상기 S13 단계로 리턴하여, 다시 반복수행하게 되고, 반면, 그러한 경우에는, 최대절전모드(S4 모드)이거나 전원오프모드(S5)이므로, PS_ON# 를 'H'로 하여 모든 전원공급을 차단하고(S22), 상기 스위칭 소자(52)를 턴오프시키는 제어신호(VSB_CTRL#)를 'H'로 만들어 5VSB 공급이 중단되도록 하면서, 상기 컨버터(53)의 동작을 턴온시키는 제어신호(VDDQ_ON)도 'Off'로 하여 (접지와 쇼트시켜) 최저전압(1.2V의 전압) 역시 차단되도록 하고(S23), 프로세스를 종료한다(S24).

따라서, 상술한 <표 1>에서와 같이, 동작모드(S0~S2) 에서는, 상기 스위칭 소자(52)를 턴온시켜서 5VSB가 파워 커넥터를 통해 메인보드로 인가되도록 하나, 슬립모드(S3)에서는 상기 스위칭 소자(52)를 턴오프시켜서 5VSB가 차단되도록 하되, 상기 컨버터(53)의 최저전압 출력이 메모리(10a, 10a')로만 공급되도록 하며, 오프모드(S4/S5)에서는 메인보드로의 모든 전원공급이 차단되도록 하며, 기존의 MPSC 제어신호를 이용하는 매우 간단한 구성으로 슬립모드에서의 대기전력 공급을 최소화하게 된다.

(본 발명의 제2 실시예에 따른 컴퓨터 시스템의 대기전력 최적화 방법)

이제, 본 발명의 제2 실시예에 따른 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 방법에 대하여, 도 14를 주로 참조하여 설명한다.

도 11 내지 도 13을 일부 참조하고, 도 14에서 보는 바와 같이, S12 단계에서, 레지스터 매니저(10c')가 부팅시 지연되는 레지스터인 'G1 레지스터 그룹'을 비활성화하도록 하여, 부팅시 반드시 필요하지는 않지만 부팅을 지연시키는 동작을 일시 정지시키고(S30), 비로소 S13 단계를 수행하게 된다.

또한, S13 단계에서 판단 결과, 'Yes'인 경우(동작모드인 경우), 바로 리턴하지 않고, 아이들 모드인지 여부를 체크하여 더욱 에너지 절감을 꾀하는바, 즉, SIO(19)는, 칩셋(14)과 함께 CPU 사용량을 체크하여, CPU 사용량이 일정 수준 (일례로 5~10%) 미만인지 여부를 체크하게 되며(S31), 일정 수준 이상이면 비로소 S13 단계로 리턴하여 반복하여 수행하고, 일정 수준 미만이면 에너지 사용 최적화를 실행하게 된다(S32). 구체적으로 S32 단계에서는, 레지스터 매니저(10c')가 특정 시간 동안 사용하지 않는 레지스터인 'G2 레지스터 그룹' 및 아이들 모드에서 불필요한 레지스터인 'G3 레지스터 그룹'을 비활성화하도록 하고, 'DeviceSleepONDisconnect=0'으로 하여 네트워크 어댑터를 오프시킨 후(S32), 상기 S14 단계를 수행하게 된다.

그리하여, 본 제2 실시예에 의하면, 제1 실시예에 비해, 부팅시나 아이들 모드에서 더욱 에너지 절감을 꾀할 수 있게 된다.

한편, 상기 S21 단계 이후에도, S21 단계에서의 판단 결과가 'No'이면 (동작모드이면), 바로 리턴하지 않고, 레지스터 매니저 및 네트워크 어댑터를 원위치시켜 주어야 할 것인바, 먼저 'DeviceSleepONDisconnect=1'로 하여 네트워크 어댑터를 온시킨 후(S33), 어플리케이션 레지스터가 상기 G1 내지 G3에 해당하는 특정 레지스터(편의상 본 명세서에서 'Z 레지스터'라 함)가 호출되었는지를 체크하여(S34), 호출되지 않았으면 곧바로 상기 S13 단계로 리턴하게 되지만, 호출되었으면 레지스터 매니저(10c')가 해당 'Z 레지스터'를 활성화해 주고 나서(S35), 상기 S13 단계로 리턴하게 된다.

이와 같은 본 발명의 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법에 의하면, i) MPSC의 제어신호를 이용하면서 아주 간단한 스위칭 소자(52)의 추가만으로도 (실시예에서는 PIC를 별도로 사용하였으나, 상기 <표 1>의 논리값을 실현하는 구성이기만 하면 다른 방식으로도 얼마든지 간단하게 구성할 수 있다), 컴퓨터 시스템의 슬립 모드에서 5VSB 의 대기전압의 공급을 효과적으로 중단시켜서 전력 소비를 줄이며 (약 1.2W에서 0.3W로, 약 0.9W 정도의 절감이 가능함), ii) 그럼에도 컨버터(53)에 의해 메모리로의 최저전압(1.2V)의 공급은 여전히 가능하므로 기존의 시스템에 있어 문제를 일으키지 않고 실현가능하다. iii) 또한, 제2 실시예의 경우에는, 추가적으로 부팅시나 아이들 모드에서 레지스터 매니저에 의해 추가적인 동작을 일시중지시킴으로써 추가적인 에너지 절감이 가능하게 된다.

이상에서는 본 발명의 일 실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.

(종래기술)
10 : 메인보드
11 : CPU 12 : SIO (System IO)
13 : 파워 버튼 14 : 칩셋
15 : 리셋 버튼 16 : 제1 배터리
17 : 리쥼리셋 18 : LAN
19 : 수퍼IO (Super IO) 19a : PS_ON 회로
20 : 파워서플라이 (SMPS) 30 : 마이컴
40 : 제1 스위칭부 41 : 제2 스위칭부
50 : 케이스 파워 스위치 60 : 파워 커넥터
70 : V_DD 감지부
(본 발명)
10 : 메인보드 10a, 10a': 메모리
10c: OS 10c': 레지스터 매니저(REG_MAN)
11 : CPU
13 : 파워 버튼 14 : 칩셋
16 : ATX 파워 커넥터 17 : MPSC
19 : SIO
20 : 파워서플라이 (SMPS) 29: 전압레귤레이터
50 : 최저전압공급부 51 : PIC
52 : 스위칭소자 53 : 컨버터

Claims

CPU(11), SIO(19), 칩셋(14), 메모리(10a,10a') 및 상기 메모리의 전원공급을 제어하는 MPSC(17)를 포함하는 메인 보드(10)와, ATX 파워 커넥터(16)를 통해 상기 메인 보드와 접속되는 SMPS(20), 그리고 각종 주변 장치들을 포함하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치로서,
슬립모드에서, 상기 SMPS(20)의 ATX 파워 커넥터(16)로의 5VSB 대기전원의 공급을 차단하고, 상기 메인보드의 메모리(10a,10a')로 최저전압을 공급하는 최저전압 공급부(50)를 포함하되,
상기 최저전압 공급부(50)가 슬립모드 인지 여부의 판단은, 상기 MPSC의 제어신호로 행하며,
상기 최저전압 공급부(50)는,
상기 5VSB 대기전원의 상기 ATX 파워 커넥터(16)로의 공급 여부를 스위칭하는 스위칭 소자(52)와,
슬립모드에서 상기 스위칭 소자(52)가 5VSB 대기전원의 상기 ATX 파워 커넥터(16)로의 공급을 차단할 시에, 상기 5VSB 대기전원을 컨버팅하여 상기 메모리(10a,10a')로 공급하는 컨버터(53)와,
상기 스위칭 소자(52) 및 상기 컨버터(53)를 상기 MPSC의 제어신호를 이용하여 제어하는 제어부(51)로 구성되며,
상기 제어부(51)는, 상기 MPSC의 제어신호(VTT_C, VDDQ_C)를 상기 MPSC(17)로부터 공급받으며, 상기 스위칭 소자(52) 및 상기 컨버터(53)로 출력 제어신호를 발하며,
상기 메인 보드(10)의 레지스터 매니저(10c')는, 부팅시에, 부팅시 지연되는 레지스터인 'G1 레지스터 그룹'을 비활성화하도록 하여, 부팅시 반드시 필요하지는 않지만 부팅을 지연시키는 동작을 일시 정지시키도록 하고, 슬립모드가 아니더라도 CPU 사용량이 일정치 이하인 아이들 모드에서, 특정 시간 동안 사용하지 않는 레지스터인 'G2 레지스터 그룹' 및 아이들 모드에서 불필요한 레지스터인 'G3 레지스터 그룹'을 비활성화하도록 하여, 컴퓨터 시스템의 에너지를 절감하도록 하는 것을 특징으로 하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치.
삭제
제 1 항에 있어서,
상기 제어부(51)는 PIC(51)인 것을 특징으로 하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치.
삭제
CPU(11), SIO(19), 칩셋(14), 메모리(10a,10a') 및 상기 메모리의 전원공급을 제어하는 MPSC(17)를 포함하는 메인 보드(10)와, ATX 파워 커넥터(16)를 통해 상기 메인 보드와 접속되는 SMPS(20), 그리고 각종 주변 장치들을 포함하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치이고, 슬립모드에서, 상기 SMPS(20)의 ATX 파워 커넥터(16)로의 5VSB 대기전원의 공급을 차단하고, 상기 메인보드의 메모리(10a,10a')로 최저전압을 공급하는 최저전압 공급부(50)를 포함하되, 상기 최저전압 공급부(50)가 슬립모드 인지 여부의 판단은, 상기 MPSC의 제어신호로 행하며, 상기 최저전압 공급부(50)는, 상기 5VSB 대기전원의 상기 ATX 파워 커넥터(16)로의 공급 여부를 스위칭하는 스위칭 소자(52)와, 슬립모드에서 상기 스위칭 소자(52)가 5VSB 대기전원의 상기 ATX 파워 커넥터(16)로의 공급을 차단할 시에, 상기 5VSB 대기전원을 컨버팅하여 상기 메모리(10a,10a')로 공급하는 컨버터(53)와, 상기 스위칭 소자(52) 및 상기 컨버터(53)를 상기 MPSC의 제어신호를 이용하여 제어하는 제어부(51)로 구성되며, 상기 제어부(51)는, 상기 MPSC의 제어신호(VTT_C, VDDQ_C)를 상기 MPSC(17)로부터 공급받으며, 상기 스위칭 소자(52) 및 상기 컨버터(53)로 출력 제어신호를 발하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치를 이용한 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 방법으로서,
(a) 전원이 'ON'되고 컴퓨터 시스템이 시작되면(S11), 상기 제어부(51)는 상기 스위칭 소자(52)를 턴온 시킴으로써, 시스템 전체에 5VSB 대기전력을 공급하고, 상기 ATX 파워 커넥터(16)를 통해 메인 보드에 각종 소자들에 모든 동작 전원 (3V, 5V, 12V 등)을 공급하게 되는 단계(S12);
(c) 상기 MPSC의 제어신호(VTT_C, VDDQ_C)를 체크하여, 동작모드인지 여부를 판단하는 단계(S13);
(e) 상기 (c) 단계에서의 판단 결과, 그렇지 않은 경우에는, 상기 MPSC의 제어신호(VTT_C, VDDQ_C)로서 슬립 모드인지 여부를 체크하게 되는 단계(S14);
(f) 상기 (e) 단계에서의 판단 결과, 슬립모드(S3 모드)인 경우에는, 'STR(Suspend to RAM)' 수행과 함께(S15), 5VSB의 공급 여부를 결정하는 스위칭 소자(52)를 턴오프시키는 제1 출력 제어신호(VSB_CTRL#)를 발하여 5VSB가 차단되도록 하면서, 상기 메모리로의 최저전압 공급을 행하는 컨버터(53)의 동작을 턴온시키는 제2 출력 제어신호(VDDQ_ON)를 발하여 최저전압이 상기 메모리(10a, 10a')로 공급되도록 하는 단계(S16);
(g) 상기 (f) 단계 후, 웨이크업 여부를 판단하여(S17), 웨이크업이 발생하지 않으면 계속해서 체크하고, 웨이크업이 발생하면, 상기 스위칭 소자(52)를 턴온시키는 제1 출력 제어신호(VSB_CTRL#)를 발하여 5VSB가 공급되도록 하면서, 상기 컨버터(53)의 동작을 턴오프시키는 제2 출력 제어신호(VDDQ_ON)를 발하여 상기 최저전압이 차단되도록 하는 단계(S18);
(h) 상기 (e) 단계에서의 판단 결과, 슬립모드(S3 모드)가 아닌 경우에는, 상기 MPSC의 제어신호(VTT_C, VDDQ_C)로서 오프 모드인지 여부를 판단하는 단계(S21); 및
(j) 상기 (h) 단계에서의 판단 결과, 오프 모드인 경우에는, PS_ON# 를 'H'로 하여 모든 전원공급을 차단하고(S22), 상기 스위칭 소자(52)를 턴오프시키는 제1 출력 제어신호(VSB_CTRL#)를 발하여 5VSB 공급이 중단되도록 하면서, 상기 컨버터(53)의 동작을 턴오프시키는 제2 출력 제어신호(VDDQ_ON)도 발하여 상기 메모리로의 최저전압 역시 차단되도록 하는 단계(S23);
를 포함하는 것을 특징으로 하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 방법.
제 5 항에 있어서,
상기 (c) 단계에서의 동작모드인지 여부를 판단하는 단계(S13)는, 상기 MPSC의 제어신호(VTT_C, VDDQ_C) 중에서, VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)가 모두 'H'인지 여부로 판단하며,
상기 (e) 단계에서의 슬립 모드인지 여부를 체크하게 되는 단계(S14)는, 상기 VTT 제어신호(VTT_C)가 'L'이고 VDDQ 제어신호(VDDQ_C)가 'H'인지 여부로 판단하며,
상기 (h) 단계에서의 오프 모드인지 여부를 판단하는 단계(S21)는, 상기 VTT 제어신호(VTT_C) 및 VDDQ 제어신호(VDDQ_C)가 모두 'L'인지 여부로 판단하는 것을 특징으로 하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 방법.
제 5 항에 있어서,
(b) 상기 (a) 단계와 상기 (c) 단계 사이에, 레지스터 매니저(10c')가 부팅시 지연되는 레지스터인 'G1 레지스터 그룹'을 비활성화하도록 하여, 부팅시 반드시 필요하지는 않지만 부팅을 지연시키는 동작을 일시 정지시키는 단계(S30);
(d) 상기 (c) 단계에서 판단 결과, 동작모드라고 판단되는 경우, CPU 사용량을 체크하여, CPU 사용량이 일정 수준 미만인지 여부를 체크하며(S31), 일정 수준 이상이면 상기 (c) 단계로 리턴하여 반복하여 수행하고, 일정 수준 미만이면 에너지 사용 최적화를 실행하고 상기 (e) 단계로 이행하게 되는 단계(S32); 및
(k) 상기 (h) 단계에서의 판단 결과, 오프 모드가 아닌 경우에는, 상기 (b) 단계 및 상기 (d) 단계에서의 에너지 사용 최적화를 정상 상태로 복구하고 상기 (c) 단계로 리턴하는 단계(S33~S35);
를 더 포함하는 것을 특징으로 하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 방법.
제 7 항에 있어서,
상기 (d) 단계에서의 에너지 사용 최적화는, 레지스터 매니저(10c')가 특정 시간 동안 사용하지 않는 레지스터인 'G2 레지스터 그룹' 및 아이들 모드에서 불필요한 레지스터인 'G3 레지스터 그룹'을 비활성화하도록 하고, 'DeviceSleepONDisconnect=0'으로 하여 네트워크 어댑터를 오프시키는 것(S32)이며,
상기 (k) 단계는,
(k1) 상기 (h) 단계에서의 판단 결과, 오프 모드가 아닌 경우에, 'DeviceSleepONDisconnect=1'로 하여 네트워크 어댑터를 온시키는 단계(S33)와,
(k2) 상기 (k1) 단계 이후, 어플리케이션 레지스터가 상기 G1 내지 G3에 해당하는 특정 레지스터가 호출되었는지를 체크하는 단계(S34)와,
(k3) 상기 (k2) 단계에서의 판단 결과, 호출되지 않았으면 곧바로, 호출되었으면 레지스터 매니저(10c')가 해당 '레지스터'를 활성화해 주고 나서 상기 (c) 단계로 리턴하는 단계(S35)
로 구성되는 것을 특징으로 하는 MPSC의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 방법.