Nothing Special   »   [go: up one dir, main page]

KR101794871B1 - 트리밍 회로 및 그 제어 방법 - Google Patents

트리밍 회로 및 그 제어 방법 Download PDF

Info

Publication number
KR101794871B1
KR101794871B1 KR1020160048263A KR20160048263A KR101794871B1 KR 101794871 B1 KR101794871 B1 KR 101794871B1 KR 1020160048263 A KR1020160048263 A KR 1020160048263A KR 20160048263 A KR20160048263 A KR 20160048263A KR 101794871 B1 KR101794871 B1 KR 101794871B1
Authority
KR
South Korea
Prior art keywords
current
current level
level
node
arm
Prior art date
Application number
KR1020160048263A
Other languages
English (en)
Other versions
KR20170119939A (ko
Inventor
이명희
김우중
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020160048263A priority Critical patent/KR101794871B1/ko
Publication of KR20170119939A publication Critical patent/KR20170119939A/ko
Application granted granted Critical
Publication of KR101794871B1 publication Critical patent/KR101794871B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

트리밍 회로는 제1 노드 및 제2 노드 사이에 직렬로 연결된 제1 스위치 및 제1 전류 레벨의 제1 전류원을 포함하는 제1 암 상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제2 스위치 및 제2 전류 레벨의 제2 전류원을 포함하고, 상기 제1 암과 병렬인 제2 암 및 상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제3 스위치 및 제3 전류 레벨의 제3 전류원을 포함하고, 상기 제1 암 및 상기 제2 암과 병렬인 제3 암을 포함하고, 상기 제1 스위치, 상기 제2 스위치, 및 상기 제3 스위치의 온오프 상태에 따라 상기 제2 노드의 출력 전류 레벨이 결정되고, 상기 제1 전류 레벨과 상기 제3 전류 레벨은 서로 동일하다.

Description

트리밍 회로 및 그 제어 방법{TRIMMING CIRCUIT AND CONTROLLING METHOD THEREOF}
본 발명은 트리밍 회로 및 그 제어 방법에 관한 것이다.
트리밍 회로는 반도체 집적 회로에서 주로 사용되며, 반도체 집적 회로의 제작 과정에서 발생하는 공정 오차 또는 에러로 인한 출력 값의 변화를 조절하는 용도로 사용된다. 특히 자동차 전장 부품에 사용되는 반도체 집적 회로의 경우, 운전자의 안전을 위해서 ISO 26262와 같은 기능 안전 기준을 만족해야 한다.
도 3은 기존의 트리밍 회로를 도시한 도면이다.
도 3을 참조하면, 트리밍 회로(30)는 하나의 스위치 및 하나의 전류원이 하나의 암을 구성하는 복수의 암을 포함하고, 복수의 암은 서로 병렬로 연결되어 있다.
전류원(311, 321, 331)은 서로 다른 전류 레벨을 갖는다. 예를 들어 전류원(311)은 전류 레벨 I3을 갖고, 전류원(321)은 전류 레벨 2I3을 갖고, 전류원(331)은 전류 레벨 4I3을 갖는다.
스위치(SW3_1, SW3_2, SW3_3)는 제어 신호(S3_1, S3_2, S3_3)에 의해 온오프 상태가 제어되고, 이러한 온오프 상태의 조합에 의해서 출력 전류(I3_out)의 출력 전류 레벨이 결정된다.
도 4는 기존의 트리밍 회로의 출력 전류의 출력 전류 레벨을 설명하기 위한 도면이다.
도 4를 참조하면 그래프(40)는 제어 신호(S3)의 값을 가로축으로 하고, 출력 전류(I3_out)의 출력 전류 레벨을 세로축으로 한다. 제어 신호(S3)는 제어 신호(S3_1)의 값을 제1 비트, 제어 신호(S3_2)의 값을 제2 비트, 제어 신호(S3_3)의 값을 제3 비트로 하여 표현될 수 있다.
제어 신호(S3)가 "000"인 경우, 모든 스위치(SW3_1, SW3_2, SW3_3)가 오프 상태이고 따라서 모든 전류원(311, 321, 331)에 전류가 흐를 수 없으므로, 출력 전류(I3_out)은 출력 전류 레벨은 0이다. 제어 신호(S3)가 "001"인 경우, 스위치(SW3_2, SW3_3)가 오프 상태이고 스위치(SW3_1)가 온 상태이고 따라서 전류원(311)만 도통되므로, 출력 전류(I3_out)의 출력 전류 레벨은 전류 레벨 I3과 동일하다. 동일한 방식으로 트리밍 회로(30)의 출력 전류(I3_out)의 출력 전류 레벨은 8 개의 전류 레벨 0, I3, 2I3, 3I3, 4I3, 5I3, 6I3, 7I3 중 하나로 선택될 수 있다.
이러한 기존의 트리밍 회로(30)는 n 개의 스위치를 이용하여 최대 개수인 2n 개의 출력 전류 레벨을 만들어낼 수 있는 장점이 있다. 하지만 전술한 바와 같이 자동차 전장 부품으로서 가혹한 환경(고온 및 고압의 환경) 하에서 스위치(SW3_2)가 고장나 단락되는 경우, 출력 전류 레벨은 4 개의 전류 레벨 0, I3, 4I3, 5I3이 될 수 없는 문제점이 있다. 즉, 스위치가 하나만 고장나도 표현 가능한 출력 전류 레벨이 절반으로 줄어드는 문제점이 있다. 이러한 경우 자동차 전장 부품의 단순한 오작동에 의해서 급발진 또는 엔진의 비정상 작동 등 운전자의 생명에 위협이 가해질 수 있다.
해결하고자 하는 기술적 과제는, 스위치가 고장나는 경우에도 목적하는 출력 전류 레벨로 출력 전류의 출력이 가능한, ISO 26262의 기능 안전 기준을 만족하는 트리밍 회로 및 그 제어 방법을 제공하는 데 있다.
실시 예에 따른 트리밍 회로는, 제1 노드 및 제2 노드 사이에 직렬로 연결된 제1 스위치 및 제1 전류 레벨의 제1 전류원을 포함하는 제1 암, 상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제2 스위치 및 제2 전류 레벨의 제2 전류원을 포함하고, 상기 제1 암과 병렬인 제2 암, 및 상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제3 스위치 및 제3 전류 레벨의 제3 전류원을 포함하고, 상기 제1 암 및 상기 제2 암과 병렬인 제3 암을 포함한다. 상기 제1 스위치, 상기 제2 스위치, 및 상기 제3 스위치의 온오프 상태에 따라 상기 제2 노드의 출력 전류 레벨이 결정되고, 상기 제1 전류 레벨과 상기 제3 전류 레벨은 서로 동일할 수 있다.
상기 제2 전류 레벨은 상기 제1 전류 레벨 및 상기 제3 전류 레벨과 상이할 수 있다. 상기 제2 전류 레벨은 상기 제1 전류 레벨 및 상기 제3 전류 레벨보다 높을 수 있다.
상기 트리밍 회로는, 상기 제3 스위치의 제어 단자에 연결된 인버터를 더 포함할 수 있다. 상기 트리밍 회로는, 상기 제1 노드에 연결된 전압원을 더 포함할 수 있다.
실시 예에 따른 트리밍 회로는, 제1 노드 및 제2 노드 사이에 직렬로 연결된 제1 트랜지스터 및 제1 전류 레벨의 제1 전류원을 포함하는 제1 암, 상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제2 트랜지스터 및 제2 전류 레벨의 제2 전류원을 포함하고, 상기 제1 암과 병렬인 제2 암, 및 상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제3 트랜지스터 및 제3 전류 레벨의 제3 전류원을 포함하고, 상기 제1 암 및 상기 제2 암과 병렬인 제3 암을 포함한다. 상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 상기 제3 트랜지스터의 온오프 상태에 따라 상기 제2 노드의 출력 전류 레벨이 결정되고, 상기 제1 전류 레벨과 상기 제3 전류 레벨은 서로 동일할 수 있다.
상기 제2 전류 레벨은 상기 제1 전류 레벨 및 상기 제3 전류 레벨과 상이할 수 있다. 상기 제2 전류 레벨은 상기 제1 전류 레벨 및 상기 제3 전류 레벨보다 높을 수 있다.
상기 제3 트랜지스터가 온 상태가 되는 제어 전압의 극성은 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 온 상태가 되는 제어 전압의 극성과 반대일 수 있다.
상기 트리밍 회로는, 상기 제1 노드에 연결된 전압원을 더 포함할 수 있다.
실시 예에 따른, 복수의 전류원의 도통 상태에 따른 복수의 조합을 이용하여 출력 전류를 출력하는 트리밍 회로의 제어 방법은, 상기 출력 전류의 출력 전류 레벨을 결정하는 단계; 상기 복수의 조합 중 상기 출력 전류 레벨에 대응하는 적어도 2 개의 후보 조합을 찾는 단계; 상기 적어도 2 개의 후보 조합 중 이용 불가능한 후보 조합을 제외시키는 단계; 및 나머지 후보 조합 중 하나를 선택하여 상기 복수의 전류원 각각의 도통 상태를 제어하는 단계를 포함할 수 있다.
상기 복수의 전류원 중 적어도 2 개의 전류원의 전류 레벨이 서로 동일할 ㅅ수 있다. 상기 복수의 전류원 중 상기 적어도 2 개의 전류원을 제외한 적어도 1 개의 전류원의 전류 레벨은 상기 적어도 2 개의 전류원의 전류 레벨과 상이할 수 있다. 상기 적어도 1 개의 전류원의 전류 레벨은 상기 적어도 2 개의 전류원의 전류 레벨보다 높을 수 있다.
실시예들에 따른 트리밍 회로 및 그 제어 방법은, 스위치가 고장나는 경우에도 목적하는 출력 전류 레벨로 출력 전류를 출력할 수 있고, ISO 26262의 기능 안전 기준을 만족한다.
도 1a는 본 발명의 한 실시예에 따른 트리밍 회로를 도시한 도면이다.
도 1b는 본 발명의 다른 실시예에 따른 트리밍 회로를 도시한 도면이다.
도 2는 본 발명의 실시예들에 따른 트리밍 회로의 출력 전류 레벨을 설명하기 위한 도면이다.
도 3은 기존의 트리밍 회로를 도시한 도면이다.
도 4는 기존의 트리밍 회로의 출력 전류의 출력 전류 레벨을 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 여러 실시예들에 대하여 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 실시예들은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
실시예들을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 번호를 붙이도록 한다. 따라서 이전 도면에 사용된 구성요소의 참조 번호를 다음 도면에서 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 실시예들은 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께 및 영역을 과장하여 나타낼 수 있다.
2개의 구성요소를 전기적으로 연결한다는 것은 2개의 구성요소를 직접(directly) 연결할 경우뿐만 아니라, 2개의 구성요소 사이에 다른 구성요소를 거쳐서 연결하는 경우도 포함한다. 다른 구성요소는 스위치, 저항, 커패시터 등을 포함할 수 있다. 실시예들을 설명함에 있어서 연결한다는 표현은, 직접 연결한다는 표현이 없는 경우에는, 전기적으로 연결한다는 것을 의미한다.
도 1a는 본 발명의 한 실시예에 따른 트리밍 회로를 도시한 도면이다.
도 1a를 참조하면, 트리밍 회로(10a)는 제1 노드 및 제2 노드를 기준으로 서로 병렬로 연결된 제1 암(arm)(110a), 제2 암(120a), 및 제3 암(130a)을 포함한다. 여기서 제1 노드는 제1 내지 제3 암(110a, 120a, 130a)과 전압원(VDD1)이 연결된 노드를 지칭하고, 제2 노드는 출력 전류(I1_out)가 출력되는 노드를 지칭한다.
제1 암(110a)은 직렬로 연결된 제1 스위치(SW1_1) 및 제1 전류원(111)을 포함하고, 제2 암(120a)은 직렬로 연결된 제2 스위치(SW1_2) 및 제2 전류원(121)을 포함하고, 제3 암(130a)은 직렬로 연결된 제3 스위치(SW1_3) 및 제3 전류원(131)을 포함한다.
제1 전류원(111)은 제1 전류 레벨을 갖고, 제2 전류원(121)은 제2 전류 레벨을 갖고, 제3 전류원(131)은 제3 전류 레벨을 갖는다. 본 실시예에서 복수의 전류원(111, 121, 131) 중 적어도 2 개의 전류원(111, 131)은 서로 동일한 전류 레벨을 갖는다. 도 1a를 참조하면 제1 전류 레벨과 제3 전류 레벨이 I1으로 서로 동일하다.
또한 복수의 전류원(111, 121, 131) 중 서로 동일한 전류 레벨을 갖는 적어도 2 개의 전류원(111, 131)을 제외한 적어도 1개의 전류원(121)은 상이한 전류 레벨을 가질 수 있다. 이때 전류원(121)의 전류 레벨은 전류원(111, 131)의 전류 레벨보다 높을 수 있다. 도 1a를 참조하면 전류원(121)의 전류 레벨은 2I1로서 전류원(111, 131)의 전류 레벨인 I1보다 높다.
제1 스위치(SW1_1)는 제1 제어 신호(S1_1)에 의해 온오프 제어되고, 제2 스위치(SW1_2)는 제2 제어 신호(S1_2)에 의해 온오프 제어되고, 제3 스위치(SW1_3)는 제3 제어 신호(S1_3)에 의해 온오프 제어된다.
제3 스위치(SW1_3)의 제어 단자에 인버터(190)가 연결될 수 있다. 인버터(190)는 제3 제어 신호(S1_3)를 반전시킬 수 있다.
도 1b는 본 발명의 다른 실시예에 따른 트리밍 회로를 도시한 도면이다.
도 1b를 참조하면, 트리밍 회로(10b)는 제1 노드 및 제2 노드를 기준으로 서로 병렬로 연결된 제1 암(110b), 제2 암(120b), 및 제3 암(130b)을 포함한다. 여기서 제1 노드는 제1 내지 제3 암(110b, 120b, 130b)과 전압원(VDD1)이 연결된 노드를 지칭하고, 제2 노드는 출력 전류(I1_out)가 출력되는 노드를 지칭한다.
제1 암(110b)은 직렬로 연결된 제1 트랜지스터(TR1_1) 및 제1 전류원(111)을 포함하고, 제2 암(120b)은 직렬로 연결된 제2 트랜지스터(TR1_2) 및 제2 전류원(121)을 포함하고, 제3 암(130b)은 직렬로 연결된 제3 트랜지스터(TR1_3) 및 제3 전류원(131)을 포함한다.
제1 전류원(111)은 제1 전류 레벨을 갖고, 제2 전류원(121)은 제2 전류 레벨을 갖고, 제3 전류원(131)은 제3 전류 레벨을 갖는다. 본 실시예에서 복수의 전류원(111, 121, 131) 중 적어도 2 개의 전류원(111, 131)은 서로 동일한 전류 레벨을 갖는다. 도 1b를 참조하면 제1 전류 레벨과 제3 전류 레벨이 I1으로 서로 동일하다.
또한 복수의 전류원(111, 121, 131) 중 서로 동일한 전류 레벨을 갖는 적어도 2 개의 전류원(111, 131)을 제외한 적어도 1개의 전류원(121)은 상이한 전류 레벨을 가질 수 있다. 이때 전류원(121)의 전류 레벨은 전류원(111, 131)의 전류 레벨보다 높을 수 있다. 도 1b를 참조하면 전류원(121)의 전류 레벨은 2I1로서 전류원(111, 131)의 전류 레벨인 I1보다 높다.
제1 트랜지스터(TR1_1)는 제1 제어 신호(S1_1)에 의해 온오프 제어되고, 제2 트랜지스터(TR1_2)는 제2 제어 신호(S1_2)에 의해 온오프 제어되고, 제3 트랜지스터(TR1_3)는 제3 제어 신호(S1_3)에 의해 온오프 제어된다.
제3 트랜지스터(TR1_3)가 온 상태가 되는 제어 전압의 극성은 제1 트랜지스터(TR1_1) 및 제2 트랜지스터(TR1_2)가 온 상태가 되는 제어 전압의 극성과 반대일 수 있다. 예를 들어, 제3 트랜지스터(TR1_3)는 PMOS일 수 있고, 제1 및 제2 트랜지스터(TR1_1, TR1_2) 는 NMOS일 수 있다.
도 2는 본 발명의 실시예들에 따른 트리밍 회로의 출력 전류 레벨을 설명하기 위한 도면이다.
도 2를 참조하면 그래프(20)는 제어 신호(S1)의 값을 가로축으로 하고, 출력 전류(I1_out)의 출력 전류 레벨을 세로축으로 한다. 제어 신호(S1)는 제어 신호(S1_1)의 값을 제1 비트, 제어 신호(S1_2)의 값을 제2 비트, 제어 신호(S1_3)의 값을 제3 비트로 하여 표현될 수 있다.
도 2의 그래프(20)는 도 1a의 실시예 또는 도 1b의 실시예에 따라 설명될 수 있으나, 편의상 도 1a의 실시예를 기준으로 설명한다.
제어 신호(S1)가 "000"인 경우는 제1 제어 신호(S1_1)가 오프 레벨이고, 제2 제어 신호(S1_2)가 오프 레벨이고, 제3 제어 신호(S1_3)가 오프 레벨인 경우이다. 하지만 제3 제어 신호(S1_3)는 인버터(190)에 의해 반전되므로 제3 스위치(SW1_3)의 제어 단자에는 온 레벨의 제어 신호가 인가된다. 따라서 출력 전류(I1_out)의 전류 레벨은 전류원(131)에 따르므로, I1에 해당한다.
제어 신호(S1)가 "001"인 경우는 제1 제어 신호(S1_1)가 온 레벨이고, 제2 제어 신호(S1_2)가 오프 레벨이고, 제3 제어 신호(S1_3)가 오프 레벨인 경우이다. 제3 제어 신호(S1_3)는 인버터(190)에 의해 반전되므로 제3 스위치(SW1_3)의 제어 단자에는 온 레벨의 제어 신호가 인가된다. 따라서 출력 전류(I1_out)의 전류 레벨은 전류원(111, 131)에 따르므로, 2I1에 해당한다.
제어 신호(S1)가 "010"인 경우는 제1 제어 신호(S1_1)가 오프 레벨이고, 제2 제어 신호(S1_2)가 온 레벨이고, 제3 제어 신호(S1_3)가 오프 레벨인 경우이다. 제3 제어 신호(S1_3)는 인버터(190)에 의해 반전되므로 제3 스위치(SW1_3)의 제어 단자에는 온 레벨의 제어 신호가 인가된다. 따라서 출력 전류(I1_out)의 전류 레벨은 전류원(121, 131)에 따르므로, 3I1에 해당한다.
제어 신호(S1)가 "011"인 경우는 제1 제어 신호(S1_1)가 온 레벨이고, 제2 제어 신호(S1_2)가 온 레벨이고, 제3 제어 신호(S1_3)가 오프 레벨인 경우이다. 제3 제어 신호(S1_3)는 인버터(190)에 의해 반전되므로 제3 스위치(SW1_3)의 제어 단자에는 온 레벨의 제어 신호가 인가된다. 따라서 출력 전류(I1_out)의 전류 레벨은 전류원(111, 121, 131)에 따르므로, 4I1에 해당한다.
제어 신호(S1)가 "100"인 경우는 제1 제어 신호(S1_1)가 오프 레벨이고, 제2 제어 신호(S1_2)가 오프 레벨이고, 제3 제어 신호(S1_3)가 온 레벨인 경우이다. 제3 제어 신호(S1_3)는 인버터(190)에 의해 반전되므로 제3 스위치(SW1_3)의 제어 단자에는 오프 레벨의 제어 신호가 인가된다. 따라서 출력 전류(I1_out)의 전류 레벨은 0에 해당한다.
제어 신호(S1)가 "101"인 경우는 제1 제어 신호(S1_1)가 온 레벨이고, 제2 제어 신호(S1_2)가 오프 레벨이고, 제3 제어 신호(S1_3)가 온 레벨인 경우이다. 제3 제어 신호(S1_3)는 인버터(190)에 의해 반전되므로 제3 스위치(SW1_3)의 제어 단자에는 오프 레벨의 제어 신호가 인가된다. 따라서 출력 전류(I1_out)의 전류 레벨은 전류원(111)에 따르므로, I1에 해당한다.
제어 신호(S1)가 "110"인 경우는 제1 제어 신호(S1_1)가 오프 레벨이고, 제2 제어 신호(S1_2)가 온 레벨이고, 제3 제어 신호(S1_3)가 온 레벨인 경우이다. 제3 제어 신호(S1_3)는 인버터(190)에 의해 반전되므로 제3 스위치(SW1_3)의 제어 단자에는 오프 레벨의 제어 신호가 인가된다. 따라서 출력 전류(I1_out)의 전류 레벨은 전류원(121)에 따르므로, 2I1에 해당한다.
제어 신호(S1)가 "111"인 경우는 제1 제어 신호(S1_1)가 온 레벨이고, 제2 제어 신호(S1_2)가 온 레벨이고, 제3 제어 신호(S1_3)가 온 레벨인 경우이다. 제3 제어 신호(S1_3)는 인버터(190)에 의해 반전되므로 제3 스위치(SW1_3)의 제어 단자에는 오프 레벨의 제어 신호가 인가된다. 따라서 출력 전류(I1_out)의 전류 레벨은 전류원(111, 121)에 따르므로, 3I1에 해당한다.
복수의 전류원(111, 121, 131)의 도통 상태에 따른 복수의 조합은 스위치가 n 개일 때 2n 개가 된다. 따라서, 본 실시예에서는 스위치가 3 개이므로 복수의 조합은 8 개 존재한다. 이러한 8 개의 복수의 조합 중 출력 전류(I1_out)의 출력 전류 레벨이 0이 되는 경우와 4I1가 되는 경우의 2 개 조합을 제외한 나머지 6 개 조합은 다음과 같이 2 개 조합 마다 쌍을 이룬다.
제어 신호(S1)가 "000"인 조합과 "101"인 조합에서 각각 출력 전류 레벨이 I1이 되고, 제어 신호(S1)가 "001"인 조합과 "110"인 조합에서 각각 출력 전류 레벨이 2I1이 되고, 제어 신호(S1)가 "010"인 조합과 "111"인 조합에서 각각 출력 전류 레벨이 3I1이 된다.
따라서, 예를 들어 제1 스위치(SW1_1)에 고장이 발생해 단락되더라도, 제어 신호(S1)가 "101"인 조합을 이용하여 출력 전류 레벨이 I1인 출력 전류(I1_out)를 출력하고, 제어 신호(S1)가 "001"인 조합을 이용하여 출력 전류 레벨이 2I1인 출력 전류(I1_out)를 출력하고, 제어 신호(S1)가 "111"인 조합을 이용하여 출력 전류 레벨이 3I1인 출력 전류(I1_out)를 출력할 수 있다.
결론적으로 기존 트리밍 회로에 비해서 선택가능한 출력 전류 레벨의 폭은 좁을 수 있으나, 스위치 고장에 더욱 견고한 트리밍 회로를 제공할 수 있다.
트리밍 회로는 외부의 제어 회로 또는 디지털 신호 처리기(Digital Signal Processor, DSP)에 의해 아래와 같이 제어될 수 있다.
우선 디지털 신호 처리기는 트리밍 회로(10a)가 위치한 또는 연결된 반도체 집적 회로에서 필요로 하는 출력 전류(I1_out)의 출력 전류 레벨을 결정할 수 있다.
디지털 신호 처리기는 복수의 조합 중 결정된 출력 전류 레벨에 대응하는 적어도 2 개의 후보 조합을 찾을 수 있다. 복수의 조합은 전술한 바와 같이 복수의 전류원(111, 121, 131)의 도통 상태에 따른 조합이다. 적어도 2 개의 후보 조합이란 동일한 출력 전류 레벨의 출력 전류(I1_out)를 출력할 수 있는 서로 다른 조합을 의미한다. 예를 들어, 결정된 출력 전류 레벨이 I1인 경우 제어 신호(S1)가 "000"인 조합과 "101"인 조합이 후보 조합이 될 수 있다.
다음으로 디지털 신호 처리기는 적어도 2 개의 후보 조합 중 이용 불가능한 후보 조합을 제외시킬 수 있다. 예를 들어, 제1 스위치(SW1_1)의 단락 고장이 확인된 경우, 제어 신호(S1)가 "000"인 후보 조합은 사용할 수 없으므로 이를 제외시킬 수 있다.
따라서, 디지털 신호 처리기는 나머지 후보 조합 중 하나인 제어 신호(S1)가 "101"인 조합을 선택하고, 이에 따라 복수의 전류원(111, 121, 131) 각각의 도통 상태를 제어할 수 있다. 예로 든 경우에서는 제1 스위치(SW1_1)가 온 상태(단락 상태)가 되고, 제2 및 제3 스위치(SW1_2, SW1_3)는 오프 상태가 될 것이다.
본 명세서에서는 3 개의 스위치를 구비한 트리밍 회로를 실시예로 들었으나, 스위치를 추가하여 선택가능한 출력 전류 레벨의 폭을 늘리거나 같은 출력 전류 레벨에 대응하는 다양한 조합을 추가할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10a, 10b: 트리밍 회로
SW1_1, SW1_2, SW1_3: 스위치
TR1_1, TR1_2, TR1_3: 트랜지스터
110a, 120a, 130a, 110b, 120b, 130b: 암
111, 121, 131: 전류원
190: 인버터

Claims (14)

  1. 제1 노드 및 제2 노드 사이에 직렬로 연결된 제1 스위치 및 제1 전류 레벨의 제1 전류원을 포함하는 제1 암;
    상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제2 스위치 및 제2 전류 레벨의 제2 전류원을 포함하고, 상기 제1 암과 병렬인 제2 암; 및
    상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제3 스위치 및 제3 전류 레벨의 제3 전류원을 포함하고, 상기 제1 암 및 상기 제2 암과 병렬인 제3 암을 포함하고,
    상기 제1 스위치, 상기 제2 스위치, 및 상기 제3 스위치의 온오프 상태에 따라 상기 제2 노드의 출력 전류 레벨이 결정되고,
    상기 제1 전류 레벨과 상기 제3 전류 레벨은 서로 동일하며,
    상기 제2 전류 레벨은 상기 제1 전류 레벨 및 상기 제3 전류 레벨과 상이한,
    트리밍 회로.
  2. 삭제
  3. 제1 항에 있어서,
    상기 제2 전류 레벨은 상기 제1 전류 레벨 및 상기 제3 전류 레벨보다 높은,
    트리밍 회로.
  4. 제3 항에 있어서,
    상기 제3 스위치의 제어 단자에 연결된 인버터를 더 포함하는,
    트리밍 회로.
  5. 제4 항에 있어서,
    상기 제1 노드에 연결된 전압원을 더 포함하는,
    트리밍 회로.
  6. 제1 노드 및 제2 노드 사이에 직렬로 연결된 제1 트랜지스터 및 제1 전류 레벨의 제1 전류원을 포함하는 제1 암;
    상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제2 트랜지스터 및 제2 전류 레벨의 제2 전류원을 포함하고, 상기 제1 암과 병렬인 제2 암; 및
    상기 제1 노드 및 상기 제2 노드 사이에 직렬로 연결된 제3 트랜지스터 및 제3 전류 레벨의 제3 전류원을 포함하고, 상기 제1 암 및 상기 제2 암과 병렬인 제3 암을 포함하고,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 상기 제3 트랜지스터의 온오프 상태에 따라 상기 제2 노드의 출력 전류 레벨이 결정되고,
    상기 제1 전류 레벨과 상기 제3 전류 레벨은 서로 동일하며,
    상기 제2 전류 레벨은 상기 제1 전류 레벨 및 상기 제3 전류 레벨과 상이한,
    트리밍 회로.
  7. 삭제
  8. 제6 항에 있어서,
    상기 제2 전류 레벨은 상기 제1 전류 레벨 및 상기 제3 전류 레벨보다 높은,
    트리밍 회로.
  9. 제8 항에 있어서,
    상기 제3 트랜지스터가 온 상태가 되는 제어 전압의 극성은 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 온 상태가 되는 제어 전압의 극성과 반대인,
    트리밍 회로.
  10. 제9 항에 있어서,
    상기 제1 노드에 연결된 전압원을 더 포함하는,
    트리밍 회로.
  11. 복수의 전류원의 도통 상태에 따른 복수의 조합을 이용하여 출력 전류를 출력하는 트리밍 회로의 제어 방법에 있어서,
    상기 출력 전류의 출력 전류 레벨을 결정하는 단계;
    상기 복수의 조합 중 상기 출력 전류 레벨에 대응하는 적어도 2 개의 후보 조합을 찾는 단계;
    상기 적어도 2 개의 후보 조합 중 이용 불가능한 후보 조합을 제외시키는 단계; 및
    나머지 후보 조합 중 하나를 선택하여 상기 복수의 전류원 각각의 도통 상태를 제어하는 단계를 포함하는
    트리밍 회로의 제어 방법.
  12. 제11 항에 있어서,
    상기 복수의 전류원 중 적어도 2 개의 전류원의 전류 레벨이 서로 동일한,
    트리밍 회로의 제어 방법.
  13. 제12 항에 있어서,
    상기 복수의 전류원 중 상기 적어도 2 개의 전류원을 제외한 적어도 1 개의 전류원의 전류 레벨은 상기 적어도 2 개의 전류원의 전류 레벨과 상이한,
    트리밍 회로의 제어 방법.
  14. 제13 항에 있어서,
    상기 적어도 1 개의 전류원의 전류 레벨은 상기 적어도 2 개의 전류원의 전류 레벨보다 높은,
    트리밍 회로의 제어 방법.
KR1020160048263A 2016-04-20 2016-04-20 트리밍 회로 및 그 제어 방법 KR101794871B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160048263A KR101794871B1 (ko) 2016-04-20 2016-04-20 트리밍 회로 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160048263A KR101794871B1 (ko) 2016-04-20 2016-04-20 트리밍 회로 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20170119939A KR20170119939A (ko) 2017-10-30
KR101794871B1 true KR101794871B1 (ko) 2017-11-08

Family

ID=60301299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160048263A KR101794871B1 (ko) 2016-04-20 2016-04-20 트리밍 회로 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR101794871B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010013799A1 (en) 2000-01-19 2001-08-16 Zhenhua Wang Circuit for voltage level detection
JP2004506372A (ja) 2000-08-03 2004-02-26 イノベイティブ・テクノロジー・ライセンシング・エルエルシー 切換型電流源ｄａｃのための自己トリミング電流源及び方法
US20140300292A1 (en) * 2013-04-08 2014-10-09 Dialog Semiconductor Gmbh Programmable current source with optimized compliance region for efficient backlighting in portable applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010013799A1 (en) 2000-01-19 2001-08-16 Zhenhua Wang Circuit for voltage level detection
JP2004506372A (ja) 2000-08-03 2004-02-26 イノベイティブ・テクノロジー・ライセンシング・エルエルシー 切換型電流源ｄａｃのための自己トリミング電流源及び方法
US20140300292A1 (en) * 2013-04-08 2014-10-09 Dialog Semiconductor Gmbh Programmable current source with optimized compliance region for efficient backlighting in portable applications

Also Published As

Publication number Publication date
KR20170119939A (ko) 2017-10-30

Similar Documents

Publication Publication Date Title
JP5266084B2 (ja) 過電流保護回路
KR0153849B1 (ko) 반도체 집적회로
JPH1062477A (ja) 半導体装置及びヒューズチェック方法
US6326802B1 (en) On-die adaptive arrangements for continuous process, voltage and temperature compensation
US6211709B1 (en) Pulse generating apparatus
KR101794871B1 (ko) 트리밍 회로 및 그 제어 방법
US7772853B2 (en) Semiconductor device
US4682058A (en) Three-state logic circuit for wire-ORing to a data bus
JP2006352034A (ja) ヒューズ回路及び電子回路
US8179189B2 (en) Trimming circuit
US7902902B2 (en) Anti-fuse repair control circuit for preventing stress on circuit parts
JP4876254B2 (ja) 回路装置
US10439752B2 (en) Optical switch control circuit for optical network protection
JP5965663B2 (ja) 半導体装置
JP4429987B2 (ja) 安全ｐｌｃ
KR100695064B1 (ko) 수동 공통 모드 피드백 회로를 가지는 차동 신호 회로
US9772640B2 (en) Voltage selecting circuit capable of successfully turning on internal transistor even if the difference between input voltages is less than threshold voltage of internal transistor
KR101756359B1 (ko) 퓨즈 데이터 리드 오류 방지회로
WO2024009872A1 (ja) 負荷駆動回路
US20180343080A1 (en) Data recovery circuit
JP2020051779A (ja) 故障検出回路及び故障検出方法
JP2003107123A (ja) ダイオードの故障検出回路
CN113466743A (zh) 半导体装置和元件切断异常检测方法
JP4851755B2 (ja) 半導体装置
JP7244180B2 (ja) 電圧クランプ回路及び集積回路。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant