Nothing Special   »   [go: up one dir, main page]

KR101746709B1 - 금속 게이트 전극들을 갖는 반도체 소자의 제조방법 - Google Patents

금속 게이트 전극들을 갖는 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR101746709B1
KR101746709B1 KR1020100117666A KR20100117666A KR101746709B1 KR 101746709 B1 KR101746709 B1 KR 101746709B1 KR 1020100117666 A KR1020100117666 A KR 1020100117666A KR 20100117666 A KR20100117666 A KR 20100117666A KR 101746709 B1 KR101746709 B1 KR 101746709B1
Authority
KR
South Korea
Prior art keywords
film
region
metal
pattern
insulating film
Prior art date
Application number
KR1020100117666A
Other languages
English (en)
Other versions
KR20120056112A (ko
Inventor
최석헌
윤보언
백재직
조병권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100117666A priority Critical patent/KR101746709B1/ko
Priority to US13/238,284 priority patent/US8946026B2/en
Priority to DE102011054757.6A priority patent/DE102011054757B9/de
Priority to CN201110375613.XA priority patent/CN102543876B/zh
Priority to JP2011256006A priority patent/JP5917893B2/ja
Publication of KR20120056112A publication Critical patent/KR20120056112A/ko
Application granted granted Critical
Publication of KR101746709B1 publication Critical patent/KR101746709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Materials Engineering (AREA)

Abstract

금속 게이트 전극들을 갖는 반도체 소자의 제조방법이 제공된다. 상기 방법은 제1 영역 및 제2 영역을 갖는 반도체 기판을 준비하는 것과, 상기 반도체 기판 상에 절연막을 형성하는 것을 구비한다. 상기 절연막은 상기 제1 및 제2 영역들 내에 각각 배치된 제1 그루브 및 제2 그루브를 갖는 층간절연막과 상기 제1 및 제2 그루브들의 적어도 바닥면들을 덮는 게이트 절연막을 구비하도록 형성된다. 상기 절연막을 갖는 기판의 전면 상에 적층 금속막(laminated metal layer)을 형성하고, 상기 적층 금속막 상에 비감광성(non-photo sensitivity)을 갖는 평탄화막을 형성한다. 상기 평탄화막은 상기 제1 및 제2 그루브들을 채우도록 형성된다. 상기 제1 영역 내의 상기 평탄화막을 건식 식각 공정을 사용하여 선택적으로 제거하여, 상기 제1 영역 내의 상기 적층 금속막을 노출시키고 상기 제2 영역 내의 상기 적층 금속막을 덮는 평탄화막 패턴을 형성한다. 상기 평탄화막 패턴을 형성하는 동안 상기 제1 그루브 내에 제1 평탄화 잔여물이 형성될 수 있다.

Description

금속 게이트 전극들을 갖는 반도체 소자의 제조방법{Methods of fabricating a semiconductor device including metal gate electrodes}
본 발명은 반도체 소자의 제조방법들에 관한 것으로, 특히 금속 게이트 전극들을 구비하는 반도체 소자의 제조방법들에 관한 것이다.
씨모스(CMOS) 집적회로는 반도체 소자들의 전력 소모(power consumption)를 감소시키기 위하여 널리 채택되어왔다. 상기 씨모스 집적회로는 N채널 모스 트랜지스터들 및 P채널 모스 트랜지스터들을 포함한다.
상기 반도체 소자들의 집적도가 증가함에 따라, 상기 N채널 모스 트랜지스터들 및 상기 P채널 모스 트랜지스터들의 채널 길이들은 점점 감소하여 왔다. 즉, 상기 반도체 소자들이 더욱 고집적화됨에 따라, 상기 모스 트랜지스터들의 게이트 전극들의 폭은 점점 감소하는 경향을 보여왔다. 이 경우에, 상기 게이트 전극들의 전기적 저항이 증가하여 상기 반도체 소자들의 성능을 저하시킬 수 있다.
최근에, 상기 게이트 전극들의 전기적 저항을 감소시키기 위하여 상기 게이트 전극들을 금속막으로 형성하는 방법들이 제안된 바 있다. 그러나, 상기 게이트 전극들을 금속막으로 형성하는 경우에, 상기 금속막을 사진/식각 공정을 사용하여 패터닝하는 것이 어려울 수 있다. 따라서, 상기 금속 게이트 전극들을 사진/식각 공정의 사용 없이 형성하기 위하여 다마신 기술(damascene technique)이 채택될 수 있다. 또한, 상기 N채널 모스 트랜지스터들의 금속 게이트 전극은 상기 P채널 모스 트랜지스터들의 금속 게이트 전극과 다른 일 함수를 갖는 금속막으로 형성될 수 있다. 이는, 상기 N채널 모스 트랜지스터들 및 상기 P채널 모스 트랜지스터들의 문턱 전압 특성들을 최적화시키기 위함이다.
상기한 요구 조건들을 만족시키기 위하여, N채널 모스 트랜지스터 영역 및 P채널 모스 트랜지스터 영역을 갖는 기판의 전면 상에 금속막을 형성하는 것과 상기 N채널 모스 트랜지스터 영역(또는 상기 P채널 모스 트랜지스터 영역) 내의 상기 금속막을 선택적으로 식각하는 것이 요구될 수 있다. 상기 금속막의 일부를 선택적으로 식각하기 위하여 포토레지스트 패턴이 식각 마스크로서 사용될 수 있다. 상기 포토레지스트 패턴을 형성하기 위해서는 포토레지스트막의 일부를 특정 빛에 선택적으로 노출시키는 노광 공정 및 상기 노광된 포토레지스트막을 선택적으로 제거하는 현상 공정이 요구된다. 상기 노광된 포토레지스트막이 좁고 깊은 그루브 내에 존재하는 경우에, 상기 노광된 포토레지스트막을 선택적으로 완전히 제거하는 것은 어려울 수 있다. 그 결과, 상기 씨모스 집적회로의 특성을 최적화시키는 것과 상기 반도체 소자의 수율을 개선시키는 데 한계가 있을 수 있다.
본 발명이 해결하고자 하는 과제는 수율 저하 없이 금속 게이트 전극들을 구비하는 씨모스 집적회로의 특성을 최적화시킬 수 있는 반도체 소자의 제조방법들을 제공하는 데 있다.
본 발명의 일 실시예(an example embodiment)는 금속 게이트 전극들을 구비하는 반도체 소자의 제조방법을 제공한다. 이 방법은 제1 영역 및 제2 영역을 갖는 반도체 기판을 준비하는 것과, 상기 반도체 기판 상에 절연막을 형성하는 것을 포함한다. 상기 절연막은 상기 제1 및 제2 영역들 내에 각각 배치된 제1 그루브 및 제2 그루브를 갖는 층간절연막과 상기 제1 및 제2 그루브들의 적어도 바닥면들을 덮는 게이트 절연막을 포함하도록 형성된다. 상기 절연막을 갖는 기판의 전면 상에 적층 금속막(laminated metal layer)을 형성하고, 상기 적층 금속막 상에 비감광성(non-photo sensitivity)을 갖는 평탄화막을 형성한다. 상기 평탄화막은 상기 제1 및 제2 그루브들을 채우도록 형성된다. 상기 제1 영역 내의 상기 평탄화막을 건식 식각 공정을 사용하여 선택적으로 제거하여, 상기 제1 영역 내의 상기 적층 금속막을 노출시키고 상기 제2 영역 내의 상기 적층 금속막을 덮는 평탄화막 패턴을 형성한다.
몇몇 실시예들에 있어서, 상기 제1 영역은 N채널 모스 트랜지스터 영역을 포함할 수 있고, 상기 제2 영역은 P채널 모스 트랜지스터 영역을 포함할 수 있다.
다른 실시예들에 있어서, 상기 절연막을 형성하는 것은 상기 제1 및 제2 영역들을 갖는 상기 반도체 기판 상에 게이트 절연막 및 더미 도전막을 차례로 형성하는 것과, 상기 더미 도전막 및 상기 게이트 절연막을 패터닝하여 상기 제1 영역 내에 차례로 적층된 제1 게이트 절연막 및 제1 더미 게이트 전극과 아울러서 상기 제2 영역 내에 차례로 적층된 제2 게이트 절연막 및 제2 더미 게이트 전극을 형성하는 것과, 상기 제1 및 제2 더미 게이트 전극들을 갖는 기판의 전면 상에 층간 절연막을 형성하는 것과, 상기 층간 절연막을 평탄화시키어 상기 제1 및 제2 더미 게이트 전극들을 노출시키는 것과, 상기 노출된 제1 및 제2 더미 게이트 전극들을 제거하여 상기 제1 및 제2 게이트 절연막들을 각각 노출시키는 제1 및 제2 그루브들을 형성하는 것을 포함할 수 있다.
또 다른 실시예들에 있어서, 상기 절연막을 형성하는 것은 상기 제1 및 제2 영역들을 갖는 상기 반도체 기판 상에 더미 물질막을 형성하는 것과, 상기 더미 물질막을 패터닝하여 상기 제1 및 제2 영역들 내에 각각 제1 더미 게이트 패턴 및 제2 더미 게이트 패턴을 형성하는 것과, 상기 제1 및 제2 더미 게이트 패턴들을 갖는 기판 상에 층간 절연막을 형성하는 것과, 상기 층간 절연막을 평탄화시키어 상기 제1 및 제2 더미 게이트 패턴들을 노출시키는 것과, 상기 노출된 제1 및 제2 더미 게이트 패턴들을 제거하여 상기 제1 및 제2 영역들 내에 각각 제1 및 제2 그루브들을 형성하는 것과, 상기 제1 및 제2 그루브들을 갖는 기판의 전면 상에 콘포말한 게이트 절연막을 형성하는 것을 포함할 수 있다. 이 경우에, 상기 적층 금속막은 상기 게이트 절연막 상에 형성될 수 있다.
또 다른 실시예들에 있어서, 상기 비감광성 평탄화막(non-photo sensitive planarization layer)은 에스오에이치(spin on hardmask; SOH)막 또는 비정질 탄소막(amorphous carbon layer; ACL)으로 형성할 수 있고, 상기 제1 영역 내의 상기 평탄화막을 건식 식각하는 것은 산소 가스 및 질소 가스를 포함하는 공정 가스를 사용하여 진행할 수 있다. 상기 공정 가스는 아르곤 가스를 더 포함할 수 있다.
또 다른 실시예에서, 상기 에스오에이치막은 탄소 함유 에스오에이치막(carbon-based SOH layer) 또는 실리콘 함유 에스오에이치막(Si-based SOH layer)으로 형성할 수 있다. 상기 에스오에이치막을 형성하는 것은 상기 적층 금속막 상에 수지 용액(resin solution)을 도포하여 상기 제1 및 제2 그루브들을 채우는 것과, 상기 수지 용액을 베이크하여 열경화된 수지막(cured resin layer)을 형성하는 것을 포함할 수 있다.
또 다른 실시예들에 있어서, 상기 평탄화막 패턴을 형성하는 것은 상기 평탄화막 상에 상기 제1 영역 내의 상기 평탄화막을 노출시키는 무기 반사방지막 패턴(inorganic anti-reflective layer pattern)을 형성하는 것과, 상기 무기 반사방지막 패턴을 식각 마스크로 사용하여 상기 노출된 평탄화막을 건식 식각하는 것과, 상기 무기 반사방지막 패턴을 제거하는 것을 포함할 수 있다. 상기 무기 반사방지막 패턴을 형성하는 것은 상기 평탄화막 상에 무기 반사 방지막(inorganic anti-reflective layer)을 형성하는 것과, 상기 무기 반사방지막 상에 상기 제2 영역을 덮는 감광막 패턴을 형성하는 것과, 상기 제1 영역 내의 상기 무기 반사방지막을 건식 식각하여 상기 제1 영역 내의 상기 평탄화막을 선택적으로 노출시키는 것과, 상기 감광막 패턴을 제거하는 것을 포함할 수 있다.
또 다른 실시예들에 있어서, 상기 적층 금속막을 형성하는 것은 제1 내지 제3 금속막들을 차례로 형성하는 것을 포함할 수 있다. 상기 제1 내지 제3 금속막들은 각각 하부 타이타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 상부 타이타늄 질화막(TiN)으로 형성할 수 있다.
또 다른 실시예들에 있어서, 상기 방법은 상기 평탄화막 패턴을 식각 마스크로 사용하여 상기 제1 영역 내의 상기 적층 금속막의 최상부 금속막을 제거하는 것과, 상기 평탄화막 패턴을 제거하는 것과, 상기 평탄화막 패턴이 제거된 결과물 전면 상에 상기 제1 및 제2 그루브들을 채우는 캐핑 금속막을 형성하는 것과, 상기 층간 절연막의 상면이 노출될 때까지 상기 캐핑 금속막 및 상기 적층 금속막을 평탄화시키어 상기 제1 및 제2 그루브들 내에 각각 제1 금속 게이트 전극 및 제2 금속 게이트 전극을 형성하는 것을 더 포함할 수 있다. 상기 평탄화막 패턴은 N2H2 가스를 공정 가스로 채택하는 애슁 공정을 사용하여 제거할 수 있다. 상기 캐핑 금속막은 알루미늄 합금막으로 형성할 수 있다.
본 발명의 다른 실시예(another example embodiment)에 따르면, 상기 반도체 소자의 제조방법은 제1 영역 및 제2 영역을 갖는 반도체 기판을 준비하는 것과, 상기 반도체 기판 상에 절연막을 형성하는 것을 포함한다. 상기 절연막은 상기 제1 및 제2 영역들 내에 각각 배치된 제1 그루브 및 제2 그루브를 갖는 층간절연막과 상기 제1 및 제2 그루브들의 적어도 바닥면들을 덮는 게이트 절연막을 포함하도록 형성된다. 상기 절연막을 갖는 기판의 전면 상에 적층 금속막(laminated metal layer)을 형성하고, 상기 적층 금속막 상에 비감광성(non-photo sensitivity)을 갖는 평탄화막을 형성한다. 상기 평탄화막은 상기 제1 및 제2 그루브들을 채우도록 형성된다. 상기 제1 영역 내의 상기 평탄화막을 건식 식각 공정을 사용하여 부분적 식각하여 상기 제1 그루브 내에 잔존하는 제1 평탄화막 잔여물 및 상기 제2 영역을 덮는 평탄화막 패턴을 형성한다.
몇몇 실시예들에 있어서, 상기 비감광성 평탄화막(non-photo sensitive planarization layer)은 에스오에이치(spin on hardmask; SOH)막 또는 비정질 탄소막(amorphous carbon layer; ACL)으로 형성할 수 있고, 상기 제1 영역 내의 상기 평탄화막을 부분적 식각하는 것은 산소 가스 및 질소 가스를 포함하는 공정 가스를 사용하여 진행할 수 있다. 상기 공정 가스는 아르곤 가스를 더 포함할 수 있다.
다른 실시예들에 있어서, 상기 에스오에이치막은 탄소 함유 에스오에이치막(carbon-based SOH layer) 또는 실리콘 함유 에스오에이치막(Si-based SOH layer)으로 형성할 수 있다.
또 다른 실시예들에 있어서, 상기 제1 평탄화막 잔여물 및 상기 평탄화막 패턴을 형성하는 것은 상기 평탄화막 상에 상기 제1 영역 내의 상기 평탄화막을 노출시키는 무기 반사방지막 패턴(inorganic anti-reflective layer pattern)을 형성하는 것과, 상기 무기 반사방지막 패턴을 식각 마스크로 사용하여 상기 노출된 평탄화막을 부분적 식각하여 상기 제1 그루브 내에 상기 평탄화막의 일부를 잔존시키는 것과, 상기 무기 반사방지막 패턴을 제거하는 것을 포함할 수 있다. 상기 무기 반사방지막 패턴을 형성하는 것은 상기 평탄화막 상에 무기 반사 방지막(inorganic anti-reflective layer)을 형성하는 것과, 상기 무기 반사방지막 상에 상기 제2 영역을 덮는 감광막 패턴을 형성하는 것과, 상기 제1 영역 내의 상기 무기 반사방지막을 건식 식각하여 상기 제1 영역 내의 상기 평탄화막을 선택적으로 노출시키는 것과, 상기 감광막 패턴을 제거하는 것을 포함할 수 있다.
또 다른 실시예들에 있어서, 상기 적층 금속막을 형성하는 것은 제1 내지 제3 금속막들을 차례로 형성하는 것을 포함할 수 있다. 상기 제1 내지 제3 금속막들은 각각 하부 타이타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 상부 타이타늄 질화막(TiN)으로 형성할 수 있다.
또 다른 실시예들에 있어서, 상기 방법은 상기 제1 영역 내의 상기 적층 금속막의 최상부 금속막을 부분적 식각하여 상기 제1 그루브 내에 잔존하고 상기 제1 평탄화막 잔여물의 측벽 및 하면을 둘러싸는 제1 금속 잔여물을 형성하는 것과, 상기 평탄화막 패턴을 부분적 식각하여 상기 제2 그루브 내에 잔존하는 제2 평탄화막 잔여물을 형성하는 것과, 상기 제2 영역 내의 상기 적층 금속막의 최상부 금속막을 부분적 식각하여 상기 제2 그루브 내에 잔존하면서 상기 제2 평탄화막 잔여물의 측벽 및 하면을 둘러싸는 제2 금속 잔여물을 형성하는 것과, 상기 제2 평탄화막 잔여물을 제거하는 것을 더 포함할 수 있다. 상기 제1 금속 잔여물은 상기 제2 금속 잔여물을 형성하는 동안 제거될 수 있고, 상기 제1 평탄화막 잔여물은 상기 평탄화막 패턴을 부분적 식각하는 동안 또는 상기 제2 금속 잔여물을 형성하는 동안 제거될 수 있다. 상기 제1 및 제2 영역 내의 상기 최상부 금속막을 부분적 식각하는 것은 습식 식각 공정을 사용하여 진행할 수 있다. 상기 평탄화막 패턴을 부분적 식각하는 것은 건식 식각 공정을 사용하여 진행할 수 있다. 상기 제2 평탄화막 잔여물은 N2H2 가스를 공정 가스로 채택하는 애슁 공정을 사용하여 제거할 수 있다. 이에 더하여, 상기 방법은 상기 제2 평탄화막 잔여물이 제거된 결과물 전면 상에 상기 제1 및 제2 그루브들을 채우는 캐핑 금속막을 형성하는 것과, 상기 층간 절연막의 상면이 노출될 때까지 상기 캐핑 금속막 및 상기 적층 금속막을 평탄화시키어 상기 제1 및 제2 그루브들 내에 각각 제1 금속 게이트 전극 및 제2 금속 게이트 전극을 형성하는 것을 더 포함할 수 있다. 상기 캐핑 금속막은 알루미늄 합금막으로 형성할 수 있다. 상기 알루미늄 합금막은 타이타늄을 함유할 수 있다.
상기한 실시예들에 따르면, 제1 및 제2 그루브들을 갖는 기판 상에 적층 금속막을 콘포말하게 형성하고, 상기 적층 금속막 상에 상기 그루브들을 채우는 평탄화막을 형성하는 것을 포함한다. 상기 평탄화막이 상기 그루브들 내에 형성될지라도, 상기 평탄화막은 건식 식각 공정을 사용하여 제거하기가 용이한 물질막으로 형성한다. 그 결과, 상기 평탄화막을 건식 식각 공정을 사용하여 패터닝하여 제1 영역의 적층 금속막을 노출시킨 다음에, 상기 패터닝된 평탄화막을 마스크로 사용하여 상기 노출된 적층 금속막의 최상부 금속막을 선택적으로 제거하기가 용이하다. 즉, 상기 평탄화막을 건식 식각 공정을 사용하여 패터닝한 후에, 상기 제1 그루브 내에는 어떠한 평탄화막 잔여물도 잔존하지 않을 수 있다. 따라서, 상기 패터닝된 평탄화막을 식각 마스크로 사용하여 상기 제1 영역 내의 상기 최상부 금속막을 완전히 제거하는 것이 용이하므로, 어떠한 공정 불량 없이 서로 다른 일 함수를 갖는 제1 및 제2 금속 게이트 전극들을 형성할 수 있다.
도 1 내지 도 9는 본 발명의 제1 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 10 내지 도 12는 본 발명의 제2 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 13 내지 도 17은 본 발명의 제3 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 18 및 도 19는 본 발명의 제4 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '구비한다(includes)', '구비하는(including)', '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 장치에 더하여 하나 이상의 다른 구성요소, 단계, 동작 및/또는 장치의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예들에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 구성 요소들의 크기 및/또는 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 구성 요소들은 개략적인 속성을 가지며, 도면에서 예시된 구성 요소들의 모양은 구성 요소의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1 내지 도 9는 본 발명의 제1 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 제1 영역(A) 및 제2 영역(B)을 갖는 반도체 기판(1)을 준비한다. 상기 제1 영역(A)은 N채널 모스 트랜지스터 영역에 해당할 수 있고, 상기 제2 영역(B)은 P채널 모스 트랜지스터 영역에 해당할 수 있다. 상기 반도체 기판(1)의 소정영역에 소자분리막(5)을 형성하여 상기 제1 및 제2 영역들(A, B) 내에 각각 제1 및 제2 활성영역들(5a, 5b)을 한정한다.
상기 제1 영역(A)의 반도체 기판(1) 및 상기 제2 영역(B)의 반도체 기판(1) 내에 각각 제1 및 제2 웰들(3a, 3b)을 형성한다. 상기 제1 및 제2 영역들(A, B)이 각각 N채널 모스 트랜지스터 영역 및 P채널 모스 트랜지스터 영역인 경우에, 상기 제1 웰(3a)은 P형 웰(P-type well)일 수 있고, 상기 제2 웰(3b)은 N형 웰(N-type well)일 수 있다. 상기 제1 및 제2 웰들(3a, 3b)은 상기 소자분리막(5)을 형성하기 전에 또는 후에 형성할 수도 있다.
상기 소자분리막(5)을 갖는 기판 상에 게이트 절연막(7) 및 더미 도전막(9)을 차례로 형성한다. 일 실시예에서, 상기 게이트 절연막(7)은 고유전막을 포함하도록 형성할 수 있고, 상기 더미 도전막(9)은 폴리실리콘막으로 형성할 수 있다.
도 2를 참조하면, 상기 더미 도전막(9) 및 상기 게이트 절연막(7)을 패터닝하여 상기 제1 활성영역(5a)의 일 부분 상에 차례로 적층된 제1 게이트 절연막(7a) 및 제1 더미 게이트 전극(9a)과 아울러서 상기 제2 활성영역(5b)의 일 부분 상에 차례로 적층된 제2 게이트 절연막(7b) 및 제2 더미 게이트 전극(9b)을 형성할 수 있다. 상기 제1 더미 게이트 전극(9a)은 상기 제1 활성영역(5a)에 인접한 상기 소자분리막(5) 상부로 연장하도록 형성될 수 있다. 즉, 상기 제1 더미 게이트 전극(9a)은 상기 제1 활성영역(5a)의 상부를 가로지르도록 형성될 수 있다. 이와 마찬가지로, 상기 제2 더미 게이트 전극(9b) 역시 상기 제2 활성영역(5b)의 상부를 가로지르도록 형성될 수 있다.
상기 제1 더미 게이트 전극(9a) 및 상기 소자분리막(5)을 이온주입 마스크들로 사용하여 상기 제1 활성영역(5a) 내로 제1 도전형의 불순물 이온들을 주입하여 서로 이격된 제1 소스 영역(11s) 및 제1 드레인 영역(11d)을 형성할 수 있다. 이어서, 상기 제2 더미 게이트 전극(9b) 및 상기 소자분리막(5)을 이온주입 마스크들로 사용하여 상기 제2 활성영역(5b) 내로 제2 도전형의 불순물 이온들을 주입하여 서로 이격된 제2 소스 영역(13s) 및 제2 드레인 영역(13d)을 형성할 수 있다. 상기 제1 및 제2 영역들(A, B)이 각각 N채널 모스 트랜지스터 영역 및 P채널 모스 트랜지스터 영역인 경우에, 상기 제1 도전형은 N형일 수 있고 상기 제2 도전형은 P형일 수 있다.
상기 제1 및 제2 소스/드레인 영역들(11s, 11d, 13s, 13d)을 갖는 기판의 전면 상에 층간절연막(15)을 형성한다. 상기 층간절연막(15)을 평탄화시키어 상기 제1 및 제2 더미 게이트 전극들(9a, 9b)을 노출시킨다.
도 3을 참조하면, 상기 노출된 제1 및 제2 더미 게이트 전극들(9a, 9b)을 선택적으로 제거한다. 그 결과, 상기 제1 영역(A)의 상기 층간절연막(15) 내에 상기 제1 게이트 절연막(7a)을 노출시키는 제1 그루브(15a)가 형성될 수 있고, 상기 제2 영역(A)의 상기 층간절연막(15) 내에 상기 제2 게이트 절연막(7b)을 노출시키는 제2 그루브(15b)가 형성될 수 있다. 상기 제1 및 제2 그루브들(15a, 15b)은 각각 도 3에 도시된 바와 같이 제1 및 제2 폭들(W1, W2)을 가질 수 있다.
상기 제1 및 제2 그루브들(15a, 15b)을 갖는 기판의 전면 상에 적층 금속막(laminated metal layer; 22)을 형성한다. 상기 적층 금속막(22)의 두께는 상기 제1 폭(W1) 및 상기 제2 폭(W2)보다 작을 수 있다. 즉, 상기 적층 금속막(22)은 상기 제1 및 제2 그루브들(15a, 15b)을 채우지 않도록 콘포말하게 형성될 수 있다. 따라서, 상기 적층 금속막(22)을 형성한 이후에도, 상기 제1 및 제2 그루브들(15a, 15b)은 여전히 잔존할 수 있다. 그러나, 상기 적층 금속막(22)에 의해 둘러싸여진 상기 제1 및 제2 그루브들(15a, 15b)은 초기의 그루브들에 비하여 증가된 종횡비(aspect ratio)를 가질 수 있다.
일 실시예에서, 상기 적층 금속막(22)은 차례로 적층된 복수의 금속막들을 포함할 수 있다. 예를 들면, 상기 적층 금속막(22)은 제1 금속막(17), 제2 금속막(19) 및 제3 금속막(21)을 차례로 적층시키어 형성할 수 있다. 본 실시예에서, 상기 제1 내지 제3 금속막들(17, 19, 21)은 각각 하부 타이타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 상부 타이타늄 질화막(TiN)으로 형성할 수 있다.
상기 제1 내지 제3 금속막들(17, 19, 21)이 각각 하부 타이타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 상부 타이타늄 질화막(TiN)으로 형성되는 경우에, 상기 제2 금속막(19)은 상기 제3 금속막(21)보다 얇은 두께로 형성할 수 있다. 예를 들면, 상기 제2 금속막(19)에 대응하는 상기 탄탈륨 질화막은 약 30Å의 두께로 형성할 수 있고, 상기 제3 금속막(21)에 대응하는 상기 상부 타이타늄 질화막은 약 80Å의 두께로 형성할 수 있다.
도 4를 참조하면, 상기 적층 금속막(22) 상에 상기 제1 및 제2 그루브들(15a, 15b)을 채우는 평탄화막(23)을 형성할 수 있고, 상기 평탄화막(23) 상에 상기 제2 영역(B) 내의 상기 평탄화막(23)을 덮는 감광막 패턴(photo sensitive layer pattern; 27)을 형성할 수 있다. 상기 감광막 패턴(27)은 포토레지스트막으로 형성할 수 있다.
다른 실시예에서, 상기 감광막 패턴(27)을 형성하기 전에 상기 평탄화막(23) 상에 반사 방지막(25)을 추가로 형성할 수 있다. 이 경우에, 상기 감광막 패턴(27)은 상기 제1 영역(A) 내의 상기 반사 방지막(25)을 노출시키도록 형성될 수 있다.
상기 반사 방지막(25)은 무기 반사 방지막으로 형성할 수 있다. 예를 들면, 상기 반사 방지막(25)은 실리콘 산질화막(silicon oxynitride; SiON)으로 형성할 수 있다.
도 5를 참조하면, 상기 감광막 패턴(27)을 식각 마스크로 사용하여 상기 노출된 반사방지막(25)을 식각하여 상기 제1 영역(A) 내의 상기 평탄화막(23)을 노출시키는 반사방지막 패턴(25p)을 형성한다. 상기 반사 방지막(25)을 실리콘 산질화막(SiON)과 같은 무기 반사방지막으로 형성하는 경우에, 상기 제1 영역(A) 내의 상기 반사 방지막(25)은 CHF4 가스 및 산소 가스를 사용하여 식각될 수 있다. 계속해서, 상기 제1 영역(A) 내의 상기 노출된 평탄화막(23)을 이방성 식각하여 상기 제1 영역(A) 내의 상기 적층 금속막(22)을 노출시키는 평탄화막 패턴(23p)을 형성한다. 상기 제1 영역(A) 내의 상기 평탄화막(23)을 습식 식각 공정과 같은 등방성 식각 공정을 사용하여 식각하면, 상기 등방성 식각 공정은 상기 제1 그루브(15a) 내의 상기 평탄화막(23)을 완전히 제거하기에 충분한 긴 시간 동안 진행되어야 한다. 이 경우에, 상기 제2 영역(B) 내의 상기 평탄화막(23)이 수평 방향으로(laterally) 식각될 수 있다. 그 결과, 상기 무기 반사방지막 패턴(25p) 하부에 언더컷(undercut)이 형성될 수 있다.
특히, 고집적 씨모스 집적회로를 구현하기 위하여 상기 제1 및 제2 그루브들(15a, 15b) 사이의 간격이 현저히 감소하는 경우에, 상기 언더컷은 상기 제2 그루브(15b) 내로 연장할 수 있다. 이러한 언더컷은 후속 공정에서 문제점을 발생시킬 수 있다. 예를 들면, 상기 언더컷이 상기 제2 그루브(15b) 내의 상기 적층 금속막(22), 즉 상기 제3 금속막(21)을 노출시키면, 후속 공정에서 상기 제2 그루브(15b) 내의 상기 제3 금속막(21)이 제거될 수 있다. 이 경우에, 상기 제1 그루브(15a) 내에 형성되는 금속 게이트 전극은 상기 제2 그루브(15b) 내에 형성되는 금속 게이트 전극과 동일한 형태를 가질 수 있다. 즉, 상기 제1 영역(A) 내의 상기 평탄화막(23)을 습식 식각 공정을 사용하여 식각하면, 상기 제1 및 제2 그루브들(15a, 15b) 내에 서로 다른 일 함수들을 갖는 금속 게이트 전극들을 형성하기가 어려울 수 있다. 따라서, 본 실시예에서는 상기 제1 영역(A) 내의 상기 노출된 평탄화막(23)을 이방성 식각하여 상기 제1 영역(A) 내의 상기 적층 금속막(22)을 노출시킨다.
상기 평탄화막(23)으로서 포토레지스트막이 사용될 수 있다. 이 경우에, 상기 제1 그루브(15a) 내의 포토레지스트막을 선택적으로 제거하기 위하여 노광 공정 및 현상 공정이 사용된다. 그러나, 상기 제1 또는 제2 그루브들(15a 또는 15b)과 같은 높은 종횡비를 갖는 영역 내의 포토레지스트막을 노광 공정 및 현상 공정을 사용하여 완전히 제거하는 것은 어려울 수 있다. 즉, 상기 제1 그루브(15a) 내의 포토레지스트막을 제거하기 위하여 사진 공정 및 현상 공정을 적용할지라도, 상기 제1 그루브(15a) 내에 포토레지스트 잔여물(photoresist residue)이 잔존할 수 있다. 이러한 포토레지스트 잔여물은 상기 제1 영역(A) 내의 상기 제3 금속막(21)을 선택적으로 제거하기 위한 후속 공정을 방해할 수 있다. 따라서, 상기 제1 영역(A) 내의 상기 노출된 평탄화막(23)을 선택적으로 이방성 식각한 후에, 상기 제1 그루브(15a) 내의 상기 평탄화막(23)은 완전히 제거되어야 한다. 즉, 상기 평탄화막(23)이 상기 제1 그루브(15a)와 같은 좁고 깊은 영역 내에 존재할지라도, 상기 평탄화막(23)은 이방성 식각 공정을 사용하여 완전히 제거될 수 있는 물질막으로 형성하여야 한다.
본 실시예에서, 상기 평탄화막(23)은 에스오에이치막(SOH; spin on hardmask) 또는 비정질 탄소막(ACL; amorphous carbon layer)으로 형성할 수 있다. 또한, 상기 평탄화막(23)은 비감광성(non-photo sensitivity) 물질막일 수 있다. 즉, 상기 평탄화막(23)은 감광성 화합물(photo active compound)을 함유하지 않을 수 있다.
상기 에스오에이치막(SOH layer)은 탄소 함유 에스오에이치막(carbon-based SOH layer) 또는 실리콘 함유 에스오에이치막(silicon-based SOH layer)을 포함할 수 있다. 상기 평탄화막(23)으로서 상기 에스오에이치막(SOH layer)을 형성하는 것은 상기 적층 금속막(22) 상에 수지 용액(resin solution)을 도포하여 상기 제1 및 제2 그루브들(15a, 15b)을 채우는 것과, 상기 수지 용액을 약 400℃에서 베이크하여 열경화된 수지막(cured resin layer)을 형성하는 것을 포함할 수 있다.
일 실시예에서, 상기 열경화 수지막은 탄소 함유 에스오에이치막으로 형성할 수 있다. 이 경우에, 상기 열경화 수지막의 기본 수지(base resin) 및 기본 수지들 사이의 가교제(cross linker)는 각각 다음의 [화학식 1] 및 [화학식 2]로 표시될 수 있다.
Figure 112010076941732-pat00001
Figure 112010076941732-pat00002
다른 실시예에서, 상기 평탄화막(23)으로 사용되는 상기 비정질 탄소막은 C3H6 가스 및 불활성 가스를 공정 가스로 채택하는 화학기상 증착법을 사용하여 형성될 수 있다. 상기 불활성 가스는 헬륨 가스 또는 아르곤 가스를 포함할 수 있다.
상기 제1 영역(A) 내의 상기 평탄화막(23)을 선택적으로 제거하기 위한 이방성 식각 공정은 산소 가스 및 질소 가스를 공정 가스로 채택하는 건식 식각 공정을 사용하여 진행할 수 있다. 상기 공정 가스는 아르곤 가스를 더 포함할 수 있다.
상기 제1 영역(A) 내의 상기 평탄화막(23)을 건식 식각하는 동안 상기 감광막 패턴(27)이 제거될 수 있다. 이에 반하여, 상기 반사방지막 패턴(25p)은 상기 평탄화막(23)을 건식 식각하는 데 사용되는 공정 가스들에 대하여 식각 선택성을 갖는 물질막일 수 있다. 이는 상기 반사방지막 패턴(25p)이 무기 물질막인 데 반하여 상기 평탄화막(23)은 유기 물질막이기 때문일 수 있다. 따라서, 상기 제1 영역(A) 내의 상기 평탄화막(23)을 건식 식각하는 동안 상기 반사방지막 패턴(25p)은 제거되지 않을 수 있다. 즉, 상기 반사방지막 패턴(25p)은 상기 제1 영역(A) 내의 상기 평탄화막(23)을 건식 식각하는 동안 식각 저지막 또는 식각 마스크의 역할을 할 수 있다.
도 6을 참조하면, 상기 제1 영역(A) 내의 상기 평탄화막(23)이 제거된 후에도, 상기 감광막 패턴(27)은 도 5에 도시된 바와 같이 잔존할 수 있다. 이 경우에, 상기 감광막 패턴(27)은 애슁 공정을 사용하여 제거될 수 있다. 이어서, 상기 제2 영역(B) 내의 상기 반사방지막 패턴(23p)을 제거하여 상기 평탄화막 패턴(23p)을 노출시킨다. 상기 반사방지막 패턴(23p)이 실리콘 산질화막으로 형성된 경우에, 상기 반사방지막 패턴(23p)은 습식 식각 공정 또는 건식 세정 공정을 사용하여 제거될 수 있다. 일 실시예에서, 상기 반사방지막 패턴(23p)을 제거하기 위한 상기 습식 식각 공정은 불산 용액(hydrogen fluoride solution)을 식각 용액(etchnat)으로 사용할 수 있다. 이와는 달리, 상기 반사방지막 패턴(23p)을 제거하기 위한 상기 건식 세정 공정은 암모니아(NH3) 가스 및 불산(hydrogen fluoride) 가스를 사용하여 진행될 수 있다.
도 7을 참조하면, 상기 평탄화막 패턴(23p)을 식각 마스크로 사용하여 상기 제1 영역(A) 내의 상기 적층 금속막(22)의 최상부 금속막(uppermost metal layer)을 선택적으로 식각할 수 있다. 본 실시예에서, 상기 최상부 금속막은 도 3을 참조하여 설명된 상기 제3 금속막(21), 즉 상부 타이타늄 질화막(upper titanium nitride layer)에 해당할 수 있다. 이 경우에, 상기 제1 영역(A) 내의 상기 제3 금속막(21)은 과산화수소(hydrogen peroxide; H2O2) 용액을 식각 용액(etchant)으로 사용하는 습식 식각 공정에 의해 식각될 수 있다. 그 결과, 상기 제2 영역(B) 내에 잔존하는 제3 금속막 패턴(21p)이 형성될 수 있고, 상기 제1 영역(A) 내의 상기 제2 금속막(19)이 노출될 수 있다.
상기 제1 영역(A) 내의 상기 제3 금속막(21)을 선택적으로 식각한 후에, 상기 평탄화막 패턴(23p)을 제거하여 상기 제2 영역(B) 내의 상기 제3 금속막 패턴(21p)을 노출시킬 수 있다. 상기 평탄화막 패턴(23p)은 산소를 함유하지 않는 N2H2 가스를 공정 가스로 채택하는 애슁 공정을 사용하여 제거될 수 있다. 이는 상기 평탄화막 패턴(23p)을 제거하는 동안 상기 제1 영역(A) 내의 상기 제2 금속막(19) 및 상기 제2 영역(B) 내의 상기 제3 금속막 패턴(21p)이 산화되는 것을 방지하기 위함이다.
도 8 및 도 9를 참조하면, 상기 평탄화막 패턴(23p) 제거된 결과물의 전면 상에 상기 제1 및 제2 그루브들(15a, 15b)을 채우는 캐핑 금속막(29)을 형성한다. 상기 캐핑 금속막(29)은 알루미늄 합금막(aluminum alloy layer)으로 형성할 수 있다. 일 실시예에서, 상기 캐핑 금속막(29)은 타이타늄을 함유하는 알루미늄 합금막으로 형성할 수 있다. 상기 캐핑 금속막(29)은 400℃ 보다 높은 온도에서 진행되는 리플로우 공정을 사용하여 형성될 수 있다. 그 결과, 상기 캐핑 금속막(29)은 상기 제1 및 제2 그루브들(15a, 15b)을 완전히 채우도록 형성될 수 있다.
상기 캐핑 금속막(29) 내의 알루미늄 원자들은 약 400℃ 또는 그보다 높은 온도에서 확산될 수 있다. 따라서, 상기 캐핑 금속막(29)을 형성하는 동안 상기 제1 영역(A) 내의 상기 캐핑 금속막(29)의 알루미늄 원자들은 상기 제1 영역(A) 내의 상기 제1 금속막(17)에 해당하는 하부 타이타늄 질화막과 반응하여 N채널 모스 트랜지스터에 적합한 제1 일 함수를 갖는 금속 합금막을 형성한다. 한편, 상기 캐핑 금속막(29)을 형성하는 동안 상기 제2 영역(B) 내의 상기 캐핑 금속막(29)의 알루미늄 원자들은 상기 제3 금속막 패턴(21p)에 해당하는 상부 타이타늄 질화막과 반응할 수 있다. 이 경우에, 상기 제2 영역(B) 내의 상기 제2 금속막(19)에 해당하는 탄탈륨 질화막(TaN)은 상기 캐핑 금속막(29)의 알루미늄 원자들 및 상기 하부 타이타늄 질화막 사이의 반응을 방지하는 블로킹막의 역할을 할 수 있다. 즉, 상기 제2 영역(B) 내의 상기 상부 타이타늄 질화막은 상기 캐핑 금속막(29)의 알루미늄 원자들이 확산되는 동안 희생막으로 작용할 수 있다. 결과적으로, 상기 제2 영역(B) 내의 상기 제1 금속막(17), 즉 하부 타이타늄 질화막은 상기 제1 일 함수와 다른 제2 일 함수를 가지며, P채널 모스 트랜지스터의 실질적인 금속 게이트 전극에 해당할 수 있다.
상기 캐핑 금속막(29)을 형성한 후에, 상기 캐핑 금속막(29) 및 상기 잔존하는 적층 금속막을 평탄화시키어 상기 층간 절연막(15)의 상면을 노출시킨다. 이에 따라, 상기 제1 그루브(15a) 내에 제1 금속 게이트 전극(31a)이 형성될 수 있고, 상기 제2 그루브(15b) 내에 제2 금속 게이트 전극(31b)이 형성될 수 있다. 상기 제1 금속 게이트 전극(31a)은 상기한 바와 같이 N채널 모스 트랜지스터에 적합한 제1 일 함수를 가질 수 있다. 이와는 달리, 상기 제2 금속 게이트 전극(31b)은 P채널 모스 트랜지스터의 실질적인 금속 게이트 전극에 해당하는 제1 금속막 패턴(17a), 상기 제1 금속막 패턴(17a) 상에 적층된 제2 금속막 패턴(19a) 및 상기 제2 금속막 패턴(19a) 상의 상기 제2 그루브(15b)를 채우는 알루미늄 합금막(30)을 포함할 수 있다.
도 10 내지 도 12는 본 발명의 제2 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다. 본 실시예는 게이트 절연막을 형성하는 방법에 있어서 도 1 내지 도 9를 참조하여 설명된 제1 실시예와 다르다.
도 10을 참조하면, 도 1을 참조하여 설명된 것과 동일한 방법을 사용하여 제l 영역(A) 및 제2 영역(B)을 갖는 반도체 기판(1) 내에 소자분리막(5), 제1 웰(3a) 및 제2 웰(3b)을 형성한다. 상기 소자분리막(5)은 도 1을 참조하여 설명된 것과 같이 제1 및 제2 영역들(A, B) 내에 각각 제1 및 제2 활성영역들(5a, 5b)을 한정한다.
상기 소자분리막(5) 및 상기 웰들(3a, 3b)을 구비하는 기판 상에 더미 물질막을 형성한다. 상기 더미 물질막은 완충 절연막 및 더미 도전막을 차례로 적층시키어 형성할 수 있다. 상기 완충 절연막은 실리콘 산화막으로 형성할 수 있고, 상기 더미 도전막은 폴리실리콘막으로 형성할 수 있다. 상기 더미 물질막을 패터닝하여 상기 제1 및 제2 활성영역들(5a, 5b) 상에 각각 제1 더미 게이트 패턴(54a) 및 제2 더미 게이트 패턴(54b)을 형성한다. 결과적으로, 상기 제1 더미 게이트 패턴(54a)은 차례로 적층된 제1 더미 절연막 패턴(51a) 및 제1 더미 게이트 전극(53a)을 포함하도록 형성될 수 있고, 상기 제2 더미 게이트 패턴(54b)은 차례로 적층된 제2 더미 절연막 패턴(51b) 및 제2 더미 게이트 전극(53b)을 포함하도록 형성될 수 있다. 상기 제1 및 제2 더미 게이트 패턴들(54a, 54b)은 상기 소자분리막(5) 상으로 연장하여 라인 형태를 가질 수 있다.
계속해서, 도 2를 참조하여 설명된 것과 동일한 방법을 사용하여 상기 제1 활성영역(5a) 및 상기 제2 활성영역(5b) 내에 각각 제1 소스/드레인 영역들(11s, 11d) 및 제2 소스/드레인 영역들(13s, 13d)을 형성한다.
도 11을 참조하면, 상기 제1 소스/드레인 영역들(11s, 11d) 및 상기 제2 소스/드레인 영역들(13s, 13d)을 포함하는 기판 상에 도 2를 참조하여 설명된 것과 동일한 방법을 사용하여 평탄화된 층간절연막(15)를 형성한다. 그 결과, 상기 제1 및 제2 더미 게이트 패턴들(54a, 54b)이 노출될 수 있다. 상기 노출된 더미 게이트 패턴들(54a, 54b)을 선택적으로 제거하여 상기 제1 활성영역(5a)의 일부를 노출시키는 제1 그루브(15a) 및 상기 제2 활성영역(5b)의 일부를 노출시키는 제2 그루브(15b)를 형성한다.
상기 제1 및 제2 그루브들(15a, 15b)을 갖는 기판의 전면 상에 게이트 절연막(55)을 형성하고, 상기 게이트 절연막(55) 상에 적층 금속막(22)을 형성한다. 상기 적층 금속막(22)은 도 3을 참조하여 설명된 것과 동일한 방법을 사용하여 형성할 수 있다. 즉, 상기 적층 금속막(22)은 제1 내지 제3 금속막들(17, 19, 21)을 차례로 적층시키어 형성할 수 있다.
도 12를 참조하면, 상기 적층 금속막(22)을 구비하는 기판 상에 도 4 내지 도 9를 참조하여 설명된 것과 동일한 방법을 적용하여 상기 제1 그루브(15a) 및 상기 제2 그루브(15b) 내에 각각 제1 금속 게이트 전극(31a) 및 제2 금속 게이트 전극(31b)을 형성할 수 있다. 본 실시예에 따르면, 도 12에 도시된 바와 같이 제1 게이트 절연막(55a) 및 제2 게이트 절연막(55b)이 상기 제1 및 제 그루브들(15a, 15b)의 바닥면들 뿐만 아니라 측벽들을 덮도록 형성될 수 있다. 즉, 상기 제1 게이트 절연막(55a)은 상기 제1 금속 게이트 전극(31a)의 하부면 및 측벽을 둘러싸도록 형성될 수 있고, 상기 제2 게이트 절연막(55b)은 상기 제2 금속 게이트 전극(31b)의 하부면 및 측벽을 둘러싸도록 형성될 수 있다.
도 13 내지 도 17은 본 발명의 제3 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다. 본 실시예는 금속 게이트 전극들을 형성하는 방법에 있어서 도 10 내지 도 12를 참조하여 설명된 제2 실시예와 다르다.
도 13을 참조하면, 도 10 및 도 11을 참조하여 설명된 것과 동일한 방법을 사용하여 반도체 기판(1)에 소자분리막(5), 제1 및 제2 웰들(3a, 3b), 제1 및 제2 소스/드레인 영역들(11s, 11d, 13s, 13d), 제1 및 제2 그루브들(15a, 15b)을 갖는 층간절연막(15), 게이트 절연막(55), 및 적층 금속막(22)을 형성할 수 있다.
상기 적층 금속막(22) 상에 도 4를 참조하여 설명된 것과 동일한 방법을 사용하여 평탄화막(23) 및 반사방지막 패턴(25p)을 형성할 수 있다. 이어서, 상기 반사방지막 패턴(25p)을 식각 마스크로 사용하여 상기 제1 영역(A) 내의 상기 평탄화막(23)을 부분적(partially) 식각하여 상기 제1 그루브(15a) 내에 제1 평탄화막 잔여물(23a; first planarization layer residue) 및 상기 제2 영역(B) 내에 잔존하는 평탄화막 패턴(23p)을 형성한다. 상기 평탄화막(23)을 부분적 식각하는 것은 도 5를 참조하여 설명된 것과 동일한 건식 식각 공정을 사용하여 진행될 수 있다. 즉, 상기 평탄화막(23)은 산소 가스 및 질소 가스를 공정 가스로 사용하여 부분적 식각될 수 있다.
도 14를 참조하면, 도 6을 참조하여 설명된 것과 동일한 방법을 사용하여 상기 반사방지막 패턴(25p)을 제거한다. 이어서, 상기 제1 평탄화막 잔여물(23a) 및 상기 평탄화막 패턴(23p)을 식각 마스크들로 사용하여 상기 제1 영역(A) 내의 상기 적층 금속막(22)의 최상부 금속막(21)을 부분적 식각하여, 상기 제1 그루브(15a) 내에 상기 제1 평탄화막 잔여물(23a)의 바닥면 및 측벽을 둘러싸는 제1 금속 잔여물(21a; first metal residue) 및 상기 제2 영역(B) 내에 잔존하는 최상부 금속막 패턴(21p)을 형성한다.
일 실시예에서, 상기 적층 금속막(22)의 상기 최상부 금속막(21)은 타이타늄 질화막일 수 있다. 이 경우에, 상기 제1 영역(A) 내의 상기 최상부 금속막(21)은 과산화수소 용액(H2O2 solution)을 식각 용액(etchant)으로 사용하는 습식 식각 공정에 의해 부분적 식각될 수 있다.
도 15를 참조하면, 상기 제1 영역(A) 내의 상기 최상부 금속막(21)을 부분적 식각한 후에, 상기 평탄화막 패턴(23p)을 부분적 식각하여 상기 제2 그루브(15b) 내에 잔존하는 제2 평탄화막 잔여물(23b)을 형성한다. 상기 평탄화막 패턴(23p)을 부분적 식각하는 것 역시 도 5를 참조하여 설명된 것과 동일한 건식 식각 공정을 사용하여 진행될 수 있다. 즉, 상기 평탄화막 패턴(23p)은 산소 가스 및 질소 가스를 공정 가스로 사용하여 부분적 식각될 수 있다. 상기 평탄화막 패턴(23p)이 부분적 식각되는 동안, 상기 제1 평탄화막 잔여물(23a)은 제거될 수 있다.
본 실시예에 따르면, 상기 평탄화막 패턴(23p)을 부분 식각하기 위한 건식 식각 공정의 과도 식각 시간(over etching time)이 도 4 및 도 5를 참조하여 설명된 제1 실시예의 상기 제1 영역(A) 내의 상기 평탄화막(23)을 제거하기 위한 건식 식각 공정의 과도 식각 시간보다 감소될 수 있다. 즉, 상기 제1 평탄화막 잔여물(23a)의 제거 후에 상기 제1 영역(A)이 상기 건식 식각 공정에 노출되는 시간이 상기 제1 실시예의 제1 영역(A) 내의 상기 평탄화막(23)의 제거 후에 상기 제1 영역(A)이 상기 건식 식각 공정에 노출되는 시간보다 짧을 수 있다. 이는 상기 평탄화막 패턴(23p)을 부분적 식각하기 위한 메인 식각 시간이 상기 제1 실시예의 상기 제1 영역(A) 내의 상기 평탄화막(23)을 제거하기 위한 메인 식각 시간 보다 짧을 수 있기 때문이다. 따라서, 본 실시예에 따르면, 상기 제1 그루브(15a) 내의 상기 게이트 절연막(55)에 가해지는 식각 손상을 감소시킬 수 있다.
상기 제2 평탄화막 잔여물(23b)을 식각 마스크로 사용하여 상기 제2 영역(B) 내의 상기 최상부 금속막 패턴(21p)를 부분적 식각하여 상기 제2 그루브(15b) 내에 상기 제2 평탄화막 잔여물(23b)의 바닥면 및 측벽을 둘러싸는 제2 금속 잔여물(21b; first metal residue)을 형성한다. 상기 제2 영역(B) 내의 상기 최상부 금속막 패턴(21p)을 부분적 식각하는 동안, 상기 제1 그루브(15a) 내의 상기 제1 금속 잔여물(21a)은 제거될 수 있다. 상기 최상부 금속막 패턴(21p)을 부분적 식각하는 것 역시 습식 식각 공정을 사용하여 진행될 수 있다. 일 실시예에서, 상기 최상부 금속막 패턴(21p)이 타이타늄 질화막인 경우에, 상기 최상부 금속막 패턴(21p)은 과산화수소 용액(H2O2 solution)을 식각 용액(etchant)으로 사용하는 습식 식각 공정에 의해 부분적 식각될 수 있다.
도 16 및 도 17을 참조하면, 상기 제2 평탄화막 잔여물(23b)을 애슁 공정을 사용하여 제거할 수 있다. 일 실시예에서, 상기 제2 평탄화막 잔여물(23b)은 도 7을 참조하여 설명된 바와 같이 N2H2 가스를 공정 가스로 채택하는 애슁 공정을 사용하여 제거될 수 있다. 이는 상기 제2 평탄화막 잔여물(23b)을 제거하는 동안 상기 제2 금속막(19) 및 상기 제2 금속 잔여물(21b)이 산화되는 것을 방지하기 위함이다.
상기 제2 평탄화막 잔여물(23b) 제거된 결과물의 전면 상에 캐핑 금속막(29)을 형성하고, 상기 캐핑 금속막(29), 상기 잔존하는 적층 금속막, 및 상기 게이트 절연막(55)을 평탄화시키어 상기 층간절연막(15)의 상부면을 노출시킨다. 그 결과, 도 17에 도시된 바와 같이, 상기 제1 그루브(15a) 내에 제1 게이트 절연막(55a) 및 제1 금속 게이트 전극(31a)이 형성될 수 있고, 상기 제2 그루브(15b) 내에 제2 게이트 절연막(55b) 및 제2 금속 게이트 전극(31b)이 형성될 수 있다. 상기 캐핑 금속막(29) 및 상기 제1 및 제2 금속 게이트 전극들(31a, 31b)은 제1 및 제2 실시예들에서 설명된 것과 동일한 방법을 사용하여 형성될 수 있다.
본 실시예에 따르면, 상기 제2 영역(b) 내의 상기 최상부 금속막 패턴(21p)이 부분적 식각되어 상기 제2 그루브(15b)의 하부 영역 내에 "U" 형태의 단면을 갖는 제2 금속 잔여물(21b)을 형성한다. 따라서, 상기 제2 그루브(15b)의 실질적인 종횡비가 제1 및 제2 실시예들에 비하여 감소될 수 있다. 그 결과, 상기 제2 그루브(15b)를 상기 캐핑 금속막(29)으로 채우는 것이 용이할 수 있다.
도 18 및 도 19는 본 발명의 제4 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 18 및 도 19를 참조하면, 도 1 내지 도 9를 참조하여 설명된 제1 실시예와 동일한 방법을 사용하여 반도체 기판(1) 상에 제1 및 제2 그루브들(15a, 15b)을 갖는 층간절연막(15) 및 적층 금속막(22)을 형성할 수 있다. 이어서, 상기 적층 금속막(22)을 갖는 기판 상에 도 13 내지 도 17을 참조하여 설명된 제3 실시예와 동일한 방법을 적용하여 상기 제1 그루브(15a) 및 상기 제2 그루브(15b) 내에 각각 제1 금속 게이트 전극(31a) 및 제2 금속 게이트 전극(31b)을 형성할 수 있다.
이상 본 발명이 상술한 실시예들을 예로 하여 설명되었으나, 본 발명은 상기 실시예들에 한정되지 않으며 본 발명의 기술적 사상 내에서 여러가지의 변형이 가능함은 명백하다.
1: 반도체 기판
5: 소자분리막
5a: 제1 활성영역
5b: 제2 활성영역
7a, 55a: 제1 게이트 절연막
7b, 55b: 제2 게이트 절연막
9a: 제1 더미 게이트 전극
9b: 제2 더미 게이트 전극
54a: 제1 더미 게이트 패턴
54b: 제2 더미 게이트 패턴
15a: 제1 그루브
15b: 제2 그루브
15: 층간 절연막
17: 제1 금속막
19: 제2 금속막
21: 제3 금속막
22: 적층 금속막
23: 평탄화막
25: 반사방지막
27: 감광막 패턴
31a: 제1 금속 게이트 전극
31b: 제2 금속 게이트 전극

Claims (30)

  1. 제1 영역 및 제2 영역을 갖는 반도체 기판을 준비하고,
    상기 반도체 기판 상에 절연막을 형성하되, 상기 절연막은 상기 제1 및 제2 영역들 내에 각각 배치된 제1 그루브 및 제2 그루브를 갖는 층간절연막과 상기 제1 및 제2 그루브들의 적어도 바닥면들을 덮는 게이트 절연막을 포함하도록 형성되고,
    상기 절연막을 갖는 기판의 전면 상에 제1 내지 제3 금속막들을 차례로 형성하여, 적층 금속막(laminated metal layer)을 형성하고,
    상기 적층 금속막 상에 비감광성(non-photo sensitivity)을 갖는 평탄화막을 형성하되, 상기 평탄화막은 상기 제1 및 제2 그루브들을 채우도록 형성되고,
    상기 제1 영역 내의 상기 평탄화막을 건식 식각 공정을 사용하여 선택적으로 제거하여, 상기 제1 영역 내의 상기 적층 금속막을 노출시키고 상기 제2 영역 내의 상기 적층 금속막을 덮는 평탄화막 패턴을 형성하고,
    상기 평탄화막 패턴을 식각 마스크로 사용하여 상기 제1 영역 내의 상기 적층 금속막의 상기 제3 금속막을 선택적으로 제거하고,
    상기 평탄화막 패턴을 제거하고,
    상기 평탄화막 패턴이 제거된 결과물 전면 상에 상기 제1 및 제2 그루브들을 채우는 캐핑 금속막을 형성하고,
    상기 캐핑 금속막을 열처리하여, 상기 캐핑 금속막과 상기 제1 영역 내의 상기 제1 금속막간의 제1 금속 합금막을 형성하고 상기 캐핑 금속막과 상기 제2 영역 내의 상기 제3 금속막간의 제2 금속 합금막을 형성하는 것을 포함하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 영역은 N채널 모스 트랜지스터 영역을 포함하고 상기 제2 영역은 P채널 모스 트랜지스터 영역을 포함하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 절연막을 형성하는 것은
    상기 제1 및 제2 영역들을 갖는 상기 반도체 기판 상에 게이트 절연막 및 더미 도전막을 차례로 형성하고,
    상기 더미 도전막 및 상기 게이트 절연막을 패터닝하여 상기 제1 영역 내에 차례로 적층된 제1 게이트 절연막 및 제1 더미 게이트 전극과 아울러서 상기 제2 영역 내에 차례로 적층된 제2 게이트 절연막 및 제2 더미 게이트 전극을 형성하고,
    상기 제1 및 제2 더미 게이트 전극들을 갖는 기판의 전면 상에 층간 절연막을 형성하고,
    상기 층간 절연막을 평탄화시키어 상기 제1 및 제2 더미 게이트 전극들을 노출시키고,
    상기 노출된 제1 및 제2 더미 게이트 전극들을 제거하여 상기 제1 및 제2 게이트 절연막들을 각각 노출시키는 제1 및 제2 그루브들을 형성하는 것을 포함하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 절연막을 형성하는 것은
    상기 제1 및 제2 영역들을 갖는 상기 반도체 기판 상에 더미 물질막을 형성하고,
    상기 더미 물질막을 패터닝하여 상기 제1 및 제2 영역들 내에 각각 제1 더미 게이트 패턴 및 제2 더미 게이트 패턴을 형성하고,
    상기 제1 및 제2 더미 게이트 패턴들을 갖는 기판 상에 층간 절연막을 형성하고,
    상기 층간 절연막을 평탄화시키어 상기 제1 및 제2 더미 게이트 패턴들을 노출시키고,
    상기 노출된 제1 및 제2 더미 게이트 패턴들을 제거하여 상기 제1 및 제2 영역들 내에 각각 제1 및 제2 그루브들을 형성하고,
    상기 제1 및 제2 그루브들을 갖는 기판의 전면 상에 콘포말한 게이트 절연막을 형성하는 것을 포함하되,
    상기 적층 금속막은 상기 게이트 절연막 상에 형성되는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 비감광성 평탄화막(non-photo sensitive planarization layer)은 에스오에이치(spin on hardmask; SOH)막 또는 비정질 탄소막(amorphous carbon layer; ACL)으로 형성하고,
    상기 제1 영역 내의 상기 평탄화막을 건식 식각하는 것은 산소 가스 및 질소 가스를 포함하는 공정 가스를 사용하여 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 공정 가스는 아르곤 가스를 더 포함하는 반도체 소자의 제조방법.
  7. 제 5 항에 있어서,
    상기 에스오에이치막은 탄소 함유 에스오에이치막(carbon-based SOH layer) 또는 실리콘 함유 에스오에이치막(Si-based SOH layer)으로 형성하는 반도체 소자의 제조방법.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 평탄화막 패턴을 형성하는 것은
    상기 평탄화막 상에 상기 제1 영역 내의 상기 평탄화막을 노출시키는 무기 반사방지막 패턴(inorganic anti-reflective layer pattern)을 형성하고,
    상기 무기 반사방지막 패턴을 식각 마스크로 사용하여 상기 노출된 평탄화막을 건식 식각하고,
    상기 무기 반사방지막 패턴을 제거하는 것을 포함하는 반도체 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 무기 반사방지막 패턴을 형성하는 것은
    상기 평탄화막 상에 무기 반사 방지막(inorganic anti-reflective layer)을 형성하고,
    상기 무기 반사방지막 상에 상기 제2 영역을 덮는 감광막 패턴을 형성하고,
    상기 제1 영역 내의 상기 무기 반사방지막을 건식 식각하여 상기 제1 영역 내의 상기 평탄화막을 선택적으로 노출시키고,
    상기 감광막 패턴을 제거하는 것을 포함하는 반도체 소자의 제조방법.
  11. 삭제
  12. 제 1 항에 있어서,
    상기 제1 내지 제3 금속막들은 각각 하부 타이타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 상부 타이타늄 질화막(TiN)으로 형성하는 반도체 소자의 제조방법.
  13. 제 1 항에 있어서,
    상기 층간 절연막의 상면이 노출될 때까지 상기 제1 금속 합금막 및 상기 제2 금속 합금막을 평탄화시키어 상기 제1 및 제2 그루브들 내에 각각 제1 금속 게이트 전극 및 제2 금속 게이트 전극을 형성하는 것을 더 포함하는 반도체 소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 평탄화막 패턴은 N2H2 가스를 공정 가스로 채택하는 애슁 공정을 사용하여 제거하는 반도체 소자의 제조방법.
  15. 제 13 항에 있어서,
    상기 캐핑 금속막은 알루미늄 합금막으로 형성하는 반도체 소자의 제조방법.
  16. 제1 영역 및 제2 영역을 갖는 반도체 기판을 준비하고,
    상기 반도체 기판 상에 절연막을 형성하되, 상기 절연막은 상기 제1 및 제2 영역들 내에 각각 배치된 제1 그루브 및 제2 그루브를 갖는 층간절연막과 상기 제1 및 제2 그루브들의 적어도 바닥면들을 덮는 게이트 절연막을 포함하도록 형성되고,
    상기 절연막을 갖는 기판의 전면 상에 적층 금속막(laminated metal layer)을 형성하고,
    상기 적층 금속막 상에 비감광성(non-photo sensitivity)을 갖는 평탄화막을 형성하되, 상기 평탄화막은 상기 제1 및 제2 그루브들을 채우도록 형성되고,
    상기 제1 영역 내의 상기 평탄화막을 건식 식각 공정을 사용하여 부분적 식각하여 상기 제1 그루브 내에 잔존하는 제1 평탄화막 잔여물 및 상기 제2 영역을 덮는 평탄화막 패턴을 형성하고,
    상기 제1 영역 내의 상기 적층 금속막의 최상부 금속막을 부분적 식각하여 상기 제1 그루브 내에 잔존하고 상기 제1 평탄화막 잔여물의 측벽 및 하면을 둘러싸는 제1 금속 잔여물을 형성하고,
    상기 평탄화막 패턴을 부분적 식각하여 상기 제2 그루브 내에 잔존하는 제2 평탄화막 잔여물을 형성하고,
    상기 제2 영역 내의 상기 적층 금속막의 최상부 금속막을 부분적 식각하여 상기 제2 그루브 내에 잔존하고 상기 제2 평탄화막 잔여물의 측벽 및 하면을 둘러싸는 제2 금속 잔여물을 형성하되, 상기 제1 금속 잔여물은 상기 제2 금속 잔여물을 형성하는 동안 제거되고,
    상기 제2 평탄화막 잔여물을 제거하는 것을 포함하되,
    상기 제1 평탄화막 잔여물은 상기 평탄화막 패턴을 부분적 식각하는 동안 또는 상기 제2 금속 잔여물을 형성하는 동안 제거되는 반도체 소자의 제조방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제 16 항에 있어서,
    상기 제1 평탄화막 잔여물 및 상기 평탄화막 패턴을 형성하는 것은
    상기 평탄화막 상에 상기 제1 영역 내의 상기 평탄화막을 노출시키는 무기 반사방지막 패턴(inorganic anti-reflective layer pattern)을 형성하고,
    상기 무기 반사방지막 패턴을 식각 마스크로 사용하여 상기 노출된 평탄화막을 부분적 식각하여 상기 제1 그루브 내에 상기 평탄화막의 일부를 잔존시키고,
    상기 무기 반사방지막 패턴을 제거하는 것을 포함하는 반도체 소자의 제조방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 제 16 항에 있어서,
    상기 제1 및 제2 영역 내의 상기 최상부 금속막을 부분적 식각하는 것은 습식 식각 공정을 사용하여 진행하는 반도체 소자의 제조방법.
  26. 제 16 항에 있어서,
    상기 평탄화막 패턴을 부분적 식각하는 것은 건식 식각 공정을 사용하여 진행하는 반도체 소자의 제조방법.
  27. 제 16 항에 있어서,
    상기 제2 평탄화막 잔여물은 N2H2 가스를 공정 가스로 채택하는 애슁 공정을 사용하여 제거하는 반도체 소자의 제조방법.
  28. 삭제
  29. 삭제
  30. 삭제
KR1020100117666A 2010-11-24 2010-11-24 금속 게이트 전극들을 갖는 반도체 소자의 제조방법 KR101746709B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100117666A KR101746709B1 (ko) 2010-11-24 2010-11-24 금속 게이트 전극들을 갖는 반도체 소자의 제조방법
US13/238,284 US8946026B2 (en) 2010-11-24 2011-09-21 Methods of fabricating a semiconductor device including metal gate electrodes
DE102011054757.6A DE102011054757B9 (de) 2010-11-24 2011-10-24 Verfahren zum Herstellen einer Halbleitervorrichtung, die Metall-Gate-Elektroden aufweist
CN201110375613.XA CN102543876B (zh) 2010-11-24 2011-11-23 具有金属栅电极的半导体器件的制造方法
JP2011256006A JP5917893B2 (ja) 2010-11-24 2011-11-24 金属ゲート電極を有する半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100117666A KR101746709B1 (ko) 2010-11-24 2010-11-24 금속 게이트 전극들을 갖는 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20120056112A KR20120056112A (ko) 2012-06-01
KR101746709B1 true KR101746709B1 (ko) 2017-06-14

Family

ID=46021446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100117666A KR101746709B1 (ko) 2010-11-24 2010-11-24 금속 게이트 전극들을 갖는 반도체 소자의 제조방법

Country Status (5)

Country Link
US (1) US8946026B2 (ko)
JP (1) JP5917893B2 (ko)
KR (1) KR101746709B1 (ko)
CN (1) CN102543876B (ko)
DE (1) DE102011054757B9 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337110B2 (en) * 2011-10-19 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having metal gate electrode and method of fabrication thereof
US8951855B2 (en) * 2012-04-24 2015-02-10 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US8999829B2 (en) * 2012-10-19 2015-04-07 Applied Materials, Inc. Dual gate process
KR101996244B1 (ko) 2013-06-27 2019-07-05 삼성전자 주식회사 반도체 소자 제조 방법
US9281201B2 (en) * 2013-09-18 2016-03-08 United Microelectronics Corp. Method of manufacturing semiconductor device having metal gate
KR20230028588A (ko) * 2013-09-27 2023-02-28 인텔 코포레이션 공통 기판 상의 상이한 일함수를 가지는 비-평면 ｉ／ｏ 및 논리 반도체 디바이스들
CN104681489A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
KR102125749B1 (ko) 2013-12-27 2020-07-09 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9231071B2 (en) * 2014-02-24 2016-01-05 United Microelectronics Corp. Semiconductor structure and manufacturing method of the same
FR3018627A1 (fr) * 2014-03-14 2015-09-18 St Microelectronics Crolles 2 Procede de formation de regions metalliques de grilles differentes de transistors mos
KR102229018B1 (ko) * 2014-06-02 2021-03-17 엘지이노텍 주식회사 정전기 방지를 위한 정전기 방지 전극이 배선된 터치 패널
CN105374857B (zh) * 2014-08-26 2018-07-10 中芯国际集成电路制造(上海)有限公司 金属栅极结构及其形成方法
KR102312262B1 (ko) * 2014-09-02 2021-10-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20160086805A1 (en) * 2014-09-24 2016-03-24 Qualcomm Incorporated Metal-gate with an amorphous metal layer
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102286112B1 (ko) 2015-10-21 2021-08-04 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9748350B2 (en) * 2015-10-30 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with enlarged gate electrode structure and method for forming the same
US9865703B2 (en) * 2015-12-31 2018-01-09 International Business Machines Corporation High-K layer chamfering to prevent oxygen ingress in replacement metal gate (RMG) process
KR102413039B1 (ko) * 2016-02-29 2022-06-23 도쿄엘렉트론가부시키가이샤 선택적 SiARC 제거
CN106783740B (zh) * 2016-12-16 2019-11-08 上海华力微电子有限公司 用于金属栅极的制造技术
CN111162447B (zh) * 2019-12-31 2021-06-15 苏州辰睿光电有限公司 一种电极窗口、具有电极窗口的半导体器件的制作方法
US11848239B2 (en) * 2020-07-10 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning method and structures resulting therefrom
CN115332076A (zh) * 2022-07-05 2022-11-11 福建省晋华集成电路有限公司 半导体器件及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158181A (ja) * 2001-09-28 2003-05-30 Hynix Semiconductor Inc 半導体素子の製造方法
US20100068875A1 (en) * 2008-09-15 2010-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Double treatment on hard mask for gate n/p patterning

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170027A (ja) * 1990-11-02 1992-06-17 Sony Corp ドライエッチング方法
JPH10233452A (ja) * 1997-02-21 1998-09-02 Sony Corp 金属プラグおよび金属配線の形成方法
US6087231A (en) * 1999-08-05 2000-07-11 Advanced Micro Devices, Inc. Fabrication of dual gates of field transistors with prevention of reaction between the gate electrode and the gate dielectric with a high dielectric constant
US6423619B1 (en) * 2001-11-30 2002-07-23 Motorola, Inc. Transistor metal gate structure that minimizes non-planarity effects and method of formation
US6873048B2 (en) 2003-02-27 2005-03-29 Sharp Laboratories Of America, Inc. System and method for integrating multiple metal gates for CMOS applications
KR100576463B1 (ko) * 2003-12-24 2006-05-08 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
JP2005317803A (ja) * 2004-04-28 2005-11-10 Sharp Corp 半導体装置の製造方法および半導体装置
US7390709B2 (en) * 2004-09-08 2008-06-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US7381608B2 (en) * 2004-12-07 2008-06-03 Intel Corporation Method for making a semiconductor device with a high-k gate dielectric and a metal gate electrode
KR100704475B1 (ko) * 2005-12-28 2007-04-09 주식회사 하이닉스반도체 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2008016538A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置及びその製造方法
JP2007036267A (ja) * 2006-09-04 2007-02-08 Elpida Memory Inc Ｓｏｇ膜の形成方法
JP2008066551A (ja) * 2006-09-08 2008-03-21 Fujitsu Ltd 半導体装置の製造方法
JP2009033032A (ja) 2007-07-30 2009-02-12 Sony Corp 半導体装置及び半導体装置の製造方法
US8536660B2 (en) * 2008-03-12 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid process for forming metal gates of MOS devices
US7888195B2 (en) * 2008-08-26 2011-02-15 United Microelectronics Corp. Metal gate transistor and method for fabricating the same
US7871915B2 (en) 2008-09-26 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming metal gates in a gate last process
KR101532012B1 (ko) * 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US7732344B1 (en) 2009-06-05 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. High selectivity etching process for metal gate N/P patterning
US8227890B2 (en) * 2009-12-18 2012-07-24 United Microelectronics Corporation Method of forming an electrical fuse and a metal gate transistor and the related electrical fuse
US8048810B2 (en) * 2010-01-29 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal gate N/P patterning
US8310012B2 (en) * 2010-04-13 2012-11-13 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158181A (ja) * 2001-09-28 2003-05-30 Hynix Semiconductor Inc 半導体素子の製造方法
US20100068875A1 (en) * 2008-09-15 2010-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Double treatment on hard mask for gate n/p patterning

Also Published As

Publication number Publication date
CN102543876B (zh) 2016-01-20
JP2012114445A (ja) 2012-06-14
JP5917893B2 (ja) 2016-05-18
KR20120056112A (ko) 2012-06-01
DE102011054757B9 (de) 2022-01-13
US8946026B2 (en) 2015-02-03
DE102011054757A1 (de) 2012-05-24
CN102543876A (zh) 2012-07-04
US20120129331A1 (en) 2012-05-24
DE102011054757B4 (de) 2021-11-18

Similar Documents

Publication Publication Date Title
KR101746709B1 (ko) 금속 게이트 전극들을 갖는 반도체 소자의 제조방법
CN101872742B (zh) 半导体装置及其制造方法
US8518786B2 (en) Process for forming a metal oxide semiconductor devices
CN104752185B (zh) 金属栅极的形成方法
CN107346783B (zh) 半导体结构及其制造方法
CN112017946B (zh) 半导体结构的形成方法、晶体管
KR102628731B1 (ko) 실리콘-함유 층을 포함한 재료 패터닝 및 반도체 디바이스 제조 방법
KR20190066389A (ko) 반도체 장치 제조 방법
CN109427670B (zh) 周围包裹的外延结构和方法
US8089153B2 (en) Method for eliminating loading effect using a via plug
US7148120B2 (en) Method of forming improved rounded corners in STI features
TW202329253A (zh) 半導體裝置的形成方法
TW201712867A (zh) 半導體裝置結構之形成方法
CN108807377B (zh) 半导体器件及其形成方法
CN107045981A (zh) 半导体结构的形成方法
US11145760B2 (en) Structure having improved fin critical dimension control
CN106373993B (zh) 晶体管的形成方法
TWI705526B (zh) 半導體元件的製造方法
US9805971B2 (en) Method of forming a via contact
CN111863723B (zh) 半导体结构及其形成方法
US7112510B2 (en) Methods for forming a device isolating barrier and methods for forming a gate electrode using the same
CN112151382A (zh) 半导体结构及其形成方法
TWI553739B (zh) 一種形成開口的方法
CN110571190B (zh) 接触插塞的形成方法和刻蚀方法
JP2008135765A (ja) 半導体装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101124

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151109

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101124

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170313

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170530

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170607

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170608

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220525

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230524

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240527

Start annual number: 8

End annual number: 8