KR101731048B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

Abstract

액정 표시 장치를 제공한다. 본 발명의 일실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터의 한 단자와 연결되는 화소 전극, 상기 화소 전극 위에 위치하고, 액정 주입구를 포함하며 화소 영역에 대응하는 복수의 영역을 포함하는 미세 공간층, 상기 미세 공간층 위에 위치하는 공통 전극, 상기 공통 전극 위에 위치하는 지지 부재 그리고 상기 지지 부재 위에 위치하고, 상기 액정 주입구를 덮는 캐핑막을 포함하고, 상기 미세 공간층의 가장자리 부분에 배향 물질 뭉침 방지부가 형성되어 있다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어진다.

전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

NCD(Nano Crystal Display) 액정 표시 장치는 유기 물질 등으로 희생층을 형성하고 상부에 지지 부재를 형성한 후에 희생층을 제거하고, 희생층 제거로 형성된 빈 공간에 액정을 채워 디스플레이를 만드는 장치이다.

NCD(Nano Crystal Display) 액정 표시 장치의 제조 방법은 액정 분자를 정렬, 배향하기 위해, 액정을 주입하는 단계 이전에 배향액을 주입한 후 건조시키는 공정을 포함한다. 배향액을 건조하는 과정에서 배향액의 고형분이 뭉치는 현상이 발생하여 빛샘 현상 또는 투과율 저하 현상 등 문제가 발생한다.

본 발명이 해결하고자 하는 과제는 배향액의 고형분이 뭉치는 현상을 최소화할 수 있는 액정 표시 장치 및 그 제조 방법을 제공하는데 있다.

본 발명의 일실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터의 한 단자와 연결되는 화소 전극, 상기 화소 전극과 마주보며 위치하는 지지부재를 포함하고 그리고 상기 화소 전극과 상기 지지 부재 사이에 액정 주입구를 갖는 미세 공간층(Microcavity)을 형성하고, 상기 미세 공간층의 가장자리 부분에 배향 물질 뭉침 방지부가 형성되어 있다.

상기 박막 트랜지스터와 상기 미세 공간층 사이에 위치하는 보호막을 더 포함하고, 상기 미세 공간층의 가장자리 부분에서 상기 보호막은 트렌치를 형성하고, 상기 트렌치는 상기 배향 물질 뭉침 방지부일 수 있다.

상기 미세 공간층 사이에 오픈부가 형성되고, 상기 지지 부재는 상기 오픈부를 덮고 있으며, 상기 오픈부에 인접한 미세 공간층의 가장자리 부분에 상기 트렌치가 형성될 수 있다.

상기 기판 위에 위치하는 유기막, 상기 유기막 사이에 위치하는 차광 부재를 더 포함하고, 상기 트렌치는 상기 유기막과 상기 차광 부재가 중첩하는 부분에 대응하도록 위치할 수 있다.

상기 오픈부는 상기 박막 트랜지스터의 한 단자와 연결되는 신호선과 평행한 방향을 따라 뻗어 있고, 상기 트렌치는 상기 오픈부가 뻗어 있는 방향으로 길게 뻗을 수 있다.

상기 미세 공간층에 액정 물질이 주입되어 액정층을 형성하고, 상기 트렌치의 폭은 상기 액정층의 셀 갭 이하일 수 있다.

상기 오픈부가 뻗어 있는 방향으로 서로 이웃하는 상기 미세 공간층 사이에 위치하는 그루브 그리고 상기 지지 부재 위에 위치하고, 상기 액정 주입구를 덮는 캐핑막을 더 포함하고, 상기 캐핑막은 상기 그루브를 덮을 수 있다.

상기 미세 공간층의 양 가장자리 부분에 상기 트렌치가 각각 형성되고, 상기 트렌치를 연결하는 저장 트렌치가 상기 보호막에 형성될 수 있다.

상기 미세 공간층 사이에 그루브가 형성되고, 상기 저장 트렌치는 상기 그루브를 따라 위치할 수 있다.

상기 그루브는 상기 캐핑막에 의해 채워질 수 있다.

상기 미세 공간층 사이에 오픈부가 형성되고, 상기 지지 부재는 상기 오픈부를 덮으면서 상기 미세 공간층의 측벽부를 형성할 수 있다.

상기 미세 공간층의 측벽부와 맞닿아 있는 상기 미세 공간층의 가장자리 부분은 상기 오픈부가 뻗어 있는 방향을 따라 길게 연장되고, 상기 미세 공간층의 가장자리 부분은 비직선부를 형성하며, 상기 비직선부는 상기 배향 물질 뭉침 방지부일 수 있다.

상기 미세 공간층의 비직선부는 지그재그 모양을 가질 수 있다.

상기 미세 공간층에 액정 물질이 주입되어 액정층을 형성하고, 상기 비직선부의 반복 형상의 피치는 상기 액정층의 셀 갭 이하일 수 있다.

상기 미세 공간층에서 상기 화소 전극을 덮는 배향막을 더 포함할 수 있다.

상기 미세 공간층 위에 위치하는 공통 전극을 더 포함할 수 있다.

본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 화소 전극을 형성하는 단계, 상기 화소 전극 위에 희생막을 형성하는 단계, 상기 희생막 위에 지지 부재를 형성하는 단계, 상기 희생막을 제거하여 액정 주입구를 포함하는 미세 공간층을 형성하는 단계, 상기 미세 공간층의 내벽에 배향막을 형성하는 단계, 상기 미세 공간층에 액정 물질을 주입하는 단계 그리고 상기 지지 부재 위에 상기 액정 주입구를 덮도록 캐핑막을 형성하는 단계를 포함하고, 상기 미세 공간층의 가장자리 부분에 배향 물질 뭉침 방지부가 형성된다.

상기 박막 트랜지스터 위에 보호막을 형성하는 단계를 더 포함하고, 상기 미세 공간층의 가장자리 부분에서 상기 보호막은 트렌치를 형성하며, 상기 트렌치가 상기 배향 물질 뭉침 방지부가 되도록 형성할 수 있다.

상기 희생막을 패터닝하여 오픈부를 형성하는 단계를 더 포함하고, 상기 트렌치는 상기 오픈부에 인접한 미세 공간층의 가장자리 부분에 형성할 수 있다.

상기 기판 위에 유기막을 형성하는 단계, 상기 유기막 사이에 차광 부재를 형성하는 단계를 더 포함하고, 상기 유기막과 상기 차광 부재가 중첩하는 부분에 대응하도록 상기 트렌치를 형성할 수 있다.

상기 오픈부는 상기 박막 트랜지스터의 한 단자와 연결되는 신호선과 평행한 방향을 따라 연장되도록 형성하고, 상기 트렌치는 상기 오픈부와 동일한 방향으로 연장되도록 형성할 수 있다.

상기 액정 물질이 주입된 상기 미세 공간층은 액정층을 포함하고, 상기 트렌치의 폭은 상기 액정층의 셀 갭 이하가 되도록 형성할 수 있다.

상기 지지 부재를 패터닝하여 그루브를 형성하는 단계를 더 포함하고, 상기 그루브는 상기 오픈부가 연장된 방향으로 서로 이웃하는 상기 미세 공간층 사이에 형성할 수 있다.

상기 미세 공간층의 양 가장자리 부분에 상기 트렌치를 형성하는 단계 그리고 상기 트렌치를 연결하는 저장 트렌치를 상기 보호막에 형성하는 단계를 더 포함할 수 있다.

상기 지지 부재를 패터닝하여 그루브를 형성하는 단계를 더 포함하고, 상기 저장 트렌치가 상기 그루브를 따라 위치하도록 형성할 수 있다.

상기 희생막을 패터닝하여 상기 미세 공간층 사이에 오픈부를 형성하는 단계 그리고 상기 희생막을 패터닝하여 상기 희생막의 가장자리 부분에 요철부를 형성하는 단계를 더 포함하고, 상기 요철부가 상기 배향 물질 뭉침 방지부가 되도록 형성할 수 있다.

상기 액정 물질이 주입된 상기 미세 공간층은 액정층을 포함하고, 상기 요철부의 피치는 상기 액정층의 셀 갭 이하가 되도록 형성할 수 있다.

상기 지지 부재가 상기 오픈부를 덮으면서 상기 미세 공간층의 측벽부를 형성하는 단계를 더 포함할 수 있다.

상기 미세 공간층의 측벽부와 맞닿아 있는 상기 미세 공간층의 가장자리 부분은 상기 오픈부가 뻗어 있는 방향을 따라 길게 연장되도록 형성하고, 상기 미세 공간층의 가장자리 부분에 상기 요철부가 형성될 수 있다.

상기 희생막 위에 공통 전극을 형성하는 단계를 더 포함할 수 있다.

이와 같이 본 발명의 한 실시예에 따르면, 미세 공간층의 가장자리 부분에 트렌치를 형성하거나 미세 공간층의 가장자리 부분의 모양을 비직선 형태로 형성한다. 따라서, 배향액의 고형분이 트렌치 또는 비직선 형태의 패턴부에 모이게 되어 빛샘 현상 또는 투과율 저하 현상을 최소화할 수 있다.

도 1은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다.
도 2는 도 1에서 본 발명의 일실시예에 따른 트렌치의 배치를 설명하기 위해 개략적으로 나타낸 평면도이다.
도 3은 도 1의 절단선 III-III을 따라 자른 단면도이다.
도 4는 도 1의 절단선 IV-IV를 따라 자른 단면도이다.
도 5는 본 발명의 일실시예에 따른 미세 공간층을 나타내는 사시도이다.
도 6 내지 도 12는 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 13은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다.
도 14는 도 13의 절단선 XIV-XIV를 따라 자른 단면도이다.
도 15 내지 도 21은 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 22는 본 발명의 일실시예에 따른 미세 공간층의 모양을 설명하기 위해 개략적으로 나타낸 평면도이다.
도 23은 도 22의 절단선 XXIII-XXIII을 따라 자른 단면도이다.
도 24는 본 발명의 일실시예에 따른 미세 공간층의 비직선부를 나타내는 개략도이다.
도 25 내지 도 31은 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 평면도 및 단면도들이다.

첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.

도 1은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다. 도 2는 도 1에서 본 발명의 일실시예에 따른 트렌치의 배치를 설명하기 위해 개략적으로 나타낸 평면도이다. 도 3은 도 1의 절단선 III-III을 따라 자른 단면도이다. 도 4는 도 1의 절단선 IV-IV를 따라 자른 단면도이다. 도 5는 본 발명의 일실시예에 따른 미세 공간층을 나타내는 사시도이다.

도 1, 도 3 및 도 4를 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 기판(110) 위에 박막 트랜지스터(Qa, Qb, Qc)가 위치한다.

박막 트랜지스터(Qa, Qb, Qc) 위에 유기막(230)이 위치하고, 이웃하는 유기막(230) 사이에 차광 부재(220)가 형성될 수 있다. 여기서, 유기막(230)은 색필터일 수 있다.

도 3 및 도 4는 절단선 III-III와 절단선 IV-IV를 따라 자른 단면도이나, 도 3 및 도 4에서는 도 1에 나타나는 기판(110)과 유기막(230) 사이의 구성을 생략하였다. 실제로, 도 3 및 도 4는 기판(110)과 유기막(230) 사이에 박막 트랜지스터(Qa, Qb, Qc)의 구성 일부를 포함한다.

유기막(230)은 화소 전극(191)의 열 방향을 따라서 길게 뻗을 수 있다. 유기막(230)은 색필터일 수 있고, 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.

서로 이웃하는 유기막(230)은 도 1에서 나타낸 가로 방향(D) 및 이와 교차하는 세로 방향을 따라 이격될 수 있다. 도 3에서는 가로 방향(D)을 따라 서로 이격되어 있는 유기막(230)을 나타내고, 도 4에서는 세로 방향을 따라 서로 이격되어 있는 유기막(230)을 나타낸다.

도 3을 참고하면, 가로 방향(D)을 따라 이격되어 있는 유기막(230) 사이에 세로 차광 부재(220b)가 위치한다. 세로 차광 부재(220b)는 이웃하는 유기막(230) 각각의 가장자리와 중첩하고 있으며, 세로 차광 부재(220b)가 유기막(230)의 양쪽 가장자리와 중첩하는 폭은 실질적으로 동일하다.

도 4를 참고하면, 세로 방향을 따라 이격되어 있는 유기막(230) 사이에 가로 차광 부재(220a)가 위치한다. 가로 차광 부재(220a)는 이웃하는 유기막(230) 각각의 가장자리와 중첩하고 있으며, 가로 차광 부재(220a)가 유기막(230)의 양쪽 가장자리와 중첩하는 폭은 실질적으로 동일하다.

유기막(230) 및 차광 부재(220) 위에 하부 보호막(170)과 상부 보호막(180)이 위치한다. 하부 보호막(170)은 유기 물질로 형성될 수 있고, 하부에 형성된 막들을 평탄화하는 역할을 할 수 있다. 상부 보호막(180)은 산화 규소 또는 질화 규소와 같은 무기 물질로 형성될 수 있다. 상부 보호막(180)은 생략할 수 있다.

상부 보호막(180) 위에 화소 전극(191)이 위치하며, 화소 전극(191)은 접촉 구멍(185a, 185b)을 통해 박막 트랜지스터(Qa, Qb)의 한 단자와 전기적으로 연결된다.

화소 전극(191) 위에는 하부 배향막(11)이 형성되어 있고 하부 배향막(11)은 수직 배향막일 수 있다. 하부 배향막(11)은 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane) 또는 폴리 이미드(Polyimide) 등의 액정 배향막으로써 일반적으로 사용되는 물질들 중 적어도 하나를 포함하여 형성될 수 있다.

하부 배향막(11) 위에는 미세 공간층(400)이 위치한다. 미세 공간층(400)에는 액정 분자(310)를 포함하는 액정 물질이 주입되어 있고, 미세 공간층(400)은 액정 주입구(A)를 갖는다. 미세 공간층(400)은 화소 전극(191)의 열 방향 다시 말해 세로 방향을 따라 형성될 수 있다. 본 실시예에서 배향막(11, 21)을 형성하는 배향 물질과 액정 분자(310)를 포함하는 액정 물질은 모관력(capillary force)을 이용하여 미세 공간층(400)에 주입될 수 있다.

본 실시예에서는 도 2 및 도 3에 도시한 바와 같이, 가로 방향으로 이웃하는 미세 공간층(400) 사이에 오픈부(OPN)가 형성되어 있고, 오픈부(OPN)에 인접한 미세 공간층(400)의 양 가장자리 부분에 트렌치(SP)가 형성될 수 있다. 트렌치(SP)는 유기막(230)과 세로 차광 부재(220b)가 서로 중첩하는 부분 위에 형성될 수 있다. 이 때, 미세 공간층(400)의 가장자리 부분에 형성된 트렌치(SP)의 제1 폭(w1)은 액정 분자(310)를 포함하는 액정 물질이 형성된 액정층의 셀 갭 이하인 것이 바람직하다. 미세 공간층(400)의 액정 주입구(A)가 형성되는 영역을 포함하도록 사각형의 화소 전극(191a, 191b)의 이웃하는 단변 사이의 공간을 입구부(EP)라고 설명할 수 있다. 입구부(EP)는 가로 차광 부재(220a)와 실질적으로 폭이 동일할 수 있다.

트렌치(SP)는 미세 공간층(400)의 세로 방향을 따라 길게 뻗어 있고, 입구부(EP)로 돌출된 트렌치(SP)의 길이에 해당하는 제1 길이(L1)는 입구부(EP)의 폭 내에서 조절할 수 있다.

도 2에서는 트렌치(SP)가 입구부(EP) 내에서 분리되어 있으나, 하나의 화소(PX) 내에서 분리되지 않고, 세로 방향을 따라 연속적으로 형성할 수 있다.

액정층의 셀 갭은 2um 이상 10um 이하일 수 있다.

액정 표시 장치를 제조하는 과정에서, 액정 주입구(A)를 통해 액정 물질이 주입될 뿐만 아니라 액정 주입 전에 고형분과 용매가 혼합된 배향 물질이 주입될 수 있다. 배향 물질이 주입된 후에 건조 공정을 진행한다. 이 때, 배향액에 포함된 용매가 휘발되면서 남게 되는 고형분은 미세 공간층(400) 내부에 뭉치는 현상이 발생한다. 특히 양쪽 액정 주입구(A)에서 동시에 건조가 시작되어 미세 공간층(400)의 중앙 부분으로 건조가 진행될 경우에 미세 공간층(400)의 중앙 부분에 고형분이 뭉치는 허들(huddle) 불량이 발생할 수 있다. 또는 한쪽 액정 주입구(A)에서 건조가 시작되면 미세 공간층(400)의 다른 한쪽 액정 주입구(A)에서 고형분이 뭉칠 수도 있다. 이처럼 고형분이 미세 공간층(400) 내에 뭉치게 되면 빛샘 현상 또는 투과율 저하와 같은 표시 불량이 발생한다.

본 실시예와 같이 미세 공간층(400)의 가장자리 부분에 트렌치(SP)가 형성되어 있으면, 미세 공간층(400)의 액정 주입구(A)를 따라 배향액을 주입, 건조한 후 배향액의 고형분이 액정 주입구(A)에 뭉치는 현상이 줄어들기 때문에 빛샘 현상 등이 최소화된다. 트렌치(SP)의 폭(w1)이 액정층의 셀 갭 이하이면 미세 공간층(400)의 모세관력 대비하여 트렌치(SP) 구조의 모세관력이 높아지기 때문에 잔여 고형분이 트렌치(SP)로 유도될 수 있다. 이처럼 건조 후에 남는 고형분이 트렌치(SP)에 퍼짐으로써 고형분이 뭉치는 것을 방지할 수 있다.

본 실시예에서 하나의 미세 공간층(400)의 양 가장자리에 각각 1개씩의 액정 주입구가 형성되어 있으나, 다른 실시예로 하나의 미세 공간층(400)의 한쪽 가장자리에 액정 주입구가 하나만 형성될 수도 있다.

미세 공간층(400) 위에 상부 배향막(21)이 위치하고, 상부 배향막(21) 위에 공통 전극(270) 및 제1 덮개막(250)이 위치한다. 공통 전극(270)은 공통 전압을 인가 받고, 데이터 전압이 인가된 화소 전극(191)과 함께 전기장을 생성하여 두 전극 사이의 미세 공간층(400)에 위치하는 액정 분자(310)가 기울어지는 방향을 결정한다. 공통 전극(270)은 화소 전극(191)과 축전기를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다. 제1 덮개막(250)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성될 수 있다.

제1 덮개막(250) 위에 지지 부재(supporting member; 260)가 위치한다. 지지 부재(260)는 실리콘 옥시카바이드(SiOC) 또는 포토 레지스트 또는 그 밖의 유기 물질을 포함할 수 있다. 지지 부재(260)가 실리콘 옥시카바이드(SiOC)를 포함하는 경우에는 화학 기상 증착법으로 형성할 수 있고, 포토 레지스트를 포함하는 경우에는 코팅법으로 형성할 수 있다. 실리콘 옥시카바이드(SiOC)는 화학 기상 증착법으로 형성할 수 있는 막 중에서 투과율이 높고, 막 스트레스도 적어 변형도 가지 않는 장점이 있다. 따라서, 본 실시예에서 지지 부재(260)를 실리콘 옥시카바이드(SiOC)로 형성함으로써 빛이 잘 투과되도록 하며 안정적인 막을 형성할 수 있다.

가로 차광 부재(220a) 위에는 미세 공간층(400), 상부 배향막(21), 공통 전극(270), 제1 덮개막(250) 및 지지 부재(260)을 관통하는 그루브(GRV)가 형성되어 있다.

이하, 도 1, 도 3 내지 도 5를 참고하여 미세 공간층(400)에 대해 구체적으로 설명한다.

도 1, 도 3 내지 도 5를 참고하면, 미세 공간층(400)은 게이트선(121a)과 중첩하는 부분에 위치하는 복수의 그루브(GRV)에 의해 나누어지며, 게이트선(121a)이 뻗어 있는 방향(D)을 따라 복수개 형성되어 있다. 복수개 형성된 미세 공간층(400) 각각은 화소 영역에 대응할 수 있고, 복수개 형성된 미세 공간층(400) 집단이 열 방향으로 복수개 형성되어 있다. 여기서, 화소 영역은 화면을 표시하는 영역에 대응할 수 있다.

본 실시예에서는 2개의 부화소 전극(191a, 191b)이 게이트선(121)을 사이에 두고 배치되어 있는 박막 트랜지스터 및 화소 전극 구조를 갖는다. 따라서, 미세 공간층(400)은 세로 방향으로 서로 이웃하는 화소(PX)가 각각 가지는 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)이 하나의 미세 공간층(400)에 대응한다. 하지만, 이러한 구조는 박막 트랜지스터 및 화소 전극 구조를 변경할 수 있기 때문에 하나의 화소(PX)에 미세 공간층(400)이 대응하는 형태로 변형하는 것도 가능하다.

이 때, 미세 공간층(400) 사이에 형성된 그루브(GRV)는 게이트선(121a)이 뻗어 있는 방향(D)을 따라 위치할 수 있으며, 미세 공간층(400)의 액정 주입구(A)는 그루브(GRV)와 미세 공간층(400)의 경계 부분에 대응하는 영역을 형성한다. 액정 주입구(A)는 그루브(GRV)가 뻗어 있는 방향을 따라 형성되어 있다. 그리고, 게이트선(121a)이 뻗어 있는 방향(D)으로 서로 이웃하는 미세 공간층(400) 사이에 형성된 오픈부(OPN)는 도 3에 나타낸 바와 같이 지지 부재(260)에 의해 덮일 수 있다.

미세 공간층(400)에 포함된 액정 주입구(A)는 상부 배향막(21)과 가로 차광 부재(220a) 사이에 위치하거나 상부 배향막(21)과 하부 배향막(11) 사이에 위치할 수 있다.

본 실시예에서 그루브(GRV)가 게이트선(121a)이 뻗어 있는 방향(D)을 따라 형성된 것으로 설명하였으나, 다른 실시예로 그루브(GRV)는 데이터선(171)이 뻗어 있는 방향을 따라 복수개 형성될 수 있고, 복수개 형성된 미세 공간층(400) 집단이 행 방향으로 복수개 형성될 수 있다. 액정 주입구(A)도 데이터선(171)이 뻗어 있는 방향을 따라 형성된 그루브(GRV)가 뻗어 있는 방향을 따라 형성될 수 있다.

지지 부재(260) 위에 제2 덮개막(240)이 위치한다. 제2 덮개막(240)은 지지 부재(260)의 상부면 및 측벽과 접촉할 수 있다. 제2 덮개막(240)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성될 수 있다. 제2 덮개막(240) 위에 캐핑막(280)이 위치한다. 캐핑막(280)은 제2 덮개막(240)의 상부면 및 측벽과 접촉하며, 캐핑막(280)은 그루브(GRV)에 의해 노출된 미세 공간층(400)의 액정 주입구(A)를 덮는다. 캐핑막(280)은 열경화성 수지, 실리콘 옥시카바이드(SiOC) 또는 그라핀(Graphene)으로 형성될 수 있다.

캐핑막(280)이 그라핀으로 형성되는 경우에 그라핀(Graphene)은 헬륨 등을 포함하는 가스에 대한 내투과성이 강한 특성을 갖기 때문에 액정 주입구(A)를 막는 캐핑막 역할을 할 수 있고, 탄소 결합으로 이루어진 물질이기 때문에 액정 물질과 접촉하더라도 액정 물질이 오염되지 않는다. 뿐만 아니라, 그라핀(Graphene)은 외부의 산소 및 수분에 대해 액정 물질을 보호하는 역할도 할 수 있다.

본 실시예에서 미세 공간층(400)의 액정 주입구(A)를 통해 액정 물질을 주입하기 때문에 별도의 상부 기판을 형성하지 않고 액정 표시 장치를 형성할 수 있다.

캐핑막(280) 위에 무기막 또는 유기막으로 형성된 오버코트막(미도시)이 위치할 수 있다. 오버코트막은 외부 충격으로부터 미세 공간층(400)에 주입된 액정 분자(310)를 보호하고 막을 평탄화시키는 역할을 한다.

이하에서는 도 1 내지 도 4를 다시 참조하여 본 실시예에 따른 액정 표시 장치에 대해 자세히 설명하기로 한다.

도 1 내지 도 4를 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 기판(110) 위에 복수의 게이트선(121a), 복수의 감압 게이트선(121b) 및 복수의 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.

게이트선(121a) 및 감압 게이트선(121b)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121a)은 위아래로 돌출한 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함하고, 감압 게이트선(121b)은 위로 돌출한 제3 게이트 전극(124c)을 포함한다. 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)은 서로 연결되어 하나의 돌출부를 이룬다.

유지 전극선(131)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(131)은 위 아래로 돌출한 유지 전극(129), 게이트선(121a)과 실질적으로 수직하게 아래로 뻗은 한 쌍의 세로부(134) 및 한 쌍의 세로부(134)의 끝을 서로 연결하는 가로부(127)를 포함한다. 가로부(127)는 아래로 확장된 용량 전극(137)을 포함한다.

게이트 도전체(121a, 121b, 131) 위에는 게이트 절연막(미도시)이 형성되어 있다.

게이트 절연막 위에는 비정질 또는 결정질 규소 등으로 만들어질 수 있는 복수의 선형 반도체(도시하지 않음)가 형성되어 있다. 선형 반도체는 주로 세로 방향으로 뻗어 있으며 제1 및 제2 게이트 전극(124a, 124b)을 향하여 뻗어 나와 있으며 서로 연결되어 있는 제1 및 제2 반도체(154a, 154b), 그리고 제3 게이트 전극(124c) 위에 위치하는 제3 반도체(154c)를 포함한다.

반도체(154a, 154b, 154c) 위에는 복수 쌍의 저항성 접촉 부재(도시하지 않음)가 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.

저항성 접촉 부재 위에는 복수의 데이터선(171), 복수의 제1 드레인 전극(175a), 복수의 제2 드레인 전극(175b), 그리고 복수의 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121a) 및 감압 게이트선(121b)과 교차한다. 각 데이터선(171)은 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 향하여 뻗으며 서로 연결되어 있는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함한다.

제1 드레인 전극(175a), 제2 드레인 전극(175b) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 막대형 끝 부분은 제1 소스 전극(173a) 및 제2 소스 전극(173b)으로 일부 둘러싸여 있다. 제1 드레인 전극(175a)의 넓은 한 쪽 끝 부분은 다시 연장되어 U자 형태로 굽은 제3 드레인 전극(175c)을 이룬다. 제3 소스 전극(173c)의 넓은 끝 부분(177c)은 용량 전극(137)과 중첩하여 감압 축전기(Cstd)를 형성하며, 막대형 끝 부분은 제3 드레인 전극(175c)으로 일부 둘러싸여 있다.

제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하고, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성한다.

제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)를 포함하는 선형 반도체는 소스 전극(173a, 173b, 173c)과 드레인 전극(175a, 175b, 175c) 사이의 채널 영역을 제외하고는 데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c) 및 그 하부의 저항성 접촉 부재와 실질적으로 동일한 평면 모양을 가질 수 있다.

제1 반도체(154a)에는 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이에서 제1 소스 전극(173a) 및 제1 드레인 전극(175a)에 의해 가리지 않고 노출된 부분이 있고, 제2 반도체(154b)에는 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이에서 제2 소스 전극(173b) 및 제2 드레인 전극(175b)에 의해 가리지 않고 노출된 부분이 있으며, 제3 반도체(154c)에는 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이에서 제3 소스 전극(173c) 및 제3 드레인 전극(175c)에 의해 가리지 않고 노출된 부분이 있다.

데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c) 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 질화 규소 또는 산화 규소 따위의 무기 절연물로 만들어질 수 있는 하부 보호막(미도시)이 형성되어 있다.

하부 보호막 위에는 유기막(230)이 위치할 수 있다. 유기막(230)은 제1 박막 트랜지스터(Qa), 제2 박막 트랜지스터(Qb) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 곳을 제외한 대부분의 영역에 위치한다. 그러나, 이웃하는 데이터선(171) 사이를 따라서 세로 방향으로 길게 뻗을 수도 있다. 본 실시예에서, 유기막(230)은 색필터일 수 있고, 색필터(230)는 화소 전극(191) 하단에 형성되어 있으나, 공통 전극(270) 위에 형성될 수도 있다.

유기막(230)이 위치하지 않는 영역 및 유기막(230)의 일부 위에는 차광 부재(220)가 위치한다. 차광 부재(220)는 게이트선(121a) 및 감압 게이트선(121b)을 따라 뻗어 위아래로 확장되어 있으며 제1 박막 트랜지스터(Qa), 제2 박막 트랜지스터(Qb) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 영역을 덮는 가로 차광 부재(220a)와 데이터선(171)을 따라 뻗어 있는 세로 차광 부재(220b)를 포함한다.

차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.

하부 보호막, 차광 부재(220)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 복수의 접촉 구멍(185a, 185b)이 형성되어 있다.

그리고, 유기막(230), 차광 부재(220) 위에는 하부 보호막(170)과 상부 보호막(180)이 형성되어 있다. 상부 보호막(180) 위에는 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)을 포함하는 화소 전극(191)이 형성되어 있다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 게이트선(121a) 및 감압 게이트선(121b)을 사이에 두고 서로 분리되어 각각 위와 아래에 배치되어 열 방향으로 이웃한다. 제2 부화소 전극(191b)의 크기는 제1 부화소 전극(191a)의 크기보다 크며 대략 1배 내지 3배일 수 있다.

제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각의 전체적인 모양은 사각형이며 제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각은 가로 줄기부(193a, 193b), 가로 줄기부(193a, 193b)와 교차하는 세로 줄기부(192a, 192b)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 각각 복수의 미세 가지부(194a, 194b), 부화소 전극(191a, 191b)의 가장자리 변에서 아래 또는 위로 돌출된 돌출부(197a, 197b)를 포함한다.

화소 전극(191)은 가로 줄기부(193a, 193b)와 세로 줄기부(192a, 192b)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194a, 194b)는 가로 줄기부(193a, 193b) 및 세로 줄기부(192a, 192b)로부터 비스듬하게 뻗어 있으며 그 뻗는 방향은 게이트선(121a, 121b) 또는 가로 줄기부(193a, 193b)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194a, 194b)가 뻗어 있는 방향은 서로 직교할 수 있다.

본 실시예에서 제1 부화소 전극(191a)은 외곽을 둘러싸는 외곽 줄기부를 더 포함하고, 제2 부화소 전극(191b)은 상단 및 하단에 위치하는 가로부 및 제1 부화소 전극(191a)의 좌우에 위치하는 좌우 세로부(198)를 더 포함한다. 좌우 세로부(198)는 데이터선(171)과 제1 부화소 전극(191a) 사이의 용량성 결합, 즉 커플링을 방지할 수 있다.

화소 전극(191) 위에는 하부 배향막(11), 미세 공간층(400), 상부 배향막(21), 공통 전극(270), 제1 덮개막(250) 및 캐핑막(280) 등이 형성되어 있고, 이러한 구성 요소에 대한 설명은 앞에서 이미 한 바 생략하기로 한다.

지금까지 설명한 액정 표시 장치에 관한 설명은 측면 시인성을 향상하기 위한 시인성 구조의 한 예이고, 박막 트랜지스터의 구조 및 화소 전극 디자인은 본 실시예에서 설명한 구조에 한정되지 않고, 변형하여 본 발명의 일실시예에 따른 내용을 적용할 수 있다.

이하에서는 도 6 내지 도 12를 참고하여 앞에서 설명한 액정 표시 장치를 제조하는 일실시예에 대해 설명하기로 한다. 도 6 내지 도 12는 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내기 위해 도 1 과 도 2의 절단선 III-III을 따라 자른 단면도를 순서대로 나타낸 것이다.

도 6을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 기판(110) 위에 박막 트랜지스터(Qa, Qb, Qc)(도 1에서 도시함)를 형성한다. 박막 트랜지스터(Qa, Qb, Qc) 위에 화소 영역에 대응하도록 유기막(230)을 형성하고, 이웃하는 유기막(230) 사이에 가로 차광 부재(220a) 및 세로 차광 부재(220b)를 포함하는 차광 부재(220)를 형성한다. 도 6에 도시한 것처럼 세로 차광 부재(220b)는 이웃하는 유기막(230)의 가장자리와 중첩된다. 세로 차광 부재(220b)가 유기막(230)과 많이 중첩할수록 레벨링 효과에 의해 단차가 생길 수 있다. 세로 차광 부재(220b)를 형성할 때 유기막(230)과 중첩하는 간격을 조절하여 단차를 조절할 수 있고, 단차가 생성되지 않도록 할 수도 있다.

여기서, 유기막(230)은 색필터일 수 있다.

도 7을 참고하면, 유기막(230)과 차광 부재(220) 위에 하부 보호막(170)을 형성한다. 하부 보호막(170)은 유기 물질로 형성할 수 있다. 하부 보호막(170)을 패터닝하여 세로 방향으로 길게 뻗고, 제1 폭(w1)을 갖는 트렌치(SP)를 형성한다. 도 2에 도시한 바와 같이, 트렌치(SP)는 가로 방향으로 이웃하는 화소 사이에 위치하고, 트렌치(SP)는 유기막(230)과 세로 차광 부재(220b)가 중첩하는 부분에 위치할 수 있다.

도 8을 참고하면, 하부 보호막(170) 위에 상부 보호막(180)을 형성한다. 상부 보호막(180)은 산화 규소 또는 질화 규소와 같은 무기 물질로 형성될 수 있고, 반드시 필요한 구성은 아니므로 생략 가능하다. 이후, 하부 보호막(180) 위에 화소 전극 물질을 형성한 후 화소 영역에 대응하는 부분에 화소 전극(191)이 위치하도록 화소 전극 물질을 패터닝하고, 이 때 화소 전극(191)은 접촉 구멍(185a, 185b)(도 1에 도시함)을 통해 박막 트랜지스터(Qa, Qb)의 한 단자와 전기적으로 연결된다. 화소 전극 물질을 패터닝하여 형성된 화소 전극(191)은 도 2에 도시된 형태를 가질 수 있으나, 이에 한정되지 않고, 화소 전극(191)의 디자인은 변형 가능하다.

도 9를 참고하면, 화소 전극(191) 위에 실리콘 옥시카바이드(SiOC) 또는 포토 레지스트를 포함하는 희생막(300)을 형성한다. 희생막(300)은 실리콘 옥시카바이드(SiOC) 또는 포토 레지스트를 제외한 유기 물질로 형성할 수도 있다.

희생막(300)을 패터닝하여 세로 차광 부재(200b) 위에 오픈부(OPN)를 형성한다. 오픈부(OPN)는 가로 방향으로 서로 이웃하는 미세 공간층(400)을 구분할 수 있다.

희생막(300) 위에 공통 전극(270) 및 제1 덮개막(250)을 순차적으로 형성한다. 공통 전극(270)은 ITO 또는 IZO 따위의 투명 도전체로 형성할 수 있고, 제1 덮개막(250)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성할 수 있다. 공통 전극(260)과 제1 덮개막(250)은 미세 공간층(400) 사이의 오픈부(OPN)를 덮을 수 있다.

도 10을 참고하면, 제1 덮개막(250) 위에 지지 부재(260)와 제2 덮개막(240)을 차례로 형성한다. 본 실시예에 따른 지지 부재(260)는 앞에서 형성한 희생막(300)과 다른 물질로 형성할 수 있다. 제2 덮개막(240)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성할 수 있다.

도 11은 도 1의 절단선 IV-IV를 따라 자른 단면도이고, 도 10의 단계에서의 구조를 나타낸다. 도 11을 참고하면, 제2 덮개막(240) 형성하기 이전에 지지 부재(260)를 패터닝하여 가로 차광 부재(220a)와 대응하는 부분의 제1 덮개막(250)을 노출시키는 그루브(GRV)를 형성할 수 있다. 그루브(GRV)에 대응하는 부분에 위치하는 보호막(240), 제1 덮개막(250) 및 공통 전극(270)을 차례로 패터닝하여 희생막(300)을 노출시키고, 그루브(GRV)를 통해 희생막(300)을 산소(O2) 애싱(Ashing) 처리 또는 습식 식각법 등으로 제거한다. 이 때, 액정 주입구(A)를 갖는 미세 공간층(400)이 형성된다. 미세 공간층(400)은 희생막(300)이 제거되어 빈 공간 상태이다. 액정 주입구(A)는 박막 트랜지스터의 한 단자와 연결되어 있는 신호선과 평행한 방향을 따라 형성될 수 있다. 희생막(300)이 제거되면 도 10에서 도시한 바와 같이 공통 전극(270), 제1 덮개막(250) 및 지지 부재(260)가 오픈부(OPN)를 덮고 있기 때문에 일종의 격벽이 되어 미세 공간층(400)의 가장자리 측벽부를 형성한다.

도 12를 참고하면, 도 11에 도시한 액정 주입구(A)를 통해 배향 물질을 주입하여 화소 전극(191) 및 공통 전극(270) 위에 배향막(11, 21)을 형성한다. 액정 주입구(A)를 통해 고형분과 용매를 포함하는 배향 물질이 주입한 후에 베이크 공정을 수행한다. 이 때, 배향 물질의 용매가 휘발되면서 배향막을 형성하고 남은 고형분은, 액정 주입구(A) 쪽으로 건조가 진행되면서 트렌치(SP)로 유도된다. 트렌치(SP)로 유도된 고형분은 도 2에 도시한 입구부(EP)로 끌려나오거나, 트렌치(SP)에 남아 있더라도 트렌치(SP)는 세로 차광 부재(220b)에 의해서 시인되지 않는 영역이 되기 때문에 빛샘 현상을 차단할 수 있다. 트렌치(SP)의 폭(w1)이 셀 갭 이하로 형성되어 이 부분에 강한 모관력이 작용하기 때문에 남은 고형분이 트렌치(SP)로 유도될 수 있다.

그 다음, 액정 주입구(A)를 통해 미세 공간층(400)에 잉크젯 방법 등을 사용하여 액정 분자(310)를 포함하는 액정 물질을 주입한다.

이후 지지 부재(260)의 상부면 및 측벽을 덮도록 캐핑막(280)을 형성하고, 이 때, 캐핑막(280)은 그루브(GRV)에 의해 노출된 미세 공간층(400)의 액정 주입구(A)를 덮으면서 도 3 및 도 4에 도시한 액정 표시 장치가 형성될 수 있다.

도 13은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 평면도이다. 도 14는 도 13의 절단선 XIV-XIV를 따라 자른 단면도이다.

도 13 및 도 14를 참고하면, 대부분의 구성은 도 1, 도 3, 도 4를 참고하여 설명한 실시예와 동일하다. 다만, 도 13에서 도시한 바와 같이 미세 공간층(400)의 양쪽 가장자리 부분에 각각 세로 방향으로 길게 뻗어 있는 트렌치(SP)가 가로 방향으로 연장되어 저장 트렌치(SP1)를 형성한다. 저장 트렌치(SP1)는 입구부(EP) 내에 형성되고, 미세 공간층(400) 내부에서 잔여 고형분이 트렌치(SP)를 따라 입구부(EP)로 끌려나와 저장 트렌치(SP1)에 모일 수 있다. 저장 트렌치(SP1)의 폭(w2)은 입구부(EP)의 간격 이내에서 조절될 수 있다.

본 실시예에서 입구부(EP)는 차광 부재(220)가 형성되는 부분으로 잔여 고형분이 저장 트렌치(SP1)에 모이는 경우 입구부(EP)에 수직 배향된 배향막이 형성될 수 있다. 수직 배향된 배향막은 블랙 상태를 만들어 주기 때문에 입구부(EP)에 형성되는 차광 부재의 재료를 줄일 수 있는 장점이 있다.

도 13 및 도 14에서 설명한 실시예는 도 1, 3, 4에서 설명한 실시예에서 저장 트렌치(SP1)가 추가된 점에 차이가 있는 것을 제외하고, 도 1, 3, 4에서 설명한 대부분의 설명은 본 실시예에 적용 가능하다.

이하에서는 도 15 내지 도 21을 참고하여 앞에서 설명한 액정 표시 장치를 제조하는 일실시예에 대해 설명하기로 한다. 도 15 내지 도 21은 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내기 위해 도 13의 절단선 XIV-XIV를 따라 자른 단면도를 순서대로 나타낸 것이다.

도 15를 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 기판(110) 위에 박막 트랜지스터(Qa, Qb, Qc)(도 1에서 도시함)를 형성한다. 박막 트랜지스터(Qa, Qb, Qc) 위에 화소 영역에 대응하도록 유기막(230)을 형성하고, 이웃하는 유기막(230) 사이에 가로 차광 부재(220a) 및 세로 차광 부재(220b)를 포함하는 차광 부재(220)를 형성한다. 도 15에 도시한 것처럼 가로 차광 부재(220a)는 이웃하는 유기막(230)의 가장자리와 중첩된다. 가로 차광 부재(220a)가 유기막(230)과 많이 중첩할수록 레벨링 효과에 의해 단차가 생길 수 있다. 가로 차광 부재(220a)를 형성할 때 유기막(230)과 중첩하는 간격을 조절하여 단차를 조절할 수 있고, 단차가 생성되지 않도록 할 수도 있다.

여기서, 유기막(230)은 색필터일 수 있다.

유기막(230)과 차광 부재(220) 위에 하부 보호막(170)을 형성한다. 하부 보호막(170)은 유기 물질로 형성할 수 있다. 하부 보호막(170)을 패터닝하여 가로 방향으로 길게 뻗고 제2 폭(L2)을 갖는 저장 트렌치(SP1)를 형성한다. 도 13에 도시한 바와 같이 저장 트렌치(SP1)는 입구부(EP) 내에 형성되기 때문에 가로 차광 부재(220a)와 중첩한다. 저장 트렌치(SP1)는 세로 방향으로 길게 뻗고 제1 폭(w1)을 갖는 트렌치(SP)와 동시에 형성할 수 있다.

도 16을 참고하면, 하부 보호막(170) 위에 상부 보호막(180)을 형성한다. 상부 보호막(180)은 산화 규소 또는 질화 규소와 같은 무기 물질로 형성될 수 있고, 반드시 필요한 구성은 아니므로 생략 가능하다. 이후, 상부 보호막(180) 위에 화소 전극 물질을 형성한 후 화소 영역에 대응하는 부분에 화소 전극(191)이 위치하도록 화소 전극 물질을 패터닝하고, 이 때 화소 전극(191)은 접촉 구멍(185a, 185b)(도 1에 도시함)을 통해 박막 트랜지스터(Qa, Qb)의 한 단자와 전기적으로 연결된다. 화소 전극 물질을 패터닝하여 형성된 화소 전극(191)은 도 13에 도시된 형태를 가질 수 있으나, 이에 한정되지 않고, 화소 전극(191)의 디자인은 변형 가능하다.

화소 전극(191) 위에 실리콘 옥시카바이드(SiOC) 또는 포토 레지스트를 포함하는 희생막(300)을 형성한다. 희생막(300)은 실리콘 옥시카바이드(SiOC) 또는 포토 레지스트를 제외한 유기 물질로 형성할 수도 있다.

도 17을 참고하면, 희생막(300) 위에 공통 전극(270), 제1 덮개막(250) 및 지지 부재(260)를 순차적으로 형성한다. 공통 전극(270)은 ITO 또는 IZO 따위의 투명 도전체로 형성할 수 있고, 제1 덮개막(250)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성할 수 있다. 본 실시예에 따른 지지 부재(260)는 앞에서 형성한 희생막(300)과 다른 물질로 형성할 수 있다.

지지 부재(260)를 패터닝하여 차광 부재(220a)와 대응하는 부분의 제1 덮개막(250)을 노출시키는 그루브(GRV)를 형성한다.

도 18을 참고하면, 노출된 제1 덮개막(250)과 지지 부재(260)를 덮도록 제2 덮개막(240)을 형성한다. 제2 덮개막(240)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성할 수 있다.

도 19를 참고하면, 그루브(GRV)에 대응하는 부분에 위치하는 제2 덮개막(240), 제1 덮개막(250) 및 공통 전극(270)을 차례로 패터닝하여 희생막(300)을 노출시킨다. 이 때, 그루브(GRV)에 대응하는 부분의 희생막(300) 일부가 제거될 수 있다.

도 20을 참고하면, 그루브(GRV)를 통해 희생막(300)을 산소(O₂) 애싱(Ashing) 처리 또는 습식 식각법 등으로 제거한다. 이 때, 액정 주입구(A)를 갖는 미세 공간층(400)이 형성된다. 이 때, 미세 공간층(400)은 희생막(300)이 제거되어 빈 공간 상태이다. 액정 주입구(A)는 박막 트랜지스터의 한 단자와 연결되어 있는 신호선과 평행한 방향을 따라 형성될 수 있다.

도 21을 참고하면, 도 20에 도시한 액정 주입구(A)를 통해 배향 물질을 주입하여 화소 전극(191) 및 공통 전극(270) 위에 배향막(11, 21)을 형성한다. 액정 주입구(A)를 통해 고형분과 용매를 포함하는 배향 물질이 주입한 후에 베이크 공정을 수행한다. 이 때, 배향 물질의 용매가 휘발되면서 배향막을 형성하고 남은 고형분은, 액정 주입구(A) 쪽으로 건조가 진행되면서 도 12에 도시한 트렌치(SP)로 유도된다. 트렌치(SP)로 유도된 고형분은 도 13에 도시한 입구부(EP)로 끌려나와 저장 트렌치(SP1)에 모인다. 저장 트렌치(SP1)의 폭(w2)은 입구부(EP)의 간격 이내가 되도록 형성할 수 있다.

도 22는 본 발명의 일실시예에 따른 미세 공간층의 모양을 설명하기 위해 개략적으로 나타낸 평면도이다. 도 23은 도 22의 절단선 XXIII-XXIII을 따라 자른 단면도이다.

도 22 및 도 23에서 설명하려는 실시예는 도 1 내지 도 5에서 설명한 실시예와 대부분의 구성을 동일하지만, 도 2 및 도 3에서 도시한 트렌치(SP) 구조가 형성되지 않는다. 대신 트렌치(SP) 구조와 유사한 기능을 하는 비직선부(NSLP)가 미세 공간층(400)의 가장자리 부분에 형성된다. 이와 같이 차이가 있는 부분을 제외하고 도 1 내지 도 5에서 설명한 내용은 본 실시예에 적용 가능하다.

도 22를 참고하면, 복수의 미세 공간층(400)이 매트릭스 형태로 형성되어 있고, 그루브(GRV)를 사이에 두고 세로 방향으로 미세 공간층(400)이 이웃하고 있다. 도 23을 참고하면, 가로 방향으로 이웃하는 미세 공간층(400)은 오픈부(OPN)에 의해 구분되며, 오픈부(OPN)를 덮고 있는 공통 전극(270), 제1 덮개막(250) 및 지지 부재(260)는 일종의 미세 공간층(400)의 측벽부(400w)를 형성한다.

도 23은 단면 형상을 보여주기 때문에 미세 공간층(400)의 비직선부(NSLP)의 특징이 잘 나타나지 않지만, 미세 공간층(400)의 가장자리 측벽부(400w)에는 비직선부(NSLP)가 형성되어 있고, 비직선부(NSLP)가 선형의 지그재그 모양으로 형성되어 있는 것을 도 22를 참고하면 알 수 있다. 비직선부(NSLP)의 반복 형상의 피치(d)는 액정층의 셀 갭 이하인 것이 바람직하다.

*본 실시예와 같이 미세 공간층(400)의 가장자리 부분에 비직선부(NSLP)가 형성되어 있으며, 미세 공간층(400)의 액정 주입구(A)를 따라 배향액을 주입, 건조한 후 배향액의 고형분이 액정 주입구(A)에 뭉치는 현상이 줄어들기 때문에 빛샘 현상 등이 최소화된다. 비직선부(NSLP)의 피치(d)가 액정층의 셀 갭 이하이면 미세 공간층(400)의 모세관력 대비하여 비직선부(NSLP) 구조의 모세관력이 높아지기 때문에 잔여 고형분이 비직선부(NSLP)로 유도될 수 있다. 이처럼 건조 후에 남는 고형분이 비직선부(NSLP)에 퍼짐으로써 고형분이 뭉치는 것을 방지할 수 있다. 미세 공간층(400)의 비직선부(NSLP)는 차광 부재(220)와 중첩하는 부분에 위치함으로써 빛이 차단될 수 있다. 또한, 비직선부(NSLP)의 요철 부분에 고형분이 적절히 채워짐으로써 미세 공간층(400)의 가장자리 측벽부가 평탄해지는 효과가 있다.

도 24를 참고하면, 본 실시예에 따른 미세 공간층(400)의 비직선부(NSLP)는 지그재그 모양에 한정되지 않고, 원형, 사다리꼴, 직사각형 또는 삼각형의 지그재그 모양으로 형성할 수 있다.

도 25 내지 도 31은 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 평면도 및 단면도들이다.

도 25 및 도 26을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 기판(110) 위에 박막 트랜지스터(Qa, Qb, Qc)(도 1에서 도시함)를 형성한다. 박막 트랜지스터(Qa, Qb, Qc) 위에 화소 영역에 대응하도록 유기막(230)을 형성하고, 이웃하는 유기막(230) 사이에 가로 차광 부재(220a) 및 세로 차광 부재(220b)를 포함하는 차광 부재(220)를 형성한다. 도 26에 도시한 것처럼 세로 차광 부재(220b)는 이웃하는 유기막(230)의 가장자리와 중첩된다.

유기막(230) 위에 화소 전극 물질을 형성한 후 화소 영역에 대응하는 부분에 화소 전극(191)이 위치하도록 화소 전극 물질을 패터닝한다.

도 27 및 도 28을 참고하면, 화소 전극(191) 위에 실리콘 옥시카바이드(SiOC) 또는 포토 레지스트를 포함하는 희생막(300)을 형성한다. 희생막(300)은 실리콘 옥시카바이드(SiOC) 또는 포토 레지스트를 제외한 유기 물질로 형성할 수도 있다.

희생막(300)을 패터닝하여 세로 차광 부재(200b) 위에 오픈부(OPN)를 형성한다. 오픈부(OPN)는 가로 방향으로 서로 이웃하는 미세 공간층(400)을 구분할 수 있다. 이 때, 본 실시예에 따르면 희생막(300)의 가장자리 부분에 도 27에 도시한 바와 같이 요철부(PTP)를 포함하도록 비직선부(NSLP)를 형성한다. 앞에서 설명한 바와 같이 요철부(PTP)의 피치는 액정층의 셀 갭 이하가 되도록 형성하는 것이 바람직하다.

도 29를 참고하면, 희생막(300) 위에 공통 전극(270) 및 제1 덮개막(250)을 순차적으로 형성한다. 공통 전극(270)은 ITO 또는 IZO 따위의 투명 도전체로 형성할 수 있고, 제1 덮개막(250)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성할 수 있다. 공통 전극(260)과 제1 덮개막(250)은 미세 공간층(400) 사이의 오픈부(OPN)를 덮을 수 있다.

도 30 및 도 31을 참고하면, 제1 덮개막(250) 위에 그루브(GRV)가 형성된 지지 부재(260)를 형성한 후에 지지 부재(260) 위에 제2 덮개막(240)을 형성한다. 이후 공정은 앞에서 설명한 실시예와 유사하게 진행하여 그루브(GRV)에 대응하는 부분에 위치하는 제2 덮개막(240), 제1 덮개막(250) 및 공통 전극(270)을 차례로 패터닝하여 희생막(300)을 노출하고, 애싱 처리 또는 습식 식각법 등으로 희생막(300)을 제거한다. 희생막(300)이 제거되면 그 자리에 액정 주입구(A)를 갖는 미세 공간층(400)이 형성된다.

희생막(300)이 제거되면 도 31에서 도시한 바와 같이 공통 전극(270), 제1 덮개막(250) 및 지지 부재(260)가 오픈부(OPN)를 덮고 있기 때문에 일종의 격벽이 되어 미세 공간층(400)의 가장자리 측벽부를 형성한다. 미세 공간층(400)의 가장자리 측벽부와 대응하는 부분은 희생막(300)의 비직선부(NSLP) 모양이 그대로 남아 미세 공간층(400)의 가장자리 부분에 요철부(PTP)를 포함하는 비직선부(NSLP)가 형성된다.

도 31을 참고하면, 도 30에 도시한 액정 주입구(A)를 통해 배향 물질을 주입하여 화소 전극(191) 및 공통 전극(270) 위에 배향막(11, 21)을 형성한다. 액정 주입구(A)를 통해 고형분과 용매를 포함하는 배향 물질이 주입한 후에 베이크 공정을 수행한다. 이 때, 배향 물질의 용매가 휘발되면서 배향막을 형성하고 남은 고형분은, 액정 주입구(A) 쪽으로 건조가 진행되면서 미세 공간층(400)의 비직선부(NSLP)로 유도된다. 비직선부(NSLP)로 유도된 고형분이 남아 있더라도 요철부(PTP)가 세로 차광 부재(220b)에 형성되면 그 부분은 시인되지 않는 영역이기 때문에 빛샘 현상이 차단될 수 있다.

그 다음, 액정 주입구(A)를 통해 액정 분자(310)를 포함하는 액정 물질을 주입하고, 지지 부재(260)의 상부면 및 측벽을 덮도록 캐핑막(미도시)을 형성하여 액정 주입구(A)를 덮을 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

220 차광 부재 230 유기막
191 화소 전극 300 희생막
250 덮개막 260 지지 부재
270 공통 전극 400 미세 공간층
SP 트렌치 NSLP 비직선부

Claims (19)

1. 기판,
   상기 기판 위에 위치하는 제1 화소 전극 및 제2 화소 전극,
   상기 제1 화소 전극 및 상기 제2 화소 전극과 이격하여 위치하는 지지 부재,
   상기 제1 화소 전극과 상기 지지 부재 사이에 위치하는 제1 미세 공간층과 상기 제2 화소 전극과 상기 지지 부재 사이에 위치하는 제2 미세 공간층 그리고
   상기 기판과 상기 제1 미세 공간층 사이 및 상기 기판과 상기 제2 미세 공간층 사이에 위치하는 보호막을 포함하고,
   상기 보호막의 상부면에는 복수의 트렌치가 형성되고, 상기 제1 미세 공간층의 양 가장자리 부분과 상기 제2 미세 공간층의 양 가장자리 부분 중 적어도 하나에 상기 복수의 트렌치가 형성되고, 서로 이웃하는 트렌치들을 연결하는 저장 트렌치가 상기 보호막 상부면에 형성되고,
   상기 제1 미세 공간층의 제1 액정 주입구 및 상기 제2 미세 공간층의 제2 액정 주입구에 인접하여 그루브가 형성되고, 상기 저장 트렌치는 상기 그루브와 중첩하는 액정 표시 장치.
2. 제1항에서,
   상기 기판과 상기 보호막 사이에 위치하는 박막 트랜지스터를 더 포함하고,
   상기 복수의 트렌치 각각은 상기 박막 트랜지스터에 연결된 신호선을 따라 형성되어 있는 액정 표시 장치.
3. 제1항에서,
   상기 제1 미세 공간층과 상기 제2 미세 공간층 사이에 오픈부가 형성되고, 상기 지지 부재는 상기 오픈부에 형성되어 상기 제1 미세 공간층과 상기 제2 미세 공간층을 구획하고,
   상기 오픈부에 인접한 상기 제1 미세 공간층의 가장자리 부분 및 상기 제2 미세 공간층의 가장자리 부분 중 적어도 하나에 상기 트렌치가 형성되는 액정 표시 장치.
4. 제3항에서,
   상기 기판과 상기 보호막 사이에 위치하는 박막 트랜지스터를 더 포함하고,
   상기 오픈부는 상기 박막 트랜지스터에 연결된 신호선과 평행한 방향을 따라 뻗어 있는 액정 표시 장치.
5. 제4항에서,
   상기 지지 부재 위에 위치하고, 상기 제1 액정 주입구 및 상기 제2 액정 주입구를 덮는 캐핑막을 더 포함하고,
   상기 오픈부가 뻗어 있는 방향으로 서로 이웃하는 상기 미세 공간층 사이에 상기 그루브가 위치하고,
   상기 캐핑막은 상기 그루브를 덮는 액정 표시 장치.
6. 제1항에서,
   상기 기판 위에 위치하는 유기막,
   상기 유기막 사이에 위치하는 차광 부재를 더 포함하고,
   상기 트렌치는 상기 유기막과 상기 차광 부재가 중첩하는 부분에 대응하도록 위치하는 액정 표시 장치.
7. 제1항에서,
   상기 제1 미세 공간층 및 상기 제2 미세 공간층에 액정 물질이 주입되어 액정층을 형성하고,
   상기 트렌치의 폭은 상기 액정층의 셀 갭 이하인 액정 표시 장치.
8. 삭제
9. 삭제
10. 제1항에서,
    상기 지지 부재 위에 위치하고, 상기 제1 액정 주입구 및 상기 제2 액정 주입구를 덮는 캐핑막을 더 포함하고,
    상기 그루브는 상기 캐핑막으로 채워져 있는 액정 표시 장치.
11. 기판 위에 복수의 트렌치를 갖는 보호막을 형성하는 단계,
    상기 보호막 위에 제1 화소 전극 및 제2 화소 전극을 형성하는 단계,
    상기 제1 화소 전극 및 상기 제2 화소 전극 위에 희생막을 형성하는 단계,
    상기 희생막 위에 지지 부재를 형성하는 단계,
    상기 희생막을 제거하여 각각 액정 주입구를 갖는 제1 미세 공간층 및 제2 미세 공간층을 형성하는 단계,
    상기 제1 미세 공간층 및 상기 제2 미세 공간층의 내벽에 배향막을 형성하는 단계,
    상기 제1 미세 공간층 및 상기 제2 미세 공간층에 액정 물질을 포함하는 액정층을 형성하는 단계 그리고
    상기 지지 부재 위에 상기 액정 주입구를 덮도록 캐핑막을 형성하는 단계를 포함하고,
    상기 복수의 트렌치는 상기 보호막의 상부면에 형성되고, 상기 제1 미세 공간층의 양 가장자리 부분과 상기 제2 미세 공간층의 양 가장자리 부분 중 적어도 하나에 상기 복수의 트렌치가 형성되고, 서로 이웃하는 트렌치들을 연결하는 저장 트렌치가 상기 보호막 상부면에 형성되고,
    상기 제1 미세 공간층의 제1 액정 주입구 및 상기 제2 미세 공간층의 제2 액정 주입구에 인접하여 그루브가 형성되고, 상기 저장 트렌치는 상기 그루브와 중첩하는 액정 표시 장치의 제조 방법.
12. 제11항에서,
    상기 기판과 상기 보호막 사이에 박막 트랜지스터를 형성하는 단계를 더 포함하고,
    상기 복수의 트렌치 각각은 상기 박막 트랜지스터에 연결된 신호선을 따라 형성되는 액정 표시 장치의 제조 방법.
13. 제11항에서,
    상기 희생막을 패터닝하여 오픈부를 형성하는 단계를 더 포함하고, 상기 복수의 트렌치 중 적어도 하나는 상기 오픈부에 인접한 상기 제1 미세 공간층의 가장자리 부분과 상기 제2 미세 공간층의 가장자리 부분 중 적어도 하나에 형성하는 액정 표시 장치의 제조 방법.
14. 제13항에서,
    상기 기판과 상기 보호막 사이에 박막 트랜지스터를 형성하는 단계를 더 포함하고,
    상기 오픈부는 상기 박막 트랜지스터에 연결된 신호선과 평행한 방향을 따라 연장되도록 형성하는 액정 표시 장치의 제조 방법.
15. 제14항에서,
    상기 그루브는 상기 지지 부재를 패터닝하여 형성되고,
    상기 그루브는 상기 오픈부가 연장된 방향으로 서로 이웃하는 상기 미세 공간층 사이에 형성하는 액정 표시 장치의 제조 방법.
16. 제11항에서,
    상기 기판 위에 유기막을 형성하는 단계,
    상기 유기막 사이에 차광 부재를 형성하는 단계를 더 포함하고,
    상기 유기막과 상기 차광 부재가 중첩하는 부분에 대응하도록 상기 복수의 트렌치 각각을 형성하는 액정 표시 장치의 제조 방법.
17. 제11항에서,
    상기 트렌치의 폭은 상기 액정층의 셀 갭 이하가 되도록 형성하는 액정 표시 장치의 제조 방법.
18. 삭제
19. 삭제

Images