Nothing Special   »   [go: up one dir, main page]

KR101694657B1 - 방열 구조를 갖는 반도체 패키지 - Google Patents

방열 구조를 갖는 반도체 패키지 Download PDF

Info

Publication number
KR101694657B1
KR101694657B1 KR1020160099315A KR20160099315A KR101694657B1 KR 101694657 B1 KR101694657 B1 KR 101694657B1 KR 1020160099315 A KR1020160099315 A KR 1020160099315A KR 20160099315 A KR20160099315 A KR 20160099315A KR 101694657 B1 KR101694657 B1 KR 101694657B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
exposed
package body
heat
Prior art date
Application number
KR1020160099315A
Other languages
English (en)
Inventor
최윤화
조정훈
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020160099315A priority Critical patent/KR101694657B1/ko
Application granted granted Critical
Publication of KR101694657B1 publication Critical patent/KR101694657B1/ko
Priority to US15/617,126 priority patent/US10438873B2/en
Priority to US15/947,877 priority patent/US10204848B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 방열 구조를 갖는 반도체 패키지에 관한 것으로, 패키지 내부에 실장된 반도체 칩에서 발생되는 열을 패키지 외부로 용이하게 배출될 수 있도록 하여 과열로 인한 칩의 오동작 및 손상을 방지하고 내구성을 높일 수 있는 방열 구조를 갖는 반도체 패키지에 관한 것이다.
즉, 본 발명은 상부에 복수의 단자가 돌출 형성되는 반도체 칩과, 상기 반도체 칩의 단자에 직접 연결되는 리드프레임과,상기 반도체 칩과 리드프레임을 보호하고 외형을 이루는 패키지 몸체;가 몰딩에 의해 형성되어 리드프레임의 하단부가 외부로 노출되되, 상기 패키지 몸체의 하단에는 일부 절개된 형태로 형성되어 반도체 칩의 바닥면이 외부로 노출될 수 있도록 한 것을 특징으로 한다.

Description

방열 구조를 갖는 반도체 패키지{Semiconductor chip package having improved heating structure}
본 발명은 방열 구조를 갖는 반도체 패키지에 관한 것으로, 패키지 내부에 실장된 반도체 칩에서 발생되는 열을 패키지 외부로 용이하게 배출될 수 있도록 하여 과열로 인한 칩의 오동작 및 손상을 방지하고 내구성을 높일 수 있는 방열 구조를 갖는 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 기판에 반도체 칩을 실장하고, 클립 또는 본딩 와이어로 반도체 칩과 리드프레임을 연결한 구조의 단일 모듈에 EMC(Epoxy molding compound)와 같은 열경화성 소재로 몰딩하여 패키지 몸체를 형성하여 이루어진다.
이러한 반도체 패키지는 몸체 내부에 실장된 반도체 칩에서 발생하는 열을 별도의 히트 슬러그(heat slug)와 결합하여 열배출이 이루어지고 있으나, 고집적 반도체 패키지의 경우 발열량이 크기 때문에 히트 슬러그에 의한 원활한 열배출을 기대할 수 없는 실정이다.
아래에는 방열효과를 높이고자 한 선행기술들을 살펴본다.
① 등록특허 제10-0648509호(테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법)에는 본딩 패드가 구비된 반도체 칩과, 와이어에 의해 상기 본딩 패드와 연결되는 패턴 리드와, 상기 반도체 칩과 와이어 및 패턴 리드를 봉지하되, 상기 반도체 칩의 하부와 상기 패턴 리드의 하부를 외부로 노출시켜 형성된 패키지 몸체;를 포함하는 기술이 제시되어 있다.
상기 선행기술은 반도체 칩과 패턴 리드가 서로 와이어에 의해 연결되기 때문에 열방출이 용이하지 못한 구조로 되어 있다. 즉, 상기 와이어는 본딩에 의해 부착되며 전기적 신호만 전달해 줄 뿐 와이어를 통해 패턴으로 열이 전달되는 구성이 아니기 때문에 높은 열방출을 기대하기 어렵다.
② 등록특허 제10-1461197호(방열 구조의 COF 형 반도체칩 패키지)에는 반도체칩과 필름 사이에 도포된 제1방열수지층 및 필름상에 도포되되, 상기 반도체칩의 측면에 접하도록 도포되고 상기 반도체칩의 상면은 외부로 노출되도록 도포된 제2방열수지층;으로 구성되는 기술이 제시되어 있다.
상기 선행기술은 반도체칩이 필름상에 놓여져 범프에 의해 전극패턴과 접속되는 구조여서, 반도체칩에서 발생되는 열이 노출된 상부로만 배출될 뿐 필름이 부착된 하부방향으로 열방출이 용이하지 못하며, 반도체칩과 각 구성들을 보호해줄 패키지 몸체가 존재하지 않아 리드프레임이나 와이어에 의한 연결이 어려우며 진동이나 충격에 의해 쉽게 손상되는 구조로 되어 있다.
③ 공개특허 제10-2005-0051806호(반도체 패키지)에는 반도체칩, 절연재상에 상기 반도체칩과의 전기적 연결을 위한 본딩패드가 마련되고 상기 절연재의 저면에 외부와의 전기적 연결을 위한 솔더볼이 마련된 기판, 상기 반도체칩과 상기 본딩패드를 전기적으로 연결하는 본딩와이어 및 상기 반도체칩을 실링하는 봉지재와, 상기 절연재와 상기 반도체칩 사이에 개재되는 방열막을 포함하는 구성이 제시되어 있다.
상기 선행기술 역시 기판위에 반도체칩이 실장되는 구성으로서, 기판 상부에 마련된 본딩패드와 반도체칩은 서로 와이어에 의해 연결되며, 상기 와이어는 본딩에 의해 부착되며 전기적 신호만 전달해 줄 뿐 와이어를 통해 패턴으로 열이 전달되는 구성이 아니기 때문에 높은 열방출을 기대하기 어렵다.
KR0648509 10 KR1461197 10 KR2005-0051806 10
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 반도체 칩에서 주로 발생되는 열을 효과적으로 방출하기 위한 반도체 패키지의 열배출 구조 갖도록 하여 과열로 인한 칩의 오동작 및 손상을 방지하고, 패키지 몸체에 의해 반도체 칩과 리드프레임을 효과적으로 보호할 수 있는 구조로 하여 내구성을 높일 수 있는 방열 구조를 갖는 반도체 패키지를 제공함에 목적이 있다.
본 발명은 상부에 복수의 단자가 돌출 형성되는 반도체 칩과, 상기 반도체 칩의 단자에 직접 연결되는 리드프레임과,상기 반도체 칩과 리드프레임을 보호하고 외형을 이루는 패키지 몸체;가 몰딩에 의해 형성되어 리드프레임의 하단부가 외부로 노출되되, 상기 패키지 몸체의 하단에는 일부 절개된 형태로 형성되어 반도체 칩의 바닥면이 외부로 노출될 수 있도록 한 것을 특징으로 한다.
또한 상기 반도체 칩의 바닥면이 패키지 몸체의 바닥면에서 이격된 높이에 배치되되, 이격된 높이까지 절개홀을 형성하여 반도체 칩의 바닥면이 외부로 노출될 수 있도록 한 것을 특징으로 한다.
또한 상기 절개홀 내부에 전도성 또는 비전도성의 충진재가 더 채워져 충진재에 의해 열방출이 이루어지는 것을 특징으로 한다.
또한 상기 충진재는 실리카(SIO2), 알루미나(Al203), 질화 알루미늄(AlN) 중 하나 이상을 포함하는 비전도성 물질로 이루어지거나, 은(Ag), 구리(Cu) 중 하나 이상을 포함하는 금속분말이 포함된 전도성 물질로 이루어지는 것을 특징으로 한다.
또한 상기 리드프레임의 상부 일면이 패키지 몸체의 상면에 노출되는 것을 특징으로 한다.
또한 상기 리드프레임의 상단에 방열판이 더 부착되어 방열판의 일면이 패키지 몸체의 상면에 노출되어 열방출이 이루어지는 것을 특징으로 한다.
또한 상기 방열판은 리드프레임의 상단에 직접 접촉되어 패키지 몸체의 상부에 일면이 노출되는 제1방열층과, 상기 제1방열층의 노출면에 더 부착되어 전체가 노출되는 제2방열층;으로 이루어지는 것을 특징으로 한다.
아울러 본 발명은 상부에 복수의 단자가 돌출 형성되는 반도체 칩과, 상기 반도체 칩의 단자와 연결되는 리드프레임과, 상기 반도체 칩의 단자 위에 직접 부착되어 리드프레임과 단자가 간접적으로 연결되도록 하는 기판과, 상기 반도체 칩과 리드프레임을 보호하고 외형을 이루는 패키지 몸체;가 몰딩에 의해 형성되어 리드프레임의 하단부가 외부로 노출되되, 상기 패키지 몸체의 하단이 일부 절개된 형태로 반도체 칩의 바닥면이 외부로 노출될 수 있도록 한 것을 특징으로 한다.
또한 상기 기판은 패턴 형태로 이루어져 각각의 단자와 리드프레임이 연결될 수 있도록 한 하부메탈과, 일면이 패키지 몸체의 상부에 노출되어 열방출이 이루어지는 상부메탈과, 상기 하부메탈과 상부메탈 사이에 마련되어 서로 열전달이 이루어질 수 있도록 한 절연접착제로 구성되는 것을 특징으로 한다.
또한 상기 리드프레임의 상단면은 단자의 상단면과 동일한 높이에 배치되는 것을 특징으로 한다.
본 발명은 반도체 칩의 바닥면이 패키지 몸체의 하부에 노출될 수 있도록 함으로써 하부로 열배출이 용이하게 하여 과열로 인한 칩의 오동작 및 손상을 방지한다.
또한 패키지 몸체의 하부에 절개홀을 형성하고 충진재를 채움으로써 열방출 뿐만 아니라 반도체 패키지를 보드에 실장할 때 충진재의 바닥면과 보드가 접촉되는 부분에 솔더링 작업이 용이하게 이루어지는 효과가 있다
도 1은 본 발명에 따른 방열 구조를 갖는 반도체 패키지의 저면부를 나타낸 사시도
도 2는 본 발명에 따른 방열 구조를 갖는 반도체 패키지의 제 1실시예를 나타낸 단면도
도 3은 제 1실시예의 내부 구성을 나타낸 분해 사시도
도 4는 본 발명에 따른 방열 구조를 갖는 반도체 패키지의 제 2실시예를 나타낸 단면도
도 5는 제 2실시예의 내부 구성을 나타낸 분해 사시도
도 6은 본 발명에 따른 방열 구조를 갖는 반도체 패키지의 제 3실시예를 나타낸 단면도
도 7은 제 3실시예의 내부 구성을 나타낸 분해 사시도
도 8은 본 발명에 따른 방열 구조를 갖는 반도체 패키지의 제 4실시예를 나타낸 단면도
도 9는 제 4실시예의 내부 구성을 나타낸 분해 사시도
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 방열 구조를 갖는 반도체 패키지는 상부에 복수의 단자(11)가 돌출 형성되는 반도체 칩(10)과, 상기 반도체 칩(10)의 상부에 위치한 단자(11)에 직접 연결되는 리드프레임(20)과, 상기 반도체 칩(10)과 리드프레임(20)을 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되어 리드프레임(20)의 하단부가 외부로 노출되되, 상기 패키지 몸체(30)의 하단에는 일부 절개된 형태로 형성되어 반도체 칩(10)의 바닥면이 외부로 노출될 수 있도록 한 것을 특징으로 한다.
본 발명은 반도체 칩(10)의 바닥면이 패키지 몸체(30)의 하부에 노출될 수 있도록 함으로써 방열효과를 높일 수 있는 것이다. 따라서 본 발명의 반도체 칩(10)은 바닥면이 패키지 몸체(30)의 바닥면과 동일선상에 위치하여 노출되도록 할 수 있고, 도 1에 도시한 바와 같이 반도체 칩(10)의 바닥면이 패키지 몸체(30)의 바닥면에서 이격된 높이에 배치되되, 이격된 높이까지 절개홀(31)을 형성하여 반도체 칩(10)의 바닥면이 외부로 노출될 수 있도록 실시할 수 있다.
상기와 같이 패키지 몸체(30)의 바닥면으로부터 이격된 위치의 반도체 칩(10)까지 절개홀(31)을 형성할 경우, 반도체 패키지를 보드(미도시)위에 실장할 때 반도체 칩(10)이 바닥으로부터 이격되어 있기 때문에 전기적 노이즈에 의한 칩 오작동을 방지할 수 있다. 그리고 상기 절개홀(31)은 방열효율을 더욱 높이기 위해 절개홀(31)의 상부에서 하부로 갈수록 넓어지는 형태로 형성되는 것이 바람직하다.
또한 상기 절개홀(31) 내부에 전도성 또는 비전도성의 충진재(40)가 더 채워질 경우, 충진재(40)에 의해 열방출이 이루어질 수 있다. 즉, 상기 충진재(40)는 실리카(SIO2), 알루미나(Al203), 질화 알루미늄(AlN) 중 하나 이상을 포함하는 비전도성 물질로 이루어지거나, 은(Ag), 구리(Cu) 중 하나 이상을 포함하는 금속분말이 포함된 전도성 물질로 이루어질 수 있다.
상기 충진재(40)는 절개홀(31)에 paste상태의 재료를 dispensing 방법이나 screen mask 를 통해 채우게 되고 그 다음 경화과정을 거쳐서 완성하게 된다. 이렇게 형성된 충진재(40)의 역할은 열방출 뿐만 아니라 반도체 패키지를 보드에 실장할 때 충진재(40)의 바닥면과 보드가 접촉되는 부분에 솔더링 작업이 용이하게 이루어지는 효과가 있다.
본 발명의 반도체 칩(10)은 상부에 복수의 단자(11)가 돌출 형성되어 있으며 단자(11)에는 리드프레임(20)을 통해 열전달이 이루어질 수 있도록 직접 또는 간접적으로 연결되어 하부뿐만 아니라 상부로도 열방출이 이루어질 수 있도록 한다.
아래에는 본 발명에 따른 방열 구조를 갖는 반도체 패키지의 상부 방열구조에 대한 4가지의 실시예를 도면과 함께 설명하고자 한다.
실시예 1은 도 2에 도시한 바와 같이, 상부에 복수의 단자(11)가 돌출 형성되는 반도체 칩(10)과, 상기 반도체 칩(10)의 단자(11)에 직접 연결되는 리드프레임(20)과, 상기 반도체 칩(10)과 리드프레임(20)을 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되어 리드프레임(20)의 하단부가 외부로 노출되되, 상기 패키지 몸체(30)의 하단에는 일부 절개된 형태로 형성되어 반도체 칩(10)의 바닥면이 외부로 노출될 수 있도록 하는 한편, 상기 리드프레임(20)의 상부 일면이 패키지 몸체(30)의 상면에 노출되어 열방출이 이루어지는 구조로 되어 있다.
상기 실시예1은 리드프레임(20)의 상단면이 패키지 몸체(30)의 상면에 동일선상을 이루면서 외부에 노출되는 것으로, 도 3에 도시한 바와 같이 리드프레임(20)에 형성된 복수의 돌출편(21)이 반도체 칩(10)의 단자(11)에 각각 접촉되어 열을 전달받아 전달된 열은 리드프레임(20)의 상단면에 해당하는 상판부(22)로 모여져 노출된 상부로 배출이 이루어지는 것이다. 아울러 도면에 도시한 바와 같이 좌,우 리드프레임(20)의 상판부(22) 높이를 동일하게 형성하여 좌,우 리드프레임(20) 모두 노출될 수 있고, 상판부(22)의 높이를 서로 다르게 하여 한쪽에 위치한 리드프레임(20)만 노출될 수 있다.
실시예 2는 도 4에 도시한 바와 같이 상부에 복수의 단자(11)가 돌출 형성되는 반도체 칩(10)과, 상기 반도체 칩(10)의 단자(11)에 직접 연결되는 리드프레임(20)과, 상기 반도체 칩(10)과 리드프레임(20)을 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되어 리드프레임(20)의 하단부가 외부로 노출되되, 상기 패키지 몸체(30)의 하단에는 일부 절개된 형태로 형성되어 반도체 칩(10)의 바닥면이 외부로 노출될 수 있도록 하는 한편, 상기 리드프레임(20)의 상단에 방열판(50)이 더 부착되어 방열판(50)의 일면이 패키지 몸체(30)의 상면에 노출되어 열방출이 이루어지는 구조로 되어 있다.
상기 실시예 2는 리드프레임(20)이 외부로 노출되지 않고 부착된 방열판(50)이 노출되는 구조로서, 방열판(50)의 재질은 리드프레임(20)의 좌,우 부착여부에 따라 세라믹과 같은 비전도성 물질로 이루어질 수 있으며 금속성분을 포함한 전도성 물질로 이루어질 수도 있다. 즉, 좌,우 리드프레임(20)의 상판부(22) 높이를 서로 다르게 하여 어느 한쪽의 리드프레임(20)에만 부착될 경우 방열판(50)의 재질은 전도성 물질로 구성될 수 있지만, 좌,우 리드프레임(20)의 상판부(22) 높이를 동일하게 하여 양쪽 모두 방열판(50)이 부착될 경우에는 비전도성 물질로 구성되어야 한다.
그리고 상기 방열판(50)의 부착방법으로는 초음파 웰딩 방식 또는 전도성 또는 비전도성 접착제가 사용되어 접합된다. 상기 초음파 웰딩(ULTRASONIC WELDING) 방식은 별도의 초음파 웰딩 접합장치(미도시)를 통해 접합이 이루어지는 것으로서, 접합하고자 하는 소재면에 정하중을 가하면서 초음파진동에 의해 진동마찰열을 발생시켜 압접하는 방식이다. 이와 같이 초음파웰딩 방식으로 접합함에 따라 접합 품질이 향상되고 환경오염 물질 발생을 방지할 수 있으며, 자동 제어에 의해 생산성을 제고[提高]할 수 있는 효과가 있다.
실시예 3은 도 6에 도시한 바와 같이 실시예 2의 구성에서 상기 방열판(50)의 구성을 변경한 구조이다. 즉, 실시예 3의 방열판(50) 구성은 리드프레임(20)의 상단에 직접 접촉되어 패키지 몸체(30)의 상부에 일면이 노출되는 제1방열층(51)과, 상기 제1방열층(51)의 노출면에 더 부착되어 전체가 노출되는 제2방열츨(52);을 포함한다.
상기 제1방열층(51)은 상면을 제외한 바닥면과 측면이 패키지 몸체(30)에 의해 감싸지는 형태로 이루어지는 반면, 제2방열츨(52)은 제1방열층(51)보다 더 큰 면적으로 이루어져 부착면을 제외한 나머지 부분 전체가 외부로 노출되는 구조이다. 따라서 상기 실시예 2보다 구조는 복잡하지만 열방출 효율을 더욱 높일 수 있는 것이다.
실시예 4는 도 8에 도시한 바와 같이, 상부에 복수의 단자(11)가 돌출 형성되는 반도체 칩(10)과, 상기 반도체 칩(10)의 상부에 위치한 단자(11)와 연결되는 리드프레임(20)과, 상기 반도체 칩(10)의 단자(11) 위에 직접 부착되어 리드프레임(20)과 단자(11)가 간접적으로 연결되도록 하는 기판(60)과, 상기 반도체 칩(10)과 리드프레임(20)을 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되어 리드프레임(20)의 하단부가 외부로 노출되되, 상기 패키지 몸체(30)의 하단이 일부 절개된 형태로 반도체 칩(10)의 바닥면이 외부로 노출될 수 있도록 한 구성으로 되어 있으며, 기판(60)의 상면이 외부로 노출되어 열방출이 이루어지는 구조이다.
상기 실시예 4는 상기 실시한 예들과 다르게 리드프레임(20)에 돌출편(21)이 형성되어 있지 않아 반도체 칩(10)의 단자(11)에 직접 부착되는 구성이 아니다. 즉, 리드프레임(20)의 상판부(22)에 기판(60)이 올려져 반도체 칩(10)의 단자(11)와 간접적으로 연결되는 구성이다. 따라서 리드프레임(20)의 상판부(22)에 해당하는 상단면이 단자(11)의 상단면과 동일한 높이에 배치되어야 한다.
또한 상기 기판(60)은 패턴 형태로 이루어져 각각의 단자(11)와 리드프레임(20)이 연결될 수 있도록 한 하부메탈(61)과, 일면이 패키지 몸체(30)의 상부에 노출되어 열방출이 이루어지는 상부메탈(62)과, 상기 하부메탈(61)과 상부메탈(62) 사이에 마련되어 서로 열전달이 이루어질 수 있도록 한 절연접착제(63)로 구성되어 있다.
상기 하부메탈(61)은 패턴 형태로 이루어져 단자(11)와 리드프레임(20)이 서로 전기적 연결이 이루어질 수 있도록 하고 상부메탈(62)은 일면이 노출되어 열방출이 기능을 하는 것이다. 그리고 상기 하부메탈(61)과 상부메탈(62) 사이에는 절연접착제(63)에 의해 쇼트를 방지하고 서로 부착될 수 있도록 한다.
이와 같이 기판(60)에 의한 열방출 구조는 복잡한 반도체 칩(10)에 적합하며, 리드프레임(20)이 직접 연결되기 어려운 조건에서 유용하다 할 수 있다.
이상에서 본 발명은 상기 실시예를 참고하여 설명하였지만 본 발명의 기술사상 범위 내에서 다양한 변형실시가 가능함은 물론이다.
10 : 반도체 칩 11 : 단자
20 : 리드프레임 21 : 돌출편
22 : 상판부 30 : 패키지 몸체
31 : 절개홀 40 : 충진재
50 : 방열판 51 : 제1방열층
52 : 제2방열층 60 : 기판
61 : 하부메탈 62 : 상부메탈
63 : 절연접착제

Claims (10)

  1. 상부에 복수의 단자(11)가 돌출 형성되는 반도체 칩(10)과,
    상기 반도체 칩(10)의 상부에 위치한 단자(11)에 직접 연결되는 리드프레임(20)과,
    상기 반도체 칩(10)과 리드프레임(20)을 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되어 리드프레임(20)의 하단부가 외부로 노출되며, 상기 패키지 몸체(30)의 하단에는 일부 절개된 형태로 형성되어 반도체 칩(10)의 바닥면이 외부로 노출될 수 있도록 하되,
    상기 반도체 칩(10)의 바닥면이 패키지 몸체(30)의 바닥면에서 이격된 높이에 배치되며, 이격된 높이까지 절개홀(31)을 상부에서 하부로 갈수록 넓어지는 형태로 패키지 몸체(30)에 직접 형성하여 반도체 칩(10)의 바닥면이 이격된 형태로 외부로 노출될 수 있도록 하고,
    상기 절개홀(31) 내부에 전도성 또는 비전도성의 충진재(40)가 더 채워져 충진재(40)에 의해 열방출이 이루어지는 것을 특징으로 하는 방열 구조를 갖는 반도체 패키지.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 충진재(40)는 실리카(SIO2), 알루미나(Al203), 질화 알루미늄(AlN) 중 하나 이상을 포함하는 비전도성 물질로 이루어지거나, 은(Ag), 구리(Cu) 중 하나 이상을 포함하는 금속분말이 포함된 전도성 물질로 이루어지는 것을 특징으로 하는 방열 구조를 갖는 반도체 패키지.
  5. 제 1항에 있어서,
    상기 리드프레임(20)의 상부 일면이 패키지 몸체(30)의 상면에 노출되는 것을 특징으로 하는 방열 구조를 갖는 반도체 패키지.
  6. 제 1항에 있어서,
    상기 리드프레임(20)의 상단에 방열판(50)이 더 부착되어 방열판(50)의 일면이 패키지 몸체(30)의 상면에 노출되어 열방출이 이루어지는 것을 특징으로 하는 방열 구조를 갖는 반도체 패키지.
  7. 제 6항에 있어서,
    상기 방열판(50)은 리드프레임(20)의 상단에 직접 접촉되어 패키지 몸체(30)의 상부에 일면이 노출되는 제1방열층(51)과, 상기 제1방열층(51)의 노출면에 더 부착되어 전체가 노출되는 제2방열츨(52);으로 이루어지는 것을 특징으로 하는 방열 구조를 갖는 반도체 패키지.
  8. 상부에 복수의 단자(11)가 돌출 형성되는 반도체 칩(10)과,
    상기 반도체 칩(10)의 상부에 위치한 단자(11)와 연결되는 리드프레임(20)과,
    상기 반도체 칩(10)의 단자(11) 위에 직접 부착되어 리드프레임(20)과 단자(11)가 간접적으로 연결되도록 하는 기판(60)과,
    상기 반도체 칩(10)과 리드프레임(20)을 보호하고 외형을 이루는 패키지 몸체(30);가 몰딩에 의해 형성되어 리드프레임(20)의 하단부가 외부로 노출되며, 상기 패키지 몸체(30)의 하단이 일부 절개된 형태로 반도체 칩(10)의 바닥면이 외부로 노출될 수 있도록 하되,
    상기 반도체 칩(10)의 바닥면이 패키지 몸체(30)의 바닥면에서 이격된 높이에 배치되며, 이격된 높이까지 절개홀(31)을 상부에서 하부로 갈수록 넓어지는 형태로 패키지 몸체(30)에 직접 형성하여 반도체 칩(10)의 바닥면이 이격된 형태로 외부로 노출될 수 있도록 하고,
    상기 절개홀(31) 내부에 전도성 또는 비전도성의 충진재(40)가 더 채워져 충진재(40)에 의해 열방출이 이루어지는 것을 특징으로 하는 방열 구조를 갖는 반도체 패키지.
  9. 제 8항에 있어서,
    상기 기판(60)은 패턴 형태로 이루어져 각각의 단자(11)와 리드프레임(20)이 연결될 수 있도록 한 하부메탈(61)과, 일면이 패키지 몸체(30)의 상부에 노출되어 열방출이 이루어지는 상부메탈(62)과, 상기 하부메탈(61)과 상부메탈(62) 사이에 마련되어 서로 열전달이 이루어질 수 있도록 한 절연접착제(63)로 구성되는 것을 특징으로 하는 방열 구조를 갖는 반도체 패키지.
  10. 제 8항에 있어서,
    상기 리드프레임(20)의 상단면은 단자(11)의 상단면과 동일한 높이에 배치되는 것을 특징으로 하는 방열 구조를 갖는 반도체 패키지.


KR1020160099315A 2016-08-04 2016-08-04 방열 구조를 갖는 반도체 패키지 KR101694657B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160099315A KR101694657B1 (ko) 2016-08-04 2016-08-04 방열 구조를 갖는 반도체 패키지
US15/617,126 US10438873B2 (en) 2016-08-04 2017-06-08 Semiconductor chip package having heat dissipating structure
US15/947,877 US10204848B2 (en) 2016-08-04 2018-04-09 Semiconductor chip package having heat dissipating structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160099315A KR101694657B1 (ko) 2016-08-04 2016-08-04 방열 구조를 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101694657B1 true KR101694657B1 (ko) 2017-01-09

Family

ID=57810952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160099315A KR101694657B1 (ko) 2016-08-04 2016-08-04 방열 구조를 갖는 반도체 패키지

Country Status (2)

Country Link
US (2) US10438873B2 (ko)
KR (1) KR101694657B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101920915B1 (ko) * 2017-04-26 2018-11-21 제엠제코(주) 방열구조를 갖는 반도체 패키지
KR20190140238A (ko) 2018-06-11 2019-12-19 제엠제코(주) 음각 패턴이 형성된 반도체 칩 패키지
KR20200142951A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20200143301A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20210117525A (ko) 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
KR102405276B1 (ko) 2022-01-26 2022-06-07 제엠제코(주) 반도체 패키지 및 이의 제조방법
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
KR102536643B1 (ko) 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지
KR20230131998A (ko) 2022-03-07 2023-09-15 제엠제코(주) 음각기판을 구비한 반도체 패키지 및 이의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130175704A1 (en) * 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
EP3633715A1 (en) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Multi-clip structure for die bonding
US11075185B2 (en) 2019-05-03 2021-07-27 Infineon Technologies Ag Semiconductor package with multi-level conductive clip for top side cooling
US10978380B2 (en) * 2019-05-03 2021-04-13 Infineon Technologies Ag Semiconductor package with multi-level conductive clip for top side cooling
US11004777B2 (en) * 2019-06-28 2021-05-11 Semiconductor Components Industries, Llc Semiconductor device assemblies
DE102019122382B3 (de) * 2019-08-20 2020-09-10 Infineon Technologies Ag Leistungshalbleitergehäuse und verfahren zum herstellen eines leistungshalbleitergehäuses
US11355470B2 (en) * 2020-02-27 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and methods of manufacturing semiconductor devices
US11611170B2 (en) * 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices
US20240030115A1 (en) * 2022-07-22 2024-01-25 Stmicroelectronics Pte Ltd Power package with copper plating and molding structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012307A (ko) * 1996-07-19 1998-04-30 김광호 금속 범프를 이용한 리드 온 칩(loc) 패키지
KR20090104477A (ko) * 2008-03-31 2009-10-06 페어차일드코리아반도체 주식회사 반도체 소자 패키지
KR20100069006A (ko) * 2008-12-15 2010-06-24 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
US10128219B2 (en) * 2012-04-25 2018-11-13 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012307A (ko) * 1996-07-19 1998-04-30 김광호 금속 범프를 이용한 리드 온 칩(loc) 패키지
KR20090104477A (ko) * 2008-03-31 2009-10-06 페어차일드코리아반도체 주식회사 반도체 소자 패키지
KR20100069006A (ko) * 2008-12-15 2010-06-24 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
JP2012253118A (ja) * 2011-06-01 2012-12-20 Denso Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101920915B1 (ko) * 2017-04-26 2018-11-21 제엠제코(주) 방열구조를 갖는 반도체 패키지
KR20190140238A (ko) 2018-06-11 2019-12-19 제엠제코(주) 음각 패턴이 형성된 반도체 칩 패키지
KR20200142951A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20200143301A (ko) 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR102264132B1 (ko) 2019-06-14 2021-06-11 제엠제코(주) 반도체 패키지
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
KR20210117525A (ko) 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
KR102405276B1 (ko) 2022-01-26 2022-06-07 제엠제코(주) 반도체 패키지 및 이의 제조방법
KR20230131998A (ko) 2022-03-07 2023-09-15 제엠제코(주) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
KR102536643B1 (ko) 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지

Also Published As

Publication number Publication date
US20180040541A1 (en) 2018-02-08
US10204848B2 (en) 2019-02-12
US10438873B2 (en) 2019-10-08
US20180233439A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
KR101694657B1 (ko) 방열 구조를 갖는 반도체 패키지
KR101920915B1 (ko) 방열구조를 갖는 반도체 패키지
JP4122784B2 (ja) 発光装置
JP2011119732A (ja) 発光ダイオードパッケージ、これを備えた発光ダイオードパッケージモジュール及びその製造方法、並びに該モジュールを備えたヘッドランプモジュール及びその制御方法
CN108447827B (zh) 一种电力转换电路的封装模块
JP2011139059A (ja) 発光モジュール及びその製造方法
JP2019071412A (ja) チップパッケージ
KR100598652B1 (ko) 반도체장치
TWI722633B (zh) 晶片封裝結構及晶片封裝模組
KR20110123945A (ko) 발광다이오드 방열 패키지 및 그 제조방법
US7816773B2 (en) Package structure and manufacturing method thereof
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
JPH04114455A (ja) 半導体装置及びその実装構造
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JPH02278856A (ja) 半導体集積回路装置
KR101640126B1 (ko) 반도체 패키지 제조방법
KR101562706B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
KR101156699B1 (ko) 전자소자 실장용 금속기판의 제조방법 및 전자소자 패키지 제조방법
JP2003023126A (ja) 半導体装置
KR102378171B1 (ko) 커플드 반도체 패키지
KR0156513B1 (ko) 반도체패키지
US11101419B2 (en) Package structure of light-emitting diode and method for packaging light-emitting diode
KR20080111618A (ko) 방열 구조의 반도체 패키지 및 이를 패키징하는 방법
KR950006441Y1 (ko) 고 발열용 반도체 패키지
JP2008172120A (ja) パワーモジュール

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant