KR101683470B1 - Reducing Method for Gate Leakage Current of AlGaN/GaN HEMTs - Google Patents
Reducing Method for Gate Leakage Current of AlGaN/GaN HEMTs Download PDFInfo
- Publication number
- KR101683470B1 KR101683470B1 KR1020150026309A KR20150026309A KR101683470B1 KR 101683470 B1 KR101683470 B1 KR 101683470B1 KR 1020150026309 A KR1020150026309 A KR 1020150026309A KR 20150026309 A KR20150026309 A KR 20150026309A KR 101683470 B1 KR101683470 B1 KR 101683470B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- sin
- passivation layer
- leakage current
- algan
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 28
- 238000009832 plasma treatment Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 238000011065 in-situ storage Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 32
- 229910002601 GaN Inorganic materials 0.000 description 31
- 238000012545 processing Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000002156 adsorbate Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000013074 reference sample Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법에 관한 것으로서, 더욱 상세하게는 AlGaN/GaN HEMT에 SF6 플라즈마 처리를 적용하여 게이트 누설전류, 문턱전압 이하의 특성, 그리고 전류감쇄현상을 개선하는 방법에 관한 것이다.
본 발명은 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법은 SF6 플라즈마 처리의 에칭을 통해, GaN 표면을 고온의 오믹 열처리하는 동안 보호하기 위해 증착된 SiNx 사전(pre) 패시베이션층을 오믹 공정이 끝난 후 제거하고, GaN 표면을 처리한 다음, ICP-CVD을 이용하여 in-situ N2 플라즈마 전처리 후, SiNx 패시베이션층을 재증착하는 것을 특징으로 한다.The present invention relates to a method of reducing gate leakage current of an AlGaN / GaN HEMT device, and more particularly, to an AlGaN / GaN HEMT by applying an SF 6 plasma treatment to improve gate leakage current, characteristics below a threshold voltage, .
The present invention relates to a method for reducing the gate leakage current of an AlGaN / GaN HEMT device by etching the SiN x pre-passivation layer to protect the GaN surface during the high temperature ohmic annealing, through etching of the SF 6 plasma process, And after the GaN surface is treated, the SiN x passivation layer is re-deposited after the in-situ N 2 plasma pretreatment using ICP-CVD.
Description
본 발명은 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법에 관한 것으로서, 더욱 상세하게는 AlGaN/GaN HEMT에 SF6 플라즈마 처리를 적용하여 게이트 누설전류, 문턱전압 이하의 특성, 그리고 전류감쇄현상을 개선하는 방법에 관한 것이다.The present invention relates to a method of reducing gate leakage current of an AlGaN / GaN HEMT device, and more particularly, to an AlGaN / GaN HEMT by applying an SF 6 plasma treatment to improve gate leakage current, characteristics below a threshold voltage, .
질화갈륨(Gallium nitride, GaN) 기반의 고전자이동도 트랜지스터(high electron mobility transistor, HEMT)는 차세대 고주파, 고전력 응용에 매우 유력한 후보 물질로서 커다란 잠재력을 보여 왔다.Gallium nitride (GaN) -based high electron mobility transistors (HEMTs) have shown great potential as promising candidates for next generation high frequency, high power applications.
그러나 쇼트키 접촉(Schottky contact)으로 흐르는 큰 역전압 게이트 누설전류나 전류감쇄현상과 같은 표면과 관련된 문제들은 여전히 더 나은 해결책이 필요하다.However, surface-related problems such as large reverse-voltage gate leakage currents or current decay through Schottky contacts still need a better solution.
여기서 상기 게이트 누설전류는 신뢰성과 항복전압(breakdown voltage)을 결정하는 중요한 특성이다.Wherein the gate leakage current is an important characteristic for determining reliability and a breakdown voltage.
문턱전압 이하의 특성(subthreshold characteristics)도 AlGaN/GaN HEMT 소자의 낮은 소비전력과 좋은 핀치 오프(pinch-off)를 얻기 위한 중요한 요소이다.Subthreshold characteristics are also an important factor for achieving good power dissipation and good pinch-off of AlGaN / GaN HEMT devices.
이와 같은 게이트 누설전류를 줄이고 문턱전압 이하의 특성을 개선하기 위해, 종래에는 플라즈마 처리, 측벽 누설전류의 제거, 일함수(work function)가 높은 메탈 삽입과 적절한 열처리 등 다양한 방법들이 적용되어 왔는데, 그 중 플라즈마 처리 공정은 GaN 소자 제작에서 SiNx 패시베이션층을 에칭하는데 포함되는 공정이다.In order to reduce the gate leakage current and improve the characteristics below the threshold voltage, various methods such as plasma processing, removal of sidewall leakage current, metal insertion with a high work function and appropriate heat treatment have been applied. The intermediate plasma treatment process is a process involved in etching the SiN x passivation layer in GaN device fabrication.
게이트 누설전류를 줄이기 위해 CF4 플라즈마가 주로 사용되어 왔는데, CF4 플라즈마 처리는 주로 바이어스 전압이 약 100V 정도의 강한 처리여서 플라즈마로 인한 손상이 발생하는 문제점이 있었다.In order to reduce the gate leakage current, CF 4 plasma has been mainly used. However, the CF 4 plasma treatment has a problem that the plasma is damaged due to the strong treatment of the bias voltage of about 100V.
또한, 의도치 않은 탄소(C) 같은 불순물을 표면에 남기게 되는데, 이는 GaN에 증착된 유전체의 인터페이스나 벌크(bulk)에 깊은 레벨의 트랩(deep-level trap)을 야기한다.It also leaves unintentional impurities such as carbon (C) on the surface, causing deep-level traps in the interface or bulk of the GaN-deposited dielectrics.
한편, O2 플라즈마 처리를 이용하여 게이트 누설전류를 줄인 좋은 결과도 있지만, 표면에 산화물(oxide)이 많으면 게이트 누설전류와 트래핑 특성(trapping characteristics)이 악화되기 쉬운 문제점이 있었다. On the other hand, although there is a good result that the gate leakage current is reduced by using the O 2 plasma treatment, if the oxide is present on the surface, the gate leakage current and the trapping characteristics are easily deteriorated.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, SF6 플라즈마 처리로 SiNx 사전(pre) 패시베이션층을 제거하고 GaN 표면을 향상시키며, SiNx 패시베이션층을 재증착하기 전에 SF6 플라즈마 처리 시간을 최적화함으로써, 게이트 누설전류를 1/1000 배로 감소시킬 수 있고, 문턱전압 이하의 기울기를 갖는 특성을 얻을 수 있으며, 전류감쇄현상을 개선할 수 있는 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법을 제공하는데 그 목적이 있다.The present invention been made in view of solving the problems described above, SF 6 plasma sikimyeo treatment to remove the SiN x advance (pre) passivation layer to and enhance the GaN surface, SF 6 plasma processing time prior to re-deposit the SiN x passivation layer It is possible to reduce the gate leakage current of the AlGaN / GaN HEMT device, which can reduce the gate leakage current by a factor of 1000, obtain a characteristic with a slope lower than the threshold voltage, and improve the current decay phenomenon. The purpose is to provide.
또한, 본 발명의 다른 목적은 낮은 전력을 이용하여 손상 유발이 거의 없는 소프트(soft) SF6 플라즈마 처리를 적용하고, 노출시간을 최적화하여 적용함으로써 플라즈마로 인한 손상을 줄이고, 표면에 탄소나 산소 오염을 방지할 수 있는 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법을 제공하는데 있다.Another object of the present invention is to apply a soft SF 6 plasma process with little damage caused by low power and to optimize the application of the exposure time, thereby reducing the damage caused by the plasma, And a method of reducing gate leakage current of an AlGaN / GaN HEMT device.
상술한 목적을 달성하기 위한 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법은, SF6 플라즈마 처리의 에칭을 통해, GaN 표면을 고온의 오믹 열처리하는 동안 보호하기 위해 증착된 SiNx 사전(pre) 패시베이션층을 오믹 공정이 끝난 후 제거하고, GaN 표면을 처리하는 것을 특징으로 한다.AlGaN / GaN HEMT gate leakage current reduction method of the device according to an embodiment of the present invention for achieving the above object is, SF 6 through the etching of the plasma treatment, vapor deposition for protecting during the high-temperature heat treatment ohmic a GaN surface Removing the SiN x pre-passivation layer after the ohmic process, and treating the GaN surface.
또한, 상기 SiNx 사전 패시베이션층을 제거한 다음 ICP-CVD을 이용하여 in-situ N2 플라즈마 전처리 후, SiNx 패시베이션층을 재증착하는 것을 특징으로 한다.Also, the SiN x passivation layer is removed and then the SiN x passivation layer is re-deposited after the in-situ N 2 plasma pretreatment using ICP-CVD.
또한, 상기 SF6 플라즈마 처리 시간은 1~5분인 것을 특징으로 한다.Further, the SF 6 plasma treatment time is 1 to 5 minutes.
또한, 상기 SiNx 패시베이션층을 SF6 플라즈마 처리로 에칭하여 SiNx 패시베이션층에 게이트 영역을 형성한 후, 게이트 금속을 증착하는 것을 특징으로 한다.Further, the SiN x passivation layer is etched by an SF 6 plasma process to form a gate region in the SiN x passivation layer, followed by depositing a gate metal.
또한, 상기 게이트 금속은 쇼트키 게이트 금속인 Ni/Au인 것을 특징으로 한다.The gate metal is Ni / Au, which is a Schottky gate metal.
또한, 상기 SF6 플라즈마 처리는 SF6 플라즈마 에칭 장비에 인가하는 DC 바이어스 수치가 낮은 소프트 플라즈마 조건에서 수행하는 것을 특징으로 하는 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법.The method for reducing gate leakage current of an AlGaN / GaN HEMT device is characterized in that the SF 6 plasma process is performed under a soft plasma condition in which a DC bias value is applied to an SF 6 plasma etching equipment.
그리고 상기 게이트 금속을 증착한 다음 두 번째 패시베이션층으로 ICP-CVD를 이용하여 SiNx를 추가 증착한 후, 400℃ PGA를 수행하는 것을 특징으로 한다.Then, SiN x is further deposited on the second passivation layer by using ICP-CVD after the gate metal is deposited, and PGA is performed at 400 ° C.
상술한 과제의 해결 수단에 의하면, GaN 표면에 SiNx 패시베이션층을 형성하기 전에 지금까지 보고된 하드(hard) 플라즈마 조건의 SF6 플라즈마 처리 대신에 소프트(soft) 플라즈마 조건의 SF6 플라즈마 처리를 적용하여, 게이트 누설전류, 문턱전압 이하의 기울기(subthreshold slope), 온/오프 드레인 전류비(on/off drain current ratio), 그리고 펄스 전류-전압 특성을 개선할 수 있다.According to the solving means of the above problems, the GaN surface prior to the formation of the SiNx passivation layer to the place of SF 6 plasma treatment of the hard (hard) plasma conditions reported are applied to the SF 6 plasma treatment of soft (soft) plasma conditions A gate leakage current, a subthreshold slope, an on / off drain current ratio, and a pulse current-voltage characteristic can be improved.
또한, 손상 유발이 적은 소프트 SF6 플라즈마 처리는 SiNx 사전 패시비이션 층을 제거하고 GaN 표면을 향상시키기 위해 적용하며, SiNx 패시베이션층을 재증착하기(re-deposition) 전에 SF6 플라즈마 처리 시간을 최적화함으로써, 게이트 누설전류를 1/1000 배로 줄여 게이트 전압 -100V에서 67nA/mm 값을 얻을 수 있고(AlGaN/GaN HEMT에서 최근 보고된 게이트 누설전류 중 가장 작은 값임), 문턱전압 이하 기울기 역시 63mv/dec로 줄었으며, 전류감쇄현상도 개선할 수 있다.In addition, the soft SF 6 plasma process, which is less susceptible to damage, is applied to remove the SiN x pre-paved layer and to improve the GaN surface, and the SF 6 plasma treatment time before the re-deposition of the SiN x passivation layer The gate leakage current can be reduced by 1/1000 times to obtain 67nA / mm at the gate voltage of -100V (the smallest value of the recently reported gate leakage current in AlGaN / GaN HEMT) and 63mV / dec, and the current decay phenomenon can also be improved.
도 1은 본 발명의 실시예에 따른 오믹 형성 공정 이후의 AlGaN/GaN HEMT 소자의 제조 공정을 나타내는 순서도이다.
도 2a와 도 2b는 본 발명의 실시예가 적용된 AlGaN/GaN HEMT 소자의 역전압 게이트 누설전류 특성과 순전압 게이트 전류 특성을 종래와 비교하여 나타내는 그래프이다.
도 3은 본 발명의 실시예가 적용된 AlGaN/GaN HEMT 소자의 드레인 전류와 게이트 전류의 특성을 종래와 비교하여 나타내는 그래프이다.
도 4a 내지 도 4c는 각각의 처리 조건에 따른 AlGaN/GaN HEMT 소자의 펄스 전압-전류의 특성을 나타내는 그래프이다. FIG. 1 is a flowchart showing a manufacturing process of an AlGaN / GaN HEMT device after an ohmic forming process according to an embodiment of the present invention.
FIGS. 2A and 2B are graphs showing a reverse voltage gate leakage current characteristic and a forward voltage gate current characteristic of an AlGaN / GaN HEMT device to which an embodiment of the present invention is applied, in comparison with the related art.
FIG. 3 is a graph showing drain current and gate current characteristics of an AlGaN / GaN HEMT device to which the embodiment of the present invention is applied, in comparison with the conventional case.
4A to 4C are graphs showing pulse voltage-current characteristics of an AlGaN / GaN HEMT device according to respective processing conditions.
이하 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 그 구성 및 작용을 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도면들 중 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호들로 나타내고 있음에 유의해야 한다.It is to be noted that the same components of the drawings are denoted by the same reference numerals and symbols as possible even if they are shown in different drawings.
하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Also, when a part is referred to as "including " an element, it does not exclude other elements unless specifically stated otherwise.
도 1은 본 발명의 실시예에 따른 오믹 형성 공정 이후의 AlGaN/GaN HEMT 소자의 제조 공정을 나타내는 순서도이다.FIG. 1 is a flowchart showing a manufacturing process of an AlGaN / GaN HEMT device after an ohmic forming process according to an embodiment of the present invention.
여기서 하드 플라즈마 조건과 소프트 플라즈마 조건은 SF6 플라즈마를 이용한 에칭 장비에 인가하는 DC 바이어스의 수치가 높으면 하드 플라즈마 조건, 수치가 낮으면 소프트 플라즈마 조건이라 한다.The hard plasma condition and the soft plasma condition are referred to as a hard plasma condition when the DC bias applied to the etching equipment using the SF 6 plasma is high, and a soft plasma condition when the numerical value is low.
본 발명에서는 세정 처리가 된 GaN 표면을 고온의 오믹 열처리(annealing) 동안 보호하기 위해 증착된 예를 들어 10nm의 SiNx 사전(pre) 패시베이션층을 오믹 공정이 끝난 후, 제거함과 동시에 GaN 표면을 처리하기 위해 소프트 플라즈마 조건의 SF6 플라즈마 처리를 수행한다.In the present invention, a 10 nm SiN x pre-passivation layer is deposited after the ohmic process is completed to protect the GaN surface that has been cleaned during the high-temperature ohmic annealing, The SF 6 plasma treatment is performed under the soft plasma condition.
이를 도 1을 참고로 좀 더 상세히 설명하면, 10nm의 SiNx 사전 패시베이션층 제거와 GaN 표면 처리가 SF6 플라즈마로 동시에(연이어) 수행된((a) 내지 (b) 참고) 후, 120nm의 SiNx 패시베이션층이 재증착된다((c) 참조).1, the removal of the SiN x pre-passivation layer of 10 nm and the GaN surface treatment are carried out simultaneously (successively) with the SF 6 plasma (see (a) to (b) x passivation layer is redeposited (see (c)).
상기 SF6 플라즈마 처리의 환경은 50~100sccm의 SF6 가스 유량, 100mTorr의 챔버 압력, 10W의 RF 전력으로 수행되고, 플라즈마 처리 시간은 1, 2, 3, 5분으로 이루어진다.The environment of the SF 6 plasma treatment is performed with an SF 6 gas flow rate of 50 to 100 sccm, a chamber pressure of 100 mTorr, an RF power of 10 W, and a plasma treatment time of 1, 2, 3 and 5 minutes.
이 처리 시간에는 10nm의 SiNx 에칭 시간(SiNx의 에칭율은 20nm/min)이 포함되므로 실제로 순수 GaN 표면에 플라즈마 처리가 된 시간은 상기 처리 시간보다 30초 적다.Since the processing time includes the SiN x etching time of 10 nm (the etching rate of SiN x is 20 nm / min), the time when the plasma treatment is actually performed on the pure GaN surface is 30 seconds shorter than the above processing time.
한편, 참고 샘플은 식각액 BOE(buffered oxide etchant)(1:7)에 2분 처리하여 10nm SiNx 사전 패시베이션층을 제거한다. On the other hand, the reference sample is treated with buffered oxide etchant (BOE) (1: 7) for 2 minutes to remove the 10 nm SiN x pre-passivation layer.
상기 SF6 플라즈마 처리로 10nm의 SiNx 사전 패시베이션층을 제거한 다음 유도결합프라즈마(ICP: inductively coupled plasma) - 화학기상증착법(CVD: chemical vapor deposition)을 이용하여 350℃에서 in-situ N2 플라즈마 전처리 후, 120nm SiNx 패시베이션층을 재증착한다.The SiN x pre-passivation layer having a thickness of 10 nm was removed by the SF 6 plasma treatment and then subjected to in-situ N 2 plasma pretreatment at 350 ° C. using inductively coupled plasma (ICP) -chemical vapor deposition (CVD) Then, a 120 nm SiN x passivation layer is redeposited.
다음 상기 SiNx 패시베이션층을 소프트 SF6 plasma 조건으로 에칭하여 SiNx 패시베이션층에 게이트 영역을 형성한 후 쇼트키(Schottky) 게이트 금속으로 Ni/Au (20/180nm)를 증착한다(evaporate)((d) 참조).Next, the SiN x passivation layer is etched under soft SF 6 plasma conditions to form a gate region in the SiN x passivation layer and then evaporated to a Schottky gate metal of Ni / Au (20/180 nm) d)).
그리고 두 번째 패시베이션층으로 ICP-CVD를 이용하여 250℃에서 SiNx 30nm를 추가 증착하여 형성한 후 400℃ PGA(post-gate annealing)을 한다.Then, a second passivation layer is formed by further depositing
상기 400℃ PGA는 소자 특성을 안정화하고, 열을 가했을 때 얼마나 저하되지(degradation) 않고 작은 게이트 누설을 유지하는지 확인하기 위함이다.
The 400 ° C PGA stabilizes the device characteristics and confirms that it does not degrade when heated and maintains a small gate leakage.
한편, GaN 기반 물질에서 표면은 매우 민감하고 표면 처리는 표면 전위(surface potential)에 크게 영향을 미친다.On the other hand, in GaN-based materials, the surface is very sensitive and the surface treatment greatly affects the surface potential.
본 발명에 의하면 소프트 SF6 플라즈마 처리를 통해 탄소 또는 산소 불순물, 질소 결원, 그리고 다른 흡착물(adsorbates)의 양을 줄임으로써 민감한 GaN 표면을 깨끗하게 하였다.According to the present invention, the soft SF 6 plasma treatment cleans the sensitive GaN surface by reducing the amount of carbon or oxygen impurities, nitrogen vacancies, and other adsorbates.
게다가, (NH4)2S 처리와 유사한 효과처럼, GaN 표면에 형성된 Ga-S or N-S 결합이 표면에 자연 산화층(native oxide)이 형성되는 것을 방지할 수 있어 GaN 표면을 깨끗한 상태로 유지할 수 있다.In addition, the Ga-S or NS bond formed on the GaN surface can prevent the native oxide from forming on the surface, and the GaN surface can be kept clean, similar to the effect of (NH 4 ) 2 S treatment .
이로 인해 SiNx/GaN 인터페이스의 질이 향상되고, 게이트 누설전류, 문적전압 이하의 기울기, 온/오프 드레인 전류비, 그리고 펄스 I-V 특성에서 아래의 표 1과 같은 개선된 특성을 얻을 수 있다.This improves the quality of the SiN x / GaN interface and improves the gate leakage current, slope below the gate voltage, on / off drain current ratio, and pulse IV characteristics as shown in Table 1 below.
상기 표 1를 도 2 이하의 도면과 함께 설명하면 다음과 같다.Table 1 will be described with reference to FIG. 2 and subsequent drawings.
표 1에서 본 발명은 게이트 누설전류(IG l)를, BOE 처리한 참고 소자의 57uA/mm에서 SF6 플라즈마를 2분간 처리한 67nA/mm로 약 3차수(order) 줄일 수 있음을 알 수 있다.In Table 1, the present invention can be seen that the gate leakage current (I G l), BOE-treated reference to SF 6 plasma in 57uA / mm of the element as a 67nA / mm handle 2 minutes to reduce about 3 degree (order) have.
이는 AlGaN/GaN HEMT에서 최근 보고된 게이트 누설전류 중 가장 작은 값에 속한다.This is the smallest of the recently reported gate leakage currents in AlGaN / GaN HEMTs.
게이트 누설전류 감소의 원인을 찾기 위해 SF6 플라즈마 처리를 한 소자와 하지 않은 소자의 순전압 게이트 전류 특성을 측정하여 도 2b에 나타내었다.
In order to find the cause of the decrease in the gate leakage current, the forward voltage gate current characteristics of the SF 6 plasma-treated device and the non-SF 6 plasma-treated device were measured and shown in FIG.
도 2a와 도 2b는 본 발명의 실시예가 적용된 AlGaN/GaN HEMT 소자의 역전압 게이트 누설전류 특성과 순전압 게이트 전류 특성을 종래와 비교하여 나타내는 그래프이다.FIGS. 2A and 2B are graphs showing a reverse voltage gate leakage current characteristic and a forward voltage gate current characteristic of an AlGaN / GaN HEMT device to which an embodiment of the present invention is applied, in comparison with the related art.
쇼트키 장벽높이(schottky barrier height, SBH)와 이상계수(ideality factor, IF)를 순방향 게이트 전류로부터 추출해 보면, 이상계수는 SF6 플라즈마 처리를 하지 않고 BOE 처리를 한 것과 SF6 플라즈마 처리한 것이 각각 1.28과 1.29로 거의 차이가 없는 반면, 쇼트키 장벽높이는 SF6 플라즈마 처리를 할 경우 0.71eV에서 1.09eV로 증가하였다.The Schottky barrier height (SBH) and the ideality factor (IF) were extracted from the forward gate current. The ideal coefficients were SF 6 plasma treatment without BO 6 treatment and SF 6 plasma treatment 1.28 and 1.29, while the Schottky barrier height increased from 0.71 eV to 1.09 eV with SF 6 plasma treatment.
상기 SF6 플라즈마 처리를 길게(5분) 할 경우, 1에 가까워야 할 이상계수가 1.39로 조금 증가하였는데, 이는 플라즈마 손상이 유발될 수 있음을 나타낸다.
When the SF 6 plasma treatment was performed for a long time (5 minutes), the ideal coefficient to be close to 1 slightly increased to 1.39, indicating that plasma damage could be induced.
도 3은 본 발명의 실시예가 적용된 AlGaN/GaN HEMT 소자의 드레인 전류와 게이트 전류의 특성을 종래와 비교하여 나타내는 그래프로서, VDS = 5V에서 SF6 플라즈마 처리를 한 것과 하지 않은 것(BOE 처리를 한 것)의 특성을 보여주고, 드레인 전류는 심볼선(symbol line)으로, 게이트 전류는 단속선(dashed line)으로 나타낸다.FIG. 3 is a graph showing the drain current and gate current characteristics of an AlGaN / GaN HEMT device to which the embodiment of the present invention is applied, with and without SF 6 plasma treatment at V DS = 5 V The drain current is represented by a symbol line and the gate current is represented by a dashed line.
도 3에 도시된 바와 같이, 게이트 누설전류의 감소는 문턱전압 이하의 기울기(SS: subthreshold slope)와 온/오프 드레인 전류비를 향상시킨다.As shown in FIG. 3, the reduction of the gate leakage current improves the subthreshold slope (SS) and the on / off drain current ratio.
이는 소자가 핀치 오프(pinch off) 되어있을 때, 드레인 누설전류와 문턱전압 이하의 기울기(SS)는 모두 역전압 게이트 누설전류에 의해 지배되기 때문이다.This is because when the device is pinch off, both the drain leakage current and the slope (SS) below the threshold voltage are dominated by the reverse voltage gate leakage current.
최대 온/오프 드레인 전류비는 온 상태일 때의 전류와(ID , ON으로 표기되고, VGS = 1V일 때로 함), 오프 상태일 때의 전류(ID , OFF로 표기되고, 최소 오프 전류 (minimum ID , OFF))의 비율로 정의되었는데, SF6 플라즈마로 2분 처리를 하였을 때 최대 온/오프 드레인 전류비는 3.5×07, 문턱전압 이하의 기울기(SS)는 63mV/dec와 같은 훌륭한 특성을 얻을 수 있음을 알 수 있다.The maximum on / off drain current ratio is expressed by the current in the ON state (indicated by I D , ON , when V GS = 1V), the current in the OFF state (I D , marked OFF , was defined as the ratio of the current (minimum I D, oFF)) , the maximum oN / oFF drain current ratio when 2 minutes treatment with SF 6 plasma is 3.5 × 0 7, the slope (SS) of less than a threshold voltage is 63mV / dec Can be obtained.
문턱전압 이하의 기울기(SS)는 상온에서 60mV/dec의 이론적인 한계값을 갖는데 본 발명은 이와 거의 유사한 값을 얻는다.
The slope SS below the threshold voltage has a theoretical limit value of 60 mV / dec at room temperature, but the present invention achieves a value similar to this.
계면과 표면에 관련된 특성들을 조금 더 살펴보기 위해, 펄스 I-V 측정을 VDSQ(quiescent drain bias point)를 증가시켜가며 도 4에 나타내었다. To further explore the interface and surface related properties, a pulse IV measurement is shown in Figure 4 with increasing quiescent drain bias point (V DSQ ).
도 4a 내지 도 4c는 각각의 처리 조건에 따른 AlGaN/GaN HEMT 소자의 펄스 전압-전류의 특성을 나타내는 그래프로서, 도 4a는 SF6 플라즈마 처리하지 않은 경우, 도 4b는 2분간 SF6 플라즈마 처리를 한 경우, 도 4c는 5분간 SF6 플라즈마 처리를 한 경우의 그래프이다.Figures 4a to 4c are AlGaN / pulse voltage of the GaN HEMT device according to each of the processing conditions, if a graph showing the characteristics of electric current, Figure 4a is not treated SF 6 plasma, Figure 4b 2 minutes SF 6 plasma processing FIG. 4C is a graph showing the case where SF 6 plasma treatment is performed for 5 minutes.
도 4b에서 알 수 있듯이 드레인 전류감쇄현상은 SF6 플라즈마 2분 처리를 통해 개선된다.As shown in FIG. 4B, the drain current attenuation phenomenon is improved by the SF 6 plasma two-minute treatment.
그러나 도 4c에서 SF6 플라즈마를 오랫동안 노출할 경우에는 플라즈마 손상으로 인해 전류 불일치(current discrepancy)가 커지는 것을 볼 수 있었다.However, SF 6 in Figure 4c When the plasma is exposed for a long time, the current discrepancy is increased due to the plasma damage.
게이트 아래보다는 게이트 에지(edge)가 전류-전압 분산(I-V dispersion)에 더 영향을 미친다고 알려져 있는데, 본 발명에서는 소프트 SF6 플라즈마 처리를 게이트 아래뿐 아니라 게이트 에지(게이트-소스, 게이트-드레인 사이의 영역도 포함)까지 하였으므로, 게이트 에지 근처의 불순물까지 없애주어 I-V 분산을 재선할 수 있게 된다.
It is known that the gate edge rather than the gate edge further affects the IV dispersion. In the present invention, the soft SF 6 plasma treatment is performed at the gate edge (gate-source, gate-drain ), It is possible to eliminate impurities near the gate edge and to re-distribute the IV dispersion.
이상에서 본 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만, 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. In addition, it is a matter of course that various modifications and variations are possible without departing from the scope of the technical idea of the present invention by anyone having ordinary skill in the art.
Claims (7)
상기 SiNx 사전 패시베이션층을 제거한 다음 ICP-CVD을 이용하여 350℃에서 in-situ N2 플라즈마 전처리 후, SiNx 패시베이션층을 재증착하고,
상기 SF6 플라즈마 처리는 SF6 플라즈마 에칭 장비에 인가하는 DC 바이어스 수치가 낮은 소프트 플라즈마 조건에서 수행하는 것을 특징으로 하는 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법.The SiN x pre-passivation layer deposited to protect the GaN surface during the high temperature ohmic annealing, through the etching of the SF 6 plasma treatment for 1 to 5 minutes, is removed after the ohmic process and the GaN surface is removed Lt; / RTI >
After removing the SiN x pre-passivation layer and then performing in-situ N 2 plasma pretreatment at 350 ° C using ICP-CVD, the SiN x passivation layer was redeposited,
Wherein the SF 6 plasma process is performed under a soft plasma condition in which the DC bias value applied to the SF 6 plasma etching equipment is low.
상기 SiNx 패시베이션층을 SF6 플라즈마 처리로 에칭하여 SiNx 패시베이션층에 게이트 영역을 형성한 후, 게이트 금속을 증착하는 것을 특징으로 하는 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법.The method according to claim 1,
Wherein the SiN x passivation layer is etched by an SF 6 plasma process to form a gate region in the SiN x passivation layer, followed by depositing a gate metal.
상기 게이트 금속은 쇼트키 게이트 금속인 Ni/Au인 것을 특징으로 하는 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법.5. The method of claim 4,
Wherein the gate metal is a Schottky gate metal, Ni / Au. ≪ RTI ID = 0.0 > 8. < / RTI >
상기 게이트 금속을 증착한 다음 두 번째 패시베이션층으로 ICP-CVD를 이용하여 SiNx를 추가 증착한 후, 400℃ PGA를 수행하는 것을 특징으로 하는 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법.5. The method of claim 4,
Wherein the gate metal is deposited, and then SiN x is further deposited on the second passivation layer by ICP-CVD, followed by performing a PGA at 400 ° C. The gate leakage current of the AlGaN / GaN HEMT device is reduced.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140021929 | 2014-02-25 | ||
KR20140021929 | 2014-02-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150100574A KR20150100574A (en) | 2015-09-02 |
KR101683470B1 true KR101683470B1 (en) | 2016-12-07 |
Family
ID=54242211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150026309A KR101683470B1 (en) | 2014-02-25 | 2015-02-25 | Reducing Method for Gate Leakage Current of AlGaN/GaN HEMTs |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101683470B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114564907B (en) * | 2022-03-01 | 2024-10-01 | 电子科技大学 | Method for establishing GaN HEMT device threshold voltage and drain current model |
CN118412273B (en) * | 2024-07-03 | 2024-08-27 | 成都航天博目电子科技有限公司 | Gate preparation method of GaN HEMT device, gate and GaN HEMT device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8242510B2 (en) | 2010-01-28 | 2012-08-14 | Intersil Americas Inc. | Monolithic integration of gallium nitride and silicon devices and circuits, structure and method |
KR20140100692A (en) * | 2013-02-07 | 2014-08-18 | 서울대학교산학협력단 | Method for manufacturing AlGaN/GaN HEMT |
-
2015
- 2015-02-25 KR KR1020150026309A patent/KR101683470B1/en active IP Right Grant
Non-Patent Citations (3)
Title |
---|
M. Fatima Romero 외 5인, "Impact of N2 Plasma Power Discharge on AlGaN/GaN HEMT Performance", IEEE Transactions on Electron Devices, Vol.59, 페이지 374-379 (2012)* |
Neunghee Lee 외 5인, "Effect of SF6 Plasma Treatment on Gate Leakage and Subthreshold Characteristics of AlGaN/GaN HEMTs", 2013 International Conference on Solid State Devices and Materials, Fukuoka, 페이* |
Stefanie Linkohr 외 9인, "Influence of plasma treatments on the properties of GaN/AlGaN/GaN HEMT structures", P hys. Status Solidi C, Vol.9, 페이지 1096-1098 (2012)* |
Also Published As
Publication number | Publication date |
---|---|
KR20150100574A (en) | 2015-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | High-Performance Normally-Off ${\rm Al} _ {2}{\rm O} _ {3}/{\rm GaN} $ MOSFET Using a Wet Etching-Based Gate Recess Technique | |
Lin et al. | AlGaN/GaN HEMTs with low leakage current and high on/off current ratio | |
US8062931B2 (en) | Surface treatment and passivation of AlGaN/GaN HEMT | |
CN103915337A (en) | Semiconductor device and method for manufacturing semiconductor device | |
US9960266B2 (en) | Damage-free plasma-enhanced CVD passivation of AlGaN/GaN high electron mobility transistors | |
CN106847881B (en) | Metal Oxide Semiconductor Field Effect Transistor and preparation method thereof | |
Shih et al. | Application of sputtering-deposited AlN films to gate dielectric for AlGaN/GaN metal–insulator–semiconductor heterojunction field-effect transistor | |
Katsuno et al. | Improvement of current collapse by surface treatment and passivation layer in p-GaN gate GaN high-electron-mobility transistors | |
Taking et al. | Surface passivation of AlN/GaN MOS-HEMTs using ultra-thin Al2O3 formed by thermal oxidation of evaporated aluminium | |
KR100969608B1 (en) | The method for reducing a leakage current of the nitride compound semiconductor device | |
Liu et al. | Performance enhancement of normally-off Al 2 O 3/AlN/GaN MOS-channel-HEMTs with an ALD-grown AlN interfacial layer | |
KR101683470B1 (en) | Reducing Method for Gate Leakage Current of AlGaN/GaN HEMTs | |
He et al. | Distinguishing various influences on the electrical properties of thin-barrier AlGaN/GaN heterojunctions with in-situ SiNx caps | |
Pang et al. | Breakdown voltage enhancement of AlGaN/GaN high-electron-mobility transistors via selective-area growth for ohmic contacts over ion implantation | |
Alexewicz et al. | Current collapse reduction in InAlGaN/GaN high electron mobility transistors by surface treatment of thermally stable ultrathin in situ SiN passivation | |
JP2009010211A (en) | Method for manufacturing hetero junction field effect transistor | |
KR20070092482A (en) | Gan semiconductor device and method for fabricating the same | |
CN102646705A (en) | Metal insulated semi-conductor (MIS) grid GaN base enhancing high electro mobility transistor (HEMT) device and manufacture method | |
JP2001274140A (en) | Method for manufacturing semiconductor device | |
TWI409951B (en) | Enhancement mode gan-based mosfet | |
Lin et al. | An alternative passivation approach for AlGaN/GaN HEMTs | |
Gregušová et al. | ZrO2/InAlN/GaN metal–oxide–semiconductor heterostructure field-effect transistors with InAlN barrier of different compositions | |
CN112820774A (en) | GaN device and preparation method thereof | |
KR20110098579A (en) | A nitride semiconductor and a manufacturing method of the same with pre-processing surface | |
JP2017098448A (en) | Nitride semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20191203 Year of fee payment: 4 |