KR101686242B1 - Method for manufacturing of Thin Film Transistor - Google Patents
Method for manufacturing of Thin Film Transistor Download PDFInfo
- Publication number
- KR101686242B1 KR101686242B1 KR1020090127459A KR20090127459A KR101686242B1 KR 101686242 B1 KR101686242 B1 KR 101686242B1 KR 1020090127459 A KR1020090127459 A KR 1020090127459A KR 20090127459 A KR20090127459 A KR 20090127459A KR 101686242 B1 KR101686242 B1 KR 101686242B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- amorphous silicon
- substrate
- silicon film
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 238000002425 crystallisation Methods 0.000 claims abstract description 10
- 230000008025 crystallization Effects 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000001678 irradiating effect Effects 0.000 claims abstract description 6
- 230000002265 prevention Effects 0.000 claims abstract description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910016027 MoTi Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910016048 MoW Inorganic materials 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000000873 masking effect Effects 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 및 평판형 표시장치 제조방법을 개시한다. 개시된 본 발명의 박막트랜지스터 제조방법은, 기판 상에 게이트 전극을 배치하는 단계와, 게이트 전극 상에 게이트 절연막, 비정질실리콘막 및 제 1 절연막을 순차적으로 배치하는 단계와, 결과물 상에 적외선 다이오드 레이저를 이용한 레이저빔을 조사하여 게이트 전극 상부의 비정질실리콘막을 국부적으로 결정화하는 단계와,결정화 공정이 완료된 기판 상에 마스크 공정을 진행하여 게이트 전극 상부에 식각방지패턴을 배치하는 단계 및 식각방지패턴이 배치된 기판 상에 도핑된 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 배치한 다음, 마스크 공정에 따라 소스/드레인 전극, 오믹접촉층 및 결정화된 비정질 실리콘막으로된 채널층을 배치하는 단계를 포함한다.The present invention discloses a method of manufacturing a thin film transistor and a flat panel display device. A method of manufacturing a thin film transistor according to the present invention includes the steps of disposing a gate electrode on a substrate, sequentially arranging a gate insulating film, an amorphous silicon film, and a first insulating film on the gate electrode, and forming an infrared diode laser A step of locally crystallizing the amorphous silicon film over the gate electrode by irradiating a laser beam using a laser beam; a step of performing a masking process on the substrate on which the crystallization process has been completed to arrange an etching prevention pattern on the gate electrode; Sequentially arranging a doped amorphous silicon film and a source / drain metal film on a substrate, and then disposing a channel layer made of a source / drain electrode, an ohmic contact layer, and a crystallized amorphous silicon film according to a mask process.
본 발명의 박막트랜지스터 제조방법은 적외선(Infrared Rays) 레이저를 이용하여 채널층을 결정화함으로써, 소자 성능 개선 및 공정 불량 방지를 구현한 효과가 있다.The thin film transistor manufacturing method of the present invention has an effect of improving device performance and preventing process defects by crystallizing a channel layer by using an infrared ray laser.
Description
본원 발명은 박막트랜지스터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor.
최근 들어 첨단 표시장치로 각광받고 있는 평판표시장치 즉, 예를 들면 능동구동형 액정표시장치 (Active Matrix Liquid Crystal Display; AMLCD), 전자방출표시장치 (Electron Emission Display Device; FED) 또는 유기발광표시장치(Organic Light Emitting Diode Display; OLED)에는 각 화소를 구동하기 위하여 박막트랜지스터(Thin Film Transistor; TFT)를 사용하고 있다. 2. Description of the Related Art In recent years, a flat panel display device that has been popular as a high-tech display device, such as an active matrix liquid crystal display (AMLCD), an electron emission display device (FED) (OLED), a thin film transistor (TFT) is used to drive each pixel.
이러한 TFT는 주로 실리콘을 사용하여 제조되며 이러한 실리콘은 비정질상태보다 다결정질상태로 제작될 경우 전계 효과 이동도가 높기 때문에 고속으로 평판표시장치를 구동할 수 있다. Such a TFT is mainly manufactured using silicon. When silicon is manufactured in a polycrystalline state rather than an amorphous state, the field effect mobility is high, so that the flat panel display can be driven at a high speed.
그리고 평판표시장치에 사용되는 기판으로는 단결정 실리콘 기판이나 석영기판, 유리기판 또는 플라스틱 기판 등이 사용될 수 있으나, 비용이 저렴하고 투명하며 제작이 용이하다는 장점 때문에 유리 기판이 많이 사용되고 있다. A single crystal silicon substrate, a quartz substrate, a glass substrate, a plastic substrate, or the like can be used as the substrate used for the flat panel display, but glass substrates are widely used because they are inexpensive, transparent and easy to manufacture.
그러나 유리기판상에 형성된 비정질상태의 실리콘을 결정질 상태의 실리콘으로 변화시키기 위해서는 유리기판이 변형되지 않는 온도범위에서 결정화 열처리를 진행하여야만 한다. However, in order to convert the amorphous silicon formed on the glass substrate into crystalline silicon, the crystallization heat treatment must proceed in a temperature range in which the glass substrate is not deformed.
이와 같이, 낮은 온도에서 다결정 실리콘을 제조하는 기술(Low Temperature Polysilicon; LTPS)로는 레이저 어닐링 방법이 있다. 레이저 어닐링 방법은 제조 가격이 낮고 효율성이 높기 때문에 다른 저온 결정화 기술보다 우수한 것으로 알려져 있다. Thus, a low temperature polysilicon (LTPS) technique for producing polycrystalline silicon at a low temperature is a laser annealing method. Laser annealing methods are known to be superior to other low temperature crystallization techniques because of their low manufacturing cost and high efficiency.
일반적으로 레이저 어닐링 방법에서는 308nm의 파장을 가진 엑시머 레이저(Excimer Laser)를 주로 사용한다. Generally, in the laser annealing method, an excimer laser having a wavelength of 308 nm is mainly used.
이러한 엑시머 레이저를 이용한 레이저 어닐링 방법은 사용하는 레이저 파장이 비정질 실리콘에서 높은 흡수율을 갖기 때문에 기판에 손상을 가하지 않고 짧은 시간 내에 비정질 실리콘을 가열하고 용융시켜 폴리실리콘을 제조할 수 있다는 장점이 있다. The laser annealing method using the excimer laser has an advantage that the polysilicon can be manufactured by heating and melting the amorphous silicon within a short time without damaging the substrate because the laser wavelength used has a high absorption rate in the amorphous silicon.
그러나 엑시머 레이저를 이용한 레이저 어닐링 방법은 제조된 다결정 실리콘의 전자 이동도가 낮고, 전체 박막 트랜지스터의 균일성을 확보하기 어렵기 때문에 고품질의 평판표시장치에 사용되는 폴리실리콘 박막트랜지스터(Poly-Silicon Thin Film Transistor)를 제조하기에는 한계가 있다. However, since the laser annealing method using the excimer laser has a low electron mobility of the produced polycrystalline silicon and it is difficult to ensure the uniformity of the entire thin film transistor, a polysilicon thin film transistor There is a limit in manufacturing a transistor.
따라서, 고이동도, 균일성확보를 구현할 수 있는 폴리실리콘 박막트랜지스터의 제조방법이 요구되고 있다. Therefore, a method of manufacturing a polysilicon thin film transistor capable of realizing high mobility and uniformity is required.
본 발명은 적외선(Infrared Rays) 레이저를 이용하여 박막트랜지스터의 채널층을 결정화하여 소자 성능 개선 및 공정 불량 방지를 구현한 박막트랜지스터 및 평판형 표시장치 제조방법을 제공함에 있다.The present invention provides a method of manufacturing a thin film transistor and a flat panel display in which an infrared ray laser is used to crystallize a channel layer of a thin film transistor to improve device performance and prevent a process failure.
또한, 본 발명은 박막트랜지스터의 채널층을 결정화하기 위해 별도의 열전도막 형성 없이 게이트 전극을 이용하여 직접 적외선 레이저 결정화 공정을 진행한 박막트랜지스터 및 평판형 표시장치 제조방법을 제공함에 있다.The present invention also provides a method of manufacturing a thin film transistor and a flat panel display in which a direct infrared laser crystallization process is performed using a gate electrode without forming a separate thermal conductive film to crystallize a channel layer of the thin film transistor.
상기와 같은 과제를 해결하기 위한 본 발명의 박막트랜지스터 제조방법은, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 게이트 절연막, 비정질실리콘막 및 제 1 절연막을 순차적으로 형성하는 단계; 상기 결과물 상에 레이저빔을 조사하여 상기 게이트 전극 상부의 비정질실리콘막을 국부적으로 결정화하는 단계; 상기 결정화 공정이 완료된 기판 상에 마스크 공정을 진행하여 상기 게이트 전극 상부에 식각방지패턴을 형성하는 단계; 및 상기 식각방지패턴이 형성된 기판 상에 도핑된 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 형성한 다음, 마스크 공정에 따라 소스/드레인 전극, 오믹접촉층 및 결정화된 비정질 실리콘막으로된 채널층을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a thin film transistor including: forming a gate electrode on a substrate; sequentially forming a gate insulating film, an amorphous silicon film, and a first insulating film on the gate electrode; Locally crystallizing the amorphous silicon film over the gate electrode by irradiating a laser beam on the resultant product; Performing a masking process on the substrate on which the crystallization process is completed to form an etching prevention pattern on the gate electrode; And a source / drain metal layer are sequentially formed on the substrate having the etch stop pattern formed thereon, and a channel layer made of a source / drain electrode, an ohmic contact layer, and a crystallized amorphous silicon layer is formed by a mask process .
또한, 본 발명의 평판형 표시장치 제조방법은, 기판 상에 게이트 전극을 형 성하는 단계와, 상기 게이트 전극 상에 게이트 절연막, 비정질실리콘막 및 제 1 절연막을 순차적으로 형성하는 단계; 상기 결과물 상에 레이저빔을 조사하여 상기 게이트 전극 상부의 비정질실리콘막을 국부적으로 결정화하는 단계; 상기 결정화 공정이 완료된 기판 상에 마스크 공정을 진행하여 상기 게이트 전극 상부에 식각방지패턴을 형성하는 단계; 상기 식각방지패턴이 형성된 기판 상에 도핑된 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 형성한 다음, 마스크 공정에 따라 소스/드레인 전극, 오믹접촉층 및 결정화된 비정질 실리콘막으로된 채널층을 형성하는 단계; 상기 소스/드레인 전극이 형성된 기판 상에 제 2 절연막을 형성한 다음, 상기 드레인 전극 일부가 노출되는 콘택홀을 형성하는 단계; 및 상기 콘택홀이 형성된 제 2 절연막 상에 투명성 도전물질을 형성한 다음, 식각하여 화소전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a flat panel display, including: forming a gate electrode on a substrate; sequentially forming a gate insulating film, an amorphous silicon film, and a first insulating film on the gate electrode; Locally crystallizing the amorphous silicon film over the gate electrode by irradiating a laser beam on the resultant product; Performing a masking process on the substrate on which the crystallization process is completed to form an etching prevention pattern on the gate electrode; A doped amorphous silicon film and a source / drain metal film are sequentially formed on the substrate having the etch stopping pattern formed thereon, and then a channel layer made of a source / drain electrode, an ohmic contact layer, and a crystallized amorphous silicon film is formed ; Forming a second insulating layer on the substrate on which the source / drain electrode is formed, and then forming a contact hole exposing a part of the drain electrode; And forming a transparent conductive material on the second insulating layer on which the contact hole is formed, followed by etching to form the pixel electrode.
본 발명의 박막트랜지스터 제조방법은 적외선(Infrared Rays) 레이저를 이용하여 채널층을 결정화함으로써, 소자 성능 개선 및 공정 불량 방지를 구현한 효과가 있다.The thin film transistor manufacturing method of the present invention has an effect of improving device performance and preventing process defects by crystallizing a channel layer by using an infrared ray laser.
또한, 본 발명의 박막트랜지스터 제조방법은 채널층을 결정화하기 위해 별도의 열전도막 형성 공정 없이 게이트 전극을 이용하여 직접 적외선 레이저 결정화 공정을 진행하므로 공정을 단순화한 효과가 있다.In addition, in the method of manufacturing a thin film transistor of the present invention, a direct infrared laser crystallization process is performed using a gate electrode without crystallizing the channel layer to form a separate thermal conductive film, thereby simplifying the process.
또한, 본 발명의 박막트랜지스터 제조방법은 기판 상에 형성된 게이트 전극 을 이용하여 게이트 전극 상부의 채널층을 결정화시키는 방식이므로 채널층 결정화를 위하여 별도의 레이저 얼라인 공정이 필요없는 효과가 있다.In addition, since the channel layer above the gate electrode is crystallized by using the gate electrode formed on the substrate, the method of manufacturing the thin film transistor of the present invention does not require a separate laser alignment process for crystallizing the channel layer.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.
도 1 내지 도 10은 본 발명에 따른 박막트랜지스터와 이를 구비한 평판형 표시장치 제조방법을 도시한 도면이다.1 to 10 illustrate a method of manufacturing a thin film transistor and a flat panel display device having the thin film transistor according to the present invention.
도 1을 참조하면, 기판(10)상에 금속막을 형성한 다음, 마스크 공정에 따라 노광 및 현상 공정을 진행한 후 식각 공정을 진행하여 게이트 전극(11)을 형성한다. 상기 게이트 전극(11)은 비정질실리콘막(14)을 결정화하기 위한 열전도막(Heat transition layer) 역할을 하기 때문에 열전도성이 우수한 금속을 사용한다.Referring to FIG. 1, a metal film is formed on a
따라서, 게이트 전극(11)은 800~810nm의 파장을 갖는 적외선 다이오드 레이저를 이용하여 조사된 에너지를 열로 변환해야 하기 때문에 열변성 특성이 우수한 Mo, MoTi. Cr 등이 사용될 수 있다. 또는, 열에 의한 산화를 방지하기 위해 내산화 성이 우수한 금속막 이중막 형태로 형성할 수 있다. 즉, Ti/Mo, Oxide/Mo, Cr/Mo 등으로 형성할 수 있다.Therefore, since the
상기와 같이, 기판(10) 상에 게이트 전극(11)이 형성되면, 도 2a에 도시한 바와 같이, 게이트 절연막(12), 비정질실리콘막(14) 및 제 1 절연막(17)을 순차적으로 형성한다. 그런 다음, 레이저(200)를 기판(10) 상부 일측에서부터 타측 방향으로 스캔하여 상기 게이트 전극(11) 상부의 비정질실리콘막(14)을 결정화한다. 상기 레이저(200)는 적외선 다이오드 레이저(Infrared ray diode laser: IR diode Laser)를 사용하는 것이 바람직하지만, 경우에 따라서는 엑시머 레이저를 사용할 수 있다.2A, when the
상기 레이저(200)에서 조사된 레이저빔이 상기 게이트 전극(11)에 닿으면, 열이 발생하는데, 이러한 열은 비정질실리콘막(14)으로 전달된다. 이와 같이, 비정질실리콘막(14)에 레이저빔을 직접 조사하지 않고, 열전도에 의해 간접적으로 비정질실리콘막(14)을 결정화하면 고상 결정화가 가능하여 균일한 소자 특성을 얻을 수 있다. When the laser beam irradiated by the
도 2b는 상기 비정질실리콘막(14)을 결정화하기 위해 기판(10) 상부를 레이저(200)가 스캔하는 모습을 도시한 평면도이다. 레이저(200)는 기판(10)의 전면을 스캔하지만, 레이저 빔이 기판(10) 상에 형성되어 있는 게이트 전극(11)에 조사될 때 게이트 전극(11)에는 열이 발생되고, 게이트 전극(11)에서 발생되는 열에 의해 상기 게이트 전극(11) 상부의 비정질실리콘막(14)이 결정화된다.FIG. 2B is a plan view showing a state in which the
즉, 레이저빔은 기판(10)의 전 영역에 조사되지만 결정화되는 영역은 게이트 전극(11)과 대응되는 비정질실리콘막(14)의 일부 영역이다. 따라서, 본 발명은 게이트 전극(11) 상부를 결정화시키기 위해 별도의 레이저(200) 얼라인 공정을 진행할 필요가 없다. 레이저 스캔 공정만으로 셀프 얼라인(self align) 되어 게이트 전극(11) 상부에만 결정화가 이루어지기 때문이다.That is, the laser beam is irradiated to the entire region of the
상기와 같이, 레이저 스캔 공정이 완료되면 기판(10) 상에 형성된 비정질실리콘막은 게이트 전극(11) 상부에서만 국부적으로 결정화된 폴리실리콘막(24)이 형성된다.As described above, when the laser scanning process is completed, the amorphous silicon film formed on the
그런 다음, 도 4에 도시한 바와 같이, 마스크 공정을 진행하여 상기 게이트 전극(11) 상부에 제 1 절연막(17)을 식각하여 식각정지패턴(etch stopper,17a)을 형성한다.Then, as shown in FIG. 4, a mask process is performed to etch the first
상기와 같이, 기판(10) 상에 식각정지패턴(17a)이 형성되면 도 5 및 도 6에 도시한 바와 같이, 기판(10)의 전 영역에 도핑된(n+ 또는 p+) 비정질실리콘으로된 오믹접촉층(20)과 소스/드레인 금속막(28)을 순차적으로 형성한다.As described above, when the
상기와 같이, 소스/드레인 금속막(28)이 기판(10) 상에 형성되면 도 7에 도시한 바와 같이, 포토레지스트를 기판(10) 상에 형성하고 노광 및 현상 공정을 진행하여 포토레지스트 패턴(100)을 형성한다. 그런 다음, 상기 포토레지스트 패턴(100)을 마스크로 하여 상기 소스/드레인 금속막(28), 오믹접촉층(20) 및 폴리실리콘막(24)을 식각하여 소스/드레인 전극(32a, 32b) 및 오믹접촉층(20) 및 채널층 역할을 하는 폴리실리콘막(24)을 패터닝한다.7, when a source /
상기와 같이, 소스/드레인 전극(32a, 32b)을 형성하여 박막트랜지스터가 완 성되면, 도 8에 도시한 바와 같이 에싱(ashing) 공정을 진행하여 포토레지스트 패턴(100)을 제거한다.After the source /
그런 다음, 박막트랜지스터가 형성된 기판(10) 상에 제 2 절연막(40)을 형성하고, 마스크 공정을 진행하여 상기 드레인 전극(32b)의 일부를 노출하는 콘택홀 공정을 진행한다.Then, a second
상기 드레인 전극(32b)에는 제 2 절연막(40)이 제거된 콘택홀(50)이 형성되어 있다.A
상기와 같이, 콘택홀 공정이 완료되면 도 10에 도시한 바와 같이, 기판(10)의 전영역 상에 투명성 도전물질을 형성한 다음, 마스크 공정을 진행하여 상기 드레인 전극(32b)과 전기적으로 콘택되는 화소 전극(60)을 형성한다.After the contact hole process is completed, a transparent conductive material is formed on the entire region of the
도 1 내지 도 10은 본 발명에 따른 박막트랜지스터와 이를 구비한 평판형 표시장치 제조방법을 도시한 도면이다.
(도면의 주요 부분에 대한 참조 부호의 설명)1 to 10 illustrate a method of manufacturing a thin film transistor and a flat panel display device having the thin film transistor according to the present invention.
(Description of Reference Numbers to Main Parts of the Drawings)
삭제delete
10: 기판 11: 게이트 전극10: substrate 11: gate electrode
12: 게이트 절연막 14: 비정질실리콘막12: gate insulating film 14: amorphous silicon film
32a,32b: 소스/드레인 전극 17a: 식각방지패턴32a, 32b: source /
200: 레이저200: laser
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090127459A KR101686242B1 (en) | 2009-12-18 | 2009-12-18 | Method for manufacturing of Thin Film Transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090127459A KR101686242B1 (en) | 2009-12-18 | 2009-12-18 | Method for manufacturing of Thin Film Transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110070599A KR20110070599A (en) | 2011-06-24 |
KR101686242B1 true KR101686242B1 (en) | 2016-12-28 |
Family
ID=44402082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090127459A KR101686242B1 (en) | 2009-12-18 | 2009-12-18 | Method for manufacturing of Thin Film Transistor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101686242B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100200350B1 (en) * | 1995-12-28 | 1999-07-01 | 윤종용 | Method of fabricating an entirely selfaligned thin film transistor using a laser |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3255942B2 (en) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | Method for manufacturing inverted staggered thin film transistor |
JP4200458B2 (en) * | 2006-05-10 | 2008-12-24 | ソニー株式会社 | Thin film transistor manufacturing method |
KR20080003169A (en) * | 2006-06-30 | 2008-01-07 | 엘지.필립스 엘시디 주식회사 | Driving transistor of organic light emitting device , method for manufacturing the same and organic light emitting device including the same |
-
2009
- 2009-12-18 KR KR1020090127459A patent/KR101686242B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100200350B1 (en) * | 1995-12-28 | 1999-07-01 | 윤종용 | Method of fabricating an entirely selfaligned thin film transistor using a laser |
Also Published As
Publication number | Publication date |
---|---|
KR20110070599A (en) | 2011-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7361566B2 (en) | Method of forming poly-silicon thin film transistors | |
US20160043114A1 (en) | Low temperature poly-silicon thin film transistor, array substrate and their manufacturing methods | |
JPH10104659A (en) | Production of polycrystalline silicon thin-film transistor | |
KR101015844B1 (en) | Thin Film Transistor, The Fabricating Method of The Same and Organic Light Emitted Desplay Device Comprising The Same | |
JP2004214615A (en) | Method for amorphous silicon film crystallization, mask for amorphous silicon crystallization, and method for manufacturing array substrate | |
US20170184887A1 (en) | Liquid Crystal Display Panel, Array Substrate And Manufacturing Method Thereof | |
JP2006041472A (en) | Semiconductor device and method of manufacturing therefor | |
JP2003045889A (en) | Field-effect transistor, manufacturing method therefor, liquid crystal display device using the same and manufacturing method therefor | |
WO2017028499A1 (en) | Low-temperature polycrystalline silicon thin film, thin film transistor and respective preparation method and display device | |
WO2019184026A1 (en) | Preparation method for cmos transistor and preparation method for array substrate | |
KR101475411B1 (en) | Poly-Si thin film transistor and method of manufacturing the same | |
KR101686242B1 (en) | Method for manufacturing of Thin Film Transistor | |
KR101457705B1 (en) | Fabricating method of electric device | |
JP4364481B2 (en) | Method for manufacturing thin film transistor | |
JP4249886B2 (en) | Method for manufacturing thin film semiconductor device | |
JP3774278B2 (en) | Method for manufacturing thin film transistor substrate for liquid crystal display device | |
KR101200945B1 (en) | Method for manufacturing polysilicon layer and method for manufacturing thin film transistor using the same | |
KR20120000166A (en) | Method for manufacturing of poly-silicon thin film transistor | |
KR100566893B1 (en) | Method for fabricating a thin film transistor including crystalline active layer | |
KR101560398B1 (en) | Method for manufacturing of Poly-Silicon Thin Film Transistor | |
KR100788993B1 (en) | Method of fabricating polycrystalline silicon thin-film transistor | |
JP2004103841A (en) | Semiconductor device, method for manufacturing the same, active matrix substrate and electro-optical device | |
JPH10274787A (en) | Manufacture of semiconductor device | |
KR101544055B1 (en) | Thin-film transistor method of manufacturing the thin-film transistor and display device using the same | |
KR101258080B1 (en) | Liquid crystal display device and method for fabricating thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20191113 Year of fee payment: 4 |