Nothing Special   »   [go: up one dir, main page]

KR101623583B1 - Manufacturing Method Of Thin Film Transistor - Google Patents

Manufacturing Method Of Thin Film Transistor Download PDF

Info

Publication number
KR101623583B1
KR101623583B1 KR1020090082811A KR20090082811A KR101623583B1 KR 101623583 B1 KR101623583 B1 KR 101623583B1 KR 1020090082811 A KR1020090082811 A KR 1020090082811A KR 20090082811 A KR20090082811 A KR 20090082811A KR 101623583 B1 KR101623583 B1 KR 101623583B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
forming
thin film
film transistor
Prior art date
Application number
KR1020090082811A
Other languages
Korean (ko)
Other versions
KR20110024697A (en
Inventor
이승민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090082811A priority Critical patent/KR101623583B1/en
Publication of KR20110024697A publication Critical patent/KR20110024697A/en
Application granted granted Critical
Publication of KR101623583B1 publication Critical patent/KR101623583B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 절연막을 형성하는 단계, 상기 절연막 상에 산화물을 포함하는 반도체층을 형성하는 단계, 상기 반도체층과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 형성하는 단계 및 상기 반도체층에 대응되는 상기 소오스 전극 및 드레인 전극에 레이저를 조사하여 상기 반도체층에 오믹층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법에 관한 것이다.The present invention provides a method for manufacturing a semiconductor device, comprising: forming a gate electrode on a substrate; forming an insulating film on the gate electrode; forming a semiconductor layer including an oxide on the insulating film; a source electrode electrically connected to the semiconductor layer; And forming a ohmic layer in the semiconductor layer by irradiating a laser beam to the source electrode and the drain electrode corresponding to the semiconductor layer.

산화물, 박막트랜지스터 Oxide, thin film transistor

Description

박막 트랜지스터의 제조방법{Manufacturing Method Of Thin Film Transistor}[0001] The present invention relates to a method of manufacturing a thin film transistor,

본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 보다 자세하게는, 반도체층과 소오스 전극 및 드레인 전극 간의 오믹 특성을 향상시킬 수 있는 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor, and more particularly, to a method of manufacturing a thin film transistor capable of improving ohmic characteristics between a semiconductor layer and a source electrode and a drain electrode.

일반적으로 박막 트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막 트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막 트랜지스터의 반도체층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.In general, a thin film transistor is important not only in characteristics of a basic thin film transistor such as mobility and leakage current, but also in durability and electrical reliability that can maintain a long lifetime. Here, the semiconductor layer of the thin film transistor is mainly formed of amorphous silicon or polycrystalline silicon. The amorphous silicon has a merit that the film forming process is simple and the production cost is low, but the electrical reliability is not secured. In addition, due to the high process temperature, polycrystalline silicon is very difficult to apply in a large area, and uniformity due to the crystallization method can not be secured.

한편, 산화물로 반도체층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이 동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막 트랜지스터로의 응용에 있어 큰 관심을 끌고 있다. 특히, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등을 그 예로 들 수 있다.On the other hand, when a semiconductor layer is formed with an oxide, a high degree of divergence can be obtained even if the film is formed at a low temperature. Since the resistance varies depending on the content of oxygen, it is very easy to obtain desired physical properties. It is attracting great attention. In particular, examples thereof include zinc oxide (ZnO), indium zinc oxide (InZnO), indium gallium zinc oxide (InGaZnO 4 ), and the like.

산화물 반도체 박막 트랜지스터는 종래 비정질 실리콘 박막 트랜지스터보다 이동도 및 신뢰성 특성이 우수하지만, 산화물 반도체와 소오스 전극 및 드레인 전극 사이의 오믹층 형성이 어려운 문제점이 있다. 따라서, 산화물 반도체층과 소오스 전극 및 드레인 전극 사이의 오믹 특성이 양호하지 않기 때문에 박막 트랜지스터의 output 특성이 저하되는 문제점이 있다. The oxide semiconductor thin film transistor has superior mobility and reliability characteristics than the conventional amorphous silicon thin film transistor, but has a problem that it is difficult to form an ohmic layer between the oxide semiconductor and the source electrode and the drain electrode. Therefore, the ohmic characteristics between the oxide semiconductor layer and the source electrode and the drain electrode are not good, so that the output characteristics of the thin film transistor are degraded.

따라서, 본 발명은 반도체층과 소오스 전극 및 드레인 전극 간의 오믹 특성을 향상시킬 수 있는 박막 트랜지스터의 제조방법을 제공한다.Accordingly, the present invention provides a method of manufacturing a thin film transistor capable of improving ohmic characteristics between a semiconductor layer and a source electrode and a drain electrode.

상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 절연막을 형성하는 단계, 상기 절연막 상에 산화물을 포함하는 반도체층을 형성하는 단계, 상기 반도체층과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 형성하는 단계 및 상기 반도체층에 대응되는 상기 소오스 전극 및 드레인 전극에 레이저를 조사하여 상기 반도체층에 오믹층을 형성하는 단계를 포함할 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a thin film transistor, including: forming a gate electrode on a substrate; forming an insulating film on the gate electrode; Forming a source electrode and a drain electrode electrically connected to the semiconductor layer, and irradiating a laser to the source electrode and the drain electrode corresponding to the semiconductor layer to form an ohmic layer on the semiconductor layer, To form a second layer.

또한, 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 절연막을 형성하는 단계, 상기 절연막 상에 산화물을 포함하는 반도체층을 형성하는 단계, 상기 반도체층 상에 금속층을 형성하는 단계, 상기 반도체층에 대응되는 상기 금속층에 레이저를 조사하여 상기 반도체층에 오믹층을 형성하는 단계 및 상기 금속층을 제거하고, 상기 반도체층에 연결되는 소오스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor, including: forming a gate electrode on a substrate; forming an insulating film on the gate electrode; forming a semiconductor layer including an oxide on the insulating film Forming an ohmic layer on the semiconductor layer by irradiating a laser beam to the metal layer corresponding to the semiconductor layer, removing the metal layer, forming a source electrode connected to the semiconductor layer, And forming an electrode and a drain electrode.

또한, 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조방법은 기판 상 에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 절연막을 형성하는 단계, 상기 절연막 상에 산화물을 포함하는 반도체층을 형성하는 단계, 상기 반도체층에 레이저를 조사하여 오믹층을 형성하는 단계 및 상기 반도체층과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor, including: forming a gate electrode on a substrate; forming an insulating film on the gate electrode; forming a semiconductor layer including an oxide on the insulating film Forming an ohmic layer by irradiating the semiconductor layer with a laser, and forming a source electrode and a drain electrode electrically connected to the semiconductor layer.

본 발명의 박막 트랜지스터의 제조방법은 반도체층과 소오스 전극 및 드레인 전극 간의 오믹 특성을 향상시켜, 박막 트랜지스터의 특성을 향상시킬 수 있는 이점이 있다.The method of manufacturing a thin film transistor of the present invention has an advantage of improving the ohmic characteristics between the semiconductor layer and the source electrode and the drain electrode, thereby improving the characteristics of the thin film transistor.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시 예들을 상세하게 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터를 도시한 단면도이다.1 is a cross-sectional view illustrating a thin film transistor according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100), 상기 기판(100) 상에 위치하는 게이트 전극(110), 상기 게이트 전극(110)을 절연시키는 절연막(120), 상기 절연막(120) 상에 위치하며, 오믹층(135)을 포함하는 반도체층(130) 및 상기 반도체층(130)과 전기적으로 연결되는 소오스 전 극(140a) 및 드레인 전극(140b)을 포함할 수 있다.1, a thin film transistor according to an exemplary embodiment of the present invention includes a substrate 100, a gate electrode 110 disposed on the substrate 100, an insulating layer 120 insulating the gate electrode 110, And a source electrode 140a and a drain electrode 140b which are located on the insulating layer 120 and are electrically connected to the semiconductor layer 130 including the ohmic layer 135 and the semiconductor layer 130 can do.

본 발명의 일 실시 예에 따른 박막 트랜지스터는 게이트 전극이 하부에 위치하는 바텀 게이트형 박막 트랜지스터를 개시하지만, 소오스 전극 및 드레인 전극이 반도체층 상부에 위치한다면 어느 구조를 적용하여도 무방하다.The thin film transistor according to an embodiment of the present invention discloses a bottom gate type thin film transistor in which a gate electrode is located at the bottom, but any structure may be applied if the source electrode and the drain electrode are located above the semiconductor layer.

이하, 도 2a 내지 도 6c를 참조하여, 상기 도 1과 같은 구조를 갖는 박막 트랜지스터의 제조방법을 상세히 설명하도록 한다.Hereinafter, a method of manufacturing a thin film transistor having the structure as shown in FIG. 1 will be described in detail with reference to FIGS. 2A to 6C.

도 2a 내지 도 3b는 본 발명의 제 1 실시 예에 따른 박막 트랜지스터의 제조방법을 공정별로 나타낸 도면이다.2A to 3B are views illustrating a method of manufacturing a thin film transistor according to a first embodiment of the present invention.

도 2a를 참조하면, 유리, 플라스틱 또는 금속을 포함하는 기판(200) 상에 크롬(Cr), 몰리브덴(Mo), 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 알루미늄(Al)과 같은 금속막을 적층한다. 그런 다음, 포토리소그래피(photolithography) 공정을 이용해서 이를 패터닝하여 게이트 전극(210)을 형성한다.2A, a metal film such as chromium (Cr), molybdenum (Mo), indium tin oxide (ITO), or aluminum (Al) is stacked on a substrate 200 including glass, do. Then, a gate electrode 210 is formed by patterning it using a photolithography process.

여기서, 기판(200)과 게이트 전극(210) 사이에는 버퍼층을 더 포함할 수 있다. 버퍼층은 열처리 공정 중 기판(200)으로부터 이온 등의 불순물이 확산되어 후속하여 형성되는 소자들을 오염시키는 것을 방지하기 위한 것으로, 실리콘 산화물, 실리콘 질화물 등과 같은 무기물로 형성할 수 있다.Here, a buffer layer may be further included between the substrate 200 and the gate electrode 210. The buffer layer may be formed of an inorganic material such as silicon oxide or silicon nitride to prevent impurities such as ions from diffusing from the substrate 200 during the heat treatment process to contaminate subsequently formed elements.

이어, 게이트 전극(210)이 형성된 기판(200) 상에 절연막(220)을 형성한다. 절연막(220)은 게이트 전극(210)을 전기적으로 절연시키는 게이트 절연막일 수 있으며, 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.Next, an insulating film 220 is formed on the substrate 200 on which the gate electrode 210 is formed. The insulating layer 220 may be a gate insulating layer that electrically isolates the gate electrode 210, and may be formed of a silicon oxide layer, a silicon nitride layer, or a double layer thereof.

다음, 도 2b를 참조하면, 절연막(220) 상에 반도체층(230)을 형성한다. 여기 서, 반도체층(230)은 아연 산화물(ZnO)을 포함한 아연 주석 산화물(ZnSnO)로 형성할 수 있으며, 그 외, 전기 전도도 등 특성을 향상시키기 위하여 인듐(In) 또는 갈륨(Ga) 등을 도핑함으로써, 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4)을 더 포함하도록 형성할 수 있다. Next, referring to FIG. 2B, a semiconductor layer 230 is formed on the insulating layer 220. Here, the semiconductor layer 230 may be formed of zinc tin oxide (ZnSnO) containing zinc oxide (ZnO), and indium (In) or gallium (Ga) may be added to improve the electrical conductivity, By doping, it can be formed to further include indium zinc oxide (InZnO) or indium gallium zinc oxide (InGaZnO 4 ).

이어, 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 또는 이들의 합금 등을 적층하여 반도체층(230)의 양측에 전기적으로 연결되도록 소오스 전극(240a) 및 드레인 전극(240b)을 형성한다.The source electrode 240a and the drain electrode 240b are formed so as to be electrically connected to both sides of the semiconductor layer 230 by laminating chromium (Cr), molybdenum (Mo), aluminum (Al), titanium 240b.

다음, 도 2c를 참조하면, 반도체층(230)과 소오스 전극(240a) 및 드레인 전극(240b)이 중첩되는 영역에 레이저를 조사한다. 여기서, 레이저로는 IR 다이오드 레이저를 사용할 수 있다. IR 다이오드 레이저는 반도체 레이저라고도 알려져 있으며, p-n 접합에 따른 다이오드에 과잉 운반자를 대량으로 주입했을 경우 전자와 양공(陽孔)이 에너지 갭을 넘어서 재결합할 때 발광하는 효과를 이용한 레이저이다. Next, referring to FIG. 2C, a laser is irradiated to a region where the semiconductor layer 230 overlaps with the source electrode 240a and the drain electrode 240b. Here, an IR diode laser can be used as the laser. IR diode lasers, also known as semiconductor lasers, are lasers that emit light when electrons and holes recombine over an energy gap when a large amount of excess carriers are injected into the diode along the p-n junction.

소오스 전극(240a) 및 드레인 전극(240b)에 IR 다이오드 레이저의 조사할 때, IR 다이오드 레이저의 공정 조건으로는 약 800 내지 850nm의 파장대와 4 내지 12V의 파워, 그리고 50 내지 300m/s의 스캔 속도로 수행될 수 있다. When the IR diode laser is irradiated to the source electrode 240a and the drain electrode 240b, the process conditions of the IR diode laser include a wavelength range of about 800 to 850 nm, a power of 4 to 12 V, and a scan speed of 50 to 300 m / s Lt; / RTI >

여기서, 소오스 전극(240a) 및 드레인 전극(240a)에 IR 다이오드 레이저가 조사되면, 금속으로 이루어진 소오스 전극(240a) 및 드레인 전극(240a)이 열전달 매개체로 작용하여 반도체층(230)에 레이저의 열을 전달하게 된다.When the source electrode 240a and the drain electrode 240a are irradiated with the IR diode laser, the source electrode 240a and the drain electrode 240a made of metal act as a heat transfer medium, .

상기 소오스 전극(240a) 및 드레인 전극(240b)으로부터 열을 전달받은 반도 체층(230)은 소오스 전극(240a) 및 드레인 전극(240b)에 인접하는 계면 영역에서 반도체층(230) 내의 캐리어들의 농도가 증가하여 오믹층(245)이 형성된다.The semiconductor layer 230 that receives heat from the source and drain electrodes 240a and 240b has a concentration of carriers in the semiconductor layer 230 in the interface region adjacent to the source electrode 240a and the drain electrode 240b And the ohmic layer 245 is formed.

이러한 오믹층(245)은 반도체층(230)과 소오스 전극(240a) 및 드레인 전극(240b) 간에 오믹 콘택을 이룰 수 있게 되어 박막 트랜지스터의 특성이 향상될 수 있는 이점이 있다.This ohmic layer 245 can achieve an ohmic contact between the semiconductor layer 230 and the source electrode 240a and the drain electrode 240b, thereby improving the characteristics of the thin film transistor.

한편, 도 3a 및 도 3b는 본 발명의 제 1 실시예 중 다른 실시 예를 도시한 도면이다.3A and 3B are views showing another embodiment of the first embodiment of the present invention.

도 3a를 참조하면, 전술한 실시예와 동일한 조건으로, 기판(200) 상에 게이트 전극(210)을 형성하고, 게이트 전극(210) 상에 게이트 전극(210)을 절연시키는 절연막(220)을 형성한다. 그리고, 절연막(220) 상에 산화물을 포함하는 반도체층(230)을 형성한다.3A, a gate electrode 210 is formed on a substrate 200 and an insulating film 220 is formed on the gate electrode 210 to insulate the gate electrode 210 from the substrate 200 under the same conditions as the above- . Then, a semiconductor layer 230 including an oxide is formed on the insulating film 220.

그 다음, 상기 반도체층(230) 상에 실리콘 산화막 또는 실리콘 질화막을 적층한 후 패터닝하여 에치 스토퍼(235)를 형성한다. 에치 스토퍼(235)는 추후 소오스 전극 및 드레인 전극을 형성하기 위한 패터닝 공정 시, 반도체층이 손상되는 것을 방지하는 역할을 한다.Then, a silicon oxide film or a silicon nitride film is stacked on the semiconductor layer 230 and then patterned to form an etch stopper 235. The etch stopper 235 serves to prevent the semiconductor layer from being damaged in the patterning process for forming the source electrode and the drain electrode later.

이어, 도 3b를 참조하면, 에치 스토퍼(235)가 형성된 기판(200) 상에 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 또는 이들의 합금 등을 적층하여 반도체층(230)의 양측에 전기적으로 연결되도록 소오스 전극(240a) 및 드레인 전극(240b)을 형성한다.3B, chromium (Cr), molybdenum (Mo), aluminum (Al), titanium (Ti), alloys thereof, or the like are stacked on the substrate 200 on which the etch stopper 235 is formed, A source electrode 240a and a drain electrode 240b are formed so as to be electrically connected to both sides of the gate electrode 230.

그 다음, 전술한 실시예와 동일하게 IR 다이오드 레이저를 조사하여, 오믹 층(245)을 형성하여 박막 트랜지스터를 제조한다.Then, an ohmic layer 245 is formed by irradiating with an IR diode laser in the same manner as in the above-described embodiment to manufacture a thin film transistor.

상기와 같이, 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조방법은 소오스 전극 및 드레인 전극이 열전달 매개체로 작용하여 반도체층에 오믹층을 형성함으로써, 반도체층과 소오스 전극 및 드레인 전극 간의 오믹 콘택을 구현하여 박막 트랜지스터의 전기적 특성을 향상시킬 수 있는 이점이 있다.As described above, in the method of manufacturing a thin film transistor according to the first embodiment of the present invention, the source electrode and the drain electrode act as a heat transfer medium to form an ohmic layer in the semiconductor layer, thereby forming ohmic contact between the semiconductor layer and the source electrode and the drain electrode. So that the electrical characteristics of the thin film transistor can be improved.

한편, 도 4a 내지 도 4d는 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도이다.4A to 4D are cross-sectional views illustrating a method of manufacturing a TFT according to a second embodiment of the present invention.

도 4a를 참조하면, 기판(300) 상에 크롬(Cr), 몰리브덴(Mo), 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 알루미늄(Al)과 같은 금속막을 적층한다. 그런 다음, 포토리소그래피(photolithography) 공정을 이용해서 이를 패터닝하여 게이트 전극(310)을 형성한다.4A, a metal film such as Cr, molybdenum (Mo), indium tin oxide (ITO), or aluminum (Al) is deposited on a substrate 300. Then, a gate electrode 310 is formed by patterning it using a photolithography process.

여기서, 기판(300)과 게이트 전극(310) 사이에는 버퍼층을 더 포함할 수 있다. 버퍼층은 열처리 공정 중 기판(300)으로부터 이온 등의 불순물이 확산되어 후속하여 형성되는 소자들을 오염시키는 것을 방지하기 위한 것으로, 실리콘 산화물, 실리콘 질화물 등과 같은 무기물로 형성할 수 있다.Here, a buffer layer may be further included between the substrate 300 and the gate electrode 310. The buffer layer may be formed of an inorganic material such as silicon oxide, silicon nitride, or the like to prevent impurities such as ions from being diffused from the substrate 300 during the heat treatment process to contaminate subsequently formed elements.

이어, 게이트 전극(310)이 형성된 기판(300) 상에 절연막(320)을 형성한다. 절연막(320)은 게이트 전극(310)을 전기적으로 절연시키는 게이트 절연막일 수 있으며, 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.Next, an insulating layer 320 is formed on the substrate 300 having the gate electrode 310 formed thereon. The insulating layer 320 may be a gate insulating layer that electrically isolates the gate electrode 310, and may be formed of a silicon oxide layer, a silicon nitride layer, or a double layer thereof.

다음, 절연막(320) 상에 반도체층(330)을 형성한다. 여기서, 반도체층(330) 은 아연 산화물(ZnO)을 포함한 아연 주석 산화물(ZnSnO)로 형성할 수 있으며, 그 외, 전기 전도도 등 특성을 향상시키기 위하여 인듐(In) 또는 갈륨(Ga) 등을 도핑함으로써, 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4)을 더 포함하도록 형성할 수 있다. Next, a semiconductor layer 330 is formed on the insulating film 320. Here, the semiconductor layer 330 may be formed of zinc tin oxide (ZnSnO) containing zinc oxide (ZnO), and further doped with indium (In) or gallium (Ga) (InZnO) or indium gallium zinc oxide (InGaZnO 4 ), as shown in FIG.

다음, 상기 반도체층(330)이 형성된 기판(300) 상에 금속 물질을 증착하고 패터닝하여 금속층(335)을 형성한다. 여기서, 금속층(335)은 상기 반도체층(330)의 추후 소오스 전극 및 드레인 전극이 접촉되는 영역 상에 위치하게끔 패터닝한다. 또한, 금속층(335)은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 또는 이들의 합금 등으로 형성할 수 있다.Next, a metal material is deposited on the substrate 300 on which the semiconductor layer 330 is formed, and patterned to form a metal layer 335. Here, the metal layer 335 is patterned to be positioned on a region where the source electrode and the drain electrode of the semiconductor layer 330 are in contact with each other. The metal layer 335 may be formed of chromium (Cr), molybdenum (Mo), aluminum (Al), titanium (Ti), or an alloy thereof.

이어, 도 4b를 참조하면, 반도체층(330)과 금속층(335)이 중첩되는 영역에 레이저를 조사하여 오믹층(340)을 형성한다. 여기서, 레이저로는 IR 다이오드 레이저를 사용할 수 있다. IR 다이오드 레이저는 반도체 레이저라고도 알려져 있으며, p-n 접합에 따른 다이오드에 과잉 운반자를 대량으로 주입했을 경우 전자와 양공(陽孔)이 에너지 갭을 넘어서 재결합할 때 발광하는 효과를 이용한 레이저이다. 4B, an ohmic layer 340 is formed by irradiating a laser beam to a region where the semiconductor layer 330 and the metal layer 335 are overlapped with each other. Here, an IR diode laser can be used as the laser. IR diode lasers, also known as semiconductor lasers, are lasers that emit light when electrons and holes recombine over an energy gap when a large amount of excess carriers are injected into the diode along the p-n junction.

금속층(335)에 IR 다이오드 레이저의 조사할 때, IR 다이오드 레이저의 공정 조건으로는 약 800 내지 850nm의 파장대와 4 내지 12V의 파워, 그리고 50 내지 300m/s의 스캔 속도로 수행될 수 있다. When irradiating the metal layer 335 with an IR diode laser, the process conditions of the IR diode laser may be performed at a wavelength of about 800 to 850 nm, a power of 4 to 12 V, and a scan speed of 50 to 300 m / s.

여기서, 금속층(335)에 IR 다이오드 레이저가 조사되면, 금속으로 이루어진 금속층(335)이 열전달 매개체로 작용하여 반도체층(330)에 레이저의 열을 전달하게 된다.When an IR diode laser is irradiated onto the metal layer 335, a metal layer 335 made of metal acts as a heat transfer medium to transfer the heat of the laser to the semiconductor layer 330.

따라서, 금속층(335)으로부터 열을 전달받은 반도체층(330)은 금속층(335)에 인접하는 계면 영역에서 반도체층(330) 내의 캐리어들의 농도가 증가하여 오믹층(340)이 형성된다.Therefore, the semiconductor layer 330 that receives heat from the metal layer 335 increases the concentration of carriers in the semiconductor layer 330 in the interface region adjacent to the metal layer 335, thereby forming the ohmic layer 340.

이러한 오믹층(340)은 반도체층(330)과 추후 형성될 소오스 전극 및 드레인 전극 간에 오믹 콘택을 이룰 수 있게 되어 박막 트랜지스터의 특성이 향상될 수 있는 이점이 있다.This ohmic layer 340 has an advantage that the ohmic contact can be established between the semiconductor layer 330 and the source electrode and the drain electrode to be formed later so that the characteristics of the thin film transistor can be improved.

이어, 도 4c를 참조하면, 상기 레이저가 조사된 금속층(335)을 식각하여 제거한다. 레이저가 조사된 금속층(335)은 레이저의 고열에 의해 들뜨거나 손상될 가능성이 있기 때문에 추후 신뢰성을 위하여 제거한다.Referring to FIG. 4C, the laser is irradiated with the metal layer 335 by etching. Since the laser-irradiated metal layer 335 may be lifted or damaged by the high temperature of the laser, it is removed for later reliability.

다음, 도 4d를 참조하면, 상기 반도체층(330) 상에 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 또는 이들의 합금 등을 적층하여 반도체층(330)의 양측에 전기적으로 연결되도록 소오스 전극(345a) 및 드레인 전극(345b)을 형성하여 박막 트랜지스터를 완성한다.4D, chromium (Cr), molybdenum (Mo), aluminum (Al), titanium (Ti), or their alloys are stacked on the semiconductor layer 330, A source electrode 345a and a drain electrode 345b are formed so as to be electrically connected to each other.

본 발명의 제 2 실시 예에 따른 박막 트랜지스터의 제조방법은 금속을 열전달 매개체로 반도체층에 오믹층을 형성함으로써, 박막 트랜지스터의 소오스 전극 및 드레인 전극과, 반도체층 간의 오믹 특성을 향상시킬 수 있는 이점이 있다. 또한, 레이저가 조사된 금속을 제거하고 소오스 전극 및 드레인 전극을 형성함으로써, 박막 트랜지스터의 신뢰성을 향상시킬 수 있는 이점이 있다.A method of manufacturing a thin film transistor according to a second embodiment of the present invention includes forming an ohmic layer on a semiconductor layer using a metal as a heat transfer medium to form a source electrode and a drain electrode of the thin film transistor and an advantage . Further, there is an advantage that the reliability of the thin film transistor can be improved by removing the laser-irradiated metal and forming the source electrode and the drain electrode.

한편, 도 5a 내지 도 6c는 본 발명의 제 3 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정별 단면도이다. 5A through 6C are cross-sectional views illustrating a method of manufacturing a TFT according to a third embodiment of the present invention.

도 5a를 참조하면, 기판(400) 상에 크롬(Cr), 몰리브덴(Mo), 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 알루미늄(Al)과 같은 금속막을 적층한다. 그런 다음, 포토리소그래피(photolithography) 공정을 이용해서 이를 패터닝하여 게이트 전극(410)을 형성한다.5A, a metal film such as Cr, molybdenum (Mo), indium tin oxide (ITO), or aluminum (Al) is deposited on a substrate 400. Then, a gate electrode 410 is formed by patterning it using a photolithography process.

여기서, 기판(400)과 게이트 전극(410) 사이에는 버퍼층을 더 포함할 수 있다. 버퍼층은 열처리 공정 중 기판(400)으로부터 이온 등의 불순물이 확산되어 후속하여 형성되는 소자들을 오염시키는 것을 방지하기 위한 것으로, 실리콘 산화물, 실리콘 질화물 등과 같은 무기물로 형성할 수 있다.Here, a buffer layer may be further included between the substrate 400 and the gate electrode 410. The buffer layer may be formed of an inorganic material such as silicon oxide or silicon nitride to prevent impurities such as ions from being diffused from the substrate 400 during the heat treatment process to contaminate subsequently formed elements.

이어, 게이트 전극(410)이 형성된 기판(400) 상에 절연막(420)을 형성한다. 절연막(420)은 게이트 전극(410)을 전기적으로 절연시키는 게이트 절연막일 수 있으며, 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.Next, an insulating film 420 is formed on the substrate 400 on which the gate electrode 410 is formed. The insulating layer 420 may be a gate insulating layer that electrically isolates the gate electrode 410, and may be formed of a silicon oxide layer, a silicon nitride layer, or a double layer thereof.

다음, 도 5b를 참조하면, 절연막(420) 상에 반도체층(430)을 형성한다. 여기서, 반도체층(430)은 아연 산화물(ZnO)을 포함한 아연 주석 산화물(ZnSnO)로 형성할 수 있으며, 그 외, 전기 전도도 등 특성을 향상시키기 위하여 인듐(In) 또는 갈륨(Ga) 등을 도핑함으로써, 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4)을 더 포함하도록 형성할 수 있다. Next, referring to FIG. 5B, a semiconductor layer 430 is formed on the insulating layer 420. Here, the semiconductor layer 430 may be formed of zinc tin oxide (ZnSnO) containing zinc oxide (ZnO), and further doped with indium (In) or gallium (Ga) (InZnO) or indium gallium zinc oxide (InGaZnO 4 ), as shown in FIG.

상기 반도체층(430)을 포함하는 기판(400) 상에 레이저 마스크(440)를 얼라 인하여 배치한다. 레이저 마스크(440)는 레이저가 투과할 수 있도록 개구부와 차단부가 형성된 것으로, 개구부를 통해 레이저가 조사될 영역을 조절할 수 있다. 여기서, 레이저 마스크(440)는 반도체층(430)이 추후 소오스 전극 및 드레인 전극과 접촉할 영역에 레이저가 조사되도록 개구부의 위치를 조절하여 배치한다.A laser mask 440 is aligned on the substrate 400 including the semiconductor layer 430. The laser mask 440 is formed with an opening and a blocking portion so that the laser can pass therethrough, and the region through which the laser is irradiated can be adjusted through the opening. Here, the laser mask 440 adjusts the positions of the openings so that the semiconductor layer 430 is irradiated with laser light in a region where the semiconductor layer 430 is to be contacted with the source electrode and the drain electrode.

이어, 상기 반도체층(430)에 레이저를 조사하여 반도체층(430)에 오믹층(450)을 형성한다. 여기서, 레이저로는 UV 엑시머 레이저를 사용할 수 있다. UV 엑시머 레이저는 불활성 기체에 전기적 자극을 주어 UV 즉 자외선 영역의 파장을 내는 레이저이다. The ohmic layer 450 is formed on the semiconductor layer 430 by irradiating the semiconductor layer 430 with a laser. Here, a UV excimer laser can be used as the laser. A UV excimer laser is a laser which gives an electric stimulus to an inert gas to emit a wavelength in the UV or ultraviolet region.

반도체층(430)에 UV 엑시머 레이저를 조사할 때, UV 엑시머 레이저의 공정 조건으로는 100 내지 200mJ/㎠의 에너지 밀도로 수초 내지 수분 동안 수행될 수 있다. 여기서, UV 엑시머 레이저의 에너지 밀도가 100mJ 이상이면 반도체층(430)의 캐리어 농도를 증가되어 오믹층이 형성될 수 있는 이점이 있고, 200mJ 이하이면, 반도체층(430)이 손상되는 것을 방지할 수 있는 이점이 있다.When the semiconductor layer 430 is irradiated with a UV excimer laser, the UV excimer laser may be performed at a energy density of 100 to 200 mJ / cm 2 for several seconds to several minutes. Here, when the energy density of the UV excimer laser is 100 mJ or more, the carrier concentration of the semiconductor layer 430 is increased and the ohmic layer can be formed. When the energy density is 200 mJ or less, the semiconductor layer 430 can be prevented from being damaged There is an advantage.

여기서, 반도체층(430)에 UV 엑시머 레이저가 조사되면, 반도체층(430) 내의 캐리어들이 레이저가 조사된 반도체층(430)의 표면에서 농도가 증가하여 오믹층(450)이 형성된다.When a UV excimer laser is irradiated on the semiconductor layer 430, the carriers in the semiconductor layer 430 increase in concentration on the surface of the semiconductor layer 430 to which the laser is irradiated, thereby forming the ohmic layer 450.

이러한 오믹층(450)은 반도체층(430)과 추후 형성되는 소오스 전극 및 드레인 전극 간에 오믹 콘택을 이룰 수 있게 되어 박막 트랜지스터의 특성이 향상될 수 있는 이점이 있다.This ohmic layer 450 has an advantage that the ohmic contact can be established between the semiconductor layer 430 and the source electrode and the drain electrode to be formed later so that the characteristics of the thin film transistor can be improved.

다음, 도 5c를 참조하면, 오믹층(450)이 형성된 반도체층(430) 상에 크 롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 또는 이들의 합금 등을 적층하여 반도체층(430)의 양측에 전기적으로 연결되도록 소오스 전극(455a) 및 드레인 전극(455b)을 형성한다. 5C, Cr, molybdenum, aluminum (Al), titanium (Ti), an alloy thereof, or the like is stacked on the semiconductor layer 430 on which the ohmic layer 450 is formed A source electrode 455a and a drain electrode 455b are formed so as to be electrically connected to both sides of the semiconductor layer 430. [

이때, 소오스 전극(455a) 및 드레인 전극(455b)이 오믹층(450)과 접촉하도록 패터닝하여, 반도체층(430)과 소오스 전극(455a) 및 드레인 전극(455b)이 오믹 콘택을 이룰 수 있도록 박막 트랜지스터를 형성한다.At this time, the source electrode 455a and the drain electrode 455b are patterned so as to be in contact with the ohmic layer 450 so that the semiconductor layer 430 and the source electrode 455a and the drain electrode 455b can be in ohmic contact with each other, Thereby forming a transistor.

한편, 도 6a 내지 도 6c는 본 발명의 제 3 실시예 중 다른 실시 예를 도시한 도면이다.6A to 6C are views showing another embodiment of the third embodiment of the present invention.

도 6a를 참조하면, 전술한 제 3 실시예와 동일한 조건으로, 기판(400) 상에 게이트 전극(410)을 형성하고, 게이트 전극(410) 상에 게이트 전극(410)을 절연시키는 절연막(420)을 형성한다. 그리고, 절연막(420) 상에 산화물을 포함하는 반도체층(430)을 형성한다.6A, a gate electrode 410 is formed on a substrate 400 and an insulating film 420 (not shown) is formed on the gate electrode 410 to insulate the gate electrode 410 under the same conditions as in the third embodiment described above. ). A semiconductor layer 430 containing an oxide is formed on the insulating layer 420.

그 다음, 상기 반도체층(430) 상에 실리콘 산화막 또는 실리콘 질화막을 적층한 후 패터닝하여 에치 스토퍼(435)를 형성한다. 에치 스토퍼(435)는 추후 소오스 전극 및 드레인 전극을 형성하기 위한 패터닝 공정 시, 반도체층이 손상되는 것을 방지하는 역할을 한다.Then, a silicon oxide film or a silicon nitride film is stacked on the semiconductor layer 430 and patterned to form an etch stopper 435. The etch stopper 435 serves to prevent the semiconductor layer from being damaged in the patterning process for forming the source electrode and the drain electrode later.

이어, 도 6b를 참조하면, 전술한 제 2 실시예와 동일하게, 에치 스토퍼(435)가 형성된 기판(400) 상에 레이저 마스크(440)를 얼라인하여 배치한 후, 반도체층(430)에 레이저를 조사하여 오믹층(450)을 형성한다. 6B, a laser mask 440 is aligned on a substrate 400 on which an etch stopper 435 is formed, and then a laser is irradiated to the semiconductor layer 430 in the same manner as in the second embodiment described above, The ohmic layer 450 is formed.

다음, 도 6c를 참조하면, 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 또는 이들의 합금 등을 적층하여 반도체층(430)의 양측에 전기적으로 연결되도록 소오스 전극(455a) 및 드레인 전극(455b)을 형성한다. 이때, 소오스 전극(455a) 및 드레인 전극(455b)이 오믹층(450)과 접촉하도록 패터닝하여, 반도체층(430)과 소오스 전극(455a) 및 드레인 전극(455b)이 오믹 콘택을 이룰 수 있도록 박막 트랜지스터를 형성한다.Next, referring to FIG. 6C, a source electrode (not shown) is formed by laminating chromium (Cr), molybdenum (Mo), aluminum (Al), titanium 455a and a drain electrode 455b are formed. At this time, the source electrode 455a and the drain electrode 455b are patterned so as to be in contact with the ohmic layer 450 so that the semiconductor layer 430 and the source electrode 455a and the drain electrode 455b can be in ohmic contact with each other, Thereby forming a transistor.

상기와 같이, 본 발명의 제 3 실시예에 따른 박막 트랜지스터의 제조방법은 전술한 제 1 실시예와는 달리, 반도체층에 직접 UV 엑시머 레이저를 조사하여 오믹층을 형성함으로써, 반도체층과 소오스 전극 및 드레인 전극 간의 오믹 콘택을 구현하여 박막 트랜지스터의 전기적 특성을 향상시킬 수 있는 이점이 있다.As described above, the method of manufacturing a thin film transistor according to the third embodiment of the present invention differs from the first embodiment in that a semiconductor layer is directly irradiated with a UV excimer laser to form an ohmic layer, And an ohmic contact between the drain electrode and the drain electrode, thereby improving the electrical characteristics of the thin film transistor.

이하, 본 발명의 일 실시예에 따라 제조된 박막 트랜지스터와, 소오스 전극 및 드레인 전극이 단일층으로 이루어진 박막 트랜지스터의 특성을 비교한 실험예를 개시한다. 다만, 하기의 실시예는 본 발명을 예시하는 것일 뿐 본 발명이 하기 실험예에 한정되는 것은 아니다.Hereinafter, an experimental example comparing characteristics of a thin film transistor manufactured according to an embodiment of the present invention and a thin film transistor having a single layer of a source electrode and a drain electrode will be described. However, the following examples are illustrative of the present invention, and the present invention is not limited to the following experimental examples.

<실험예><Experimental Example>

기판 상에 몰리브덴(Mo)을 스퍼터 증착하여 10nm의 게이트 전극을 형성하였고, 게이트 절연막으로 실리콘 질화물(SiNx)을 300℃에서 PECVD 증착하여 400nm의 질화막을 형성하였고, IGZO를 500Å의 두께로 적층하여 반도체층을 형성하였다. 그 다음, 몰리브덴(Mo)을 스퍼터 증착하여 2000Å의 두께로 소오스 전극 및 드레인 전극을 형성하였다. 그리고, 소오스 전극 및 드레인 전극 상에 800nm의 파장과 8V의 파워 그리고 100m/s의 스캔 스피드로 IR 다이오드 레이저를 조사함으로써, 박막 트랜지스터를 제조하였다. Molybdenum (Mo) was sputtered on the substrate to form a gate electrode of 10 nm. Silicon nitride (SiNx) was deposited as a gate insulating film by PECVD at 300 ° C to form a 400 nm nitride film. IGZO was deposited to a thickness of 500 angstroms Layer. Then, molybdenum (Mo) was sputter-deposited to form a source electrode and a drain electrode with a thickness of 2000 angstroms. Then, a thin film transistor was manufactured by irradiating an IR diode laser with a wavelength of 800 nm and a power of 8 V and a scan speed of 100 m / s on the source electrode and the drain electrode.

<비교예><Comparative Example>

전술한 실험예와 동일한 공정 조건 하에, IR 다이오드 레이저를 조사하는 공정 없이 박막 트랜지스터를 제조하였다. A thin film transistor was fabricated without the process of irradiating an IR diode laser under the same process conditions as in the above-mentioned experimental example.

상기 실험예와 비교예에 따라 제조된 박막 트랜지스터의 아웃풋 특성을 측정하여 도 7a 및 도 7b에 나타내었다.The output characteristics of the thin film transistor fabricated according to the experimental examples and the comparative examples are measured and shown in FIGS. 7A and 7B.

도 7a 및 도 7b를 참조하여 게이트 전압에 따른 소오스-드레인 전류를 측정한 박막 트랜지스터의 아웃풋 특성을 살펴보면, 본 발명의 실험예인 도 7a는 게이트 전압이 상승함에 따라 소오스-드레인 전류가 지속적으로 증가되는 것을 알 수 있지만, 비교예인 도 7b는 소오스-드레인 전류의 증가량이 실험예에 현저하게 미치지 못하는 것을 알 수 있다. Referring to FIGS. 7A and 7B, the output characteristics of the thin film transistor measuring the source-drain current according to the gate voltage are shown in FIG. 7A. In FIG. 7A, the source-drain current is continuously increased However, it can be seen that the increase amount of the source-drain current in the comparative example of FIG. 7B is not remarkable in the experimental example.

상기와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법은 형성함으로써, 반도체층과 소오스 전극 및 드레인 전극 간의 콘택 면적 및 콘택 특성을 향상시켜, 전기적 특성이 우수한 박막 트랜지스터를 제공할 수 있는 이점이 있다.As described above, the method of manufacturing a thin film transistor according to an embodiment of the present invention can improve the contact area between the semiconductor layer and the source electrode and the drain electrode, and can provide a thin film transistor having excellent electrical characteristics There is an advantage.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터를 나타낸 도면.1 illustrates a thin film transistor according to an embodiment of the present invention.

도 2a 내지 도 3b는 본 발명의 제 1 실시 예에 따른 박막 트랜지스터의 제조방법을 나타낸 공정별 단면도.FIGS. 2A to 3B are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a first embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 제 2 실시 예에 따른 박막 트랜지스터의 제조방법을 나타낸 공정별 단면도.4A to 4D are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a second embodiment of the present invention.

도 5a 내지 도 6c는 본 발명의 제 3 실시 예에 따른 박막 트랜지스터의 제조방법을 나타낸 공정별 단면도.5A to 6C are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a third embodiment of the present invention.

도 7a 및 도 7b는 본 발명의 실험예 및 비교예에 따라 제작된 박막 트랜지스터의 아웃풋 특성을 나타낸 그래프.7A and 7B are graphs showing output characteristics of a thin film transistor fabricated according to Experimental Examples and Comparative Examples of the present invention.

Claims (13)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 게이트 전극 상에 절연막을 형성하는 단계;Forming an insulating film on the gate electrode; 상기 절연막 상에 산화물을 포함하는 반도체층을 형성하는 단계;Forming a semiconductor layer including an oxide on the insulating layer; 추후 소오스 전극 및 드레인 전극이 접촉되는 상기 반도체층의 영역에 컨택하도록 패터닝된 금속층을 형성하는 단계;Forming a patterned metal layer to be in contact with a region of the semiconductor layer to which the source electrode and the drain electrode are to be contacted; 상기 반도체층에 컨택된 상기 금속층에 레이저를 조사하여, 상기 반도체층에 오믹층을 형성하는 단계; Forming an ohmic layer on the semiconductor layer by irradiating a laser beam onto the metal layer that is in contact with the semiconductor layer; 상기 레이저가 조사된 상기 금속층을 식각하여 제거하는 단계; 및Etching and removing the metal layer irradiated with the laser; And 상기 금속층이 제거된 상기 반도체층의 오믹층에 컨택하는 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.And forming a source electrode and a drain electrode in contact with the ohmic layer of the semiconductor layer from which the metal layer is removed. 삭제delete 삭제delete 삭제delete 삭제delete 제 6항에 있어서,The method according to claim 6, 상기 레이저는 IR 다이오드 레이저인 박막 트랜지스터의 제조방법.Wherein the laser is an IR diode laser. 제 6항에 있어서,The method according to claim 6, 상기 금속층은 상기 레이저의 열을 상기 반도체층에 전달하는 열전달 매개체인 박막 트랜지스터의 제조방법.Wherein the metal layer is a heat transfer medium for transferring heat of the laser to the semiconductor layer. 제 6항에 있어서,The method according to claim 6, 상기 반도체층은 아연 주석 산화물(ZnSnO), 인듐 아연 산화물(InZnO) 및 인듐 갈륨 아연 산화물(InGaZnO4)로 이루어진 군에서 선택된 어느 하나로 형성하는 박막 트랜지스터의 제조방법. Wherein the semiconductor layer is formed of any one selected from the group consisting of zinc tin oxide (ZnSnO), indium zinc oxide (InZnO), and indium gallium zinc oxide (InGaZnO 4 ).
KR1020090082811A 2009-09-03 2009-09-03 Manufacturing Method Of Thin Film Transistor KR101623583B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090082811A KR101623583B1 (en) 2009-09-03 2009-09-03 Manufacturing Method Of Thin Film Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090082811A KR101623583B1 (en) 2009-09-03 2009-09-03 Manufacturing Method Of Thin Film Transistor

Publications (2)

Publication Number Publication Date
KR20110024697A KR20110024697A (en) 2011-03-09
KR101623583B1 true KR101623583B1 (en) 2016-05-24

Family

ID=43932490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090082811A KR101623583B1 (en) 2009-09-03 2009-09-03 Manufacturing Method Of Thin Film Transistor

Country Status (1)

Country Link
KR (1) KR101623583B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157386A (en) * 2011-03-19 2011-08-17 福州华映视讯有限公司 Manufacturing method of TFT (Thin Film Transistor)
KR101913387B1 (en) 2012-03-23 2018-10-30 삼성전자주식회사 Selective low-temperature ohmic contact formation method for ⅲ-nitride heterostructure device

Also Published As

Publication number Publication date
KR20110024697A (en) 2011-03-09

Similar Documents

Publication Publication Date Title
US10192992B2 (en) Display device
US11594639B2 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
KR101413655B1 (en) Fabrication method of oxide semiconductor thin film transistor
US9793377B2 (en) Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof
KR101206033B1 (en) Fabrication method of ZnO Thin Film and ZnO Transistor, and Thin Film Transistor adopting the same
KR101334182B1 (en) Fabrication method of ZnO family Thin film transistor
KR101312259B1 (en) Thin film transistor and method for forming the same
US20070069209A1 (en) Transparent thin film transistor (TFT) and its method of manufacture
US20150084035A1 (en) Thin film transistor and method of manufacturing the same
US8101949B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
EP2107613B1 (en) Method of fabricating thin film transistor
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR100936871B1 (en) Organic light emitting display device and method of manufacturing the same
JP2011082487A (en) Thin-film transistor, method of manufacturing the same, and organic electric-field light-emitting display device having the same
JP2009111125A (en) Oxide semiconductor element, its manufacturing method, thin film sensor and electro-optic device
TW200937534A (en) Method for manufacturing field-effect transistor
KR101659466B1 (en) TFT array substrate and method for manufacturing the same
JP2009010348A (en) Channel layer and its forming method, and thin film transistor including channel layer and its manufacturing method
KR101117727B1 (en) Organic light emitting display and manufacturing method thereof
KR20220151580A (en) Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof
US9070779B2 (en) Metal oxide TFT with improved temperature stability
JP2018129430A (en) Semiconductor device
KR101623583B1 (en) Manufacturing Method Of Thin Film Transistor
JP2015153902A (en) Thin film transistor device and manufacturing method of the same
KR101318418B1 (en) Thin film transistor and the manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee