Nothing Special   »   [go: up one dir, main page]

KR101588975B1 - Panel Array For Display Device With Narrow Bezel - Google Patents

Panel Array For Display Device With Narrow Bezel Download PDF

Info

Publication number
KR101588975B1
KR101588975B1 KR1020140139938A KR20140139938A KR101588975B1 KR 101588975 B1 KR101588975 B1 KR 101588975B1 KR 1020140139938 A KR1020140139938 A KR 1020140139938A KR 20140139938 A KR20140139938 A KR 20140139938A KR 101588975 B1 KR101588975 B1 KR 101588975B1
Authority
KR
South Korea
Prior art keywords
gip
odd
gip circuit
display
circuit
Prior art date
Application number
KR1020140139938A
Other languages
Korean (ko)
Other versions
KR20160000817A (en
Inventor
김원두
정의현
장훈
이철환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US14/869,250 priority Critical patent/US10062317B2/en
Priority to CN201510662133.XA priority patent/CN105527739B/en
Publication of KR20160000817A publication Critical patent/KR20160000817A/en
Application granted granted Critical
Publication of KR101588975B1 publication Critical patent/KR101588975B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시면의 상측 비 표시영역 일부에 배치되어 비 표시 기능소자를 상기 표시면쪽으로 노출시키는 노출홈과, 상기 표시면의 우측 비 표시영역에 배치되어 오드 게이트라인들을 행 순차 방식으로 구동하는 오드 GIP 회로와, 상기 표시면의 좌측 비 표시영역에 배치되어 이븐 게이트라인들을 행 순차 방식으로 구동하는 이븐 GIP 회로와, 상기 오드 GIP 회로와 마주하도록 상기 노출홈 근처의 우측 비 표시영역에 배치되어, 상기 노출홈으로 인해 상기 이븐 GIP 회로와의 접속이 불가능한 일부 이븐 게이트라인들을 행 순차 방식으로 구동하는 추가 이븐 GIP 회로와, 상기 이븐 GIP 회로와 마주하도록 상기 노출홈 근처의 좌측 비 표시영역에 배치되어, 상기 노출홈으로 인해 상기 오드 GIP 회로와의 접속이 불가능한 일부 오드 게이트라인들을 행 순차 방식으로 구동하는 추가 오드 GIP 회로를 구비한다.The present invention provides a liquid crystal display device comprising an exposure groove disposed in a part of an upper non-display area of a display surface to expose a non-display functional element toward the display surface, and an odd- An odd GIP circuit, an even GIP circuit arranged in the left non-display region of the display surface to drive the even gate lines in a row sequential manner, and a non-display region disposed in the right non-display region near the exposure groove to face the odd GIP circuit An additional non-display GIP circuit for driving some of the even-numbered gate lines which can not be connected to the even-numbered GIP circuit due to the exposure groove in a row sequential manner; And some odd gate lines which can not be connected to the odd GIP circuit due to the exposed grooves are arranged in a row sequential manner Lt; RTI ID = 0.0 > GIP < / RTI >

Description

네로우 베젤을 갖는 표시장치의 패널 어레이{Panel Array For Display Device With Narrow Bezel}[0001] The present invention relates to a panel array for a display device having a narrow bezel,

본 발명은 표시장치에 관한 것으로, 특히 네로우 베젤을 갖는 표시장치의 패널 어레이에 관한 것이다.
The present invention relates to a display device, and more particularly to a panel array of a display device having a narrow bezel.

휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다. Flat panel displays (FPDs) are used in various types of electronic products including mobile phones, tablet PCs, and notebook computers.

표시장치에 대한 연구는 기술적인 면과, 디자인적인 면으로 구분될 수 있다. 특히, 최근에는, 수요자들에게 보다 어필할 수 있는 디자인적인 면에서의 연구개발의 필요성이 특히 부각되고 있다. 이에 따라, 표시장치의 두께를 최소화(슬림화)하는 노력이 꾸준히 진행되고 있다. 또한, 표시장치의 테두리 부분을 좁게 형성하는 기술에 대한 연구도 활발히 진행되고 있다. 즉, 표시장치의 표시면 중에서 화상이 출력되지 않는 좌우 테두리 부분을 최소화시키는 대신, 화상이 출력되는 부분을 증대시킴으로써, 사용자에게 보다 넓고 큰 영상을 제공하는 네로우 베젤(Narrow bezel) 기술에 대한 연구가 활발히 진행되고 있다.Research on display devices can be divided into technical aspects and design aspects. Particularly, in recent years, the need for research and development in a design aspect that can appeal to consumers has been particularly emphasized. Accordingly, efforts to minimize (thin) the thickness of the display device have been steadily progressing. Further, researches on techniques for narrowly forming the edge portion of the display device have been actively conducted. That is, research on narrow bezel technology that provides a wider and larger image to the user by increasing the output portion of the image instead of minimizing the left and right edge portions of the display surface of the display device where no image is output Is actively proceeding.

한편, 표시장치의 표시면에는 도 1과 같이 화상이 표시되는 유효 표시영역(AA)과, 이 유효 표시영역(AA)을 둘러싸는 비 표시영역(BZ1,BZ2)이 존재한다. 표시장치가 휴대전화에 이용될 때, 통상 표시면의 하부 비 표시영역에는 데이터라인들을 구동하기 위한 데이터 드라이버가 실장되며, 표시면의 상부 비 표시영역(BZ2)에는 다양한 기능 소자들, 예컨대 리시버(1), 각종 센서들(2), 전면 카메라(3) 등이 배치된다.On the other hand, an effective display area AA in which an image is displayed as shown in Fig. 1 and non-display areas BZ1 and BZ2 surrounding the effective display area AA exist on the display surface of the display device. When a display device is used in a cellular phone, a data driver for driving the data lines is usually mounted on the lower non-display area of the display surface, and various functional elements such as a receiver 1, various sensors 2, a front camera 3, and the like.

데이터 드라이버는 정해진 규격이 있으므로, 데이터 드라이버가 실장되는 영역에 대해서는 네로우 베젤 기술 적용이 실제로 불가능하다. 다만, 기능 소자들이 배치되는 영역에 대해서는 네로우 베젤 기술을 고려해 볼 수 있다. 그런데, 표시면의 상부 비 표시영역(BZ2)을 줄이기 위해서는 상기 기능 소자들을 제거하거나 또는 그 배치 위치를 표시장치의 측면 또는 배면으로 변경해야 하는데, 그 경우 상기 기능 소자들의 고유 기능이 발휘되기 어렵다. 이러한 이유로 종래 네로우 베젤 기술은 표시장치의 상부 비 표시영역(BZ2)에 그대로 적용되기 어려워, 유효 표시영역을 넓히는 데 한계가 있다.
Since the data driver has a predetermined standard, it is practically impossible to apply the narrow bezel technology to the area where the data driver is mounted. However, narrow bezel technology can be considered in the area where the functional devices are arranged. However, in order to reduce the upper non-display area BZ2 of the display surface, it is necessary to remove the functional elements or to change the position of the functional elements to the side or back surface of the display device. For this reason, the conventional narrow bezel technique is difficult to apply directly to the upper non-display area BZ2 of the display device, which has a limitation in widening the effective display area.

따라서, 본 발명의 목적은 상부 비 표시영역을 줄여 표시면 중에서 유효 표시영역이 차지하는 면적을 넓히되, 확장된 상부 유효 표시영역에서 정상적인 화상 구현이 가능하도록 한 표시장치의 패널 어레이를 제공하는 데 있다.
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a panel array of a display device in which the upper non-display area is reduced to enlarge the area occupied by the effective display area in the display area, .

상기 목적을 달성하기 위하여, 본 발명은 표시면의 상측 비 표시영역 일부에 배치되어 비 표시 기능소자를 상기 표시면쪽으로 노출시키는 노출홈과, 상기 표시면의 우측 비 표시영역에 배치되어 오드 게이트라인들을 행 순차 방식으로 구동하는 오드 GIP 회로와, 상기 표시면의 좌측 비 표시영역에 배치되어 이븐 게이트라인들을 행 순차 방식으로 구동하는 이븐 GIP 회로와, 상기 오드 GIP 회로와 마주하도록 상기 노출홈 근처의 우측 비 표시영역에 배치되어, 상기 노출홈으로 인해 상기 이븐 GIP 회로와의 접속이 불가능한 일부 이븐 게이트라인들을 행 순차 방식으로 구동하는 추가 이븐 GIP 회로와, 상기 이븐 GIP 회로와 마주하도록 상기 노출홈 근처의 좌측 비 표시영역에 배치되어, 상기 노출홈으로 인해 상기 오드 GIP 회로와의 접속이 불가능한 일부 오드 게이트라인들을 행 순차 방식으로 구동하는 추가 오드 GIP 회로를 구비한다.According to an aspect of the present invention, there is provided a display device including: an exposure groove disposed in a part of an upper non-display area of a display surface to expose a non-display functional element toward the display surface; An odd GIP circuit for driving the even gate lines in a row sequential manner, an even GIP circuit arranged in the left non-display region of the display surface to drive the even gate lines in a row sequential manner, An additional non-display area disposed in the right non-display area for driving some of the even-numbered gate lines which are not connectable with the even-numbered GIP circuit due to the exposure groove in a row-sequential manner; Display area of the odd-numbered GIP circuit, and a part of the odd-numbered Add Eau GIP having a circuit for driving the gate lines in a row sequential method.

상기 노출홈 근처의 하측 비 표시영역에는, 상기 오드 GIP 회로와 상기 추가 오드 GIP 회로를 연결하는 오드 신호 배선들과, 상기 이븐 GIP 회로와 상기 추가 이븐 GIP 회로를 연결하는 이븐 신호 배선들과, 상기 오드 GIP 회로, 상기 추가 이븐 GIP 회로, 상기 추가 오드 GIP 회로, 및 상기 이븐 GIP 회로를 공통으로 연결하는 공통 신호 배선들이 형성된다.Display area of the odd GIP circuit and the additional odd GIP circuit are connected to the lower non-display area in the vicinity of the exposure groove, odn signal wirings connecting the odd GIP circuit and the additional odd GIP circuit, The common GIP circuit, the additional even GIP circuit, the additional odd GIP circuit, and the even GIP circuit are formed in common.

상기 오드 신호 배선들은, 오드 GIP 클럭들을 전송하기 위한 오드 GIP 클럭 신호 배선들과, 이웃한 오드 GIP 회로들 간에 캐리 신호를 전송하기 위한 오드 GIP 캐리 신호 배선들을 포함하고; 상기 이븐 신호 배선들은, 이븐 GIP 클럭들을 전송하기 위한 이븐 GIP 클럭 신호 배선들과, 이웃한 이븐 GIP 회로들 간에 캐리 신호를 전송하기 위한 이븐 GIP 캐리 신호 배선들을 포함하며; 상기 공통 신호 배선들은, 게이트펄스의 스캔 하이전압을 전송하기 위한 제1 전원 배선과, 게이트펄스의 스캔 로우전압을 전송하기 위한 제2 전원 배선과, 기저전압을 전송하기 위한 제3 전원 배선을 포함한다.The odd signal wirings include odd GIP clock signal wirings for transmitting odd GIP clocks and odd GIP carry signal wirings for transferring carry signals between neighboring odd GIP circuits; The even signal lines include even-numbered GIP clock signal lines for transmitting even-numbered GIP clocks and even-numbered GIP carry signal lines for transmitting a carry signal between adjacent even-numbered GIP circuits; The common signal wirings include a first power supply wiring for transmitting a scan high voltage of a gate pulse, a second power supply wiring for transmitting a scan low voltage of a gate pulse, and a third power supply wiring for transmitting a ground voltage do.

상기 노출홈 근처의 하측 비 표시영역에서, 상기 오드 신호 배선들과 상기 이븐 신호 배선들은 절연막을 사이에 두고 서로 교차된다.In the lower non-display region near the exposure groove, the od signal wirings and the even signal wirings cross each other with the insulating film therebetween.

상기 오드 GIP 회로와 상기 추가 오드 GIP 회로는 다수의 오드 GIP 소자들을 포함하고, 상기 노출홈을 사이에 두고 수평으로 마주하여 동일 순번의 단절된 오드 게이트라인을 부분적으로 구동하는 오드 GIP 소자들은 동시에 구동되고; 상기 이븐 GIP 회로와 상기 추가 이븐 GIP 회로는 다수의 이븐 GIP 소자들을 포함하고, 상기 노출홈을 사이에 두고 수평으로 마주하여 동일 순번의 단절된 이븐 게이트라인을 부분적으로 구동하는 이븐 GIP 소자들은 동시에 구동된다.The odd GIP circuit and the additional odd GIP circuit include a plurality of odd GIP devices and the odd GIP devices partially driving the odd gate lines which are horizontally opposed to each other with the exposing grooves in the same order are driven simultaneously ; The even GIP circuit and the additional even GIP circuit include a plurality of even GIP devices and the even GIP devices partially driving the odd divided odd gate lines facing each other horizontally across the exposure grooves are simultaneously driven .

상기 추가 오드 GIP 회로의 오드 GIP 소자들 중 최하측 오드 GIP 소자는, 상기 오드 GIP 회로에 의해 구동되는 오드 게이트라인들 중 어느 하나에 직접 연결되어, 그 연결된 오드 게이트라인으로부터의 게이트펄스를 캐리신호로 입력받고, 상기 추가 이븐 GIP 회로의 이븐 GIP 소자들 중 최하측 이븐 GIP 소자는, 상기 이븐 GIP 회로에 의해 구동되는 이븐 게이트라인들 중 어느 하나에 직접 연결되어, 그 연결된 이븐 게이트라인으로부터의 게이트펄스를 캐리신호로 입력받는다.The lowest odd GIP element among the odd GIP elements of the additional odd GIP circuit is directly connected to any one of the odd gate lines driven by the odd GIP circuit to output a gate pulse from the connected odd gate line to a carry signal And the lowermost one of the even GIP elements of the additional even GIP circuit is directly connected to one of the even gate lines driven by the even GIP circuit, The pulse is received as a carry signal.

상기 최하측 오드 GIP 소자는 제1 연결 배선을 통해 상기 오드 GIP 회로에 의해 구동되는 비 단절 오드 게이트라인들 중 최근접 오드 게이트라인에 접속되고, 상기 최하측 이븐 GIP 소자는 제2 연결 배선을 통해 상기 이븐 GIP 회로에 의해 구동되는 비 단절 이븐 게이트라인들 중 최근접 이븐 게이트라인에 접속된다.Wherein the lowermost odd GIP element is connected to the nearest odd gate line among the non-disconnected odd gate lines driven by the odd GIP circuit through the first connection interconnection, and the lowermost odd GIP element is connected to the nearest odd gate line through the second interconnection line Connected to the nearest one of the non-disconnected gate lines driven by the even GIP circuit.

삭제delete

본 발명은 표시면 상부에 비 표시 기능소자가 삽입되는 노출홈을 형성하여 유효 표시영역을 넓히되, 노출홈 근처 비 표시영역에 추가 GIP 회로를 형성하여 노출홈으로 인해 단절된 동일 순번의 게이트라인을 동시 구동시킴으로써 정상적인 화상을 구현할 수 있다.
The present invention is characterized in that an exposing groove for inserting a non-display functional element is formed on the upper surface of the display screen to widen the effective display area, and an additional GIP circuit is formed in a non- By performing simultaneous driving, a normal image can be realized.

도 1은 종래 네로우 베젤 기술이 적용된 표시화면을 보여주는 도면.
도 2는 본 발명의 실시예에 따라 유효 표시영역을 넓힐 수 있는 표시장치의 패널 어레이를 보여주는 도면.
도 3은 도 2를 Ⅰ-Ⅰ'에 따라 절취한 단면을 보여주는 도면.
도 4 및 도 5는 본 발명과 같이 노출홈을 이용하여 상부 유효 표시영역을 확장시킬 때 고려해야할 문제점을 보여주는 도면들.
도 6은 노출홈으로 인해 초래되는 게이트라인 비 구동 문제를 해결하기 위한 본 발명의 일 방안을 보여주는 도면.
도 7은 도 6과 같은 GIP 회로 구성에서 GIP 소자들 간 구체적 연결 구성의 일 예를 보여주는 도면.
도 8은 도 6과 같은 GIP 회로 구성에서 GIP 소자들 간 구체적 연결 구성의 다른 예를 보여주는 도면.1 is a view showing a display screen to which conventional narrow bezel technology is applied.
2 is a view showing a panel array of a display device capable of widening an effective display area according to an embodiment of the present invention;
Fig. 3 is a cross-sectional view of Fig. 2 taken along line I-I '; Fig.
FIGS. 4 and 5 are views showing problems to be considered when expanding the upper valid display area using the exposure grooves as in the present invention. FIG.
FIG. 6 illustrates an embodiment of the present invention for solving the gate line non-driving problem caused by the exposure groove. FIG.
FIG. 7 is a view showing an example of a concrete connection structure between GIP elements in the GIP circuit configuration as shown in FIG. 6; FIG.
8 is a view showing another example of a concrete connection structure between GIP elements in the GIP circuit configuration as shown in FIG.

이하, 도 2 내지 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 2 to 8. FIG.

도 2는 본 발명의 실시예에 따라 유효 표시영역을 넓힐 수 있는 표시장치의 패널 어레이를 보여준다. 그리고, 도 3은 도 2를 Ⅰ-Ⅰ'에 따라 절취한 단면을 보여준다.2 shows a panel array of a display device capable of widening an effective display area according to an embodiment of the present invention. 3 shows a cross section taken along line I-I 'of Fig.

도 2 및 도 3을 참조하면, 표시장치의 패널 어레이는 화상이 표시되는 유효 표시영역(AA)과, 상기 유효 표시영역(AA) 바깥의 비 표시영역(BZ1,BZ2)을 구비한다.2 and 3, the panel array of the display device includes an effective display area AA in which an image is displayed and non-display areas BZ1 and BZ2 outside the effective display area AA.

본 발명이 적용되는 표시장치는 액정표시장치(LCD : Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP : Plasma Display Panel), 유기 발광 표시장치(OLED : Organic Electro Luminescence Display), 전기영동표시장치(EPD : ELECTROPHORETIC DISPLAY) 중 어느 하나로 구현될 수 있다.The display device to which the present invention is applied includes a liquid crystal display (LCD), a plasma display panel (PDP), an organic electroluminescence display (OLED), an electrophoretic display (EPD) Or an electrophoretic display).

본 발명의 실시예에서는 표시장치가 액정표시장치로 구현되는 경우를 일 예로 하여 설명하고 있으나, 본 발명의 기술적 사상은 액정표시장치에 한정되는 것이 아니고 다양한 평판표시장치에 적용 가능하다. In the embodiment of the present invention, the display device is implemented as a liquid crystal display device. However, the technical idea of the present invention is not limited to the liquid crystal display device, but can be applied to various flat panel display devices.

본 발명의 표시패널 어레이는 표시패널(PNL), 백라이트 유닛(BL), 및 커버 윈도우(CW)를 포함할 수 있다.The display panel array of the present invention may include a display panel (PNL), a backlight unit (BL), and a cover window (CW).

표시패널(PNL)은 두 장의 유리기판들과 이들 사이에 형성된 액정층(LC)을 포함한다. 표시패널(PNL)의 하부 유리기판에는 다수의 데이터라인들, 이 데이터라인들과 각각 교차되는 다수의 게이트라인들, 공통전압이 인가되는 공통전압 공급라인 등이 형성된다. 표시패널(PNL)의 하부 유리기판에는, 데이터라인들과 게이트라인들의 교차부마다 TFT(Thin Film Transistor), 액정셀에 데이터전압을 충전시키기 위한 각 화소전극, 및 화소전극에 접속되어 액정셀의 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor) 등이 형성된다. 표시패널(PNL)의 상부 유리기판에는 컬러필터 어레이(Color Filter Array)가 형성된다. 컬러필터 어레이는 블랙매트릭스, 컬러필터 등을 포함한다. 상부 유리기판에는 상부 편광필름이 부착되고 하부 유리기판에는 하부 편광필름이 부착되며, 액정층과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 상부 및 하부 유리기판들 사이에는 액정셀의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성될 수 있다.The display panel PNL includes two glass substrates and a liquid crystal layer LC formed therebetween. A plurality of data lines, a plurality of gate lines crossing the data lines, and a common voltage supply line to which a common voltage is applied are formed on the lower glass substrate of the display panel PNL. In the lower glass substrate of the display panel (PNL), thin film transistors (TFTs) are formed at intersections of the data lines and the gate lines, pixel electrodes for charging data voltages to the liquid crystal cells, and pixel electrodes A storage capacitor for maintaining a voltage, and the like are formed. A color filter array is formed on the upper glass substrate of the display panel PNL. The color filter array includes a black matrix, a color filter, and the like. An upper polarizing film is attached to the upper glass substrate, a lower polarizing film is attached to the lower glass substrate, and an alignment film for forming a pretilt angle of the liquid crystal is formed on the inner surface in contact with the liquid crystal layer. A column spacer for maintaining a cell gap of the liquid crystal cell may be formed between the upper and lower glass substrates.

공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성될 수 있다.The common electrode is formed on the upper glass substrate in a vertical electric field driving method such as a TN (Twisted Nematic) mode and a VA (Vertical Alignment) mode, and a horizontal electric field such as IPS (In Plane Switching) mode and FFS (Fringe Field Switching) Can be formed on the lower glass substrate together with the pixel electrode 1 in the driving method.

이러한 표시패널(PNL)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드뿐만 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛(BL)이 필요하다. 백라이트 유닛(BL)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.Such a display panel PNL may be implemented in any liquid crystal mode as well as a TN (Twisted Nematic) mode, VA (Vertical Alignment) mode, IPS (In Plane Switching) mode and FFS (Fringe Field Switching) mode. The display device of the present invention can be implemented in any form such as a transmissive liquid crystal display device, a transflective liquid crystal display device, and a reflective liquid crystal display device. In a transmissive liquid crystal display device and a transflective liquid crystal display device, a backlight unit (BL) is required. The backlight unit BL may be implemented as a direct type backlight unit or an edge type backlight unit.

커버 윈도우(CW)는 표시패널(PNL)에 합착되어 외부의 환경 조건으로부터 표시패널(PNL)을 보호한다. 커버 윈도우(CW)는 투명 재질로 이루어져 표시패널로부터 입사되는 표시광을 투과시킨다. The cover window (CW) is attached to the display panel (PNL) to protect the display panel (PNL) from external environmental conditions. The cover window CW is made of a transparent material and transmits display light incident from the display panel.

본 발명의 패널 어레이는 표시장치의 좌우 베젤을 줄이기 위해 표시면의 좌우측 비 표시영역(BZ1)에 대칭 형태로 형성된 게이트 드라이버를 구비할 수 있다. 게이트 드라이버는 GIP(Gate driver In Panel) 방식으로 표시패널의 하부 유리기판에 직접 형성될 수 있다. 이하, 게이트 드라이버를 GIP 회로로 칭한다. GIP 회로는 스캔펄스를 생성하여 표시패널의 게이트라인들에 행 순차 방식으로 공급함으로써, 게이트라인들을 구동시킨다. 표시패널의 데이터라인들은 데이터 드라이버에 의해 구동되며, 데이터 드라이버는 패널 어레이의 하부 비 표시영역 일부에 실장될 수 있다. The panel array of the present invention may have a gate driver formed symmetrically to the left and right non-display areas BZ1 of the display surface to reduce the right and left bezels of the display device. The gate driver may be formed directly on the lower glass substrate of the display panel by a GIP (Gate Driver In Panel) method. Hereinafter, the gate driver is referred to as a GIP circuit. The GIP circuit generates scan pulses and supplies them to the gate lines of the display panel in a row sequential manner, thereby driving the gate lines. The data lines of the display panel are driven by the data driver, and the data driver may be mounted in a part of the lower non-display area of the panel array.

본 발명의 패널 어레이는 표시면의 상부 쪽으로 유효 표시영역(AA)을 넓히기 위해 표시면의 상측 비 표시영역(BZ2) 일부에 노출홈(20)을 형성할 수 있다. 도 3에는 노출홈(20)이 커버 윈도우(CW)에 의해 가려짐이 없이 그대로 외부로 노출되는 것만이 도시되어 있다. 하지만, 노출홈(20)은 커버 윈도우(CW)에 의해 가려질 수도 있다. The panel array of the present invention can form the exposure grooves 20 in a part of the upper non-display area BZ2 of the display surface in order to widen the effective display area AA toward the upper side of the display surface. In Fig. 3, only the exposed groove 20 is exposed to the outside without being covered by the cover window CW. However, the exposure groove 20 may be covered by the cover window CW.

노출홈(20)에는 패널 어레이에 탑재된 비 표시 기능소자(30)가 삽입된다. 비 표시 기능소자(30)는 백라이트 유닛(BL)으로부터 연장되는 지지부재(10)에 의해 지지되어 노출홈(20)에 위치될 수 있다. 여기서, 비 표시 기능소자(30)는 노출홈(20)을 통해 표시면 쪽으로 노출되어야만 제 기능을 발휘하는 기능소자들을 지시한다. 이러한 비 표시 기능소자(30)에는 리시버, 각종 센서 모듈들, 및 전면 카메라 등이 포함될 수 있으나, 이에 한정되지 않는다.The non-display functional element 30 mounted on the panel array is inserted into the exposed groove 20. The non-display functional element 30 can be supported by the support member 10 extending from the backlight unit BL and placed in the exposure groove 20. [ Here, the non-display functional element 30 indicates the functional elements that exert their function only when exposed through the exposure groove 20 toward the display surface. The non-display functional element 30 may include a receiver, various sensor modules, a front camera, and the like, but is not limited thereto.

본 발명의 패널 어레이는 노출홈(20)을 이용함으로써 종래 비 표시 기능소자(30)가 표시면에서 차지하는 면적을 줄일 수 있다. 그리고 줄어든 비 표시면적만큼 유효 표시면적을 더 넓힘으로써 동일 사이즈의 표시면에서 보다 큰 화면을 제공할 수 있어 향상된 몰입감을 제공할 수 있다. The panel array of the present invention can reduce the area occupied by the conventional non-display functional elements 30 on the display surface by using the exposure grooves 20. [ By widening the effective display area as much as the reduced non-display area, a larger screen can be provided on the display screen of the same size, thereby providing an improved immersion feeling.

도 4 및 도 5는 본 발명과 같이 노출홈(20)을 이용하여 상부 유효 표시영역을 확장시킬 때 고려해야할 문제점을 보여준다.FIGS. 4 and 5 illustrate problems to be considered when expanding the upper effective display area using the exposure groove 20 as in the present invention.

본 발명과 같이 노출홈(20)을 이용하여 상부 유효 표시영역(AA)을 확장시키는 경우, 패널 어레이의 상부에서 노출홈(20)을 사이에 두고 좌우 유효 표시면들이 서로 마주하게 된다. When the upper effective display area AA is expanded by using the exposed grooves 20 as in the present invention, the right and left effective display surfaces face each other across the exposed grooves 20 in the upper part of the panel array.

본 발명의 GIP 회로는 도 4와 같이 오드 게이트라인들을 행 순차 방식으로 구동하기 위해 표시면의 우측(좌측에 배치될 수도 있음)에 형성된 오드 GIP 회로와, 이븐 게이트라인들을 행 순차 방식으로 구동하기 위해 표시면의 좌측(우측에 배치될 수도 있음)에 형성된 이븐 GIP 회로를 포함할 수 있다.The GIP circuit of the present invention includes an odd GIP circuit formed on the right side (which may be disposed on the left side) of the display surface to drive odd gate lines in a row sequential manner as shown in FIG. 4, And an even GIP circuit formed on the left side (which may be disposed on the right side) of the hazard display surface.

모든 영역들에서 게이트라인들이 정상적으로 구동되어야 정상적인 화상 구현이 가능해진다. 그런데, 노출홈(20) 형성을 위한 스크라이빙 작업시, 노출홈(20)으로부터 좌우로 수평 연장되는 게이트라인들은 노출홈(20)으로 인해 끊어지게 된다. 이렇게 게이트라인들이 단절되면, 도 4에 도시된 바와 같이 노출홈(20) 근처의 좌측 유효 표시면에서는 우측 오드 GIP 회로와의 연결이 해제됨으로써 오드 게이트라인들이 비 구동(Non-driving)되고, 노출홈(20) 근처의 우측 유효 표시면에서는 좌측 이븐 GIP 회로와의 연결이 해제됨으로써 이븐 게이트라인들이 비 구동되게 된다.The gate lines must be normally driven in all the regions to enable normal image implementation. However, during the scribing operation for forming the exposed grooves 20, the gate lines horizontally extending from the exposed grooves 20 horizontally are cut off due to the exposed grooves 20. When the gate lines are disconnected, as shown in FIG. 4, the connection with the right odd GIP circuit is canceled at the left effective display surface near the exposure groove 20, so that the odd gate lines are non-driving, The connection to the left even-numbered GIP circuit is released from the right-hand effective display surface near the groove 20, so that the even gate lines are not driven.

이러한 문제를 해결하기 위해, 노출홈(20) 근처의 하측 비 표시영역에 게이트 링크 라인들을 추가적으로 형성하고, 노출홈(20)으로 인해 단절된 게이트라인들을 상기 게이트 링크 라인들을 이용하여 서로 연결하는 방안을 고려해 볼 수 있다. 하지만, 노출홈(20)으로 인해 단절되는 게이트라인들의 개수는 적게는 수십 개에서는 많게는 수백 개에 이른다. 비 표시 기능소자(30)의 원활한 기능 발휘를 고려할 때 노출홈(20)의 크기를 줄이는 데는 한계가 있으므로, 표시패널의 해상도가 높아질수록 단절되는 게이트라인들의 개수는 증가하며, 그에 따라 필요로 하는 게이트 링크 라인들의 개수도 증가한다. 게이트 링크 라인들이 많아지면, 노출홈(20) 근처의 하측 비 표시영역에서 게이트 링크 라인들이 차지하는 면적이 증가되므로 유효 표시영역(AA)을 표시면 상부쪽에서 확대시키기 어려워진다. In order to solve this problem, gate link lines are additionally formed in the lower non-display area near the exposed groove 20, and a method of connecting the gate lines disconnected due to the exposure groove 20 to each other using the gate link lines Can be considered. However, the number of gate lines that are cut off due to the exposed grooves 20 is several hundreds at least in a few tens. The number of the gate lines to be disconnected increases as the resolution of the display panel increases, and the number of the gate lines to be disconnected The number of gate link lines also increases. If the number of gate link lines increases, the area occupied by the gate link lines in the lower non-display area near the exposure groove 20 is increased, making it difficult to expand the effective display area AA above the display surface.

도 6은 노출홈(20)으로 인해 초래되는 게이트라인 비 구동 문제를 해결하기 위한 본 발명의 일 방안을 보여준다. 그리고, 도 7 및 도 8은 도 6과 같은 GIP 회로 구성에서 GIP 소자들 간 구체적 연결 구성의 예들을 보여준다.FIG. 6 shows an embodiment of the present invention for solving the gate line non-driving problem caused by the exposure groove 20. 7 and 8 show examples of specific connection configurations between GIP devices in the GIP circuit configuration as shown in FIG.

도 6을 참조하면, 본 발명의 패널 어레이는 게이트라인 비 구동 문제를 해결하면서 유효 표시영역(AA)을 용이하게 넓히기 위해 노출홈(20) 근처 비 표시영역에 추가 이븐 GIP 회로와 추가 오드 GIP 회로를 형성하는 특징이 있다.Referring to FIG. 6, the panel array of the present invention includes additional non-display areas near the exposure grooves 20 to easily widen the effective display area AA while solving the gate line non- As shown in Fig.

도 6의 오드 GIP 회로는 표시면의 우측 비 표시영역에 형성되어 오드 게이트라인들을 행 순차 방식으로 구동할 수 있고, 이븐 GIP 회로가 표시면의 좌측 비 표시영역에 형성되어 이븐 게이트라인들을 행 순차 방식으로 구동할 수 있다. The odd GIP circuit of Fig. 6 is formed in the right non-display region of the display surface to drive the odd gate lines in a row sequential manner, and the even GIP circuit is formed in the left non-display region of the display surface, . ≪ / RTI >

이 경우, 추가 오드 GIP 회로는 이븐 GIP 회로와 마주하도록 노출홈(20) 근처의 좌측 비 표시영역에 형성되어, 노출홈(20)으로 인해 오드 GIP 회로와의 접속이 불가능한 일부 오드 게이트라인들(G1,G3)을 행 순차 방식으로 구동한다. 또한, 추가 이븐 GIP 회로는 오드 GIP 회로와 마주하도록 노출홈(20) 근처의 우측 비 표시영역에 형성되어, 노출홈(20)으로 인해 이븐 GIP 회로와의 접속이 불가능한 일부 이븐 게이트라인들(G2,G4)을 행 순차 방식으로 구동한다. 실시예의 설명에서는 편의상 상기 일부 오드/이븐 게이트라인들의 개수를 각각 2개씩으로 하고 있으나, 위에서 언급했듯이 실제 상기 일부 오드/이븐 게이트라인들의 개수는 수십개~수백개 일 수 있다.In this case, the additional odd GIP circuit is formed in the left non-display area near the exposure groove 20 so as to face the even GIP circuit so that some odd gate lines (not shown) G1, and G3 in a row-sequential manner. The additional even GIP circuit is formed in the right non-display area near the exposure groove 20 so as to face the odd GIP circuit so that the part of the even gate lines G2 , G4) in a row sequential manner. Although the number of some odd / even gate lines is two for convenience, the number of the odd / even gate lines may be several tens to several hundreds as mentioned above.

오드 GIP 회로는 다수의 오드 GIP 소자들(GIP#1,3,5,7)을 포함하고, 추가 오드 GIP 회로도 다수의 오드 GIP 소자들(GIP#1,3)을 포함하며, 노출홈(20)을 사이에 두고 수평으로 마주하여 동일 순번의 단절된 오드 게이트라인들(G1-G1 또는, G3-G3)을 분할 구동하는 2개의 오드 GIP 소자들(GIP#1-GIP#1 또는 GIP#3-GIP#3)은 동시에 구동되기 때문에 구동 스킴이 간소화된다.The odd GIP circuit includes a plurality of odd GIP elements (GIP # 1, 3, 5, 7), and the additional odd GIP circuit includes a plurality of odd GIP elements GIP # 1-GIP # 1-GIP # 3-GIP # 1-GIP # 1-GIP # 1-GIP # 1-GIP # GIP # 3) are simultaneously driven, the driving scheme is simplified.

마찬가지로, 이븐 GIP 회로는 다수의 이븐 GIP 소자들(GIP#2,4,6,8)을 포함하고, 추가 이븐 GIP 회로도 다수의 이븐 GIP 소자들(GIP#2,4)을 포함하며, 노출홈(20)을 사이에 두고 수평으로 마주하여 동일 순번의 단절된 이븐 게이트라인들(G2-G2 또는, G4-G4)을 분할 구동하는 2개의 이븐 GIP 소자들(GIP#2-GIP#2 또는, GIP#4-GIP#4)은 동시에 구동되기 때문에 구동 스킴이 간소화된다. Likewise, the even GIP circuit includes a plurality of even GIP devices (GIP # 2, 4, 6, 8), the additional even GIP circuit also includes a plurality of even GIP devices (GIP # (GIP # 2-GIP # 2 or GIP # 2-GIP # 2 or GIP # 2-GIP # 2 or GIP # 2-GIP # 2 or GIP # 4) which horizontally face each other with the gate electrode 20 interposed therebetween and drive divided gate lines G2- # 4-GIP # 4) are simultaneously driven, the driving scheme is simplified.

이렇게 추가 이븐 GIP 회로와 추가 오드 GIP 회로가 형성됨으로써, 본 발명의 패널 어레이에서, 게이트라인을 사이에 두고 서로 마주보는 오드 GIP 소자와 이븐 GIP 소자 간의 이격 간격은 표시면의 다른 영역에 비해 노출홈(20) 근처 영역에서 더 작다. 또한 본 발명의 패널 어레이에는 단절된 게이트라인들을 서로 연결시키기 위한 게이트 링크 라인들이 불필요하다.By forming the additional even GIP circuit and the additional odd GIP circuit in this way, in the panel array of the present invention, the spacing distance between the odd GIP element and the even GIP element facing each other with the gate line interposed therebetween is smaller than that of other areas of the display surface Lt; RTI ID = 0.0 > 20. ≪ / RTI > Further, the panel array of the present invention does not require gate link lines for connecting the disconnected gate lines to each other.

다만, 단절된 게이트라인들(예컨대, G1~G4) 각각이 자신의 순번에서 정상적으로 구동되도록 하기 위해 GIP 회로간 신호 연결 구성이 필요하다. 이를 위해, 노출홈(20) 근처의 하측 비 표시영역에는, 도 7과 같이 오드 GIP 회로와 추가 오드 GIP 회로를 연결하는 오드 신호 배선들과, 이븐 GIP 회로와 상기 추가 이븐 GIP 회로를 연결하는 이븐 신호 배선들이 형성될 수 있다. 그리고, 오드 GIP 회로, 추가 이븐 GIP 회로, 추가 오드 GIP 회로, 및 이븐 GIP 회로를 공통으로 연결하는 공통 신호 배선들이 형성될 수 있다.However, in order to allow each of the disconnected gate lines (for example, G1 to G4) to be driven normally in their order, a signal connection between the GIP circuits is required. To this end, the lower non-display area near the exposure groove 20 is provided with od signal lines for connecting the odd GIP circuit and the additional odd GIP circuit, as shown in Fig. 7, and odd signal lines for connecting the odd GIP circuit and the additional even GIP circuit. Signal wirings can be formed. Then, common signal wirings connecting the odd GIP circuit, the additional one-GIP circuit, the additional odd GIP circuit, and the even GIP circuit in common can be formed.

여기서, 오드 신호 배선들은, 오드 GIP 클럭들(Odd GIP CLK)을 전송하기 위한 오드 GIP 클럭 신호 배선들과, 이웃한 오드 GIP 회로들 간에 캐리 신호(Odd GIP PRE)를 전송하기 위한 오드 GIP 캐리 신호 배선들(RL1)을 포함할 수 있다. 그리고, 이븐 신호 배선들은, 이븐 GIP 클럭들(Even GIP CLK)을 전송하기 위한 이븐 GIP 클럭 신호 배선들과, 이웃한 이븐 GIP 회로들 간에 캐리 신호(Even GIP PRE)를 전송하기 위한 이븐 GIP 캐리 신호 배선들(RL2)을 포함할 수 있다. 공통 신호 배선들은, 게이트펄스의 스캔 하이전압(VGH)을 전송하기 위한 제1 전원 배선과, 게이트펄스의 스캔 로우전압(VGL)을 전송하기 위한 제2 전원 배선과, 기저전압(GND)을 전송하기 위한 제3 전원 배선을 포함할 수 있다. 공통 신호 배선들에는 공통전압을 전송하기 위한 제4 전원 배선을 더 포함될 수 있다.Here, the od signal lines include odd GIP clock signal lines for transmitting odd GIP clocks (Odd GIP CLK), odd GIP carry signals for transmitting a carry signal (Odd GIP PRE) between neighboring odd GIP circuits And may include wirings RL1. The even signal wirings include even-numbered GIP clock signal lines for transmitting even-numbered GIP clocks (Even GIP CLK), even-numbered GIP carry signals for transmitting a carry signal (Even GIP PRE) And may include wirings RL2. The common signal wirings include a first power supply wiring for transmitting the scan high voltage (VGH) of the gate pulse, a second power supply wiring for transmitting the scan low voltage (VGL) of the gate pulse, and a ground voltage And a third power supply wiring for supplying power. The common signal lines may further include a fourth power line for transmitting a common voltage.

노출홈(20) 근처의 하측 비 표시영역에는 오드 및 이븐 신호 배선들과 공통 신호배선들만이 형성되므로, 게이트 링크 라인들을 이용하는 방식(도 5 참조)과 비교하여, 본 발명은 상부 베젤을 줄이는 데에 훨씬 효과적이다. 또한, 같은 순번의 단절된 게이트라인이 동시에 구동되므로 화상 표시에도 전혀 문제가 없다.Since only the odd and even signal wirings and the common signal wirings are formed in the lower non-display area near the exposure groove 20, the present invention can reduce the upper bezel (see FIG. 5) Is much more effective. Further, since the disconnected gate lines of the same order are simultaneously driven, there is no problem in image display.

한편, 노출홈(20) 근처의 하측 비 표시영역에서 오드 신호 배선들과 이븐 신호 배선들은 절연막을 사이에 두고 서로 교차함으로써, 서로 간의 쇼트를 방지할 수 있다. On the other hand, in the lower non-display region in the vicinity of the exposed groove 20, the od signal wirings and even signal wirings intersect each other with the insulating film interposed therebetween, thereby preventing a short circuit between them.

도 8에는 단절된 게이트라인들(예컨대, G1~G4) 각각이 자신의 순번에서 정상적으로 구동되도록 하기 위해 GIP 회로간 신호 연결 구성의 다른 예가 도시되어 있다. 8 shows another example of the signal connection configuration between the GIP circuits in order to allow each of the disconnected gate lines (e.g., G1 to G4) to be normally driven in its turn.

도 8을 참조하면, 노출홈(20) 근처의 하측 비 표시영역에는, 오드 GIP 회로와 추가 오드 GIP 회로를 연결하는 오드 신호 배선들과, 이븐 GIP 회로와 상기 추가 이븐 GIP 회로를 연결하는 이븐 신호 배선들이 형성될 수 있다. 그리고, 오드 GIP 회로, 추가 이븐 GIP 회로, 추가 오드 GIP 회로, 및 이븐 GIP 회로를 공통으로 연결하는 공통 신호 배선들이 형성될 수 있다.8, the lower non-display area near the exposure groove 20 is provided with odd signal lines for connecting the odd GIP circuit and the additional odd GIP circuit, and even signal lines for connecting the odd GIP circuit and the additional even GIP circuit, Wirings can be formed. Then, common signal wirings connecting the odd GIP circuit, the additional one-GIP circuit, the additional odd GIP circuit, and the even GIP circuit in common can be formed.

도 8의 예에서는 노출홈(20) 근처의 하측 비 표시영역에 형성되는 신호 배선들을 도 7에 비해 더욱 줄인다. 이를 위해, 노출홈(20) 근처의 하측 비 표시영역에는 오드 GIP 클럭들(Odd GIP CLK)을 전송하기 위한 오드 GIP 클럭 신호 배선들, 이븐 GIP 클럭들(Even GIP CLK)을 전송하기 위한 이븐 GIP 클럭 신호 배선들, 및 공통 신호 배선들만이 형성되되, 이웃한 오드 GIP 회로들 간에 캐리 신호(Odd GIP PRE)를 전송하기 위한 오드 GIP 캐리 신호 배선들과 이웃한 이븐 GIP 회로들 간에 캐리 신호(Even GIP PRE)를 전송하기 위한 이븐 GIP 캐리 신호 배선들은 형성되지 않는다.In the example of FIG. 8, the signal lines formed in the lower non-display area near the exposed groove 20 are further reduced as compared to FIG. To this end, odd GIP clock signal lines for transmitting odd GIP clocks (Odd GIP CLK) and odd GIP clock signal lines for transmitting even GIP clocks (even GIP CLK) are formed in the lower non- Clock signal lines and common signal lines are formed, and odd GIP carry signal lines for transmitting a carry signal (Odd GIP PRE) between neighboring odd GIP circuits and neighboring even GIP circuits are connected to carry signal Even Even GIP carry signal wirings for transmitting the GIP PRE are not formed.

노출홈(20) 근처의 하측 비 표시영역에는 캐리 신호 배선들을 제외한 오드 및 이븐 신호 배선들과 공통 신호배선들만이 형성되므로, 게이트 링크 라인들을 이용하는 방식(도 5 참조), 나아가 도 7의 예와 비교하여, 도 8의 예는 상부 베젤을 줄이는 데에 훨씬 효과적이다. 또한, 같은 순번의 단절된 게이트라인이 동시에 구동되므로 화상 표시에도 전혀 문제가 없다.Since only odd and even signal wirings and common signal wirings except the carry signal wirings are formed in the lower non-display area near the exposure groove 20, a method of using gate link lines (see Fig. 5) By comparison, the example of FIG. 8 is much more effective at reducing the upper bezel. Further, since the disconnected gate lines of the same order are simultaneously driven, there is no problem in image display.

도 8의 예에서, 추가 오드 GIP 회로는 캐리신호를 입력받기 위해 오드 GIP 회로에 직접 접속되지 않고 오드 GIP 회로에 의해 구동되는 오드 게이트라인에 직접 연결됨으로써, 오드 GIP 캐리 신호 배선들의 배선 길이를 줄여 RC 딜레이를 크게 감소시키는 효과가 있다. 그리고, 추가 이븐 GIP 회로는 캐리신호를 입력받기 위해 이븐 GIP 회로에 직접 접속되지 않고 이븐 GIP 회로에 의해 구동되는 이븐 게이트라인에 직접 연결됨으로써, 이븐 GIP 캐리 신호 배선들의 배선 길이를 줄여 RC 딜레이를 크게 감소시키는 효과가 있다.In the example of Fig. 8, the additional odd GIP circuit is directly connected to the odd gate line driven by the odd GIP circuit instead of being directly connected to the odd GIP circuit for receiving the carry signal, thereby reducing the wiring length of odd GIP carry signal lines There is an effect of greatly reducing the RC delay. The additional even GIP circuit is connected directly to the even gate line driven by the even GIP circuit instead of being directly connected to the even GIP circuit for receiving the carry signal, thereby reducing the wiring length of the even GIP carry signal lines and increasing the RC delay .

이를 위해, 추가 오드 GIP 회로의 오드 GIP 소자들(GIP#1,GIP#3) 중 최하측 오드 GIP 소자(GIP#3)는, 오드 GIP 회로에 의해 구동되는 오드 게이트라인들(G1,G3,G5,G7) 중 어느 하나(G5)에 직접 연결되어, 그 연결된 오드 게이트라인(G5)으로부터의 게이트펄스를 캐리신호로 입력받을 수 있다.To this end, the lowermost odd GIP element (GIP # 3) among the odd GIP elements (GIP # 1 and GIP # 3) of the additional odd GIP circuit is connected to the odd gate lines (G1, G3, G5, and G7, and receives a gate pulse from the connected gate line G5 as a carry signal.

그리고, 추가 이븐 GIP 회로의 이븐 GIP 소자들(GIP#2,GIP#4) 중 최하측 이븐 GIP 소자(GIP#4)는, 이븐 GIP 회로에 의해 구동되는 이븐 게이트라인들(G2,G4,G6,G8) 중 어느 하나에 직접 연결되어, 그 연결된 이븐 게이트라인(G6)으로부터의 게이트펄스를 캐리신호로 입력받을 수 있다.The lowermost even-numbered GIP element GIP # 4 among the even-numbered GIP elements GIP # 2 and GIP # 4 of the even-numbered GIP circuits is divided into even gate lines G2, G4 and G6 And G8, and receives a gate pulse from the connected even gate line G6 as a carry signal.

특히, 최하측 오드 GIP 소자(GIP#3)는 제1 연결 배선(RL3)을 통해 오드 GIP 회로에 의해 구동되는 비 단절 오드 게이트라인들(G5,G7) 중 최근접 오드 게이트라인(G5)에 접속되고, 최하측 이븐 GIP 소자(GIP#4)는 제2 연결 배선(RL2)을 통해 상기이븐 GIP 회로에 의해 구동되는 비 단절 이븐 게이트라인들(G6,G8) 중 최근접 이븐 게이트라인(G6)에 접속됨으로써, 제1 및 제2 연결 배선(RL1,RL2)의 배선 길이를 효과적으로 줄일 수 있다. Particularly, the lowermost odd GIP element GIP # 3 is connected to the nearest odd gate line G5 of the non-disconnection odd gate lines G5 and G7 driven by the odd GIP circuit through the first connection interconnection RL3 And the lowermost even-numbered GIP element (GIP # 4) is connected to the nearest-neighbor gate line (G6) among the non-disconnected gate lines (G6 and G8) driven by the even- , The wiring length of the first and second connection wirings RL1 and RL2 can be effectively reduced.

상술한 바와 같이, 본 발명은 표시면 상부에 비 표시 기능소자가 삽입되는 노출홈을 형성하여 유효 표시영역을 넓히되, 노출홈 근처 비 표시영역에 추가 GIP 회로를 형성하여 노출홈으로 인해 단절된 동일 순번의 게이트라인을 동시 구동시킴으로써 정상적인 화상을 구현할 수 있다.As described above, according to the present invention, the effective display area is widened by forming the exposure groove into which the non-display functional element is inserted on the upper side of the display surface, and an additional GIP circuit is formed in the non- A normal image can be realized by simultaneously driving the gate lines of the sequential number.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the present invention should not be limited to the details described in the detailed description, but should be defined by the claims.

10 : 지지부재 20 : 노출홈
30 : 비 표시 기능소자 PNL : 표시패널10: Support member 20: Exposed groove
30: non-display function element PNL: display panel

Claims (8)

표시면의 상측 비 표시영역 일부에 배치되어 비 표시 기능소자를 상기 표시면쪽으로 노출시키는 노출홈;
상기 표시면의 우측 비 표시영역에 배치되어 오드 게이트라인들을 행 순차 방식으로 구동하는 오드 GIP 회로;
상기 표시면의 좌측 비 표시영역에 배치되어 이븐 게이트라인들을 행 순차 방식으로 구동하는 이븐 GIP 회로;
상기 오드 GIP 회로와 마주하도록 상기 노출홈 근처의 우측 비 표시영역에 배치되어, 상기 노출홈으로 인해 상기 이븐 GIP 회로와의 접속이 불가능한 일부 이븐 게이트라인들을 행 순차 방식으로 구동하는 추가 이븐 GIP 회로; 및
상기 이븐 GIP 회로와 마주하도록 상기 노출홈 근처의 좌측 비 표시영역에 배치되어, 상기 노출홈으로 인해 상기 오드 GIP 회로와의 접속이 불가능한 일부 오드 게이트라인들을 행 순차 방식으로 구동하는 추가 오드 GIP 회로를 구비하는 것을 특징으로 하는 표시장치의 패널 어레이.An exposure groove disposed in a part of the upper non-display area of the display surface to expose the non-display functional element toward the display surface;
An odd GIP circuit disposed in a right non-display region of the display surface to drive odd gate lines in a row sequential manner;
An even GIP circuit arranged in the left non-display region of the display surface to drive the even gate lines in a row sequential manner;
An additional non-GIP circuit which is disposed in the right non-display area near the exposure groove to face the odd GIP circuit and drives the part of the even gate lines which are not connectable with the even GIP circuit due to the exposure groove in a row sequential manner; And
An additional odd GIP circuit which is arranged in the left non-display area near the exposure groove to face the even GIP circuit and which drives some odd gate lines which are not connectable with the odd GIP circuit due to the exposure grooves in a row sequential manner And a display panel that displays the display panel. 제 1 항에 있어서,
상기 노출홈 근처의 하측 비 표시영역에는,
상기 오드 GIP 회로와 상기 추가 오드 GIP 회로를 연결하는 오드 신호 배선들과,
상기 이븐 GIP 회로와 상기 추가 이븐 GIP 회로를 연결하는 이븐 신호 배선들과,
상기 오드 GIP 회로, 상기 추가 이븐 GIP 회로, 상기 추가 오드 GIP 회로, 및 상기 이븐 GIP 회로를 공통으로 연결하는 공통 신호 배선들이 배치되는 것을 특징으로 하는 표시장치의 패널 어레이.The method according to claim 1,
In the lower non-display area near the exposure groove,
An od signal line connecting the odd GIP circuit and the additional odd GIP circuit,
An even signal line connecting the even-numbered GIP circuit and the even-numbered even-numbered GIP circuit,
Wherein the common GIP circuit, the additional GIP circuit, the additional GIP circuit, and the common GIP circuit are disposed in common. 제 2 항에 있어서,
상기 오드 신호 배선들은, 오드 GIP 클럭들을 전송하기 위한 오드 GIP 클럭 신호 배선들과, 이웃한 오드 GIP 회로들 간에 캐리 신호를 전송하기 위한 오드 GIP 캐리 신호 배선들을 포함하고;
상기 이븐 신호 배선들은, 이븐 GIP 클럭들을 전송하기 위한 이븐 GIP 클럭 신호 배선들과, 이웃한 이븐 GIP 회로들 간에 캐리 신호를 전송하기 위한 이븐 GIP 캐리 신호 배선들을 포함하며;
상기 공통 신호 배선들은, 게이트펄스의 스캔 하이전압을 전송하기 위한 제1 전원 배선과, 게이트펄스의 스캔 로우전압을 전송하기 위한 제2 전원 배선과, 기저전압을 전송하기 위한 제3 전원 배선을 포함하는 것을 특징으로 하는 표시장치의 패널 어레이.3. The method of claim 2,
The odd signal wirings include odd GIP clock signal wirings for transmitting odd GIP clocks and odd GIP carry signal wirings for transferring carry signals between neighboring odd GIP circuits;
The even signal lines include even-numbered GIP clock signal lines for transmitting even-numbered GIP clocks and even-numbered GIP carry signal lines for transmitting a carry signal between adjacent even-numbered GIP circuits;
The common signal wirings include a first power supply wiring for transmitting a scan high voltage of a gate pulse, a second power supply wiring for transmitting a scan low voltage of a gate pulse, and a third power supply wiring for transmitting a ground voltage And the panel array of the display device. 제 2 항에 있어서,
상기 노출홈 근처의 하측 비 표시영역에서,
상기 오드 신호 배선들과 상기 이븐 신호 배선들은 절연막을 사이에 두고 서로 교차되는 것을 특징으로 하는 표시장치의 패널 어레이.3. The method of claim 2,
In the lower non-display area near the exposure groove,
Wherein the odd signal wires and the even signal wires cross each other with an insulating film interposed therebetween. 제 1 항에 있어서,
상기 오드 GIP 회로와 상기 추가 오드 GIP 회로는 다수의 오드 GIP 소자들을 포함하고, 상기 노출홈을 사이에 두고 수평으로 마주하여 동일 순번의 단절된 오드 게이트라인들을 분할 구동하는 오드 GIP 소자들은 동시에 구동되고;
상기 이븐 GIP 회로와 상기 추가 이븐 GIP 회로는 다수의 이븐 GIP 소자들을 포함하고, 상기 노출홈을 사이에 두고 수평으로 마주하여 동일 순번의 단절된 이븐 게이트라인들을 분할 구동하는 이븐 GIP 소자들은 동시에 구동되는 것을 특징으로 하는 표시장치의 패널 어레이.The method according to claim 1,
Wherein the odd GIP circuit and the additional odd GIP circuit include a plurality of odd GIP devices and odd GIP devices that horizontally face the odd GIP devices across the exposure grooves and drive the divided odd gate lines in the same order are driven simultaneously;
The even GIP circuit and the additional even GIP circuit include a plurality of even GIP devices and the even GIP devices for dividing and driving the odd divided even gate lines facing each other horizontally across the exposure grooves are simultaneously driven And the panel array of the display device. 제 1 항에 있어서,
상기 추가 오드 GIP 회로의 오드 GIP 소자들 중 최하측 오드 GIP 소자는, 상기 오드 GIP 회로에 의해 구동되는 오드 게이트라인들 중 어느 하나에 직접 연결되어, 그 연결된 오드 게이트라인으로부터의 게이트펄스를 캐리신호로 입력받고,
상기 추가 이븐 GIP 회로의 이븐 GIP 소자들 중 최하측 이븐 GIP 소자는, 상기 이븐 GIP 회로에 의해 구동되는 이븐 게이트라인들 중 어느 하나에 직접 연결되어, 그 연결된 이븐 게이트라인으로부터의 게이트펄스를 캐리신호로 입력받는 것을 특징으로 하는 표시장치의 패널 어레이.The method according to claim 1,
The lowest odd GIP element among the odd GIP elements of the additional odd GIP circuit is directly connected to any one of the odd gate lines driven by the odd GIP circuit to output a gate pulse from the connected odd gate line to a carry signal Lt; / RTI >
The lowermost one of the even GIP elements of the even-numbered GIP circuit is directly connected to any one of the even gate lines driven by the even-numbered GIP circuit, and the gate pulse from the connected even- And a display panel for displaying an image on the display panel. 제 6 항에 있어서,
상기 최하측 오드 GIP 소자는 제1 연결 배선을 통해 상기 오드 GIP 회로에 의해 구동되는 비 단절 오드 게이트라인들 중 최근접 오드 게이트라인에 접속되고,
상기 최하측 이븐 GIP 소자는 제2 연결 배선을 통해 상기 이븐 GIP 회로에 의해 구동되는 비 단절 이븐 게이트라인들 중 최근접 이븐 게이트라인에 접속되는 것을 특징으로 하는 표시장치의 패널 어레이.The method according to claim 6,
The lowermost odd GIP element is connected to the nearest odd gate line of the non-disconnected odd gate lines driven by the odd GIP circuit through the first connection interconnection,
And the lowermost even-numbered GIP device is connected to a recently-connected gate line among non-disconnected gate lines driven by the even-numbered GIP circuit through a second connection wiring line. 삭제delete
KR1020140139938A 2014-06-24 2014-10-16 Panel Array For Display Device With Narrow Bezel KR101588975B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/869,250 US10062317B2 (en) 2014-10-16 2015-09-29 Panel array for display device with narrow bezel
CN201510662133.XA CN105527739B (en) 2014-10-16 2015-10-14 Panel array for the display device with narrow frame

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140077464 2014-06-24
KR20140077464 2014-06-24

Publications (2)

Publication Number Publication Date
KR20160000817A KR20160000817A (en) 2016-01-05
KR101588975B1 true KR101588975B1 (en) 2016-01-29

Family

ID=55164742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140139938A KR101588975B1 (en) 2014-06-24 2014-10-16 Panel Array For Display Device With Narrow Bezel

Country Status (1)

Country Link
KR (1) KR101588975B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352151A (en) * 2016-03-28 2018-07-31 苹果公司 Light emitting diode indicator
CN111684782A (en) * 2018-02-14 2020-09-18 三星电子株式会社 Electronic device and control method thereof

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102206428B1 (en) 2015-09-28 2021-01-21 애플 인크. Electronic device display with extended active area
KR102670088B1 (en) * 2016-05-02 2024-05-28 삼성디스플레이 주식회사 Display Device and Driving Method Thereof
KR102582642B1 (en) * 2016-05-19 2023-09-26 삼성디스플레이 주식회사 Display device
KR102526724B1 (en) * 2016-05-19 2023-05-02 삼성디스플레이 주식회사 Display device
KR102534149B1 (en) * 2016-05-24 2023-05-19 삼성디스플레이 주식회사 Display apparatus, manufacturing method thereof, and multi display apparatus
KR102665178B1 (en) * 2016-09-21 2024-05-14 삼성디스플레이 주식회사 Display device and fabricating method thereof
KR102576966B1 (en) * 2016-10-31 2023-09-12 엘지디스플레이 주식회사 Display Device
KR102559096B1 (en) * 2016-11-29 2023-07-26 삼성디스플레이 주식회사 Display device
KR102399607B1 (en) 2017-08-17 2022-05-19 삼성디스플레이 주식회사 Touch sensor and display device having the same
KR102392953B1 (en) * 2017-08-18 2022-05-02 엘지디스플레이 주식회사 Gip circuit and display device using the same
KR102395111B1 (en) * 2017-10-17 2022-05-04 엘지디스플레이 주식회사 Display device
TWI636446B (en) * 2017-11-08 2018-09-21 友達光電股份有限公司 Display panel
KR102597504B1 (en) * 2018-04-23 2023-11-06 삼성디스플레이 주식회사 Display device
CN108648710A (en) * 2018-05-11 2018-10-12 昆山国显光电有限公司 The preparation method of array substrate, display panel, display device and array substrate
KR102592652B1 (en) * 2018-06-11 2023-10-24 엘지전자 주식회사 Mobile terminal
KR102507762B1 (en) * 2018-09-14 2023-03-07 엘지디스플레이 주식회사 Organic light emitting display device
CN109656044B (en) * 2019-02-27 2021-07-30 厦门天马微电子有限公司 Display panel, display device and manufacturing method thereof
KR102606924B1 (en) * 2019-03-22 2023-11-27 삼성디스플레이 주식회사 Cover window and display module having the same
KR20210143983A (en) * 2020-05-20 2021-11-30 삼성디스플레이 주식회사 Display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862347B1 (en) * 2011-02-01 2018-07-05 삼성디스플레이 주식회사 Display and display set having the same
KR101794652B1 (en) * 2011-04-28 2017-11-07 엘지디스플레이 주식회사 Display device and manufacturing method of display panel
KR101800669B1 (en) * 2011-09-07 2017-12-20 엘지디스플레이 주식회사 Liquid crystal display devece
KR101473843B1 (en) * 2012-04-25 2014-12-17 엘지디스플레이 주식회사 Liquid crystal display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352151A (en) * 2016-03-28 2018-07-31 苹果公司 Light emitting diode indicator
US11233113B2 (en) 2016-03-28 2022-01-25 Apple Inc. Light-emitting diode displays
US11895883B2 (en) 2016-03-28 2024-02-06 Apple Inc. Light-emitting diode displays
CN111684782A (en) * 2018-02-14 2020-09-18 三星电子株式会社 Electronic device and control method thereof
CN111684782B (en) * 2018-02-14 2021-07-20 三星电子株式会社 Electronic device and control method thereof

Also Published As

Publication number Publication date
KR20160000817A (en) 2016-01-05

Similar Documents

Publication Publication Date Title
KR101588975B1 (en) Panel Array For Display Device With Narrow Bezel
US10062317B2 (en) Panel array for display device with narrow bezel
CN107039008B (en) Display device
KR102135935B1 (en) Display Device With Narrow Bezel
US9875699B2 (en) Display device
KR102538750B1 (en) Liquid crystal display device
US9398687B2 (en) Display device including line on glass
US20160019855A1 (en) Touch display device and driving method thereof
TWI616856B (en) Display device comprising display panel with bridge patterns
US20100053056A1 (en) Display apparatus
KR102020938B1 (en) Liquid crystal display
US20160041438A1 (en) Array substrate, display device and driving method thereof
US10416505B2 (en) Pixel structure and liquid crystal display device comprising same
US8289255B2 (en) Electro-optical apparatus and display thereof
CN105511181A (en) Narrow bezel flat panel display
KR20080072368A (en) Tiling liquid crystal display device
KR102244018B1 (en) Display device and manufacturing method thereof
GB2505330A (en) Method of driving a liquid crystal display device
KR20160021060A (en) Display device
US8823891B2 (en) Bi-stable chiral splay nematic mode liquid crystal display device and method of driving the same
WO2012063788A1 (en) Display device
KR102411379B1 (en) Display panel and display device using the same
KR102043849B1 (en) Liquid crystal display device
KR102076839B1 (en) Liquid crystal display device
KR102075355B1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4