Nothing Special   »   [go: up one dir, main page]

KR101571139B1 - Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor - Google Patents

Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor Download PDF

Info

Publication number
KR101571139B1
KR101571139B1 KR1020090053494A KR20090053494A KR101571139B1 KR 101571139 B1 KR101571139 B1 KR 101571139B1 KR 1020090053494 A KR1020090053494 A KR 1020090053494A KR 20090053494 A KR20090053494 A KR 20090053494A KR 101571139 B1 KR101571139 B1 KR 101571139B1
Authority
KR
South Korea
Prior art keywords
characteristic
tft
state density
calculating
modeled
Prior art date
Application number
KR1020090053494A
Other languages
Korean (ko)
Other versions
KR20100135049A (en
Inventor
박재철
김대환
허지현
김창정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090053494A priority Critical patent/KR101571139B1/en
Publication of KR20100135049A publication Critical patent/KR20100135049A/en
Application granted granted Critical
Publication of KR101571139B1 publication Critical patent/KR101571139B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 비정질 반도체 TFT의 전기적 특성을 산출하는 방법 및 장치에 관한 것으로, 본 발명에 따른 전기적 특성 산출 방법은 비정질 반도체 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받고, 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링한 후, 측정된 광 응답 특성과 모델링된 함수를 조합하여 상태 밀도를 산출함으로써, 비정질 반도체 TFT의 전기적 특성을 제공한다.The present invention relates to a method and an apparatus for calculating an electrical characteristic of an amorphous semiconductor TFT, and a method of calculating an electrical characteristic according to the present invention is a method for calculating an electrical characteristic of an amorphous semiconductor TFT by irradiating light to an amorphous semiconductor TFT, The electric capacity of the amorphous semiconductor TFT is computed and modeled as a function of the CV and the state density is calculated by combining the measured light response characteristics and the modeled function to provide the electrical characteristics of the amorphous semiconductor TFT .

Description

비정질 반도체 TFT의 전기적 특성을 산출하는 방법 및 장치{Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for calculating an electrical characteristic of an amorphous semiconductor TFT,

본 발명은 비정질 반도체 TFT의 전기적 특성을 산출하는 방법 및 장치에 관한 것으로, 특히 비정질 반도체 TFT를 위한 설계 시뮬레이션에 활용될 수 있는 모델 파라메터를 산출하고, 산출된 파라메터에 기초해 해당 비정질 반도체 TFT에 대한 시뮬레이션을 수행할 수 있는 환경을 제공하는 방법에 관한 것이다.The present invention relates to a method and an apparatus for calculating the electrical characteristics of an amorphous semiconductor TFT. More particularly, the present invention relates to a method and an apparatus for calculating a model parameter that can be utilized in a design simulation for an amorphous semiconductor TFT, And a method for providing an environment in which a simulation can be performed.

금속과 반도체 등 많은 물질은 원자가 규칙적으로 배열되어 결정을 이루고 있다. 그 결정립의 크기는 0.1㎛ 정도인 미세결정으로부터 직경 0.1m 이상의 거대 단결정까지 여러 가지이나, 비정질(non-crystalline) 또는 무정형(amorphous) 이란 이와 같은 장거리의 주기적 원자배열이 깨진 고체의 상태를 말한다. 원자배열에 있어 3차원적인 주기성을 가지는 고체를 결정질이라 하는데 이러한 주기성을 갖지 않는 고체를 비정질 물질이라고 한다. 비정질 물질은 단거리에서의 원자 배열은 결정과 매우 비슷하지만 장거리질서가 없기 때문에 융점 등의 물성상수가 정확하게 정해지지 않는다. Many materials, such as metals and semiconductors, are determined by arranging atoms regularly. The crystal size ranges from 0.1 μm to a large single crystal with a diameter of 0.1 m or more. Non-crystalline or amorphous refers to a state of a solid such that such a long periodic atomic arrangement is broken. Solids with a three-dimensional periodicity in an atomic arrangement are called crystals. A solid that does not have this periodicity is called an amorphous material. The amorphous material is very similar in atomic arrangement to the crystal in the short range, but since there is no long - range order, the physical constant such as melting point is not precisely determined.

비정질 물질로서 오래전부터 알려진 대표적인 것은 산화물 유리이다. 유리는 용융 상태로부터 결정화시키지 않고 고화된 무질서한 구조를 그대로 상온으로 가져온 것이다. 비정질이라고 하는 것은 여기서 확대된 개념으로 결정구조를 갖지 않은 고체를 총칭한다. 융액으로부터 냉각된 경우 SiO2와 B2O3 등의 산화물은 결정화되기 어려워서 비정질 상태로 되지만 금속과 반도체는 결정화되기 쉽고 보통의 방법으로는 비정질이 얻어지지 않는다. 이러한 비정질 물질을 사용한 반도체가 비정질 반도체이다. A typical example of an amorphous material that has long been known is oxide glass. The glass is not crystallized from the molten state, but is brought to the room temperature as solidified disordered structure. The term amorphous refers to a solid concept that does not have a crystal structure in its expanded concept. When cooled from the melt, oxides such as SiO 2 and B 2 O 3 are difficult to crystallize and become amorphous. However, metals and semiconductors tend to crystallize and amorphous can not be obtained by ordinary methods. Semiconductors using such amorphous materials are amorphous semiconductors.

이와 같은 금속과 반도체에 있어서 비정질 상태를 실현하기 위한 방법이 발명되고 이로부터 얻어진 물질이 새로운 물성을 나타내게 되었다. 이러한 비정질 반도체의 대표적인 예는 비정질 실리콘이다. 비정질 실리콘은 밴드 구조가 명확하지 않고 대역 간격(bandgap) 내에 상태(state)가 존재하여 반도체로서 단결정질에 비해 성능은 떨어지지만 소재비가 싸고 미결합상태를 수소로 포화시킨 수소화 비결정질 실리콘으로는 가전자제어가 가능하기 때문에 단결정 반도체와 같이 pn접합 다이오드나 트랜지스터를 만들 수 있다. 게다가 저온에서 대면적으로 증착이 가능하기 때문에 박막 트랜지스터나 전자사진용 감광체로 이용할 수 있으며, 광 흡수 계수가 크기 때문에 태양전지에 사용되고 있다. 특히, 최근에는 유연하고 투명한(flexible and trasparent) 디스플레이 장치 응용 분야에서 산업적 가치가 높아지고 있다.A method for realizing an amorphous state in such metals and semiconductors has been invented and materials obtained therefrom have exhibited new properties. A representative example of such an amorphous semiconductor is amorphous silicon. Amorphous silicon has a band structure that is not clearly defined and has a state in a bandgap. As a semiconductor, its performance is lower than that of a single crystal. Hydrogenated amorphous silicon, in which a material ratio is low and an unbound state is saturated with hydrogen, Since it is possible to control, it is possible to make pn junction diode or transistor like single crystal semiconductor. In addition, since it can be deposited in a large area at a low temperature, it can be used as a thin film transistor or a photoconductor for electrophotography, and is used in solar cells because of its large absorption coefficient. In particular, in recent years, industrial value is increasing in flexible and trasparent display device applications.

구체적으로, 비정질 반도체의 경우 전도대(conduction band) 최저점의 위치가 금속 양이온 ns 오비탈(metal cation ns orbital)에 위치하여 결정의 방향들과 무관하여 밴드 이동도(band mobility)에 가까운 mobility를 얻을 수 있다는 점과 상태 밀도(density of state; DOS)의 값이 매우 낮다는 점으로 인해 단결정질 반도체에 비해 상당히 우수한 이동도를 나타나게 된다.Specifically, in the case of an amorphous semiconductor, the position of the lowest point of the conduction band is located in the metal cation ns orbital, so that mobility close to the band mobility can be obtained irrespective of crystal directions Point and the density of state (DOS) values are very low compared to monocrystalline semiconductors.

통상적으로 단결정질 반도체의 경우, 그 전기적인 특성을 예측하고 계산하기 위한 많은 연구들이 진행되었고, SPICE와 같은 회로 설계를 위한 상용 툴(tool)에 적용될 수 있는 모델들이 제시되고 있다. 반면, 비정질 반도체의 경우 그 전기적인 특성을 정확하게 예측하는 모델들을 제시하는데 어려움이 존재한다.In the case of monocrystalline semiconductors, many studies have been carried out for predicting and calculating their electrical characteristics, and models that can be applied to commercial tools for circuit design such as SPICE have been proposed. On the other hand, in the case of amorphous semiconductors, there are difficulties in presenting models that accurately predict the electrical characteristics.

본 발명이 해결하고자 하는 기술적 과제는 비정질 반도체 TFT의 전기적 특성을 정확하게 산출하기 어려운 한계를 극복하고, 종래의 기술들이 비정질 반도체 TFT를 위한 시뮬레이션에 활용될 수 있는 모델 파라메터를 제공할 수 없었던 문제점을 해결하는데 있다. 더 나아가, 본 발명은 정확한 모델 파라메터가 제공되지 않음으로 인해, 비정질 반도체 TFT에 대한 정확한 시뮬레이션을 수행할 수 없었던 문제점을 해결하고자 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems and it is an object of the present invention to overcome the limit of difficulty in accurately calculating the electrical characteristics of an amorphous semiconductor TFT and to solve the problem that conventional techniques can not provide model parameters that can be utilized in simulation for an amorphous semiconductor TFT . Furthermore, the present invention aims at solving the problem that correct simulation for an amorphous semiconductor TFT can not be performed due to no accurate model parameter being provided.

상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법은 상기 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는 단계; 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링하는 단계; 및 상기 측정된 광 응답 특성과 상기 모델링된 함수를 조합하여 상태 밀도를 산출하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of calculating an electrical characteristic of an amorphous semiconductor TFT according to the present invention, comprising the steps of: irradiating the TFT with light to measure a light response characteristic of the C-V; Calculating electric capacities of the case where the light is not irradiated and the case where the light is irradiated, and modeling the electric capacity as a function of the C-V; And calculating the state density by combining the measured light response characteristic and the modeled function.

상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법은 상기 TFT의 채널 이동도를 측정하여 입력받는 단계; 소정 파라메터를 이용하여 상기 상태 밀도로부터 채널 이동도를 모델링하는 단계; 및 상기 모델링된 채널 이동도를 상기 측정된 채널 이동도와 일치시킴으로써 최종 상태 밀도를 결정하는 단계를 더 포함한다.According to an aspect of the present invention, there is provided a method of calculating an electrical characteristic of an amorphous semiconductor TFT, comprising: measuring and inputting a channel mobility of the TFT; Modeling channel mobility from the state density using a predetermined parameter; And determining the final state density by matching the modeled channel mobility with the measured channel mobility.

상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법은 상기 TFT의 I-V 특성을 측정하여 입력받는 단계; 소정 파라메터를 이용하여 상기 상태 밀도로부터 I-V 특성을 모델링하는 단계; 및 상기 모델링된 I-V 특성을 상기 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정하는 단계를 더 포함한다.According to an aspect of the present invention, there is provided a method of calculating an electrical characteristic of an amorphous semiconductor TFT, comprising: measuring and inputting an I-V characteristic of the TFT; Modeling the I-V characteristic from the state density using a predetermined parameter; And determining the final I-V model by matching the modeled I-V characteristic with the measured I-V characteristic.

또한, 이하에서는 상기 기재된 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.A computer-readable recording medium on which a program for causing a computer to execute a method for calculating electrical characteristics of the above-described amorphous semiconductor TFT is provided.

상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 장치는 상기 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는 입력부; 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링하는 모델링부; 및 상기 측정된 광 응답 특성을 입력받아 상기 모델링된 함수와 조합하여 상태 밀도를 산출하는 산출부를 포함한다.According to an aspect of the present invention, there is provided an apparatus for calculating an electrical characteristic of an amorphous semiconductor TFT, comprising: an input unit for irradiating light to the TFT to measure a light response characteristic of the C-V; A modeling unit for calculating the capacitance of each of the case where the light is not irradiated and the case where the light is irradiated, and modeling the capacitance as a function of the C-V; And a calculator that receives the measured light response characteristics and calculates a state density in combination with the modeled function.

본 발명은 실험적으로 비정질 반도체 TFT의 상태 밀도를 산출하여 비정질 반도체 TFT의 전기적 특성을 정확하게 모델링하고, 비정질 반도체 TFT를 위한 시뮬레이션에 활용될 수 있는 정확한 모델 파라메터를 제공함으로써, 제작 공정조건의 최적화, 소자 성능 예측을 통한 소자 구조의 최적화, 회로 특성의 예측 및 이를 위한 시뮬레이션 환경을 제공할 수 있다.The present invention emulates the state density of amorphous semiconductor TFTs experimentally to accurately model the electrical characteristics of amorphous semiconductor TFTs and provides accurate model parameters that can be used in simulations for amorphous semiconductor TFTs to optimize fabrication process conditions, Optimization of the device structure through performance prediction, prediction of circuit characteristics, and simulation environment for this can be provided.

본 발명의 실시예들을 설명하기에 앞서, 본 발명의 실시예들은 비정질 산화물 반도체 박막 트랜지스터(amorphous oxide semiconductor thin-film transitor)를 기준으로 예시 및 설명하고 있으나, 이는 설명의 편의를 위한 예시일 뿐이며, 본 발명은 결정질 반도체가 아닌 비정질 반도체 전반에 걸쳐 적용될 수 있음을 밝혀둔다. 이하에서, 도면을 참조하여 본 발명의 다양한 실시예들을 상세하게 설명한다.Before describing embodiments of the present invention, embodiments of the present invention are illustrated and described with reference to an amorphous oxide semiconductor thin-film transistor (TFT), but this is merely an example for convenience of description, It is to be noted that the present invention can be applied throughout the amorphous semiconductor rather than the crystalline semiconductor. Hereinafter, various embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 도시한 흐름도로서, 다음과 같은 단계들을 포함한다.1 is a flow chart showing a method of calculating an electrical characteristic of an amorphous semiconductor TFT according to an embodiment of the present invention, including the following steps.

110 단계에서 비정질 반도체 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는다. 구체적으로, C-V의 광 응답 특성 측정은, 우선 비정질 반도체의 에너지 대역 간격(bandgap)보다 작은 에너지를 갖는 광자(photon)를 비정질 반도체 TFT에 조사하고, 광자의 조사 전에 비해 조사 후의 C-V의 광 응답 특성의 변화를 측정함으로써 이루어진다. 여기서, C-V(capacitance-voltage) 특성이란, 반도체 TFT에 인가된 전압의 변화에 따라 정전 용량이 변화하는 특성을 의미한다.In step 110, the amorphous semiconductor TFT is irradiated with light, and the light response characteristic of the C-V is measured and input. Specifically, the light-responsive characteristic of the CV is measured by irradiating a photon having an energy smaller than the energy band gap of the amorphous semiconductor to the amorphous semiconductor TFT and comparing the photoresponse characteristic of the irradiated CV As shown in FIG. Here, the capacitance-voltage (C-V) characteristic means a characteristic in which capacitance changes in accordance with a change in a voltage applied to a semiconductor TFT.

도 2를 참조하자. 도 2는 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 광 전하 펌핑(optical charge pumping)과 C-V 특성을 이용해 상태 밀도를 추출하는 방법을 설명하기 위한 도면으로서, 비정질 반도체로 a-GaInZnO TFT를 예시하고 있다.See FIG. FIG. 2 is a view for explaining a method of extracting a state density using optical charge pumping and CV characteristics in a method of calculating an electric property of an amorphous semiconductor TFT, which illustrates an a-GaInZnO TFT as an amorphous semiconductor have.

도 2는 (EC-Eph)와 페르미 준위 EF 사이의 벌크 상태(bulk DOS state)에 트랩(trap)되어 있던 전자들이 광자 조사에 의해, 광자 에너지를 받아 전도대 EC로 여기(excitation)된 상태를 보여준다. 이 경우, 비정질 반도체의 에너지 대역 간격보다 작은 에너지를 갖는 부간격(subgap) 광자를 비정질 반도체 TFT에 조사함으로써, 비정질 반도체 내부의 대역 간 생성(band-to-band generation)은 무시할 수 있다. 따라서, 빛을 조사하지 않은 경우의 정전 용량과 빛을 조사한 경우의 정전 용량의 변화는 해당 에너지 범위의 벌크 상태에서 전도대로 여기된 전자의 총량 N에 의한 정전 용량 변화로 모델링될 수 있다.2 shows that electrons trapped in a bulk DOS state between (E C -E ph ) and Fermi level E F are excited by conduction band E C by receiving photon energy by photon irradiation, . In this case, the band-to-band generation inside the amorphous semiconductor can be ignored by irradiating the amorphous semiconductor TFT with a subgap photon having an energy smaller than the energy band gap of the amorphous semiconductor. Therefore, the change in the capacitance when light is not irradiated and the change in capacitance when light is irradiated can be modeled by the change in capacitance due to the total amount N of electrons excited to the conduction band in the bulk state of the energy range.

다시 도 1로 돌아와서, 120 단계에서 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수, 즉 게이트-소스 전압(VGS)의 함수로 모델링한다.Referring back to FIG. 1, in step 120, each of the capacitances when the light is not irradiated and when the light is irradiated is calculated and is modeled as a function of CV, that is, a function of the gate-source voltage (V GS ).

이러한 정전 용향의 변화를 소신호 정전 용량(small signal capacitance)으로 전개하면 다음의 수학식 1과 같이 표현될 수 있다.The change in the electrostatic attraction can be expressed by the following equation (1) as a small signal capacitance.

Figure 112009036394985-pat00001
Figure 112009036394985-pat00001

여기서, Cdark는 빛을 조사하지 않은 경우의 정전 용량이고, Cphoto는 빛을 조 사한 경우의 정전 용량이고, Cox는 게이트 산화물 절연체 정전 용량(gate oxide insulator capacitance)이고, CB는 빛이 없는 상태(dark state) 하의 GIZO 활성 레이어(active layer)에서 VGS-반응 트랩 전하(VGS-responsive localized trapped charge)로 인한 정전 용량이고, CGIZO는 고정된 VGS에서 광-반응 전하(photo-responsive charges) (ΔQ) 및/또는 전자(electrons) (ΔN)으로 인한 정전 용량이며, ΔVgs는 C-V 측정에서의 소신호 전압(small signal voltage)을 나타낸다.Where C dark is the capacitance when light is not applied, C photo is the capacitance when light is examined, C ox is the gate oxide insulator capacitance, C B is the capacitance is the capacitance caused by the reaction trapped charge (V GS -responsive localized trapped charge) , C GIZO is light in a fixed V GS - - free state (dark state) under GIZO active layer (active layer) V GS in the reaction charge (photo -responsive charges (? Q) and / or electrons (? N), and? V gs represents the small signal voltage in the CV measurement.

그러면, CGIZO는 수학식 1에 의해 다음의 수학식 2로 정리될 수 있다.Then, C GIZO can be summarized by the following equation (2) by the equation (1).

Figure 112009036394985-pat00002
Figure 112009036394985-pat00002

수학식 2는 하나의 전압에 대한 VGS를 표현한 것으로 이를 전 구간에 대해 산출하기 위해, 광 섬유(optical fiber)의 반지름을 r이라 하고, 쿼시-페르미 준위(quasi-fermi level)을 EF(VGS)라 하고, C-V 측정시 스캔하는 VGS의 해상도를 ΔVGS라 하면, 다음의 수학식 3에 의해 밀도 N을 광 반응 전자 밀도(photo-responsive electron density) n[cm-3]로 변환할 수 있다.Equation 2 represents V GS for one voltage. To calculate the V GS for one voltage, the radius of the optical fiber is denoted by r, the quasi-fermi level is denoted by E F ( V GS) LA and converted to the resolution of the V GS that scans when CV measurement ΔV GS La when the optical density of the reaction N by the following equation (3) of the electronic density (photo-responsive electron density) n [cm -3] can do.

Figure 112009036394985-pat00003
Figure 112009036394985-pat00003

수학식 3은 수학식 2를 광 섬유의 부피에 대해 산출한 것으로, 이상의 수학식 3에 의해 상태 밀도 g(E)는 다음의 수학식 4와 같이 정리된다.Equation (3) is obtained by calculating Equation (2) with respect to the volume of the optical fiber, and the state density g (E) is summarized by the following Equation (4)

Figure 112009036394985-pat00004
Figure 112009036394985-pat00004

마지막으로, 도 1의 130 단계에서 110 단계를 통해 측정된 광 응답 특성과 120 단계를 통해 모델링된 함수를 조합하여 상태 밀도를 산출한다. 이상에서 설명한 수학식 3 및 수학식 4에서와 같이, 상태 밀도 g(E)의 광 응답 에너지 범위(photo-responsive energy range)는 VGS와 Eph .값에 따라 조절 가능하며, 구체적 으로는 VGS와 계면 전위(surface potential) φs의 관계를 이용하여 해당 에너지 범위를 매핑해 나가야 한다. 도 2에서 보듯, 에너지 준위 매칭은 C-V 곡선의 두 전위점(transition point)를 각각 Ei(midgap)과 전도대 최소 EC로 가정하여 결정한다.Finally, the state density is calculated by combining the optical response characteristics measured in steps 130 and 110 of FIG. 1 and the function modeled through step 120. FIG. As shown in the above-described Equations 3 and 4, the photo-responsive energy range of the state density g (E) is V GS and E ph . And it is necessary to map the energy range using the relationship between V GS and surface potential φ s . As shown in FIG. 2, the energy level matching is determined by assuming that two transition points of the CV curve are E i (midgap) and the conduction band minimum E C , respectively.

도 3a는 본 발명의 일 실시예에 따른 광 전하 펌핑을 이용해 실제 C-V 특성의 광 응답 측정 결과를 예시한 도면으로, 빛 조사를 위한 광학 소스(optical source)로 1.9eV의 에너지를 갖는 부간격 광자를 사용하였다고 가정한다(λ=654 nm, Eph=1.90 eV < Eg , GIZO

Figure 112009036394985-pat00005
3.2 eV 이고, 최대 optical power Popt=50 mW).3A is a diagram illustrating a result of measuring the optical response of an actual CV characteristic using photocharge pumping according to an embodiment of the present invention. (Λ = 654 nm, E ph = 1.90 eV <E g , GIZO
Figure 112009036394985-pat00005
3.2 eV, maximum optical power P opt = 50 mW).

도 3b는 도 3a에서의 가정 하에, 광 전하 펌핑과 C-V 특성을 이용해 상태 밀도를 추출한 결과를 예시한 도면이다. 상태 밀도 그래프는 exponential tail state와 Gaussian deep state의 조합으로 모델링되었으며, 다음의 수학식 5와 같이 표현된다.FIG. 3B is a diagram illustrating the result of extracting the density of states using photocharge pumping and C-V characteristics under the assumption of FIG. 3A. The state density graph is modeled as a combination of an exponential tail state and a Gaussian deep state, and is expressed by the following Equation (5).

Figure 112009036394985-pat00006
Figure 112009036394985-pat00006

이상에서 수학식 3 내지 수학식 5를 통해 제안된 방법은 게이트 전압 VGS와 계면 전위 φs가 단순히 비례한다는 가정과 a-GaInZnO 채널 깊이 방향의 에너지 대역 휘어짐(energy band bending)이 심하지 않다는 가정 하에 이루어졌으며, 여기서 얻어진 파라메터(parameter)들을 추가적인 시뮬레이션 모델에 반영하여 게이트 전 압 VGS와 계면 전위 φs의 비선형성(nonlinear relation)을 고려한 보다 정확하고 신뢰도 높은 상태 밀도를 결정하는 것이 가능하다. 최종 상태 밀도를 결정하는 상세한 방법은 이하에서 다시 설명한다.The above-described method is based on the assumption that the gate voltage V GS and the surface potential φ s are simply proportional to each other and that the energy band bending in the depth direction of the a-GaInZnO channel is not severe It is possible to determine the more accurate and reliable state density considering the nonlinear relation between the gate voltage V GS and the surface potential φ s by reflecting the obtained parameters to the additional simulation model. The detailed method for determining the final state density will be described below again.

도 4는 본 발명의 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 최종 상태 밀도를 결정하는 방법을 도시한 흐름도로서, 도 1에서 설명한 110 내지 130 단계들에 추가적인 단계들을 더 포함한다. 이하에서는 편의상 130 단계 이후의 과정만을 설명한다.4 is a flow chart showing a method for determining the final state density in a method of calculating the electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention, which further includes additional steps in steps 110 to 130 described in FIG. 1 do. Hereinafter, only the steps after step 130 will be described for the sake of convenience.

115 단계에서 비정질 반도체 TFT의 채널 이동도(channel mobility)를 측정하여 입력받는다. 이러한 채널 이동도는 110 단계와 더불어 그 측정 결과를 입력받을 수 있을 것이다.In step 115, the channel mobility of the amorphous semiconductor TFT is measured and input. The channel mobility can be input in step 110 as well as the measurement result.

140 단계에서는 130 단계를 통해 산출된 상태 밀도에 의해 결정된 파라메터를 이용하여 상태 밀도로부터 채널 이동도를 모델링한다. 앞서 수학식 3 내지 수학식 5와 관련하여 설명한 바와 같이 제안된 상태 밀도 모델링 방법은 게이트 전압 VGS와 계면 전위 φs가 단순히 비례한다고 가정한 반면, 실제로는 비선형 함수에 해당하기 때문에 에너지 준위 매핑시 상태 밀도 모델의 수정이 필요하다. 즉, 130 단계를 통해 산출된 상태 밀도는 상태 밀도 값은 정해져 있으나, VGSs관계의 불확실성으로 인해 상태 밀도의 에너지 준위 매핑이 완전하지 못한 상태 밀도에 해당한다. 따라서, 140 단계는 모델링 파라메터들을 변화시켜 VGSs관계를 결정하고, 결 정된 VGSs관계에 기초하여 채널 이동도를 모델링한다. 채널 이동도를 모델링하는 구체적인 방법은 이후에 도 8을 통해 다시 설명한다.In step 140, the channel mobility is modeled from the state density using the parameters determined by the state density calculated in step 130. The state density modeling method proposed above with reference to Equations (3) to (5) assumes that the gate voltage V GS and the surface potential φ s are simply proportional to each other. However, since it corresponds to a nonlinear function, Modification of the state density model is needed. That is, although the state density value is determined for the state density calculated in step 130, the energy density mapping of the state density corresponds to an incomplete state density due to the uncertainty of the relationship of V GSs . Thus, step 140 determines the V GSs relationship by varying the modeling parameters, and models the channel mobility based on the determined V GSs relationship. A specific method of modeling the channel mobility will be described later with reference to FIG.

150 단계에서는 140 단계를 통해 모델링된 채널 이동도를 115 단계를 통해 측정된 채널 이동도와 일치시킴으로써 최종 상태 밀도를 결정한다. 이러한 일치 과정을 통해 결정된 상태 밀도는 상태 밀도의 에너지 준위 매핑이 정확하게 이루어진 결과이므로, 비정질 반도체 TFT의 전기 특성을 나타내는 최종 상태 밀도로써 출력된다.In step 150, the final state density is determined by matching the channel mobility modeled in step 140 with the channel mobility measured in step 115. The state density determined through such a matching process is output as the final state density indicating the electrical characteristics of the amorphous semiconductor TFT, since it is a result of accurate energy level mapping of the state density.

한편, 최종 상태 밀도를 결정하기 위해서는 140 단계를 통해 모델링된 채널 이동도가 115 단계를 통해 측정된 채널 이동도와 일치할 때까지 반복적으로 이상의 파라메터를 조정하는 것이 바람직하다. 이러한 반복을 통해 수정된 모델과 측정 결과의 일치가 자연적으로 검증되므로, 결정된 최종 상태 밀도를 비정질 반도체 TFT를 위한 회로 시뮬레이션에 활용하여도 정확한 시뮬레이션 결과를 얻을 수 있다. 즉, 최종 상태 밀도를 회로 시뮬레이션을 위한 신뢰도 높은 모델 파라메터로서 활용할 수 있다.Meanwhile, in order to determine the final state density, it is preferable to repeatedly adjust the above-described parameters until the channel mobility modeled in step 140 corresponds to the channel mobility measured in step 115. [ This repetition naturally verifies the correspondence between the modified model and the measurement result, so that accurate simulation results can be obtained even if the determined final state density is utilized in circuit simulation for an amorphous semiconductor TFT. That is, the final state density can be utilized as a reliable model parameter for circuit simulation.

도 5는 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 최종 I-V 모델을 결정하는 방법을 도시한 흐름도로서, 도 1에서 설명한 110 내지 130 단계들에 추가적인 단계들을 더 포함한다. 이하에서는 편의상 130 단계 이후의 과정만을 설명한다.5 is a flow chart illustrating a method for determining a final IV model in a method of calculating an electrical characteristic of an amorphous semiconductor TFT according to another embodiment of the present invention, wherein the steps 110 to 130 described in FIG. . Hereinafter, only the steps after step 130 will be described for the sake of convenience.

117 단계에서 비정질 반도체 TFT의 전류와 전압과의 상관 관계(이하, I-V 특 성이라 한다.)를 측정하여 입력받는다. 이러한 I-V 특성은 110 단계와 더불어 그 측정 결과를 입력받을 수 있을 것이다.In step 117, a correlation (hereinafter referred to as I-V characteristic) between the current and the voltage of the amorphous semiconductor TFT is measured and input. The I-V characteristic can be input in step 110 and the measurement result.

160 단계에서는 130 단계를 통해 산출된 상태 밀도에 의해 결정된 파라메터를 이용하여 상태 밀도로부터 I-V 특성을 모델링한다. 앞서 수학식 3 내지 수학식 5와 관련하여 제안된 상태 밀도 모델링 방법은 게이트 전압 VGS와 계면 전위 φs가 단순히 비례한다고 가정한 반면, 실제로는 비선형 함수에 해당하기 때문에 에너지 준위 매핑시 상태 밀도 모델의 수정이 필요하다고 설명하였다. 따라서, 160 단계는 모델링 파라메터들을 변화시켜 VGSs관계를 결정하고, 결정된 VGSs관계에 기초하여 I-V 특성를 모델링한다. I-V 특성을 모델링하는 구체적인 방법은 이후에 도 8을 통해 다시 설명한다.In step 160, the IV characteristic is modeled from the state density using the parameter determined by the state density calculated in step 130. FIG. The state density modeling method proposed in relation to equations (3) to (5) above assumes that the gate voltage V GS and the surface potential φ s are simply proportional to each other. However, since they are actually nonlinear functions, It is necessary to revise. Thus, step 160 is by varying the model parameters determining a relationship between V GSs, and modeling based on the determined teukseongreul IV V GSs relationship. A specific method of modeling the IV characteristic will be described later with reference to FIG.

170 단계에서 160 단계를 통해 모델링된 I-V 특성을 117 단계를 통해 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정한다. 이러한 일치 과정을 통해 결정된 I-V 모델은 상태 밀도의 에너지 준위 매핑이 정확하게 이루어진 결과이므로, 비정질 반도체 TFT의 전기 특성을 나타내는 최종 I-V 모델로써 출력된다.The final I-V model is determined by matching the I-V characteristic modeled in step 170 to the I-V characteristic measured in step 117. [ The I-V model determined through such a matching process is output as the final I-V model showing the electrical characteristics of the amorphous semiconductor TFT, since the energy level mapping of the state density is made correctly.

한편, 최종 I-V 모델을 결정하기 위해서는 160 단계를 통해 모델링된 I-V 특성이 117 단계를 통해 측정된 I-V 특성과 일치할 때까지 반복적으로 파라메터를 조정하는 것이 바람직하다. 이러한 반복을 통해 수정된 모델과 측정 결과의 일치가 자연적으로 검증되므로, 결정된 최종 I-V 모델을 비정질 반도체 TFT를 위한 회로 시뮬레이션에 활용하여도 정확한 시뮬레이션 결과를 얻을 수 있다.Meanwhile, in order to determine the final I-V model, it is desirable to repeatedly adjust the parameters until the I-V characteristic modeled in step 160 matches the I-V characteristic measured in step 117. Since the matching between the modified model and the measurement result is naturally verified through the repetition, accurate simulation results can be obtained even when the determined final I-V model is used for circuit simulation for the amorphous semiconductor TFT.

이 때, 한가지 고려할 점은 접촉 저항(contact resistance)을 포함한 소스/드레인 기생 저항(source/drain parasitic resistance) RP의 효과이다. 실제 전기적인 특성과 관련하여, 높은 채널 이동도(channel mobility) μCH로 인해 채널 저항이 낮은 비정질 산화물 반도체 TFT가 단결정질 산화물 반도체 TFT에 비해 기생 저항 RP에 더 민감하게 영향을 받는다. 예를 들어, a-GaInZnO TFT는 CMOS 소자에 비해 접촉 저항, 소스/드레인 확산 저항(spreading resistance) 등 기생 저항이 전기적 특성에 미치는 영향이 매우 크다. At this time, one consideration is the effect of the source / drain parasitic resistance R P , including the contact resistance. Regarding the actual electrical characteristics, an amorphous oxide semiconductor TFT having a low channel resistance due to a high channel mobility μ CH is more sensitive to the parasitic resistance R P than a monocrystalline oxide semiconductor TFT. For example, the a-GaInZnO TFT has a much larger influence on the electrical characteristics of the parasitic resistance than the CMOS device, such as contact resistance and source / drain diffusion resistance.

따라서, 본 발명의 실시예들이 대상으로 하고 있는 비정질 반도체 TFT의 전기적 특성을 산출함에 있어, 기생 저항의 영향을 충분히 고려할 필요가 있다. 도 6은 비정질 반도체 TFT에서 기생 저항을 산출하는 방법을 설명하기 위한 비정질 반도체 TFT의 단면도로서, 접촉 저항은 RC로, 소스/드레인 확산 저항은 RSP로, 채널 저항은 RCH로 표기하였다. 이들 저항은 기생 저항 RP에 영향을 주는 요소로서, 이하에서는 이들 요소들을 파라메터로 하여 기생 저항 RP를 산출하는 명확한 과정을 제시한다.Therefore, in calculating the electrical characteristics of the amorphous semiconductor TFT to which the embodiments of the present invention are applied, it is necessary to fully consider the influence of the parasitic resistance. 6 is a sectional view of an amorphous semiconductor TFT for explaining a method of calculating parasitic resistance in an amorphous semiconductor TFT. The contact resistance is represented by R C , the source / drain diffusion resistance by R SP , and the channel resistance by R CH . These resistors affect the parasitic resistance R P. Hereinafter, a definite process for calculating the parasitic resistance R P using these elements as parameters is presented.

특히, 단 채널(short channel) TFT의 경우 기생 저항의 영향은 더욱 커진다. 나아가, TFT의 접촉이 쇼트키(Schottky)에 가까워서 비선형적이고, 소스/드레인 확산 저항 또한 비정질 반도체 TFT 벌크(bulk)의 상태 밀도 속성(property)과 밀접한 관련이 있으며, 기생 저항 RP는 게이트-소스 전압 VGS, 드레인-소스 전압 VDS 및 채널 길이(channel length) L에 민감한 함수이다. TFT의 단 채널 효과(short channel effect) 및 고유 채널(intrinsic channel)에 대한 모델링을 위해서는 RP(VGS, VDS)를 간편하고 정확하게 추출하는 방법이 필요하다.Particularly, in the case of a short channel TFT, the influence of parasitic resistance becomes larger. Furthermore, the contact of the TFT is non-linear due to Schottky, and the source / drain diffusion resistance is also closely related to the state density property of the amorphous semiconductor TFT bulk, and the parasitic resistance R P is the gate- The voltage V GS , the drain-source voltage V DS and the channel length L. In order to model the short channel effect and the intrinsic channel of the TFT, a method of simply and accurately extracting R P (V GS , V DS ) is needed.

본 발명의 실시예에서는 TFT의 전이 커브(transfer curve) (IDS-VGS)로부터 기생 저항 RP(VGS)를 산출하고, 여러 VDS에 대한 전이 커브로부터 RP(VDS)를 산출하는 방법을 제안한다. 단위 채널 길이당 채널 저항 rCH과 단위 확산 경로(spreading path) (LSD)당 기생 저항 rp가 작은 차이를 갖는 두 L에 대해 무관하다는 가정을 하면, L1과 L2 두 경우에 대해 측정한 RT1과 RT2를 다음의 수학식 6과 같이 기술할 수 있다.In the embodiment of the present invention, the parasitic resistance R P (V GS ) is calculated from the transfer curve (I DS -V GS ) of the TFT, and R P (V DS ) is calculated from the transition curve for various V DS . Assuming that the channel resistance r CH per unit channel length and the parasitic resistance r p per unit spreading path (L SD ) are independent of the two Ls with small differences, the R T1 and R T2 can be expressed by the following Equation (6).

Figure 112009036394985-pat00007
Figure 112009036394985-pat00007

여기서, rCH1과 rCH2가 동일하므로 RP(VGS)가 다음의 수학식 7과 같이 추출될 수 있다.Here, since r CH1 and r CH2 are the same, R P (V GS ) can be extracted as shown in the following Equation (7).

Figure 112009036394985-pat00008
Figure 112009036394985-pat00008

Figure 112009036394985-pat00009
Figure 112009036394985-pat00009

Figure 112009036394985-pat00010
Figure 112009036394985-pat00010

이상과 같은 산출 방법을 활용하면 서로 다른 L을 가지는 2개의 TFT만을 사용하면 된다는 수월성과 RP(VGS, VDS)를 추출할 수 있다는 장점이 있다. Using the above-described calculation method, it is possible to extract only R P (V GS , V DS ), which means that only two TFTs having different Ls can be used.

도 7은 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 이용해 기생 저항과 총 저항을 산출한 결과를 도시한 도면으로서, 비정질 반도체 TFT로서 a-GaInZnO TFT를 사용하여 RP(VGS, VDS)와 RT(VGS, VDS)를 산출한 결과를 예시하고 있다.7 is a graph showing the result of calculation of parasitic resistance and total resistance using a method of calculating an electric characteristic of an amorphous semiconductor TFT according to another embodiment of the present invention, wherein a-GaInZnO TFT is used as an amorphous semiconductor TFT R P (V GS , V DS ) and R T (V GS , V DS ).

이상과 같이 본 발명의 실시예에 따른 I-V 특성을 모델링하는 방법은 TFT의 전이 커브로부터 기생 저항을 산출함으로써, TFT에 인가되는 내부 전압을 정확하게 반영한 모델을 제시할 수 있다. As described above, the method of modeling the I-V characteristic according to the embodiment of the present invention can provide a model that accurately reflects the internal voltage applied to the TFT by calculating the parasitic resistance from the transition curve of the TFT.

한편, 도 5에서 VGSs관계의 결정은 앞서 도 4를 통해 설명한 채널 이동도 결정과 동시에 병행할 수 있다. φ즉, 도 4 및 도 5 양자 모두 130 단계를 통해 상태 밀도를 산출하고, 이를 VGSs관계를 통해 각각 상태 밀도와 I-V 특성을 수정하게 된다. 따라서, 도 4 및 도 5에서 파라메터의 조정을 통해 최종 VGSs, 최종 상태 밀도 및 최종 I-V 모델이 동시에 결정될 수 있으며, 이러한 결과는 비정질 반도체 TFT를 위한 시뮬레이션에 활용할 수 있는 정확한 모델 파라메터로서 출력된다. 이하에서는 앞서 설명한 비정질 반도체 TFT의 전기적 특성을 산출하는 알고리즘을 수학식을 활용하여 순서대로 설명한다. 이하에서 설명될 수학식들이 이미 앞서 설명한 바에 근거한 것들이나, 편의상 도 8의 각 과정에 부합하도록 정리된 것들이다.Meanwhile, in FIG. 5, the determination of the relation of V GSs can be concurrent with the determination of the channel mobility described above with reference to FIG. In other words, both of FIGS. 4 and 5 calculate the state density through step 130, and modify the state density and the IV characteristic through the relation of V GSs . Thus, through adjustment of the parameters in FIGS. 4 and 5, the final V GS -? S , the final state density and the final IV model can be determined at the same time, and these results are accurate model parameters that can be used in simulations for amorphous semiconductor TFTs . Hereinafter, algorithms for calculating the electrical characteristics of the amorphous semiconductor TFT described above will be described in order using mathematical expressions. The mathematical formulas to be described below are based on the above-described ones, but are arranged in accordance with each process of FIG. 8 for convenience.

도 8은 비정질 반도체 TFT의 전기적 특성을 산출하는 구체적인 방법을 예시한 흐름도로서, 측정값(810)을 입력받아 전기적 특성 산출 방법에 따라 산출(820)하고, 그 결과로서 모델 파라메터(830)를 출력하는 과정을 도시하고 있다. 도 8에서 μBAND는 전도대 이동도(conduction band mobility)이고, μCH는 고유 채널 이동도(intrinsic channel mobility)이고, NC는 전도대 유효 상태(conduction band effective states)이고, EFO는 평형 페르미 준위(equilibrium Fermi-level)이고, φS는 표현 전위(surface potential)이고, RP는 소스/드레인 기생 저항이고, φSS는 소스 채널 전위(source channel potential)이고, φSD는 드레인 채널 전위(drain channel potential)이며, VDS'는 VDS의 내부 전압을 나타낸다. 8 is a flow chart illustrating a specific method of calculating the electrical characteristics of the amorphous semiconductor TFT. The measured value 810 is input and calculated (820) in accordance with the electrical characteristic calculating method. As a result, the model parameter 830 is outputted FIG. 8, μ BAND is the conduction band mobility, μ CH is the intrinsic channel mobility, N C is the conduction band effective states, E FO is the equilibrium Fermi level φ S is the source channel potential, φ SD is the drain channel potential (drain potential), φ S is the surface potential, R P is the source / drain parasitic resistance, φ SS is the source channel potential, channel potential, and V DS 'represents the internal voltage of V DS .

우선, 810 단계에서 특정 공정 조건 하의 TFT에 대하여 I-V 특성, C-V 및 홀 효과(Hall effect)를 측정하여 입력받는다.First, in step 810, I-V characteristics, C-V, and Hall effect are measured and input to the TFT under specific process conditions.

820 단계는 810 단계를 통해 입력된 측정값들을 이용하여 비정질 반도체 TFT의 전기적 특성을 산출한다. 구체적으로 822 단계를 통해 앞서 도 1 내지 도 3b에서 기술한 광 전하 펌핑과 비정질 반도체 TFT의 C-V 특성을 조합하여 상태 밀도를 산출한다. 즉, 810 단계를 통해 입력받은 홀 효과 측정값으로부터 μBAND, NC, EFO를 얻은 다음, 광 전하 펌핑과 아래의 수학식 8을 통해 상태 밀도를 산출한다.In operation 820, the electrical characteristics of the amorphous semiconductor TFT are calculated using the measured values input through operation 810. Specifically, in step 822, the state density is calculated by combining the photocathode pumping described in FIGS. 1 to 3B and the CV characteristics of the amorphous semiconductor TFT. That is, μ BAND , N C , and E FO are obtained from the Hall effect measurement values input through step 810, and the state density is calculated by photocharge pumping and the following equation (8).

Figure 112009036394985-pat00011
Figure 112009036394985-pat00011

이렇게 산출된 상태 밀도는 상태 밀도 값은 정해져 있으나, VGS와 φs간 관계의 불확실성으로 인해 상태 밀도의 에너지 준위 매핑이 완성되지 못한 상태 밀도에 해당함을 앞서 설명한 바 있다. 나아가, VGS와 φs간의 관계는 비선형 함수이므로, 광 전하 펌핑에 의해 산출된 상태 밀도를 에너지 준위 매핑할 때 수정이 필요하다.The state density is calculated as described above, but the density of state density is not satisfied because of the uncertainty of the relationship between V GS and φ s . Furthermore, since the relationship between V GS and φ s is a nonlinear function, it is necessary to modify the state density mapped by photo-electric pumping to the energy level mapping.

823 단계에서는 VGS와 φs간 관계를 산출하기 위해 상태 밀도에 대한 파라메 터(827)로 NTA, kTTA, NDA, kTDA를 예시하고 있다. VGS와 φs간 관계는 다음의 수학식 9에 의해 산출된다.In step 823, N TA , kT TA , N DA , and kT DA are used as parameters 827 for the density of states to calculate the relationship between V GS and φ s . The relation between V GS and φ s is calculated by the following equation (9).

Figure 112009036394985-pat00012
Figure 112009036394985-pat00012

825 단계에서는 VGS -φs 관계로부터 다음의 수학식 10을 이용하여 채널 이동도를 모델링한다. In step 825 V GS - model the channel mobility by using the following equation (10) from the relation φ s.

Figure 112009036394985-pat00013
Figure 112009036394985-pat00013

더불어, 821 단계에서는 측정된 채널 이동도를 입력받는다. 측정된 채널 이동도는 다음의 수학식 11과 같이 표현된다.In addition, in step 821, the measured channel mobility is input. The measured channel mobility is expressed by the following Equation (11).

Figure 112009036394985-pat00014
Figure 112009036394985-pat00014

여기서, 본 발명의 실시예는 모델링된 채널 이동도를 실제 측정된 채널 이동도에 일치시킨다. 즉, 채널 이동도를 모델링하기 위해 사용된 VGS -φs 관계를 수정함으로써 측정된 채널 이동도에 가장 근접한 채널 이동도를 모델링할 수 있는 것이다. 그런데, 수학식 10에서 알 수 있듯이, VGS -φs 관계를 산출하기 위해서는 상태 밀도의 파라메터들(827)이 요구된다. 따라서, 채널 이동도를 모델링하기 이전에 사용된 상태 밀도의 파라메터들(827)이 측정된 채널 이동도와 모델링된 채널 이동도를 일치시키기 위해 다시 수정되어야 할 필요성이 있다. 따라서, 본 발명의 실시예는 이러한 파라메터들(827)의 수정을 위해 반복(iteration) 기법을 활용하고 있다. Here, the embodiment of the present invention matches the modeled channel mobility with the actually measured channel mobility. That is, by modifying the V GS - φ s relationship used to model the channel mobility, the channel mobility closest to the measured channel mobility can be modeled. By the way, as can be seen in equation 10, V GS - this in order to calculate the relation φ s of the parameter of density of states 827 is required. Thus, there is a need for the state density parameters 827 used prior to modeling the channel mobility to be revised to match the measured channel mobility and the modeled channel mobility. Thus, embodiments of the present invention utilize an iteration technique for modifying these parameters 827.

한편, 826 단계에서는 VGS -φs 관계로부터 I-V 특성을 모델링한다. 이 때, I-V 특성의 모델링에 앞서, 824 단계에서 TFT 채널에 인가되는 내부 전압을 정확히 반영하기 위해 기생 저항 RP(VGS, VDS)를 산출한다. 기생 저항은 TFT의 전이 커브를 이용하여 다음의 수학식 12에 의해 산출될 수 있다.On the other hand, in step 826, the IV characteristic is modeled from the relationship V GS - φ s . At this time, the parasitic resistance Rp (V GS , V DS ) is calculated in order to accurately reflect the internal voltage applied to the TFT channel in step 824 before modeling the IV characteristic. The parasitic resistance can be calculated by the following equation (12) using the transition curve of the TFT.

Figure 112009036394985-pat00015
Figure 112009036394985-pat00015

이렇게 모델링 I-V 특성은 다시 810 단계를 통해 입력된 I-V 특성의 측정값과의 비교를 수행한다. 즉, 826 단계를 통해 모델링된 I-V 특성을 810 단계를 통해 측정된 I-V 특성에 일치시키도록 모델링 파라메터들(827)을 수정한다. 이러한 파라메터는 앞서 채널 이동성의 일치 방법에서 설명한 것과 마찬가지로 반복을 통해 수정하게 된다. The modeling I-V characteristic is compared with the measured value of the I-V characteristic input through step 810 again. That is, the modeling parameters 827 are modified to match the I-V characteristics modeled in step 826 with the I-V characteristics measured in step 810. These parameters are modified through repetition as previously described in the Channel Mobility Matching method.

결국, 이러한 반복 기법에 따라 상태 밀도의 파라메터들(827)로부터 산출된 채널 이동도 μCH(VGS)와 모델링된 I-V가 동시에 대응하는 측정값들과 일치할 때까지 파라메터들을 변화시키는 반복을 수행하게 된다. 이러한 반복을 통해 최종 상태 밀도가 결정되면, 그 반복 과정에서 자연적으로 측정 결과와의 일치가 검증되기 때문에, 최종 상태 밀도가 결정되는 순간 채널 이동도 μCH(VGS)가 결정되고, 830 단계를 통해 최종 VGS -φs 관계, 최종 I-V 특성 등이 동시에 출력되게 된다.As a result, the channel mobility calculated from the state density parameters 827 according to this repetition technique is repeated to change the parameters until the measured channel values m CH (V GS ) and the modeled IV coincide with corresponding measurement values . If the final state density is determined through this repetition, the instantaneous channel mobility μ CH (V GS ) at which the final state density is determined is determined, since the naturally coincidence with the measurement result is verified during the repetition process. The final V GS - φ s relation, the final IV characteristics, etc. are simultaneously output.

본 발명의 실시예를 통해 비정질 반도체 TFT의 모델링이 가능하게 되며, 이는 회로 시뮬레이션을 위한 모델 파라메터의 확립이 가능함을 의미한다.Through the embodiments of the present invention, it becomes possible to model amorphous semiconductor TFTs, which means that it is possible to establish model parameters for circuit simulation.

도 9는 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 장치(900)를 도시한 도면으로서, 입력부(910), 모델링부(920), 산출부(930) 및 결정부(940)를 포함한다. 본 실시예는 앞서 설명한 도 1, 도 4 및 도 5의 방법에 대응하여 장치로 구현한 것으로써 여기서는 장치적 특징만을 설명할 것이며, 구체적인 동작 방법의 설명은 생략한다.9 is a diagram showing an apparatus 900 for calculating electrical characteristics of an amorphous semiconductor TFT according to an embodiment of the present invention. The apparatus 900 includes an input section 910, a modeling section 920, a calculating section 930, 940). The present embodiment is implemented as an apparatus corresponding to the method of FIGS. 1, 4, and 5 described above, and only the device characteristics will be described here, and a detailed description of the operation method will be omitted.

입력부(910)는 비정질 반도체 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 그 결과를 입력받는다. 또한, 입력부(910)는 채널 이동도 모델링과 관련하여 비정질 반도체 TFT의 채널 이동도를 측정하여 그 결과를 입력받을 수 있으며, I-V 특성 모델링과 관련하여 비정질 반도체 TFT의 I-V 특성을 측정하여 그 결과를 입력받을 수 있다. 이러한 입력부(910)는 물리적으로 대상을 측정하여 입력받는 장치가 될 수도 있으나, 측정된 결과를 전자화된 형태로 입력받을 수 있는 다양한 통신 수단도 포함될 수 있을 것이다.The input unit 910 irradiates light to the amorphous semiconductor TFT, measures the light response characteristic of the C-V, and receives the result. In addition, the input unit 910 can measure the channel mobility of the amorphous semiconductor TFT in relation to the channel mobility modeling, receive the result of the measurement, and measure the IV characteristics of the amorphous semiconductor TFT in relation to the IV characteristic modeling. Input can be received. The input unit 910 may physically be an apparatus that receives and measures an object, but may also include various communication means capable of receiving measured results in an electronic form.

모델링부(920)는 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링한다. 또한, 채널 이동도와 관련하여서는 상태 밀도의 파라메터를 이용하여 상태 밀도로부터 채널 이동도를 모델링할 수 있으며, I-V 특성과 관련하여서는 상태 밀도의 파라메터를 이용하여 상태 밀도로부터 I-V 특성을 모델링할 수 있다. 이러한 모델링부(920)는 앞서 설명한 바와 같이 비정질 반도체 TFT의 물리적인 특징으로부터 유도된 다양한 수학식을 통해 C-V, 채널 이동도 및 I-V 특성을 전자화된 형태의 모델링을 수행하므로, 통상적인 컴퓨터 시스템의 처리기(processor) 또는 이에 준하는 연산기로 구현될 수 있다. 이들 모델 링을 수행하기 위해 부가적인 연산을 위한 기억 공간(memory)이 활용될 수 있음은 물론이다.The modeling unit 920 calculates each of the capacitances when the light is not irradiated and when the light is irradiated, and models it as a function of the C-V. With respect to the channel mobility, the channel mobility can be modeled from the state density by using the state density parameter, and the I-V characteristic can be modeled from the state density by using the parameter of the state density with respect to the I-V characteristic. As described above, the modeling unit 920 performs the modeling of the CV, the channel mobility and the IV characteristic in the electronic form through various mathematical expressions derived from the physical characteristics of the amorphous semiconductor TFT, a processor or an equivalent operator. It goes without saying that a memory for additional operations can be used to perform these modeling operations.

산출부(930)는 측정된 광 응답 특성을 입력받아 모델링부(920)를 통해 모델링된 함수와 조합하여 상태 밀도를 산출한다. 산출부(930) 역시 통상적인 컴퓨터 시스템의 처리기 또는 이에 준하는 연산기로 구현될 수 있다.The calculating unit 930 receives the measured light response characteristics and combines them with a function modeled by the modeling unit 920 to calculate a state density. The calculating unit 930 may also be implemented as a processor of a conventional computer system or a computing unit equivalent thereto.

결정부(940)는 모델링된 채널 이동도를 측정된 채널 이동도와 일치시킴으로써 최종 상태 밀도를 결정하거나, 모델링된 I-V 특성을 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정할 수 있다. 이러한 채널 이동도와 I-V 특성은 모두 반복적인 상태 밀도의 수정에 의해 모델링된 값을 측정된 값에 일치시킬 수 있으며, 양자 모두 상태 밀도의 파라메터에 의해 모델링 결과가 달라지므로, 파라메터의 변화가 채널 이동도 및 I-V 특성 모두를 변화시키게 된다. 따라서, 양자 모두에서 모델링된 값과 측정된 값이 일치하는 상태 밀도의 파라메터를 발견하면, 결정부(940)를 통해 최종 상태 밀도 및 최종 I-V 특성을 결정하여 결과값으로 출력할 수 있다. 결정부(940) 역시 통상적인 컴퓨터 시스템의 처리기 또는 이에 준하는 연산기로 구현될 수 있다.The decision unit 940 can determine the final state density by matching the modeled channel mobility with the measured channel mobility or determine the final I-V model by matching the modeled I-V characteristic with the measured I-V characteristic. The channel mobility and IV characteristics can all be matched to the measured values by modifying the iterative state density and the modeling results are different depending on the parameters of the state density. And IV characteristics. Therefore, if a parameter having a state density matching the measured value with the modeled value is found, the final state density and the final I-V characteristic can be determined through the determination unit 940 and output as a result value. The determination unit 940 may also be implemented by a processor of a conventional computer system or a computing unit equivalent thereto.

이상에서 설명한 모델링부(920), 산출부(930) 및 결정부(940)는 기능상의 차이로 인해 개념적으로 분리하여 도시하였으나, 이들 구성 모두는 전자화된 데이터를 처리하는 범용 처리기 및 기억 공간으로 구현될 수 있을 것이다.Although the modeling unit 920, the calculating unit 930, and the determining unit 940 described above are conceptually separated from each other due to differences in function, all of the components are implemented as a general-purpose processor for processing electronic data and a storage space .

한편, 본 발명은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스 템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.Meanwhile, the present invention can be embodied in computer readable code on a computer readable recording medium. A computer-readable recording medium includes all kinds of recording apparatuses in which data that can be read by a computer system is stored.

컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현하는 것을 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의하여 용이하게 추론될 수 있다.Examples of the computer-readable recording medium include a ROM, a RAM, a CD-ROM, a magnetic tape, a floppy disk, an optical data storage device and the like, and also a carrier wave (for example, transmission via the Internet) . In addition, the computer-readable recording medium may be distributed over network-connected computer systems so that computer readable codes can be stored and executed in a distributed manner. In addition, functional programs, codes, and code segments for implementing the present invention can be easily deduced by programmers skilled in the art to which the present invention belongs.

이상에서 본 발명에 대하여 그 다양한 실시예들을 중심으로 살펴보았다. 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.The present invention has been described above with reference to various embodiments. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is defined by the appended claims rather than by the foregoing description, and all differences within the scope of equivalents thereof should be construed as being included in the present invention.

도 1은 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 도시한 흐름도이다.1 is a flowchart showing a method of calculating an electrical characteristic of an amorphous semiconductor TFT according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 광 전하 펌핑과 C-V 특성을 이용해 상태 밀도를 추출하는 방법을 설명하기 위한 도면이다.FIG. 2 is a view for explaining a method of extracting a state density using photocharge pumping and C-V characteristics in a method of calculating electrical characteristics of an amorphous semiconductor TFT according to an embodiment of the present invention.

도 3a는 본 발명의 일 실시예에 따른 광 전하 펌핑을 이용해 C-V 특성의 광 응답 측정 결과를 예시한 도면이다.FIG. 3A is a diagram illustrating a result of optical response measurement of C-V characteristics using photocharge pumping according to an embodiment of the present invention.

도 3b는 본 발명의 일 실시예에 따른 광 전하 펌핑과 C-V 특성을 이용해 상태 밀도를 추출한 결과를 예시한 도면이다.FIG. 3B is a diagram illustrating a result of extracting a state density using photocharge pumping and C-V characteristics according to an embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 최종 상태 밀도를 결정하는 방법을 도시한 흐름도이다.4 is a flowchart illustrating a method for determining a final state density in a method of calculating the electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention.

도 5는 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 최종 I-V 모델을 결정하는 방법을 도시한 흐름도이다.5 is a flow chart illustrating a method for determining the final I-V model in a method for calculating the electrical properties of an amorphous semiconductor TFT according to another embodiment of the present invention.

도 6은 비정질 반도체 TFT에서 기생 저항을 산출하는 방법을 설명하기 위한 비정질 반도체 TFT의 단면도이다.6 is a cross-sectional view of an amorphous semiconductor TFT for explaining a method of calculating a parasitic resistance in an amorphous semiconductor TFT.

도 7은 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 이용해 기생 저항과 총 저항을 산출한 결과를 예시한 도면이다.7 is a diagram illustrating a result of calculating a parasitic resistance and a total resistance using a method of calculating an electric characteristic of an amorphous semiconductor TFT according to another embodiment of the present invention.

도 8은 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성 을 산출하는 구체적인 방법을 예시한 흐름도이다.8 is a flowchart illustrating a specific method of calculating the electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention.

도 9는 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 장치를 도시한 도면이다.9 is a diagram showing an apparatus for calculating electrical characteristics of an amorphous semiconductor TFT according to an embodiment of the present invention.

Claims (11)

비정질 반도체 TFT의 전기적 특성을 산출하는 방법에 있어서,A method of calculating electrical characteristics of an amorphous semiconductor TFT, 상기 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는 단계;Measuring light response characteristics of the C-V by irradiating the TFT with light; 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링하는 단계; 및Calculating electric capacities of the case where the light is not irradiated and the case where the light is irradiated, and modeling the electric capacity as a function of the C-V; And 상기 측정된 광 응답 특성과 상기 모델링된 함수를 조합하여 상태 밀도를 산출하는 단계를 포함하는 방법.And calculating the state density by combining the measured light response characteristic and the modeled function. 제 1 항에 있어서,The method according to claim 1, 상기 C-V의 광 응답 특성을 측정하는 단계는,The step of measuring the light response characteristic of the C- 상기 비정질 반도체의 에너지 대역 간격(bandgap)보다 작은 에너지를 갖는 광자(photon)를 상기 TFT에 조사하는 단계; 및Irradiating the TFT with a photon having energy smaller than an energy band gap of the amorphous semiconductor; And 상기 광자의 조사 전의 상기 C-V의 광 응답 특성에 비해 상기 광자의 조사 후의 상기 C-V의 광 응답 특성의 변화를 측정하는 단계를 포함하는 방법.Measuring a change in the light response characteristic of the C-V after irradiation of the photon with respect to the light response characteristic of the C-V before irradiation of the photon. 제 1 항에 있어서,The method according to claim 1, 상기 TFT의 채널 이동도를 측정하여 입력받는 단계;Measuring and inputting a channel mobility of the TFT; 소정 파라메터를 이용하여 상기 상태 밀도로부터 채널 이동도를 모델링하는 단계; 및Modeling channel mobility from the state density using a predetermined parameter; And 상기 모델링된 채널 이동도를 상기 측정된 채널 이동도와 일치시킴으로써 최종 상태 밀도를 결정하는 단계를 더 포함하는 방법.And determining the final state density by matching the modeled channel mobility with the measured channel mobility. 제 3 항에 있어서,The method of claim 3, 상기 최종 상태 밀도를 결정하는 단계는 상기 모델링된 채널 이동도가 상기 측정된 채널 이동도와 일치할 때까지 반복적으로 상기 파라메터를 조정하는 것을 특징으로 하는 방법.Wherein determining the final state density comprises repeatedly adjusting the parameter until the modeled channel mobility coincides with the measured channel mobility. 제 1 항에 있어서,The method according to claim 1, 상기 TFT의 I-V 특성을 측정하여 입력받는 단계;Measuring and inputting I-V characteristics of the TFT; 소정 파라메터를 이용하여 상기 상태 밀도로부터 I-V 특성을 모델링하는 단계; 및Modeling the I-V characteristic from the state density using a predetermined parameter; And 상기 모델링된 I-V 특성을 상기 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정하는 단계를 더 포함하는 방법.Determining a final I-V model by matching the modeled I-V characteristic with the measured I-V characteristic. 제 5 항에 있어서,6. The method of claim 5, 상기 최종 I-V 모델을 결정하는 단계는 상기 모델링된 I-V 특성이 상기 측정된 I-V 특성과 일치할 때까지 반복적으로 상기 파라메터를 조정하는 것을 특징으로 하는 방법.Wherein the step of determining the final I-V model repeatedly adjusts the parameter until the modeled I-V characteristic matches the measured I-V characteristic. 제 5 항에 있어서,6. The method of claim 5, 상기 I-V 특성을 모델링하는 단계는 상기 TFT의 전이 커브로부터 기생 저항을 산출함으로써 상기 TFT에 인가되는 내부 전압을 반영하여 모델링하는 것을 특징으로 하는 방법.Wherein modeling the I-V characteristic is modeled by reflecting an internal voltage applied to the TFT by calculating a parasitic resistance from a transition curve of the TFT. 제 1 항 내지 제 7 항 중에 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.A computer-readable recording medium storing a program for causing a computer to execute the method according to any one of claims 1 to 7. 비정질 반도체 TFT의 전기적 특성을 산출하는 장치에 있어서,1. An apparatus for calculating an electrical characteristic of an amorphous semiconductor TFT, 상기 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는 입력부;An input unit for receiving the light by irradiating the TFT to measure the light response characteristic of the C-V; 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링하는 모델링부; 및A modeling unit for calculating the capacitance of each of the case where the light is not irradiated and the case where the light is irradiated, and modeling the capacitance as a function of the C-V; And 상기 측정된 광 응답 특성을 입력받아 상기 모델링된 함수와 조합하여 상태 밀도를 산출하는 산출부를 포함하는 장치.And a calculation unit that receives the measured light response characteristics and calculates a state density in combination with the modeled function. 제 9 항에 있어서,10. The method of claim 9, 상기 입력부는 상기 TFT의 채널 이동도를 측정하여 입력받고,Wherein the input unit measures and inputs a channel mobility of the TFT, 상기 모델링부는 소정 파라메터를 이용하여 상기 상태 밀도로부터 채널 이동도를 모델링하고,The modeling unit models channel mobility from the state density using a predetermined parameter, 상기 모델링된 채널 이동도를 상기 측정된 채널 이동도와 일치시킴으로써 최 종 상태 밀도를 결정하는 결정부를 더 포함하는 장치.And determining a final state density by matching the modeled channel mobility with the measured channel mobility. 제 9 항에 있어서,10. The method of claim 9, 상기 입력부는 상기 TFT의 I-V 특성을 측정하여 입력받고,The input unit measures and inputs I-V characteristics of the TFT, 상기 모델링부는 소정 파라메터를 이용하여 상기 상태 밀도로부터 I-V 특성을 모델링하고,The modeling unit models an I-V characteristic from the state density using a predetermined parameter, 상기 모델링된 I-V 특성을 상기 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정하는 결정부를 더 포함하는 장치.And determining a final I-V model by matching the modeled I-V characteristic with the measured I-V characteristic.
KR1020090053494A 2009-06-16 2009-06-16 Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor KR101571139B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090053494A KR101571139B1 (en) 2009-06-16 2009-06-16 Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090053494A KR101571139B1 (en) 2009-06-16 2009-06-16 Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor

Publications (2)

Publication Number Publication Date
KR20100135049A KR20100135049A (en) 2010-12-24
KR101571139B1 true KR101571139B1 (en) 2015-11-24

Family

ID=43509668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090053494A KR101571139B1 (en) 2009-06-16 2009-06-16 Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor

Country Status (1)

Country Link
KR (1) KR101571139B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105273B1 (en) * 2011-07-18 2012-01-17 국민대학교산학협력단 Current modeling method and apparatus for amorphous oxide semiconductor thin film transistor
KR101375784B1 (en) * 2013-03-08 2014-03-18 국민대학교산학협력단 Method for extracting subgap density of states of metal oxide semiconductor field effect transistor using optical differential body factor and apparatus thereof
KR101368972B1 (en) * 2013-04-12 2014-03-03 국민대학교산학협력단 Method for extracting subgap density of states of amorphous oxide semiconductor thin-film transistor using optical differential ideality factor and apparatus thereof
KR101427713B1 (en) * 2013-09-23 2014-08-07 국민대학교산학협력단 Method for extracting intrinsic subgap density of states of amorphous oxide semiconductor thin-film transistor using channel conduction factor and apparatus thereof
KR101483716B1 (en) * 2013-12-27 2015-01-16 국민대학교산학협력단 Method for extracting excess carrier lifetimes of organic thin-film transistor using optical response characteristic, and apparatus thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237597A (en) 2001-02-08 2002-08-23 Seiko Epson Corp Evaluation method for semiconductor device, semiconductor device, method for manufacturing semiconductor device, electro-optical device, and method for manufacturing electro-optical device
JP2008177476A (en) 2007-01-22 2008-07-31 Sharp Corp Semiconductor evaluation method, semiconductor evaluation equipment, semiconductor device manufacturing method, and semiconductor device manufacturing equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237597A (en) 2001-02-08 2002-08-23 Seiko Epson Corp Evaluation method for semiconductor device, semiconductor device, method for manufacturing semiconductor device, electro-optical device, and method for manufacturing electro-optical device
JP2008177476A (en) 2007-01-22 2008-07-31 Sharp Corp Semiconductor evaluation method, semiconductor evaluation equipment, semiconductor device manufacturing method, and semiconductor device manufacturing equipment

Also Published As

Publication number Publication date
KR20100135049A (en) 2010-12-24

Similar Documents

Publication Publication Date Title
KR101571139B1 (en) Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor
Laux et al. Analysis of quantum ballistic electron transport in ultrasmall silicon devices including space-charge and geometric effects
JP2008028328A (en) Simulation device, simulation method and manufacturing method for semiconductor device
US20140019101A1 (en) Method of simulation and design of a semiconductor device
KR101267780B1 (en) Method and apparatus for modeling capacitance of amorphous oxide semiconductor thin-film transistor
KR101105273B1 (en) Current modeling method and apparatus for amorphous oxide semiconductor thin film transistor
Jooypa et al. Impact analysis of statistical variability on the accuracy of a propagation delay time compact model in nano-CMOS technology
KR101850329B1 (en) Method for calculating parameter of thin film transistor and calculating apparatus performing the method
US7463988B2 (en) Parameter setting method and circuit operation testing method and electronic processing device
JP6108519B2 (en) Drain current simulation apparatus and drain current simulation program
JP5906079B2 (en) Drain current simulation apparatus and drain current simulation program
KR101643759B1 (en) Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor
Swati et al. Performance investigation of an InAs-based dielectric-modulated heterojunction TFET as a label-free biosensor
Imam et al. Threshold voltage model for deep-submicron fully depleted SOI MOSFETs with back gate substrate induced surface potential effects
KR100413135B1 (en) Semiconductor device simulation method and simulator
US20150073738A1 (en) Determining process variation using device threshold sensitivites
Bhowmick Emerging device: FINFET, tunnel FET and their applications
Hwang et al. Accurate SPICE model for cells with tube-type poly-si channel in cell strings of vertical NAND flash memory
JP2013080847A (en) Apparatus for simulation of surface potential, and program for simulation of surface potential
JP2008053617A (en) Current model generating method and electronic circuit
Cao Predictive technology model of conventional CMOS devices
Al Mamun et al. Evidence of transport degradation in 22 nm FD-SOI charge trapping transistors for neural network applications
Dewan et al. A TCAD Approach to Analyze the Performance of Dual Gate Dielectric Modulated Vertical Tunnel Field Effect Transistor Based Biosensor
Arya et al. Solar Cell Modeling Parameters
Sahoo et al. Transfer learning-based parameter optimization for improved 3D NAND performance

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090616

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140611

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090616

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150421

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151117

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151118

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190828