Nothing Special   »   [go: up one dir, main page]

KR101522239B1 - 액정표시장치 및 그 액정표시장치의 리페어 방법 - Google Patents

액정표시장치 및 그 액정표시장치의 리페어 방법 Download PDF

Info

Publication number
KR101522239B1
KR101522239B1 KR1020070059051A KR20070059051A KR101522239B1 KR 101522239 B1 KR101522239 B1 KR 101522239B1 KR 1020070059051 A KR1020070059051 A KR 1020070059051A KR 20070059051 A KR20070059051 A KR 20070059051A KR 101522239 B1 KR101522239 B1 KR 101522239B1
Authority
KR
South Korea
Prior art keywords
wiring
gate
liquid crystal
conductive pattern
storage
Prior art date
Application number
KR1020070059051A
Other languages
English (en)
Other versions
KR20080110378A (ko
Inventor
윤상필
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070059051A priority Critical patent/KR101522239B1/ko
Publication of KR20080110378A publication Critical patent/KR20080110378A/ko
Application granted granted Critical
Publication of KR101522239B1 publication Critical patent/KR101522239B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 스토리지 온 커먼 구조의 액정표시장치에서 점 결함 등에 의한 단위 화소의 불량이 발생할 경우, 게이트 배선과 화소전극간에 일부가 오버랩되어 형성된 리던던시 도전패턴을 이용하여 단위 화소를 암점화하려는 액정표시장치에 관한 것으로서, 유리기판상에 서로 평행하게 형성된 다수의 게이트 배선과; 상기 게이트 배선과 교차하여 형성된 다수의 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차영역에 형성되는 박막 트랜지스터와; 상기 게이트 배선과 데이터 배선에 의해 구획되는 단위화소영역에 형성된 화소 전극과; 상기 단위화소영역에 형성되고 화소 전극에 오버랩되는 스토리지 전극과; 상기 스토리지 전극에 연결되어 상기 단위 화소의 가장자리영역에 형성되는 리페어 배선과; 상기 게이트 배선 및 리페어 배선의 상측에 각각 일부가 오버랩되어 형성된 리던던시 도전패턴을 포함하여 구성되는 것을 특징으로 한다.
Figure R1020070059051
스토리지 온 커먼(storage on common), 리페어 배선, 리던던시 패턴

Description

액정표시장치 및 그 액정표시장치의 리페어 방법{LIQUID CRYSTAL DISPLAY DEVICE AND REPAIRING METHOD THEREOF}
도 1은 종래의 액정표시장치의 TFT 어레이 기판을 나타내는 개략적 평면도
도 2는 종래의 스토리지 온 커먼 구조를 갖는 TFT 어레이 기판 내의 단위 화소를 나타내는 평면도
도 3은 본 발명의 제1실시예에 따른 TFT 어레이기판의 구조를 나타내는 도면
도 4는 도 3의 스토리지 온 커먼 구조를 갖는 TFT 어레이기판 내의 단위 화소를 나타내는 평면도
도 5는 도 4의 절단선(I-I')을 따라 본 TFT의 단면도
도 6은 도 4의 절단선(II-II`)을 따라 본 리페어 배선의 단면도
도 7은 본 발명의 제2실시예에 따른 액정표시장치의 TFT 어레이 기판을 나타내는 개략적인 평면도
도 8은 도 7의 스토리지 온 커먼 구조를 갖는 TFT 어레이 기판 내의 단위 화소를 나타내는 평면도
도 9는 도 8의 절단선(III-III`)을 따라 본 리던던시 도전패턴의 단면도
도 10은 도 9의 TFT 어레이기판을 구비한 액정표시장치를 나타내는 도면
도 11은 도 10의 TFT 어레이기판상에 형성된 불량 화소 전극과 컬러필터기판 의 공통전극 사이의 등가 회로도
＊＊도면의 주요부분에 대한 부호의 설명＊＊
200: 기판 202: 게이트 배선
204: 데이터 배선 214: 화소 전극
220: 스토리지 배선 220a: 리페어 배선
230: 공통전압 배선 231: 리던던시 도전패턴
본 발명은 액정표시장치 및 그 액정표시장치의 리페어 방법에 관한 것으로서, 더 자세하게는 스토리지 온 커먼(storage on common) 구조의 액정표시장치에서 점 결함(point defect) 등에 의한 단위 화소의 불량이 발생할 경우, 게이트 배선과 화소전극간에 일부가 오버랩(overlap)되어 형성된 리던던시 도전패턴(redundancy conductive pattern)을 이용하여 단위 화소를 암점화(black point)하려는 액정표시장치 및 그 액정표시장치의 리페어 방법에 관련된다.
통상적으로 액정표시장치는 유리기판상에 다수의 게이트 배선과 데이터 배선이 교차하여 단위화소영역을 정의하고, 상기 게이트 배선 및 데이터 배선의 교차점에 매트릭스 형태로 분포하는 다수의 박막 트랜지스터(Thin Film Transistor; 이하, TFT)가 형성된 TFT 어레이기판과, 상기 TFT 어레이 기판의 단위 화소와 일대일 대응하여 다수의 컬러필터가 구성되어 있는 컬러필터기판, 그리고 상기 TFT 어레이 기판과 컬러필터기판 사이에 충진되어 있는 액정을 포함하여 구성된다.
이 가운데, 도 1은 TFT 어레이기판의 구조를 나타내는 도면이다.
도 1에 도시된 바와 같이, TFT 어레이기판(10)은 기판상에 횡방향으로 형성된 다수의 게이트 배선(4)과, 상기 게이트 배선(4)과 직교하여 종방향으로 배열된 다수의 데이터 배선(2)과, 상기 게이트 배선(4) 및 데이터 배선(2)의 교차영역에 형성된 TFT와, 상기 게이트 배선과 데이터 배선이 교차하여 정의되는 단위화소영역에 형성된 화소 전극(14)과, 일정시간 동안 데이터 배선으로부터 인가된 신호를 유지하기 위한 보존 축전기(미도시)를 포함한다.
상기의 구조에서 액정표시장치에 보존 축전기를 형성하는 방법은 보통 스토리지 온 게이트(storage on gate) 방식과 스토리지 온 커먼 방식으로 구분된다. 여기에서 스토리지 온 게이트 구조는 스토리지 커패시터가 게이트 배선들의 일정한 영역에 형성되는 것이고, 반면 스토리지 온 커먼 구조는 액정 셀 내에 별도의 스토리지 배선들이 형성되고, 그 스토리지 배선들의 일정한 영역에 스토리지 커패시터가 형성되는 것을 의미한다.
그러면 첨부한 도면을 참조하여 상기 스토리지 온 커먼 구조를 갖는 액정표시장치에 대하여 살펴본다.
도 2는 스토리지 온 커먼 구조를 갖는 액정표시장치의 단위 화소에 대한 TFT 어레이기판의 평면구조를 보인 예시도이다.
도 2에 도시된 바와 같이, 기판상에 게이트 배선(4)이 일정하게 이격되어 횡방향으로 배열되고, 데이터 배선(2)이 일정하게 이격되어 종방향으로 배열된다. 이 를 통해, 게이트 배선(4)과 데이터 배선(2)은 매트릭스 형태로 배열된다. 이때, 액정 셀들은 데이터 배선(2)과 게이트 배선(4)의 교차부마다 위치하며, 각각의 액정 셀에는 TFT와 화소 전극(14)이 구비된다. 그리고, 게이트 배선(4)들 사이에 게이트 배선(4)과 일정하게 이격되어 평행하게 형성된 스토리지 배선(3)이 구비된다.
여기서, 상기 TFT는 게이트 배선(4)에 연결되어 형성되는 게이트 전극(10)과, 상기 데이터 배선(2)에 연장·형성되어 상기 게이트 전극(10)과 소정영역이 오버랩되는 소스 전극(8)과, 상기 게이트 전극(10)을 기준으로 소스 전극(8)과 대응하는 위치에 형성된 드레인 전극(12)으로 구성된다.
그리고, 상기 화소 전극(14)은 TFT가 형성되지 않은 액정 셀의 전체 영역에 형성되며, 상기 TFT의 드레인 전극(12)상에 형성된 드레인 콘택홀(16)을 통하여 드레인 전극(12)과 전기적으로 접속한다.
또한, 상기 액정 셀의 스토리지 배선(3)들이 형성된 영역에서는 상기 화소 전극(14)과 스토리지 배선(3)들이 절연막(미도시)을 사이에 두고 오버랩되어 스토리지 커패시터(18)로 기능한다.
상기의 구조에 따라, 게이트 배선(4)마다 게이트 신호가 인가되어 게이트 배선(4)에 형성된 TFT의 채널이 턴-온되고, TFT가 턴-온되어 있는 동안 데이터 신호가 TFT에 인가되어 액정을 구동하게 된다. 이때, 화소 전극(14)에 인가된 전압은 하부에 위치하는 스토리지 배선(3)과 함께 보존 축전기를 형성한다. 즉, 상기의 보존 축전기는 화소 전극(14)에 신호가 인가되지 않는 동안 신호를 유지하는 역할을 수행한다.
그러나 이와 같은 액정표시장치는 그 제조과정에서 단위 화소에 형성되는 스토리지 배선의 단선 혹은 단락 등과 같은 선 결함(line defect)으로 인해 보존 축전기로서의 기능이 불가능하게 되는 경우가 발생하게 된다.
또한, 그 제조과정에서 단위 화소에 존재하는 파티클(particle) 등의 점 결함(point defect)으로 인해 휘점 불량과 같은 현상이 발생하고 있다.
본 발명은 상기와 같은 종래의 문제점을 개선하기 위해 안출된 것으로서, 그 목적은 단위 화소에 형성되는 스토리지 배선의 리페어(repair)를 위한 리페어 배선과, 또 단위 화소의 점 결함에 의한 휘점 불량을 개선하기 위하여 단위 화소와 게이트 배선을 전기적으로 접속시키는 리던던시 도전패턴을 구비한 액정표시장치 및 그 액정표시장치의 리페어 방법을 제공함에 있다.
삭제
본 발명의 실시예에 따른 액정표시장치는 게이트배선, 데이터배선, 박막트랜지스터, 화소전극, 스토리지배선, 리페어배선 및 리던던시 도전패턴을 포함한다. 리던던시 도전패턴은 게이트배선, 화소전극 및 리페어 배선에 각각 일부가 오버랩되고, 게이트배선과 리던던시 도전패턴의 일측 및 화소전극과 리던던시 도전패턴의 타측이 각각 전기적으로 접속되어 화소전극에 게이트전압이 인가된다.
이하, 도면을 참조하여 상기 구성과 관련해 구체적으로 살펴보고자 한다.
도 3은 본 발명의 제1실시예에 따른 TFT 어레이기판의 구조를 간략하게 나타내는 도면이고, 도 4는 도 3의 스토리지 온 커먼 구조를 갖는 TFT 어레이기판 내의 단위 화소를 나타내는 평면도이다.
도 3 및 도 4에 도시된 바와 같이, TFT 어레이기판(100)은 횡방향으로 형성된 다수의 게이트 배선(102)과, 상기 게이트 배선(102)과 직교하여 종방향으로 배열된 다수의 데이터 배선(104)과, 상기 게이트 배선(102) 및 데이터 배선(104)의 교차영역에 형성된 TFT와, 상기 게이트 배선(102)과 데이터 배선(104)이 교차하여 정의되는 단위화소영역에 형성된 화소전극(114)과, 일정시간 동안 데이터 배선으로부터 인가된 신호를 유지하기 위한 보존 축전기(미표기)와, 상기 보존 축전기에 연결되어 상기 단위 화소의 가장자리영역으로 형성되는 리페어 배선(120a)을 포함하여 구성된다.
상기 TFT는 게이트 배선(102)과 데이터 배선(104)의 교차점 부근의 모서리 영역에 형성되며, 그 세부구성은 게이트 배선(102)에 연결되어 형성되는 게이트 전극(102a)과, 상기 데이터 배선(104)에 연장·형성되어 상기 게이트 전극(102a)과 소정영역이 오버-랩되는 소스 전극(104a)과, 상기 게이트 전극(102a)을 기준으로 소스 전극(104a)과 대응하는 위치에 형성된 드레인 전극(104b)을 포함한다.
그리고, 상기 화소전극(114)은 TFT가 형성되지 않은 액정 셀의 전체 영역에 형성되며, 상기 TFT의 드레인 전극(104b)상에 형성된 드레인 콘택홀(116)을 통해 드레인 전극(104b)과 전기적으로 접속한다.
상기의 보존 축전기는 스토리지 온 커먼 구조로서 액정 셀 내의 게이트 배선(102)들 사이에서 그 게이트 배선(102)과 일정하게 이격되어 수평하게 형성된 별도의 스토리지 배선(120)과, 상기 스토리지 배선(120)의 상측에 형성된 화소전극(114)으로 이루어진다. 이때, 그 스토리지 배선(120)들의 일정한 영역에서 절연막(미도시)을 사이에 두고 상기 화소전극(114)에 오버랩되어 스토리지 커패시터(118)로 기능한다.
또한, 상기 리페어 배선(120a)은 상기 스토리지 배선(120)에 연결되어 단위화소의 가장자리영역에 형성된다. 더 정확히 말해 단위화소영역을 정의하는 게이트 배선(102)과 데이터 배선(104)에 서로 오버랩되어 기생용량이 생기지 않도록 하기 위하여는 그 게이트 배선(102)과 데이터 배선(104)의 내측 단위화소영역의 4면 가장자리에 리페어 배선(120a)이 형성되는 것이 바람직하다.
이에 따라, 상기 리페어 배선(120a)의 형상은 대략 게이트 배선(102) 및 데 이터 배선(104)에 의해 정의되는 단위 화소의 형상과 유사하다. 가령 단위 화소의 모양이 사각형상을 이룰 때, 리페어 배선(120a)은 사각 테 형상을 이룬다. 또는 단위 화소의 모양이 원형이면 리페어 배선(120a)은 원형 테 형상이 되는 것이다. 혹은 리페어 배선(120a)은 개구부가 단위 화소의 상측으로 위치하도록 하여 "ㄷ"자 형상을 이루어 형성될 수도 있다.
본 발명은 도 4에서와 같이 단위 화소내에 복수 개의 스토리지 전극을 형성하게 되므로, 리페어 배선(120a)은 스토리지 배선(120)을 대체하는 잉여(redundancy)의 스토리지 커패시터의 역할도 하게 된다.
그리고 상기 스토리지 배선(120) 및 리페어 배선(120a)에는 TFT 어레이 기판(100)의 양측 최외곽 가장자리영역에 형성된 공통전압배선(130)을 통하여 전압이 인가된다.
예컨대, 도 4에서와 같이 단위 화소의 하단에 위치하는 보존 축전기(미표기)가 선 결함 등의 요인에 의하여 정상적인 동작이 불가능하게 될 때, 리페어 배선(120a)에 의해 단위 화소의 상단에 형성된 보존 축전기(미표기)가 동작하게 됨으로써 데이터 라인(104)으로부터의 신호를 일정시간 동안 유지할 수 있다.
또한, 본 발명의 리페어 배선(120a)은 단위 화소의 점 결함에 의해 발생되는 휘점 문제를 해결하기 위하여 불량 단위 화소를 암점화하는 수단으로 사용될 수 있다.
그 방법을 간략하게 살펴보면, 불량 단위 화소를 암점화하기 위하여 TN(Twisted nematic) 액정패널의 노멀리 화이트 모드(normally white mode)의 경우 에는, 위에서와 같이 TFT 어레이기판(이하, 하판)과 컬러필터기판(이하, 상판)상에 형성되는 공통전압배선(130)을 전기적으로 분리한다.
그리고 하판상의 공통전압배선(130), 즉 리페어 배선(120a)과 그 리페어 배선(120a)의 상측에 위치하는 화소 전극(114)을 레이저 용접 등에 의해 전기적으로 접속시킨다.
그 후 공통전압배선(130)에 그라운드 전압을 인가하게 되면, 리페어 배선(120a)을 통해 화소 전극(114)에 인가된 그라운드 전압과 상판의 공통전압간의 전위차로 인해 액정이 트위스트되어 블랙상태를 유지하게 된다.
이와 같은 액정표시장치의 콘트라스트비(contrast ratio)는 흑백으로 표시했을 때 빛의 투과율의 비로 정의되지만, 구체적으로는 전압이 액정층에 제로 상태인 경우의 빛의 투과율과 전압이 액정층에 충분히 인가된 상태에서의 빛의 투과율의 비를 의미한다.
따라서, 노멀리 화이트 모드는 전압이 제로인 상태에서 화면이 백색으로 보이고 전압이 충분히 걸리면 흑색으로 보이는 액정패널이며, 노멀리 블랙 모드(normally black mode)는 흑백 표시의 관계가 노멀리 화이트 모드와 반대로 된 패널이다.
도 5는 도 4의 절단선(I-I')을 따라 본 TFT의 단면도이다.
도 5에 도시된 바와 같이, 기판(100)상에 게이트 전극(102a)이 형성되고, 그 게이트 전극(102a)을 포함한 기판(100)의 전면에는 게이트 절연막(113)이 형성된다. 이때, 게이트 전극(102a)은 상기 게이트 배선이 형성될 때, 그 게이트 배선에 연결되어 동시에 형성된다.
그리고, 상기 게이트 전극(102a)상의 게이트 절연막(113) 상부에는 비정질 실리콘으로 이루어진 반도체층(134)과, 인(P)이 고농도로 도핑된 n+ 비정질 실리콘으로 이루어진 오믹콘택층(136)이 적층된 액티브층이 형성된다.
또한, 상기 액티브층 상부에 소스 전극(104a)과 드레인 전극(104b)이 일정하게 이격되어 대향하도록 패터닝된다.
상기 소스 전극(104a)과 드레인 전극(104b)이 이격되는 영역의 반도체층(134) 상부에 형성된 오믹콘택층(136)은 소스 전극(104a)과 드레인 전극(104b)의 패터닝 과정에서 제거된다. 이때, 오믹콘택층(136)이 제거되어 노출된 반도체층(134)은 TFT의 채널영역으로 정의된다.
그리고, 상기 소스 전극(104a)과 드레인 전극(104b)을 포함하여 노출된 기판(100)의 전면에 보호막(138)이 형성된다. 이때, 보호막(138)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등과 같은 무기 절연막이 적용될 수 있으며, 액정표시장치의 개구율을 향상시키기 위하여 유전율이 낮은 벤조싸이클로부텐(benzocyclobuten: BCB), 스핀-온-글래스(spin on glass) 또는 아크릴과 같은 유기 절연막을 적용할 수 있다.
상기 보호막(138)에는 드레인 전극(104b)의 일부를 노출시키는 콘택홀(116)이 형성된다.
그리고, 상기 보호막(138)상에는 화소 전극(114)이 형성되며, 상기 콘택홀(116)을 통해 화소 전극(114)과 드레인 전극(104b)이 전기적으로 접속한다.
도 6은 도 4의 절단선(II-II`)을 따라 본 리페어 배선의 단면도이다.
도 6에 도시된 바와 같이, 기판(100)상에 리페어 배선(120a)이 패터닝되고, 그 리페어 배선(120a)을 포함한 기판(100)의 전면에는 게이트 절연막(130)이 형성된다. 여기에서, 리페어 배선(120a)은 게이트 배선 및 스토리지 배선과 동일 재질로 하여 동시에 패터닝되고, 단위화소영역에서 게이트 배선 및 스토리지 배선과 서로 수직하게 형성된다.
그리고, 상기 게이트 절연막(113)의 상부에 보호막(138)이 형성된다. 이때, 보호막(138)은 앞서서의 도 5에 나타낸 바 있는 보호막(138)의 형성과정에서 동시에 형성되는 것이므로 동일한 층에 위치하게 된다.
그리고, 상기 리페어 배선(120a)의 내측 보호막(138)의 상부에는 화소 전극(114)이 형성된다.
그런데, 도 3에 나타낸 상기 TN 액정패널은 불량 화소를 암점화하기 위하여 하판에 지속적으로(혹은 상시적으로) 그라운드 전압이 인가된다. 이로 인해, 불량 화소를 제외한 정상적인 화소들에서도 상판의 공통전압과 하판의 그라운드 전압간 전위차에 의해 액정이 동작하게 됨으로써 그 결과 액정의 열화 등에 기인해 액정패널 전체적으로는 정상적인 블랙의 구현이 불가능하게 되는 등 신뢰성 면에서 불안정할 수 있다.
도 7은 위의 문제를 개선하기 위한 본 발명의 제2실시예에 따른 액정표시장치의 TFT 어레이 기판을 나타내는 개략적인 평면도이고, 도 8은 도 7의 스토리지 온 커먼 구조를 갖는 TFT 어레이 기판 내의 단위 화소를 나타내는 평면도이다.
도 7 및 도 8에 도시된 바와 같이, TFT 어레이 기판(200)은 기판상에 횡방향으로 형성된 다수의 게이트 배선(202)과, 상기 게이트 배선(202)과 직교하여 종방향으로 배열된 다수의 데이터 배선(204)과, 상기 게이트 배선(202) 및 데이터 배선(204)의 교차영역에 형성된 TFT와, 상기 게이트 배선(202)과 데이터 배선(204)이 교차하여 정의되는 단위화소영역에 형성된 화소 전극(214)과, 일정시간 동안 데이터 배선으로부터 인가된 신호를 유지하기 위한 보존 축전기(미표기)와, 상기 보존 축전기에 연결되어 상기 단위 화소의 가장자리영역으로 형성되는 리페어 배선(220a)과, 상기 게이트 배선과 마주보는 리페어 배선(220a) 및 상기 게이트 배선에 그 일부가 각각 오버랩되어 형성된 리던던시 도전패턴(231)을 포함하여 구성된다.
상기 TFT는 게이트 배선(202)과 데이터 배선(204)의 교차점 부근의 모서리 영역에 형성되며, 그 세부구성은 게이트 배선(202)에 연결되어 형성되는 게이트 전극(202a)과, 상기 데이터 배선(204)에 연장·형성되어 상기 게이트 전극(202a)과 소정영역이 오버-랩되는 소스 전극(204a)과, 상기 게이트 전극(202a)을 기준으로 소스 전극(204a)과 대응하는 위치에 형성된 드레인 전극(204b)을 포함한다.
그리고, 상기 화소 전극(214)은 TFT가 형성되지 않은 액정 셀의 전체 영역에 형성되며, 상기 TFT의 드레인 전극(204b)상에 형성된 드레인 콘택홀(216)을 통해 드레인 전극(204b)과 전기적으로 접속한다.
상기의 보존 축전기는 스토리지 온 커먼 구조로서 액정 셀 내의 게이트 배선(202)들 사이에서 그 게이트 배선(202)과 일정하게 이격되어 수평하게 형성된 별 도의 스토리지 배선(220)과, 상기 스토리지 배선(220)의 상측에 형성된 화소전극(214)으로 이루어진다. 이때, 그 스토리지 배선(220)들의 일정한 영역에서 절연막(미도시)을 사이에 두고 상기 화소전극(214)에 오버랩되어 스토리지 커패시터(218)로 기능한다.
또한, 상기 리페어 배선(220a)은 상기 스토리지 배선(220)에 연결되어 단위화소의 가장자리영역에 형성된다. 더 정확히 말해 단위화소영역을 정의하는 게이트 배선(202)과 데이터 배선(204)에 서로 오버랩되어 기생용량이 생기지 않도록 하기 위하여는 그 게이트 배선(202)과 데이터 배선(204)의 내측 단위화소영역의 4면 가장자리에 리페어 배선(220a)이 형성되는 것이 바람직하다.
그리고 상기 스토리지 배선(220)과 리페어 배선(220a)에는 TFT 어레이기판(200)의 양측 최외곽 가장자리영역에 형성된 공통전압배선(230)을 통하여 공통전압이 인가된다.
또한, 리던던시 도전패턴(231)은 액정패널의 불량 화소 발생시 그 불량 화소의 영역 내에 구비되는 스토리지 배선(220) 및 리페어 배선(220a)을 무용화(無用化)하여 암점화하기 위한 잉여 패턴(redundancy pattern)으로서 게이트 배선(202)과 불량 화소에 일부가 각각 오버랩되어 형성된다.
좀더 덧붙이면, 상기의 리던던시 도전패턴(231)은 단위 화소를 관장하는 게이트 배선(202), 다시 말해 게이트 전압이 인가되어 TFT를 턴-온시켜 데이터 신호가 화소 전극(214)에 인가될 수 있도록 하는 게이트 배선(202)과, 상기 게이트 배선(202)에 대면하는 화소 전극(214)의 가장자리영역에 형성된 리페어 배선(220a)에 오버랩되어 형성된다. 이때, 리던던시 도전패턴(231)은 데이터 배선(204) 혹은 소스 전극(204a)과 드레인 전극(204b)의 패턴시 동시에 형성된다.
상기의 구조에서 리던던시 도전패턴(231)은 단위 화소의 점 결함에 의하여 발생하는 휘점 문제를 개선하기 위해 불량 단위 화소의 암점화 수단으로 사용된다.
그 암점화 방법과 관련해 간략하게 살펴보면 다음과 같다.
본 발명의 TN 액정패널의 노멀리 화이트 모드의 경우, 불량 단위 화소를 암점화하기 위하여 먼저 불량 단위 화소 내에 구비되어 있는 하판상의 스토리지 배선(220) 및 리페어 배선(220a)에 공통전압이 인가되지 않도록 대략 게이트 배선(202)과 데이터 배선(204)이 교차하는 부위에서 상기 스토리지 배선(220) 및 리페어 배선(220a)을 레이저로 절단하고, 또 TFT의 드레인 전극(204b)과 화소전극(214)의 전기적 접속을 끊기 위해 레이저를 이용하여 채널부의 접속을 차단한다. 도 8에서의 제1 내지 제5절단부가 이에 해당된다.
그리고 상기 게이트 배선(202) 및 리페어 배선(220a)(혹은 스토리지 배선(220))에 각각 오버랩되어 있는 리던던시 도전패턴(231)에 각각 레이저 용접을 수행함으로써, 리던던시 도전패턴(231)의 일측은 게이트 배선(202)과, 그 타측은 화소 전극(214)과 각각 전기적으로 접속시키게 된다.
그 결과 하판의 게이트 배선(202)을 통해 인가된 게이트 전압은 리던던시 도전패턴(231)을 통해 화소 전극(214)으로 인가되고 그 게이트 전압, 즉 화소전압과 상판의 공통전압간의 분압된 전위차에 의해 액정이 트위스트되어 블랙상태를 유지하게 된다. 그 분압 원리와 관련해서는 이후에 좀더 다루기로 한다.
도 9는 도 8의 절단선(III-III`)을 따라 본 리던던시 도전패턴의 단면도이다.
도 9에 도시된 바와 같이, 기판(200)상에 게이트 배선(202) 및 리페어 배선(220a)이 동시에 패터닝되고, 그 게이트 배선(202) 및 리페어 배선(220a)을 포함한 기판(200)의 전면에는 게이트 절연막(230)이 형성된다.
그리고 게이트 절연막(230)상에는 데이터 라인(미도시) 및 TFT(미도시)의 소스 및 드레인 전극(미도시)의 형성과 동시에 리던던시 도전패턴(231)을 형성한다. 이때, 리던던시 도전패턴(231)은 일측이 게이트 배선(202)과 오버랩되고, 타측은 리페어 배선(220a) 혹은 스토리지 배선(220)과 일부가 오버랩되어 형성된다.
또한, 상기 리던던시 도전패턴(231)과 게이트 절연막(230)의 상부에는 보호막(238)이 형성된다. 이때, 도 9에 나타낸 보호막(238)은 앞서서의 도 5에 나타낸 보호막(138)의 형성과정과 동시에 형성되는 것이므로 이 역시 동일한 층에 위치하게 된다.
상기 보호막(238)의 상부에는 화소 전극(214)이 형성된다.
도 10은 도 9의 TFT 어레이기판을 구비한 액정표시장치이다.
도 10에 도시된 바와 같이, 액정표시장치는 다수의 게이트 배선과 데이터 배선이 서로 교차하여 매트릭스 형태로 배열되어 있고, 불량 화소 발생시 그 불량 화소를 암점화하기 위해 형성된 리던던시 도전패턴을 구비한 TFT 어레이 기판(300)과, 상기 TFT 어레이 기판(300)의 단위 화소에 일대일 대응하여 컬러필터층을 포함하는 컬러필터기판(400)과, 상기 TFT 어레이기판(300)과 컬러필터기판(400) 사이에 충진되어 있는 액정(500)과, 상기 TFT 어레이기판(300)의 외측에 위치하는 제1편광판(350)과, 상기 컬러필터기판의 외측에 위치하는 제2편광판(450)으로 구성되는 액정패널을 포함한다.
물론 상기의 액정은 액정 장축의 유전율이 액정 단축의 유전율보다 작은 네거티브(negative) 액정이다. 네거티브 액정은 전계가 액정에 인가될 때, 액정의 장축이 전계 방향과 평행하도록 배열하려는 성질을 가진다. 전계가 인가되지 않을 때에는 액정은 그 장축이 편광판에 놓인 방향과 평행하게 배열되어 있다.
또한, 상기 제1편광판(350)과 제2편광판(450)은 그 편광 방향이 서로 수직하도록 배열되어 있다. 상기의 액정패널의 제1편광판(350) 하부(혹은 일측)에 위치하는 백라이트(미도시)로부터 제공된 빛은 제1편광판(350)에 의해 편광되고 액정층(500)을 통과하여 제2편광판(450)에 이르게 된다. 이때, 액정이 편광판과 평행하게 배열되어 있으면 액정은 편광된 빛에 위상차를 발생시켜 제1편광판(350)을 통과한 빛이 제2편광판(450)을 통과할 수 있도록 하고, 액정이 편광판의 배열방향과 수직하게 배열되어 있으면 액정은 빛에 위상차를 발생시키지 않으므로 제1편광판(350)을 통과한 빛은 제2편광판(450)에 의해 차단되어 블랙상태를 나타낸다.
상기의 구조에서, 가령 TFT 어레이기판(300)상의 불량 화소가 암점화되기 위하여는 레이저 용접에 의하여 게이트 배선상에 오버랩되는 리던던시 도전패턴이 전기적으로 접속하고, 동시에 게이트 배선과 접속하는 리던던시 도전패턴의 타측과 화소 전극을 레이저 용접에 의하여 전기적으로 접속함으로써 게이트 전압은 화소 전극에 인가된다.
이를 통해, TFT 어레이기판(300)상의 게이트 배선을 통해 화소 전극에 인가된 게이트 전압과 컬러필터기판(400)상의 공통전극에 인가된 공통전압 사이의 전위차에 의하여 액정이 트위스트되어 불량 화소가 블랙상태를 나타낸다.
도 11은 도 10의 TFT 어레이기판상에 형성된 불량 화소 전극과 컬러필터기판의 공통전극 사이의 등가 회로도이다.
도 11에서 볼 때, TFT 어레이 기판상의 리던던시 도전패턴은 게이트 절연막을 사이에 두어 상기 리페어 배선(혹은 스토리지 배선)과 오버랩되고, 화소 전극의 하측에 위치하게 된다. 그 결과 리페어 배선(혹은 스토리지 배선)과 리던던시 도전패턴(혹은 불량 화소 전극) 사이에는 기생용량(Cst)이 생성되고, 또한 TFT 어레이 기판상의 그 불량 화소 전극과 컬러필터기판상의 공통전극 사이에는 액정 용량(Clc)이 존재한다.
이때, 기생용량(Cst)과 액정용량(Clc)의 양단에 걸리는 분압 전압은 아래의 식과 같이 나타낼 수 있다.
Figure 112007043597650-pat00001
여기에서, Vpxl은 화소전압, Vgl은 게이트 전압, Vcom은 공통전압, Cst는 기생용량, Clc는 액정용량이다.
상기의 <수학식 1>에서 볼 때, 실질적으로 화소전압(Vpxl), 게이트 전압(Vgl), 공통전압(Vcom) 및 액정용량(Clc)은 고정되어 있다. 예컨대, 게이트 로우 전압(Vgl)은 -5V, 게이트 하이 전압(Vgh)은 20V로 고정되고, 또 공통전압(Vcom)은 8V로 불변하며, 그리고 화소전압(Vpxl)과 공통전압(Vcom)간 전위차에 따라 트위스트되는 액정의 기설정(旣設定)된 액정용량(Clc)이 존재한다.
따라서 여기에서의 화소전압(Vpxl)은 TFT 어레이 기판상의 리페어 배선(혹은 스토리지 배선)과 불량 화소 전극 사이에서 상기 리던던시 도전패턴이 상기 리페어 배선(혹은 스토리지 배선)과 오버랩되는 일부의 면적을 조절함으로써 얼마든지 변경 가능할 수 있다.
이에 근거해 볼 때, 결국 기생용량(Cst)이 변함에 따라 화소전압(Vpxl)과 공통전압(Vcom)의 전위차가 변화되고, 이의 전위차에 의해 액정이 트위스트되어 블랙상태로 암점화된다.
가령, 리던던시 도전패턴에 -5V의 게이트 로우 전압(Vgl)이 인가되었다고 가정하자. 이때, 기생용량(Cst)의 양단에 5V의 전압이 걸리도록 패턴이 형성되었다면, 화소전압(Vpxl)은 OV가 될 것이다. 따라서, 공통전압(Vcom)이 8V라면 0V의 화소전압(Vpxl)과 8V의 공통전압(Vcom)의 전위차, 즉 8V에 의해 액정이 트위스트되어 블랙상태를 유지한다.
반면, 리던던시 도전패턴에 20V의 게이트 하이 전압(Vgh)이 인가되었다고 가정하자. 또한, 이의 경우에도 위와 마찬가지로 기생용량(Cst)의 양단에 5V의 전압이 걸린다면, 화소전압(Vpxl)은 15V가 될 것이다. 이때, 공통전압(Vcom)이 위와 동일하게 8V라면 15V의 화소전압(Vpxl)과 8V의 공통전압(Vcom)의 전위차인 7V에 의해 액정이 트위스트되어 블랙상태가 된다.
물론 이와 같은 방법은 어디까지나 하나의 예에 불과한 것이므로, 특별히 위의 수치들에 한정하지는 않을 것이다. 다만, 일반적인 액정용량(Clc)을 고려해 볼 때, 화소전압(Vpxl)과 공통전압(Vcom)간 전위차가 5V 이상이면 액정이 트위스트되어 안정적인 블랙상태를 유지할 것이다.
반면, 불량 화소를 제외한 나머지 정상 화소들은 상·하판에 동시에 공통전압이 인가되므로 그에 따른 전위차가 발생하지 않게 되고, 결국 데이터 라인을 통해 인가된 화소 전압과 공통 전압에 의해서만 액정이 구동함으로써 정상적인 화상 구현이 이루어지게 된다.
상기의 내용 결과, 본 발명은 단위화소영역 내에서 스토리지 배선에 연결된 리페어 배선을 형성함으로써 선 결함에 의한 스토리지 커패시터로서의 역할을 대신할 수 있다. 뿐만 아니라 상기 리페어 배선과 게이트 배선을 리던던시 도전패턴을 통해 전기적으로 접속함으로써 점 결함에 의한 휘점 불량을 개선할 수 있을 것이다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판상에 서로 평행하게 배치된 다수의 게이트 배선;
    상기 게이트 배선과 교차하여 배치된 다수의 데이터 배선;
    상기 게이트 배선과 데이터 배선의 교차영역에 구비된 박막 트랜지스터;
    상기 게이트 배선과 데이터 배선에 의해 구획되는 단위화소영역에 구비된 화소 전극;
    상기 게이트배선과 수평하게 배치되며, 일정영역이 상기 단위화소영역에서 상기 화소전극과 오버랩되어 스토리지 전극을 구성하는 스토리지 배선;
    상기 스토리지 배선에 연결되고, 상기 단위화소영역의 가장자리에 배치된 리페어 배선(repair line); 및
    상기 게이트 배선, 상기 화소전극 및 상기 리페어 배선에 각각 일부가 오버랩(overlap)되는 리던던시 도전패턴(redundancy conductive pattern)을 포함하고,
    상기 게이트배선과 상기 리던던시 도전패턴의 일측 및 상기 화소전극과 상기 리던던시 도전패턴의 타측이 각각 전기적으로 접속되어 상기 화소전극에 게이트전압이 인가되는 액정표시장치.
  5. 제4항에 있어서, 상기 리페어 배선은 상기 스토리지 배선과 동일한 재질로 구성된 액정표시장치.
  6. 제4항에 있어서, 상기 리페어 배선은 사각 테 형상인 액정표시장치.
  7. 제4항에 있어서, 상기 리던던시 도전패턴은 상기 데이터 배선과 동일한 재질로 구성된 액정표시장치.
  8. 제4항에 있어서, 상기 리던던시 도전패턴은 상기 데이터 배선과 동일층에 배치된 액정표시장치.
  9. 다수의 게이트 배선과 데이터 배선이 교차하여 정의되는 단위화소영역에 형성된 TFT와 화소전극, 상기 게이트 배선에 수평하게 형성된 스토리지 배선(storage line), 상기 스토리지 배선에 연결되어 상기 단위화소영역의 가장자리에 형성된 리페어 배선(repair line) 및 상기 게이트 배선, 상기 화소 전극 및 상기 리페어 배선에 일부가 오버랩(overlap)되어 형성된 리던던시 도전패턴(redundancy conductive pattern)을 포함하는 TFT 어레이기판을 준비하는 단계;
    상기 TFT 어레이기판 상의 상기 스토리지 배선 및 상기 리페어 배선을 상기 단위화소영역 내에서 절단하고, 상기 TFT의 채널부를 절단하는 단계;
    상기 게이트 배선과 오버랩된 상기 리던던시 도전패턴의 일측에 제1용접을 수행하여 상기 게이트 배선과 상기 리던던시 도전패턴을 전기적으로 접속시키는 단계;
    상기 화소 전극과 오버랩된 상기 리던던시 도전패턴의 타측과 상기 화소 전극에 제2용접을 수행하여 상기 리던던시 도전패턴과 상기 화소 전극을 전기적으로 접속시키는 단계; 및
    상기 게이트 배선에 전압을 인가하여 상기 화소 전극에 게이트 전압이 인가되는 단계를 포함하여 이루어지는 액정표시장치의 리페어 방법.
  10. 제9항에 있어서, 상기 게이트 배선 및 상기 리페어 배선과 상기 리던던시 도전패턴의 사이에 절연막이 위치하는 것을 특징으로 하는 액정표시장치의 리페어 방법.
  11. 제9항에 있어서, 상기 절단 및 용접은 레이저에 의해 이루어지는 것을 특징 으로 하는 액정표시장치의 리페어 방법.
  12. 제9항에 있어서, 상기 리던던시 도전패턴이 오버랩되는 상기 리페어 배선은 상기 스토리지 배선인 것을 특징으로 하는 액정표시장치의 리페어 방법.
KR1020070059051A 2007-06-15 2007-06-15 액정표시장치 및 그 액정표시장치의 리페어 방법 KR101522239B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070059051A KR101522239B1 (ko) 2007-06-15 2007-06-15 액정표시장치 및 그 액정표시장치의 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059051A KR101522239B1 (ko) 2007-06-15 2007-06-15 액정표시장치 및 그 액정표시장치의 리페어 방법

Publications (2)

Publication Number Publication Date
KR20080110378A KR20080110378A (ko) 2008-12-18
KR101522239B1 true KR101522239B1 (ko) 2015-05-22

Family

ID=40369299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059051A KR101522239B1 (ko) 2007-06-15 2007-06-15 액정표시장치 및 그 액정표시장치의 리페어 방법

Country Status (1)

Country Link
KR (1) KR101522239B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102005498B1 (ko) 2013-01-02 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그것을 포함하는 액정 표시 장치
KR102295172B1 (ko) 2014-12-31 2021-08-30 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09222615A (ja) * 1996-02-19 1997-08-26 Advanced Display:Kk Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
KR19990052415A (ko) * 1997-12-22 1999-07-05 김영환 액정표시소자 및 그의 리페어방법
KR20040062139A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치와 그 리페어 방법
KR20070036915A (ko) * 2005-09-30 2007-04-04 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09222615A (ja) * 1996-02-19 1997-08-26 Advanced Display:Kk Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
KR19990052415A (ko) * 1997-12-22 1999-07-05 김영환 액정표시소자 및 그의 리페어방법
KR20040062139A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치와 그 리페어 방법
KR20070036915A (ko) * 2005-09-30 2007-04-04 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080110378A (ko) 2008-12-18

Similar Documents

Publication Publication Date Title
TWI413838B (zh) 液晶顯示裝置之陣列基板之修補方法
US8077284B2 (en) Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
US8237881B2 (en) Display panel, array substrate and manufacturing method thereof
CN101055361B (zh) 横电场方式的液晶显示装置
US7502094B2 (en) Repairing device and repairing method for display device
KR100632830B1 (ko) 표시장치 및 그 제조방법
KR101258129B1 (ko) 액정 표시 장치 및 그 제조 방법과 그 리페어 방법
KR20040062139A (ko) 액정표시장치와 그 리페어 방법
US7855757B2 (en) Liquid crystal display, method of manufacturing the same, and method of repairing the same
KR20110041139A (ko) 액정표시장치 및 그 제조방법
KR101101007B1 (ko) 액정표시장치
KR20100006460A (ko) 액정표시패널의 불량셀 리페어방법
KR101522239B1 (ko) 액정표시장치 및 그 액정표시장치의 리페어 방법
KR20080086119A (ko) 액정표시장치 리페어 방법
KR101448909B1 (ko) 박막 트랜지스터 기판 및 이의 리페어 방법
KR101794283B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR101320499B1 (ko) 액정표시소자
KR101706311B1 (ko) 액정 표시 장치 및 그 리페어 방법
US11209707B2 (en) Display device
KR20080026277A (ko) 박막 트랜지스터 기판 및 그 리페어 방법
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
US8902146B2 (en) Array substrate and display panel having the same
KR20080010764A (ko) 액정 표시 장치 및 그 제조 방법
KR100720453B1 (ko) 횡전계방식 액정표시소자
KR20080062544A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070615

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120608

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070615

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131231

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140626

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150211

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140626

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20131231

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20150310

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20150211

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2015101001329

Request date: 20150310

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20150310

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20150310

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20140819

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20140226

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20150421

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20150416

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150515

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150518

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180416

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190417

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200422

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210415

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20230417

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240415

Start annual number: 10

End annual number: 10