KR101527519B1 - Internal voltage generating circuit having controlled drving capacity with responding to operation mode - Google Patents
Internal voltage generating circuit having controlled drving capacity with responding to operation mode Download PDFInfo
- Publication number
- KR101527519B1 KR101527519B1 KR1020130114212A KR20130114212A KR101527519B1 KR 101527519 B1 KR101527519 B1 KR 101527519B1 KR 1020130114212 A KR1020130114212 A KR 1020130114212A KR 20130114212 A KR20130114212 A KR 20130114212A KR 101527519 B1 KR101527519 B1 KR 101527519B1
- Authority
- KR
- South Korea
- Prior art keywords
- driving
- voltage
- adjustment
- signal
- level
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
동작 모드에 대응하여 구동 능력이 조절되는 내부전압 발생회로가 게시된다. 본 발명의 내부전압 발생회로는 상기 외부전압을 수신하여 상기 내부전압을 구동하는 구동부로서, 구동신호의 전압레벨에 의하여 구동 능력이 조절되는 상기 구동부; 상기 내부전압을 비교 기준전압과 비교하여, 상기 구동신호를 제공하는 구동 비교부; 및 상기 구동부의 구동 능력을 조절하기 위하여, 동작 모드 그룹을 수신하여 상기 구동신호의 전압레벨을 조절하는 레벨 조절부로서, 상기 구동신호의 전압레벨은 상기 동작 모드 그룹에 의하여 특정될 수 있는 적어도 2개의 조절 동작 모드들에 대하여 서로 상이하게 조절되는 상기 레벨 조절부를 구비한다. 상기와 같은 구성의 본 발명의 내부전압 발생회로에서는, 동작 모드에 대응하여 미리 설정된 구동 능력으로 내부 전압이 조절된다. 이에 따라, 본 발명의 내부전압 발생회로에 의하면, 안정적인 내부전압이 공급된다.An internal voltage generating circuit in which the driving ability is adjusted in accordance with the operation mode is posted. The internal voltage generating circuit of the present invention is a driving unit for receiving the external voltage and driving the internal voltage, wherein the driving unit is controlled by the voltage level of the driving signal. A driving comparator comparing the internal voltage with a comparison reference voltage to provide the driving signal; And a level adjuster for adjusting a voltage level of the driving signal by receiving an operation mode group to adjust a driving capability of the driving unit, wherein the voltage level of the driving signal is at least 2 And the level adjuster is differently adjusted for the adjustment operation modes. In the internal voltage generating circuit of the present invention having the above-described configuration, the internal voltage is adjusted by a predetermined driving capability corresponding to the operation mode. Thus, according to the internal voltage generating circuit of the present invention, a stable internal voltage is supplied.
Description
본 발명은 내부전압 발생회로에 관한 것으로, 특히, 동작 모드에 대응하여 구동 능력이 조절되는 내부전압 발생회로에 관한 것이다.
BACKGROUND OF THE
일반적으로, 반도체 장치는 내부전압 발생회로를 구비한다. 내부전압 발생회로는 외부전압(VDD)을 공급받아 반도체 메모리 장치의 내부 회로들에 적당한 내부전압(Internal Voltage)을 제공한다.Generally, a semiconductor device includes an internal voltage generating circuit. The internal voltage generating circuit receives an external voltage (VDD) and provides an appropriate internal voltage to the internal circuits of the semiconductor memory device.
한편, 상기 내부전압은 반도체 메모리 장치의 동작 모드에 따라 순간적으로 소모되는 전류량이 크게될 수 있다. 이때, 내부전압 발생회로의 구동능력이 소모되는 전류량에 크게 부족하면, 내부전압의 레벨이 급격이 하강될 수 있으며, 이 경우, 반도체 장치의 내부 회로들은 오동작될 수 있다.Meanwhile, the internal voltage may be instantaneously consumed depending on the operation mode of the semiconductor memory device. At this time, if the driving capability of the internal voltage generating circuit is insufficient to a sufficient amount of consumed current, the level of the internal voltage may be abruptly lowered. In this case, the internal circuits of the semiconductor device may malfunction.
따라서, 동작 모드에 대응하여 구동 능력이 조절됨으로써, 안정적인 내부전압을 공급하는 내부전압 발생회로가 요구된다.
Therefore, an internal voltage generating circuit for supplying a stable internal voltage is required by adjusting the driving ability in accordance with the operation mode.
본 발명의 목적은 상기 필요성을 감안하여 창출된 것으로, 동작 모드에 대응하여 구동 능력이 조절됨으로서, 안정적인 내부전압을 생성하는 내부전압 발생회로를 제공하는 데 있다.
SUMMARY OF THE INVENTION An object of the present invention is to provide an internal voltage generating circuit that generates a stable internal voltage by adjusting a driving capability in response to an operation mode.
상기의 목적을 달성하기 위한 본 발명의 일면은 외부에서 인가되는 외부전압을 이용하여 내부전압을 생성하는 반도체 장치의 내부전압 발생회로에 관한 것이다. 본 발명의 내부전압 발생회로는 상기 외부전압을 수신하여 상기 내부전압을 구동하는 구동부로서, 구동신호의 전압레벨에 의하여 구동 능력이 조절되는 상기 구동부; 상기 내부전압을 비교 기준전압과 비교하여, 상기 구동신호를 제공하는 구동 비교부; 및 상기 구동부의 구동 능력을 조절하기 위하여, 동작 모드 그룹을 수신하여 상기 구동신호의 전압레벨을 조절하는 레벨 조절부로서, 상기 구동신호의 전압레벨은 상기 동작 모드 그룹에 의하여 특정될 수 있는 적어도 2개의 조절 동작 모드들에 대하여 서로 상이하게 조절되는 상기 레벨 조절부를 구비한다.
According to an aspect of the present invention, there is provided an internal voltage generating circuit for a semiconductor device that generates an internal voltage using an external voltage applied from the outside. The internal voltage generating circuit of the present invention is a driving unit for receiving the external voltage and driving the internal voltage, wherein the driving unit is controlled by the voltage level of the driving signal. A driving comparator comparing the internal voltage with a comparison reference voltage to provide the driving signal; And a level adjuster for adjusting a voltage level of the driving signal by receiving an operation mode group to adjust a driving capability of the driving unit, wherein the voltage level of the driving signal is at least 2 And the level adjuster is differently adjusted for the adjustment operation modes.
상기와 같은 구성의 본 발명의 내부전압 발생회로에서는, 동작 모드에 대응하여 미리 설정된 구동 능력으로 내부 전압이 조절된다. 이에 따라, 본 발명의 내부전압 발생회로에 의하면, 안정적인 내부전압이 공급된다.
In the internal voltage generating circuit of the present invention having the above-described configuration, the internal voltage is adjusted by a predetermined driving capability corresponding to the operation mode. Thus, according to the internal voltage generating circuit of the present invention, a stable internal voltage is supplied.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 반도체 장치의 내부전압 발생회로를 나타내는 도면이다.
도 2는 도 1의 레벨 조절부를 구체적으로 나타내는 도면이다.
도 3은 도 2의 레벨 조절 블락을 자세히 나타내는 도면이다.
도 4는 도 3의 레벨 조절 수단의 일예를 나타내는 도면이다.
도 5는 도 3의 상태신호 발생수단의 일예를 나타내는 도면이다.
도 6은 도 2의 상태 코드 발생 블락을 구체적으로 나타내는 도면이다.
도 7은 도 6의 조절 코드 전압 발생 수단을 구체적으로 나타내는 도면이다.
도 8은 도 6의 상태 코드 셋팅 수단의 일예를 나타내는 도면이다.A brief description of each drawing used in the present invention is provided.
1 is a diagram showing an internal voltage generating circuit of a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a view showing the level adjusting unit of FIG. 1 in detail.
FIG. 3 is a view showing the level control block in FIG. 2 in detail.
Fig. 4 is a diagram showing an example of the level adjusting means of Fig. 3;
5 is a diagram showing an example of the state signal generating means of Fig.
FIG. 6 is a diagram specifically showing the status code generation block of FIG. 2. FIG.
FIG. 7 is a diagram specifically showing an adjusting code voltage generating means of FIG. 6; FIG.
8 is a diagram showing an example of the status code setting means of Fig.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재 및 신호는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 각 부재 및 신호에 대하여, 구별이 필요한 경우에는 참조번호 및 참조부호 뒤의 < >에 일련의 번호를 추가한다. 또한, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.For a better understanding of the present invention and its operational advantages, and the objects attained by the practice of the present invention, reference should be made to the accompanying drawings, which illustrate preferred embodiments of the invention, and the accompanying drawings. It should be noted that in understanding each of the figures, the same elements and signals are represented by the same reference numerals whenever possible. When distinction is required for each member and signal, a series of numbers are added to the reference numeral and < > Further, detailed descriptions of well-known functions and configurations that may be unnecessarily obscured by the gist of the present invention are omitted.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어 지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are being provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art.
도 1은 본 발명의 일실시예에 따른 반도체 장치의 내부전압 발생회로를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 내부전압 발생회로는 외부에서 인가되는 외부전압(본 실시예에서는, '전원전압(VDD)'임)을 이용하여 내부전압(VINT)를 발생한다. 그리고, 본 발명의 내부전압 발생회로는 구동부(100), 구동 비교부(200) 및 레벨 조절부(300)를 구비한다.1 is a diagram showing an internal voltage generating circuit of a semiconductor device according to an embodiment of the present invention. Referring to FIG. 1, the internal voltage generating circuit of the present invention generates an internal voltage (VINT) using an external voltage applied from the outside (in this embodiment, a 'power supply voltage (VDD)'). The internal voltage generating circuit of the present invention includes a
상기 구동부(100)는 상기 외부전압(VDD)을 수신하여 상기 내부전압(VINT)을 구동한다. 이때, 상기 구동부(100)의 구동능력은 구동신호(VDRV)의 전압 레벨에 의하여 조절된다.The
바람직하기로는, 상기 구동부(100)는 구동 트랜지스터(110)를 구비한다. 상기 구동 트랜지스터(110)는 소스에 상기 외부전압(VDD)이 인가되고, 게이트에 상기 구동신호(VDRV)가 인가되며, 드레인으로부터 상기 내부전압(VINT)이 출력된다. 더욱 바람직하기로는 상기 구동 트랜지스터(110)는 피모스 트랜지스터이다.Preferably, the
상기 구동 비교부(200)는 상기 내부전압(VINT)을 비교기준전압(VPREF)과 비교하여, 상기 구동신호(VDRV)를 제공한다. 바람직하기로는, 상기 구동 비교부(200)는 음(-)의 입력단자로 상기 비교기준전압(VPREF)을 수신하고, 양(+)의 입력단자로 상기 내부전압(VINT)을 수신하며, 출력단자로 상기 구동신호(VDRV)를 제공하는 구동 비교기(210)를 포함한다.The
상기 레벨 조절부(300)는 동작 모드 그룹(GFUC)를 수신하여 상기 구동신호(VDRV)의 전압레벨을 조절한다. 이때, 상기 구동신호(VDRV)의 전압레벨은 적어도 2개의 '조절 동작 모드'들 각각에 서로 상이하게 조절된다. 여기서, 본 명세서에서, 상기 '조절 동작 모드'는 본 발명의 내부전압 발생회로를 내장하는 반도체 장치가 상기 동작 모드 그룹(GFUC)에 의하여 특정될 수 있는 하나의 동작 모드를 의미한다. 그리고, 본 명세서에서는, 상기 동작 모드 그룹(GFUC)은 각각 대응하는 조절 동작 모드가 발생됨을 표시하는 동작 모드 신호들(FUC<1>~FUC<n>)의 그룹이 될 수 있다.The
상기와 같은 본 발명의 내부 전압 발생회로에서는, 동작 모드에 대응하여 내부 전압의 구동능력이 조절된다.In the internal voltage generating circuit of the present invention, the driving capability of the internal voltage is controlled in accordance with the operation mode.
도 2는 도 1의 레벨 조절부(300)를 구체적으로 나타내는 도면이다. 도 2를 참조하면, 상기 레벨 조절부(300)는 레벨 조절 블락(310) 및 상태 코드 발생 블락(330)을 구비한다.2 is a diagram specifically showing the
상기 레벨 조절 블락(310)은 상기 동작 모드 그룹(GFUC)를 수신하여 상기 구동신호(VDRV)의 전압레벨을 조절한다. 이때, 상기 구동신호(VDRV)의 전압레벨은 상태 신호들(LVST<1>~LVST<n>)에 대응하는 크기로 상기 구동신호(VDRV)의 전압레벨을 조절한다. 여기서, 상기 상태 신호들(LVST<1>~LVST<n>) 각각은 대응하는 상기 '조절 동작 모드'의 발생에 의하여 활성화된다.The
이때, 상기 상태신호들(LVST<1>~LVST<n>) 각각에 대응하는 상기 '조절 동작 모드'는 상태 코드 그룹(GFCD)에 의하여 설정된다. 즉, 상기 상태 코드 그룹(GFCD)에 의하여, 상기 '조절 동작 모드'의 발생에 응답하여 활성화되는 상기 상태신호(LVST<1>~LVST<n>)가 변경될 수 있다.At this time, the 'adjustment operation mode' corresponding to each of the status signals LVST <1> to LVST <n> is set by the status code group GFCD. That is, the status signals LVST <1> to LVST <n> that are activated in response to the occurrence of the 'adjustment operation mode' may be changed by the status code group GFCD.
본 실시예에서, 상기 상태 코드 그룹(GFCD)은 상기 '조절 동작 모드'의 수에 대응하는 m개의 행과 상기 상태신호(LVST<1>~LVST<n>)에 대응하는 n개의 열로 이루어지는 복수개의 상태 코드들(FCD<1,1>~FCD<m,n>)을 포함한다.In the present embodiment, the status code group GFCD includes a plurality of rows consisting of m rows corresponding to the number of the 'adjustment operation modes' and n columns corresponding to the status signals LVST <1> to LVST <n> (FCD < 1,1 > to FCD < m, n >).
도 3은 도 2의 레벨 조절 블락(310)을 자세히 나타내는 도면이다. 도 3을 참조하면, 상기 레벨 조절 블락(310)은 레벨 조절 수단(311) 및 상태신호 발생수단(313)을 구비한다.3 is a view showing the
상기 레벨 조절 수단(311)은 활성화되는 상기 상태 신호(LVST<1>~LVST<n>)에 응답하여 상기 구동 신호(VDRV)의 전압 레벨을 조절한다.The level adjusting means 311 adjusts the voltage level of the driving signal VDRV in response to the activated status signals LVST <1> to LVST <n>.
도 4는 도 3의 레벨 조절 수단(311)의 일예를 나타내는 도면이다. 도 4를 참조하면, 상기 레벨 조절 수단(311)은 복수개의 응답 트랜지스터들(RTR<1> 내지 RTR<n>)을 구비한다. 이때, 복수개의 응답 트랜지스터들(RTR<1> 내지 RTR<n>)은 서로 상이한 컨덕턴스(conductance)를 가지는 것이 바람직하다.4 is a diagram showing an example of the level adjusting means 311 in Fig. Referring to FIG. 4, the level adjusting means 311 includes a plurality of response transistors RTR <1> to RTR <n>. At this time, it is preferable that the plurality of response transistors RTR <1> to RTR <n> have different conductance from each other.
상기 복수개의 응답 트랜지스터들(RTR<1> 내지 RTR<n>) 각각은 대응하는 상기 상태 신호(LVST<1>~LVST<n>)에 응답하여 턴온된다. 결과적으로, 상기 조절 동작 모드들 각각에 대응하여 특정되는 상기 상태 신호(LVST<1>~LVST<n>)가 활성화됨으로써, 상기 구동 신호(VDR)의 전압레벨이 조절된다. 이에 따라, 본 발명의 내부전압 발생회로의 구동능력도 조절 동작 모드에 대응하여 조절된다.Each of the plurality of response transistors RTR <1> to RTR <n> is turned on in response to the corresponding state signals LVST <1> to LVST <n>. As a result, the voltage level of the driving signal VDR is adjusted by activating the status signals LVST <1> to LVST <n> specified corresponding to each of the adjustment operation modes. Accordingly, the driving capability of the internal voltage generating circuit of the present invention is also adjusted corresponding to the adjusting operation mode.
다시 도 3을 참조하면, 상기 상태신호 발생수단(313)은 상기 상태 코드 그룹(GFCD)에 따라 활성화되는 상기 상태신호들(LVST<1>~LVST<n>) 각각에 대응하는 상기 조절 동작 모드를 설정한다. 또한, 상기 상태신호 발생수단(313)은 상기 '조절 동작 모드'들의 발생에 따라 대응하는 상기 상태신호(LVST<1>~LVST<n>)를 활성화하도록 구동된다.Referring again to FIG. 3, the
도 5는 도 3의 상태신호 발생수단(313)의 일예를 나타내는 도면이다. 도 5를 참조하면, 상기 상태신호 발생수단(313)은 각각이 대응하는 상기 상태신호(LVST<1>~LVST<n>)를 제공하는 상태신호 발생유닛들(UGTL<1>~UGTL<n>)을 구비한다.5 is a diagram showing an example of the state signal generating means 313 in Fig. 5, the state signal generating means 313 includes state signal generating units UGTL <1> to UGTL <n> which provide the corresponding state signals LVST <1> to LVST <n> ≫).
도 5에서, 상기 상태신호 발생유닛들(UGTL<1>~UGTL<n>)은 상기 조절 동작 모드들 각각의 발생시에 상기 상태신호(LVST<1>~LVST<n>)들 각각의 활성화 여부를 결정하도록 구현된다.5, the status signal generating units UGTL <1> to UGTL <n> are activated or deactivated respectively in response to the status signals LVST <1> to LVST <n> .
예를 들어, 도 5의 맨 위에 도시되는 상기 상태 신호 발생유닛(UGTL<1>)은 논리곱 로직들(LAND<1>~LAND<m>)과 논리합 로직(LOR)을 포함한다. 이때, 상기 논리곱 로직들(LAND<1>~LAND<m>) 각각은 상기 상태신호(LVST<1>)에 대응하는 상태 코드들(FCD<1,1>~FCD<m,1>)과 상기 '조절 동작 모드'의 발생에 따라 활성화되는 조절 동작 신호(FCU<1>~FCU<m>)의 논리곱 연산한다. 그리고, 상기 논리합 로직(LOR)은 상기 논리곱 로직들(LAND<1>~LAND<m>)의 출력신호들을 논리합하여 상기 상태신호(LVST<1>)를 발생한다.For example, the status signal generating unit UGTL < 1 > shown at the top of FIG. 5 includes logic products logic (LAND <1> to LAND <m>) and logical sum logic (LOR). Each of the AND logic circuits LAND <1> to LAND <m> includes status codes FCD <1,1> to FCD <m, 1> corresponding to the status signal LVST < And the control operation signals FCU <1> to FCU <m> that are activated in response to the occurrence of the 'control operation mode'. The logical sum logic LOR generates the status signal LVST < 1 > by performing a logical addition on the output signals of the logical product logic circuits LAND <1> to LAND <m>.
상기와 같은 상태 신호 발생 유닛(UGTL<1>)에 의하면, 상기 조절 동작 모드들 각각의 발생에 따라 활성화되는 상기 상태신호(LVST<1>~LVST<n>)들이 결정된다.According to the status signal generation unit UGTL <1>, the status signals LVST <1> to LVST <n> that are activated according to the generation of each of the adjustment operation modes are determined.
나머지 상기 상태 신호 발생유닛(UGTL<2>~UGTL<n>)들 각각도 상기 상태 신호 발생유닛(UGTL<1>)과 유사한 구성 및 작용효과를 가지므로, 그에 대한 구체적인 기술은 생략된다.Each of the remaining state signal generating units UGTL <2> to UGTL <n> has a similar configuration and operation effect to the state signal generating unit UGTL <1>, so that detailed description thereof is omitted.
다시 도 2를 참조하면, 상기 상태 코드 발생 블락(330)은 상기 상태 코드 발생 그룹(GFUC)을 발생한다.Referring again to FIG. 2, the status
바람직하기로는, 상기 상태 코드 발생 블락(330)은 조절 활성 신호(XTRA)의 활성화에 응답하여 인에이블되어, 상기 상태 코드 그룹(GFUC)을 상기 조절 동작 모드들 각각에 상응하도록 구동된다. 그리고, 상기 상태 코드 발생 블락(330)은 상기 조절 활성 신호(XTRA)의 비활성화에 응답하여 디스에이블된다.Advantageously, the status
본 명세서에서, 상기 조절 활성 신호(XTRA)는, 본 발명의 내부 전압 발생회로로 하여금 각 조절 동작 모드에서의 적절한 내부 전압 구동 능력을 확인을 제어하기 위한 신호로서, 활성화시에 내부 전압 구동 능력의 조절이 가능하게 된다.In this specification, the regulating activation signal (XTRA) is a signal for controlling the internal voltage generating circuit of the present invention to confirm the proper internal voltage driving capability in each regulating operation mode, Adjustment becomes possible.
도 6은 도 2의 상태 코드 발생 블락(330)을 구체적으로 나타내는 도면이다. 도 6을 참조하면, 상기 상태 코드 발생 블락(330)은 조절 코드 전압 발생 수단(331), 상태 비교 수단(333) 및 상태 코드 발생 수단(335)을 구비한다.6 is a diagram specifically showing the status
상기 조절 코드 전압 발생 수단(331)은 상기 조절 동작 모드들 중의 어느 하나의 발생에 대하여 순서적으로 변화되는 조절 코드 그룹(GTRCD) 및 조절 기준 전압(VRCD)을 발생한다.The adjusting code voltage generating means 331 generates an adjusting code group (GTRCD) and an adjusting reference voltage (VRCD) which are sequentially changed with respect to the occurrence of any one of the adjusting operating modes.
본 실시예에서, 상기 조절 코드 그룹(GTRCD)은 복수개의 조절 코드 신호들(TRCD<1>~TRCD<n>)로 이루어진다.In the present embodiment, the adjustment code group GTRCD consists of a plurality of adjustment code signals TRCD < 1 > to TRCD < n >.
한편, 상기 조절 기준 전압(VRCD)은 상기 조절 코드 그룹(GTRCD)에 따른 레벨을 가진다. 그리고, 상기 조절 코드 전압 발생 수단(331)은 조절 확인 신호(TRK)에 응답하여 디스에이블된다.On the other hand, the adjustment reference voltage VRCD has a level according to the adjustment code group GTRCD. Then, the adjustment code voltage generating means 331 is disabled in response to the adjustment confirmation signal TRK.
도 7은 도 6의 조절 코드 전압 발생 수단(331)을 구체적으로 나타내는 도면이다. 도 7을 참조하면, 상기 조절 코드 전압 발생 수단(331)은 카운터(CNT) 및 조절 기준 전압 발생기(GVR)를 구비한다.FIG. 7 is a diagram specifically showing the adjustment code voltage generating means 331 of FIG. Referring to FIG. 7, the adjusting code voltage generating means 331 includes a counter CNT and an adjusting reference voltage generator (GVR).
상기 카운터(CNT)는 상기 조절 확인 신호(TRK)의 활성화에 응답하여 인에이블된다. 그리고, 상기 카운터(CNT)는 상기 '조절 동작 모드들' 중의 어느 하나의 발생에 대하여 순서적으로 변화되는 상기 조절 코드 그룹(GTRCD)을 발생한다. 즉, 상기 '조절 동작 모드들' 중의 어느 하나의 발생에 대하여, 상기 조절 코드 그룹(GTRCD)을 구성하는 상기 복수개의 조절 코드 신호들(TRCD<1>~TRCD<n>)이 순서적으로 활성화된다.The counter CNT is enabled in response to activation of the adjustment acknowledge signal TRK. The counter CNT generates the control code group GTRCD, which is sequentially changed with respect to the occurrence of any of the 'control operation modes'. That is, for any one of the 'adjustment operation modes', the plurality of adjustment code signals TRCD <1> to TRCD <n> constituting the adjustment code group GTRCD are sequentially activated do.
이러한 상기 카운터(CNT)는 당업자라면 용이하게 구현할 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.Such a counter (CNT) can be easily implemented by a person skilled in the art, so a detailed description thereof will be omitted in this specification.
상기 조절 기준 전압 발생기(GVR)는 상기 조절 코드 그룹(GTRCD)을 이용하여, 상기 조절 기준 전압(VRCD)을 발생한다.The regulation reference voltage generator (GVR) generates the regulation reference voltage (VRCD) using the regulation code group (GTRCD).
즉, 상기 조절 코드 그룹(GTRCD)을 구성하는 상기 조절 코드 신호들(TRCD<1>~TRCD<n>)이 순서적으로 활성화됨에 따라, 상기 조절 기준 전압(VRCD)은 순서적으로 변화된다.That is, as the adjustment code signals TRCD <1> to TRCD <n> constituting the adjustment code group GTRCD are sequentially activated, the adjustment reference voltage VRCD is sequentially changed.
다시 도 6을 참조하면, 상기 상태 비교 수단(333)은 상기 조절 활성 신호(XTRA)에 응답하여 인에이블된다. 그리고, 상기 상태 비교 수단(333)은 상기 내부전압(VINT)을 상기 조절 기준 전압(VRCD)과 비교하여 상기 조절 확인 신호(TRK)를 발생한다. 본 실시예에서는, 상기 조절 기준 전압(VRCD)이 상기 내부 전압(VINT)보다 높은 레벨로 되면, 상기 조절 확인 신호(TRK)는 "L"로 비활성화된다.Referring again to FIG. 6, the state comparing means 333 is enabled in response to the adjustment enable signal XTRA. The state comparing means 333 compares the internal voltage VINT with the adjustment reference voltage VRCD to generate the adjustment confirmation signal TRK. In the present embodiment, when the adjustment reference voltage VRCD becomes higher than the internal voltage VINT, the adjustment confirmation signal TRK is inactivated to "L ".
상기 상태 코드 셋팅 수단(335)은 상기 조절 코드 그룹(GTRCD)을 이용하여 상기 '조절 동작 모드들'에 대응하는 상기 상태 코드들(FCD<1,1>~FCD<m,n>)을 발생한다. 이때, 상기 상태 코드 셋팅 수단(335)은 상기 조절 확인 신호(TRK)의 "L"로의 비활성화에 응답하여 디스에이블되어, 상기 상태 코드들(FCD<1,1>~FCD<m,n>)을 셋팅한다.The status code setting means 335 generates the status codes FCD <1,1> to FCD <m, n> corresponding to the 'adjustment operation modes' using the control code group GTRCD do. At this time, the status code setting means 335 is disabled in response to the inactivation of the adjustment confirmation signal TRK to "L ", and the status codes FCD <1,1> to FCD <m, n> .
도 8은 도 6의 상태 코드 셋팅 수단(335)의 일예를 나타내는 도면이다. 도 8을 참조하면, 상기 상태 코드 셋팅 수단(335)은 상기 조절 동작 모드들 각각에 대응하여 자신의 상기 상태 코드들(FCD<1,1>~FCD<m,n>)을 셋팅하는 상태코드 셋팅유닛들(USET<1>~USET<n>)을 구비한다.8 is a diagram showing an example of the status code setting means 335 of FIG. Referring to FIG. 8, the status code setting means 335 sets status codes (FCD <1,1> to FCD <m, n>) of the status codes And has setting units USET <1> to USET <n>.
도 8에서, 상기 상태코드 셋팅유닛들(USET<1>~USET<n>) 각각은 m개의 플립플럽들을 포함하여 구성되며, 상기 조절 확인 신호(TRK)의 "H"로의 활성화에 응답하여 인에이블된다. 이때, 상기 상태 코드 발생 유닛들(USET<1>~USET<n>) 각각은 상기 조절 코드 그룹(GTRCD)을 구성하는 상기 조절 코드 신호들(TRCD<1>~TRCD<n>)을 이용하여, 각 '조절 동작 모드'에서의 상기 상태 코드들(FCD<1,1>~FCD<m,n>)의 활성화여부를 결정하도록 구현된다.8, each of the status code setting units USET < 1 > to USET < n > includes m flip flops, and in response to activation of the adjustment confirmation signal TRK to ≪ / RTI > At this time, each of the status code generating units USET <1> to USET <n> uses the control code signals TRCD <1> to TRCD <n> constituting the control code group GTRCD , And whether or not to activate the status codes (FCD <1,1> to FCD <m, n>) in each 'adjustment operation mode'.
그리고, 상기 상태코드 셋팅유닛들(USET<1>~USET<n>)은 상기 조절 확인 신호(TRK)의 "L"로의 비활성화에 응답하여 디스에이블된다. 이때, 상기 상태 코드들(FCD<1,1>~FCD<m,n>)의 활성화여부가 셋팅된다.The status code setting units USET < 1 > to USET < n > are disabled in response to deactivation of the adjustment confirmation signal TRK to "L ". At this time, whether to activate the status codes FCD <1,1> to FCD <m, n> is set.
상기와 같은 구성의 본 발명의 내부전압 발생회로에서는, 동작 모드에 대응하여 미리 설정된 구동 능력으로 내부 전압이 조절된다. 이에 따라, 본 발명의 내부전압 발생회로에 의하면, 안정적인 내부전압이 공급된다.
In the internal voltage generating circuit of the present invention having the above-described configuration, the internal voltage is adjusted by a predetermined driving capability corresponding to the operation mode. Thus, according to the internal voltage generating circuit of the present invention, a stable internal voltage is supplied.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
Claims (8)
상기 외부전압을 수신하여 상기 내부전압을 구동하는 구동부로서, 구동신호의 전압레벨에 의하여 구동 능력이 조절되는 상기 구동부;
상기 내부전압을 비교 기준전압과 비교하여, 상기 구동신호를 제공하는 구동 비교부; 및
상기 구동부의 구동 능력을 조절하기 위하여, 동작 모드 그룹을 수신하여 상기 구동신호의 전압레벨을 조절하는 레벨 조절부로서, 상기 구동신호의 전압레벨은 상기 동작 모드 그룹에 의하여 특정될 수 있는 적어도 2개의 조절 동작 모드들에 대하여 서로 상이하게 조절되는 상기 레벨 조절부를 구비하며,
상기 레벨 조절부는
상기 동작 모드 그룹을 수신하여 상기 구동 신호의 전압레벨을 조절하는 레벨 조절 블락으로서, 상기 구동신호의 전압레벨은 상기 복수개의 조절 동작 모드들 각각의 발생에 대응하여 활성화되는 상태신호들에 의하여 조절되는 상기 레벨 조절 블락으로서, 상기 상태신호들 각각에 대응하는 상기 조절 동작 모드는 상태 코드 그룹에 의하여 설정되는 상기 레벨 조절 블락; 및
상기 상태 코드 그룹을 발생하는 상태 코드 발생 블락을 구비하는 것을 특징으로 내부전압 발생회로.
1. An internal voltage generating circuit of a semiconductor device for generating an internal voltage by using an external voltage applied from the outside,
A driving unit receiving the external voltage and driving the internal voltage, the driving unit having a driving capability adjusted by a voltage level of the driving signal;
A driving comparator comparing the internal voltage with a comparison reference voltage to provide the driving signal; And
A level controller for receiving the operation mode group and adjusting the voltage level of the driving signal to adjust the driving capability of the driving unit, wherein the voltage level of the driving signal is at least two The level adjusting section being different from each other with respect to the adjusting operation modes,
The level controller
A level control block for receiving the operation mode group and adjusting a voltage level of the driving signal, wherein the voltage level of the driving signal is adjusted by state signals activated corresponding to the generation of each of the plurality of adjustment operation modes The level adjustment block, wherein the adjustment operation mode corresponding to each of the status signals is set by a status code group; And
And a status code generation block for generating the status code group.
소스에 상기 외부전압이 인가되고 게이트에 상기 구동신호가 인가되며 드레인으로부터 상기 내부전압이 출력되는 구동 트랜지스터를 구비하는 것을 특징으로 하는 내부전압 발생회로.
2. The apparatus of claim 1, wherein the driving unit
And a driving transistor having the source to which the external voltage is applied, the gate to which the driving signal is applied, and the drain to which the internal voltage is output.
활성화되는 상기 상태 신호에 응답하여 상기 구동 신호의 전압 레벨을 조절하는 레벨 조절 수단; 및
상기 상태 코드 그룹에 따라 활성화되는 상기 상태신호들 각각에 대응하는 상기 조절 동작 모드를 설정하며, 상기 조절 동작 모드의 발생에 따라 대응하는 상기 상태신호를 활성화하도록 구동되는 상태신호 발생수단을 구비하는 것을 특징으로 하는 내부전압 발생회로.
The apparatus of claim 1, wherein the level control block
Level adjusting means for adjusting a voltage level of the driving signal in response to the status signal being activated; And
And status signal generating means for setting the adjustment operation mode corresponding to each of the status signals activated according to the status code group and driving the corresponding status signal in accordance with the occurrence of the adjustment operation mode An internal voltage generating circuit characterized by.
상기 구동 신호와 접지전압 사이에 서로 병렬로 연결되며, 각각이 대응하는 상기 상태 신호에 응답하여 턴온되는 복수개의 응답 트랜지스터들을 구비하는 것을 특징으로 하는 내부전압 발생회로.
5. The apparatus according to claim 4, wherein the level adjusting means
And a plurality of response transistors connected in parallel between the driving signal and the ground voltage and turned on in response to the corresponding state signal.
조절 활성 신호의 활성화에 응답하여 인에이블되어, 상기 상태 코드 그룹을 상기 조절 동작 모드들 각각에 상응하도록 구동되되, 상기 조절 활성 신호의 비활성화에 응답하여 디스에이블되는 것을 특징으로 하는 내부전압 발생회로.
The method of claim 1, wherein the status code generation block
And is enabled in response to activation of the regulating activation signal such that the status code group is driven to correspond to each of the regulating operation modes and is disabled in response to deactivation of the regulating activation signal.
상기 조절 동작 모드들 중의 어느 하나의 발생에 대하여 순서적으로 변화되는 조절 코드 그룹 및 조절 기준 전압을 발생하며, 조절 확인 신호에 응답하여 디스에이블되는 조절 코드 전압 발생 수단으로서, 상기 조절 기준 전압은 상기 조절 코드 그룹에 따른 레벨을 가지는 상기 조절 코드 전압 발생 수단;
상기 조절 활성 신호에 응답하여 인에이블되는 상태 비교 수단으로서, 상기 내부전압을 상기 조절 기준 전압과 비교하여 상기 조절 확인 신호를 발생하는 상기 상태 비교 수단; 및
상기 조절 코드 그룹을 이용하여 상기 조절 동작 모드들에 대응하는 상기 상태 코드들을 발생하는 상태 코드 셋팅 수단으로서, 상기 조절 확인 신호의 비활성화에 응답하여 상기 상태 코드 코드들을 셋팅하는 상기 상태 코드 셋팅 수단을 구비하는 것을 특징으로 하는 내부전압 발생회로.
7. The method of claim 6, wherein the status code generation block
An adjustment code voltage generating means for generating an adjustment code group and an adjustment reference voltage which are sequentially changed with respect to the occurrence of any one of the adjustment operation modes and is disabled in response to the adjustment confirmation signal, The adjusting code voltage generating means having a level according to the adjusting code group;
A state comparison means enabled in response to the adjustment enable signal, the state comparison means for comparing the internal voltage with the adjustment reference voltage to generate the adjustment confirmation signal; And
A status code setting means for generating the status codes corresponding to the adjustment operation modes using the adjustment code group, the status code setting means setting the status code codes in response to deactivation of the adjustment confirmation signal The internal voltage generating circuit comprising:
상기 조절 확인 신호의 활성화에 응답하여 인에이블되며, 상기 조절 동작 모드들 중의 어느 하나의 발생에 대하여 순서적으로 변화되는 상기 조절 코드 그룹을 발생하는 카운터; 및
상기 조절 코드 그룹을 이용하여, 상기 조절 기준 전압을 발생하는 조절 기준 전압 발생기를 구비하는 것을 특징으로 하는 내부 전압 발생회로.
8. The apparatus of claim 7, wherein the status code generating means
A counter that is enabled in response to activation of the adjustment confirmation signal and generates the adjustment code group that is sequentially changed with respect to the occurrence of any one of the adjustment operation modes; And
And an adjusting reference voltage generator for generating the adjusting reference voltage using the adjusting code group.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130114212A KR101527519B1 (en) | 2013-09-26 | 2013-09-26 | Internal voltage generating circuit having controlled drving capacity with responding to operation mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130114212A KR101527519B1 (en) | 2013-09-26 | 2013-09-26 | Internal voltage generating circuit having controlled drving capacity with responding to operation mode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150034315A KR20150034315A (en) | 2015-04-03 |
| KR101527519B1 true KR101527519B1 (en) | 2015-06-10 |
Family
ID=53031154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130114212A KR101527519B1 (en) | 2013-09-26 | 2013-09-26 | Internal voltage generating circuit having controlled drving capacity with responding to operation mode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101527519B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100049878A (en) * | 2008-11-04 | 2010-05-13 | 주식회사 하이닉스반도체 | Integrated circuit |
| KR20100085427A (en) * | 2009-01-20 | 2010-07-29 | 삼성전자주식회사 | Internal voltage generator of semiconductor memory device |
| KR20110097428A (en) * | 2010-02-25 | 2011-08-31 | 매그나칩 반도체 유한회사 | Semiconductor device |
| KR20120121707A (en) * | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | Semiconductor device and semiconductor system thereof |
-
2013
- 2013-09-26 KR KR1020130114212A patent/KR101527519B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100049878A (en) * | 2008-11-04 | 2010-05-13 | 주식회사 하이닉스반도체 | Integrated circuit |
| KR20100085427A (en) * | 2009-01-20 | 2010-07-29 | 삼성전자주식회사 | Internal voltage generator of semiconductor memory device |
| KR20110097428A (en) * | 2010-02-25 | 2011-08-31 | 매그나칩 반도체 유한회사 | Semiconductor device |
| KR20120121707A (en) * | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | Semiconductor device and semiconductor system thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150034315A (en) | 2015-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101620345B1 (en) | LDO regulator and semiconductor device having the same | |
| US20170063369A1 (en) | Methods and Apparatus for a Configurable High-Side NMOS Gate Control with Improved Gate to Source Voltage Regulation | |
| US20070069807A1 (en) | Voltage regulation having varying reference during operation | |
| KR20040082894A (en) | Internal Voltage Generator | |
| JP2016533662A5 (en) | ||
| JP2015153074A (en) | semiconductor device | |
| KR20140124093A (en) | Semiconductor device | |
| RU2016149442A (en) | METHOD AND DEVICE FOR MINIMIZING SWITCHING INTERFERENCE AND THEIR IMPACT | |
| US20150028942A1 (en) | Semiconductor integrated circuit and power management system | |
| KR101527519B1 (en) | Internal voltage generating circuit having controlled drving capacity with responding to operation mode | |
| KR102052118B1 (en) | Power on reset circuit and display device using power-on reset circuit | |
| KR101022673B1 (en) | Power up circuit for semiconductor memory device | |
| US9343966B1 (en) | Voltage switching system for integrated circuit | |
| US9722579B1 (en) | Semiconductor device | |
| US9484071B2 (en) | Voltage generation circuit, semiconductor memory apparatus having the same, and operating method thereof | |
| KR20120121707A (en) | Semiconductor device and semiconductor system thereof | |
| KR20140085237A (en) | Power-On-Reset circuit | |
| US9915964B2 (en) | Semiconductor apparatus | |
| KR100815183B1 (en) | Internal voltage generator | |
| KR20070079111A (en) | Circuit for generating reference voltage in semiconductor memory apparatus | |
| US10691151B2 (en) | Devices and methods for dynamic overvoltage protection in regulators | |
| US9459638B2 (en) | Internal voltage generation circuit for adjusting internal voltage signal based on received bulk voltage signal, an upper limit reference voltage signal, and a lower limit reference voltage signal | |
| US8629697B2 (en) | Semiconductor integrated circuit and method of operating the same | |
| KR101003128B1 (en) | Internal Voltage Generating Circuit of Semiconductor Memory Apparatus | |
| US10164627B1 (en) | Power-on control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190415 Year of fee payment: 5 |