Nothing Special   »   [go: up one dir, main page]

KR101516609B1 - 발광소자의 제조 방법 및 발광소자 - Google Patents

발광소자의 제조 방법 및 발광소자 Download PDF

Info

Publication number
KR101516609B1
KR101516609B1 KR1020137030781A KR20137030781A KR101516609B1 KR 101516609 B1 KR101516609 B1 KR 101516609B1 KR 1020137030781 A KR1020137030781 A KR 1020137030781A KR 20137030781 A KR20137030781 A KR 20137030781A KR 101516609 B1 KR101516609 B1 KR 101516609B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
single crystal
crystal substrate
layer
Prior art date
Application number
KR1020137030781A
Other languages
English (en)
Other versions
KR20140006986A (ko
Inventor
히데오 아이다
나쓰코 아오타
히데토시 다케다
게이지 혼조
히토시 호시노
Original Assignee
나미키 세이미쓰 하우세키 가부시키가이샤
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나미키 세이미쓰 하우세키 가부시키가이샤, 가부시기가이샤 디스코 filed Critical 나미키 세이미쓰 하우세키 가부시키가이샤
Publication of KR20140006986A publication Critical patent/KR20140006986A/ko
Application granted granted Critical
Publication of KR101516609B1 publication Critical patent/KR101516609B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광소자의 제조시에, 단결정 기판에 설치되는 세로구멍의 형성에 기인하는 발광소자층에 대한 대미지를 영으로 하는 것이다. 발광소자용 단결정 기판(30A)의 한면(32T)상에, 발광소자층(40)을 형성한다. 다음에, 세로구멍(34A)가 발광소자용 단결정 기판(30A)의 두께 방향에 있어서 관통한 상태로 될 때까지, 발광소자용 단결정 기판(30A)의 다른 한면(32B)를 연마한다. 다음에, 세로구멍(34B)의 다른 한면(32B)의 개구부(36B)측으로부터 세로구멍(34B)내에 도전성 재료를 충전하는 것으로써, 발광소자층(40)측으로부터 다른 한면(32B)의 개구부(36B)까지 연속하는 도전부(50)을 형성하는 공정을 경과해 발광소자(80)을 제조하는 발광소자의 제조 방법 및 이 방법을 이용해 제조된 발광소자.

Description

발광소자의 제조 방법 및 발광소자{METHOD FOR MANUFACTURING LIGHT-EMITTING ELEMENT, AND LIGHT-EMITTING ELEMENT}
본 발명은, 발광소자(發光素子)의 제조 방법 및 발광소자에 관한 것이다.
발광소자로서는, 사파이어 기판등의 단결정 기판상에, 1층 이상의 반도체층등이 적층(積層)된 발광소자로서의 기능을 가지는 층(발광소자층)를 설치한 소자가 널리 알려지고 있다.
이러한 층구성을 가지는 발광소자에서는, 한쌍의 전극이 소자의 두께 방향에 대해서, 제1의 전극, 발광소자층, 절연성의 단결정 기판, 제2의 전극의 순서로 배치된다.
발광소자의 일종인 LED(Light Emitting Diode：발광 다이오드)의 제조 방법으로서, 사파이어 기판상에 발광소자층으로서 LED를 제작한 후에 레이저를 이용해 사파이어 기판을 박리(剝離)하는, 레이저 리프트 오프(laser lift off) 기술이 있다.
레이저 리프트 오프 기술을 이용하면 대전류(大電流)를 흘릴수 있는 세로형 LED를 제작할 수 있지만, 레이저에 의해서 사파이어 기판을 완전하게 박리하는 것이 어렵고, 또 레이저에 의한 LED에 대한 대미지(damage)도 발생하기 때문에, 수율(收率)이 나빴다.
거기서, 발광소자층과 제2의 전극을 전기적으로 접속하기 위해서, 단결정 기판에 두께 방향으로 단결정 기판을 관통하는 세로구멍을 설치하고, 그 세로 구멍내에 도전성 재료를 충전 또는 층모양에 형성하는 것으로, 발광소자층과 제2의 전극의 사이의 도통(導通)을 확보하는 제조 방법이 개시(開示)되고 있다(특허문헌 1~4 참조).
또, 발광소자층과 단결정 기판의 사이에 버퍼(buffer)층을 한층 더 설치하는 경우에는, 단결정 기판과 버퍼층의 두께 방향을 관통하는 세로구멍을 설치하고, 이 세로 구멍내에 도전성 재료를 충전한다(특허문헌 1, 3, 4 참조).
이러한 제조 방법을 이용하면, 단결정 기판을 발광소자층으로부터 완전하게 박리할 필요가 없기 때문에, 수율이 향상한다.
상기 특허문헌 1~4에 기재한 기술에서는, 단결정 기판상에 설치되는 버퍼층이나 발광소자층을 구성하는 각층중의 적어도 일부의 층을 형성한 후에, 드라이 에칭이나 레이저 어블레이션(laser ablation)등의 각종의 에칭 방법을 이용해 세로구멍이 형성된다.
JP특개평 8－83929호 공보 JP특개평 10－173235호 공보 JP특개평 10－84167호 공보 JP특개평 11－45892호 공보
그렇지만, 특허문헌 1~4에 예시되는 프로세스를 이용해 발광소자를 제조하는 경우, 세로구멍 형성시의 에칭량이 과잉(過剩)이 되었을 때에는, 발광소자층에 대미지를 줄 가능성이 있다.
이 경우, 발광소자의 발광 특성 등에 나쁜 영향을 주게 된다.
한편, 과잉한 에칭을 회피(回避)하기 위해서 에칭량이 부족하면, 발광소자층과 단결정 기판의 발광소자층이 설치된 측과 반대측에 설치되는 전극(제2의 전극)의 사이의 도통 경로(導通經路)를 확보할 수 없다.
즉, 이 경우는, 발광소자 자체를 제조할 수 없다.
본 발명은, 상기 사정에 감안해서 된 것이며, 발광소자의 제조시에, 단결정 기판에 설치되는 세로구멍의 형성에 기인하는 발광소자층에 대한 대미지를 영으로 할 수 있는 발광소자의 제조 방법, 및, 이 발광소자의 제조 방법에 의해 제조된 발광소자를 제공하는 것을 과제로 한다.
상기 과제는 이하의 본 발명에 의해 달성된다. 즉,
제1의 본 발명의 발광소자의 제조 방법은,
한면에만 개구부를 가지는 세로구멍이 설치된 발광소자용 단결정 기판의 한면상에 발광소자층을 형성하는 발광소자층 형성 공정과,
상기 발광소자층 형성 공정을 적어도 경과한 후에, 세로구멍이 발광소자용 단결정 기판의 두께 방향에 있어서 관통한 상태로 될 때까지, 발광소자용 단결정 기판의 다른 한면을 연마하는 연마 공정과,
연마 공정을 적어도 경과한 후에, 세로구멍의 다른 한면의 개구부측으로부터 세로구멍내에 도전성 재료를 충전하는 것으로써, 발광소자층측으로부터 다른 한면의 개구부까지 연속하는 도전부를 형성하는 도전부 형성 공정, 을
적어도 경과해 발광소자를 제조하는 것을 특징으로 한다.
제2의 본 발명의 발광소자의 제조 방법은,
한면에만 개구부를 가지는 세로구멍이 설치된 발광소자용 단결정 기판과,
상기 발광소자용 단결정 기판의 한면에 설치되며, 적어도 GaN계 재료로 이루어지는 층을 포함한 1개 이상의 층으로 이루어지는 막을 가지는
막이 붙은 발광소자용 단결정 기판을 이용하고,
세로구멍이 발광소자용 단결정 기판의 두께 방향에 있어서 관통한 상태로 될 때까지 발광소자용 단결정 기판의 다른 한면을 연마하는 연마 공정과,
연마 공정을 적어도 경과한 후에, 세로구멍의 다른 한면의 개구부측으로부터 세로구멍내에 도전성 재료를 충전하는 것으로써, 막측으로부터 다른 한면의 개구부까지 연속하는 도전부를 형성하는 도전부 형성 공정, 을
적어도 경과해 발광소자를 제조하는 것을 특징으로 한다.
제1의 본 발명의 발광소자의 제조 방법 및 제2의 본 발명의 발광소자의 제조 방법의 일 실시형태는,
발광소자용 단결정 기판이,
단결정 기판의 한면의 표면 근방에 초점을 맞추어 단결정 기판의 한면측으로부터 레이저를 조사하는 것으로써, 한면에 대해서 축방향 중심선이 교차하는 대략 기둥 모양의 변질층을 형성하는 변질층 형성 공정과,
상기 변질층 형성 공정을 적어도 경과한 후에, 적어도 한면을 에칭 용액과 접촉시키는 것으로, 변질층을 선택적으로 용해·제거해, 한면에만 개구부를 가지는 세로구멍을 형성하는 세로구멍 형성 공정, 을
적어도 경과해 제작되는 것이 바람직하다.
제1의 본 발명의 발광소자의 제조 방법 및 제2의 본 발명의 발광소자의 제조 방법의 다른 실시형태는,
레이저의 조사가, 아래의 A 및 B로부터 선택되는 어느 하나에 기재한 조사 조건을 만족하도록 실시되는 것이 바람직하다.
＜조사 조건 A＞
·레이저 파장：200 nm~350 nm
·펄스폭：나노초 오더
＜조사 조건 B＞
·레이저 파장：350 nm~2000 nm
·펄스폭：펨트초 오더~피코초 오더
제1의 본 발명의 발광소자의 제조 방법 및 제2의 본 발명의 발광소자의 제조 방법의 다른 실시형태는,
세로구멍의 내벽면이 에칭면으로부터 되고,
세로구멍의 깊이 방향에 대한 세로구멍의 내경이, 한면의 개구부측으로부터 다른 한면의 개구부측으로 가는 것에 따라, 대략 1차 함수적으로 감소하는 것이 바람직하다.
제1의 본 발명의 발광소자는,
한면에만 개구부를 가지는 세로구멍이 설치된 발광소자용 단결정 기판의 한면상에 발광소자층을 형성하는 발광소자층 형성 공정과,
상기 발광소자층 형성 공정을 적어도 경과한 후에, 세로구멍이 발광소자용 단결정 기판의 두께 방향에 있어서 관통한 상태로 될 때까지, 발광소자용 단결정 기판의 다른 한면을 연마하는 연마 공정과,
연마 공정을 적어도 경과한 후에, 세로구멍의 다른 한면의 개구부측으로부터 세로구멍내에 도전성 재료를 충전하는 것으로써, 발광소자층 측으로부터 다른 한면의 개구부까지 연속하는 도전부를 형성하는 도전부 형성 공정, 을
적어도 경과해 제조된 것을 특징으로 한다.
제2의 본 발명의 발광소자는,
한면에만 개구부를 가지는 세로구멍이 설치된 발광소자용 단결정 기판과,
상기 발광소자용 단결정 기판의 한면에 설치되며, 적어도 GaN계 재료로 이루어지는 층을 포함한 1개 이상의 층으로 이루어지는 막을 가지는
막이 붙은 발광소자용 단결정 기판에 대해서,
세로구멍이 발광소자용 단결정 기판의 두께 방향에 있어서 관통한 상태로 될 때까지, 발광소자용 단결정 기판의 다른 한면을 연마하는 연마 공정과,
연마 공정을 적어도 경과한 후에, 세로구멍의 다른 한면의 개구부측으로부터 세로구멍내에 도전성 재료를 충전하는 것으로써, 막측으로부터 다른 한면의 개구부까지 연속하는 도전부를 형성하는 도전부 형성 공정,을
적어도 경과해 제조된 것을 특징으로 한다.
제1의 본 발명의 발광소자 및 제2의 본 발명의 발광소자의 일 실시형태는,
발광소자용 단결정 기판이,
단결정 기판의 한면의 표면 근방에 초점을 맞추어 단결정 기판의 한면측 으로부터 레이저를 조사하는 것으로써, 한면에 대해서 축방향 중심선이 교차하는 대략 기둥 모양의 변질층을 형성하는 변질층 형성 공정과,
상기 변질층 형성 공정을 적어도 경과한 후에, 적어도 한면을 에칭 용액과 접촉시키는 것으로, 변질층을 선택적으로 용해·제거해, 한면에만 개구부를 가지는 세로구멍을 형성하는 세로구멍 형성 공정, 을
적어도 경과해 제작되는 것이 바람직하다.
제3의 본 발명의 발광소자는,
한면으로부터 다른 한면으로 관통 함과 동시에 양면의 개구부의 형상이 대략 원형 모양을 이루는 세로구멍을 가지는 발광소자용 단결정 기판과,
한면상에 설치된 발광소자층과,
상기 발광소자층의 발광소자용 단결정 기판이 설치된 측과 반대측의 면상에 설치된 제1 전극과,
다른 한면에 설치된 제2 전극과,
세로구멍내에 충전된 도전성 재료로부터 되고, 제2 전극과 발광소자층을 전기적으로 접속하는 도전부를 가지며,
세로구멍의 내벽면이 에칭면으로부터 되고,
세로구멍의 깊이 방향에 대한 세로구멍의 내경이,한면의 개구부측으로부터 다른 한면의 개구부측으로 가는 것에 따라, 대략 1차 함수적으로 감소하는 것을 특징으로 한다.
본 발명에 의하면, 발광소자의 제조시에, 단결정 기판에 설치되는 세로구멍의 형성에 기인하는 발광소자층에 대한 대미지를 영으로 할 수 있는 발광소자의 제조 방법, 이 발광소자의 제조 방법에 의해 제조된 발광소자를 제공할 수 있다.
도 1은 제1의 본 실시 형태의 발광소자의 제조에 이용하는 발광소자용 단결정 기판의 일례를 나타내는 모식 단면도이다.
도 2는 제1의 본 실시 형태의 발광소자의 제조 방법의 일례를 설명하는 모식 단면도이다. 여기서,
도 2의 (A)는, 발광소자층 형성 공정을 설명하는 도이며,
도 2의 (B)는, 연마 공정을 설명하는 도이며,
도 2의 (C)는, 도전부 형성 공정을 설명하는 도이다.
도 3은 제2의 본 실시 형태의 발광소자의 제조 방법에 이용하는 막이 붙은 발광소자용 단결정 기판의 일례를 나타내는 모식 단면도이다.
도 4는 발광소자용 단결정 기판의 제조 방법의 다른 예를 설명하는 모식 단면도이다. 여기서,
도 4의 (A)는, 레이저 조사중의 단결정 기판의 일례를 나타내는 단면도이며,
도 4의 (B)는, 도 4의 (A)에 나타내는 레이저 조사 처리를 끝낸 단결정 기판의 일례를 나타내는 단면도이다.
도 5는 세로구멍의 구체적인 단면 형상의 일례를 나타내는 모식 단면도이다.
도 6은 제조예의 샘플의 세로구멍의 단면 형상의 광학 현미경 사진이다.
도 7은 제조예의 샘플의 변질층 형성 상태를 나타내는 평면도이며, 격자 라인에 따라서 단결정 기판의 면내에 레이저가 조사된 단결정 기판의 평면도이다.
도 8은 제조예에 있어서의 도 7의 SA부분의 확대도이다.
도 9는 제조예에 있어서의 도 7에 나타내는 단결정 기판을 E－E부분에서 절단 했을 때의 단결정 기판의 단면도이다.
도 10은 도 9의 SB부분의 확대도이다.
제1의 본 실시형태의 발광소자의 제조 방법은,
한면에만 개구부를 가지는 세로구멍이 설치된 발광소자용 단결정 기판의 한면상에 발광소자층을 형성하는 발광소자층 형성 공정과,
발광소자층 형성 공정을 적어도 경과한 후에, 세로구멍이 발광소자용 단결정 기판의 두께 방향에 있어서 관통한 상태로 될 때까지, 발광소자용 단결정 기판의 다른 한면을 연마하는 연마 공정과,
연마 공정을 적어도 경과한 후에, 세로구멍의 다른 한면의 개구부측으로부터 세로구멍내에 도전성 재료를 충전하는 것으로써, 발광소자층측으로부터 다른 한면의 개구부까지 연속하는 도전부를 형성하는 도전부 형성 공정, 을
적어도 경과해 발광소자를 제조하는 것을 특징으로 한다.
여기서, 발광소자의 제조에 이용하는 발광소자용 단결정 기판은, 한면에만 개구부를 가지는 세로구멍이 설치되고 있다.
도 1은, 제1의 본 실시형태의 발광소자의 제조에 이용하는 발광소자용 단결정 기판의 일례를 나타내는 모식 단면도(模式斷面圖)이다.
도 1에 나타내는 발광소자용 단결정 기판(30A)(30)는, 한면(제1면(32T))에 개구부(36T)를 가지는 세로구멍(34A)(34)가 설치되고 있다.
여기서, 세로구멍(34A)의 수량이나, 제1면(32T)의 면내에 있어서의 배치 위치등은 적당히 선택할 수 있다.
또, 세로구멍(34A)의 개구부(36T)의 형상도, 원형, 타원형, 띠모양등을 적당히 선택할 수 있다.
또한, 이하의 설명에 있어서는, 개구부(36T)의 형상이 대략 원형인 것을 전제로 해서 설명한다.
여기서, 세로구멍(34A)의 깊이(Y)는, 적당히 선택할 수 있지만, 발광소자용 단결정 기판(30A)의 다른 한면(제2면(32B))을 연마하는 연마 공정(이른바 백래핑(back lapping) 처리)에 있어서 연마량을 가능한 한 작게 하는 관점에서, 깊이(Y)는 큰 것이 바람직하다.
이 경우, 후술 하는 각종의 세로구멍 형성 방법에 의해 용이하게 실현하는 에칭 (etching) 깊이도 고려하면, 깊이(Y)는 30 ㎛~100 ㎛ 정도의 범위내가 바람직하다.
또, 세로구멍(34A)의 개구부(36T)에 있어서의 내경(內徑)(X)로서는, 특히 한정되지 않지만, 10 ㎛ 이하인 것이 바람직하고, 5 ㎛ 이하인 것이 바람직하다.
세로구멍(34A)의 개구부에 있어서의 내경(X)를 5 ㎛ 이하로 했을 경우, 발광소자의 제조시에 제1면(32T)상에 발광소자층을 형성할 때에, ELOG(Epitaxial Lateral Over Growth)법을 이용하면, 발광소자층을 구성하는 재료가 세로구멍 (34A)내를 묻는(매립) 일 없이 발광소자층을 형성할 수 있다.
또, 내경(X)의 하한치는 특히 한정되지 않지만, 발광소자의 제조시에 세로구멍(34A)내에 금속등의 도전성 재료를 확실히 충전(充塡)시킬수 있도록, 내경(X)는 2 ㎛ 이상인 것이 바람직하다.
또, 내경(X)에 대한 깊이(Y)의 비율(Y/X)은 특히 한정되는 것은 아니지만, 3이상으로 하는 것이 바람직하고, 8이상으로 하는 것이 보다 바람직하다.
이 경우, 세로로 긴 세로구멍(34A)를 형성할 수 있다.
세로구멍(34A)의 형성 방법으로서는, 공지(公知)의 에칭법을 적당히 이용할 수 있고 예를 들어, 이하의 에칭법을 들수 있다.
우선, 단결정 기판의 한면에 내에칭막을 형성한 후에, 이 내에칭막을 패터닝 (patterning) 해 개구부를 설치한다.
그 후, 드라이 에칭(dry etching) 혹은 웨트 에칭(wet etching)에 의해 개부내에 노출하는 단결정 기판의 표면을 에칭하는 것으로 세로구멍(34A)를 형성할 수 있다.
또한, 상술한 방법은, 에칭 되는 영역을 한정하기 위해서, 마스크(개구부가 설치된 내에칭막)가 필요하지만, 레이저 조사를 이용하면, 마스크리스 프로세스(maskless process)로 세로구멍(34A)를 형성할 수도 있다.
예를 들어, 단결정 기판 표면의 일부의 영역에 레이저를 조사(照射)해 단결정 기판을 구성하는 재료를 증발시키는 것으로, 세로구멍(34A)를 형성할 수 있다.
이 경우, 이 레이저 처리후에, 필요에 따라서 드라이 에칭 혹은 웨트 에칭을 실시해도 좋다.
또, 레이저 조사에 의해 단결정 기판 표면의 일부의 영역에 변질층(變質層)을 형성한 후, 이 변질층을 웨트 에칭 혹은 드라이 에칭에 의해 선택적으로 제거하는 것으로 세로구멍(34A)를 형성할 수도 있다.
또한, 단시간내에 세로구멍(34A)를 효율적으로 형성할 수 있는 관점에서는, 이상으로 설명한 상기 각종의 세로구멍(34A)의 형성 방법 중에서도, 레이저 조사에 의해 변질층을 형성한 후 웨트 에칭을 실시하는 방법이 바람직하다.
다음에, 발광소자층 형성 공정, 연마 공정, 및, 도전부 형성 공정에 대해 설명한다.
도 2는, 제1의 본 실시형태의 발광소자의 제조 방법의 일례를 설명하는 모식 단면도이다.
여기서, 도 2의 (A)는, 발광소자층 형성 공정을 설명하는 도이며, 도 2의 (B)는, 연마 공정(백래핑(back lapping) 처리)을 설명하는 도이며, 도 2의 (C)는, 도전부 형성 공정을 설명하는 도이다.
우선, 발광소자층 형성 공정에서는, 도 2의 (A)에 나타내듯이, 발광소자용 단결정 기판(30A)의 한면(제1면(32T)) 상에, 발광소자층(40)을 형성한다.
또한, 발광소자층 형성 공정에서는, 발광소자층(40)의 성막(成膜)전에, 필요에 따라서 제1면(32T)상에 버퍼(buffer)층을 형성해도 좋다.
도 2의 (A)에 나타내는 예에서는, 개구부(36T)는 대략 원형 모양을 이루며, 그 내경은, ELOG법에 의한 성막에 적절한 2 ㎛~5 ㎛ 정도의 크기로 되어 있다.
그리고, 발광소자층(40)은, ELOG법을 이용해 형성되고 있다.
이 때문에, 도 2의 (A)에 나타내는 예에서는, 발광소자층(40)을 구성하는 재료가, 세로구멍(34A)내에는 실질적으로 존재하지 않는다.
여기서, 이 발광소자층(40)은, 질화 갈륨(gallium nitride) 등으로 이루어지는 적어도 1층 이상의 반도체층을 포함하고, 통전(通電)했을 때에 발광하는 기능을 가지는 것이면, 공지의 발광소자의 층구성을 적당히 선택할 수 있다.
즉, 발광소자층(40)의 층구성, 및, 발광소자층(40)을 구성하는 각층의 막후(膜厚), 재료 및 결정성/비결정성은, 발광소자에 요구되는 발광 특성, 발광소자의 제조 프로세스등에 따라 적당히 선택된다.
그렇지만, 발광소자층(40)을 구성하는 적어도 어느 1층이, 결정성의 층인 것이 바람직하다.
또, 발광소자용 단결정 기판(30A)의 제1면(32T)에 노출하는 결정면(結晶面)을 이용해 에피택셜 성장(epitaxial growth)시킬수 있다고 하는 관점에서는, 발광소자층(40)을 구성하는 각층 중에서 적어도 발광소자용 단결정 기판(30A)의 제1면(32T)에 직접 접촉하는 층이 결정성의 층인 것이 바람직하고, 발광소자층(40)을 구성하는 모든 층이 결정성의 층이라 해도 좋다.
또한, 에피택셜 성장(epitaxial growth)이란, 동일 조성 또는 혼정(混晶)을 포함한 호모 에피택셜 성장(homo epitaxial growth), 헤테로 에피택셜 성장(hetero epitaxial growth)을 포함한다.
또, 발광소자층(40)을 구성하는 각층의 재료도, 제작하는 소자(素子)에 따라 적당히 선택되지만, 발광소자용 단결정 기판(30A)이 사파이어(sapphire)등의 단결정 재료로부터 구성되는 경우를 고려하면, 각층을 구성하는 재료도, 금속재료, 금속 산화물 재료, 무기 반도체 재료등의 무기 재료로 하는 것이 바람직하고, 모든 층이 이러한 무기 재료로부터 구성되는 것이 바람직하다.
다만, MOCVD(Metal Organic Chemical Vapor Deposition) 법을 성막법으로서 이용했을 경우, 층의 무기 재료중에 유기 금속 유래(由來)의 유기물을 함유하는 일이 있다.
발광소자층(40)을 구성하는 각층의 구체적인 예로서는, 예를 들어, 면발광 레이저 등에 이용하는 발광소자, 광 센서나 태양전지 등에 이용하는 수광 소자, 전자 회로 등에 이용하는 반도체소자등의 각종의 질화물 반도체를 이용한 소자의 제조에 적절한 것으로서, GaN계, AlGaN계, lnGaN계등의 질화물 반도체 결정층을 들수 있다.
예를 들어, 질화물 반도체를 이용한 발광소자를 제작한다면, 발광소자용 단결정 기판(30A)의 제1면(32T)상에, 우선, GaN으로 되는 버퍼(buffer)층을 형성한다.
그 후, 이 버퍼층상에, n형 GaN으로 되는 n형 콘택트(contact)층, n형 AlGaN으로 되는 n형 클래드(clad)층, n형 lnGaN으로 되는 활성층(活性層), p형 AlGaN으로 되는 p형 클래드(clad)층, p형 GaN으로 되는 p형 콘택트(contact)층 을 이 순서에 따라 적층한 층구성으로 이루어지는 발광소자층(40)을 형성할 수 있다.
발광소자층(40) 및 필요에 따라서 설치되는 버퍼층의 성막 방법으로서는 특히 한정되지 않고, 공지의 성막 방법을 이용할 수 있으며, 각층마다 다른 성막 방법 및/또는 성막 조건을 채용해 성막할 수도 있다.
성막법으로서는, 도금법등의 액상(液狀) 성막법도 들수 있지만, 스퍼터링 (sputtering)법이나 CVD법(Chemical Vapor Deposition)등의 기상(氣相) 성막법을 이용하는 것이 바람직하다.
또한, 발광소자등의 제작을 목적으로서 질화물 반도체 결정층등의 반도체 결정층을 성막 하는 경우, MOCVD법, HVPE법(Hydride Vapor Phase Epitaxy), MBE법(Molecular Beam Epitaxy)등의 기상 성막법을 이용하는 것이 보다 바람직하다.
또한, 발광소자용 단결정 기판(30A)의 제1면(32T)는, 경면(鏡面) 상태(표면의 거침도Ra로 1nm 이하 정도)인 것이 특히 바람직하다.
제1면(32T)를 경면 상태로 하기 위해서는, 발광소자용 단결정 기판(30A)의 제1면(32T)에 대해서 경면 연마를 실시할 수 있다.
혹은, 발광소자용 단결정 기판(30A)의 제작에 이용하는 단결정 기판의 세로구멍(34A)를 형성하려고 하는 면에 대해서 경면 연마를 실시한 후, 이 단결정 기판을 이용해 발광소자용 단결정 기판(30A)를 제작해도 좋다.
이러한 프로세스를 거쳐 제작된 발광소자용 단결정 기판(30A)도, 제1면(32T)가 경면 상태로 된다.
도 2의 (A)에 나타내는 발광소자층 형성 공정을 적어도 경과한 다음은, 세로구멍(34A)가 발광소자용 단결정 기판(30A)의 두께 방향에 있어서 관통한 상태로 될 때까지, 발광소자용 단결정 기판(30A)의 다른 한면(제2면(32B))을 연마하는 연마 공정(이른바 백래핑(back lapping) 처리)을 실시한다(도 2의 (B)).
그리고, 이 백래핑처리를 끝낸 단계에서는, 제2면(32B)에도 개구부(36B)를 가지는 관통 구멍(세로구멍(34B)(34))가 형성된다.
또한, 백래핑 처리시에는, 도 2의 (A)에 나타내는 발광소자층(40)의 표면을 평탄한 기판에 붙여 고정한 상태로, 제2면(32B)를 연마한다.
또한, 백래핑 처리 후의 발광소자용 단결정 기판(30B)(30)의 두께는, 백래핑 처리전의 세로구멍(34A)의 깊이(Y)에 의존하지만, 30 ㎛~100 ㎛ 정도의 범위내로 할 수 있다.
한편, 특허문헌 1~4등에 예시되는 발광소자층 및 필요에 따라서 설치되는 버퍼(buffer)층의 적어도 일부를 형성한 후에 세로구멍을 형성하는 종래의 발광소자의 제조 방법에서는, 세로구멍의 형성시에 에칭량이 과잉이 되었을 경우는, 이러한 층에 대미지(damage)를 주며, 또, 발광소자의 발광 특성에도 나쁜 영향을 줄 가능성이 있다.
또, 세로구멍 형성시의 에칭량이 부족했을 경우는, 단결정 기판을 사이에 두고 발광소자층의 반대측에 설치되는 전극과의 도통을 확보할 수 없게 된다.
따라서, 세로구멍의 형성시에 에칭량을 지극히 정확하게 제어할 필요가 있다.
게다가, 에칭량의 제어성을 향상시키기 위해서는, 에칭 레이트(etching rate)를 너무 크게 할 수 없다.
그렇지만, 제1의 본 실시형태의 발광소자의 제조 방법에서는, 이미 세로구멍(34A)가 형성된 상태의 발광소자용 단결정 기판(30A)에 대해서 발광소자층(40)을 형성하기 때문에, 상술한 것 같은 문제를 고려할 필요가 전혀 없다.
다음에, 연마 공정을 적어도 경과한 후에, 세로구멍(34B)의 다른 한면 (제2면(32B))에 새롭게 형성된 개구부(36B)측으로부터 세로구멍(34B)내에 도전성 재료를 충전하는 것으로써, 발광소자층(40)측으로부터 다른 한면 (제2면(32B))의 개구부(36B)까지 연속하는 도전부(50)을 형성하는 도전부 형성 공정을 실시한다(도 2의 (C)).
이 경우, 통상, 도전부(50)을 형성함과 동시에, 제2면(32B)의 표면을 가리는 전극(60)을 형성한다.
도전부(50) 및 전극(60)을 구성하는 재료로서는, 예를 들어, Al, Ti, Cr, Ni, Au 등, 혹은, 이들의 합금으로 이루어지는 금속재료, 및, 인(P)등의 도펀트(dopant)가 첨가된 도전성 폴리 실리콘(poly silicone)등을 들수 있다.
여기서, 성막법으로서는, 금속재료를 이용하는 경우는, 진공 증착법 등을 이용할 수 있고, 도전성 폴리 실리콘을 이용하는 경우는 CVD법 등을 이용할 수 있다.
또, 통상, 발광소자층(40)이 형성된 후, 임의의 타이밍(timing)으로, 발광소자층(40)의 발광소자용 단결정 기판(30B)가 설치된 측과 반대측의 면에, 전극(60)과 같게 해 박막모양의 전극(70)이 형성된다.
또한, 전극(60,70)의 형성에 즈음해서는, 패터닝(patterning)에 의해, 발광소자층 (40)의 표면이나, 제2면(32B)의 소정의 영역내에만 전극(60,70)을 설치해도 좋다.
이것에 의해, 도 2의 (C)에 나타내는 발광소자(80)을 얻을수 있다.
여기서, 발광소자층(40)과 전극(70)의 사이에는, 필요에 따라서 도전성 재료로 이루어지는 그 외의 층을 설치해도 좋다.
또, 발광소자(80)은, 통상, 복수의 칩(chip)을 채취 가능한 웨이퍼 (wafer)모양을 이루기 때문에, 발광소자(80)을 절단해 칩화한다.
이상으로 설명한 도 2에 예시하는 프로세스를 거쳐 제작된 제1의 본 실시 형태의 발광소자(80)은, 이하와 같은 구조를 가지게 된다.
즉, 이 발광소자(80)은, 도 2의 (C)에 예시하듯이, 한면(제1면(32T))으로부터 다른 한면(제2면(32B))으로 관통함과 동시에 양면의 개구부(36T,36B)의 형상이 대략 원형 모양을 이루는 세로구멍(34B)를 가지는 발광소자용 단결정 기판(30B)와,
발광소자용 단결정 기판(30B)의 한면(제1면(32T)) 상에 설치된 발광 소자층(40)과,
발광소자층(40)의 발광소자용 단결정 기판(30B)가 설치된 측과 반대측의 면상에 설치된 전극(70)(제1 전극)과,
발광소자용 단결정 기판(30B)의 다른 한면(제2면(32B))에 설치된 전극(60)(제2 전극)과,
세로구멍(34B)내에 충전된 도전성 재료로 이루어지며, 전극(60)과 발광소자층(40)을 전기적으로 접속하는 도전부(50)을 가진다.
또한, 발광소자(80)의 제조에 이용하는 발광소자용 단결정 기판(30A)를 구성하는 재료로서는, 사파이어(sapphire)등의 단결정 재료이면 특히 한정되지 않지만, 통상은 사파이어인 것이 특히 바람직하다.
다음에, 제2의 본 실시 형태의 발광소자의 제조 방법에 대해 설명한다.
제2의 본 실시 형태의 발광소자의 제조 방법에서는, 한면에만 개구부를 가지는 세로구멍이 설치된 발광소자용 단결정 기판과, 이 발광소자용 단결정 기판의 한면에 설치되며 적어도 GaN계 재료로 이루어지는 층을 포함한 1개 이상의 층으로 이루어지는 막을 가지는 막이 붙은 발광소자용 단결정 기판을 이용한다.
그리고, 세로구멍이 발광소자용 단결정 기판의 두께 방향에 있어서 관통한 상태로 될 때까지 (막이 붙은 발광소자용 단결정 기판을 구성하는) 발광소자용 단결정 기판의 다른 한면을 연마하는 연마 공정과, 연마 공정을 적어도 경과한 후에, 세로구멍의 다른 한면의 개구부측으로부터 세로구멍내에 도전성 재료를 충전하는 것으로써, 막측으로부터 다른 한면의 개구부까지 연속하는 도전부를 형성하는 도전부 형성 공정을 적어도 경과하는 것으로, 발광소자를 제조한다.
도 3은, 제2의 본 실시 형태의 발광소자의 제조 방법에 이용하는 막이 붙은 발광소자용 단결정 기판의 일례를 나타내는 모식 단면도이다.
도 3에 나타내는 막이 붙은 발광소자용 단결정 기판(100)은, 도 1에 예시한 발광소자용 단결정 기판(30A)의 제1면(32T)에, 적어도 GaN계 재료로 이루어지는 층을 포함한 1개 이상의 층으로 이루어지는 막(42)가 설치된다.
즉, 막(42)는, GaN계 재료로 이루어지는 층을 포함한다면, 다층막 혹은 단층막 중의 어느 막이어도 좋다.
여기서, 막(42)는, 발광소자용 단결정 기판(30A)의 제1면(32T)상에 공지의 성막 방법에 의해 형성되는 것이다.
그리고, 막(42)는, GaN계 재료로 이루어지는 층을 포함한 상기 발광소자층(40)을 구성하는 각층중의 적어도 1층을 가진다.
즉, 막(42)는, 상기 발광소자층(40)을 구성하는 모든 층을 포함해, 상기 발광소자층(40)으로서의 기능을 가지는 막이어도 좋고, 상기 발광소자층(40)을 구성하는 일부의 층만을 포함해, 상기 발광소자층(40)으로서의 기능을 갖지 않는 막이어도 좋다.
또한, 막(42)가 상기 발광소자층(40)으로서의 기능을 갖지 않는 막인 경우에는, 연마 공정 개시전 또는 연마 공정 이후의 임의의 타이밍으로, 막(42)상에 한층 더 필요한 층을 적층하는 것으로, 상기 발광소자층(40)을 완성시킨다.
이 때문에, 제2의 본 실시 형태의 발광소자의 제조 방법에서는, 종래의 발광소자의 제조 방법과 같이, 세로구멍의 형성시에 에칭량이 과잉이 되었을 경우에, 발광소자용 단결정 기판(30A)의 제1면(32T)상에 설치된 층에 대미지(damage)를 줄 우려가 전혀 없다.
또한, 제2의 본 실시 형태의 발광소자의 제조 방법에 있어서의 연마 공정 및 도전부 형성 공정은, 연마 공정에 이용하는 기판으로서 도 2의 (A)에 나타내는 발광소자용 단결정 기판(30A)의 제1면(32T)상에 발광소자층(40)이 설치된 기판 대신에, 도 3에 나타내는 막이 붙은 발광소자용 단결정 기판(100)을 이용하는 점을 제외하면, 도 2에 예시한 제1의 본 실시 형태의 발광소자의 제조 방법과 실질적으로 같다.
이상으로 설명한 제1의 본 실시 형태의 발광소자의 제조 방법에 이용하는 발광소자용 단결정 기판(30A), 및, 제2의 본 실시 형태의 발광소자의 제조 방법에 이용하는 막이 붙은 발광소자용 단결정 기판(100)을 구성하는 발광소자용 단결정 기판(30A)에 설치되는 세로구멍(34A)는, 기술한 것처럼 각종의 에칭 방법을 적당히 이용해 형성할 수 있다.
그렇지만, 세로구멍(34A)는, 레이저 조사에 의한 변질층의 형성 및 이 변질층의 웨트 에칭(wet etching)을 이용해 형성되는 것이 특히 바람직하다.
이 경우, 발광소자용 단결정 기판(30A)는, 단결정 기판의 한면의 표면 근방에 초점을 맞추어 단결정 기판의 한면측으로부터 레이저를 조사하는 것으로써,한면에 대해서 축방향 중심선이 교차하는 대략 기둥 모양의 변질층을 형성하는 변질층 형성 공정과,
이 변질층 형성 공정을 적어도 경과한 후에, 적어도 한면을 에칭 용액과 접촉시키는 것으로, 변질층을 선택적으로 용해·제거해, 적어도 한면에 개구부를 가지는 세로구멍을 형성하는 세로구멍 형성 공정을, 적어도 경과해 제조할 수 있다.
여기서, 발광소자용 단결정 기판(30A)의 제조에 이용하는 단결정 기판으로서는, 공지의 단결정 기판을 이용할 수 있지만, 통상은, 사파이어 기판을 이용하는 것이 특히 바람직하다.
이 제조 방법에서는, 세로구멍(34A)의 형성에 임하여, 레이저 조사에 의해, 단결정 기판의 한면에 대해서 축방향 중심선이 교차하는 대략 기둥 모양의 변질층을 형성한다.
이러한 레이저 조사 처리는, 단결정 기판을 구성하는 재료의 증발 (어블레이션(ablation))에 의한 구멍 형성을 목적으로 한 레이저 조사 처리와 비교해서, 레이저 조사에 의해 단위시간·단위면적 당에 투입하는 에너지(energie)량이 적어도 된다.
이 때문에, 레이저 조사 처리에 필요로 하는 시간을 대폭적으로 짧게 하는 것이 용이하다.
여기서, 에칭 용액에 대한 에칭 레이트(etching rate)는, 변질층 주위의 매트릭스 (matrix)와 비교해서, 변질층쪽이 매우 커진다.
이 이유의 자세한 것은 불명하지만, 레이저 조사에 의해서, 레이저 조사된 매트릭스의 결정성이 저하(비정질화)한 때문이라고 추정된다.
이 때문에, 상술한 변질층의 에칭 레이트와 변질층 주위의 매트릭스의 에칭 레이트의 큰 차이를 이용하면, 변질층과 변질층 주위의 매트릭스를 동시에 에칭 용액에 접촉시켜도, 실질적으로는, 변질층만이 선택적으로 용해·제거되게 된다.
이 때문에, 상술한 발광소자용 단결정 기판(30A)의 제조 방법에서는, 단결정 기판의 표면에 내에칭 마스크를 설치하고 웨트 에칭 혹은 드라이 에칭에 의해 세로구멍(34A)를 형성하는 일반적인 기술과 비교해서, 내에칭 마스크를 이용하지 않고 세로구멍(34A)를 형성할 수 있다.
즉, 세로구멍(34A)의 형성시에, 마스크리스 프로세스(maskless process)를 실현할 수 있다.
이 때문에, 상술한 변질층을 형성한 후 이 변질층을 웨트 에칭하는 방법에서는, 드라이 에칭 또는 웨트 에칭의 전후로 실시되는 각종 공정, 즉, 내에칭막의 성막 공정, 내에칭막의 패터닝 공정, 에칭 처리 후의 내에칭 마스크의 제거 공정, 및, 이것들 공정에 부수(付隨)해 실시되는 세정 공정등의 그 외의 공정의 실시가 불필요하다.
한편, 드라이 에칭과 비교해서, 웨트 에칭에 의하면, 일반적으로 에칭 용액의 조성·액체의 온도등을 조정하는 것으로, 용이하게 높은 에칭 레이트를 얻을수 있다.
그러나, 단결정 기판, 특히 사파이어재료로 이루어지는 단결정 기판은, 드라이 에칭 및 웨트 에칭의 어느 것에 있어도 에칭되기 어려운 재료이다.
이 때문에, 웨트 에칭에 의해 세로구멍(34A)를 형성하는 일반적인 기술에 있어서도, 세로구멍(34A)의 형성에는 어느 정도의 시간을 필요로 하게 된다.
그렇지만, 변질층을 형성한 후 이 변질층을 웨트 에칭하는 방법에서는, 사파이어 재료등의 단결정 재료 그 자체를 웨트 에칭해 세로구멍(34A)를 형성하는 것이 아니라, 단결정 재료를 레이저 조사에 의해 변질시킨 것에 의해 웨트 에칭되기 쉬운 재료(변질층을 구성하는 재료)를 웨트 에칭해 세로구멍을 형성한다.
이 때문에, 본 실시 형태의 발광소자용 단결정 기판의 제조 방법에서는, 웨트 에칭에 필요한 시간도 대폭적으로 단축할 수 있다.
이상으로 설명한 것처럼, 변질층을 형성한 후 이 변질층을 웨트 에칭하는 방법에서는, 세로구멍(34A)의 형성에 임하여, 레이저 조사를 이용한 변질층 형성 공정 및 웨트 에칭을 이용한 세로구멍 형성 공정의 2개의 공정의 실시가 필요하지만, 어느 공정이나 매우 단시간내에 실시 가능하다.
이 때문에, 변질층을 형성한 후 이 변질층을 웨트 에칭하는 방법에서는, 레이저 에칭(laser etching), 웨트 에칭, 드라이 에칭, 혹은, 특허 문헌 2, 4등에 예시되는 2 종류의 에칭 방법을 조합한 복합적 에칭의 어느 에칭 프로세스와 비교해도, 보다 단시간에 세로구멍(34A)를 형성할 수 있다.
즉, 세로구멍 형성의 생산성이 매우 높다.
게다가, 변질층을 형성한 후 이 변질층을 웨트 에칭하는 방법에 있어서의 웨트 에칭은, 통상의 등방적(等方的)인 웨트 에칭과는 달리, 실질적으로 변질층만을 선택적으로 용해·제거하는 이방적(異方的)인 웨트 에칭이다.
이 때문에, 변질층을 형성한 후 이 변질층을 웨트 에칭하는 방법에서는, 세로구멍(34A)의 형성에 임하여, 이방성이 있는 에칭이 가능한 드라이 에칭 혹은 어블레이션(ablation)을 이용한 레이저 에칭과 동일한 정도의 형상 제어도 가능하다.
또, 웨트 에칭하는 경우, 에칭 용액의 액체의 온도는, 200 ㎛~300 ㎛ 정도의 범위내로 설정하는 것이 바람직하다.
또, 세로구멍(34A)로 될수 있는 변질층은, 레이저 조사에 의해서 형성된다.
그리고, 변질층의 형성을 목적으로 한 레이저 조사는, 지극히 단시간 동안에 단결정 기판 표면의 복수의 위치에 대해서 실시할 수 있다.
예를 들어, 직경이 2 인치(inch)인 단결정 기판의 면내에, 깊이 40 ㎛ 정도의 변질층을 405만개 정도 형성하는데 필요로 하는 시간은 약 5분이다.
이 때문에, 변질층을 형성한 후 이 변질층을 웨트 에칭하는 방법에서는, 면내에 다수의 세로구멍(34A)를 가지는 발광소자용 단결정 기판(30A)를 용이하게 제조할 수 있다.
다음에, 변질층 형성 공정 및 세로구멍 형성 공정의 각각에 대해 보다 상세하게 설명한다.
우선, 변질층 형성 공정에서는, 도 4에 나타내듯이, 단결정 기판의 한면의 표면 근방에 초점을 맞추어 레이저를 조사하는 것으로써, 한면에 대해서 축방향 중심선이 교차하는 대략 기둥 모양의 변질층을 형성한다.
도 4는, 발광소자용 단결정 기판(30A)의 제조 방법의 다른 예를 설명하는 모식 단면도이며, 구체적으로는, 변질층 형성 공정의 실시형태에 대해 설명하는 단면도이다.
여기서, 도 4의 (A)는, 레이저 조사중의 단결정 기판의 일례를 나타내는 단면도이며, 도 4의 (B)는, 도 4의 (A)에 나타내는 레이저 조사 처리를 끝낸 단결정 기판의 일례를 나타내는 단면도이다.
도 4에 나타내는 실시형태에서는, 레이저 LB가 제1면(12T)측으로부터 조사된다.
여기서, 레이저 LB의 초점 위치는, 제1면(12T)의 표면 근방에 고정되며 구체적으로는, 단결정 기판(10A)의 두께 방향에 대해서 제1면(12T)를 기준(깊이 0)으로 했을 때에 깊이(D)의 위치에 고정된다.
그리고, 이 상태로, 레이저 LB를 계속 조사하면 , 제1면(12T)에 대해서 축방향 중심선(A)가 교차하는 변질층(14)가, 깊이(D)의 위치로부터 제1면(12T)측으로 신장하듯이 형성된다.
이것에 의해, 도 4의 (B)에 예시하는 변질층(14)가 형성된 단결정 기판(10D)(10)를 얻을수 있다.
여기서, 변질층(14)의 깊이 및 폭은, 레이저 파장, 레이저 파워(laser power), 스폿 사이즈(spot size), 조사 시간등의 레이저 조사 조건을 적당히 선택하는 것으로 제어할 수 있다.
또한, 레이저 LB는, 통상, 제1면(12T)(혹은 제2면(12B))에 대해서 90도의 각도를 이루는 방향(직교하는 방향)에서 조사되는 것이 바람직하지만, 필요에 따라서 90도 미만의 각도를 이루는 방향에서 조사해도 좋다.
또한, 레이저 LB를 제1면(12T)에 대해서 직교하는 방향에서 조사했을 경우, 변질층(14)의 축방향 중심선(A)도 제1면(12T)에 대해서 직교하게 된다.
또, 변질층(14)의 깊이는, 통상, 단결정 기판(10D)의 두께보다 충분히 작게 설정된다.
그러나, 단결정 기판(10)의 두께나, 레이저 조사 조건에도 따르지만, 변질층(14)를 제1면(12T)측으로부터 제2면(12B)에 이르도록 형성해, 변질층(14)의 깊이를, 단결정 기판(10D)의 두께와 동등하게 해도 좋다.
도 4에 나타내는 예에서는, 레이저 LB를 조사중에 있어서, 레이저 LB의 초점 위치는, 제1면(12T)로부터 깊이(D)의 위치에 고정된다.
그러나, 레이저 LB를 조사중에 있어서, 레이저 LB의 초점 위치를 깊이(D)의 위치로부터 제1면(12T)측으로 이동시켜도 좋다.
또, 깊이(D)에 대해서는 적당히 선택할 수 있지만, 통상, 30 ㎛~100 ㎛의 범위내로 설정하는 것이 바람직하다.
또한, 이상으로 설명한 레이저 조사의 형태·조건은, 단결정 기판(10)이 사파이어 기판인 경우에 특히 매우 적합하다.
레이저 조사 조건에 대해서는, 소망한 깊이 및 폭을 가지는 변질층(14)를 형성할 수 있다면, 어떠한 조사 조건으로 실시해도 좋다.
그렇지만, 일반적으로는, 짧은 시간폭 내에 에너지를 집중시킬수 있으므로, 높은 피크(peak) 출력을 얻을수 있다고 하는 점에서, 단속적(斷續的)으로 레이저빛을 내는 펄스 레이저(pulse laser)를 이용한, 아래의 (1) 및 (2)에 나타내는 레이저 조사 조건이 바람직하다.
(1) 레이저 파장：200 nm~5000 nm
(2) 펄스폭：펨트초 오더~나노초 오더(lfs~1000 ns)
또한, 상술한 조사 조건의 범위내에 있어서, 한층 더 아래의 A 또는 B에 나타내는 조사 조건을 선택하는 것이 보다 바람직하다.
＜조사 조건 A＞
·레이저 파장：200 nm~350 nm
·펄스폭：나노초 오더(lns~1000 ns). 또한, 보다 바람직하게는, 10 ns~15 ns.
＜조사 조건 B＞
·레이저 파장：350 nm~2000 nm
·펄스폭：펨트초 오더~피코초 오더(lfs~1000 ps). 또한, 보다 바람직하게는, 200 fs~800 fs.
또한, 조사 조건 A는, 조사 조건 B보다도 레이저 파장이 보다 단파장역인 레이저를 이용한다.
이 때문에, 레이저 파장 및 펄스폭 이외의 그 외의 조건을 동일하게 하여 레이저 조사를 실시했을 경우, 조사 조건 B보다, 조사 조건 A를 이용하면, 동일한 정도의 깊이 및 폭을 가지는 변질층(14)를 형성하기 위해서 필요한 레이저 가공 시간을 단축할 수 있다.
또, 실용성이나 양산성등의 관점으로부터, 레이저 파장 및 펄스폭 이외의 그 외의 레이저 조사 조건은, 이하에 나타내는 범위내에서 선택하는 것이 바람직하다.
·반복 주파수：50 kHz~500 kHz
·레이저 파워：0.05 W~0.8 W
·레이저의 스폿 사이즈：0.5 ㎛~4.0 ㎛(보다 바람직하게는 2 ㎛~3 ㎛전후)
·시료 스테이지의 주사 속도：100 mm/s~1000 mm/s
계속 하여, 도 4의 (B)에 나타내는 변질층이 형성된 단결정 기판(10D)를 에칭 용액과 접촉시키는 것으로, 실질적으로 변질층(14)만을 선택적으로 용해·제거한다.
또한, 웨트 에칭은, 통상, 에칭 조(槽)에 채운 에칭 용액중에 단결정 기판(10D)를 침지해 실시하지만, 예를 들어, 제1면(12T)측만을 에칭 용액에 접촉시키는 형태로 실시해도 좋다.
이 웨트 에칭 처리에 의해서, 도 1에 나타내듯이, 제1면(32T)에 개구부(36T)를 가지는 세로구멍(34A)(34)를 설치한 발광소자용 단결정 기판(30A)를 얻을수 있다.
또한, 이 발광소자용 단결정 기판(30A)에 있어서, 제1면(32T), 제2면(32B) 및 세로구멍(34A)는, 각각, 도 4의 (B)에 나타내는 단결정 기판(10D)의 제1면(12T), 제2면(12B) 및 변질층(14)에 대응한다.
여기서, 단결정 기판(10)이 사파이어 기판인 경우, 세로구멍 형성 공정에 이용되는 에칭 용액으로서는, 인산염을 주성분으로서 포함한 에칭 용액이 이용된다.
이 에칭 용액에는, 인산염 이외에도, 필요에 따라서 그 외의 성분이 첨가되고 있어도 좋다.
또한, 그 외의 성분으로서는, 예를 들어, pH의 조정등을 목적으로서, 황산, 염산등의 인산염 이외의 산류(酸類)를 이용하거나, 에칭 용액의 침투성의 향상등을 목적으로서, 나트륨도데실벤젠설포네이트(sodium dodecyl benzene sulfonate)등의 계면활성제를 이용하거나 할 수 있다.
여기서, 인산염을 주성분으로서 포함한 에칭 용액은, 사파이어 재료 그 자체에 대해서는, 서서히 침식·용해하는 능력을 가지지만, 사파이어를 레이저 조사에 의해 변질시킨 변질 재료, 즉, 변질층(14)를 구성하는 재료에 대해서는, 현저하게 침식·용해하는 능력을 가진다.
이 때문에, 이 에칭 용액을 이용하면, 실질적으로 변질 재료만을 선택적 용해·제거할 수 있다.
또한, 에칭 용액중에 포함되는 인산염등의 각 성분의 농도나, 에칭 용액의 온도는, 적당히 선택할 수 있다.
에칭 용액의 액체의 온도는, 200℃~300℃정도의 범위내로 설정하는 것이 바람직하다.
또한, 도 1에 나타낸 예에서는, 설명의 형편상, 깊이 방향에 대해서 일정한 내경을 가지는 세로구멍(34A)를 나타내고 있다.
그렇지만, 변질층(14)가 웨트 에칭 되어 세로구멍(34A)가 형성되는 과정에 있어서는, 세로구멍(34A)의 내벽면의 개구부(36T) 근방측이 보다 장시간에 걸쳐 에칭 용액의 침식을 받게 된다.
이 때문에, 변질층(14)를 형성한 후 이 변질층(14)를 웨트 에칭하는 방법에서는, 세로구멍(34A)의 내경(X)는, 깊이 방향에 대해서 서서히 좁아지는 경향에 있다.
도 5는, 도 1에 나타내는 세로구멍(34A)의 구체적인 단면 형상의 일례를 나타내는 모식 단면도이다.
즉, 세로구멍(34A)의 내경이 깊이 방향에 대해서 서서히 좁아지는 경우, 바꾸어 말하면, 제1면(32T)를 깊이 0으로 했을 때의 깊이 거리에 대략 비례해 내경(X)가 작아지는 경우에 대해 나타내 보이는 도이다.
여기서, 도 5에 나타내는 예에서는, 한면(제1면(32T))에만 개구부(36T)를 가지며 개구부(36T)의 형상이 대략 원형 모양인 세로구멍(34A)를 설치하고, 세로구멍(34A)의 내벽면(34WB,34WT)가, 웨트 에칭에 의해 형성된 에칭면으로 이루어진다.
그리고, 세로구멍(34A)의 깊이 방향에 대한 세로구멍(34A)의 내경(X)가, 개구부 (36T)측으로부터 세로구멍(34A)의 저부 (34D)측으로 가는 것에 따라, 대략 1차 함수적(關數的)으로 감소하고 있다.
이와 같이, 세로구멍(34A)의 깊이 방향에 대해서 내경이 대략 1차 함수적으로 감소하는 자세한 이유는 불명하지만, 예를 들어, 변질층(14)의 웨트 에칭시에, 에칭 용액이 항상 개구부(36T)측으로부터 공급되기 때문에 있다고 생각할 수 있다.
즉, 세로구멍(34A)의 형성시에, 세로구멍(34A)의 깊이 방향에 대한 에칭 용액의 체류 시간이, 개구부(36T)측으로부터 저부(34D)측으로 가는 것에 따라 대략 1차 함수적으로 감소하기 때문에 있다고 생각할 수 있다.
또한, 도 5에 나타내는 세로구멍(34A)에 있어서는, 개구부(36T) 근방의 세로구멍(34A)의 내벽면(34WT)가, 제1면(32T)에 대해서 예를 들어, 약 30도~ 약 60도 정도의 각도를 이루는 완만한 경사면을 이루고, 개구부(36T)근방보다도 보다 제2면(32B)측(도 5중, 도시 하지 않음)의 세로구멍(34A)의 내벽면(34WB)가, 제1면(32T)에 대해서 예를 들어, 약 80도 이상 90도 미만 정도의 각도를 이루는 가파른(급준한) 경사면을 이루고 있다.
여기서, 도 5에 나타내는 단면 형상을 가지는 세로구멍(34A)에 있어서의 최대 내경(Xmax)는, 제1면(32T)에 대해서 가파른 경사면을 이루듯이 형성된 세로구멍(34A)의 내벽 부분의 내경 중의 내경(X)가 가장 최대로 되는 값을 의미 한다.
또, 도 5에 나타내듯이 세로구멍(34A)가, 개구부(36T)의 근방에 있어서 제1면(32T)에 대해서 완만한 경사면으로 이루어지는 내벽면(34WT)와, 개구부(36T)근방보다도 보다 제2면(32B)측에 있어서 제1면(32T)에 대해서 가파른 경사면으로 이루어지는 내벽면(34WB)을 가지는 경우에는, 세로구멍(34A)의 깊이 방향에 대한 세로구멍(34A)의 내경의 대략 1차 함수적인 감소는, 적어도, 개구부(36T)의 근방을 제외한 영역, 바꾸어 말하면, 내벽면(34WB)에 대해 생기고 있으면 좋다.
또, 도 5에 나타내는 예에서는, 세로구멍(34A)의 저부(34D)의 단면 형상은, 추모양(錐狀)으로 뾰족하지만, 반원모양, 혹은, 사다리꼴 모양이어도 좋다.
또한, 드라이 에칭 후에 한층 더 웨트 에칭을 실시하는 경우에는, 드라이 에칭에 의해서 형성된 세로구멍(34A)내에 일거에 에칭 용액이 흘러들게 된다.
이 때문에, 도 5에 나타내는 세로구멍(34A)의 형성시와 같이, 세로구멍(34A)의 깊이 방향에 있어서 에칭 용액의 체류 시간에 차이가 생기는 일이 없다.
그러므로, 세로구멍(34A)의 깊이 방향에 대한 에칭 용액의 체류 시간의 차이에 기인해 세로구멍(34A)의 깊이 방향에 대해서 내경(X)가 감소하는 일도 없다.
또, 레이저 조사에 의해서 사파이어 재료를 증발시켜 세로구멍(34A)를 형성하는 경우도, 레이저빛의 지향성(志向性)이 높으므로, 드라이 에칭을 이용했을 경우와 같은 세로구멍(34A)가 형성된다.
다음에, 발광소자용 단결정 기판(30A)의 구체적인 제조예를 설명한다.
(제조예)
도 4에 예시한 실시형태로 변질층 형성 공정을 실시한 후, 세로구멍 형성 공정을 실시하는 것으로써, 도 1에 예시한 단면 구조를 가지는 발광소자용 단결정 기판(30A)를, 이하에 설명하는 순서로 제작했다.
우선, 단결정 기판(10A)로서 직경이 2 인치(50.8 mm), 두께가 0.43 mm인 오리 엔테이션 플랫(orientation flat)면이 붙은 원형 모양의 단결정 기판을 준비했다.
또한, 이 단결정 기판(10A)의 제1면(12T)는, 표면의 거침도Ra가 1nm 정도로 되도록 미리 경면 연마되고 있다.
다음에, 제2면(12B)를 아래쪽 면측으로 하고 진공 흡착에 의해 단결정 기판(10A)를 평탄한 시료 스테이지(stage)상에 고정했다.
이 상태로 단결정 기판(10A)의 제1면(12T)측으로부터 레이저 LB를 조사했다.
또한, 레이저 LB를 조사중의 초점 위치는, 제1면(12T)의 표면으로부터의 깊이 (D)가 40 ㎛로 되는 위치로 설정하고, 제1면(12T)와 직교 하는 방향에서 레이저 LB를 조사했다.
레이저 LB의 조사 조건의 상세를 이하에 나타낸다.
－레이저 조사 조건-
·레이저 파장：1045 nm
·펄스폭：500 fs
·반복 주파수：100 kHz
·스폿 사이즈：1.6 ㎛ ~3.5 ㎛
·레이저 파워：300 mW
·시료 스테이지의 주사 속도：1000 mm/s
이상으로 설명한 레이저 조사 조건에 근거해, 도 7에 점선으로 나타내 보이는 격자 라인에 따라서 레이저 LB를 조사하고, 상기 단결정 기판(10A)의 면내에 도 8에 나타내듯이 가공 라인간(즉, 격자 라인간)의 가공 피치(pitch)(P)를 100 ㎛, 각 가공 라인상에 있어서의 변질층 끼리의 간격(S)를 10 ㎛로서 변질층(14)를 형성해, 단결정 기판(10C)를 얻었다.
또한, 이 단결정 기판(10C)의 절단면을 광학 현미경에 의해 관찰한 결과, 변질층(14)는, 제1면(12T)로부터 깊이가 약 40 ㎛의 위치로부터 제1면(12T) 측으로 신장하듯이 기둥 모양에 형성되고 있는 것이 확인되었다.
이 때의 레이저 가공에 필요로 한 시간은 약 5분이였다.
도 9에 단결정 기판(10C)의 단면도를 나타낸다.
또한, 도 10에 나타내듯이, 기둥 모양의 변질층(14)의 내경(X)는 2 ㎛, 깊이(Y)는 40 ㎛이였다.
계속하여, 변질층(14)가 형성된 단결정 기판(10C)를, 액체의 온도가 250℃인 에칭 용액(인산 85% 농도) 중에 15분간 침지해 웨트 에칭을 실시한 후, 린스(rinse)를 위해서 수중에 침지하고, 그리고 IPA(이소프로필 알코올(isopropyl alcohol)) 중에 침지하고 , 그 후, 건조시켰다.
이것에 의해, 면내에 405만개의 세로구멍(34A)가 형성된 발광소자용 단결정 기판(30A)를 얻었다.
또한, 레이저 가공 및 이것에 전후하여 실시하는 단결정 기판(10A)의 진공 흡착 고정등의 그 외의 처리에 필요로 한 시간은 약 5분이며, 웨트 에칭 처리 및 이것에 수반하는 린스(rinse) 처리등의 그 외의 처리에 필요로 한 시간은, 약 15분이였다.
즉, 단결정 기판(10A)에 대해서 세로구멍(34A)를 형성하기 위해서 필요로 한 시간은, 20분이였다.
(평가)
제조예에 있어서 제작한 샘플(sample)에 대해서는, 절단 라인이 개구부(36T)의 중심점을 통과하듯이 샘플을 절단한 후, 샘플의 단면을 주사형(走査型) 전자현미경으로 관찰해, 세로구멍(34A)의 단면 형상, 최대 내경(Xmax), 깊이(Y), 비율(Y/Xmax)에 대해 평가했다. 그 결과를 표 1에 나타낸다.
또한, 제조예의 샘플의 세로구멍의 단면 형상의 광학 현미경 사진을 도 6에 참고로 나타낸다.
제조예


레이저
가공 조건		 레이저 파장(nm) 1045
펄스폭(fs) 500
반복 주파수(kHz) 100
스폿 사이즈(㎛) 1.6~3.5
레이저 파워(mW) 300
시료 스테이지의
주사 속도(mm/s)		 1000

웨트 에칭 조건		 에칭 용액의
액체의 온도(℃)		 250
에칭 용액중의 침지시간(분) 15
세로구멍의 형성에 필요한 시간 20분
세로구멍의 형상·사이즈 단면 형상 도5
최대 내경Xmax(㎛) 2
깊이Y(㎛) 40
Y/Xmax 20
드라이 에칭의 에칭 레이트는(etching rate), 예를 들어, 특허문헌 2에 개시되는 예에서는, 최대에서도 약 2.3 ㎛/hr이다.
또, 제조예와 동일한 웨트 에칭 조건으로 사파이어 그 자체를 에칭했을 경우의 에칭 레이트는 약 9 ㎛/hr이다.
그리고, 드라이 에칭 또는 웨트 에칭의 실시에 임하여 필요한 내에칭 마스크의 형성 및 제거에 필요로 하는 일련의 작업(예를 들어, 성막, 노광, 현상 등)에는, 사용하는 설비등에도 의존하지만, 통상, 약 30분 ~90분 정도가 필요하다.
따라서, 이러한 에칭 방법을 이용해 제조예와 동일한 정도의 깊이(Y)를 가지는 세로구멍을 설치한 발광소자용 단결정 기판을 제조하려고 했을 경우, 드라이 에칭에서는 약 7시간~8시간 정도가 필요하고, 웨트 에칭에서는 약 5시간~6시간 정도가 필요하다라고 말할 수 있다.
즉, 단순한 드라이 에칭 혹은 웨트 에칭을 이용해 제조예와 동일한 정도의 깊이(Y)를 가지는 세로구멍을 설치한 발광소자용 단결정 기판을 제조했을 경우, 제조예와 비교해서 훨씬 더 시간을 필요로 하는 것을 알았다.
(레이저 에칭에 있어서의 세로구멍 형성)
레이저 에칭에 의해, 제조예와 동일한 정도의 깊이(Y)를 가지는 세로구멍(34A)를 스폿(spot)적으로 형성하기 위해서, 제조 예의 레이저 조사 조건을 베이스 (base)로 해 검토한 결과, 이하의 조건을 찾아냈다.
이 레이저 조사 조건은, 사파이어 재료의 변질이지 않고, 증발(어블레이션 (ablation))을 가능하게 하기 위해서, 제조예의 레이저 조사 조건에 대해서 주로 레이저 파워를 큰폭으로 증대시킨 점에 특징이 있다.
－레이저 조사 조건-
·레이저 파장：266nm
·펄스폭：10 ns ~20 ns
·반복 주파수：10 kHz
·스폿 사이즈：2 ㎛ ~5 ㎛
·레이저 파워：1.3 W
여기서, 상기의 레이저 조사 조건으로 제조예와 같은 깊이를 가지는 1개의 세로구멍의 형성에 필요로 하는 시간은, 약 3.0 m초이였다.
이것으로부터, 단결정 기판의 표면에 대해서 레이저를 주사하는 것으로, 제조 예의 샘플과 동수(同數)의 세로구멍을 형성하려면, 최단이라도 약 3시간이 필요하다라고 하는 것을 알았다.
즉, 단순한 레이저 에칭을 이용해 제조예와 동일한 정도의 깊이(Y)를 가지는 세로구멍을 설치한 발광소자용 단결정 기판을 제조했을 경우, 제조예와 비교해서 훨씬 더 시간을 필요로 하는 것을 알았다.
또한, 이상으로 설명한 변질층(14)를 레이저 조사에 의해 형성하고 이 변질층(14)를 에칭하는 방법이나, 이 방법을 이용해 제작되는 발광소자용 단결정 기판(30A)는, 제1의 본 실시 형태의 발광소자의 제조 방법 및 제2의 본 실시 형태의 발광소자의 제조 방법 이외의 그 외의 발광소자의 제조 방법에도 이용할 수 있고 또, 발광소자 이외의 단결정 기판을 이용한 각종 소자의 제조에도 이용할 수도 있다.
10, 10A, 10C, 10D 단결정 기판
12T 제1면(한면)
12B 제2면(다른 한면)
14 변질층
30, 30A, 30B 발광소자용 단결정 기판
32T 제1면(한면)
32B 제2면(다른 한면)
34, 34A, 34B 세로구멍
34D 저부
34WT, 34WB 내벽면
36T, 36B 개구부
40 발광소자층
42 막
50 도전부
60, 70 전극
80 발광소자
100 막이 붙은 발광소자용 단결정 기판

Claims (11)

  1. 발광 소자용 단결정 기판의 한면의 표면 근방에 초점을 맞추어 상기 단결정 기판의 한면 측으로부터, 상기 단결정 기판을 구성하는 재료의 증발에 의한 구멍 형성을 목적으로 한 레이저 조사 처리에 비해 적은 에너지량의 레이저를 조사함에 따라, 상기 한면에 대해 축방향 중심선이 교차하는 기둥 모양의 변질층을 형성하는 변질층 형성 공정과,
    상기 변질층 형성 공정을 적어도 경과한 후에, 적어도 상기 한면을 에칭 용액과 접촉시키는 것에 의해, 상기 변질층을 선택적으로 용해·제거하여, 상기 한면에만 개구부를 가지는 세로구멍을 형성하는 세로구멍 형성 공정과,
    상기 한면에만 개구부를 가지는 세로구멍이 설치된 발광소자용 단결정 기판의 상기 한면상에 발광소자층을 형성하는 발광소자층 형성 공정과,
    상기 발광소자층 형성 공정을 적어도 경과한 후에, 상기 세로구멍이 상기 발광소자용 단결정 기판의 두께 방향에 있어서 관통한 상태로 될 때까지, 상기 발광소자용 단결정 기판의 다른 한면을 연마하는 연마 공정과,
    상기 연마 공정을 적어도 경과한 후에, 상기 세로구멍의 상기 다른 한면의 개구부측으로부터 상기 세로구멍내에 도전성 재료를 충전하는 것으로써, 상기 발광소자층측으로부터 상기 다른 한면의 상기 개구부까지 연속하는 도전부를 형성하는 도전부 형성 공정, 을
    적어도 경과해 발광소자를 제조하는 것을 특징으로 하는 발광소자의 제조 방법.
  2. 발광 소자용 단결정 기판의 한면의 표면 근방에 초점을 맞추어 상기 단결정 기판의 한면 측으로부터, 상기 단결정 기판을 구성하는 재료의 증발에 의한 구멍 형성을 목적으로 한 레이저 조사 처리에 비해 적은 에너지량의 레이저를 조사함에 따라, 상기 한면에 대해 축방향 중심선이 교차하는 기둥 모양의 변질층을 형성하는 변질층 형성 공정과,
    상기 변질층 형성 공정을 적어도 경과한 후에, 적어도 상기 한면을 에칭 용액과 접촉시키는 것에 의해, 상기 변질층을 선택적으로 용해·제거하여, 상기 한면에만 개구부를 가지는 세로구멍을 형성하는 세로구멍 형성 공정과,
    상기 한면에만 개구부를 가지는 세로구멍이 설치된 발광소자용 단결정 기판과,
    상기 발광소자용 단결정 기판의 상기 한면에 설치되며, 적어도 GaN계 재료로 이루어지는 층을 포함한 1개 이상의 층으로 이루어지는 막을 가지는 막이 붙은 발광소자용 단결정 기판을 이용하고,
    상기 세로구멍이 상기 발광소자용 단결정 기판의 두께 방향에 있어서 관통한 상태로 될 때까지, 상기 발광소자용 단결정 기판의 다른 한면을 연마하는 연마 공정과,
    상기 연마 공정을 적어도 경과한 후에, 상기 세로구멍의 상기 다른 한면의 개구부측으로부터 상기 세로구멍내에 도전성 재료를 충전하는 것으로써, 상기 막측으로부터 상기 다른 한면의 상기 개구부까지 연속하는 도전부를 형성하는 도전부 형성 공정, 을
    적어도 경과해 발광소자를 제조하는 것을 특징으로 하는 발광소자의 제조 방법.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 레이저의 조사가, 아래의 A 및 B로부터 선택되는 어느 하나에 기재한 조사 조건을 만족하도록 실시되는 것을 특징으로 하는 발광소자의 제조 방법.
    ＜조사 조건 A＞
    ·레이저 파장：200 nm~350 nm
    ·펄스폭：나노초 오더
    ＜조사 조건 B＞
    ·레이저 파장：350 nm~2000 nm
    ·펄스폭：펨트초 오더~피코초 오더
  5. 제1항 또는 제2항에 있어서,
    상기 세로구멍의 내벽면이 에칭면으로 이루어지고,
    상기 세로구멍의 깊이 방향에 대한 상기 세로구멍의 내경이, 상기 한면의 개구부측으로부터 상기 다른 한면의 개구부측으로 가는 것에 따라, 1차 함수적으로 감소하는 것을 특징으로 하는 발광소자의 제조 방법.
  6. 삭제
  7. 제4항에 있어서,
    상기 세로구멍의 내벽면이 에칭면으로 이루어지고,
    상기 세로구멍의 깊이 방향에 대한 상기 세로구멍의 내경이, 상기 한면의 개구부측으로부터 상기 다른 한면의 개구부측으로 가는 것에 따라, 1차 함수적으로 감소하는 것을 특징으로 하는 발광소자의 제조 방법.
  8. 발광 소자용 단결정 기판과,
    상기 단결정 기판의 한면상에 형성되는 발광소자층과;
    상기 단결정 기판의 두께 방향으로 관통하는 세로구멍에 충전된 도전성 재료로부터 이루어지며, 상기 발광 소자층 측으로부터의 다른 한면의 개구부까지 연속하는 도전부
    를 포함하고,
    상기 세로구멍은, 상기 발광 소자가 형성되어 있는 상기 한면으로부터의 레이저 조사에 의해 형성된 변질층을 에칭 용액에 의해 선택적으로 용해·제거하는 것에 의해 형성된 구멍으로서, 내벽면이 웨트 에칭(wet etching) 면으로부터 이루어지고, 깊이 방향에 대한 내벽이, 상기 한면의 개구부 측으로부터, 상기 다른 한면의 개구부측으로 가는 것에 따라, 1차 함수적으로 감소하는 형태인 것
    을 특징으로 하는 발광소자.
  9. 제8항에 있어서,
    상기 발광 소자층이, 적어도 GaN계 재료로 이루어지는 층을 포함한 1개 이상의 층을 포함하는 것을 특징으로 하는 발광소자.
  10. 삭제
  11. 한면으로부터 다른 한면으로 관통함과 동시에, 양면의 개구부의 형상이 원형을 이루는 세로구멍을 가지는 발광소자용 단결정 기판과,
    상기 한면상에 설치된 발광소자층과,
    상기 발광소자층의 상기 발광소자용 단결정 기판이 설치된 측과 반대측의 면상에 설치된 제1 전극과,
    상기 다른 한면에 설치된 제2 전극과,
    상기 세로구멍내에 충전된 도전성 재료로부터 되고, 상기 제2 전극과 상기 발광소자층을 전기적으로 접속하는 도전부를 가지며,
    상기 세로구멍은, 상기 발광 소자가 형성되어 있는 상기 한면으로부터의 레이저 조사에 의해 형성된 변질층을 에칭 용액에 의해 선택적으로 용해·제거하는 것에 의해 형성된 구멍으로서, 내벽면이 웨트 에칭(wet etching) 면으로부터 이루어지고, 깊이 방향에 대한 내벽이, 상기 한면의 개구부 측으로부터, 상기 다른 한면의 개구부측으로 가는 것에 따라, 1차 함수적으로 감소하는 형태인 것
    을 특징으로 하는 발광소자.
KR1020137030781A 2011-05-23 2012-04-03 발광소자의 제조 방법 및 발광소자 KR101516609B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-114636 2011-05-23
JP2011114636 2011-05-23
PCT/JP2012/059067 WO2012160880A1 (ja) 2011-05-23 2012-04-03 発光素子の製造方法および発光素子

Publications (2)

Publication Number Publication Date
KR20140006986A KR20140006986A (ko) 2014-01-16
KR101516609B1 true KR101516609B1 (ko) 2015-05-04

Family

ID=47216967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137030781A KR101516609B1 (ko) 2011-05-23 2012-04-03 발광소자의 제조 방법 및 발광소자

Country Status (7)

Country Link
US (1) US9065032B2 (ko)
EP (1) EP2717335A4 (ko)
JP (2) JPWO2012160880A1 (ko)
KR (1) KR101516609B1 (ko)
CN (1) CN103548158B (ko)
TW (1) TWI495148B (ko)
WO (1) WO2012160880A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2951854A1 (de) * 2013-01-30 2015-12-09 Fraunhofer-ges. zur Förderung der Angewandten Forschung E.V. Verfahren zum herstellen einer epitaktischen halbleiterschicht
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
JP6704699B2 (ja) * 2015-09-11 2020-06-03 アルパッド株式会社 半導体発光素子及びその製造方法
CN108732652A (zh) * 2018-05-25 2018-11-02 厦门大学 一种氮化物光子晶体及其制备方法
DE102020114195A1 (de) * 2020-05-27 2021-12-02 Lpkf Laser & Electronics Aktiengesellschaft Verfahren zum Einbringen einer Ausnehmung in ein Substrat

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007089077A1 (en) * 2006-02-01 2007-08-09 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device and method of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883929A (ja) 1994-09-14 1996-03-26 Rohm Co Ltd 半導体発光素子、およびその製造方法
JP3691934B2 (ja) 1996-06-17 2005-09-07 株式会社東芝 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JP3706448B2 (ja) 1996-12-06 2005-10-12 ローム株式会社 半導体発光素子
JPH10308640A (ja) * 1997-05-07 1998-11-17 Matsushita Electric Ind Co Ltd 圧電デバイスの製造方法
JP4264992B2 (ja) * 1997-05-28 2009-05-20 ソニー株式会社 半導体装置の製造方法
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
JP3362836B2 (ja) * 1997-12-26 2003-01-07 日亜化学工業株式会社 光半導体素子の製造方法
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
JP4880820B2 (ja) 2001-01-19 2012-02-22 株式会社レーザーシステム レーザ支援加工方法
KR20050044518A (ko) * 2001-11-19 2005-05-12 산요덴키가부시키가이샤 화합물 반도체 발광 소자 및 그 제조 방법
JP2004104100A (ja) * 2002-09-10 2004-04-02 Arima Optoelectronics Corp 発光ダイオード及びその製造方法
JP2004272014A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 光通信モジュールの製造方法、光通信モジュール、及び電子機器
JP2004288839A (ja) * 2003-03-20 2004-10-14 Fujikura Ltd 反応性イオンエッチング装置
JP4182841B2 (ja) 2003-08-28 2008-11-19 セイコーエプソン株式会社 単結晶基板の加工方法
US7202181B2 (en) * 2004-03-26 2007-04-10 Cres, Inc. Etching of substrates of light emitting devices
JP4766966B2 (ja) * 2005-09-07 2011-09-07 京セラ株式会社 発光素子
KR100716790B1 (ko) * 2005-09-26 2007-05-14 삼성전기주식회사 질화갈륨계 반도체 발광소자 및 그 제조방법
US8664664B2 (en) 2006-01-10 2014-03-04 Cree, Inc. Silicon carbide dimpled substrate
JP5232375B2 (ja) * 2006-10-13 2013-07-10 アイシン精機株式会社 半導体発光素子の分離方法
JP4142699B2 (ja) * 2006-07-14 2008-09-03 ユーディナデバイス株式会社 発光素子の製造方法
KR101364718B1 (ko) * 2007-02-15 2014-02-19 서울바이오시스 주식회사 발광 소자 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007089077A1 (en) * 2006-02-01 2007-08-09 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
CN103548158B (zh) 2016-10-19
CN103548158A (zh) 2014-01-29
WO2012160880A1 (ja) 2012-11-29
KR20140006986A (ko) 2014-01-16
JPWO2012160880A1 (ja) 2014-07-31
TWI495148B (zh) 2015-08-01
US9065032B2 (en) 2015-06-23
EP2717335A1 (en) 2014-04-09
TW201251106A (en) 2012-12-16
JP6023270B2 (ja) 2016-11-09
US20140217458A1 (en) 2014-08-07
EP2717335A4 (en) 2014-12-03
JP2015173293A (ja) 2015-10-01

Similar Documents

Publication Publication Date Title
US8809981B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing same
CN102203966B (zh) 半导体发光元件的制造方法
KR101516609B1 (ko) 발광소자의 제조 방법 및 발광소자
JP5130435B2 (ja) Ｉｉｉ族窒化物半導体基板のパターン形成方法及びｉｉｉ族窒化物半導体発光素子の製造方法
TW200419682A (en) Method to manufacture a semiconductor component
JP5237764B2 (ja) 半導体素子の製造方法
CN104183675B (zh) 基于区域激光剥离及化学腐蚀的GaN基LED制备方法
US8470625B2 (en) Method of fabricating semiconductor light emitting device and semiconductor light emitting device
JPH10189480A (ja) ３−５族化合物半導体素子の製造方法
CN102110749B (zh) 基于激光器的SiC衬底LED大面积可控表面粗化刻蚀方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
TW200415804A (en) Method to manufacture a light-emitting semiconductor-component
JP2006518102A (ja) 薄膜半導体素子およびその製造方法
JP7389472B2 (ja) 半導体デバイスの製造方法及び半導体デバイス
JP2015144180A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP2015144177A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
CN102623579A (zh) 半导体发光芯片制造方法
Moser et al. Laser processing of GaN-based LEDs with ultraviolet picosecond laser pulses
RU2546858C1 (ru) Способ изготовления полупроводниковых приборных структур, основанный на клонировании исходных подложек (варианты)
JP5835170B2 (ja) 半導体装置の製造方法
TWI283080B (en) Method of producing nitride-based compound semiconductor light-emitting device
JP2013118272A (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
JP2012129440A (ja) 半導体発光素子の製造方法及び半導体積層構造
JP2005191252A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee