Nothing Special   »   [go: up one dir, main page]

KR101464123B1 - 액정 패널용 모기판 및 이의 제조방법 - Google Patents

액정 패널용 모기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101464123B1
KR101464123B1 KR1020080050993A KR20080050993A KR101464123B1 KR 101464123 B1 KR101464123 B1 KR 101464123B1 KR 1020080050993 A KR1020080050993 A KR 1020080050993A KR 20080050993 A KR20080050993 A KR 20080050993A KR 101464123 B1 KR101464123 B1 KR 101464123B1
Authority
KR
South Korea
Prior art keywords
transistor
line
electrostatic discharge
static electricity
input terminal
Prior art date
Application number
KR1020080050993A
Other languages
English (en)
Other versions
KR20090124655A (ko
Inventor
윤영수
고준철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080050993A priority Critical patent/KR101464123B1/ko
Priority to US12/366,393 priority patent/US8208083B2/en
Publication of KR20090124655A publication Critical patent/KR20090124655A/ko
Application granted granted Critical
Publication of KR101464123B1 publication Critical patent/KR101464123B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

다수의 정전기 차단회로가 구비된 액정패널용 모기판 및 이의 제조방법이 개시된다. 액정패널용 모기판은 상기 다수의 구동신호라인 각각에 연결된 다수의 정전기 차단회로 및 상기 다수의 정전기 차단회로 중에서 서로 인접한 정전기 차단회로의 사이에 각각 개재된 다수의 스위칭 회로를 포함한다. 이때, 스위칭 회로 각각은 상기 모기판의 유효영역 검사시 서로 인접한 정전기 차단회로들을 서로 전기적으로 연결하고, 상기 유효영역의 정상 구동시 상기 서로 인접한 정전기 차단회로들을 전기적으로 분리한다.

Description

액정 패널용 모기판 및 이의 제조방법{MOTHER SUBSTRATE FOR LIQUID CRYSTAL PANEL AND METHOD OF MANUFACTURING THEREOF}
본 발명은 액정패널용 모기판에 관한 것으로, 더욱 상세하게는 정전기 차단회로를 구비한 액정패널용 모기판에 관한 것이다.
액정패널은 어레이 기판, 어레이 기판과 대향하여 구비되는 컬러필터기판 및 어레이 기판과 컬러필터기판과의 사이에 형성된 액정층을 포함한다. 어레이 기판에는 각종 구동신호에 응답하여 영상을 표시하는 표시영역과 표시영역을 둘러싸는 주변영역이 정의된다. 상기 어레이 기판의 표시 영역에는 다수의 데이터 라인, 다수의 스캔 라인 및 상기 다수의 데이터 라인과 상기 다수의 스캔 라인에 전기적으로 연결되는 다수의 표시 소자가 매트릭스 형태로 배열된다.
이러한 액정 패널은 대량 생산을 위하여 대형 투명기판(이하, 모기판)으로부터 제조된다. 모기판 상에는 다수의 셀 영역이 정의되고, 셀 단위로 상기 모기판을 절단하는 절단공정을 통하여 상기 모기판으로부터 다수의 액정패널이 생산된다.
한편, 모기판에 절단 공정에 앞서, 상기 모기판 상의 라인들에 대한 전기적인 동작 상태를 검사하는 검사 공정이 수행된다. 상기 검사 공정은 데이터 라인 및 스캔 라인을 각각 묶어 테스트 신호를 인가하여 검사를 수행한다. 그런데, 상기 검사 과정에서 마찰과 같은 원인으로 고전압의 정전기 발생하여 액정패널로 유입된다. 유입된 정전기는 상기 표시패널에 구비된 표시 소자들 및 라인들을 손상시킨다.
따라서, 본 발명의 목적은 제조 공정 과정에서 표시부로 정전기가 유입되는 것을 차단하고, 상기 제조 공정이 완료된 이후, 정상 구동시에는 누설전류를 방지할 수 있는 ESD 회로를 구비한 액정패널용 모기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 액정패널용 모기판의 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 액정패널용 모기판은 베이스 기판, 다수의 정전기 차단회로 및 다수의 스위칭 회로를 포함한다. 상기 베이스 기판에는 다수의 구동신호라인을 통해 입력되는 구동신호에 응답하여 영상을 표시하는 유효영역과 상기 유효영역을 둘러싸는 비유효영역이 정의된다. 상기 다수의 정전기 차단회로는 상기 베이스 기판의 유효영역에 구비되고, 상기 다수의 구동신호라인 각각에 연결된다. 상기 다수의 스위칭 회로는 상기 베이스 기판의 유효영역에 구비되고, 상기 다수의 정전기 차단회로 중에서 서로 인접한 정전기 차단회로의 사이에 각각 개재된다. 상기 다수의 스위칭 회로 각각은 테스트 신호가 상기 다수 의 구동신호라인으로 인가되는 상기 유효영역의 검사시 서로 인접한 정전기 차단회로들을 서로 전기적으로 연결하고, 상기 구동신호가 상기 다수의 구동신호라인으로 인가되는 상기 유효영역의 정상 구동시 상기 서로 인접한 정전기 차단회로들을 전기적으로 분리한다.
상기와 같은 다른 목적을 달성하기 위한 본 발명의 액정패널용 모기판의 제조방법은 다음과 같다.
먼저, 다수의 구동신호라인이 구비된 베이스 기판이 제공된다. 이어, 상기 베이스 기판 상에 영상을 표시하는 유효영역과 상기 유효영역을 둘러싸는 비유효영역을 정의하는 절단선이 형성된다. 이어, 상기 다수의 구동신호라인 각각 연결되는 다수의 정전기 차단회로가 상기 유효 영역 상에 형성된다. 이어, 상기 다수의 정전기 차단회로 중 서로 인접한 정전기 차단회로의 전기적 연결을 제어하는 다수의 스위칭 회로가 상기 유효 영역 상에 형성된다. 이어, 상기 다수의 구동신호라인으로 테스트 신호를 인가하는 제1 신호라인이 상기 비유효 영역 상에 형성된다. 이어, 상기 다수의 스위칭 회로에 오프 전압을 인가하는 제2 신호라인이 상기 유효영역 상에 형성된다.
이러한 액정 패널용 모기판 및 이의 제조방법에 의하면, 모기판의 제조 공정시 구동신호 라인을 통해 유입되는 정전기는 다수의 정전기 차단회로 및 인접한 정전기 차단회로들을 전기적으로 연결하는 스위칭 회로에 의해 스위칭 회로에 의해 인접한 구동신호라인으로 방전된다. 따라서, 상기 모기판의 표시영역으로 정전기가 유입되는 것을 차단한다.
한편, 상기 모기판으로부터 표시기판이 완성되면, 상기 스위칭 회로는 상기 인접한 정전기 차단회로들을 전기적으로 분리한다. 따라서, 상기 표시 기판의 정상 구동시 상기 정전기 차단회로들에 의해 상기 구동신호의 신호특성이 저하되는 것을 방지한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일실시 예에 따른 액정패널용 모기판의 평면도이다.
도 1을 참조하면, 본 발명의 일실시 예에 따른 액정패널용 모기판(100) 상에는 절단선(CL)에 의해 정의되는 유효 영역(AA)과 비유효 영역(NAA)이 정의된다. 도 1에 도시된 모기판(100) 상에는 오직 하나의 유효 영역(AA)이 도시된다. 그러나, 실질적으로 상기 모기판(100) 상에는 상기 절단선(CL)에 의해 다수의 유효 영역이 정의된다. 상기 모기판(100)의 제조공정이 완료되면, 상기 절단선을 따라서 상기 모기판(100)을 절단하는 절단공정이 수행된다. 이후, 상기 모기판(100)으로부터 상기 유효 영역에 대응하는 표시 기판이 분리된다. 이후, 각종 후처리공정을 통해 상기 표시 기판은 액정패널에 채용된다.
상기 모기판(100)의 유효 영역(AA)은 영상을 표시하는 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변영역(PA)을 포함한다.
상기 모기판(100)의 표시 영역(DA)에는 데이터 신호를 인가받는 다수의 데이 터 라인과, 상기 다수의 데이터 라인과 전기적으로 절연되도록 교차하여 스캔 신호를 인가받는 다수의 스캔 라인, 및 상기 다수의 데이터 라인과 상기 다수의 스캔 라인과 각각 전기적으로 연결되는 다수의 화소(PX)가 구비된다. 각 화소(PX)는 상기 다수의 데이터 라인(DL) 중 대응하는 데이터 라인(DL1)과 상기 다수의 스캔 라인 중 대응하는 스캔 라인(SL1)과 각각 전기적으로 연결되는 박막 트랜지스터(TFT)와, 상기 스위칭 소자(TFT)와 전기적으로 연결되는 액정 커패시터(CLC)를 포함한다. 상기 액정 커패시터는 상기 스캔 신호에 의해 스위칭 동작을 수행하는 상기 박막 트랜지스터(TFT)를 통하여 상기 데이터 신호를 제공받는다. 도 1에는 도시되지 않았으나, 상기 화소(PX)는 상기 액정 커패시터(CLC)와 병렬적으로 연결되는 스토리지 커패시터를 더 포함할 수 있다.
상기 모기판(100)의 주변 영역(PA)에는 스캔측 정전기 차단부(110), 데이터측 정전기 차단부(120), 오프 전압 패드(132) 및 오프 전압 라인(134)이 구비된다. 상기 제1 및 제2 정전기 차단부(110, 120)는 상기 모기판(100)의 제조 공정 중 고압의 정전기가 상기 모기판(100) 상의 표시 영역(DA)으로 유입되는 것을 차단한다. 구체적으로, 상기 스캔측 정전기 차단부(110)는 상기 표시 영역(DA)으로부터 상기 주변 영역(PA)으로 연장된 스캔 라인들과 전기적으로 연결되고, 상기 스캔 라인들을 통해 유입되는 정전기가 상기 표시 영역(DA)으로 유입되는 것을 차단한다. 상기 데이터측 정전기 차단부(120)는 상기 표시 영역(DA)으로부터 상기 주변영역(PA)으로 연장되는 데이터 라인들과 전기적으로 연결되고, 상기 데이터 라인들을 통해 유입되는 정전기가 상기 표시 영역(DA)으로 유입되는 것을 차단한다. 상기 스캔측 정 전기 차단부와 상기 데이터 측 정전기 차단부(110, 120)의 내부 구성 및 동작 과정에 대한 구체적인 설명은 아래에서 상세히 기술된다.
상기 오프 전압 패드(132)는 상기 절단공정을 통하여 상기 모기판(100)으로부터 표시 기판이 분리된 이후 오프 전압을 인가받는다. 상기 오프 전압 패드(132)는 상기 모기판(100)으로부터 표시 기판이 분리되기 이전에는 어떠한 전압도 인가받지 않는 더미 패드로서 기능한다.
상기 오프 전압 라인(134)은 제1 오프 전압 라인(134A)과 제2 오프 전압 라인(134B)을 포함하고, 아래에서 기술되는 스캔 검사 라인(154)과 전기적으로 연결된다. 구체적으로, 상기 제1 오프 전압 라인(134A)은 상기 오프 전압 패드(132)와 상기 스캔측 정전기 차단부(110)를 전기적으로 연결한다. 상기 제2 오프 전압 라인(134B)은 상기 오프 전압 패드(132)와 상기 데이터측 정전기 차단부(120)를 전기적으로 연결한다. 따라서, 상기 스캔측 정전기 차단부와 데이터측 정전기 차단부(110, 120)는 상기 모기판(100)으로부터 표시 기판이 분리된 이후 상기 오프 전압을 인가받는다.
상기 모기판(100)의 비유효 영역(NAA)에는 제1 및 제2 쇼팅바(Shorting Bar: 142, 162), 스캔 검사부(150) 및 데이터 검사부(170)가 구비된다.
상기 제1 쇼팅바(142)는 상기 유효 영역(AA)으로부터 상기 비유효 영역(NAA)으로 연장된 스캔 라인들의 일단부들을 공통으로 단락시킨다. 그 결과, 아래에서 기술되는 스캔 패드(152) 및 스캔 검사 라인(154)을 통해 유입되는 정전기를 분할한다. 따라서, 상기 제1 쇼팅바(142)에 의해서 상기 스캔라인들 각각에는 초기 정 전기보다 낮은 전압레벨을 갖는 정전기가 인가된다. 그러므로, 상기 정전기에 의한 상기 스캔 라인들의 단선이나 상기 화소들의 파손을 방지할 수 있다.
상기 제2 쇼팅바(162)는 상기 유효 영역(AA)으로부터 상기 비유효 영역(NAA)으로 연장된 데이터 라인들의 일단부들을 공통으로 단락시킨다. 이로써, 외부의 정전기가 외부의 정전기가 표시영역 내의 데이터 라인들에 직접적으로 유입되는 것을 차단한다.
상기 스캔 검사부(150)는 스캔 패드(152) 및 스캔 검사 라인(154)을 포함한다. 상기 스캔 패드(152)는 외부의 테스트 장치(미도시)로부터 스캔 테스트 신호를 인가받는다. 상기 스캔 검사 라인(154)은 상기 스캔 패드(152)와 상기 유효 영역(AA)으로부터 상기 비유효 영역(NAA)으로 연장된 스캔 라인들을 전기적으로 연결한다. 또한, 상기 스캔 검사 라인(154)의 일단부와 상기 오프 전압 라인(134)의 일단부는 전기적으로 연결된다. 따라서, 상기 스캔 라인들은 상기 스캔 테스트 신호를 인가받는다. 상기 스캔 라인들로 상기 스캔 테스트 신호가 인가됨으로써, 상기 테스트 장치는 상기 스캔 라인들의 라인 상태 및 상기 스캔 라인들에 연결된 스위칭 소자(TFT)들의 동작 상태를 검사한다. 이때, 상기 스캔 검사 라인(154)와 상기 오프 전압 라인(134)는 전기적으로 연결되므로, 상기 오프 전압 라인(134)도 상기 스캔 테스트 신호를 인가받는다. 한편, 상기 모기판(100)의 절단 공정 이후에는, 상기 스캔 검사 라인(154)과 상기 오프 전압 라인(134)은 전기적으로 분리된다.
상기 데이터 검사부(170)는 데이터 패드(172), 데이터 검사 라인(174) 및 공통 전압 패드(176)를 포함한다.
상기 데이터 패드(172)는 상기 테스트 장치로부터 데이터 테스트 신호를 인가받는다. 상기 데이터 검사 라인(174)은 상기 데이터 패드(172)와 상기 유효영역(AA)으로부터 상기 비유효 영역(NAA)으로 연장된 상기 데이터 라인들과 공통으로 연결된다. 따라서, 상기 데이터 테스트 신호가 상기 표시 영역(DA) 내의 데이터 라인들에 인가된다. 상기 데이터 라인들로 상기 데이터 테스트 신호가 인가됨으로써, 상기 테스트 장치는 상기 데이터 라인들의 라인 상태 및 상기 데이터 라인들에 연결된 스위칭 소자(TFT)들의 동작 상태를 검사한다.
상기 공통 전압 패드(176)는 상기 유효 영역(AA) 내의 액정 커패시터(CLC)의 공통 전극에 공통 전압을 인가한다.
도 2는 도 1에 도시된 스캔측 정전기 차단부의 구성을 나타내는 도면이고, 도 3은 도 2에 도시된 A 부분의 구체적인 회로구성의 일예를 나타낸 도면이다.
먼저, 도 2를 참조하면, 상기 스캔측 정전기 차단부(110)는 상기 스캔 라인들(SL1 ~ SLn+1) 각각에 연결된 다수의 제1 정전기 차단회로(SCA1 ~ SCAn+1)와, 상기 다수의 제1 정전기 차단회로(SCA1 ~ SCAn+1) 중 서로 인접한 제1 정전기 차단회로들 사이에 각각 개재된 다수의 제1 스위칭 회로(SWA1 ~ SWAn-1)를 포함한다. 여기서, 상기 제1 정전기 차단회로들(SCA1 ~ SCAn+1)은 서로 동일한 구성 및 기능을 갖는다. 중복된 설명을 피하기 위하여, 제2 내지 제n 스캔 라인들(SL2 ~ SLn)에 각각 연결된 제1 정전기 차단회로들(SCA2 ~ SCAn+1)에 대한 설명은 제1 스캔 라인(SL1)에 연결된 제1 정전기 차단회로(SCA1: 이하, "현재단 정전기 차단회로")에 대한 설명으로 대신한다. 또한, 상기 제1 스위칭 회로들(SWA1 ~ SWAn)은 서로 동일 한 구성 및 기능을 갖는다. 따라서, 상기 제1 스캔 라인(SL1: 이하, 현재단 스캔 라인)과 제2 스캔 라인(SL2: 이하 다음단 스캔 라인) 사이에 개재된 스위칭 회로(SWA1: 이하, "현재단 스위칭 회로")에 대해서만 설명하고, 나머지 스위칭 회로(SWA2 ~ SWAn)들에 대한 설명은 상기 현재단 스위칭 회로(SWA1)에 대한 설명으로 대신한다.
상기 현재단의 정전기 차단회로(SCA1)는 제1 다이오드 회로와 제2 다이오드 회로를 포함한다. 상기 제1 다이오드 회로는 병렬적으로 연결된 제1 및 제2 다이오드(D1, D2)를 포함한다. 이때, 상기 제1 다이오드(D1)는 상기 현재단 스캔 라인(SL1)에 순방향으로 연결되고, 상기 제2 다이오드(D2)는 상기 제1 스캔 라인(SL2)에 역방향으로 연결된다. 상기 제2 다이오드 회로는 병렬적으로 접속되는 제3 및 제4 다이오드(D3, D4)를 포함한다. 여기서, 상기 제3 다이오드(D3)는 상기 현재단 스캔 라인(SL1)에 역방향으로 연결되고, 상기 제4 다이오드(D4)는 상기 현재단 스캔 라인(SL1)에 순방향으로 연결된다.
상기 현재단 스위칭 회로(SWA1)는 상기 현재단 정전기 차단회로(SCA1)와 상기 다음단 정전기 차단회로(SCA2) 간의 전기적 연결을 제어한다.
이하, 상기 현재단 정전기 차단회로(SCA1) 및 상기 현재단 스위칭 회로(SWA1)의 구체적인 회로구성의 일 예를 설명하기로 한다.
도 3을 참조하면, 상기 현재단 정전기 차단회로(SCA1)는 제1 내지 제4 트랜지스터(T1 ~ T4)를 포함한다.
상기 제1 트랜지스터(T1)는 상기 제1 스캔 라인(SL1)에 연결되는 제 1 입력 단자(IN1), 상기 제 1 입력단자(IN1)와 연결되는 제 1 제어단자(CN1) 및 상기 제5 트랜지스터(T5)의 입력단자(IN5)와 연결되는 제1 출력단자(OUT1)를 포함한다. 따라서, 상기 제1 트랜지스터(T1)는 도 2에 도시된 제1 다이오드(D1)를 구성한다.
상기 제2 트랜지스터(T2)는 상기 제5 트랜지스터(T5)의 입력단자(IN5)와 전기적으로 연결되는 제2 입력단자(IN2), 상기 제5 트랜지스터(T5)의 입력단자(IN5)와 연결되는 제 2 입력단자(IN2), 상기 제2 입력단자(IN2)와 연결되는 제 2 제어단자(CN2) 및 상기 제1 입력단자(IN1)와 연결되는 제 2 출력단자(OUT2)를 포함한다. 따라서, 상기 제2 트랜지스터는 도 2에 도시된 제2 다이오드(D2)를 구성한다.
상기 제3 트랜지스터(T3)는 상기 현재단 스캔 라인(SL1)에 연결되는 제 3 입력단자(IN3), 상기 제 3 입력단자와 연결되는 제3 제어단자(CN3) 및 상기 제5 트랜지스터(T5)의 입력단자(IN5)와 연결되는 제 3 출력단자(OUT3)를 포함한다. 따라서, 상기 제3 트랜지스터(T3)는 도 2에 도시된 제3 다이오드(D3)를 구성한다.
상기 제4 트랜지스터(T4)는 상기 제5 트랜지스터(T5)의 입력단자(IN5)와 연결되는 제4 입력단자(IN4), 상기 제4 입력단자(IN4)와 연결되는 제4 제어단자(CN4) 및 상기 제 3 입력단자(IN3)와 연결되는 제4 출력단자(OUT4)를 포함한다. 따라서, 상기 제4 트랜지스터(T4)는 도 2에 도시된 제4 다이오드(D4)를 구성된다.
상기 현재단 스위칭 회로(SWA1)는 제5 트랜지스터(T5)를 포함한다.
상기 제5 트랜지스터(T5)는 상기 입력단자(IN5)와, 상기 오프 전압 라인(134)에 연결되는 제어단자(CN5) 및 다음단 정전기 차단회로(SWA2)에 구비된 제1 트랜지스터의 출력단에 연결된다. 따라서, 상기 제5 트랜지스터(T5)는 상기 현재단 정전기 차단회로(SCA1)와 상기 다음단 정전기 차단회로(SCA2) 간의 전기적 연결을 제어한다. 즉, 도 3에 도시된 바와 같이, 상기 오프 전압 라인(134)은 상기 현재단 스캔 라인(SL1)과 전기적으로 연결된다. 따라서, 상기 스캔 검사 라인(154)을 통하여 상기 현재단 스캔 라인(SL1)에 고전압의 정전기가 유입되면, 상기 제5 트랜지스터(T5)는 상기 정전기에 응답하여 턴온되고, 상기 현재단 정전기 차단회로(SC1)와 상기 다음단 정전기 차단회로(SCA2)를 전기적으로 연결한다.
도 1에 도시된 스캔 검사 라인(154)을 통하여 상기 현재단 스캔 라인(SL1)에 상기 제1 내지 제2 트랜지스터(T1 ~ T4)의 문턱 전압보다 높은 전압레벨을 갖는 고전압의 정전기가 유입되면, 상기 제1 트랜지스터(T1)는 턴온된다. 이때, 상기 제1 오프 전압 라인과 상기 스캔 검사 라인은 전기적으로 연결되므로, 상기 제5 트랜지스터(T5)도 턴온된다. 따라서, 상기 현재단 스캔 라인(SL1)에 유입된 상기 고전압의 정전기는 상기 제1 트랜지스터(T1), 상기 제5 트랜지스터(T5) 및 다음단 정전기 차단회로(SCA2)의 제2 트랜지스터(T2)로 이루어진 경로(DP1)를 통하여 상기 다음단 스캔 라인(SL2)으로 방전된다. 또한, 상기 고전압의 정전기는 상기 제3 트랜지스터(T3), 상기 제5 트랜지스터(T5) 및 다음단 정전기 차단회로(SCA2)의 제4 트랜지스터(T2)로 이루어진 경로(미도시)를 통하여 상기 다음단 스캔 라인(SL2)으로 방전될 수 있다.
상기 정전기가 다음단 스캔 라인(SL2)으로 방전되는 과정에서, 상기 현재단 정전기 차단회로(SCA1)와 상기 다음단 정전기 차단회로(SCA2)는 상기 정전기의 전압레벨을 하강시킨다. 즉, 상기 현재단 스캔 라인(SL1)으로 유입된 정전기는 다음 단 스캔 라인(SL2)으로 방전되는 동안 소멸된다.
만일, 상기 현재단 스캔 라인(SL1)으로 유입된 정전기가 다음단 스캔 라인(SL2)으로 방전되는 동안 충분히 소멸되지 못한 경우, 충분히 소멸되지 못하고 남은 잔여 정전기는 그 다음단 스캔 라인(SL3)에 연결된 정전기 차단회로(SCA3)를 거쳐 상기 그 다음단 스캔 라인(SL3)으로 방전된다. 이 과정에서, 상기 잔여 정전기는 완전히 소멸된다.
결과적으로, 상기 스캔측 정전기 차단부(110)는 해당 스캔 라인(SL1)으로 유입되는 정전기를 나머지 스캔 라인들로 분산시킴으로써, 상기 고전압의 정전기가 유효영역(AA) 내부로 유입되는 것을 차단한다.
한편, 다수의 스캔 라인(SL1 ~ SLn+1) 중 마지막단의 스캔 라인(SLn+1)은 n번째 스캔 라인(SLn)으로 유입된 정전기를 방전시키는 라인으로서 더미 라인(dummy line)이다.
한편, 전술한 바와 같이, 상기 모기판의 제조공정이 완료되면, 도 1에 도시된 절단선을 따라서 상기 모기판을 절단하는 절단공정이 수행된다. 이로부터 상기 모기판으로부터 다수의 표시기판이 생산되고, 생산된 표시기판들은 다양한 표시장치에 채용된다. 이때, 상기 표시 장치에 채용된 상기 표시기판의 스캔측 정전기 차단회로들(SCA1~SCAn+1)은 상기 표시장치의 정상 구동시 해당 스캔 라인으로 인가되는 구동신호들의 신호특성을 저하시킬 수 있다. 즉, 상기 스캔 라인들(SL1 ~ SLn+1)로 구동신호들이 인가되는 상기 표시 기판의 정상 구동시, 현재단 스캔 라인(SL1)으로 인가된 구동 신호가 현재단 스위칭 회로(SWA1)를 통하여 다음단 스캔 라인(SL2)으로 이동함으로써, 상기 현재단 스캔 라인(SL1)에 인가된 상기 구동신호의 신호 특성이 저하될 수 있다.
이러한 문제점을 해결하기 위하여, 본 발명에서는 모기판(100, 도 1에 도시됨)으로부터 생산된 상기 표시 기판이 표시 장치에 채용되면, 각 스위칭 회로에 구비된 제5 트랜지스터를 턴 오프 시킴으로써, 서로 종속적으로 연결된 각 정전기 차단회로들을 전기적으로 분리한다.
구체적으로, 도 1에 도시된 모기판(100)의 제조 공정이 완료되면, 절단선(CL)을 따라서 상기 모기판(100)을 절단한다. 이때, 비유효영역(NAA)에 구비된 상기 스캔 검사 라인(154: 도 1에 도시됨)과 유효 영역(AA)에 구비된 제1 오프 전압 라인(134A)은 전기적으로 분리된다. 이후, 상기 스캔측 정전기 차단부(110)를 사이에 두고 표시영역(DA)과 마주하는 표시기판의 일단부에 게이트 구동회로(미도시)가 전기적으로 연결된다. 즉, 상기 게이트 구동회로와 다수의 스캔 라인(SL1 ~ SLn+1)이 전기적으로 연결된다. 여기서, 상기 게이트 구동회로는 TCP 방식, ASG 방식 및 COG 방식 중 어느 하나의 방식으로 상기 표시 기판의 일단부와 전기적으로 연결될 수 있다. 상기 표시 기판의 정상 구동시, 상기 게이트 구동회로는 외부 장치(미도시)로부터 제공되는 게이트 구동전압에 응답하여 스캔 라인들(SL1 ~ SLn+1)로 스캔 구동신호를 출력한다. 상기 게이트 구동전압은 도 1에 도시된 박막 트랜지스터(TFT)를 턴온시키는 게이트 온 전압과 턴오프시키는 게이트 오프 전압을 포함한다. 또한, 상기 표시 기판의 정상 구동시, 상기 오프 전압 패드(132)에는 상기 외부 장치로부터 오프 전압이 인가된다. 여기서, 상기 오프 전압은 상기 게이트 오 프 전압일 수 있다. 각 상기 스위칭 회로들에 구비된 제5 트랜지스터(T5)는 상기 오프 전압 패드에 연결된 제1 오프 전압 라인(134A)을 통하여 상기 오프 전압을 인가받고, 상기 오프 전압에 응답하여 턴 오프된다. 따라서, 상기 표시 기판의 정상 구동시, 서로 종속적으로 연결된 정전기 차단회로들은 서로 전기적으로 분리된다. 그 결과, 표시 기판의 정상 구동시, 해당 스캔 라인으로 인가된 스캔 구동신호가 인접 스캔 라인으로 이동하는 것을 차단함으로써, 상기 해당 스캔 라인으로 인가된 구동신호의 신호특성이 저하되는 것을 방지할 수 있다.
결과적으로, 상기 스위칭 회로들(SWA1 ~ SWAn)은 모기판(100)의 제조 공정시 스캔 라인으로 유입되는 정전기의 방전 경로를 제공함으로써, 상기 정전기가 표시영역으로 유입되는 것을 차단한다. 또한, 상기 스위칭 회로들(SWA1 ~ SWAn)은 상기 모기판(100)으로부터 생산된 상기 표시 기판의 정상 구동시, 각 정전기 차단회로들을 전기적으로 분리시킨다. 따라서, 해당 스캔 라인으로 인가되는 스캔 구동신호가 상기 정전기 차단회로들에 의해 신호 특성이 저하되는 것을 방지할 수 있다.
도 4는 도 1에 도시된 데이터측 정전기 차단부의 구성을 나타내는 도면이고, 도 5은 도 4에 도시된 B 부분의 구체적인 회로구성의 일예를 나타낸 도면이다.
도 4를 참조하면, 상기 데이터측 정전기 차단부(120)는 제1 및 제2 정전기 차단부(122, 124)를 포함한다. 상기 제1 정전기 차단부(122)는 도 1에 도시된 데이터 검사 라인(174)을 통하여 데이터 라인(DL1 ~ DLm)에 유입되는 정전기가 상기 유효 영역(DA)으로 유입되는 것을 1차적으로 차단한다. 상기 제2 정전기 차단부(124)는 상기 제1 정전기 차단부(122)에 의해 차단되지 못한 잔여 정전기가 상기 표시 영역(DA)으로 유입되는 것을 2차적으로 차단한다.
구체적으로, 상기 제1 정전기 차단부(122)는 다수의 데이터 라인들(DL1 ~ DLm)에 각각 연결된 다수의 정전기 차단회로(SCB1 ~ SCBm) 및 상기 다수의 정전기 차단회로 중 인접한 제2 정전기 차단회로들 사이에 각각 개재된 다수의 스위칭 회로(SWB1 ~ SWBm-1)를 포함한다. 여기서, 각 정전기 차단회로들(SCB1 ~ SCBm)은 서로 동일한 구성 및 기능을 가지므로, 제m 번째 정전기 차단회로(SCBm: 이하, "현재단 정전기 차단회로"라 한다.)에 대해서만 설명하고, 나머지 정전기 차단회로(SCB1 ~ SCBm-1)에 대한 설명은 상기 현재단 정전기 차단회로(SCBm)에 대한 설명으로 대신한다. 동일한 이유로, 아래에서는 제m번째 스위칭 회로(SWBm: 이하, "현재단 스위칭 회로"라 한다.)에 대해서만 설명하고, 나머지 스위칭 회로들(SWB1 ~ SWBm-1)대한 설명은 상기 현재단 스위칭 회로(SWBm)에 대한 설명으로 대신한다.
상기 현재단 정전기 차단회로(SCBm)는 서로 병렬적으로 연결된 제5 및 제 6 다이오드(D5, D6)를 구비한 제3 다이오드 회로를 포함한다. 상기 제3 다이오드 회로는 전술한 스캔측 정전기 차단회로(110)에 구비된 제1 다이오드 회로와 동일한 구성 및 기능을 가지므로, 이에 대한 구체적인 설명은 생략하기로 한다.
도 5를 참조하면, 상기 현재단 정전기 차단회로(SCBm)는 제6 및 제7 트랜지스터(T6, T7)를 포함한다.
상기 제6 트랜지스터(T6)는 m번째 데이터 라인(DLm: 이하, 현재단 데이터 라인)과 연결되는 입력단자(IN6), 상기 입력단자(IN6)와 연결되는 제어단자(CN6) 및 상기 제7 트랜지스터(T7)의 입력단자(T7)와 연결되는 출력단자(OUT6)를 포함한다. 따라서, 상기 제6 트랜지스터(T6)는 도 4에 도시된 제6 다이오드(D6)를 구성한다.
상기 제7 트랜지스터(T7)는 상기 입력단자(T7), 상기 입력단자(T7)와 연결되는 제어단자(CN7) 및 상기 현재단 데이터 라인과 연결되는 출력단자(OUT7)를 포함한다. 따라서, 상기 제7 트랜지스터(T7)는 도 4에 도시된 제7 다이오드(D7)를 구성한다.
상기 현재단 스위칭 회로(SWBm)는 제8 트랜지스터(T8)를 포함한다. 상기 제8 트랜지스터(T8)는 상기 제6 트랜지스터(T6)의 출력단자(OUT6)와 연결되는 입력단자(IN8), 상기 제2 오프 전압 라인(134B)과 전기적으로 연결되는 제어단자(CN8) 및 제m-1 번째 정전기 차단회로(SCBm-1: 이하, "이전단 정전기 차단회로)에 구비된 제7 트랜지스터의 입력단자에 연결되는 출력단자(OUT8)를 포함한다.
도 1에 도시된 상기 데이터 검사 라인(174)을 통해 상기 현재단 데이터 라인(DLm)에 상기 제6 트랜지스터 및 상기 이전단 정전기 차단회로(SCBm-1)에 구비된 제7 트랜지스터(T6, T7)의 문턱 전압보다 높은 전압레벨을 갖는 고전압의 정전기가 유입되면, 상기 제6 트랜지스터 및 상기 이전단 정전기 차단회로에 구비된 제7 트랜지스터(T6, T7)들은 각각 턴온된다. 이때, 상기 제2 오프 전압 라인(134B)은 상기 데이터 검사 라인과 전기적으로 연결되므로, 상기 현재단 스위칭 회로(SWBm)에 구비된 상기 제8 트랜지스터(T8)도 턴온된다. 따라서, 상기 현재단 데이터 라인(DLm)에 유입된 고전압의 정전기는 상기 현재단 정전기 차단회로(SCBm)의 상기 제6 트랜지스터(T6), 상기 제8 트랜지스터(T8) 및 상기 이전단 정전기 차단회로(SCBm-1)의 제7 트랜지스터로 이루어진 경로(DP2)를 통하여 상기 이전단 데이터 라인(DLm-1)으로 방전된다. 상기 정전기가 이전단 데이터 라인(DLm-1)으로 방전되는 과정에서, 상기 현재단 정전기 차단회로(SCBm)와 상기 이전단 정전기 차단회로(SCBm-1)는 상기 정전기의 전압레벨을 하강시킨다. 즉, 상기 현재단 데이터 라인(DLm)으로 유입된 정전기는 이전단 데이터 라인(DLm-1)으로 방전되는 동안 소멸된다.
만일, 상기 현재단 데이터 라인(DLm)으로 유입된 정전기가 상기 이전단 데이터 라인(DLm-1)으로 방전되는 동안 충분히 소멸되지 못한 경우, 충분히 소멸되지 못하고 남은 잔여 정전기는 그 이전단 데이터 라인(DLm-2)에 연결된 정전기 차단회로(SCBm-1)를 거쳐 상기 그 이전단 데이터 라인(DLm-2)으로 방전된다. 이 과정에서, 상기 잔여 정전기는 완전히 소멸된다.
결과적으로, 전술한 스캔측 정전기 차단부(110)와 동일한 방식으로, 상기 데이터측 정전기 차단부(120)는 해당 데이터 라인으로 유입되는 정전기를 나머지 데이터 라인들로 분산시킴으로써, 상기 고전압의 정전기가 유효영역(AA) 내부로 유입되는 것을 1차적으로 차단한다. 한편, 다수의 데이터 라인(DL1 ~ DLm) 중 첫 번째 단의 데이터 라인(DL1)은 두 번째 단의 데이터(DL2)으로 유입된 정전기를 방전시키는 라인으로서 더미 라인(dummy line)이다.
한편, 스캔측 정전기 차단부(110)에서 전술한 바와 같이, 모기판의 제조 공정이 완료되면, 절단선(CL)을 따라서 상기 모기판(100)을 절단한다. 이때, 비유효영역(NAA)에 구비된 상기 데이터 검사 라인(174: 도 1에 도시됨)과 유효 영역(AA)에 구비된 제2 오프 전압 라인(134B)은 전기적으로 분리된다. 이후, 상기 데이터측 정전기 차단부(110)를 사이에 두고 표시영역(DA)과 마주하는 표시기판의 일단부에 데이터 구동회로(미도시)가 전기적으로 연결된다. 상기 데이터 구동회로는 TCP 방식, ASG 방식 및 COG 방식 중 어느 하나의 방식으로 상기 표시 기판과 전기적으로 연결될 수 있다. 상기 표시 기판의 정상 구동시, 각 상기 스위칭 회로들에 구비된 제8 트랜지스터(T8)는 상기 오프 전압 패드에 연결된 제2 오프 전압 라인(134B)을 통하여 상기 오프 전압을 인가받고, 상기 오프 전압에 응답하여 턴 오프된다. 따라서, 상기 표시 기판의 정상 구동시, 서로 종속적으로 연결된 정전기 차단회로들은 서로 전기적으로 분리된다. 그 결과, 표시 기판의 정상 구동시, 해당 데이터 라인으로 인가된 데이터 구동신호가 인접 데이터 라인으로 이동하는 것을 차단함으로써, 상기 해당 데이터 라인으로 인가된 구동신호의 신호특성이 저하되는 것을 방지할 수 있다.
결과적으로, 상기 스위칭 회로들(SWB1 ~ SWBn)은 모기판(100)의 제조 공정시 데이터 라인으로 유입되는 정전기의 방전 경로를 제공함으로써, 상기 정전기가 표시영역으로 유입되는 것을 차단한다. 또한, 상기 스위칭 회로들(SWB1 ~ SWBn)은 상기 표시 기판의 정상 구동시, 각 정전기 차단회로들을 전기적으로 분리시킨다. 따라서, 해당 데이터 라인으로 인가되는 데이터 구동신호가 상기 정전기 차단회로들에 의해 신호 특성이 저하되는 것을 방지할 수 있다.
다시 도 4를 참조하면, 상기 제2 정전기 차단부(124)는 상기 제 1 정전기 차단부(122)에서 방전되지 못한 잔류 정전기를 충전한다.
구체적으로, 상기 제2 정전기 차단부(124)는 각 데이터 라인(DL1 ~ DLm)에 병렬적으로 연결된 다수의 제9 트랜지스터(T9)와 각 제9 트랜지스터(T9)의 일단과 전기적으로 연결된 다수의 커패시터(C)를 포함한다. 일례로, 도 4에서는 각 데이터 라인 마다 5개의 제9 트랜지스터(T9)들과 5개의 커패시터(C)들이 나타난다.
상기 제9 트랜지스터(T9)들 각각은 해당 데이터 라인과 전기적으로 연결되는 입력단자(IN9)와, 도 1에 도시된 공통 전극 패드(176)와 전기적으로 연결되는 제어단자(CN9) 및 상기 커패시터(C)의 제1 전극(E1)과 전기적으로 연결되는 출력단자(OUT9)를 포함한다. 상기 커패시터(C)들 각각은 상기 제1 전극(E1)과 상기 제9 트랜지스터(T9)의 제어단자(CN9)와 전기적으로 연결되는 제2 전극(E2)을 포함한다.
전술한 상기 제1 정전기 차단부(122)에 의해 방전되지 못한 잔여 정전기가 상기 제 2 정전기 차단부(124)에 유입되면, 상기 잔여 정전기는 상기 커패시터(C)들에 충전된다. 만일, 상기 커패시터의 충전된 상기 잔여 정전기가 상기 커패시터(C)의 충전용량을 초과하게 되면, 상기 제9 트랜지스터(T9)의 액티브 막이 파괴된다. 이때, 상기 잔여 정전기는 소멸하게 된다.
결과적으로, 상기 데이터 라인으로 유입되는 고전압의 정전기는 1차적으로 상기 제 1 정전기 차단부(122)에서 방전되고, 2차적으로 상기 제2 정전기 차단부(124)에서 흡수된다. 그러므로, 고전압의 정전기가 상기 표시 영역으로 유입되는 것을 완전히 차단할 수 있다.
한편, 전술한 제1 및 제2 정전기 차단부들(110, 120)에 구비된 트랜지스터들(T1 ~ T9)은 표시영역(DA)에 구비된 박막 트랜지스터(TFT)와 동일한 박막 공정을 통하여 설계된다. 따라서, 상기 트랜지스터들(T1 ~ T9)은 상기 표시영역(DA)에 구 비된 박막 트랜지스터(TFT)를 턴 온 시키는 문턱 전압과 유사한 전압레벨로 턴 온됨으로써, 상기 제1 및 제2 정전기 차단부들(110, 120)은 비정질 실리콘 기판 상에서도 안정적으로 구동될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시 예에 따른 액정패널용 모기판의 평면도이다.
도 2는 도 1에 도시된 스캔측 정전기 차단부의 구성을 나타내는 도면이다.
도 3은 도 2에 도시된 A 부분의 구체적인 회로구성의 일예를 나타낸 도면이다.
도 4는 도 1에 도시된 데이터측 정전기 차단부의 구성을 나타내는 도면이다.
도 5은 도 4에 도시된 B 부분의 구체적인 회로구성의 일예를 나타낸 도면이다.

Claims (20)

  1. 다수의 구동신호라인을 통해 입력되는 구동신호에 응답하여 영상을 표시하는 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 유효영역 및 상기 유효영역을 둘러싸는 비유효영역이 정의되고,
    상기 유효 영역의 상기 주변 영역 상에 구비되고, 상기 다수의 구동신호라인 각각에 연결된 다수의 정전기 차단회로; 및
    상기 다수의 정전기 차단회로 중에서 서로 인접한 정전기 차단회로의 사이에 각각 개재된 다수의 스위칭 회로를 포함하고,
    상기 다수의 스위칭 회로 각각은 테스트 신호가 상기 다수의 구동신호라인으로 인가되는 상기 유효영역의 검사시 서로 인접한 정전기 차단회로들을 서로 전기적으로 연결하고, 상기 구동신호가 상기 다수의 구동신호라인으로 인가되는 상기 유효영역의 정상 구동시 상기 서로 인접한 정전기 차단회로들을 전기적으로 분리하는 것을 특징으로 하는 액정 패널용 모기판.
  2. 제 1 항에 있어서,
    상기 비유효영역 상에 구비되어 상기 다수의 구동신호라인과 전기적으로 연결되고, 상기 다수의 구동신호라인에 상기 테스트 신호를 출력하는 제1 신호라인; 및
    상기 유효영역의 상기 주변 영역 상에 구비되어 상기 다수의 스위칭 회로와 전기적으로 연결되고, 상기 다수의 스위칭 회로에 상기 스위칭 신호를 출력하는 제2 신호라인을 포함하는 것을 특징으로 하는 액정 패널용 모기판.
  3. 제 2 항에 있어서, 상기 제1 신호라인과 상기 제2 신호라인은 상기 유효영역의 검사시 전기적으로 연결되고, 상기 유효영역의 정상 구동시 전기적으로 분리되는 것을 특징으로 하는 액정 패널용 모기판.
  4. 제 3 항에 있어서,
    상기 제2 신호라인은 상기 유효영역의 검사시 상기 제1 신호라인을 통하여 유입된 정전기를 출력하고, 상기 유효영역의 정상 구동시 외부로부터 입력된 오프 전압을 출력하는 것을 특징으로 하는 액정 패널용 모기판.
  5. 제 4 항에 있어서,
    상기 스위칭 회로들 각각은 상기 정전기에 응답하여 상기 서로 인접한 정전기 차단회로들을 전기적으로 연결하고, 상기 오프 전압에 응답하여 상기 서로 인접한 정전기 차단회로들을 전기적으로 분리하고,
    상기 정전기 차단회로들 각각은 상기 다수의 구동신호 라인 중 대응하는 구동신호라인으로 유입되는 정전기를 상기 대응하는 구동신호라인에 인접한 구동신호라인으로 방전시키는 것을 특징으로 하는 액정 패널용 모기판.
  6. 삭제
  7. 제 4 항에 있어서, 상기 다수의 구동신호 라인은 다수의 스캔 라인과 상기 다수의 스캔 라인과 절연되도록 교차하는 다수의 데이터 라인을 포함하고,
    상기 표시 영역 상에 상기 다수의 스캔 라인과 상기 다수의 데이터 라인에 각각 전기적으로 연결되는 다수의 화소가 구비되고,
    상기 각 화소는,
    상기 다수의 스캔 라인 중 대응하는 스캔 라인과 상기 다수의 데이터 라인 중 대응하는 데이터 라인에 각각 전기적으로 연결되는 박막 트랜지스터; 및
    상기 박막 트랜지스터와 전기적으로 연결되는 액정 커패시터를 포함하고,
    상기 각 정전기 차단 회로들은,
    상기 다수의 스캔 라인 중 현재단 스캔 라인에 연결되는 제1 입력단자, 상기 제1 입력단자와 연결되는 제1 제어단자 및 상기 스위칭 회로와 연결되는 제1 출력단자를 갖는 제 1 트랜지스터;
    상기 스위칭 회로와 연결되는 제2 입력단자, 상기 제2 입력단자와 연결되는 제2 제어단자 및 상기 제1 입력단자와 연결되는 제2 출력단자를 갖는 제 2 트랜지스터;
    상기 현재단 스캔 라인에 연결되는 제3 입력단자, 상기 제3 입력단자와 연결되는 제3 제어단자 및 상기 스위칭 회로와 연결되는 제3 출력단자를 갖는 제3 트랜지스터; 및
    상기 스위칭 회로와 연결되는 제 4 입력단자, 상기 제 4 입력단자와 연결되는 제 4 제어단자 및 상기 제 3 입력단자와 연결되는 제 4 출력단자를 갖는 제 4 트랜지스터를 포함하는 것을 특징으로 하는 액정 패널용 모기판.
  8. 삭제
  9. 제 7 항에 있어서, 상기 각 스위칭 회로는,
    상기 제2 신호라인과 연결되는 제5 제어단자; 및
    상기 현재단 스캔 라인에 인접한 다음단 스캔 라인과 연결되는 정전기 차단회로와 연결되고, 상기 제1 출력 단자에 연결되는 제5 입력단자를 갖는 제5 트랜지스터를 포함하고,
    상기 제5 트랜지스터는 상기 유효 영역의 검사시 상기 정전기 응답하여 턴 온되는 것을 특징으로 하는 액정 패널용 모기판.
  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서,
    상기 현재단 스캔 라인으로 유입된 정전기는 상기 제1 트랜지스터, 상기 제5 트랜지스터 및 상기 다음단 스캔 라인과 연결되는 정전기 차단회로에 구비된 제2 트랜지스터로 이루어진 방전 경로를 통하여 상기 다음단 스캔 라인으로 방전되고,
    상기 제5 트랜지스터는 상기 오프 전압에 응답하여 턴 오프되어 상기 방전 경로를 개방하고,
    상기 오프 전압은 상기 다수의 박막 트랜지스터를 턴 오프시키는 전압인 것을 특징으로 하는 액정 패널용 모기판.
  13. 삭제
  14. 제 7 항에 있어서, 상기 각 정전기 차단 회로들은,
    상기 다수의 데이터 라인 중 현재단 데이터 라인에 연결되는 제6 입력단자, 상기 제6 입력단자와 연결되는 제6 제어단자 및 상기 스위칭 회로와 연결되는 제6 출력단자를 포함하는 제6 트랜지스터; 및
    상기 제6 출력단자와 연결되는 제7 입력단자, 상기 제7 입력단자와 연결되는 제7 제어단자 및 상기 현재단 데이터 라인과 연결되는 제7 출력단자를 포함하는 제7 트랜지스터를 포함하고,
    상기 각 스위칭 회로는 상기 제6 출력단자와 연결되는 제7 입력단자, 상기 제2 신호라인과 연결되는 제7 제어단자 및 이전단 데이터 라인에 연결된 정전기 차단회로와 연결되는 제7 출력단자를 포함하는 제8 트랜지스터를 포함하고,
    상기 제8 트랜지스터는 상기 유효 영역의 검사시 상기 정전기 응답하여 턴 온되는 것을 특징으로 하는 액정 패널용 모기판.
  15. 삭제
  16. 삭제
  17. 제 14 항에 있어서, 상기 현재단 데이터 라인으로 유입된 정전기는 상기 제6 트랜지스터, 상기 제8 트랜지스터 상기 이전단 데이터 라인에 연결된 정전기 차단회로에 구비된 제7 트랜지스터로 이루어진 방전 경로를 통하여 상기 이전단 데이터 라인으로 방전되고,
    상기 제8 트랜지스터는 상기 오프 전압에 응답하여 상기 방전 경로를 개방하는 것을 특징으로 하는 액정 패널용 모기판.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080050993A 2008-05-30 2008-05-30 액정 패널용 모기판 및 이의 제조방법 KR101464123B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080050993A KR101464123B1 (ko) 2008-05-30 2008-05-30 액정 패널용 모기판 및 이의 제조방법
US12/366,393 US8208083B2 (en) 2008-05-30 2009-02-05 Mother substrate for use in production of a liquid crystal display panel, manufacturing method thereof and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050993A KR101464123B1 (ko) 2008-05-30 2008-05-30 액정 패널용 모기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20090124655A KR20090124655A (ko) 2009-12-03
KR101464123B1 true KR101464123B1 (ko) 2014-11-21

Family

ID=41379343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050993A KR101464123B1 (ko) 2008-05-30 2008-05-30 액정 패널용 모기판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US8208083B2 (ko)
KR (1) KR101464123B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325315B2 (en) * 2008-08-19 2012-12-04 Samsung Display Co., Ltd. Mother panel and method of manufacturing display panel using the same
KR101635858B1 (ko) * 2010-03-23 2016-07-05 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101065414B1 (ko) * 2010-06-16 2011-09-16 삼성모바일디스플레이주식회사 액정 표시 장치의 모기판 및 이를 이용한 액정 표시 장치의 제조 방법
KR101920757B1 (ko) * 2011-11-29 2018-11-22 엘지디스플레이 주식회사 액정 표시장치
KR101862554B1 (ko) * 2012-01-03 2018-05-31 삼성디스플레이 주식회사 표시 기판 및 이를 제조하기 위한 모기판
KR102105369B1 (ko) * 2013-09-25 2020-04-29 삼성디스플레이 주식회사 표시 기판용 모기판, 이의 어레이 검사 방법 및 표시 기판
CN103728750A (zh) * 2013-12-26 2014-04-16 京东方科技集团股份有限公司 一种显示面板及显示面板制备方法
KR102219516B1 (ko) * 2014-04-10 2021-02-25 삼성디스플레이 주식회사 표시 기판
CN104049392B (zh) * 2014-06-10 2017-01-18 京东方科技集团股份有限公司 防止显示面板异常放电的装置和显示面板制备系统
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
KR102245005B1 (ko) * 2015-01-30 2021-04-27 엘지디스플레이 주식회사 표시장치용 모기판의 검사방법
KR102400302B1 (ko) * 2015-09-08 2022-05-23 삼성디스플레이 주식회사 표시 패널 및 이의 점등 검사선 형성 방법
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN113675183B (zh) * 2020-05-15 2024-01-30 敦泰电子股份有限公司 显示驱动电路的系统级静电放电保护电路与方法
KR20230111702A (ko) * 2022-01-18 2023-07-26 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
WO2024197628A1 (zh) * 2023-03-29 2024-10-03 京东方科技集团股份有限公司 显示基板、修复方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352069A (ja) 2000-06-07 2001-12-21 Nec Kagoshima Ltd 静電保護回路
JP2003207759A (ja) 2002-01-11 2003-07-25 Seiko Epson Corp 配線基板、配線基板の製造方法、電気光学装置の製造方法及び電気光学装置
JP2005115049A (ja) 2003-10-08 2005-04-28 Sharp Corp アクティブマトリクス基板
KR20050057972A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 액정표시장치의 정전기 보호 장치
KR20090100272A (ko) * 2008-03-18 2009-09-23 세이코 엡슨 가부시키가이샤 검사 회로, 전기 광학 장치 및 전자 기기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4078107A (en) * 1976-06-28 1978-03-07 Ppg Industries, Inc. Lightweight window with heating circuit and anti-static circuit and a method for its preparation
GB2280297B (en) * 1993-07-22 1997-08-06 Samsung Display Devices Co Ltd Liquid crystal display system having an anti-static electricity structure
KR100211539B1 (ko) * 1995-12-29 1999-08-02 김영환 반도체소자의 정전기방전 보호장치 및 그 제조방법
JP2005243930A (ja) * 2004-02-26 2005-09-08 Alps Electric Co Ltd フレキシブルプリント配線基板
JP4583052B2 (ja) * 2004-03-03 2010-11-17 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
US7489366B2 (en) * 2005-12-13 2009-02-10 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate having scan or data lines extending to peripheral area without exceeding respectively outmost data and scan lines for reducing electrostatic discharge damage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352069A (ja) 2000-06-07 2001-12-21 Nec Kagoshima Ltd 静電保護回路
JP2003207759A (ja) 2002-01-11 2003-07-25 Seiko Epson Corp 配線基板、配線基板の製造方法、電気光学装置の製造方法及び電気光学装置
JP2005115049A (ja) 2003-10-08 2005-04-28 Sharp Corp アクティブマトリクス基板
KR20050057972A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 액정표시장치의 정전기 보호 장치
KR20090100272A (ko) * 2008-03-18 2009-09-23 세이코 엡슨 가부시키가이샤 검사 회로, 전기 광학 장치 및 전자 기기

Also Published As

Publication number Publication date
US8208083B2 (en) 2012-06-26
KR20090124655A (ko) 2009-12-03
US20090296011A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
KR101464123B1 (ko) 액정 패널용 모기판 및 이의 제조방법
US11296125B2 (en) Array substrate and display panel
US5936687A (en) Liquid crystal display having an electrostatic discharge protection circuit and a method for testing display quality using the circuit
JP6296277B2 (ja) 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
US7129923B2 (en) Active matrix display device
US6587160B2 (en) Liquid crystal displays
US8502950B2 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
US20060289939A1 (en) Array substrate and display device having the same
GB2429826A (en) Liquid crystal display with means to isolate test pads from gate and data signals
US20170160607A1 (en) Tft arrays, display panels, and display devices
WO2011067963A1 (ja) 液晶表示装置
JP2005249993A (ja) アクティブマトリクス型表示装置及びその製造方法
JP2008129374A (ja) 液晶表示装置
KR20150047966A (ko) 정전기 방전 회로를 포함하는 표시 장치
US20190386001A1 (en) Array substrate and display panel
KR20090043749A (ko) 액정표시장치
US20080019166A1 (en) Display substrate and display device having the same
KR101710575B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20060088975A (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
JP4947801B2 (ja) 液晶表示装置
CN110286536A (zh) 屏幕检测电路、阵列基板及显示面板
KR20070082414A (ko) 어레이 기판
KR102347412B1 (ko) 표시장치용 표시패널 및 표시패널 검사 방법
US11545098B2 (en) Driving apparatus for display panel having selection circuit for outputting a plurality of driving voltages
KR20070119917A (ko) 정전기 보호회로를 가지는 표시패널

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080530

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120912

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130409

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080530

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140317

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141110

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171101

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181101

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191028

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201102

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211027

Start annual number: 8

End annual number: 8