KR101420773B1 - 전기광학소자 및 이의 제작 방법 - Google Patents
전기광학소자 및 이의 제작 방법 Download PDFInfo
- Publication number
- KR101420773B1 KR101420773B1 KR1020090064482A KR20090064482A KR101420773B1 KR 101420773 B1 KR101420773 B1 KR 101420773B1 KR 1020090064482 A KR1020090064482 A KR 1020090064482A KR 20090064482 A KR20090064482 A KR 20090064482A KR 101420773 B1 KR101420773 B1 KR 101420773B1
- Authority
- KR
- South Korea
- Prior art keywords
- upper electrode
- film
- forming
- lower electrode
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000011368 organic material Substances 0.000 claims abstract description 26
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000007639 printing Methods 0.000 claims description 6
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 5
- 208000032368 Device malfunction Diseases 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 67
- 239000010410 layer Substances 0.000 description 67
- 239000000463 material Substances 0.000 description 8
- 239000012044 organic layer Substances 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- UHXOHPVVEHBKKT-UHFFFAOYSA-N 1-(2,2-diphenylethenyl)-4-[4-(2,2-diphenylethenyl)phenyl]benzene Chemical compound C=1C=C(C=2C=CC(C=C(C=3C=CC=CC=3)C=3C=CC=CC=3)=CC=2)C=CC=1C=C(C=1C=CC=CC=1)C1=CC=CC=C1 UHXOHPVVEHBKKT-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010020 roller printing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명에 따른 전기광학소자의 제작 방법은 기판 상에 하부전극을 형성하는 단계, 하부전극 상에 상기 하부전극과 교차하도록 제 1 절연막을 형성하는, 하부전극 및 제 1 절연막이 형성된 기판 상에 유기물 막을 형성하는 단계, 유기물 막 상에 상부전극 막을 형성하는 단계 및 상부전극 막의 일부를 레이저 스크라이빙 공정을 통해 제거하여 상기 하부전극과 교차되도록 상부전극을 형성하는 단계를 포함하며, 레이저 스크라이빙 공정을 통해 상부전극을 형성하는 단계에 있어서, 상기 상부전극의 하부면의 에지영역이 제 1 절연막 상측에 대응 위치하도록 한다.
따라서, 본 발명에 의하면 상부전극을 형성하기 위한 공정 장치와 공정 단계를 줄여 공정을 단순화시키고 생산 단가를 줄일 수 있다. 또한, 레이저 스크라이빙 중에 상부전극의 에지영역이 손상되더라도 상부전극의 에지영역 하부에 절연막을 대응 형성함으로써, 상부전극의 변형에 의한 누설전류 발생 및 소자 이상 구동 현상 발생을 방지할 수 있다. 이로인해, 전기광학소자의 신뢰성을 높일 수 있다.
레이저 스크라이빙, 패터닝, 음극
Description
본 발명은 전기광학소자 및 이의 제작 방법에 관한 것으로, 레이저 스크라이빙 공정을 이용하여 상부전극 막의 일부를 제거하여 상부전극을 형성함으로써, 상부전극을 형성하기 위한 공정을 단순화할 있는 전기광학소자 및 이의 제작 방법에 관한 것이다.
단일 기판 상에 복수의 유기발광소자를 제작하는 유기발광표시장치는 일반적으로 기판, 기판 상에 형성된 복수의 하부전극, 상기 하부전극의 에지영역을 커버하는 절연막, 복수의 하부전극 상에 형성된 복수의 유기물층 및 복수의 하부전극과 직교하도록 유기물층 상에 형성된 상부전극 및 상부전극을 복수개로 분리하여 복수의 유기발광소자가 개별적으로 구동되도록 하는 격벽을 포함한다. 종래의 유기발광표시장치의 제작 방법을 간략히 설명하면 먼저, 기판 전면에 투명 전도성 물질 예를 들어, ITO를 증착한 후, 이를 포토 공정(photo lithography)을 이용하여 복수의 하부전극을 형성한다. 그리고, 하부전극의 에지영역 즉, 하부전극 상면의 가장자리 영역 및 측면부에 절연막을 형성한다. 이후, 후속공정에서 형성될 상부전극을 분리 하기 위해 하부전극과 직교하도록 격벽을 형성한다. 이때, 네가티브 포토레지스트(negative photoresist)를 기판 상에 도포하고, 포토 공정 공정을 통해 5㎛ 이상 높이의 격벽을 형성한다. 그리고, 기판 상에 유기물층을 형성한다. 이어서, 하부전극 및 유기물층이 형성된 기판 전면에 금속박막을 증착하여 상부전극을 형성한다. 여기서 금속박막은 상기에서 전술한 격벽에 의해 분리됨에 따라, 복수의 상부전극으로 사용된다. 이와 같이 형성된 격벽 및 상부전극에 의해 복수의 유기발광소자가 개별적으로 구동될 수 있다.
하지만, 종래와 같이 포토 공정을 이용하여 격벽을 형성할 경우, 여러 과정의 공정을 거쳐야 하므로, 매우 복잡한 단점이 있다. 또한, 포토 공정을 위한 공정 시간이 증가될 뿐만 아니라, 비용이 상승하는 문제점이 있다.
상기 문제점을 해결하기 위하여 본 발명은 기판 전면에 형성된 상부전극 막의 일부를 레이저 스크라이빙 공정을 통해 제거하여 복수의 상부전극을 분리 형성함으로써, 상기 복수의 상부전극을 분리 형성하기 위한 제작 공정을 단순화할 수 있는 전기광학소자 및 이의 제작 방법을 제공한다.
본 발명에 따른 전기광학소자의 제작 방법은 기판 상에 하부전극을 형성하는 단계, 상기 하부전극 상에 상기 하부전극과 교차하도록 제 1 절연막을 형성하는 단계, 상기 하부전극 및 제 1 절연막이 형성된 기판 상에 유기물 막을 형성하는 단계, 상기 유기물 막 상에 상부전극 막을 형성하는 단계 및 상기 상부전극 막의 일부를 레이저 스크라이빙 공정을 통해 제거하여 상기 하부전극과 교차되도록 상부전극을 형성하는 단계를 포함하며, 상기 레이저 스크라이빙 공정을 통해 상부전극을 형성하는 단계에 있어서, 상기 상부전극의 하부면의 에지영역이 제 1 절연막 상측에 대응 위치하도록 한다.
상기 레이저 스크라이빙 공정을 통해 상부전극을 형성하는 단계에 있어서, 상기 상부전극 막의 하측에 배치된 유기물 막의 일부를 제거하여 유기물 패턴을 형성하고, 상기 유기물 막 하측에 배치된 제 1 절연막의 일부를 동시에 제거하는 것이 바람직하다.
상기 레이저 스크라이빙 공정 중에 사용되는 레이저의 폭이 제 1 절연막의 폭에 비해 좁도록 하고, 상기 레이저가 제 1 절연막 상측의 중앙에 대응 배치되도록 하는 것이 바람직하다.
상기 레이저 스카라이빙 공정 중 레이저가 상부전극 막의 상측에서 상기 제 1 절연막 상측의 중앙영역에 대응하는 영역을 따라 이동하도록 함으로써, 상기 제 1 절연막의 중앙영역, 상기 제 1 절연막 중앙영역 상측에 대응하는 유기물 막 및 상부전극 막의 일부를 제거한다.
상기 중앙영역이 제거된 제 1 절연막의 에지영역 상측에 유기물 패턴 및 상부전극의 에지영역의 대응 배치되도록 한다.
상기 하부전극과 평행하고 상기 상부전극 및 제 1 절연막과 교차하도록 하여, 상기 하부전극의 에지영역을 커버하도록 제 2 절연막을 형성하는 단계를 포함한다.
상기 제 1 절연막 및 제 2 절연막을 동시에 형성하는 것이 바람직하다.
상기 제 1 및 제 2 절연막은 유기물, 무기물 및 산화물 중 어느 하나를 이용하여 형성한다.
상기 제 1 및 제 2 절연막은 프린팅 방법 및 포토 공정(photo lithography) 및 중 어느 하나를 이용하여 형성한다.
본 발명에 따른 전기광학소자는 상기 하부전극 상측에서 상기 하부전극과 교차하도록 형성된 상부전극 및 상기 하부전극과 교차하고 상기 상부전극과 평행하도록 배치되며, 상기 상부전극의 에지영역의 하측에 대응 위치하는 제 1 절연막을 포함한다.
상기 하부전극과 평행하도록 배치되어, 상기 하부전극의 에지영역을 커버하도록 형성된 제 2 절연막을 포함한다.
상기 상부전극과 하부전극 사이에 유기물 패턴이 배치되고, 상기 유기물 패턴의 에지 영역은 제 1 절연막 상에 배치된다.
상술한 바와 같이 본 발명은 기판 전면에 형성된 상부전극 막의 일부를 레이저 스크라이빙 공정을 통해 제거하여 복수의 상부전극을 분리 형성한다. 이로 인해, 복수의 상부전극을 분리 형성하기 위한 공정 장치와 공정 단계를 줄여 공정을 단순화시키고 생산 단가를 줄일 수 있다.
또한, 레이저 스크라이빙 중에 상부전극의 에지영역이 손상되더라도 상부전극의 에지영역 하부에 절연막을 대응 형성함으로써, 상부전극의 변형에 의한 누설전류 발생 및 소자 이상 구동 현상을 방지할 수 있다. 이로인해, 전기광학소자의 신뢰성을 높일 수 있다.
이하 , 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 5a는 본 발명의 실시예에 따른 전기광학소자의 제작 방법을 순서적으로 설명하기 위한 상면도이고, 도 1b 내지 도 5b는 실시예에 따른 도 1a 내지 도 5b의 A-A'를 자른 단면도이다.
본 발명의 실시예에 따른 전기광학소자의 제작 방법은 복수의 상부전극(600b)을 분리 형성하기 위한 공정을 단순화하고, 소자의 신뢰성을 높일 수 있는 전기광학소자의 제작 방법에 관한 것이다. 하기에서는 도 1a 내지 도 5a 및 도 1b 내지 도 5b를 참조하여 본 발명의 실시예에 따른 전기광학소자의 제작 방법을 설명한다.
도 1a 및 도 1b를 참조하면 먼저, 기판(100) 상에 복수의 하부전극(200)을 형성한다. 기판(100)은 광 투과율이 80% 이상인 유리기판, 플리스틱 기판(PES, PEN 등) 중 어느 하나를 사용할 수 있다. 물론 이에 한정되지 않고, 얇은 실리콘 기판 또는 사파이어 기판 등 다양한 기판을 사용할 수 있다. 실시예에서는 기판(100)으로 유리기판을 사용한다. 그리고 이러한 기판(100) 상에 복수의 하부전극(200)을 형성한다. 이때, 복수의 하부전극(200) 각각은 일방향으로 연장되어 기판(100) 상에 형성된다. 여기서, 하부전극(200)은 도시되지는 않았지만, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Znic Oxide) 및 In2O3 중 어느 하나의 투명 전도성 물질을 스퍼터링 공정을 통해 기판(100) 상에 증착하고, 이를 패터닝하여 제작한다. 실시예에서는 기판(100) 상에 투명 전도성 물질 예를 들어, ITO를 스퍼터링 공정을 이용하여 증착한 후, 이를 포토 공정(photolithography)을 통해 패터닝하여 복수의 하부전극(200)을 제작한다. 물론 이에 한정되지 않고, 스퍼터링 공 정 이외에 다양한 증착 공정을 적용하여 하부전극(200)을 형성하기 위한 투명 전도성 막을 증착할 수 있다. 또한, 상기 투명 전도성 막을 식각 에칭(wet etching), 스크라이빙(scribing) 및 프린팅(printing) 방법 등을 이용하여 패터닝하여 하부전극(200)을 형성할 수도 있다.
도 2a 및 도 2b를 참조하면, 복수의 하부전극(200) 상에 절연막(300)을 형성한다. 실시예에 따른 절연막(300)은 하부전극(200)과 교차하도록 형성된 복수의 제 1 절연막(300a) 및 상기 하부전극(200)과 평행하도록 형성된 복수의 제 2 절연막(300b)을 포함한다. 여기서, 제 1 절연막(300a)은 후속 형성되는 상부전극(600b)의 에지영역이 유기물층(500)과 접속되지 않도록 하여, 누설전류 발생 및 소자 이상 구동을 방지하는 역할을 한다. 이러한 제 1 절연막(300a)은 하부전극(200) 상에서 상기 하부전극(200)과 교차하도록 형성되며, 후속 형성되는 상부전극(600b)과 평행하도록 형성된다. 이때, 후속 형성되는 상부전극(600b)의 하부면의 에지영역이 제 1 절연막(300a) 상에 대응 위치할 수 있도록 상기 제 1 절연막(300a)을 형성하는 것이 바람직하다. 또한, 제 2 절연막(300b)은 하부전극(200)과 평행하도록 배치되어 상기 하부전극(200)의 에지영역을 커버하도록 형성된다. 즉, 하부전극(200) 상면의 가장자리 영역 및 측면부를 커버하도록 제 2 절연막(300b)을 형성한다. 여기서, 제 2 절연막(300b)은 하부전극(200)을 형성하는 공정 중에 변형될 수 있는 상기 하부전극(200)의 에지영역을 커버하는 역할을 한다. 이로 인해, 하부전극(200) 상에 상기 하부전극(200)과 교차되도록 제 1 절연막(300a)이 형성되고, 상기 하부전극(200)과 평행하도록 제 2 절연막(300b)이 형성된다. 이러한 제 1 및 제 2 절연막(300a, 300b)은 PR(photo resist)와 같은 유기물질, 질화물과 같은 무기물 및 알루미나(Al2O3)와 같은 산화물 중 하나를 이용하여 형성한다. 실시예에서는 프린팅 방법 중 하나인 스크린 프린팅(screen printing) 방법으로 유기물을 도포하여 제 1 및 제 2 절연막(300a, 300b)을 형성한다. 이를 간략히 설명하면, 먼저 하부전극(200)의 에지영역 및 후속 형성될 상부전극(600b)의 에지영역을 대응 개방하는 스텐실 마스크를 기판(100) 상에 배치한다. 즉, 하부전극(200)과 교차하도록 형성되며 후속 형성되는 상부전극(600b)의 에지영역을 대응 개방하는 제 1 개방부 및 상기 하부전극(200)과 평행하도록 형성되며 하부전극(200)의 에지영역을 대응 개방하는 제 2 개방부를 포함하는 스텐실 마스크를 기판(100) 상에 배치한다. 이어서, 절연성의 도포 물질을 스텐실 마스크 상에 도포한다. 이때, 스퀴지를 이용하여 스텐실 마스크 상의 도포 물질을 이동시켜, 스텐실 마스크의 개방 영역으로 절연성의 도포 물질이 패터닝 되도록 한다. 이로 인해, 하부전극(200)과 교차하도록 제 1 절연막(300a)이 형성되고, 상기 하부전극(200)과 수평하도록 제 2 절연막(300b)가 형성된다. 이때, 제 1 절연막(300a)은 후속 형성되는 상부전극(600b)의 에지영역 하부에 대응 형성된다. 그리고, 제 2 절연막(300a)은 하부전극(200)의 상부면의 가장자리 및 측면부에 형성된다. 이와 같이 실시예에서는 한번의 스크린 프린팅 공정으로 하부전극(200) 상에 제 1 절연막(300a) 및 제 2 절연막(300b)을 동시에 형성한다. 종래의 유기발광소자의 경우, 도시되지는 않았지만 하부전극 상에 상기 하부전극의 에지영역을 커버하는 하나의 절연막 만을 형성하였다. 하지만, 본 발명에서는 종래와 같이 하부전극(200)의 에지영역을 커버하는 제 2 절연막(300b)을 형성하는 단계에서, 후속 형성되는 상부전극(600b)의 에지영역의 하부에 대응 위치하는 제 1 절연막(300a)을 형성한다. 즉, 한번의 공정으로 하부전극(200) 상에 제 1 및 제 2 절연막(300a, 300b)을 동시에 형성된다. 이로 인해, 상부전극(600b)의 에지영역 하부에 대응 위치하도록 제 1 절연막(300a)을 형성하기 위한 공정 시간이 추가되지 않는다. 따라서, 종래와 동일한 공정 시간으로 하부전극(200)의 에지영역을 커버하는 제 2 절연막(300b) 뿐만 아니라, 상부전극(600b)의 에지영역 하부에 대응 위치하도록 제 1 절연막(300a)을 형성할 수 있다. 실시예에서는 스크린 프린팅 방법으로 절연막(300)을 형성하는 방법을 설명하였으나, 이에 한정되지 않고 다양한 프린팅 방법이 사용될 수 있다. 즉, 펜 프린팅(pen printing), 롤러 프린팅(roller printing) 및 그리비아 프린팅(gravure printing) 방법 중 어느 하나를 사용하여 제 1 및 제 2 절연막(300a, 300b)을 형성할 수 있다. 또한, PR(photo resist)와 같은 물질을 하부전극(200)이 형성된 기판(100) 상에 도포하고, 이를 포토 공정(photo lithography)을 통해 패터닝함으로써, 제 1 및 제 2 절연막(300a, 300b)를 형성할 수도 있다.
도 3a 및 도 3b를 참조하면, 하부전극(200), 제 1 및 제 2 절연막(300a, 300b)이 형성된 기판(100) 전면에 유기물 패턴(500b)을 형성하기 위한 유기물 막(500a)을 형성한다. 여기서 유기물 막(500a)은 도시되지는 않았지만 정공주입층(Hole Injection Layer), 정공수송층(Hole Transport Layer), 발광층(Emitting Layer) 및 전자수송층(Electron Transport Layer)을 포함한다. 이때, 정공주입층, 정공수송층, 발광층 및 전자수송층을 순서로 적층하여 유기물 막(500a)을 형성한다. 그리고 유기물 막(500a)을 구성하는 유기물은 필요에 따라 추가 또는 생략될 수 있다. 예컨데, 하부전극(200) 상에 CuPc, 2T-NATA 및 MTDATA 와 같이 정공을 효율적으로 주입하는 물질을 이용하여 정공주입층을 형성한다. 그리고 정공주입층 상에 NPB 및 TPD 등의 정공을 효율적으로 전달할 수 있는 재료를 사용하여 정공수송층을 형성한다. 이어서, 정공수송층 상에 발광층을 형성한다. 여기서 발광층은 Alp3:C545T으로 구성된 녹색 발광층, DPVBi로 구성된 청색발광층 및 CBP:Ir(acac)로 구성된 적색 발광층 및 이들로 구성된 그룹으로 이루어져 발광 특성이 우수한 재료를 사용할 수 있다. 이어서 발광층 상에 Alq3 와 같이 전자를 효율적으로 전달할 수 있는 재료를 사용하여 전자수송층을 형성한다. 이러한 유기물을 열증착법(thermal evaporation)을 이용하여 증착하여 유기물층(500)을 형성한다. 물론 이에 한정되지 않고 유기물층(500)을 구성하는 유기물에 따라 다양한 방법으로 유기물 막(500a)을 형성할 수 있다.
도 4a 및 도 4b를 참조하면, 하부전극(200), 제 1 절연막(300a), 제 2 절연막(300b) 및 유기물 막(500a)이 형성된 기판(100) 전체면에 상부전극(600b)을 형성하기 위한 상부전극 막(600a)을 형성한다. 실시예에서는 LiF, Al, Ag, Ca, Cu 및 이들의 합금 중 어느 하나를 열증착방법을 통해 기판(100) 상에 상부전극 막(600a)을 형성한다. 이어서, 도 5a 및 도 5b에 도시된 바와 같이, 레이저 스크라이빙 공정을 통해 상부전극 막(600a)의 일부를 제거하여 복수의 상부전극(600b)을 형성한 다. 이때, 복수의 상부전극(600b)은 하부전극(200)과 교차되는 방향으로 연장되도록 형성되는 것이 바람직하다. 이를 위해, 하부전극(200)과 교차하도록 레이저를 이동시켜 상부전극 막(600a)의 일부를 제거하여 상부전극(600b)이 하부전극(200)과 교차하도록 한다. 이때, 스크라이빙 공정에서 사용되는 레이저의 폭이 제 1 절연막(300a)의 폭에 비해 좁도록 하고, 상기 레이저가 제 1 절연막(300a)의 상측 중앙 영역에 대응 배치되도록 하는 것이 바람직하다. 이로 인해, 제 1 절연막(300a)의 상에 형성된 상부전극 막(600a)의 일부가 제거되어 복수의 상부전극(600b)을 형성한다. 그리고, 레이저 스크라이빙 공정 중에 상부전극 막(600a)의 하측에 배치된 유기물 막(500a) 및 제 1 절연막(300a)의 일부도 동시에 제거된다. 이로 인해, 도 5b에 도시된 바와 같이 상부전극(600b)과 동일한 형태로 유기물 막(500a)이 패터닝되어 유기물 패턴(500b)을 형성한다. 그리고 이와 같이 패터닝된 유기물 패턴(500b)의 가장자리 영역이 제 1 절연막(300a)의 상측에 위치하게 된다. 이때, 제 1 절연막(300a)은 전술한 바와 같이 레이저 스크라이빙 공정 중에 중앙 영역이 제거된 형태이며, 상기 제 1 절연막(300a)의 가장자리 영역 상측에 유기물 패턴(500b) 및 상부전극(600a)의 가장자리 영역이 위치하게 된다. 이와 같이, 레이저 스크라이빙 공정을 통해 패터닝된 상부전극(600b) 및 유기물 패턴(500b)의 가장자리 영역이 제 1 절연막(300a) 상에 위치함에 따라, 누설전류의 발생 및 소자 이상 구동 현상을 방지할 수 있다. 즉, 레이저 스크라이빙 공정을 이용하여 상부전극 막(600a)의 일부를 제거하여 상부전극(600b)을 형성하는 경우, 레이저 스크라이빙 공정 중에 높은 열 또는 에너지의 의해 상기 상부전극(600b)의 에지영역이 변형될 수 있다. 그리고 이와 같은 레이저 스크라이빙 공정 중에 상부전극 막(600a)의 하측에 위치하는 유기물 막(500a)의 일부도 제거되게 되는데, 공정 중의 높은 열 또는 에너지에 의해 유기물 패턴(500b)의 에지영역이 변형될 수 있다. 하지만, 실시예에서는 상부전극(600b) 및 유기물 패턴(500b)의 에지영역 하부에 제 1 절연막(300a)을 대응 위치시킴으로써, 레이저 스크라이빙 공정 중에 상기 상부전극(600b) 및 유기물 패턴(500b)의 에지영역이 손상되더라도 누설전류의 발생 및 소자 이상 구동 현상을 방지할 수 있다. 그리고 상부전극(600b)을 제작한 다음 세정공정을 실시하여 레이저 스크라이빙 공정 중에 발생된 파티클을 제거한다. 본 실시예에서는 건식 세정 방식으로 석션(suction) 장치를 이용하여 상기 파티클을 제거한다. 이러한 세정 공정을 패터닝 공정과 동시에 수행할 수도 있다. 그리고 도시되지는 않았지만, 하부전극(200) 및 상부전극(600b) 각각이 외부전원과 연결되도록 배선을 형성한다.
이와 같이, 본 발명의 실시예에서는 복수의 하부전극(200) 상에 하부전극(200)과 교차하도록 형성된 복수의 제 1 절연막(300a) 및 상기 하부전극(200)과 평행하도록 형성된 복수의 제 2 절연막(300b)을 포함하는 절연막(300)을 형성한다. 이때, 상부전극(600b) 및 유기물 패턴(500b)의 에지영역 하측에 제 1 절연막(300a)을 배치시킴으로써, 레이저 스크라이빙 공정 중에 상부전극(600b) 및 유기물 패턴(500b)의 에지영역이 손상되더라도 전기 광학 소자의 특성에 영향을 주지 않도록 제작할 수 있다. 또한, 제 2 절연막(300b)은 하부전극(200)과 평행하도록 배치되어 상기 하부전극(200)을 형성하는 공정 중에 변형될 수 있는 하부전극(200)의 에지영 역을 커버하는 역할을 한다. 이때, 실시예에서는 종래와 같이 하부전극(200)의 에지영역을 커버하는 제 2 절연막(310b)을 형성하는 단계에서, 후속 형성되는 상부전극(600b)의 에지영역의 하부에 대응 위치하는 제 1 절연막(300a)을 형성한다. 이로 인해, 상부전극(600b)의 에지영역 하부에 대응 위치하도록 제 1 절연막(300a)을 형성하기 위한 공정 시간이 추가되지 않는다. 따라서, 종래와 동일한 공정 시간으로 하부전극(200)의 에지영역을 커버하는 제 2 절연막(300b) 뿐만 아니라, 상부전극(600b)의 에지영역 하부에 대응 위치하도록 제 1 절연막(300a)을 형성할 수 있다.
또한, 본 발명의 실시예에서는 격벽 형성 단계를 생략하고도 복수의 상부전극(600b)을 분리 형성할 수 있다. 즉, 레이저 스크라이빙 공정을 통해 상부전극 막(600b)의 일부를 제거함으로써, 복수의 상부전극(600b)을 분리 형성할 수 있다. 이에, 종래에 비하여 복수의 상부전극(600b)을 형성하는 공정을 단순화시킬 수 있다. 그리고, 레이저 스크라이빙 중에 상부전극(600b)의 에지영역이 손상되더라도, 상기 상부전극(600b)의 에지영역 하측에 제 1 절연막(300a)이 대응 위치함에 따라, 누설전류의 발생 및 소자의 이송 구동 현상 발생을 방지할 수 있다.
실시예에서는 유기발광소자를 예를 들어 상부전극(600b)을 분리 형성하는 방법을 설명하였으나, 이에 한정되지 않고 복수의 상부전극(600b)을 분리 형성하는 다양한 전기광학소자에 적용될 수 있다.
도 1a 내지 도 5a는 본 발명의 실시예에 따른 전기광학소자의 제작 방법을 순서적으로 설명하기 위한 상면도
도 1b 내지 도 5b는 실시예에 따른 도 1a 내지 도 5b의 A-A'를 자른 단면도
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 200: 하부전극
300: 절연막 300a: 제 1 절연막
300b: 제 2 절연막 500: 유기물층
600b: 상부전극
Claims (14)
- 기판 상에 하부전극을 형성하는 단계;상기 하부전극 상에 상기 하부전극과 교차하도록 제 1 절연막을 형성하는 단계;상기 하부전극 및 제 1 절연막이 형성된 기판 상에 유기물 막을 형성하는 단계;상기 유기물 막 상에 상부전극 막을 형성하는 단계;상기 상부전극 막의 일부를 레이저 스크라이빙 공정을 통해 제거하여 상기 하부전극과 교차되도록 상부전극을 형성하는 단계를 포함하고,상기 레이저 스크라이빙 공정을 통해 상부전극을 형성하는 단계에 있어서, 상기 상부전극의 하부면의 에지영역이 제 1 절연막 상측에 대응 위치하도록 하는 전기광학소자의 제작 방법.
- 청구항 1에 있어서,상기 레이저 스크라이빙 공정을 통해 상부전극을 형성하는 단계에 있어서, 상기 상부전극 막의 하측에 배치된 유기물 막의 일부를 제거하여 유기물 패턴을 형성하고, 상기 유기물 막 하측에 배치된 제 1 절연막의 일부를 동시에 제거하는 전기광학소자의 제작 방법.
- 기판 상에 하부전극을 형성하는 단계;상기 하부전극 상에 상기 하부전극과 교차하도록 제 1 절연막을 형성하는 단계;상기 하부전극 및 제 1 절연막이 형성된 기판 상에 유기물 막을 형성하는 단계;상기 유기물 막 상에 상부전극 막을 형성하는 단계;상기 상부전극 막의 일부를 레이저 스크라이빙 공정을 통해 제거하여 상기 하부전극과 교차되도록 상부전극을 형성하는 단계를 포함하고,상기 레이저 스크라이빙 공정을 통해 상부전극을 형성하는 단계에 있어서, 상기 레이저 스크라이빙 공정을 통해 상기 상부전극 막의 하측에 배치된 유기물 막의 일부를 제거하여 유기물 패턴을 형성하고, 상기 유기물 막 하측에 배치된 제 1 절연막의 일부를 제거하는 공정을 동시에 실시하는 전기광학소자의 제작 방법.
- 청구항 2 또는 청구항 3에 있어서,상기 레이저 스크라이빙 공정 중에 사용되는 레이저의 폭이 제 1 절연막의 폭에 비해 좁도록 하고, 상기 레이저가 제 1 절연막 상측의 중앙에 대응 배치되도록 하는 전기광학소자의 제작 방법.
- 청구항 4에 있어서,상기 레이저 스크라이빙 공정 중 레이저가 상부전극 막의 상측에서 상기 제 1 절연막 상측의 중앙영역에 대응하는 영역을 따라 이동하도록 함으로써, 상기 제 1 절연막의 중앙영역, 상기 제 1 절연막 중앙영역 상측에 대응하는 유기물 막 및 상부전극 막의 일부를 제거하는 전기광학소자의 제작 방법.
- 청구항 5에 있어서,상기 중앙영역이 제거된 제 1 절연막의 에지영역 상측에 유기물 패턴 및 상부전극의 에지영역의 대응 배치되도록 하는 전기광학소자의 제작 방법.
- 청구항 1 또는 청구항 3에 있어서,상기 하부전극과 평행하고 상기 상부전극 및 제 1 절연막과 교차하도록 하여, 상기 하부전극의 에지영역을 커버하도록 제 2 절연막을 형성하는 단계를 포함하는 전기광학소자의 제작 방법.
- 청구항 7에 있어서,상기 제 1 절연막 및 제 2 절연막을 동시에 형성하는 전기광학소자의 제작 방법.
- 청구항 8에 있어서,상기 제 1 및 제 2 절연막은 유기물, 무기물 및 산화물 중 어느 하나를 이용하여 형성하는 전기광학소자의 제작 방법.
- 청구항 9에 있어서,상기 제 1 및 제 2 절연막은 프린팅 방법, 포토 공정(photo lithography), 증착 및 식각 방법 중 어느 하나를 이용하여 형성하는 전기광학소자의 제작 방법.
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090064482A KR101420773B1 (ko) | 2009-07-15 | 2009-07-15 | 전기광학소자 및 이의 제작 방법 |
| US12/832,786 US8399276B2 (en) | 2009-07-15 | 2010-07-08 | Electro-optic device and method for manufacturing the same |
| TW099123195A TWI553939B (zh) | 2009-07-15 | 2010-07-14 | 光電元件及其製造方法 |
| CN201010227384.2A CN101958403B (zh) | 2009-07-15 | 2010-07-15 | 电光器件及其制造方法 |
| CN201510117453.7A CN104835918A (zh) | 2009-07-15 | 2010-07-15 | 电光器件及其制造方法 |
| US13/763,470 US9000454B2 (en) | 2009-07-15 | 2013-02-08 | Electro-optic device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090064482A KR101420773B1 (ko) | 2009-07-15 | 2009-07-15 | 전기광학소자 및 이의 제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110006872A KR20110006872A (ko) | 2011-01-21 |
| KR101420773B1 true KR101420773B1 (ko) | 2014-07-17 |
Family
ID=43464648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090064482A KR101420773B1 (ko) | 2009-07-15 | 2009-07-15 | 전기광학소자 및 이의 제작 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8399276B2 (ko) |
| KR (1) | KR101420773B1 (ko) |
| CN (2) | CN101958403B (ko) |
| TW (1) | TWI553939B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101420773B1 (ko) | 2009-07-15 | 2014-07-17 | 주성엔지니어링(주) | 전기광학소자 및 이의 제작 방법 |
| KR101356216B1 (ko) * | 2012-01-18 | 2014-01-28 | 참엔지니어링(주) | 태양전지기판의 가공방법 |
| CN111092170B (zh) * | 2018-10-23 | 2022-08-16 | 宸鸿光电科技股份有限公司 | 有机发光二极管结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030017096A (ko) * | 2001-08-23 | 2003-03-03 | 씨엘디 주식회사 | 유기 전계 발광 소자 및 그의 제조 방법 |
| KR20060023421A (ko) * | 2004-09-09 | 2006-03-14 | (주)케이디티 | 절연막 패터닝에 의한 유기 전계 발광 소자 면광원 제작방법 |
| KR20060068676A (ko) * | 2004-12-16 | 2006-06-21 | 엘지전자 주식회사 | 유기 전계발광표시소자의 제조방법 |
| KR20090073352A (ko) * | 2007-12-31 | 2009-07-03 | 주성엔지니어링(주) | 투명 전극 패턴 제조 방법 및 이를 갖는 전기 광학 소자의제조 방법 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5106452A (en) * | 1989-06-05 | 1992-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of depositing diamond and diamond light emitting device |
| US6211993B1 (en) * | 1996-05-20 | 2001-04-03 | Nz Applied Technologies Corporation | Thin film ferroelectric light modulators |
| JP3485749B2 (ja) * | 1997-02-17 | 2004-01-13 | 三洋電機株式会社 | 有機エレクトロルミネッセンス表示装置 |
| KR100282393B1 (ko) * | 1998-06-17 | 2001-02-15 | 구자홍 | 유기이엘(el)디스플레이소자제조방법 |
| US20010055454A1 (en) * | 2000-06-22 | 2001-12-27 | Roach William R. | Fiber carrying light emitting elements having patterned insulation |
| US20010055458A1 (en) * | 2000-06-22 | 2001-12-27 | Ladd Judith A. | Sheet-like light emitting display and method |
| JP2002075783A (ja) * | 2000-08-25 | 2002-03-15 | Alps Electric Co Ltd | 温度補償用薄膜コンデンサ |
| US7034470B2 (en) * | 2002-08-07 | 2006-04-25 | Eastman Kodak Company | Serially connecting OLED devices for area illumination |
| US6693296B1 (en) * | 2002-08-07 | 2004-02-17 | Eastman Kodak Company | OLED apparatus including a series of OLED devices |
| PL1642124T3 (pl) * | 2003-06-20 | 2018-04-30 | F.Hoffmann-La Roche Ag | Biosensory elektrochemiczne |
| US7122398B1 (en) * | 2004-03-25 | 2006-10-17 | Nanosolar, Inc. | Manufacturing of optoelectronic devices |
| US6982819B2 (en) * | 2004-05-10 | 2006-01-03 | Ciencia, Inc. | Electro-optic array interface |
| KR100718255B1 (ko) * | 2005-03-05 | 2007-05-15 | 삼성전자주식회사 | 디램 장치 및 그 제조 방법 |
| JP2006294454A (ja) * | 2005-04-12 | 2006-10-26 | Fuji Electric Holdings Co Ltd | 有機ｅｌ素子とその製造方法 |
| KR100685659B1 (ko) * | 2006-01-26 | 2007-02-26 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP2007220648A (ja) * | 2006-02-14 | 2007-08-30 | Samsung Sdi Co Ltd | 平板表示装置とその製造装置及び製造方法 |
| WO2008150769A2 (en) * | 2007-05-31 | 2008-12-11 | Thinsilicon Corporation | Photovoltaic device and method of manufacturing photovoltaic devices |
| KR100982412B1 (ko) * | 2008-05-29 | 2010-09-15 | (주)에이디에스 | 전기광학소자 및 이의 제작 방법 |
| TW201017900A (en) * | 2008-08-11 | 2010-05-01 | Tg Solar Corp | Solar cell and method for fabricating the same |
| KR101420773B1 (ko) * | 2009-07-15 | 2014-07-17 | 주성엔지니어링(주) | 전기광학소자 및 이의 제작 방법 |
| KR20110006873A (ko) * | 2009-07-15 | 2011-01-21 | 주성엔지니어링(주) | 절연 페이스트 및 이를 이용한 유기 발광 소자의 제조 방법 |
| US8137148B2 (en) * | 2009-09-30 | 2012-03-20 | General Electric Company | Method of manufacturing monolithic parallel interconnect structure |
| GB2474665B (en) * | 2009-10-22 | 2011-10-12 | M Solv Ltd | Method and apparatus for dividing thin film device into separate cells |
| US8865569B2 (en) * | 2009-10-22 | 2014-10-21 | M-Solv Ltd. | Method and apparatus for dividing thin film device into separate cells |
-
2009
- 2009-07-15 KR KR1020090064482A patent/KR101420773B1/ko active IP Right Grant
-
2010
- 2010-07-08 US US12/832,786 patent/US8399276B2/en active Active
- 2010-07-14 TW TW099123195A patent/TWI553939B/zh active
- 2010-07-15 CN CN201010227384.2A patent/CN101958403B/zh not_active Expired - Fee Related
- 2010-07-15 CN CN201510117453.7A patent/CN104835918A/zh active Pending
-
2013
- 2013-02-08 US US13/763,470 patent/US9000454B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030017096A (ko) * | 2001-08-23 | 2003-03-03 | 씨엘디 주식회사 | 유기 전계 발광 소자 및 그의 제조 방법 |
| KR20060023421A (ko) * | 2004-09-09 | 2006-03-14 | (주)케이디티 | 절연막 패터닝에 의한 유기 전계 발광 소자 면광원 제작방법 |
| KR20060068676A (ko) * | 2004-12-16 | 2006-06-21 | 엘지전자 주식회사 | 유기 전계발광표시소자의 제조방법 |
| KR20090073352A (ko) * | 2007-12-31 | 2009-07-03 | 주성엔지니어링(주) | 투명 전극 패턴 제조 방법 및 이를 갖는 전기 광학 소자의제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8399276B2 (en) | 2013-03-19 |
| CN101958403B (zh) | 2015-04-15 |
| TW201108487A (en) | 2011-03-01 |
| CN101958403A (zh) | 2011-01-26 |
| KR20110006872A (ko) | 2011-01-21 |
| US9000454B2 (en) | 2015-04-07 |
| CN104835918A (zh) | 2015-08-12 |
| US20130153875A1 (en) | 2013-06-20 |
| TWI553939B (zh) | 2016-10-11 |
| US20110012094A1 (en) | 2011-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9219253B2 (en) | Method for manufacturing organic EL display device | |
| US6949389B2 (en) | Encapsulation for organic light emitting diodes devices | |
| US7662663B2 (en) | OLED patterning method | |
| KR101137389B1 (ko) | 플렉서블 디스플레이용 기판, 이를 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법 | |
| US7674712B2 (en) | Patterning method for light-emitting devices | |
| KR101483193B1 (ko) | 박막 패터닝 방법 및 이를 이용한 전기 광학 소자 | |
| KR100986024B1 (ko) | 투명 전극 패턴 제조 방법 및 이를 갖는 전기 광학 소자의제조 방법 | |
| KR101657083B1 (ko) | 전기광학장치 및 이의 제작 방법 | |
| WO2018090444A1 (zh) | Oled基板及其制作方法 | |
| KR101420773B1 (ko) | 전기광학소자 및 이의 제작 방법 | |
| US7635609B2 (en) | Patterning method for light-emitting devices | |
| US20200058890A1 (en) | Light emitting device and manufacturing method thereof | |
| KR100982412B1 (ko) | 전기광학소자 및 이의 제작 방법 | |
| KR101550709B1 (ko) | 플렉서블 디스플레이용 기판을 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법 | |
| WO2007142603A1 (en) | An integrated shadow mask and method of fabrication thereof | |
| JP2008218343A (ja) | 有機ｅｌ発光装置の製造方法 | |
| TWI596818B (zh) | 製造有機發光顯示裝置之方法 | |
| JP2008041529A (ja) | 有機ｅｌ発光装置の製造方法 | |
| KR100311307B1 (ko) | 풀칼라 유기 전기 발광 소자의 제조 방법 | |
| KR20050061366A (ko) | 유기 ｅｌ 패널용 기판, 유기 ｅｌ 패널 및 그 제조 방법 | |
| KR20120122951A (ko) | 유기ｅｌ표시장치의 제조 방법 | |
| KR20030030792A (ko) | 유기 전계 발광 소자 및 그의 제조 방법 | |
| JP2012216297A (ja) | 有機ｅｌ表示装置の製造方法 | |
| KR20060030438A (ko) | 유기 ｅｌ 소자의 제조 방법 | |
| JP2009259644A (ja) | 有機ｅｌデバイスおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180518 Year of fee payment: 5 |