KR101374611B1 - Fabrication Methods of Vertical Structured Light Emitting Diodes - Google Patents
Fabrication Methods of Vertical Structured Light Emitting Diodes Download PDFInfo
- Publication number
- KR101374611B1 KR101374611B1 KR1020120038623A KR20120038623A KR101374611B1 KR 101374611 B1 KR101374611 B1 KR 101374611B1 KR 1020120038623 A KR1020120038623 A KR 1020120038623A KR 20120038623 A KR20120038623 A KR 20120038623A KR 101374611 B1 KR101374611 B1 KR 101374611B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- region
- forming
- semiconductor layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 230000000903 blocking effect Effects 0.000 claims abstract description 66
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 38
- 239000012212 insulator Substances 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 14
- 229910004205 SiNX Inorganic materials 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000007943 implant Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910017107 AlOx Inorganic materials 0.000 claims description 12
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 12
- 238000001704 evaporation Methods 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 238000009832 plasma treatment Methods 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 150000002221 fluorine Chemical class 0.000 claims 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 238000000231 atomic layer deposition Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 7
- 125000001153 fluoro group Chemical class F* 0.000 description 6
- -1 nitride compound Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 수직형 발광다이오드 소자 제조방법에 관한 것으로서, 본 발명의 수직형 발광다이오드 소자 제조방법은 노광 파장영역에 대해 투명한 투명기판 위에 순차적으로 적층되어 형성된 반도체층의 상면에, 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층 영역이 노출되도록 노광 파장영역에 대해 불투명한 제2 전극을 형성하는 단계와, 상기 제2 전극 및 반도체층의 상부 전면에 포지티브 감광막을 도포하는 단계와, 상기 투명기판 쪽에서 노광하는 단계와, 상기 제2 전극이 형성된 영역의 감광막이 남고 제2 전극이 형성되지 않은 영역의 반도체층 상부 표면이 노출되도록 감광막을 현상하는 단계와, 상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계와, 상기 감광막을 제거하는 단계와, 상기 제2 전극의 상면 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계와, 상기 투명기판을 분리하는 단계와, 제1 전극 형성층 위에 제1 전극을 형성하는 단계를 포함함으로써, 별도의 마스크 정렬 단계 없이 전류 저지층을 형성하여 공정의 단순화 및 신뢰성을 개선할 수 있다. The present invention relates to a method of manufacturing a vertical light emitting diode device, wherein the method of manufacturing a vertical light emitting diode device of the present invention comprises a region of a first electrode on an upper surface of a semiconductor layer formed by being sequentially stacked on a transparent substrate with respect to an exposure wavelength region. Forming an opaque second electrode with respect to the exposure wavelength region so that the second electrode formation layer region corresponding to the second electrode formation layer region is exposed, and applying a positive photoresist film to the entire upper surface of the second electrode and the semiconductor layer; Exposing at the substrate side, developing the photoresist film such that the photoresist film of the region where the second electrode is formed remains and the upper surface of the semiconductor layer is exposed in the region where the second electrode is not formed; Forming a layer, removing the photosensitive film, an upper surface of the second electrode and the current blocking layer Simplifying the process by forming a current blocking layer without a separate mask alignment step by forming a conductive support layer on the surface, separating the transparent substrate, and forming a first electrode on the first electrode forming layer And reliability can be improved.
Description
본 발명은 수직형 발광다이오드 소자 제조방법에 관한 것으로서, 보다 상세하게는 불투명한 전극을 자체 마스크로 하여 후면 노광 방식으로 노광함으로써, 별도의 마스크 정렬 단계 없이 전류 저지층을 형성하여 공정의 단순화 및 신뢰성을 개선하는 수직형 발광다이오드 소자 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a vertical light emitting diode device, and more particularly, by exposing the opaque electrode as a self-mask as a back exposure method to form a current blocking layer without a separate mask alignment step, thereby simplifying and reliability of the process. The present invention relates to a method of manufacturing a vertical light emitting diode device.
일반적인 질화물 화합물 반도체 엘이디(LED)는 사파이어 기판 상에 성장하여 p형과 n형 본딩 패드 모두 윗면에 있는 수평형 구조로 제작된다. 하지만 수평형 LED는 사파이어 기판의 전기적, 열적 부도체 특성에 의해 전류가 특정 영역에 집중되어 효율을 떨어뜨리고 고출력 LED 제작에 부적합하다. Typical nitride compound semiconductor LEDs (LEDs) are grown on a sapphire substrate and fabricated in a horizontal structure with both p-type and n-type bonding pads on top. However, horizontal LEDs are not suitable for manufacturing high-power LEDs due to the electrical and thermal insulator characteristics of the sapphire substrate, which causes current to be concentrated in specific areas, thereby reducing efficiency.
이와 같은 수평형 LED가 갖는 문제를 해결하기 위해 레이저 리프트 오프(Laser Lift-Off: LLO) 공정을 사용하여 사파이어 기판을 제거하는 수직형 구조의 LED 소자가 제안되었다. In order to solve the problem of the horizontal LED, a vertical LED device has been proposed to remove the sapphire substrate using a laser lift-off (LLO) process.
수직형 LED는 수평형 LED와 비교하여 n-GaN의 두께가 두꺼워 전류 확산이 잘 되지만 더 균일하게 광자를 분포시켜 고휘도, 고출력 LED 소자를 구현하기 위해서는 전류 저지층(Current Blocking layer: CBL)이 필요하다. Vertical LEDs have a thicker n-GaN than horizontal LEDs for better current spreading, but a current blocking layer (CBL) is required for more uniform distribution of photons to achieve high brightness and high power LED devices. Do.
질화물 화합물 반도체 수직형 LED에서 전류 저지층은 일반적으로 마스크 정렬 단계를 이용한 포토리소그라피 공정으로 SiOx, SiNx 등의 절연체를 선택적으로 패터닝하거나 p-GaN 층의 선택적인 플라즈마 처리나 이온 임플란트(ion implant) 공정을 통해 구현하고 있다.In the nitride compound semiconductor vertical LED, the current blocking layer is generally a photolithography process using a mask alignment step, selectively patterning an insulator such as SiOx, SiNx, or a selective plasma treatment of an p-GaN layer or an ion implant process. It is implemented via:
그러나, 마스크 정렬 단계를 이용한 포토리소그라피 공정은 발광 다이오드와 포토마스크의 개구부를 정렬하기 위해서 현미경 또는 확대경이 구비되어야 하고, 정교하게 발광 다이오드 기판을 움직이게 할 수 있는 정밀 이송장치가 구비되어 있는 고가의 정밀한 마스크 얼라이너 장치를 필요로 한다. 또한, 발광 다이오드와 포토마스크의 개구부를 정렬하는 과정은 일정 시간을 소모하여야 하므로 공정 시간을 증가시키고, 숙련된 작업자를 필요로 하므로 비효율적이며, 정렬 오차에 의한 신뢰성과 유효면적 감소의 문제가 발생한다. However, the photolithography process using a mask alignment step requires expensive microscopes or magnifiers to align the openings of the light emitting diodes and the photomask, and is expensive and precisely equipped with a precision transfer device capable of precisely moving the light emitting diode substrate. Requires a mask aligner device. In addition, the process of aligning the openings of the light emitting diodes and the photomask requires a certain amount of time, which increases the process time and requires a skilled worker, which is inefficient, resulting in problems of reliability and effective area reduction due to alignment errors. .
또한, 일반적인 질화물 화합물 반도체의 경우 이종 기판 위에 성장이 되기에 기판과 질화물 반도체의 열팽창 계수 등의 차이에 의해 발생하는 웨이퍼의 휨(bowing)은 기판 직경의 증대에 따라 증가한다. 따라서, 기판 직경의 증대에 따른 마스크 정렬 오차의 증대에 의한 미세 전류 저지층 구현에 제한이 발생한다. In addition, in the case of a general nitride compound semiconductor, the growth of the wafer due to the difference in thermal expansion coefficient between the substrate and the nitride semiconductor and the like increases due to the increase in the substrate diameter. Therefore, a limitation arises in the implementation of the fine current blocking layer due to the increase in the mask alignment error according to the increase in the substrate diameter.
이러한 종래의 포토리소그라피 공정이 가지는 비효율성을 개선하기 위하여, 한국등록특허 제655162호에서는 별도의 포토마스크를 사용하지 않고 선택적으로 보호막을 입히는 방법이 개시되어 있다. In order to improve the inefficiency of the conventional photolithography process, Korean Patent No. 655162 discloses a method of selectively applying a protective film without using a separate photomask.
상기의 특허에서는 자외선이 투과할 수 있는 투명기판, 투명기판 위에 적층되어 있는 p형(또는 n형) 반도체층과 n형(또는 p형) 반도체층, p형 반도체층과 n형 반도체층의 접한 부분에 형성되어 있는 금속 전극을 포함하며, 상기 투명기판 쪽에서 자외선을 조사함으로써, 포토마스크 없이 전극 부분을 제외한 나머지 부분에 선택적으로 유전체 보호막을 형성할 수 있다. In the above patent, a transparent substrate through which ultraviolet rays can pass, a p-type (or n-type) semiconductor layer and an n-type (or p-type) semiconductor layer stacked on the transparent substrate, a contact between the p-type semiconductor layer and the n-type semiconductor layer It includes a metal electrode formed in the portion, by irradiating ultraviolet rays from the transparent substrate side, it is possible to selectively form a dielectric protective film on the remaining portion except the electrode portion without a photomask.
하지만, 상기 특허는 기판 상에 p형과 n형 반도체층이 모두 형성되는 수평형 구조이므로, 수평형 LED의 제조에만 적용할 수 있는 단점이 있었다. However, since the patent has a horizontal structure in which both the p-type and n-type semiconductor layers are formed on the substrate, there is a drawback that can be applied only to the manufacture of the horizontal LED.
따라서, 포토리소그라피 공정을 생략하여 마스크 정렬 오차에 의한 문제점을 해결하면서도 수직형 LED를 제조하는데 적용함으로써, 수직형 LED를 제조할 수 있는 제조방법이 요구되고 있는 실정이다. Therefore, by eliminating the photolithography process and solving the problem caused by the mask alignment error while applying to manufacture a vertical LED, there is a demand for a manufacturing method capable of manufacturing a vertical LED.
본 발명은 상기와 같은 요구에 부응하기 위하여 안출된 것으로, 노광 파장 영역에 대해 투명한 기판 위에 순차적으로 적층된 반도체층의 상부에 형성된 제2 전극 형성층과, 상기 제2 전극 형성층 위에 노광 파장영역에 대해 불투명한 제2 전극을 형성한 후 형성된 제2 전극을 자체 마스크로 하여 상기 투명한 기판을 통해 후면 노광 방식으로 전류 저지층을 형성함으로써, 별도의 마스크 정렬 단계를 생략하여 공정의 단순화 및 신뢰성을 개선할 수 있는 수직형 발광다이오드 소자 제조방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to meet the above requirements, and includes a second electrode formation layer formed on top of a semiconductor layer sequentially stacked on a substrate transparent to an exposure wavelength region, and an exposure wavelength region on the second electrode formation layer. By forming the current blocking layer through the transparent substrate using the second electrode formed after forming the opaque second electrode as its own mask, a separate mask alignment step can be omitted, thereby simplifying the process and improving reliability. It is an object of the present invention to provide a method of manufacturing a vertical light emitting diode device.
또한, 별도의 마스크 정렬 단계를 생략함으로써 마스크 정렬 오차에 기인한 소자 구성층의 유효 면적 감소를 최소화할 수 있는 수직형 발광다이오드 소자 제조방법을 제공하는데 그 목적이 있다. In addition, it is an object of the present invention to provide a method of manufacturing a vertical light emitting diode device that can minimize the reduction of the effective area of the device component layer due to the mask alignment error by eliminating a separate mask alignment step.
또한, 기존의 마스크 정렬 시 정렬 오차의 제한을 받지 않는 미세 전류 저지층 구현이 가능하여 전류 확산이 개선된 수직형 발광다이오드 소자 제조방법을 제공하는데 그 목적이 있다. In addition, an object of the present invention is to provide a method of manufacturing a vertical type light emitting diode device in which a current spreading layer is improved by implementing a fine current blocking layer that is not limited by an alignment error when a conventional mask is aligned.
상기와 같은 목적들을 달성하기 위하여, 본 발명에서는 노광 파장영역에 대해 투명한 투명기판 위에 순차적으로 적층되어 형성된 반도체층의 상면에, 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층 영역이 노출되도록 노광 파장영역에 대해 불투명한 제2 전극을 형성하는 단계와, 상기 제2 전극 및 반도체층의 상부 전면에 포지티브 감광막을 도포하는 단계와, 상기 투명기판 쪽에서 노광하는 단계와, 상기 제2 전극이 형성된 영역의 감광막이 남고 제2 전극이 형성되지 않은 영역의 반도체층 상부 표면이 노출되도록 감광막을 현상하는 단계와, 상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계와, 상기 감광막을 제거하는 단계와, 상기 제2 전극의 상면 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계와, 상기 투명기판을 분리하는 단계와, 제1 전극 형성층 위에 제1 전극을 형성하는 단계를 포함하는 수직형 발광다이오드 소자 제조방법이 제공된다.In order to achieve the above objects, in the present invention, the second electrode formation layer region perpendicular to the region of the first electrode is exposed on the upper surface of the semiconductor layer which is sequentially stacked on the transparent substrate with respect to the exposure wavelength region. Forming an opaque second electrode over an exposure wavelength region, applying a positive photoresist film on the entire upper surface of the second electrode and the semiconductor layer, exposing on the transparent substrate side, and forming the second electrode. Developing the photoresist film so as to expose the upper surface of the semiconductor layer in the region where the photoresist film of the region remains and the second electrode is not formed; forming a current blocking layer in the exposed semiconductor layer region; and removing the photoresist film. Forming a conductive support layer on an upper surface of the second electrode and an upper surface of the current blocking layer; Li this step, a first vertical-type light emitting diode device manufacturing method comprising: forming a first electrode on the first electrode forming layer is provided.
본 발명에 있어서, 상기 투명기판 위에 순차적으로 적층된 반도체층은 InXAlYGa1-X-YN (0≤x, 0≤y, x+y≤1)의 조성식을 가지는 것을 특징으로 한다. In the present invention, the semiconductor layer sequentially stacked on the transparent substrate is characterized by having a composition formula of In X Al Y Ga 1-XY N (0≤x, 0≤y, x + y≤1).
또한, 상기 반도체층은 상기 투명기판 위에 형성된 n형 또는 p형 제1 전극 형성층과, 상기 제1 전극 형성층 위에 형성된 활성층과, 상기 활성층 위에 상기 제1 전극 형성층과 반대 극성으로 형성된 제2 전극 형성층을 포함할 수 있다. The semiconductor layer may include an n-type or p-type first electrode forming layer formed on the transparent substrate, an active layer formed on the first electrode forming layer, and a second electrode forming layer formed on the active layer with a polarity opposite to that of the first electrode forming layer. It may include.
여기서, 상기 투명기판은 사파이어, 유리, 징크옥사이드(ZnO), 실리콘카바이드(SiC) 기판 중 어느 하나로 이루어질 수 있다. The transparent substrate may be formed of any one of sapphire, glass, zinc oxide (ZnO), and silicon carbide (SiC) substrate.
본 발명에 있어서, 상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계는 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD(Atomic Layer Deposition; 원자층 증착) 방식으로 형성할 수 있다.In the present invention, the forming of the current blocking layer in the exposed semiconductor layer region may include e-beam evaporation, sputter, and atomic layer deposition (ALD) of an insulator including at least one of SiOx, SiNx, SiOxNy, and AlOx. Vapor deposition).
한편, 상기 노출된 반도체층 이외의 영역에 형성된 절연체는 리프트 오프 방식으로 감광막을 제거하는 단계에서 선택적으로 제거할 수 있다. On the other hand, the insulator formed in the region other than the exposed semiconductor layer can be selectively removed in the step of removing the photosensitive film by a lift-off method.
본 발명에 있어서, 상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계는, 상기 노출된 반도체층 영역의 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거한 후 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD 방식으로 상기 전류 저지층을 형성하고, 노출된 반도체층 이외의 영역에 형성된 절연체는 리프트 오프 방식으로 감광막을 제거하는 단계에서 선택적으로 제거할 수 있다. In the present disclosure, the forming of the current blocking layer in the exposed semiconductor layer region may include removing the second electrode forming layer or the second electrode forming layer and the active layer of the exposed semiconductor layer region, and then removing SiOx, SiNx, SiOxNy, and AlOx. The current blocking layer may be formed by e-beam evaporation, sputter, or ALD in an insulator including at least one, and an insulator formed in a region other than the exposed semiconductor layer may be selectively removed in the step of removing the photoresist in a lift-off manner. Can be.
또한, 상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계는 H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시키는 방식으로 형성할 수 있다. In addition, the forming of the current blocking layer in the exposed semiconductor layer region may be performed using a plasma treatment method using H, O 2 , N 2 , CHF 3 , Fluorine series, or a mixture thereof, or H, O, N It can be formed by F ion implant method of increasing the insulating properties of the exposed semiconductor layer (implant ion) method.
본 발명에 있어서, 상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계는, H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시킨 후 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD 방식으로 상기 전류 저지층을 형성하고, 노출된 반도체층 이외의 영역에 형성된 절연체는 리프트 오프 방식으로 감광막을 제거하는 단계에서 선택적으로 제거할 수 있다. In the present invention, the forming of the current blocking layer in the exposed semiconductor layer region may include a plasma treatment method using H, O 2 , N 2 , CHF 3 , Fluorine series, or a mixed gas thereof. After increasing the insulation of the exposed semiconductor layer by using an ion implantation method, an O, N , F ion implant method, an insulator including at least one of SiOx, SiNx, SiOxNy, and AlOx may be e-beam evaporation, sputter, and ALD. The current blocking layer may be formed, and the insulator formed in a region other than the exposed semiconductor layer may be selectively removed in the step of removing the photosensitive film by a lift-off method.
한편, 상기와 같은 목적들을 달성하기 위하여, 본 발명에서는 노광 파장영역에 대해 투명한 투명기판 위에 순차적으로 적층되어 형성된 반도체층의 상면에, 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층 영역이 노출되도록 노광 파장영역에 대해 불투명한 제2 전극을 형성하는 단계와, 상기 제2 전극 및 반도체층의 상부 전면에 절연막을 형성하는 단계와, 상기 절연막 상부 전면에 네가티브 감광막을 도포하는 단계와, 상기 투명기판 쪽에서 노광하는 단계와, 상기 제2 전극이 형성된 영역의 절연막이 노출되고 제2 전극이 형성되지 않은 영역의 감광막이 남도록 현상하는 단계와, 상기 제2 전극이 형성된 영역의 절연막을 건식 식각이나 습식 식각 방식으로 선택적으로 제거하여 제2 전극이 형성되지 않은 영역 위에 전류 저지층을 형성하는 단계와, 상기 감광막을 제거하는 단계와, 상기 제2 전극 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계와, 상기 투명기판을 분리하는 단계와, 제1 전극 형성층 위에 제1 전극을 형성하는 단계를 포함하는 수직형 발광다이오드 소자 제조방법이 제공된다. On the other hand, in order to achieve the above objects, in the present invention, the second electrode formation layer region perpendicular to the region of the first electrode is formed on the upper surface of the semiconductor layer formed by being sequentially stacked on a transparent substrate transparent to the exposure wavelength region Forming an opaque second electrode over the exposure wavelength region to be exposed, forming an insulating film on the entire upper surface of the second electrode and the semiconductor layer, applying a negative photosensitive film on the entire upper surface of the insulating film, and Exposing the insulating film in the region where the second electrode is formed and leaving the photoresist in the region where the second electrode is not formed; and performing dry etching of the insulating film in the region where the second electrode is formed. Selectively removing by wet etching to form a current blocking layer over the region where the second electrode is not formed Removing the photosensitive film, forming a conductive support layer on the second electrode and the current blocking layer, separating the transparent substrate, and forming a first electrode on the first electrode forming layer. Provided is a method of manufacturing a vertical light emitting diode device comprising a.
또한, 상기와 같은 목적들을 달성하기 위하여, 본 발명에서는 노광 파장영역에 대해 투명한 투명기판 위에 순차적으로 적층되어 형성된 반도체층의 상면에, 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층 영역이 노출되도록 노광 파장영역에 대해 불투명한 제2 전극을 형성하는 단계와, 상기 제2 전극 및 반도체층의 상부 전면에 포지티브 감광막을 도포하는 단계와, 상기 투명기판 쪽에서 노광하는 단계와, 상기 제2 전극이 형성된 영역의 감광막이 남고 제2 전극이 형성되지 않은 영역의 반도체층 상부 표면이 노출되도록 감광막을 현상하는 단계와, 상기 노출된 반도체층의 영역에서 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거하는 단계와, 상기 감광막을 제거하는 단계와, 상기 제2 전극과 반도체층의 상부 전면에 절연막을 형성하는 단계와, 상기 절연막의 상부 전면에 네가티브 감광막을 도포하는 단계와, 상기 투명기판 쪽에서 노광하는 단계와, 상기 제2 전극이 형성된 영역 위의 절연막이 노출되고 제2 전극이 형성되지 않은 영역의 감광막이 남도록 현상하는 단계와, 상기 제2 전극이 형성된 영역의 절연막을 건식 식각이나 습식 식각 방식으로 선택적으로 제거하여 제2 전극이 형성되지 않은 영역 위에 전류 저지층을 형성하는 단계와, 감광막을 제거하는 단계와, 상기 제2 전극 상면 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계와, 상기 투명기판을 분리하는 단계와, 제1 전극 형성층 위에 제1 전극을 형성하는 단계를 포함하는 수직형 발광다이오드 소자 제조방법이 제공될 수 있다.In addition, in order to achieve the above objects, in the present invention, the second electrode forming layer region perpendicular to the region of the first electrode is formed on the upper surface of the semiconductor layer formed by being sequentially stacked on the transparent substrate transparent to the exposure wavelength region Forming a second electrode that is opaque to the exposure wavelength region to be exposed, applying a positive photoresist film on the entire upper surface of the second electrode and the semiconductor layer, exposing on the transparent substrate, and exposing the second electrode Developing the photoresist film such that the photoresist film of the formed region remains and the upper surface of the semiconductor layer of the region where the second electrode is not formed is exposed, and the second electrode formation layer or the second electrode formation layer and the active layer Removing the photoresist layer; and forming an insulating film on the entire upper surface of the second electrode and the semiconductor layer. And applying a negative photoresist film on the entire upper surface of the insulating film, exposing the photoresist on the transparent substrate, and exposing the insulating film on the region where the second electrode is formed and not forming the second electrode. Developing the remaining electrode, selectively removing the insulating film in the region where the second electrode is formed by dry etching or wet etching to form a current blocking layer on the region where the second electrode is not formed, and removing the photoresist film. Forming a conductive support layer on an upper surface of the second electrode and an upper surface of the current blocking layer; separating the transparent substrate; and forming a first electrode on the first electrode formation layer. A diode device manufacturing method may be provided.
또한, 상기와 같은 목적들을 달성하기 위하여, 본 발명에서는 노광 파장영역에 대해 투명한 투명기판 위에 순차적으로 적층되어 형성된 반도체층의 상면에, 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층 영역이 노출되도록 노광 파장영역에 대해 불투명한 제2 전극을 형성하는 단계와, 상기 제2 전극 및 반도체층의 상부 전면에 네가티브 감광성 절연막을 도포하는 단계와, 상기 투명기판 쪽에서 노광하는 단계와, 상기 제2 전극이 형성된 부분이 노출되고 제2 전극이 형성되지 않은 영역의 절연막이 선택적으로 남도록 전류 저지층을 형성하는 단계와, 상기 제2 전극 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계와, 상기 투명기판을 분리하는 단계와, 제1 전극 형성층 위에 제1 전극을 형성하는 단계를 포함하는 수직형 발광다이오드 소자 제조방법이 제공될 수 있다.In addition, in order to achieve the above objects, in the present invention, the second electrode forming layer region perpendicular to the region of the first electrode is formed on the upper surface of the semiconductor layer formed by being sequentially stacked on the transparent substrate transparent to the exposure wavelength region Forming a second electrode that is opaque to the exposure wavelength region to be exposed, applying a negative photosensitive insulating film on the entire upper surface of the second electrode and the semiconductor layer, exposing on the transparent substrate, and exposing the second substrate. Forming a current blocking layer so that an insulating film in a region where the electrode is formed and the second electrode is not formed remains selectively; forming a conductive support layer on the second electrode and the current blocking layer; Separating the transparent substrate, and forming a first electrode on the first electrode forming layer. DE elements may be provided a method of manufacturing the same.
또한, 상기와 같은 목적들을 달성하기 위하여, 본 발명에서는 노광 파장영역에 대해 투명한 투명기판 위에 순차적으로 적층되어 형성된 반도체층의 상면에, 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층 영역이 노출되도록 노광 파장영역에 대해 불투명한 제2 전극을 형성하는 단계와, 상기 제2 전극 및 반도체층의 상부 전면에 포지티브 감광막을 도포하는 단계와, 상기 투명기판 쪽에서 노광하는 단계와, 상기 제2 전극이 형성된 부분에 감광막이 남고 제2 전극이 형성되지 않은 영역에 반도체층의 상부 표면이 노출되도록 감광막을 현상하는 단계와, 상기 노출된 반도체층의 영역에서 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거하는 단계와, 감광막을 제거하는 단계와, 상기 반도체층의 상부 전면에 네가티브 감광성 절연막을 도포하는 단계와, 상기 투명기판 쪽에서 노광하는 단계와, 상기 제2 전극이 형성된 부분이 노출되고 제2 전극이 형성되지 않은 영역에 절연막이 선택적으로 남도록 전류 저지층을 형성하는 단계와, 상기 제2 전극 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계와, 상기 투명기판을 분리하는 단계와, 제1 전극 형성층 위에 제1 전극을 형성하는 단계를 포함하는 수직형 발광다이오드 소자 제조방법이 제공될 수 있다. In addition, in order to achieve the above objects, in the present invention, the second electrode forming layer region perpendicular to the region of the first electrode is formed on the upper surface of the semiconductor layer formed by being sequentially stacked on the transparent substrate transparent to the exposure wavelength region Forming a second electrode that is opaque to the exposure wavelength region to be exposed, applying a positive photoresist film on the entire upper surface of the second electrode and the semiconductor layer, exposing on the transparent substrate, and exposing the second electrode Developing the photoresist film so that the upper surface of the semiconductor layer is exposed to a region in which the photoresist film remains and the second electrode is not formed, and the second electrode formation layer or the second electrode formation layer and the active layer in the exposed semiconductor layer region. Removing the photoresist film, removing the photoresist film, and forming a negative photosensitive insulating film on the entire upper surface of the semiconductor layer. And forming a current blocking layer to selectively expose an insulating layer in a region where the second electrode is formed and the second electrode is not exposed, and the second substrate is exposed. And forming a conductive support layer on an upper surface of the current blocking layer, separating the transparent substrate, and forming a first electrode on the first electrode forming layer. have.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 수직형 구조의 LED를 제조할 때 별도의 마스크 정렬 단계 없이 전류 저지층을 형성함으로써, 공정의 단순화 및 신뢰성을 개선하고, 마스크 정렬 오차에 기인한 소자 구성층의 유효 면적 감소를 최소화할 뿐만 아니라, 기존의 마스크 정렬시 정렬 오차의 제한을 받지 않는 미세 전류 저지층 구현이 가능하여 전류 확산이 개선된 수직형 발광다이오드 소자를 구현할 수 있는 효과가 있다.As described above, according to the present invention, when manufacturing a vertical structure LED by forming a current blocking layer without a separate mask alignment step, the process simplification and reliability, and the device configuration due to the mask alignment error In addition to minimizing the reduction of the effective area of the layer, it is possible to implement a fine current blocking layer that is not limited by the alignment error in the conventional mask alignment, thereby realizing a vertical LED device having improved current spreading.
도 1은 본 발명의 제1 실시예에 따른 수직형 발광다이오드 소자를 도시한 단면도이다.
도 2a 내지 도 2h는 본 발명의 제1 실시예에 따른 수직형 발광다이오드 소자를 제조하는 공정을 나타내는 단면도들이다.
도 3a 내지 도 3i는 본 발명의 제2 실시예에 따른 수직형 발광다이오드 소자를 제조하는 공정을 나타내는 단면도들이다.
도 4a 내지 도 4m은 본 발명의 제3 실시예에 따른 수직형 발광다이오드 소자를 제조하는 공정을 나타내는 단면도들이다. 1 is a cross-sectional view showing a vertical light emitting diode device according to a first embodiment of the present invention.
2A to 2H are cross-sectional views illustrating a process of manufacturing a vertical light emitting diode device according to a first embodiment of the present invention.
3A to 3I are cross-sectional views illustrating a process of manufacturing a vertical light emitting diode device according to a second embodiment of the present invention.
4A to 4M are cross-sectional views illustrating a process of manufacturing a vertical light emitting diode device according to a third embodiment of the present invention.
본 발명의 수직형 발광다이오드 소자는 노광 파장영역에 대해 불투명한 전극을 자체 마스크로 하여 후면 노광 방식으로 노광함으로써, 별도의 마스크 정렬 단계 없이 전류 저지층을 형성하는 것으로서, 이하에서는 첨부된 도면을 참조하여 본 발명의 수직형 발광다이오드 소자 제조방법을 보다 상세히 설명하기로 한다. In the vertical light emitting diode device of the present invention, the current blocking layer is formed without a separate mask alignment step by exposing the opaque electrode to the exposure wavelength region using a backside exposure method as its own mask. The manufacturing method of the vertical light emitting diode device of the present invention will be described in more detail.
<제1 실시예>≪ Embodiment 1 >
도 1은 본 발명의 제1 실시예에 따른 수직형 발광다이오드 소자를 도시한 단면도이고, 도 2a 내지 도 2h는 본 발명의 제1 실시예에 따른 수직형 발광다이오드 소자를 제조하는 공정을 나타내는 단면도들이다. 1 is a cross-sectional view illustrating a vertical light emitting diode device according to a first embodiment of the present invention, and FIGS. 2A to 2H are cross-sectional views illustrating a process of manufacturing a vertical light emitting diode device according to a first embodiment of the present invention. admit.
본 발명의 수직형 발광다이오드 소자를 제조하기 위하여, 먼저, 노광 파장영역에 대해 투명한 투명기판(10) 위에 반도체층을 적층하여 형성한다. In order to manufacture the vertical light emitting diode device of the present invention, first, a semiconductor layer is formed on a
상기 투명기판(10)은 노광되는 파장영역에 대해 투명한 기판으로서, 자외선으로 노광할 경우에는 자외선이 투과할 수 있는 기판으로 이루어진다. The
예를 들어, 상기 투명기판(10)은 사파이어, 유리, 징크옥사이드(ZnO), 실리콘카바이드(SiC) 기판 중 어느 하나로 이루어질 수 있다. For example, the
본 발명에 있어서, 상기 투명기판(10) 위에 순차적으로 적층된 반도체층은 InXAlYGa1-X-YN (0≤x, 0≤y, x+y≤1)의 조성식을 가지는 질화물 반도체층으로 이루어질 수 있다. InXAlYGa1 -X- YN (0≤x, 0≤y, x+y≤1)로 표현되는 GaN계 반도체는 청색, 자외선 영역의 발광에 적합한 화합물 반도체로서, 청색 또는 녹색 발광다이오드에 널리 이용되고 있다.In the present invention, the semiconductor layer sequentially stacked on the
상기 반도체층은 상기 투명기판(10) 위에 형성된 n형 또는 p형 제1 전극 형성층(20)과, 상기 제1 전극 형성층(20) 위에 형성된 활성층(30)과, 상기 활성층(30) 위에 상기 제1 전극 형성층(20)과 반대 극성으로 형성된 제2 전극 형성층(40)을 포함하여 구성된다. The semiconductor layer may include an n-type or p-type first
즉, 상기 제1 전극 형성층(20)은 p형 또는 n형으로 도핑될 수 있으며, 상기 제2 전극 형성층(40)은 상기 제1 전극 형성층(20)과 반대극성으로 도핑한다. That is, the first
본 발명의 수직형 발광다이오드 소자는 상기 제2 전극 형성층(40)의 상면에, 노광 파장영역에 대해 불투명한 제2 전극(50)을 형성한다. In the vertical light emitting diode device of the present invention, the
상기 제2 전극(50)은 후술할 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층(40) 영역이 노출되도록 형성되는 것으로, 도 2a에서 보는 바와 같이, 제1 전극의 영역에 수직적으로 대응되는 영역(52)에는 제2 전극(50)이 형성되지 않아 외부로 노출되는 것이다. The
이와 같이, 제2 전극(50)이 형성된 반도체층의 상부에는 포지티브 감광막(60)을 도포한다. In this way, the positive
이후, 상기 투명기판(10) 쪽에서 노광한다(도 2b).Thereafter, the
여기서, 상기 투명기판(10) 위에 노광한다 함은 투명기판 위에 적층으로 형성된 발광 다이오드층이 상부에 형성되어 있고, 상기 투명기판(10) 밑에서 발광 다이오드를 향해 노광하는 후면 노광으로 공정을 진행한다. Here, the exposure to the
본 발명에서, 상기 투명기판(10)이 노광 파장영역에 대해 투명하고, 반도체층이 수 μm 미만으로 비교적 얇기 때문에 광(예를 들어, 자외선)이 상기 투명기판(10)과 상기 제1 전극 형성층(20), 활성층(30) 및 상기 제2 전극 형성층(40)을 통과해 상기 포지티브 감광막(60)에까지 도달하게 된다. 그러나 상기 제2 전극(50)은 노광 파장에 대해 불투명하므로 광이 투과되지 않는다. 따라서 제2 전극(50)이 형성되지 않는 부분의 감광막(60)만 노광되고 제2 전극(50)이 형성되어 있는 부분의 감광막(60)은 노광되지 않는다.In the present invention, since the
이후, 현상하는 공정을 진행한다. 본 발명의 제1 실시예에서는 포지티브 감광막(60)을 도포하였으므로, 감광막을 현상하면, 상기 제2 전극(50)이 형성된 영역의 감광막(60)이 남고 제2 전극(50)이 형성되지 않은 영역의 반도체층 상부 표면이 노출된다(도 2c). Thereafter, the developing step is performed. In the first embodiment of the present invention, since the
이후, 상기 노출된 반도체층 영역(52)에 전류 저지층(70)을 형성한다(도 2d). Thereafter, a
본 발명에서 상기 노출된 반도체층 영역에 전류 저지층(70)을 형성하는 단계는 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD(Atomic Layer Deposition; 원자층 증착) 방식으로 형성한다. In the present invention, the forming of the
또한, 상기 노출된 반도체층 영역(52) 위에 전류 저지층(70)을 형성하는 단계는, 상기 노출된 반도체층 영역의 제2 전극 형성층(40) 또는 제2 전극 형성층(40)과 활성층(30)을 제거한 후 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD 방식으로 상기 전류 저지층(70)을 형성할 수도 있다. In addition, the forming of the
또한, 상기 노출된 반도체층 영역(52) 위에 전류 저지층(70)을 형성하는 단계는, 노출된 반도체층의 절연성을 증대시키는 방식으로 구현할 수 있다. In addition, the forming of the
즉, 상기 노출된 반도체층 영역(52)에 H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시킴으로 전류저지층을 구현한다. That is, a plasma treatment method using H, O 2 , N 2 , CHF 3 , Fluorine series, or a mixed gas thereof in the exposed
또한, 상기 노출된 반도체층 영역(52)에 전류 저지층(70)을 형성하는 단계는, 노출된 반도체층의 절연성을 증대시키기 위해 상기 노출된 반도체층 영역(52)에 H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시킨 후 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD(Atomic Layer Deposition; 원자층 증착) 방식으로 형성함으로 구현할 수 있다.In addition, the forming of the
또한, 상기 노출된 반도체층 영역(52) 위에 전류 저지층(70)을 형성하는 단계는, 상기 노출된 반도체층 영역의 제2 전극 형성층(40) 또는 제2 전극 형성층(40)과 활성층(30)을 제거한 후 H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시킨 후 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD 방식으로 상기 전류 저지층(70)을 형성함으로 구현할 수 있다.In addition, the forming of the
이후, 상기 제2 전극(50) 상에 남아있는 감광막(60)을 제거한다(도 2e). Thereafter, the
한편, 상기 노출된 반도체층 영역(52) 이외의 영역에 형성된 절연체는 리프트 오프 방식으로 감광막(60)을 제거하는 단계에서 선택적으로 제거할 수 있다. Meanwhile, the insulator formed in the region other than the exposed
이후, 상기 제2 전극(50) 및 상기 전류 저지층(70)의 상면에 도전성 지지층(80)을 형성한다(도 2f). Thereafter, the
이후, 상기 투명기판(10)을 분리한다(도 2g). Thereafter, the
상기 투명기판(10)을 분리하는 단계에서는 통상적인 레이저 리프트 오프(Laser Lift-Off: LLO) 공정을 사용하여 투명기판(10)을 제거할 수 있다. In the separating of the
수직형 발광다이오드 소자를 뒤집은 후, 제1 전극 형성층(20) 위에 제1 전극(90)을 형성한다. After inverting the vertical light emitting diode device, the
이상에서 설명한 바와 같은 본 발명의 제1 실시예에 의하면, 수직형 구조의 LED를 제조할 때 별도의 마스크 정렬 단계 없이 전류 저지층을 형성함으로써, 공정을 단순화하여 공정시간을 단축하고, 마스크 정렬 오차를 배제함으로써 소자의 신뢰성을 개선할 수 있다.
According to the first embodiment of the present invention as described above, when manufacturing a vertical structure LED by forming a current blocking layer without a separate mask alignment step, the process is simplified to shorten the process time, mask alignment error By eliminating this, the reliability of the device can be improved.
<제2 실시예>Second Embodiment
도 3a 내지 도 3i는 본 발명의 제2 실시예에 따른 수직형 발광다이오드 소자를 제조하는 공정을 나타내는 단면도들이다. 3A to 3I are cross-sectional views illustrating a process of manufacturing a vertical light emitting diode device according to a second embodiment of the present invention.
본 발명의 제2 실시예는 네가티브 감광막을 이용하여 수직형 발광다이오드 소자에 마스크 정렬 단계 없이 후면 노광 방식으로 노광하여 전류 저지층을 형성하는 제조방법에 대한 것이다. A second embodiment of the present invention relates to a method of manufacturing a current blocking layer by exposing a vertical light emitting diode device to a vertical light emitting diode device without a mask alignment step by using a negative photosensitive film.
본 발명의 제2 실시예는 노광 파장영역에 대해 투명한 투명기판(110) 위에 순차적으로 n형 또는 p형 제1 전극 형성층(120)을 형성하고, 상기 제1 전극 형성층(120) 위에 활성층(130)을 형성하고, 상기 활성층(130) 위에 상기 제1 전극 형성층(120)과 반대 극성의 제2 전극 형성층(140)을 적층하여 형성된 반도체층을 포함한다. In the second embodiment of the present invention, the n-type or p-type first
상기 제2 전극 형성층(140)의 상면에는 노광 파장영역에 대해 불투명한 제2 전극(150)이 형성되며, 상기 제2 전극(150)은 후술할 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층(140) 영역(152)이 노출되도록 형성된다. An opaque
이후, 상기 제2 전극(150) 및 반도체층의 상부 전면에 절연막(170)을 형성한다(도 3b). Thereafter, an insulating
상기 절연막(170) 상부 전면에 네가티브 감광막(160)을 도포한다. The negative
이후, 상기 투명기판(110) 쪽에서 노광한다(도 3c). Thereafter, the
상기 제2 전극(150)이 형성된 영역의 절연막(170)이 노출되고 제2 전극(150)이 형성되지 않은 영역의 감광막(160)이 남도록 현상한다(도 3d). The insulating
상기 제2 전극(150)이 형성된 영역의 절연막(170)을 건식 식각이나 습식 식각 방식으로 선택적으로 제거하여 제2 전극(150)이 형성되지 않은 영역 위에 전류 저지층(170)을 형성한다. The insulating
이후, 상기 전류 저지층(170) 위에 남겨진 상기 감광막(160)을 제거한다(도 3f). Thereafter, the
상기 제2 전극(150) 및 상기 전류 저지층(170) 상면에 도전성 지지층(180)을 형성한다(도 3g).A
상기 투명기판(110)을 분리하고나서, 제1 전극 형성층(120) 위에 제1 전극(190)을 형성하여 수직형 발광다이오드 소자를 완성한다. After separating the
본 발명의 제2 실시예에서도, 상기 투명기판(110) 위에 순차적으로 적층된 반도체층은 InXAlYGa1 -X- YN (0≤x, 0≤y, x+y≤1)의 조성식을 가지는 질화물 반도체이다.
In the second embodiment of the present invention, the semiconductor layers sequentially stacked on the
<제3 실시예>Third Embodiment
도 4a 내지 도 4m은 본 발명의 제3 실시예에 따른 수직형 발광다이오드 소자를 제조하는 공정을 나타내는 단면도들이다. 4A to 4M are cross-sectional views illustrating a process of manufacturing a vertical light emitting diode device according to a third embodiment of the present invention.
본 발명의 제3 실시예는 노광 파장영역에 대해 투명한 투명기판(210) 위에 순차적으로 n형 또는 p형 제1 전극 형성층(220)을 형성하고, 상기 제1 전극 형성층(220) 위에 활성층(230)을 형성하고, 상기 활성층(230) 위에 상기 제1 전극 형성층(220)과 반대 극성의 제2 전극 형성층(240)을 적층하여 형성된 반도체층을 포함한다. The third embodiment of the present invention sequentially forms the n-type or p-type first
상기 제2 전극 형성층(240)의 상면에는 노광 파장영역에 대해 불투명한 제2 전극(250)이 형성되며, 상기 제2 전극(250)은 후술할 제1 전극의 영역에 수직적으로 대응되는 제2 전극 형성층(240) 영역(252)이 노출되도록 형성된다. An opaque
상기 제2 전극(250) 및 반도체층의 상부 전면에 포지티브 감광막(260)을 도포한다(도 4b). A
상기 투명기판(210) 쪽에서 노광한다. The
이후, 상기 감광막(260)을 현상하여, 상기 제2 전극(250)이 형성된 영역의 감광막(260)이 남고 제2 전극(250)이 형성되지 않은 영역의 반도체층 상부 표면이 노출되도록 한다(도 4c). Thereafter, the
상기 노출된 반도체층의 영역(252)에서 제2 전극 형성층(240) 또는 제2 전극 형성층(240)과 활성층(230)을 제거한다(도 4d). The second
이후, 상기 감광막(260)을 제거한다(도 4e).Thereafter, the
상기 제2 전극(250)과 반도체층의 상부 전면에 절연막(270)을 형성한다(도 4f). An insulating
상기 절연막(270)의 상부 전면에 네가티브 감광막(280)을 도포하고, 상기 투명기판(210) 쪽에서 노광을 진행한다(도 4g). The negative
이후, 현상을 진행하여 제2 전극(250)이 형성된 영역 위의 절연막(270)을 노출시키고, 제2 전극(250)이 형성되지 않은 영역의 감광막(280)이 남도록 한다(도 4h). Thereafter, the development is performed to expose the insulating
상기 제2 전극(250)이 형성된 영역의 절연막(270)을 건식 식각이나 습식 식각 방식으로 선택적으로 제거하여 제2 전극(250)이 형성되지 않은 영역 위에 전류 저지층(270)을 형성한다.The insulating
이후, 감광막(280)을 제거하여 제2 전극(250)이 형성되지 않은 영역 위에 절연막(270)을 남긴다. Thereafter, the
상기 제2 전극(250) 상면 및 상기 전류 저지층(270) 상면에 도전성 지지층(285)을 형성한다(도 4k). A
상기 투명기판(210)을 분리하고(도 4l), 제1 전극 형성층(220) 위에 제1 전극(290)을 형성한다(도 4m). The
한편, 본 발명의 제2 실시예와, 제3 실시예에서는 네가티브 감광막을 도포하는 단계 이전 절연막을 형성하였으나, 상기 절연막과 네가티브 감광막을 대신하여 네가티브 감광성 절연막을 도포할 수도 있다.
Meanwhile, in the second and third embodiments of the present invention, an insulating film is formed before the application of the negative photosensitive film, but a negative photosensitive insulating film may be applied instead of the insulating film and the negative photosensitive film.
<제4 실시예><Fourth Embodiment>
본 발명의 제4 실시예는 본 발명의 제2 실시예에서 절연막과 네가티브 감광막을 대신하여 네가티브 감광성 절연막을 도포하여 진행된다. The fourth embodiment of the present invention proceeds by applying the negative photosensitive insulating film in place of the insulating film and the negative photosensitive film in the second embodiment of the present invention.
즉, 반도체층의 상면에 노광 파장영역에 대해 불투명한 제2 전극을 형성하고나서, 상기 제2 전극 및 반도체층의 상부 전면에 네가티브 감광성 절연막을 도포한다. That is, after forming a second electrode opaque to the exposure wavelength region on the upper surface of the semiconductor layer, a negative photosensitive insulating film is coated on the second electrode and the upper entire surface of the semiconductor layer.
이후, 상기 투명기판 쪽에서 노광하고, 상기 제2 전극이 형성된 부분이 노출되고 제2 전극이 형성되지 않은 영역의 절연막이 선택적으로 남도록 전류 저지층을 형성한다. Subsequently, a current blocking layer is formed on the transparent substrate to expose the insulating layer in a region where the second electrode is exposed and the second electrode is not formed.
이후의 단계는 제2 실시예와 동일하므로 그 설명은 생략하도록 한다. Since the subsequent steps are the same as in the second embodiment, description thereof will be omitted.
이와 같은 제4 실시예 역시, 별도의 마스크 정렬 단계 없이 전류 저지층을 형성하여 수직형 구조의 LED 제조공정을 단순할 수 있다.
This fourth embodiment can also simplify the manufacturing process of the vertical structure LED by forming a current blocking layer without a separate mask alignment step.
<제5 실시예><Fifth Embodiment>
본 발명의 제5 실시예는 본 발명의 제3 실시예에서, 절연막과 네가티브 감광막을 대신하여 네가티브 감광성 절연막을 도포하여 진행된다.The fifth embodiment of the present invention proceeds by applying the negative photosensitive insulating film in place of the insulating film and the negative photosensitive film in the third embodiment of the present invention.
즉, 반도체층의 상면에 노광 파장영역에 대해 불투명한 제2 전극을 형성한 후, 포지티브 감광막을 도포하여 후면노광으로 노광한 후 현상한다. That is, after forming the second electrode opaque to the exposure wavelength region on the upper surface of the semiconductor layer, the positive photosensitive film is applied, and then exposed by back exposure, and then developed.
이후, 노출된 반도체층의 영역에서 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거하고나서 감광막을 제거하는 단계는 제3 실시예와 동일하다. Subsequently, after removing the second electrode formation layer or the second electrode formation layer and the active layer in the exposed semiconductor layer, the step of removing the photosensitive film is the same as in the third embodiment.
이후, 상기 반도체층의 상부 전면에 네가티브 감광성 절연막을 도포한다. Thereafter, a negative photosensitive insulating layer is coated on the entire upper surface of the semiconductor layer.
이후, 상기 투명기판 쪽에서 노광하고, 상기 제2 전극이 형성된 부분이 노출되고 제2 전극이 형성되지 않은 영역에 절연막이 선택적으로 남도록 전류 저지층을 형성한다. Subsequently, a current blocking layer is formed on the transparent substrate to expose the insulating layer in a region where the second electrode is exposed and the second electrode is not exposed.
이후의 단계는 제3 실시예와 동일하므로 그 설명은 생략하도록 한다. Since the subsequent steps are the same as in the third embodiment, description thereof will be omitted.
이와 같은 제5 실시예 역시, 별도의 마스크 정렬 단계 없이 전류 저지층을 형성하여 수직형 구조의 LED 제조공정을 단순할 수 있다. This fifth embodiment can also simplify the manufacturing process of the vertical structure LED by forming a current blocking layer without a separate mask alignment step.
여기서, 상기 노출된 반도체층의 영역에서 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거하고 나서, H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시키는 공정을 포함할 수 있다. Here, after removing the second electrode formation layer or the second electrode formation layer and the active layer in the exposed semiconductor layer, plasma using H, O 2 , N 2 , CHF 3 , Fluorine series or a mixture thereof And a step of increasing the insulation of the exposed semiconductor layer by H), H, O, N, or F ion implantation.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation in the embodiment in which said invention is directed. It will be understood by those skilled in the art that various changes in form and detail may be made therein without departing from the scope of the appended claims.
10 : 투명기판 20 : 제1 전극 형성층
30 : 활성층 40 : 제2 전극 형성층
50 : 제2 전극 60 : 포지티브 감광막
70 : 전류 저지층 80 : 도전성 지지층
90 : 제1 전극10: transparent substrate 20: first electrode forming layer
30: active layer 40: second electrode formation layer
50: second electrode 60: positive photosensitive film
70: current blocking layer 80: conductive support layer
90: first electrode
Claims (28)
상기 제2 전극 및 반도체층의 상부 전면에 포지티브 감광막을 도포하는 단계;
상기 투명기판 쪽에서 노광하는 단계;
상기 제2 전극이 형성된 영역의 감광막이 남고 제2 전극이 형성되지 않은 영역의 반도체층 상부 표면이 노출되도록 감광막을 현상하는 단계;
상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계;
상기 감광막을 제거하는 단계;
상기 제2 전극의 상면 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계;
상기 투명기판을 분리하는 단계; 및
제1 전극 형성층 위에 제1 전극을 형성하는 단계;
를 포함하는 수직형 발광다이오드 소자 제조방법.On the upper surface of the semiconductor layer which is sequentially stacked on the transparent substrate with respect to the exposure wavelength region, a second electrode that is opaque to the exposure wavelength region is formed so that the second electrode formation layer region corresponding to the region of the first electrode is exposed. Making;
Applying a positive photoresist film on the entire upper surface of the second electrode and the semiconductor layer;
Exposing at the transparent substrate side;
Developing the photosensitive film such that the photoresist film of the region where the second electrode is formed remains and the upper surface of the semiconductor layer of the region where the second electrode is not formed is exposed;
Forming a current blocking layer in the exposed semiconductor layer region;
Removing the photoresist layer;
Forming a conductive support layer on an upper surface of the second electrode and an upper surface of the current blocking layer;
Separating the transparent substrate; And
Forming a first electrode on the first electrode forming layer;
Vertical light emitting diode device manufacturing method comprising a.
상기 투명기판 위에 순차적으로 적층된 반도체층은 InXAlYGa1 -X- YN (0≤x, 0≤y, x+y≤1)의 조성식을 가지는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 1,
The semiconductor layer sequentially stacked on the transparent substrate has a composition formula of In X Al Y Ga 1 -X- Y N (0≤x, 0≤y, x + y≤1). Manufacturing method.
상기 반도체층은 상기 투명기판 위에 형성된 n형 또는 p형 제1 전극 형성층;
상기 제1 전극 형성층 위에 형성된 활성층; 및
상기 활성층 위에 상기 제1 전극 형성층과 반대 극성으로 형성된 제2 전극 형성층을 포함하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. The method of claim 1,
The semiconductor layer may include an n-type or p-type first electrode forming layer formed on the transparent substrate;
An active layer formed on the first electrode forming layer; And
And a second electrode forming layer formed on the active layer in the opposite polarity to the first electrode forming layer.
상기 투명기판은 사파이어, 유리, 징크옥사이드(ZnO), 실리콘카바이드(SiC) 기판 중 어느 하나인 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 1,
The transparent substrate is a vertical light emitting diode device manufacturing method, characterized in that any one of sapphire, glass, zinc oxide (ZnO), silicon carbide (SiC) substrate.
상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계는 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD 방식으로 상기 전류 저지층을 형성하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 1,
The forming of the current blocking layer in the exposed semiconductor layer region may include forming the current blocking layer by an e-beam evaporation, sputter, or ALD method of an insulator including at least one of SiOx, SiNx, SiOxNy, and AlOx. A vertical light emitting diode device manufacturing method.
상기 노출된 반도체층 영역 이외의 영역에 형성된 절연체는 리프트 오프 방식으로 감광막을 제거하는 단계에서 선택적으로 제거하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.6. The method of claim 5,
The insulator formed in the region other than the exposed semiconductor layer region is selectively removed in the step of removing the photosensitive film by a lift-off method.
상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계는,
상기 노출된 반도체층 영역의 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거한 후 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD 방식으로 상기 전류 저지층을 형성하고,
노출된 반도체층 영역 이외의 영역에 형성된 절연체는 리프트 오프 방식으로 감광막을 제거하는 단계에서 선택적으로 제거하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 1,
Forming the current blocking layer in the exposed semiconductor layer region,
After removing the second electrode formation layer or the second electrode formation layer and the active layer of the exposed semiconductor layer region, the current blocking layer by an e-beam evaporation, sputter, ALD method of an insulator including at least one of SiOx, SiNx, SiOxNy, and AlOx. Form the
The insulator formed in the region other than the exposed semiconductor layer region is selectively removed in the step of removing the photosensitive film by a lift-off method.
상기 노출된 반도체층 영역에 전류 저지층을 형성하는 단계는, H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시킴으로 구현하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 1,
The forming of the current blocking layer in the exposed semiconductor layer region may include a plasma treatment method using H, O 2 , N 2 , CHF 3 , Fluorine series, or a mixture thereof, or H, O, N , The method of manufacturing a vertical light emitting diode device, characterized in that implemented by increasing the insulation of the exposed semiconductor layer by an F ion implant (ion implant) method.
H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시킨 후 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD 방식으로 상기 전류 저지층을 형성하고,
노출된 반도체층 영역 이외의 영역에 형성된 절연체는 리프트 오프 방식으로 감광막을 제거하는 단계에서 선택적으로 제거하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 1, wherein forming a current blocking layer in the exposed semiconductor layer region comprises:
Insulation of the exposed semiconductor layer by plasma treatment using H, O 2 , N 2 , CHF 3 , Fluorine series or a mixture thereof, or H, O, N , F ion implant method After the increase of the insulating material containing at least one of SiOx, SiNx, SiOxNy, AlOx to form the current blocking layer by e-beam evaporation, sputter, ALD method,
The insulator formed in the region other than the exposed semiconductor layer region is selectively removed in the step of removing the photosensitive film by a lift-off method.
상기 제2 전극 및 반도체층의 상부 전면에 절연막을 형성하는 단계;
상기 절연막 상부 전면에 네가티브 감광막을 도포하는 단계;
상기 투명기판 쪽에서 노광하는 단계;
상기 제2 전극이 형성된 영역의 절연막이 노출되고 제2 전극이 형성되지 않은 영역의 감광막이 남도록 현상하는 단계;
상기 제2 전극이 형성된 영역의 절연막을 건식 식각이나 습식 식각 방식으로 선택적으로 제거하여 제2 전극이 형성되지 않은 영역 위에 전류 저지층을 형성하는 단계;
상기 감광막을 제거하는 단계;
상기 제2 전극 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계;
상기 투명기판을 분리하는 단계; 및
제1 전극 형성층 위에 제1 전극을 형성하는 단계;
를 포함하는 수직형 발광다이오드 소자 제조방법. On the upper surface of the semiconductor layer which is sequentially stacked on the transparent substrate with respect to the exposure wavelength region, a second electrode that is opaque to the exposure wavelength region is formed so that the second electrode formation layer region corresponding to the region of the first electrode is exposed. Making;
Forming an insulating film on the entire upper surface of the second electrode and the semiconductor layer;
Applying a negative photosensitive film on the entire upper surface of the insulating film;
Exposing at the transparent substrate side;
Developing so that the insulating film of the region where the second electrode is formed is exposed and the photosensitive film of the region where the second electrode is not formed remains;
Selectively removing the insulating layer in the region where the second electrode is formed by dry etching or wet etching to form a current blocking layer on the region where the second electrode is not formed;
Removing the photoresist layer;
Forming a conductive support layer on an upper surface of the second electrode and the current blocking layer;
Separating the transparent substrate; And
Forming a first electrode on the first electrode forming layer;
Vertical light emitting diode device manufacturing method comprising a.
상기 투명기판 위에 순차적으로 적층된 반도체층은 InXAlYGa1 -X- YN (0≤x, 0≤y, x+y≤1)의 조성식을 가지는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.11. The method of claim 10,
The semiconductor layer sequentially stacked on the transparent substrate has a composition formula of In X Al Y Ga 1 -X- Y N (0≤x, 0≤y, x + y≤1). Manufacturing method.
상기 반도체층은 상기 투명기판 위에 형성된 n형 또는 p형 제1 전극 형성층;
상기 제1 전극 형성층 위에 형성된 활성층; 및
상기 활성층 위에 상기 제1 전극 형성층과 반대 극성으로 형성된 제2 전극 형성층을 포함하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. 11. The method of claim 10,
The semiconductor layer may include an n-type or p-type first electrode forming layer formed on the transparent substrate;
An active layer formed on the first electrode forming layer; And
And a second electrode forming layer formed on the active layer in the opposite polarity to the first electrode forming layer.
상기 투명기판은 사파이어, 유리, 징크옥사이드(ZnO), 실리콘카바이드(SiC) 기판 중 어느 하나인 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.11. The method of claim 10,
The transparent substrate is a vertical light emitting diode device manufacturing method, characterized in that any one of sapphire, glass, zinc oxide (ZnO), silicon carbide (SiC) substrate.
상기 제2 전극과 반도체층의 상부 전면에 절연막을 형성하는 단계는 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD 방식으로 형성하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. 11. The method of claim 10,
The forming of an insulating film on the upper surface of the second electrode and the semiconductor layer may include forming an insulator including at least one of SiOx, SiNx, SiOxNy, and AlOx in an e-beam evaporation, sputter, and ALD method. Method of manufacturing a light emitting diode device.
상기 제2 전극 및 반도체층의 상부 전면에 포지티브 감광막을 도포하는 단계;
상기 투명기판 쪽에서 노광하는 단계;
상기 제2 전극이 형성된 영역의 감광막이 남고 제2 전극이 형성되지 않은 영역의 반도체층 상부 표면이 노출되도록 감광막을 현상하는 단계;
상기 노출된 반도체층의 영역에서 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거하는 단계;
상기 감광막을 제거하는 단계;
상기 제2 전극과 반도체층의 상부 전면에 절연막을 형성하는 단계;
상기 절연막의 상부 전면에 네가티브 감광막을 도포하는 단계;
상기 투명기판 쪽에서 노광하는 단계;
상기 제2 전극이 형성된 영역 위의 절연막이 노출되고 제2 전극이 형성되지 않은 영역의 감광막이 남도록 현상하는 단계;
상기 제2 전극이 형성된 영역의 절연막을 건식 식각이나 습식 식각 방식으로 선택적으로 제거하여 제2 전극이 형성되지 않은 영역 위에 전류 저지층을 형성하는 단계;
감광막을 제거하는 단계;
상기 제2 전극 상면 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계;
상기 투명기판을 분리하는 단계; 및
제1 전극 형성층 위에 제1 전극을 형성하는 단계;
를 포함하는 수직형 발광다이오드 소자 제조방법.On the upper surface of the semiconductor layer which is sequentially stacked on the transparent substrate with respect to the exposure wavelength region, a second electrode that is opaque to the exposure wavelength region is formed so that the second electrode formation layer region corresponding to the region of the first electrode is exposed. Making;
Applying a positive photoresist film on the entire upper surface of the second electrode and the semiconductor layer;
Exposing at the transparent substrate side;
Developing the photosensitive film such that the photoresist film of the region where the second electrode is formed remains and the upper surface of the semiconductor layer of the region where the second electrode is not formed is exposed;
Removing a second electrode formation layer or a second electrode formation layer and an active layer in the exposed region of the semiconductor layer;
Removing the photoresist layer;
Forming an insulating film on the entire upper surface of the second electrode and the semiconductor layer;
Applying a negative photosensitive film on the entire upper surface of the insulating film;
Exposing at the transparent substrate side;
Developing the insulating film on the region where the second electrode is formed so that the insulating film is exposed and the photosensitive layer of the region where the second electrode is not formed remains;
Selectively removing the insulating layer in the region where the second electrode is formed by dry etching or wet etching to form a current blocking layer on the region where the second electrode is not formed;
Removing the photoresist film;
Forming a conductive support layer on an upper surface of the second electrode and an upper surface of the current blocking layer;
Separating the transparent substrate; And
Forming a first electrode on the first electrode forming layer;
Vertical light emitting diode device manufacturing method comprising a.
상기 투명기판 위에 순차적으로 적층된 반도체층은 InXAlYGa1 -X- YN (0≤x, 0≤y, x+y≤1)의 조성식을 가지며,
상기 투명기판 위에 형성된 n형 또는 p형 제1 전극 형성층;
상기 제1 전극 형성층 위에 형성된 활성층; 및
상기 활성층 위에 상기 제1 전극 형성층과 반대 극성으로 형성된 제2 전극 형성층을 포함하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. 16. The method of claim 15,
The semiconductor layers sequentially stacked on the transparent substrate have a composition formula of In X Al Y Ga 1 -X- Y N (0≤x, 0≤y, x + y≤1),
An n-type or p-type first electrode forming layer formed on the transparent substrate;
An active layer formed on the first electrode forming layer; And
And a second electrode forming layer formed on the active layer in the opposite polarity to the first electrode forming layer.
상기 투명기판은 사파이어, 유리, 징크옥사이드(ZnO), 실리콘카바이드(SiC) 기판 중 어느 하나인 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.16. The method of claim 15,
The transparent substrate is a vertical light emitting diode device manufacturing method, characterized in that any one of sapphire, glass, zinc oxide (ZnO), silicon carbide (SiC) substrate.
상기 제2 전극과 반도체층의 상부 전면에 절연막을 형성하는 단계는 SiOx, SiNx, SiOxNy, AlOx 중 적어도 하나를 포함하는 절연체를 e-beam evaporation, sputter, ALD 방식으로 형성하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. 16. The method of claim 15,
The forming of an insulating film on the upper surface of the second electrode and the semiconductor layer may include forming an insulator including at least one of SiOx, SiNx, SiOxNy, and AlOx in an e-beam evaporation, sputter, and ALD method. Method of manufacturing a light emitting diode device.
상기 노출된 반도체층의 영역에서 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거하는 단계 이후,
H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시키는 단계를 포함하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.16. The method of claim 15,
After removing the second electrode forming layer or the second electrode forming layer and the active layer from the exposed semiconductor layer,
Insulation of the exposed semiconductor layer by plasma treatment using H, O 2 , N 2 , CHF 3 , Fluorine series or a mixture thereof, or H, O, N , F ion implant method Vertical light emitting diode device manufacturing method comprising the step of increasing.
상기 제2 전극 및 반도체층의 상부 전면에 네가티브 감광성 절연막을 도포하는 단계;
상기 투명기판 쪽에서 노광하는 단계;
상기 제2 전극이 형성된 부분이 노출되고 제2 전극이 형성되지 않은 영역의 절연막이 선택적으로 남도록 전류 저지층을 형성하는 단계;
상기 제2 전극 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계;
상기 투명기판을 분리하는 단계; 및
제1 전극 형성층 위에 제1 전극을 형성하는 단계;
를 포함하는 수직형 발광다이오드 소자 제조방법.On the upper surface of the semiconductor layer which is sequentially stacked on the transparent substrate with respect to the exposure wavelength region, a second electrode that is opaque to the exposure wavelength region is formed so that the second electrode formation layer region corresponding to the region of the first electrode is exposed. Making;
Applying a negative photosensitive insulating film on the entire upper surface of the second electrode and the semiconductor layer;
Exposing at the transparent substrate side;
Forming a current blocking layer so that the portion where the second electrode is formed is exposed and the insulating film in the region where the second electrode is not formed remains selectively;
Forming a conductive support layer on an upper surface of the second electrode and the current blocking layer;
Separating the transparent substrate; And
Forming a first electrode on the first electrode forming layer;
Vertical light emitting diode device manufacturing method comprising a.
상기 투명기판 위에 순차적으로 적층된 반도체층은 InXAlYGa1 -X- YN (0≤x, 0≤y, x+y≤1)의 조성식을 가지는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.21. The method of claim 20,
The semiconductor layer sequentially stacked on the transparent substrate has a composition formula of In X Al Y Ga 1 -X- Y N (0≤x, 0≤y, x + y≤1). Manufacturing method.
상기 반도체층은 상기 투명기판 위에 형성된 n형 또는 p형 제1 전극 형성층;
상기 제1 전극 형성층 위에 형성된 활성층; 및
상기 활성층 위에 상기 제1 전극 형성층과 반대 극성으로 형성된 제2 전극 형성층을 포함하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. 21. The method of claim 20,
The semiconductor layer may include an n-type or p-type first electrode forming layer formed on the transparent substrate;
An active layer formed on the first electrode forming layer; And
And a second electrode forming layer formed on the active layer in the opposite polarity to the first electrode forming layer.
상기 투명기판은 사파이어, 유리, 징크옥사이드(ZnO), 실리콘카바이드(SiC) 기판 중 어느 하나인 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.21. The method of claim 20,
The transparent substrate is a vertical light emitting diode device manufacturing method, characterized in that any one of sapphire, glass, zinc oxide (ZnO), silicon carbide (SiC) substrate.
상기 제2 전극 및 반도체층의 상부 전면에 포지티브 감광막을 도포하는 단계;
상기 투명기판 쪽에서 노광하는 단계;
상기 제2 전극이 형성된 부분에 감광막이 남고 제2 전극이 형성되지 않은 영역에 반도체층의 상부 표면이 노출되도록 감광막을 현상하는 단계;
상기 노출된 반도체층의 영역에서 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거하는 단계;
감광막을 제거하는 단계;
상기 반도체층의 상부 전면에 네가티브 감광성 절연막을 도포하는 단계;
상기 투명기판 쪽에서 노광하는 단계;
상기 제2 전극이 형성된 부분이 노출되고 제2 전극이 형성되지 않은 영역에 절연막이 선택적으로 남도록 전류 저지층을 형성하는 단계;
상기 제2 전극 및 상기 전류 저지층 상면에 도전성 지지층을 형성하는 단계;
상기 투명기판을 분리하는 단계; 및
제1 전극 형성층 위에 제1 전극을 형성하는 단계;
를 포함하는 수직형 발광다이오드 소자 제조방법. On the upper surface of the semiconductor layer which is sequentially stacked on the transparent substrate with respect to the exposure wavelength region, a second electrode that is opaque to the exposure wavelength region is formed so that the second electrode formation layer region corresponding to the region of the first electrode is exposed. Making;
Applying a positive photoresist film on the entire upper surface of the second electrode and the semiconductor layer;
Exposing at the transparent substrate side;
Developing the photoresist film such that an upper surface of the semiconductor layer is exposed to a region where the photoresist film remains on a portion where the second electrode is formed and where the second electrode is not formed;
Removing a second electrode formation layer or a second electrode formation layer and an active layer in the exposed region of the semiconductor layer;
Removing the photoresist film;
Applying a negative photosensitive insulating film on the entire upper surface of the semiconductor layer;
Exposing at the transparent substrate side;
Forming a current blocking layer to selectively expose an insulating layer in a region where the second electrode is formed and the second electrode is not formed;
Forming a conductive support layer on an upper surface of the second electrode and the current blocking layer;
Separating the transparent substrate; And
Forming a first electrode on the first electrode forming layer;
Vertical light emitting diode device manufacturing method comprising a.
상기 투명기판 위에 순차적으로 적층된 반도체층은 InXAlYGa1 -X- YN (0≤x, 0≤y, x+y≤1)의 조성식을 가지는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.25. The method of claim 24,
The semiconductor layer sequentially stacked on the transparent substrate has a composition formula of In X Al Y Ga 1 -X- Y N (0≤x, 0≤y, x + y≤1). Manufacturing method.
상기 반도체층은 상기 투명기판 위에 형성된 n형 또는 p형 제1 전극 형성층;
상기 제1 전극 형성층 위에 형성된 활성층; 및
상기 활성층 위에 상기 제1 전극 형성층과 반대 극성으로 형성된 제2 전극 형성층을 포함하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. 25. The method of claim 24,
The semiconductor layer may include an n-type or p-type first electrode forming layer formed on the transparent substrate;
An active layer formed on the first electrode forming layer; And
And a second electrode forming layer formed on the active layer in the opposite polarity to the first electrode forming layer.
상기 투명기판은 사파이어, 유리, 징크옥사이드(ZnO), 실리콘카바이드(SiC) 기판 중 어느 하나인 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.25. The method of claim 24,
The transparent substrate is a vertical light emitting diode device manufacturing method, characterized in that any one of sapphire, glass, zinc oxide (ZnO), silicon carbide (SiC) substrate.
상기 노출된 반도체층의 영역에서 제2 전극 형성층 또는 제2 전극 형성층과 활성층을 제거하는 단계 이후, H, O2, N2, CHF3, Fluorine 계열 또는 이들의 혼합 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 H, O, N, F 이온 임플란트(ion implant) 방식으로 상기 노출된 반도체층의 절연성을 증대시키는 단계를 포함하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. 25. The method of claim 24,
Plasma using H, O 2 , N 2 , CHF 3 , Fluorine-based, or a mixed gas thereof after removing the second electrode forming layer or the second electrode forming layer and the active layer from the exposed region of the semiconductor layer And increasing the insulation of the exposed semiconductor layer by a treatment method or an H, O, N, F ion implant method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120038623A KR101374611B1 (en) | 2012-04-13 | 2012-04-13 | Fabrication Methods of Vertical Structured Light Emitting Diodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120038623A KR101374611B1 (en) | 2012-04-13 | 2012-04-13 | Fabrication Methods of Vertical Structured Light Emitting Diodes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130116114A KR20130116114A (en) | 2013-10-23 |
| KR101374611B1 true KR101374611B1 (en) | 2014-03-17 |
Family
ID=49635387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120038623A KR101374611B1 (en) | 2012-04-13 | 2012-04-13 | Fabrication Methods of Vertical Structured Light Emitting Diodes |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101374611B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102441566B1 (en) | 2017-08-07 | 2022-09-07 | 삼성디스플레이 주식회사 | Light emitting diode device and method for the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060118840A (en) * | 2005-05-17 | 2006-11-24 | 엘지전자 주식회사 | Method for packaging light emitting device without wire bonding |
| KR100655162B1 (en) | 2005-06-24 | 2006-12-08 | (주)더리즈 | Fabrication method of passivation layer for light emitting devices |
| KR20080100058A (en) * | 2007-05-11 | 2008-11-14 | (주)더리즈 | Manufacturing method of light emitting diode |
| KR20090116840A (en) * | 2008-05-08 | 2009-11-12 | 엘지이노텍 주식회사 | Light emitting device and method for fabricating the same |
-
2012
- 2012-04-13 KR KR1020120038623A patent/KR101374611B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060118840A (en) * | 2005-05-17 | 2006-11-24 | 엘지전자 주식회사 | Method for packaging light emitting device without wire bonding |
| KR100655162B1 (en) | 2005-06-24 | 2006-12-08 | (주)더리즈 | Fabrication method of passivation layer for light emitting devices |
| KR20080100058A (en) * | 2007-05-11 | 2008-11-14 | (주)더리즈 | Manufacturing method of light emitting diode |
| KR20090116840A (en) * | 2008-05-08 | 2009-11-12 | 엘지이노텍 주식회사 | Light emitting device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130116114A (en) | 2013-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9000414B2 (en) | Light emitting diode having heterogeneous protrusion structures | |
| JP6829497B2 (en) | Nitride semiconductor light emitting device and its manufacturing method | |
| TWI421947B (en) | A method for fabricating a gan thin film transistor | |
| CN112447893B (en) | Light emitting diode and manufacturing method thereof | |
| TW202143510A (en) | Ultraviolet led and fabricating method therefor | |
| KR101374611B1 (en) | Fabrication Methods of Vertical Structured Light Emitting Diodes | |
| CN103811614A (en) | Light emitting element with heterogeneous material structure and manufacturing method thereof | |
| KR101394565B1 (en) | Method for Manufacturing Substrate and Template of Nitride Semiconductor Epitaxial Structure Based on Improved Light-Extraction Technology | |
| KR101303015B1 (en) | Fabrication methods of vertical structured light emitting diodes | |
| KR101171356B1 (en) | Luminous element having arrayed cells and method of manufacturing the same | |
| KR100655162B1 (en) | Fabrication method of passivation layer for light emitting devices | |
| US8679877B2 (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
| KR100830643B1 (en) | Method of manufacturing light emitting device | |
| TW201630183A (en) | Semiconductor structure and manufacturing method thereof | |
| KR20060074387A (en) | Luminescence device and method of manufacturing the same | |
| CN112510043B (en) | Deep ultraviolet LED integrated chip and preparation method thereof | |
| KR20150043748A (en) | Method of forming patterns for semiconductor device | |
| KR101138950B1 (en) | Luminescence device | |
| KR101411375B1 (en) | Vertical Light Emitting Diode and Method of Manufacturing for the Same | |
| KR101216664B1 (en) | method for manufacturing high-brightness LED using diffractive optical elements and high-brightness LED using thereof | |
| TW201501354A (en) | Light emitting diode chip manufacturing method | |
| WO2014203881A1 (en) | Method for manufacturing silicon carbide semiconductor element | |
| KR100679271B1 (en) | Luminous element and method of manufacturing thereof | |
| KR101259996B1 (en) | Flip bonding type light emitting device and mehtod for fabricating the same | |
| CN109755308A (en) | The manufacturing method of semiconductor structure and high electron mobility transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170217 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180305 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200305 Year of fee payment: 7 |