Nothing Special   »   [go: up one dir, main page]

KR101362688B1 - 광전 변환 장치 및 그 제조 방법 - Google Patents

광전 변환 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101362688B1
KR101362688B1 KR1020097023601A KR20097023601A KR101362688B1 KR 101362688 B1 KR101362688 B1 KR 101362688B1 KR 1020097023601 A KR1020097023601 A KR 1020097023601A KR 20097023601 A KR20097023601 A KR 20097023601A KR 101362688 B1 KR101362688 B1 KR 101362688B1
Authority
KR
South Korea
Prior art keywords
region
layer
impurity
semiconductor layer
substrate
Prior art date
Application number
KR1020097023601A
Other languages
English (en)
Other versions
KR20100016475A (ko
Inventor
？페이 야마자키
야스유키 아라이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100016475A publication Critical patent/KR20100016475A/ko
Application granted granted Critical
Publication of KR101362688B1 publication Critical patent/KR101362688B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

광전 변환 장치는 단결정 또는 다결정 반도체 기판으로부터 박리되는 단결정 또는 다결정 반도체 층을 광전 변환층으로서 사용하며, 반도체 층이 절연 표면을 갖는 기판 또는 절연 기판에 접합되는 SOI 구조를 갖는다. 단결정 반도체 기판의 표층부를 박리하여 전치시킨 단결정 반도체 층이 광전 변환층으로서 사용되며, 이는 수소 또는 할로겐이 첨가되는 불순물 반도체 층을 광입사면 및/또는 반대면에 구비한다. 반도체 층은 절연 표면을 갖는 기판 또는 절연 기판에 고정된다.
광전 변환 장치, 절연층, 단결정 반도체 층, 불순물 층, 유기 실란 가스, 열처리, 화학 기상 증착법

Description

광전 변환 장치 및 그 제조 방법{PHOTOVOLTAIC DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 결정계 실리콘 광전 변환 장치 및 그 제조 방법에 관한 것이다. 본 발명은 특히, 결정 반도체의 광전 변환 특성을 이용하는 광전 변환 장치 및 그 제조 방법에 관한 것이다.
지구 온난화 방지 대책으로서, 태양광 발전 시스템이 여러 곳에서 설치가 증가하고 있다. 광전 변환 장치의 2005년도 전 세계 생산량은 1,759 MW였는데, 이는 전년도에 비해 147% 증가된 것이다. 현재, 가장 대중적인 광전 변환 장치는 결정계 광전 변환 장치이며, 단결정 실리콘 또는 다결정 실리콘을 사용하는 광전 변환 장치가 생산량의 대부분을 차지하고 있다. 결정계 광전 변환 장치로 지칭되는 광전 변환 장치는, 대형 실리콘 잉곳(ingot)을 형성하고 이를 얇게 잘라냄으로써 형성되는 실리콘 웨이퍼를 베이스로 사용한다.
단결정 실리콘 또는 다결정 실리콘을 사용하는 결정계 광전 변환 장치에서 광기전력을 발생시키기에 충분한 실리콘 웨이퍼의 두께는 약 10㎛인 것으로 추정된다. 그러나, 실리콘 잉곳으로부터 잘라낸 실리콘 웨이퍼는 약 200㎛ 내지 500㎛의 두께를 갖는다. 이것은 광전 변환 장치에 사용되는 실리콘 웨이퍼의 약 5%만 광전 변환에 기여하고 있음을 의미한다.
광전 변환 장치의 생산량이 증가함에 따라, 실리콘 웨이퍼의 원료인 실리콘의 공급 부족, 및 실리콘 웨이퍼의 가격 급등이 산업계의 문제가 되고 있다. 반도체용을 포함하는 다결정 실리콘의 2006년도 세계 생산량은 약 37,000톤이었으며, 그 중 태양 전지에 대한 수요가 11,000톤이다. 광전 변환 장치의 생산량은 해마다 증가하고 있으며, 이미 수요가 핍박한 상태에 있다. 다결정 실리콘의 생산 능력을 증대시키려면, 거액의 투자가 필요하며, 수요에 맞는 생산량을 확보하는 것은 어려운 일이다. 따라서, 실리콘 웨이퍼의 공급 부족은 계속될 것으로 예상된다.
여기에서, 단결정 반도체 기판을 사용하는 다른 형태의 광전 변환 장치로서, 박편화된(thinned) 단결정 반도체 층을 사용하는 광전 변환 장치가 제안되었다. 예를 들어, 특허문헌 1(일본 특허 공개 H10-335683호 공보)은, 높은 변환 효율을 유지하면서 비용을 낮추고 자원을 절약하기 위해, 단결정 실리콘 기판에 수소 이온을 주입하고, 단결정 실리콘 기판으로부터 층상으로 박리된 단결정 실리콘 층을 지지 기판 위에 배치한 탠덤(tandem)형 태양 전지를 개시하고 있다. 이 탠덤형 태양 전지에서, 단결정 반도체 층과 기판은 도전성 페이스트에 의해 상호 접착된다.
또한, 결정성 반도체 층을 기판 위에 직접 형성하기 위한 시도가 종래에 이루어졌다. 예를 들어, 27MHz 이상의 펄스 변조된 VHF 주파수를 사용하여 결정성 실리콘 막이 기판 위에 증착되는 실리콘 박막 광전 변환 장치의 제조 방법이 개발되었다(특허문헌 2: 일본 특허출원 공개 2005-50905호 공보 참조). 또한, 그 표면에 미세한 요철(unevenness)을 갖는 텍스처(texture) 전극으로 지칭되는 특수 전극 위에 박막 다결정 실리콘 막을 플라즈마 CVD 법으로 형성할 때, 결정 입자와 결정 입계로의 도펀트(dopant) 농도를 최적화하기 위해, 플라즈마 처리 조건을 제어하는 기술이 개시되어 있다(특허문헌 3: 일본 특허출원 공개 2004-14958호 공보 참조).
종래 기술에 따르면, 결정계 광전 변환 장치에 사용되는 반도체 기판은, 광전 변환에 필요한 반도체 기판의 두께보다 10배 이상 두꺼우며, 값비싼 웨이퍼가 낭비되고 있다. 한편, 결정계 박막 실리콘 광전 변환 장치는 반도체 기판을 사용하는 광전 변환 장치에 비해 결정의 질이 낮기 때문에 광전 변환 특성에 있어서 여전히 열세에 있다. 결정계 박막 실리콘 광전 변환 장치는, 결정성 실리콘 막을 화학 기상 증착(Chemical Vapor Deposition: CVD)법에 의해 1㎛ 이상의 두께를 갖도록 형성할 필요가 있고 생산성이 낮다는 문제를 갖는다.
또한, 박편화된 단결정 반도체를 도전성 페이스트로 지지 기판에 접착하는 방법에서는, 접착 강도가 장기간 동안 유지될 수 없다는 문제가 있다. 특히, 광전 변환 장치가 직사광선에 노출되는 상태에서는, 도전성 페이스트에 함유된 유기 재료가 변질되어 접착 강도가 저하되는 문제가 있다. 또한, 도전성 페이스트 중의 도전성 재료(예를 들면, 은)가 단결정 반도체 층 내로 확산되어 반도체의 광전 변환 특성을 열화시키는 신뢰성 문제가 있다.
전술한 상황을 감안하여, 본 발명의 목적은 광전 변환 장치에 필요한 실리콘 반도체 재료를 효과적으로 이용하는 것이다. 본 발명의 다른 목적은 광전 변환 장치의 생산성 및 광전 변환 특성을 향상시키는 것이다. 본 발명의 또 다른 목적은 광전 변환 장치의 신뢰성을 향상시키는 것이다.
본 발명에 따른 광전 변환 장치는, 단결정 반도체 기판 또는 다결정 반도체 기판으로부터 이격되는 단결정 반도체 층 또는 다결정 반도체 층을 사용하고, 반도체 층이 절연 표면을 갖는 기판 또는 절연 기판에 접합되는 소위 SOI 구조를 갖는다. 단결정 반도체 층 또는 다결정 반도체 층은 단결정 반도체 기판 또는 다결정 반도체 기판의 표층부를 박리하여 전치(轉置:transfer)시킨 것이다. 단결정 반도체 층 또는 다결정 반도체 층은 광전 변환층으로서 사용되며, 수소 또는 할로겐이 첨가되는 불순물 반도체 층을 광입사면측 및/또는 그 반대측에 구비한다.
단결정 반도체 층 또는 다결정 반도체 층은, 단결정 반도체 기판 또는 다결정 반도체 기판에 수소 또는 할로겐 이온을 도입하고 이온 도입에 의해 형성된 박리층을 벽개(劈開: cleaving) 평면으로 사용함으로써 기판으로부터 박리된다. 단결정 반도체 층 또는 다결정 반도체 층은 절연 표면을 갖는 기판 또는 절연 기판에 고정된다. 단결정 반도체 기판 또는 다결정 반도체 기판에 도입되는 이온은 한 종류의 이온 또는 단일 종류의 원자로 구성되고 질량이 다른 복수 종류의 이온을 도입하는 것이 바람직하다. 예를 들어, 수소 이온을 도입하는 경우, 수소 이온은 H+, H2 +, 및 H3 + 이온을 포함하고 H3 +이온의 비율이 높은 것이 바람직하다. 원자수가 큰 이온을 단결정 반도체 기판 또는 다결정 반도체 기판에 도입함으로써, 도스량(dosage)이 실질적으로 증가될 수 있으며, 단결정 반도체 층 또는 다결정 반도체 층을 형성하기 위해 이온 도입에 의해 형성된 층(박리층)을 따라서 저온에서 벽개가 이루어질 수 있다.
단결정 반도체 층 또는 다결정 반도체 층과, 절연 표면을 갖는 기판 또는 절연 기판은, 평활면을 갖고 친수성 표면을 형성하는 층을 접합면으로 사용하여 고정된다. 접합은 반데르발스(Van der Waals) 힘 또는 수소 결합에 의해 형성되며, 분자간 또는 원자간의 상호 작용을 이용한다. 바람직하게는, 상기 기판과 단결정 반도체 층을 접합할 때, 접합을 형성하는 표면의 어느 하나 또는 양자에, 유기 실란을 원재료로서 사용하여 산화 실리콘으로 형성되는 접합층을 설치한다. 유기 실란 가스로는, 테트라에톡시실란(TEOS)[화학식: Si(OC2H5)4], 트리메틸실란(TMS)[화학식: (CH3)3SiH], 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란[화학식: SiH(OC2H5)3], 트리스디메틸아미노실란[화학식: SiH(N(CH3)2)3] 등과 같은 실리콘-함유 화합물이 사용될 수 있다. 즉, 단결정 반도체를 형성하기 위해, 평활면을 갖고 친수성 표면을 형성할 수 있는 층을, 단결정 반도체 층 또는 다결정 반도체 층과 절연 표면을 갖는 기판 또는 절연 기판 사이에 설치한다.
단결정이란, 결정면 및 결정축이 정렬되어 있는 결정이며, 이를 구성하고 있는 원자 또는 분자가 공간적으로 규칙적으로 배열되어 있는 것을 말한다. 그러나, 단결정이 규칙적으로 배열된 원자에 의해 구성되는 것이지만, 배열의 일부가 불규칙적인 격자 흠결을 포함할 수도 있고, 또는 의도적이거나 비의도적인 격자 변형을 포함할 수도 있다.
단결정 반도체 기판 또는 다결정 반도체 기판으로부터 박리된 반도체 층을 광전 변환층으로 사용함으로써, 광전 변환 특성이 우수한 광전 변환 장치를 얻을 수 있다. 반도체 층에 수소 또는 할로겐 이온이 첨가된 불순물 반도체 층을 광입사측 또는 그 반대측에 설치하면, 광생성 캐리어의 수집 효율이 향상되고, 그로인해 광전 변환 특성이 향상될 수 있다. 단결정 반도체 기판 또는 다결정 반도체 기판으로부터 반도체 층을 박리하고 그 박리된 반도체 층을 절연 표면을 갖는 기판 또는 절연 기판에 접합시킴으로써, 광전 변환에 필요한 두께를 유지하면서 반도체 층을 박막화할 수 있으며, 따라서 광전 변환 특성을 향상시킬 수 있다. 또한, 실리콘 자원을 절약할 수 있다.
접합층으로서 특정 산화 실리콘 막을 사용함으로써 700℃ 이하의 온도에서 접합을 형성할 수 있다. 그로 인해, 유리 기판과 같이 내열 온도가 700℃ 이하인 기판을 사용하는 경우에도, 접합부의 접착력이 강력한 단결정 반도체 층 또는 다결정 반도체 층을 유리 등의 기판 위에 설치할 수 있다.
도 1은 절연 기판 상의 단결정 반도체 층을 광전 변환층으로 사용하는 광전 변환 장치의 단면 구조를 도시하는 도면이다.
도 2는 절연 기판 상의 단결정 반도체 층을 광전 변환층으로 사용하는 광전 변환 장치의 단면 구조를 도시하는 도면이다.
도 3은 절연 기판 상의 단결정 반도체 층을 광전 변환층으로 사용하는 광전 변환 장치의 단면 구조를 도시하는 도면이다.
도 4는 실시예에 따른 광전 변환 장치의 평면도이다.
도 5a 내지 도 5d는 실시예에 따른 광전 변환 장치의 제조 단계를 설명하는 단면도이다.
도 6은 단결정 반도체 기판에 형성되는 박리층 및 제 1 불순물 반도체 층에서의 불순물 분포를 설명하는 도면이다.
도 7a 및 도 7b는 실시예에 따른 광전 변환 장치의 제조 단계를 설명하는 단면도이다.
도 8a 내지 도 8c는 실시예에 따른 광전 변환 장치의 제조 단계를 설명하는 단면도이다.
도 9는 반도체 층에 형성되는 제 1 불순물 반도체 층, 제 2 불순물 반도체 층, 및 와이드 밴드갭(band-gap) 층의 관계를 설명하는 도면이다.
도 10은 도 9에서의 구성을 밴드 모델을 사용하여 설명하는 도면이다.
도 11은 실시예에 따른 광전 변환 장치 모듈의 제조 단계를 설명하는 평면도이다.
도 12a 및 도 12b는 실시예에 따른 광전 변환 장치 모듈의 제조 단계를 설명하는 단면도이다.
도 13은 실시예에 따른 광전 변환 장치 모듈의 제조 단계를 설명하는 평면도이다.
도 14a 및 도 14b는 실시예에 따른 광전 변환 장치 모듈의 제조 단계를 설명하는 단면도이다.
도 15는 실시예에 따른 광전 변환 장치 모듈의 제조 단계를 설명하는 평면도이다.
도 16a 및 도 16b는 실시예에 따른 광전 변환 장치 모듈의 제조 단계를 설명하는 단면도이다.
도 17a 내지 도 17d는 실시예에 따른 광전 변환 장치의 제조 단계를 설명하는 단면도이다.
도 18은 단결정 반도체 기판에 형성되는 박리층 및 제 1 불순물 반도체 층에서의 불순물 분포를 설명하는 도면이다.
도 19a 내지 도 19c는 실시예에 따른 광전 변환 장치의 제조 단계를 설명하는 단면도이다.
도 20은 반도체 층에 형성되는 제 1 불순물 반도체 층, 제 2 불순물 반도체 층, 및 와이드 밴드갭 층의 관계를 설명하는 도면이다.
도 21은 도 20에서의 구성을 밴드 모델을 사용하여 설명하는 도면이다.
[도면의 주요 부분에 대한 부호의 설명]
101: 기판 102: 반도체 층
103: 접합층 104: 제 1 전극
105: 제 1 불순물 반도체 층 105a: 와이드 밴드갭 층
106: 제 2 불순물 반도체 층 106a: 와이드 밴드갭 층
107: 제 2 전극 108: 보호막
109: 배리어 층 110: 절연층
111: 추출 전극 112: 단결정 반도체 기판
113: 표면 보호막 114: 박리층
115: 보호막 116: 와이드 밴드갭 층
116a: 와이드 밴드갭 층 117: 콘택트 홀
본 발명의 실시예에 대하여 첨부 도면을 참조하여 이하에 설명한다. 그러나, 본 발명은 이하의 설명에 한정되지 않으며, 당업자라면 본 발명의 취지 및 범위로부터 벗어남이 없이 그 형태 및 상세의 다양한 변경이 이루어질 수 있음을 쉽게 이해할 것이다. 따라서, 본 발명은 후술되는 실시예의 기재 내용에 한정되는 것으로 해석되지 않아야 할 것이다. 이하에 설명하는 본 발명의 구성에 있어서, 유사한 부분에 대해서는 여러 도면에 걸쳐서 유사한 도면 부호가 사용될 수 있다.
(광전 변환 장치의 구성)
도 1은 기판(101)에 반도체 층(102)이 형성되는 광전 변환 장치의 단면 구조를 도시한다. 기판(101)은 절연 표면을 갖는 기판 또는 절연 기판이며, 알루미노실리케이트 유리 기판, 알루미노붕규산 유리 기판, 및 바륨 붕규산 유리 기판과 같은 전자 산업에 사용되는 각종 유리 기판이 사용될 수 있다. 대안적으로, 세라믹 기판, 석영 유리 기판, 또는 실리콘 웨이퍼와 같은 반도체 기판이 사용될 수 있다. 반도체 층(102)은 결정계 반도체이며, 대표적으로는 단결정 실리콘이 사용된다. 대안적으로, 단결정 반도체 기판 또는 다결정 반도체 기판으로부터 박리될 수 있는 실리콘, 게르마늄, 또는 갈륨 비소나 인듐인(indium phosphide)과 같은 화합물 반 도체에 의한 결정성 반도체가 사용될 수 있다.
기판(101)과 반도체 층(102) 사이에는, 평활면을 갖고 친수성 표면을 형성하는 접합층(103)이 제공된다. 접합층(103)으로는 절연막이 적합하다. 예를 들면, 산화 실리콘 막이 사용될 수 있다. 유기 실란 가스를 사용하여 화학 기상 증착법에 의해 형성되는 산화 실리콘 막이 접합층(103)으로 사용하기에 바람직하다. 사용될 수 있는 유기 실란 가스의 예로는 테트라에톡시실란[TEOS: Si(OC2H5)4], 트리메틸실란[TMS: (CH3)3SiH], 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란[SiH(OC2H5)3], 또는 트리스디메틸아미노실란[SiH(N(CH3)2)3]과 같은 실리콘-함유 화합물이 포함된다.
상기 평활면을 갖고 친수성 표면을 형성하는 접합층(103)은 5 내지 500 nm의 두께를 갖도록 제공된다. 접합층(103)의 두께가 이 범위에 있으면, 접합층(103)이 형성되는 기저 표면의 요철의 영향이 없어지고, 접합층(103)의 표면을 평탄화할 수 있다. 또한, 접합층(103)과, 이 접합층(103)이 접합되는 기판 사이의 응력으로 인한 변형을 완화시킬 수 있다.
접합층(103)은 반도체 층(102) 측에 제공되고 기판(101)의 표면과 밀착되며, 따라서 실온에서도 접합이 이루어질 수 있다. 이종 재료인 기판(101)과 접합층(103)을 저온에서 접합하기 위해서는 그 표면을 청정화한다. 표면이 청정해진 기판(101)과 접합층(103)을 상호 밀착시키면, 표면간 인력에 의해 접합이 형성된다. 이 경우, 기판(101)과 접합층(103)의 접합이 형성될 어느 일면 또는 양면에 수산기(水酸基: hydroxy group)를 부착시키는 처리를 수행하면 바람직하다. 산소 플라즈마 처리 또는 오존 처리에 의해, 기판(101)의 표면을 친수성으로 만들 수 있다. 이 현상은, 산소 플라즈마 처리 또는 오존 처리가 이루어진 표면이 활성화되고 수산기가 부착되기 때문이라고 생각된다. 즉, 기판(101)의 표면을 친수성으로 만드는 처리를 수행하는 경우에는, 표면의 수산기가 작용하여 수소 결합에 의해 접합이 형성된다. 실온에서 형성된 접합의 강도를 증대시키기 위해서는, 열처리를 수행하는 것이 바람직하다.
기판(101)과 접합층(103)을 저온에서 상호 접합하기 위한 처리로서, 접합을 형성하게 될 표면에 아르곤과 같은 불활성 가스를 이용한 이온 빔을 조사하여 상기 표면을 청정화할 수도 있다. 이온 빔의 조사에 의해, 기판(101) 또는 접합층(103)의 표면에서 미결합 본드(dangling bond)가 노출되어 표면이 매우 활성화된다. 이렇게 활성화된 표면을 상호 가까이 접촉시키면, 저온에서도 접합이 형성될 수 있다. 표면을 활성화하여 접합을 형성하는 방법은, 그 표면을 고도로 청정화시킬 필요가 있으므로 진공 중에서 수행되는 것이 바람직하다.
기판(101)과 반도체 층(102)을 가압하면 보다 강력한 접합을 형성할 수 있다. 또한, 상호 중첩된 기판(101)과 반도체 층(102)에 대해 열처리를 수행하면, 접합 강도가 증가될 수 있다. 열처리는 급속 열 어닐링(RTA: rapid thermal annealing) 장치를 사용하여 300 내지 700℃ 에서 이루어진다. 기판(101) 측으로부터 반도체 층(102)을 향해 레이저 광을 조사함으로써, 접합 강도를 증가시킬 수 있다. 이러한 처리는 가압 상태에서 수행될 수도 있다.
반도체 층(102)은 단결정 반도체 기판으로부터 얇은 슬라이스를 박리시킴으로써 형성된다. 예를 들어, 반도체 층(102)은, 단결정 반도체 기판의 소정 깊이에 수소 이온을 고농도로 도입하고, 열처리를 수행하여, 단결정 반도체 기판의 표층인 단결정 실리콘 층을 박리시킴으로써 형성된다. 단결정 반도체 기판에 도입되는 이온으로는, 수소 대신에, 불소로 대표되는 할로겐 이온이 채택될 수도 있다. 할로겐을 도입한 후에 수소를 도입할 수도 있고, 수소를 도입한 후에 할로겐을 도입할 수도 있다. 또한, 이 단계의 전후에 헬륨, 아르곤 또는 크립톤과 같은 불활성 가스의 이온을 도입할 수도 있다. 반도체 층(102)의 두께는 0.1 내지 10㎛이다. 반도체 층(102)의 이 두께는 태양광을 흡수하기에 충분하다. 또한, 이 두께는, 반도체 층(102)을 통해서 흐르는 광생성(photogenerated) 캐리어를 재결합에 의해 삭감되기 전에 전극으로부터 추출하기에 적합한 두께이다.
이 경우, 단결정 반도체 기판에 한 종류의 이온 또는 동일한 원자로 구성되고 질량이 다른 복수 종류의 이온을 도입하는 것이 바람직하다. 예를 들어, 단결정 반도체 기판에 수소 이온을 도입하는 경우, 수소 이온에 H+, H2 +, 및 H3 + 이온을 포함시키는 동시에 H3 +이온의 비율을 높이는 것이 바람직하다. 원자수가 큰 이온이 도입되면, 단결정 반도체 기판에 조사하는 이온의 수를 증가시킬 수 있고, 이온 도입을 위한 시간이 단축될 수 있다.
이온은 이온 주입법 또는 이온 도핑법에 의해 단결정 반도체 기판에 도입될 수 있다. 이온 주입법은 이온화된 가스를 질량 분리하여 반도체에 주입하는 방법을 지칭한다. 이 이온 주입법에서는, 예를 들어 H3 +를 선택적으로 주입할 수도 있다. 이온 도핑법은 이온화된 가스를 질량 분리하지 않고, 전계로 가속하여 기판에 도입시키는 방법을 지칭한다. 이 이온 도핑법에 의하면, 대면적 기판에 대해서도 고효율로 고도스(large dose)의 이온 도핑을 수행할 수 있다.
반도체 층(102)을 얻는 다른 방법으로서, 다공질 실리콘 상에 단결정 실리콘을 에피택셜 성장시킨 후, 다공질 실리콘 층을 워터 제트로 벽개하여 박리하는 방법이 채택될 수도 있다.
반도체 층(102)과 접합층(103) 사이에는 제 1 전극(104)이 제공된다. 제 1 전극(104)은 알루미늄, 니켈 또는 은과 같은 금속을 사용하여 형성된다. 기판(101) 측을 광입사면으로 하는 경우, 제 1 전극(104)은 산화 인듐 주석 등의 투명 전극으로 형성될 수 있다. 반도체 층(102)의 상기 제 1 전극(104)과 접하는 측의 부분에는 제 1 불순물 반도체 층(105)이 설치되는 것이 바람직하다. 반도체 층(102)이 p형 도전성을 갖는 경우에는, 제 1 불순물 반도체 층(105)에 붕소와 같은 주기율표에서의 13족에 속하는 원소를 도핑 첨가하여 그 불순물 농도를 높이고 제 1 불순물 반도체 층(105)은 p+형 도전성을 갖는다. 반도체 층(102) 측에 광이 입사되는 경우에는, 제 1 불순물 반도체 층(105)이 광입사면과 반대측에 위치하게 되고, 제 1 불순물 반도체 층(105)은 내부 전계를 형성하는 바, 이는 이면 전계(裏面 電界)(BSF: Back Surface Field)로도 지칭된다. 이면 전계를 갖는 구조는 광생 성 캐리어의 외부 양자 효율을 향상시키기에 적합한 구조이다. 이러한 구조는, 광전 변환층이 0.1 내지 10㎛의 두께를 갖는 반도체 층(102)으로 형성되는 광전 변환 장치에서 효과적으로 작용한다. 제 1 불순물 반도체 층(105)은 생략할 수도 있음을 알아야 한다. 후술하는 제 2 불순물 반도체 층(106)이 제공되면, 광전 변환 장치로서 기능을 발현시킬 수 있다.
반도체 층(102)은 제 1 불순물 반도체 층(105)과 반대측 부분에 제 2 불순물 반도체 층(106)을 구비한다. 제 2 불순물 반도체 층(106)은 제 1 불순물 반도체 층(105)과 반대되는 도전형을 갖도록 형성된다. 예를 들어, 제 1 불순물 반도체 층(105)이 p형 도전성을 갖는 경우, 제 2 불순물 반도체 층(106)은 n형 도전성을 갖는 층이 된다. n형 불순물로서는 인 또는 비소와 같은 주기율표에서의 15족에 속하는 원소가 사용된다. 불순물 원소는 이온 주입법 또는 이온 도핑법에 의해 첨가될 수 있다.
제 2 불순물 반도체 층(106)은, n형 또는 p형 불순물뿐 아니라, 수소 또는 불소로 대표되는 할로겐이 함유되어 있는 와이드 밴드갭 층(106a)을 구비한다. 수소 또는 불소로 대표되는 할로겐은 제 2 불순물 반도체 층(106)의 전체에 걸쳐서 분포될 수도 있지만, 반도체 층(106)의 표면 근처에서의 농도가 높도록 분포되는 것이 바람직하다. 어느 경우에나, 제 2 불순물 반도체 층(106)에서의 수소 또는 할로겐의 농도는 반도체 층(102)의 두께 방향 분포에 있어서 반도체 층(102)의 중앙 영역에서보다 높은 것이 바람직하다. 도 1은 제 2 불순물 반도체 층(106)의 표층부에 수소 또는 할로겐이 고농도로 분포하는 영역을 와이드 밴드갭 층(106a)으로 서 도시한다. 물론, 제 2 불순물 반도체 층(106)에서의 수소 또는 할로겐의 분포는 이것에 한정되지 않으며, 제 2 불순물 반도체 층(106)의 전체에 수소 또는 할로겐이 분포할 수도 있다. 불순물 원소가 첨가되는 불순물 반도체 층의 근방에는 캐리어 도프로서 작용하는 결함이 발생하므로, 이 결함을 보상하기 위해 할로겐을 함유시키는 것이 변환 효율을 향상시키는데 있어서 효과적이다.
반도체 층(102)에서 제 2 불순물 반도체 층(106)의 표면측에 수소 또는 불소로 대표되는 할로겐을 다른 영역보다 고농도로 포함하는 와이드 밴드갭 층(106a)을 설치함으로써, 이 영역의 에너지 갭이 넓어진다. 와이드 밴드갭 층(106a)에서의 에너지 갭이 넓어지면, 이 와이드 밴드갭 층(106a) 측을 광입사면으로 하는 경우, 광전 변환에 적합한 반도체 층(102)에 보다 많은 입사광이 입사되고, 따라서 변환 효율이 증가될 수 있다.
제 2 불순물 반도체 층(106) 위에는 제 2 전극(107)이 제공된다. 제 2 불순물 반도체 층(106) 측을 광입사면으로 하는 경우, 제 2 전극(107)은 알루미늄 또는 은 등을 사용하여 빗 형상을 갖는 전극으로 형성되거나, 산화 인듐 주석 등의 투명 전극으로 형성된다. 이 구성에 있어서, 제 2 불순물 반도체 층(106) 위에는 보호막(108)이 형성되는 것이 바람직하다. 보호막(108)은 질화 실리콘 막으로 형성되는 것이 바람직하다. 보호막(108)은 굴절율이 다른 막이 적층되어 반사 방지막으로서 기능할 수도 있다. 반사 방지막의 구성으로는, 예를 들어 질화 실리콘 막과 불화 마그네슘 막을 구비하는 적층 구조가 적용된다. 기판(101) 측을 광입사면으로 하는 경우, 제 2 전극(107)은 알루미늄과 같은 금속으로 형성될 수도 있다.
도 2는 기판(101)에 배리어 층(109)과 접합층(103)이 제공되어 있는 구조를 도시한다. 배리어 층(109)이 제공되면, 반도체 층(102)이 오염되는 것을 방지할 수 있다. 즉, 기판(101)으로부터 반도체 층(102)으로 알칼리 금속 또는 알칼리토 금속과 같은 가동 이온 불순물이 확산되는 것을 방지할 수 있다. 배리어 층(109)은 질화 실리콘, 질화 알루미늄 등의 치밀한 절연막을 사용하는 것이 바람직하다. 이 경우, 기판(101) 위에 제공되는 배리어 층(109)의 위에 접합층(103)을 제공하는 것이 바람직하다. 기판(101) 측에도 접합층(103)이 제공되면, 배리어 층(109)으로서 질화 실리콘 등의 치밀한 절연막이 채용될 수 있으며, 반도체 층(102)과 양호한 접합을 형성할 수 있다. 또한, 다른 구성요소는 도 1과 유사하다.
도 3은 반도체 층(102)에서 제 1 불순물 반도체 층(105)이 수소 또는 불소로 대표되는 할로겐을 포함하는 구성을 도시한다. 수소 또는 불소로 대표되는 할로겐은 제 1 불순물 반도체 층(105)의 전체에 분포될 수도 있다. 제 1 불순물 반도체 층(105)은 n형 또는 p형 불순물뿐 아니라, 수소 또는 불소로 대표되는 할로겐을 포함하는 와이드 밴드갭 층(105a)을 구비한다. 와이드 밴드갭 층(105a)의 수소 또는 불소로 대표되는 할로겐은 제 1 전극(105) 측에서의 그 농도가 높도록 분포되는 것이 바람직하다. 도 3은 제 1 불순물 반도체 층(105)의 제 1 전극(104) 측에 수소 또는 할로겐이 고농도로 포함되는 와이드 밴드갭 층(105a)이 형성되는 양태를 도시하지만, 본 발명은 이것에 한정되지 않는다. 수소 또는 할로겐은 제 2 불순물 반도체 층(106)의 전체에 분포될 수도 있다. 제 1 불순물 반도체 층(105)에서의 수소 또는 불소로 대표되는 할로겐의 농도를 높임으로써, 와이드 밴드갭 층(105a)의 에너지 갭이 넓어진다. 제 1 불순물 반도체 층(105)의 에너지 갭이 넓어지면, 이면 전계(BSF)가 더 강해질 수 있고, 광생성 캐리어의 수집 효율이 향상될 수 있다. 또한, 빌트인 퍼텐셜(built-in potential)(빌트인 전계)도 증가하므로, 결과로서 광전 변환 특성이 향상될 수 있다. 어느 경우에나, 제 1 불순물 반도체 층(105) 및 제 2 불순물 반도체 층(106)에서의 수소 또는 할로겐의 농도는, 반도체 층(102)의 두께 방향 분포에 있어서 반도체 층(102)의 중앙 영역보다 높은 것이 바람직하다. 다른 구성은 도 1과 유사하다.
도 1 내지 도 3을 참조하여 기판(101)에 접합된 반도체 층(102)을 사용한 광전 변환 장치의 구성을 설명했지만, 본 실시예는 이것에 한정되지 않고 다른 구조에서 구성요소들을 자유롭게 조합하여 실시될 수 있다. 또한, 단결정 반도체 층 대신에 다결정 반도체 층이 사용될 수 있다.
(실시예 1)
단결정 반도체 기판으로부터 얇은 단결정 반도체 층을 박리하고 박리된 단결정 반도체 층을 절연 표면을 갖는 기판 또는 절연 기판에 전치하여 광전 변환 장치를 제조하는 방법에 대해 도면을 참조하여 설명한다.
도 4는 본 실시예에 따른 광전 변환 장치의 평면도이다. 이 광전 변환 장치는 기판(101) 위에 제공된 반도체 층(102) 측에 광이 입사되는 구조를 갖는다. 기판(101)의 주변부에는, 개구가 형성된 절연층(110)이 반도체 층(102) 위에 제공되어 있다. 반도체 층(102) 위에는 빗 형상의 제 2 전극(107)이 형성되어 있다. 제 2 전극(107)의 반대쪽에 제공되는 추출 전극(111)은 절연층(110) 및 반도체 층(102)을 관통하는 콘택트 홀을 통해서 제 1 전극에 전기적으로 접속된다.
다음으로, 도 4의 A-B선에 대응하는 단면도를 참조하여 광전 변환 장치의 제조 단계에 대해 설명한다.
도 5a에 도시하듯이, 단결정 반도체 기판(112)의 표면에 표면 보호막(113)을 형성한다. 단결정 반도체 기판(112)의 대표적 예는 단결정 실리콘이며, 표면이 거울면 연마된 실리콘 웨이퍼가 바람직하다. 표면 보호막(113)은 화학 기상 증착법에 의해 산화 실리콘 또는 질화 실리콘으로 형성되는 것이 바람직하다. 화학 기상 증착법으로는 통상 플라즈마 화학 기상 증착(CVD)법이 적용된다. 표면 보호막(113)은 이온 도입에 의해 단결정 반도체 기판(112)의 표면이 거칠어지는 것을 방지하기 위해 제공되는 것이 바람직하다. 표면 보호막(113)은 50 내지 200 nm의 두께로 제공되는 것이 바람직하다. 전계로 가속된 이온을 표면 보호막(113)의 표면을 통해서 도입하여, 단결정 반도체 기판(112)의 소정 깊이에 박리층(114)을 형성한다.
이온 도입은 기판에 전치될 반도체 층의 두께를 고려하여 이루어진다. 반도체 층의 두께는 약 0.1 내지 10㎛이다. 단결정 반도체 기판(112)의 비교적 깊은 위치에 박리층(114)을 형성하기 위해, 이온은 80 kV 이상의 높은 전압으로 가속되어 도입된다. 이온은 단결정 반도체 기판(111)의 주 평면에 대략 직각으로 입사되는 것이 바람직하며, 채널링(channeling) 효과를 적극적으로 이용할 수도 있다. 예를 들어, 이온이 결정축 <100>에 수직하게 입사하도록 단결정 반도체 기판(112)의 결정면 방위를 선택할 수도 있다. 또한, 도입된 이온이 도달하는 깊이는 기판 을 기울임으로써 제어될 수도 있다. 박리층(114) 위의 영역이 반도체 층(102)이다.
박리층(114)은 수소 또는 불소로 대표되는 할로겐 이온을 도입함으로써 형성된다. 추가로, 헬륨, 아르곤 또는 크립톤과 같은 불활성 가스의 이온을 도입할 수도 있다. 이온은 이온 주입법 또는 이온 도핑법 중 어느 하나에 의해 도입된다. 단결정 반도체 기판(112)에 박리층(114)을 형성하는 경우, 한 종류의 이온, 또는 동일한 원자로 구성되고 질량이 다른 복수 종류의 이온을 도입하는 것이 바람직하다. 수소 이온을 도입하는 경우, 수소 이온에 H+, H2 +, 및 H3 + 이온을 포함시키는 동시에 H3 +이온의 비율을 높이는 것이 바람직한데, 이렇게 하면 이온 도입 시간을 단축할 수 있기 때문이다. 원자수가 큰 수소 이온을 도입함으로써, 박리층(114)에 실리콘의 미결합 본드가 형성되고, 상기 미결합 본드가 종단되어 미세 기공(마이크로보이드)을 생성한다.
박리층(114)은, 불활성 가스의 이온 종(ion species)을 단결정 반도체 기판(112)에 도입하여 이온 종의 도입 영역에 미결합 본드를 형성한 후, 수소를 도입하여 미결합 본드에 수소를 결합시킴으로써 형성될 수도 있다. 이 방법에서는, 단결정 반도체 기판(112) 중의 실리콘과 수소가 Si-H 결합뿐 아니라 Si-H2 결합을 높은 비율로 형성하도록 질량이 큰 수소 이온을 도입하는 것이 바람직하다. Si-H2 결합은 Si-H 결합에 비해 저온에서 수소의 방출을 시작하므로, 반도체 층(102)의 박 리가 보다 저온에서 이루어질 수 있다. 어느 경우에나, 이온의 도입에 의해 형성된 미세 기공에는 실리콘 결정 격자 사이에 비결합 수소가 포함될 수 있으므로, 저온 열처리에 의해서도 반도체 층(102)이 쉽게 박리될 수 있다.
다음으로, 도 5b에 도시하듯이, p형 도전성을 부여하는 불순물 원소인 붕소를 단결정 반도체 기판(112)의 표면의 얕은 영역에 도핑하여 제 1 불순물 반도체 층(105)을 형성한다. 본 실시예의 광전 변환 장치에서, 제 1 불순물 반도체 층(105)은 광입사면측과 반대되는 측에 배치되어 이면 전계(BSF)를 형성한다.
도 6은 단결정 반도체 기판(112)에 형성되는 박리층(114)과 제 1 불순물 반도체 층(105)에서의 도입 불순물 분포를 설명한다. 박리층(114)은 단결정 반도체 기판(112)의 표면으로부터 깊은 영역에 형성되며, 수소 또는 불소와 같은 할로겐이 다른 영역보다 고농도로 분포하는 영역(일점 쇄선으로 도시하는 영역)에 형성된다. 제 1 불순물 반도체 층(105)은 단결정 반도체 기판(112)의 표면측 영역에 형성되며, p형 도전성을 부여하는 불순물 원소인 붕소가 다른 영역보다 고농도로 분포하는 영역(점선으로 도시하는 영역)에 형성된다.
도 5c는 제 1 불순물 반도체 층(105) 위에 제 1 전극(104)을 형성하는 단계를 도시한다. 제 1 전극(104)은 알루미늄, 니켈 또는 은과 같은 금속으로 형성된다. 제 1 전극(104)은 그 표면이 평탄해지도록 진공 증착법 또는 스퍼터링법으로 형성된다.
도 5d는 단결정 반도체 기판(112)을 커버하는 보호막(115)을 제 1 전극(104) 위에 제공하고, 추가로 접합층(103)을 형성하는 단계를 도시한다. 보호막(115)은 불순물 오염을 방지하기 위해 질화 실리콘 막으로 형성하는 것이 바람직하다. 보호막(115)은 반도체 층(102)이 가동 이온 또는 수분과 같은 불순물의 확산에 의해 오염되는 것을 방지할 수 있다. 또한, 보호막(115)은 접합층(103)의 형성 시에 제 1 전극(104)이 산화되는 것을 방지할 수 있다. 접합층(103)은 산화 실리콘 막으로 형성하는 것이 바람직하다. 산화 실리콘 막으로는, 전술했듯이 유기 실린 가스를 사용하여 화학 기상 증착법으로 형성되는 산화 실리콘 막이 바람직하게 사용된다. 대안적으로, 실린 가스를 사용하여 화학 기상 증착법에 의해 형성되는 산화 실리콘 막이 사용될 수 있다. 화학 기상 증착법에 의한 막 형성은, 단결정 반도체 기판에 형성된 박리층(114)에서 탈가스(degassing)가 일어나지 않는 온도인, 예를 들어 350℃ 이하의 막형성 온도에서 이루어진다. 이와 대조적으로, 단결정 반도체 기판(112)으로부터 반도체 층(102)을 박리하는 열처리는, 막형성 온도보다 높은 열처리 온도에서 이루어진다.
도 7a는 기판(101)을 단결정 반도체 기판(112)에 제공된 접합층(103)의 표면에 밀착시켜 양자를 접합시키는 단계를 도시한다. 접합을 형성하는 표면은 충분히 청정화된다. 이후, 기판(101)과 접합층(103)을 상호 밀착시킴으로써 그 사이에 접합이 형성된다. 이 접합은 전술한 바와 같이 수소 결합이 작용하여 형성된다. 기판(101)과 단결정 반도체 기판(112)을 압접함으로써, 접합을 보다 확실하게 형성할 수 있다.
양호한 접합을 형성하기 위해, 기판(101) 및 접합층(103)의 일면 또는 양면을 활성화시킬 수도 있다. 예를 들면, 접합을 형성하는 표면에 원자 빔 또는 이온 빔을 조사함으로써 기판(101) 및 접합층(103)의 일면 또는 양면을 활성화시킬 수 있다. 원자 빔 또는 이온 빔을 사용할 때는, 아르곤 등의 불활성 가스 중성 원자 빔 또는 불활성 가스 이온 빔을 사용할 수 있다. 대안적으로, 접합을 형성하는 표면에 플라즈마 조사 또는 라디칼 처리를 수행할 수도 있다. 이러한 표면 처리에 의해 200 내지 400℃의 온도에서도 이종 재료간의 접합을 형성하기가 용이해진다.
기판(101)과 단결정 반도체 기판(112)을 그 사이에 접합층(103)을 개재시켜 상호 접합시킨 후에는, 가열 처리 또는 가압 처리를 수행하는 것이 바람직하다. 가열 처리 또는 가압 처리는 접합 강도를 증가시킬 수 있다. 가열 처리는 기판(101)의 내열 온도 이하의 온도에서 이루어지는 것이 바람직하다. 가압 처리는 기판(101) 및 단결정 반도체 기판(112)의 내압성을 고려하여 접합면에 수직한 방향으로 압력이 가해지도록 이루어진다. 가열을 위해서는 할로겐 램프 등을 사용할 수도 있다. 저온에서 접합 강도를 증가시키기 위해서는 레이저 광이 조사될 수도 있다. 조사에 사용되는 레이저 광의 파장은 가시광선 파장 내지 자외선 파장의 범위에 있는 것이 바람직하다. 예를 들어 엑시머 레이저광이 조사될 수 있거나, 또는 접합 강도의 증가를 위해 자외선 조사 수단으로서 엑시머 램프가 사용될 수도 있다. 어느 경우에나, 자외선 조사는 접합부에서의 반응을 촉진하여 접합 강도를 증가시킬 수 있다.
도 7b에서는, 기판(101)과 단결정 반도체 기판(112)을 상호 접합한 후, 열처리를 수행하여, 박리층(114)을 벽개면으로 사용하여 단결정 반도체 기판(112)을 기판(101)으로부터 박리시킨다. 열처리는 접합층(103)이 형성되는 온도 이상, 기 판(101)의 내열 온도 이하의 온도 범위에서 이루어지는 것이 바람직하다. 예를 들어, 400 내지 600℃에서 열처리를 수행함으로써, 박리층(114)에 형성된 미세 기공의 체적이 변화되며, 이로인해 기판(101) 위에 반도체 층(102)을 남겨둔 채로 단결정 반도체 기판(112)이 박리될 수 있다. 반도체 층(102)의 표면측에는 박리층(114)을 형성하기 위해 도입된 수소 또는 불소와 같은 할로겐을 포함하는 와이드 밴드갭 층(116)이 남겨진다. 와이드 밴드갭 층(116)은, 단결정 반도체 기판(112)의 실리콘 중에 수소 또는 할로겐을 포함하기 때문에 그 에너지 갭이 실리콘의 에너지 갭인 1.12 eV보다 큰 층이다. Si-Si의 결합 에너지에 비해 Si-H 또는 Si-F의 결합 에너지가 크기 때문에, 와이드 밴드갭 층(116)은 필연적으로 더넓은 밴드 갭을 갖는다. 박리된 반도체 층(102)의 표면은 미소 요철을 갖는다. 이 요철은 보존될 수도 있다. 미소 요철에 의해 광 반사를 억제하는 효과를 기대할 수 있다. 반도체 층(102)의 표면을 평탄화하는 경우에, 표면은 화학적 기계 연마(CMP: Chemical Mechanical Polishing)법으로 연마될 수도 있다.
도 8a는 기판(101)에 접합된 반도체 층(102) 위에 절연층(110)을 형성하는 단계를 도시한다. 절연층(110)으로는 질화 실리콘 막 또는 산화 실리콘 막을 화학 기상 증착법으로 형성하는 것이 바람직하다.
도 8b는 절연층(110)에 개구를 형성하고 상기 개구를 통해서 n형 불순물 원소인 인 또는 비소를 첨가하여 제 2 불순물 반도체 층(106)을 형성하는 단계를 도시하고 있다. 이 제 2 불순물 반도체 층(106)이 광입사면으로 사용된다. 이 경우, 제 2 불순물 반도체 층(106)은 와이드 밴드갭 층(116)을 포함하도록 형성된다. 와이드 밴드갭 층(116)은 수소 또는 불소와 같은 할로겐뿐 아니라 n형 불순물 원소를 포함하는 층이다. 제 2 불순물 반도체 층(106)은 와이드 밴드갭 층(116)을 그 전체에 포함하도록 형성될 수 있다. 또한, 제 2 불순물 반도체 층(106)은 와이드 밴드갭 층(116)보다 깊이 형성될 수도 있다. 이 경우, 반도체 층(102)의 표면에 보호막(108)으로서 질화 실리콘 막을 형성하고 이후 인 또는 비소와 같은 n형 불순물 원소를 도입함으로써 와이드 밴드갭 층(116)의 수소가 방출되는 것을 방지할 수 있다.
도 9는 반도체 층(102)에 형성되는 제 1 불순물 반도체 층(105), 제 2 불순물 반도체 층(106), 및 와이드 밴드갭 층(116a) 사이의 관계를 설명하는 그래프이다. 제 2 불순물 반도체 층(106)에서의 n형 불순물 원소의 분포는 점선으로 도시하고, 와이드 밴드갭 층(116a)에 포함되는 수소 또는 불소와 같은 할로겐의 분포는 일점 쇄선으로 도시한다. 와이드 밴드갭 층(116a)은 n형 불순물, 및 수소 또는 불소와 같은 할로겐의 양자를 포함하는 영역이다. 수소 또는 불소와 같은 할로겐의 농도는 반도체 기판(101)의 표면측으로 갈수록 높아진다.
도 10은 이 상태를 밴드 모델을 사용하여 설명하는 도면이다. 도 10에 도시하듯이, 본 실시예에 의하면, 와이드 밴드갭 층(116)의 에너지 갭이 반도체 층(102)의 중심부의 에너지 갭보다 넓다. 따라서, 와이드 밴드갭 층(116) 측을 광입사면으로 하면, 보다 많은 광을 반도체 층(102)에 취입(take in)할 수 있다. 또한 와이드 밴드갭 층(116)은, 제 2 불순물 반도체 층(106)에 또는 그 근방에 생성된 홀이 와이드 밴드갭 층(116)에 유입되고, 전극에 흡수되어, 소실되는 것을 방지 하는 홀 블로킹(hole blocking) 층으로서 작용한다. 따라서, 광생성 캐리어의 수집 효율, 즉 외부 양자 효율을 증가시킬 수 있다. 또한, 반도체 층(102), 제 1 불순물 반도체 층(105) 및 제 2 불순물 반도체 층(106)으로 형성되는 반도체 접합에 와이드 밴드갭 층(116)을 부가함으로써 빌트인 퍼텐셜(빌트인 전계)을 높일 수 있다. 접합층(103)과 기판(101)이 대향되면, 제 1 불순물 반도체 층(105)은 반도체 층(102)의 기판(101) 측 영역에 위치한다.
도 8c는 제 2 전극(107)과, 제 1 전극(104)에 접속되는 추출 전극(111)을 형성하는 단계를 도시한다. 추출 전극(111)은 반도체 층(102)을 관통하는 콘택트 홀이 형성된 후에 형성된다. 제 2 전극(107) 및 추출 전극(111)은 알루미늄, 은, 납-주석(lead-tin)(땜납) 등으로 형성될 수 있다. 예를 들어, 제 2 전극(107)과 추출 전극(111)은 은 페이스트(silver paste)를 사용하여 스크린 인쇄법으로 형성될 수 있다.
전술한 방식으로, 도 4에 도시된 광전 변환 장치를 제조할 수 있다. 본 실시예에 의하면, 700℃ 이하(바람직하게는 500℃ 이하)의 프로세스 온도에서 단결정 광전 변환 장치를 제조할 수 있다. 즉, 내열 온도가 700℃ 이하인 대면적 유리 기판 위에 단결정 반도체 층을 구비하는 고효율 광전 변환 장치를 제조할 수 있다. 단결정 반도체 층은 단결정 반도체 기판의 표층을 박리시킴으로써 얻어진다. 상기 단결정 반도체 기판을 반복하여 이용할 수 있으므로, 자원을 효과적으로 이용할 수 있다. 또한, 수소 또는 할로겐이 첨가되는 불순물 반도체 층을 광입사면측 또는 그 반대측에 설치함으로써, 광생성 캐리어의 수집 효율이 향상될 수 있고, 광전 변 환 특성이 증가될 수 있다.
(실시예 2)
본 실시예는 대면적 기판 위에 단결정 반도체 층을 제공하여 광전 변환 장치 모듈을 제조하는 방법에 대해 설명한다. 광전 변환 장치의 제조 단계는 도 5a 내지 도 8c에 도시한 것과 유사하다.
도 5a 내지 도 5d의 단계를 통해서 제작된 단결정 반도체 기판(112)을 기판(101)에 접합한다. 여기에서, 기판(101)으로는, 복수의 단결정 반도체 기판(112)을 접합할 수 있는 면적을 갖는 기판이 사용된다. 단결정 반도체 기판(112)은 접합층(103)에 의해 기판(101)에 고정된다. 접합을 형성하기 위해서는, 복수의 단결정 반도체 기판(112)을 기판(101)에 고정한 후, 열처리를 수행하는 것이 좋다. 단결정 반도체 기판(112)을 박리하면, 기판(101) 위에 반도체 층(102)이 형성된다. 도 11은 복수의 반도체 층(102)이 기판(101)에 접합되어 있는 상태를 도시한다. 도 12a 및 도 12b는 도 11의 C-D선 및 E-F선을 따라서 취한 단면도이다. 반도체 층(102)은 인접하는 반도체 층(102) 사이에 일정한 간격을 갖고 배열될 수도 있다. 이후의 단계에서는, 복수의 반도체 층(102)을 포함하는 기판(101)을 한 단위로 하여 각종 단계를 진행시킬 수 있다.
도 8a 및 도 8b에 도시하는 단계를 수행하여, 반도체 층(102)에 제 2 불순물 반도체 층(106)을 형성한다. 반도체 층(102) 위에 절연층(110)을 형성한 후, 그 절연층(110)에 개구를 설치한다. 그리하여, 제 2 불순물 반도체 층(106)이 형성된다. 제 2 불순물 반도체 층(106)은 이온 도핑 장치에 의해 형성될 수 있으므로, 단결정 반도체 기판을 한 장씩 처리하는 경우에 비해 처리 시간을 단축할 수 있다. 이후, 보호막(108)을 형성한다.
도 13은 제 1 전극(104)에 접속되는 콘택트 홀(117)을 형성하는 단계를 도시한다. 도 14a 및 도 14b는 각각 도 13의 C-D선 및 E-F선을 따라서 취한 단면도이다. 콘택트 홀(117)은 보호막(108) 측으로 개방 형성된다. 콘택트 홀(117)은 집광된 레이저 빔을 반도체 층(102)에 조사함으로써 형성되며, 반도체 층(102)을 제거함으로써 제 1 전극(104)의 표면 또는 측면이 노출된다. 레이저 빔은 기판(101)을 가로질러 주사될 수 있으므로, 복수의 반도체 층(102)이 설치되어 있는 경우에도, 콘택트 홀(117)의 형성에 필요한 시간이 단축될 수 있다.
그 후, 도 15에 도시하듯이, 제 1 전극(104)의 추출 전극(111)과 제 2 전극(107)을 형성한다. 도 16a 및 도 16b는 각각 도 15의 C-D선 및 E-F선에 대응하는 단면도이다. 추출 전극(111)이 콘택트 홀(117)을 채우도록 형성되면, 추출 전극(111)은 제 1 전극(104)에 접속될 수 있다. 제 2 전극(107) 및 추출 전극(111)은 알루미늄, 은, 납-주석(땜납) 등으로 형성될 수 있다. 예를 들어, 제 2 전극(107) 및 추출 전극(111)은 은 페이스트를 사용하여 스크린 인쇄법으로 형성될 수 있다. 제 2 전극(107) 및 추출 전극(111)을 기판(101) 위로 인출하는 경우에는, 접속 단자를 형성할 수 있다.
전술한 방식으로, 복수의 광전 변환 장치를 한 장의 기판 위에 배치한 광전 변환 장치 모듈을 제조할 수 있다. 본 실시예에 의하면, 700℃ 이하(바람직하게는 500℃ 이하)의 프로세스 온도에서 단결정 광전 변환 장치를 제조할 수 있다. 즉, 내열 온도가 700℃ 이하인 대면적 유리 기판 위에 단결정 반도체 층을 구비한 고효율 광전 변환 장치 모듈을 제조할 수 있다.
(실시예 3)
본 실시예는 반도체 층(102)이 취출된 단결정 반도체 기판(112)을 재사용하여, 실시예 1에 기재된 광전 변환 장치를 제조하는 단계를 설명한다.
도 17a는 실시예 1에서, 반도체 층(102)을 형성하기 위해 사용된 단결정 반도체 기판(112) 위에 표면 보호막(113)을 형성하고, 수소 또는 불소로 대표되는 할로겐의 이온을 도입하여 박리층(114)을 형성하는 단계를 도시한다. 박리층(114)에는, 헬륨, 아르곤 또는 크립톤과 같은 불활성 가스의 이온이 추가될 수도 있다. 단결정 반도체 기판(112)의 표면 측에는 와이드 밴드갭 층(116)이 남아있다. 와이드 밴드갭 층(116)은, 이전 단계에서 박리층으로서 형성되고 현 단계에서 남아있는 수소 또는 할로겐을 포함하는 층이다. 본 단계에서, 단결정 반도체 기판(112)의 표면은 CMP와 같은 처리에 의해 평탄화되는 것이 바람직하다.
다음으로, 도 17b에 도시하듯이, p형 도전성을 부여하는 불순물 원소로서 붕소를 단결정 반도체 기판(112)의 표면의 얕은 영역에 도핑하여 제 1 불순물 반도체 층(105)을 형성한다. 제 1 불순물 반도체 층(105)은 와이드 밴드갭 층(116)을 포함하도록 형성된다. 제 1 불순물 반도체 층(105)은 와이드 밴드갭 층(116)을 전체에 포함하도록 형성될 수 있다. 또한, 제 1 불순물 반도체 층(105)은 와이드 밴드갭 층(116) 보다 깊이 형성될 수도 있다.
도 18은 단결정 반도체 기판(112)에 형성되는 박리층(114), 제 1 불순물 반 도체 층(105), 및 와이드 밴드갭 층(116a) 사이의 관계를 설명하는 그래프이다. 박리층(114)은 단결정 반도체 기판(112)의 표면으로부터 깊은 영역에 형성된다. 제 1 불순물 반도체 층(105)에서의 p형 불순물 원소의 분포는 점선으로 도시하고, 와이드 밴드갭 층(116a)에서의 수소 또는 불소와 같은 할로겐의 분포는 일점 쇄선으로 도시한다. 와이드 밴드갭 층(116a)은 p형 불순물, 및 수소 또는 불소와 같은 할로겐의 양자가 포함되는 영역이다. 수소 또는 불소와 같은 할로겐의 농도는 반도체 기판의 표면측으로 갈수록 높아진다. 제 1 불순물 반도체 층(105)은 광입사측과 반대되는 측에 배치되어 이면 전계(BSF)를 형성한다.
도 17c는 제 1 불순물 반도체 층(105) 위에 제 1 전극(104)을 형성하는 단계를 도시한다. 제 1 전극(104)은 알루미늄, 니켈, 또는 은과 같은 금속으로 형성된다. 제 1 전극(104)은 평탄해진 표면을 갖도록 진공 증착법 또는 스퍼터링법으로 형성된다.
도 17d는 단결정 반도체 기판(112)을 커버하는 보호막(115)을 제 1 전극(104) 위에 제공하고, 추가로 접합층(103)을 형성하는 단계를 도시한다. 접합층(103)은 산화 실리콘 막으로 형성하는 것이 바람직하다. 산화 실리콘 막으로는, 전술했듯이 유기 실란 가스를 사용하여 화학 기상 증착법으로 형성되는 산화 실리콘 막이 바람직하게 사용된다. 대안적으로, 실란 가스를 사용하여 화학 기상 증착법에 의해 형성되는 산화 실리콘 막이 사용될 수 있다.
그 후, 실시예 1과 마찬가지로 기판(101)에 반도체 층(102)을 접합한다. 도 19a는, 기판(101)에 접합된 반도체 층(102) 위에 절연층(110)을 형성하는 단계를 도시한다. 절연층(110)으로는, 질화 실리콘 막 또는 산화 실리콘 막을 화학 기상 증착법으로 형성하는 것이 바람직하다. 반도체 층(102)의 표면측에는 박리층(114)을 형성하기 위해 도입된 수소 또는 불소와 같은 할로겐을 포함하는 와이드 밴드갭 층(116)이 남겨진다. 와이드 밴드갭 층(116)은, 단결정 반도체 기판(112)의 실리콘 중에 수소 또는 할로겐을 포함하기 때문에 그 에너지 갭이 실리콘의 에너지 갭인 1.12 eV보다 큰 층이다.
도 19b는 절연층(110)에 개구를 형성하고 상기 개구를 통해서 n형 불순물 원소인 인 또는 비소를 첨가하여 제 2 불순물 반도체 층(106)을 형성하는 단계를 도시하고 있다. 이 제 2 불순물 반도체 층(106)이 광입사면으로 사용된다. 이 경우, 제 2 불순물 반도체 층(106)은 와이드 밴드갭 층(116)을 포함하도록 형성된다. 제 2 불순물 반도체 층(106)은 와이드 밴드갭 층(116)을 그 전체에 포함하도록 형성할 수 있다. 또한, 제 2 불순물 반도체 층(106)은 와이드 밴드갭 층(116)보다 깊이 형성될 수도 있다. 이 경우, 반도체 층(102)의 표면에 보호막(108)으로서 질화 실리콘 막을 형성하고 인 또는 비소와 같은 n형 불순물 원소를 도입함으로써 와이드 밴드갭 층(116)의 수소가 방출되는 것을 방지할 수 있다.
도 20은 반도체 층(102)에 형성되는 제 1 불순물 반도체 층(105), 제 2 불순물 반도체 층(106), 및 와이드 밴드갭 층(116a) 사이의 관계를 설명하는 그래프이다. 와이드 밴드갭 층(116a)은 반도체 층(102)의 양측에 형성된다. 도 20에서, 제 1 불순물 반도체 층(105)의 p형 불순물 원소와 제 2 불순물 반도체 층(106)의 n형 불순물 원소의 분포는 점선으로 도시하고, 와이드 밴드갭 층(116a)에 포함되는 수소 또는 불소와 같은 할로겐의 분포는 일점 쇄선으로 도시한다. 와이드 밴드갭 층(116a)은 p형 불순물 또는 n형 불순물뿐 아니라, 수소 또는 불소와 같은 할로겐을 포함하는 영역이다.
도 21은 이 상태를 밴드 모델을 사용하여 설명하는 도면이다. 도 21에 도시하듯이, 본 실시예에 의하면, 제 1 불순물 반도체 층(105) 및 제 2 불순물 반도체 층(106)의 외측에 제공되는 와이드 밴드갭 층(116)의 에너지 갭이 반도체 층(102)의 중심부의 에너지 갭보다 넓다. 따라서, 제 2 불순물 반도체 층(106) 측의 와이드 밴드갭 층(116)을 광입사면으로 하면, 보다 많은 광을 반도체 층(102)에 취입할 수 있다. 또한, 제 2 불순물 반도체 층(106) 측의 와이드 밴드갭 층(116)은, 제 2 불순물 반도체 층(106)에 또는 그 근방에 생성된 홀이 와이드 밴드갭 층(116)에 유입되고, 전극에 흡수되어, 소실되는 것을 방지하는 홀 블로킹 층으로서 작용한다. 또한, 제 1 불순물 반도체 층(105) 측의 와이드 밴드갭 층(116)은 전자에 대한 블로킹 층으로서의 기능을 갖고 있다. 본 구성에 의하면, 제 1 불순물 반도체 층(105)과 제 2 불순물 반도체 층(106)의 표면에 전자 및 홀에 대한 블로킹 층이 와이드 밴드갭 층(116)에 의해 형성되므로, 광생성 캐리어가 역방향으로 확산되어 전극에 흡수되는 것을 방지할 수 있다. 따라서, 광생성 캐리어의 수집 효율, 즉 외부 양자 효율을 증가시킬 수 있다.
도 19c는 제 2 전극(107)과, 제 1 전극(104)에 접속되는 추출 전극(111)을 형성하는 단계를 도시한다. 추출 전극(111)은 반도체 층(102)을 관통하는 콘택트 홀이 형성된 후에 형성된다. 제 2 전극(107) 및 추출 전극(111)은 알루미늄, 은, 납-주석(땜납) 등으로 형성될 수도 있다. 예를 들어, 제 2 전극(107)과 추출 전극(111)은 은 페이스트를 사용하여 스크린 인쇄법으로 형성될 수 있다.
전술한 방식으로, 광전 변환 장치를 제조할 수 있다. 본 실시예에 의하면, 700℃ 이하(바람직하게는 500℃ 이하)의 프로세스 온도에서 단결정 광전 변환 장치를 제조할 수 있다. 즉, 내열 온도가 700℃ 이하인 대면적 유리 기판 위에 단결정 반도체 층이 설치된 광전 변환 장치를 제조할 수 있다. 단결정 반도체 층은 단결정 반도체 기판의 표층을 박리함으로써 얻어진다. 단결정 반도체 기판을 반복하여 이용할 수 있으므로, 자원을 효과적으로 이용할 수 있다. 또한, 수소 또는 할로겐이 첨가되는 더넓은 밴드갭을 갖는 불순물 반도체 층을 반도체 층(102)의 광입사면측 및 그 반대측에 설치함으로써, 광생성 캐리어의 수집 효율이 향상되고, 광전 변환 특성이 증가될 수 있다.
본원은, 2007년 4월 13일자로 일본 특허청에 출원되고 그 전체 내용이 본원에 원용되는 일본 특허출원 제2007-106591호에 기초하고 있다.

Claims (30)

  1. 광전 변환 장치(photovoltaic device)에 있어서:
    제 1 절연 표면을 갖는 기판;
    상기 제 1 절연 표면에 접촉하는 제 2 절연 표면을 갖는 절연층;
    상기 절연층 위에 제 1 전극;
    상기 제 1 전극 위에 단결정 반도체 층; 및
    상기 단결정 반도체 층 위에 제 2 전극을 포함하고,
    상기 단결정 반도체 층은,
    제 1 불순물을 포함하는 제 1 불순물 층; 및
    상기 제 1 불순물 층과 상기 제 2 전극 사이에, 제 2 불순물을 포함하는 제 2 불순물 층을 포함하고,
    상기 제 1 불순물의 제 1 도전형은 상기 제 2 불순물의 제 2 도전형과 상이하고,
    상기 제 2 불순물 층은,
    제 1 영역; 및
    상기 제 1 영역과 상기 제 2 전극 사이에 제 2 영역을 포함하고,
    상기 제 2 영역 내의 수소 또는 할로겐의 농도는 상기 제 1 영역 내의 수소 또는 할로겐 농도보다 높고,
    상기 제 2 절연 표면은 친수성 표면을 형성할 수 있는, 광전 변환 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 광전 변환 장치에 있어서:
    제 1 절연 표면을 갖는 기판;
    상기 제 1 절연 표면에 접촉하는 제 2 절연 표면을 갖는 절연층;
    상기 절연층 위에 제 1 전극;
    상기 제 1 전극 위에 단결정 반도체 층; 및
    상기 단결정 반도체 층 위에 제 2 전극을 포함하고,
    상기 단결정 반도체 층은,
    제 1 불순물을 포함하는 제 1 불순물 층; 및
    상기 제 1 불순물 층과 상기 제 2 전극 사이에, 제 2 불순물을 포함하는 제 2 불순물 층을 포함하고,
    상기 제 1 불순물의 제 1 도전형은 상기 제 2 불순물의 제 2 도전형과 상이하고,
    상기 제 2 불순물 층은,
    제 1 영역; 및
    상기 제 1 영역과 상기 제 2 전극 사이에 제 2 영역을 포함하고,
    상기 제 2 영역 내의 수소 또는 할로겐의 농도는 상기 제 1 영역 내의 수소 또는 할로겐 농도보다 높고,
    상기 제 1 불순물 층은,
    제 3 영역; 및
    상기 제 3 영역과 상기 제 2 불순물 층 사이에 제 4 영역을 포함하고,
    상기 제 4 영역 내의 수소 또는 할로겐의 농도는 상기 제 3 영역 내의 수소 또는 할로겐 농도보다 높고,
    상기 제 2 절연 표면은 친수성 표면을 형성할 수 있는, 광전 변환 장치.
  10. 제 1 항 또는 제 9 항에 있어서,
    상기 제 2 절연 표면은 반데르발스 힘 또는 수소 결합에 의해 상기 제 1 절연 표면과 접합되는, 광전 변환 장치.
  11. 제 1 항 또는 제 9 항에 있어서,
    상기 제 1 전극의 표면은 상기 단결정 반도체 층의 표면과 접촉하는, 광전 변환 장치.
  12. 제 1 항 또는 제 9 항에 있어서,
    상기 제 1 도전형은 p 도전형이고,
    상기 제 2 도전형은 n 도전형인, 광전 변환 장치.
  13. 제 1 항 또는 제 9 항에 있어서,
    상기 단결정 반도체 층은, 상기 제 2 불순물 층과 상기 제 1 전극 사이에, 제 3 불순물을 포함하는 제 3 불순물 층을 더 포함하고,
    상기 제 3 불순물의 제 3 도전형은 상기 제 2 도전형과 상이하고,
    상기 제 3 불순물의 농도는 상기 제 1 불순물의 농도보다 높은, 광전 변환 장치.
  14. 제 1 항 또는 제 9 항에 있어서,
    상기 절연층은 실리콘 산화물을 포함하는, 광전 변환 장치.
  15. 제 14 항에 있어서,
    상기 실리콘 산화물은 유기 실란 가스를 사용하여 화학 기상 증착법에 의해 증착되고,
    상기 유기 실란 가스는 테트라에톡시실란, 트리메틸실란, 테트라메틸시클로테트라실록산, 옥타메틸시클로테트라실록산, 헥사메틸디실라잔, 트리에톡시실란, 및 트리스디메틸아미노실란으로 구성되는 그룹에서 선택되는, 광전 변환 장치.
  16. 제 1 항 또는 제 9 항에 있어서,
    상기 기판은 알루미노실리케이트 유리, 알루미노붕규산 유리, 및 바륨 붕규산 유리로 구성되는 그룹에서 선택되는 기판인, 광전 변환 장치.
  17. 광전 변환 장치 제조 방법에 있어서:
    제 1 영역, 상기 제 1 영역에 인접한 제 2 영역, 및 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역을 포함하는 단결정 반도체 기판을 준비하는 단계;
    상기 제 1 영역과 상기 제 3 영역에 수소 또는 할로겐을 주입하는 단계;
    상기 주입 단계 이후, 유기 실란 가스를 사용하는 화학 기상 증착법에 의해, 실리콘 산화물막을 상기 제 2 영역 상에 접촉하여 형성하는 단계;
    절연 표면과 상기 실리콘 산화물막을 접촉시킴으로써, 상기 절연 표면을 갖는 기판과 상기 실리콘 산화물막을 접합하는 단계;
    상기 접합 단계 이후, 상기 제 1 영역과 상기 제 3 영역을 박리시키는 단계; 및
    상기 박리 단계 이후, 상기 제 3 영역에 불순물을 첨가하는 단계를 포함하는, 광전 변환 장치 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 광전 변환 장치 제조 방법에 있어서:
    제 1 영역, 상기 제 1 영역에 인접한 제 2 영역, 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역, 및 상기 제 2 영역과 상기 제 3 영역 사이의 제 4 영역을 포함하는 단결정 반도체 기판을 준비하는 단계;
    상기 제 1 영역, 상기 제 3 영역 및 상기 제 4 영역에 수소 또는 할로겐을 주입하는 단계;
    상기 주입 단계 이후, 상기 제 2 영역에 제 1 불순물을 첨가하는 단계;
    상기 첨가 단계 이후, 유기 실란 가스를 사용하는 화학 기상 증착법에 의해, 실리콘 산화물막을 상기 제 2 영역 상에 접촉하여 형성하는 단계;
    절연 표면과 상기 실리콘 산화물막을 접촉시킴으로써, 상기 절연 표면을 갖는 기판과 상기 실리콘 산화물막을 접합하는 단계;
    상기 접합 단계 이후, 상기 제 1 영역과 상기 제 3 영역을 박리시키는 단계; 및
    상기 박리 단계 이후, 상기 제 3 영역에 제 2 불순물을 첨가하는 단계를 포함하고,
    상기 제 1 불순물의 제 1 도전형은 상기 제 2 불순물의 제 2 도전형과 상이한, 광전 변환 장치 제조 방법.
  25. 제 17 항 또는 제 24 항에 있어서,
    상기 수소 또는 할로겐은 수소 또는 할로겐 가스를 사용하는 플라즈마 여기에 의해 생성된 이온들을 주입함으로써 도핑되는, 광전 변환 장치 제조 방법.
  26. 제 25 항에 있어서,
    상기 이온들은 H+, H2 +, 및 H3 +이고, H3 + 이온의 비율이 높은, 광전 변환 장치 제조 방법.
  27. 제 17 항 또는 제 24 항에 있어서,
    상기 유기 실란 가스는 테트라에톡시실란, 트리메틸실란, 테트라메틸시클로테트라실록산, 옥타메틸시클로테트라실록산, 헥사메틸디실라잔, 트리에톡시실란, 및 트리스디메틸아미노실란으로 구성되는 그룹에서 선택되는, 광전 변환 장치 제조 방법.
  28. 제 17 항 또는 제 24 항에 있어서,
    상기 제 1 영역과 상기 제 3 영역은, 열처리를 수행하여 상기 제 1 영역과 상기 제 3 영역 사이에 벽개(cleavage)를 발생시킴으로써 박리되는, 광전 변환 장치 제조 방법.
  29. 제 28 항에 있어서,
    상기 주입된 수소 또는 할로겐은 상기 실리콘 산화물막 형성 단계에서 방출되지 않고,
    상기 주입된 수소 또는 할로겐은 상기 열처리 시에 방출되는, 광전 변환 장치 제조 방법.
  30. 제 28 항에 있어서,
    상기 실리콘 산화물막 형성 단계는 350℃ 이하에서 수행되고,
    상기 열처리는 400℃ 이상에서 수행되는, 광전 변환 장치 제조 방법.
KR1020097023601A 2007-04-13 2008-03-17 광전 변환 장치 및 그 제조 방법 KR101362688B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-106591 2007-04-13
JP2007106591 2007-04-13
PCT/JP2008/055350 WO2008132904A1 (en) 2007-04-13 2008-03-17 Photovoltaic device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100016475A KR20100016475A (ko) 2010-02-12
KR101362688B1 true KR101362688B1 (ko) 2014-02-17

Family

ID=39852614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023601A KR101362688B1 (ko) 2007-04-13 2008-03-17 광전 변환 장치 및 그 제조 방법

Country Status (7)

Country Link
US (2) US8044296B2 (ko)
EP (1) EP2143146A1 (ko)
JP (1) JP5348927B2 (ko)
KR (1) KR101362688B1 (ko)
CN (1) CN101657907B (ko)
TW (1) TWI476936B (ko)
WO (1) WO2008132904A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101503675B1 (ko) 2007-04-06 2015-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광기전력 장치 및 그 제조 방법
WO2008132904A1 (en) * 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Photovoltaic device and method for manufacturing the same
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
KR101608953B1 (ko) * 2007-11-09 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그 제조 방법
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
JP5438986B2 (ja) 2008-02-19 2014-03-12 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
SG159476A1 (en) * 2008-08-28 2010-03-30 Semiconductor Energy Lab Method for manufacturing semiconductor layer and semiconductor device
EP2161760B1 (en) * 2008-09-05 2017-04-12 Semiconductor Energy Laboratory Co., Ltd. Photoelectric Conversion Device
JP2010283339A (ja) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
TWI504002B (zh) * 2009-06-05 2015-10-11 Semiconductor Energy Lab 光電轉換裝置
US20110089429A1 (en) * 2009-07-23 2011-04-21 Venkatraman Prabhakar Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
EP2599110A4 (en) 2009-07-28 2014-04-23 Gigasi Solar Inc SYSTEMS, METHODS AND MATERIALS, INCLUDING CRYSTALLIZATION OF LASER-REINFORCED LASER-REINFORCED SUBSTRATES, AND PRODUCTS OBTAINED THEREFROM
WO2011020124A2 (en) * 2009-08-14 2011-02-17 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
TWI404224B (zh) * 2009-09-09 2013-08-01 Big Sun Energy Technology Inc 太陽能電池之製造方法
US8658313B2 (en) * 2009-09-30 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing electrode, and method for manufacturing power storage device and power generation and storage device having the electrode
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
US8704083B2 (en) 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
US8324084B2 (en) 2010-03-31 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US8377737B1 (en) * 2011-11-30 2013-02-19 Primestar Solar, Inc. Methods of short wavelength laser scribing of a thin film photovoltaic device
TWI481043B (zh) * 2012-06-15 2015-04-11 Ever Energy Co Ltd 太陽能電池的製作方法
EP2808908B1 (en) 2013-05-31 2023-04-19 Mellanox Technologies, Ltd. High-speed photodetector
US20150020863A1 (en) * 2013-07-22 2015-01-22 International Business Machines Corporation Segmented thin film solar cells
US9202837B2 (en) * 2014-01-22 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Image-sensor device and method of manufacturing the same
JP6524862B2 (ja) 2015-08-27 2019-06-05 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP6616632B2 (ja) * 2015-09-04 2019-12-04 シャープ株式会社 薄膜化合物太陽電池、薄膜化合物太陽電池の製造方法、薄膜化合物太陽電池アレイおよび薄膜化合物太陽電池アレイの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226528A (ja) * 1993-06-11 1995-08-22 Mitsubishi Electric Corp 薄膜太陽電池の製造方法，及び薄膜太陽電池
JPH1093122A (ja) * 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
JP2000150940A (ja) 1998-11-18 2000-05-30 Denso Corp 半導体微粒子集合体及びその製造方法
JP2001160540A (ja) 1999-09-22 2001-06-12 Canon Inc 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180618A (en) 1977-07-27 1979-12-25 Corning Glass Works Thin silicon film electronic device
US4633034A (en) 1985-02-08 1986-12-30 Energy Conversion Devices, Inc. Photovoltaic device and method
US4665277A (en) * 1986-03-11 1987-05-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Floating emitter solar cell
JPH01227307A (ja) 1988-03-08 1989-09-11 Asahi Glass Co Ltd 透明導電体
JPH04276665A (ja) * 1991-03-04 1992-10-01 Canon Inc 集積型太陽電池
JP3122699B2 (ja) * 1992-08-27 2001-01-09 株式会社半導体エネルギー研究所 薄膜状半導体装置の作製方法。
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP3338756B2 (ja) * 1996-12-27 2002-10-28 シャープ株式会社 半導体装置およびその製造方法
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
JPH10335683A (ja) 1997-05-28 1998-12-18 Ion Kogaku Kenkyusho:Kk タンデム型太陽電池およびその製造方法
JPH1140832A (ja) * 1997-07-17 1999-02-12 Ion Kogaku Kenkyusho:Kk 薄膜太陽電池およびその製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JP3486543B2 (ja) * 1997-11-12 2004-01-13 キヤノン株式会社 酸化第１銅膜の堆積法及び該酸化第１銅膜堆積法を用いた半導体デバイスの製造方法
US6331208B1 (en) 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
DE10000839C1 (de) * 2000-01-12 2001-05-10 Schott Glas Alkalifreies Aluminoborosilicatglas und dessen Verwendungen
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
JP2001284616A (ja) * 2000-04-03 2001-10-12 Toyota Motor Corp 熱光発電装置用光電変換素子
JP3513592B2 (ja) 2000-09-25 2004-03-31 独立行政法人産業技術総合研究所 太陽電池の製造方法
JP3697214B2 (ja) * 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
JP2002348198A (ja) * 2001-05-28 2002-12-04 Nissin Electric Co Ltd 半導体素子エピタキシャル成長用基板及びその製造方法
JP4103447B2 (ja) 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP2004087667A (ja) 2002-08-26 2004-03-18 Hitachi Cable Ltd 結晶シリコン系薄膜半導体装置の製造方法
US6818529B2 (en) 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
EP1624494A4 (en) * 2003-05-13 2007-10-10 Asahi Glass Co Ltd TRANSPARENT CONDUCTIVE SUBSTRATE FOR SOLAR BATTERY AND PROCESS FOR PRODUCING THE SAME
JP2005036077A (ja) * 2003-07-18 2005-02-10 Sumitomo Chemical Co Ltd 接着性フィルム
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
EP1667208A4 (en) * 2003-09-08 2010-05-19 Sumco Corp PROCESS FOR PRODUCTION OF PLATELET LI
US7323731B2 (en) * 2003-12-12 2008-01-29 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system
JP2005268682A (ja) * 2004-03-22 2005-09-29 Canon Inc 半導体基材及び太陽電池の製造方法
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
JP4814498B2 (ja) * 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP2006278071A (ja) * 2005-03-29 2006-10-12 Toyo Aluminium Kk ペースト組成物、電極およびそれを備えた太陽電池素子
EP1906455B1 (en) * 2005-06-22 2012-02-29 Kyocera Corporation Solar cell element and solar cell element manufacturing method
CN101512721A (zh) 2006-04-05 2009-08-19 硅源公司 利用层转移工艺制造太阳能电池的方法和结构
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
KR101503675B1 (ko) 2007-04-06 2015-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광기전력 장치 및 그 제조 방법
WO2008132904A1 (en) * 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Photovoltaic device and method for manufacturing the same
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
WO2008156040A1 (en) * 2007-06-20 2008-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101046060B1 (ko) * 2008-07-29 2011-07-01 주식회사 동부하이텍 이미지센서 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226528A (ja) * 1993-06-11 1995-08-22 Mitsubishi Electric Corp 薄膜太陽電池の製造方法，及び薄膜太陽電池
JPH1093122A (ja) * 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
JP2000150940A (ja) 1998-11-18 2000-05-30 Denso Corp 半導体微粒子集合体及びその製造方法
JP2001160540A (ja) 1999-09-22 2001-06-12 Canon Inc 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池

Also Published As

Publication number Publication date
KR20100016475A (ko) 2010-02-12
US20080251126A1 (en) 2008-10-16
WO2008132904A1 (en) 2008-11-06
US8415231B2 (en) 2013-04-09
CN101657907B (zh) 2012-12-26
US8044296B2 (en) 2011-10-25
CN101657907A (zh) 2010-02-24
US20110306162A1 (en) 2011-12-15
EP2143146A1 (en) 2010-01-13
JP5348927B2 (ja) 2013-11-20
TWI476936B (zh) 2015-03-11
JP2008283176A (ja) 2008-11-20
TW200903819A (en) 2009-01-16

Similar Documents

Publication Publication Date Title
KR101362688B1 (ko) 광전 변환 장치 및 그 제조 방법
KR101503675B1 (ko) 광기전력 장치 및 그 제조 방법
JP5090716B2 (ja) 単結晶シリコン太陽電池の製造方法
KR101313387B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘 태양전지
CN101447526B (zh) 光电转换装置的制造方法
KR101313346B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘태양전지
EP1981092B1 (en) Method for manufacturing single-crystal silicon solar cell
US8106290B2 (en) Method for manufacturing single crystal silicon solar cell and single crystal silicon solar cell
EP1995788B1 (en) Method for manufacturing substrate for photoelectric conversion element
CN101567408B (zh) 光电转换装置的制造方法
KR20100119843A (ko) 광전 변환 장치 및 그 제작 방법
JP4955367B2 (ja) 単結晶シリコン太陽電池の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee