KR101360600B1

KR101360600B1 - Printed circuit board having structure for soldering passive element, pcb card using the printed circuit board and method for manufacturing the same

Info

Publication number: KR101360600B1
Application number: KR1020070011836A
Authority: KR
Inventors: 이광태; 이성규; 윤혜선
Original assignee: 엘지이노텍 주식회사
Priority date: 2007-02-05
Filing date: 2007-02-05
Publication date: 2014-02-10
Also published as: KR20080073166A

Abstract

본 발명은 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판은 절연부재와; 상기 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 상기 절연부재의 다른 일 면에 일부 영역이 상기 컨택부와 전기적으로 연결 가능하게 형성되며, 소자의 실장영역을 제외한 영역에 산화영역이 형성되는 회로패턴을 포함하여 구성될 수 있다. The present invention relates to a printed circuit board and a PCB card using the printed circuit board and a method for manufacturing the same, which has a structure for soldering mounting of passive devices, and has a structure for soldering mounting of a passive device according to an embodiment of the present invention The printed circuit board includes an insulating member; At least one contact portion formed to expose one surface of the region of the insulating member; A partial region may be formed on the other surface of the insulating member to be electrically connected to the contact portion, and may include a circuit pattern in which an oxide region is formed in a region other than the mounting region of the device.

이와 같은 구성을 통하여 본 발명은 두께의 감소가 가능하며, 공정비용의 절감이 가능하고, 또한, 제조공정이 더욱 단순하게 되며, 구성요소에 의한 물성의 차이로 인한 구성요소들 사이 또는 구성요소들의 파손 및/또는 파괴가 발생하지 않게 되면서도 수동소자의 실장을 용이하게 하고, 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있게 되어 성능의 향상이 가능한 한편 고밀도 회로패턴의 구현을 가능하게 한다. Through such a configuration, the present invention can reduce the thickness, reduce the process cost, and further simplify the manufacturing process, and due to the difference in the physical properties of the components, or between the components. Facilitates the mounting of passive elements while preventing damage and / or destruction, and lowers the limit of the memory chip mounted on the printed circuit board, thereby improving performance and realizing high density circuit patterns. .

메모리 칩, 반도체 소자, 수동소자, 인쇄회로기판, 회로패턴, 메모리 카드 Memory chips, semiconductor devices, passive devices, printed circuit boards, circuit patterns, memory cards

Description

Printed circuit board and PCB manufacturing method using printed circuit board and structure for manufacturing soldering of passive device

도 1은 본 발명의 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다. 1 is a schematic cross-sectional view showing the internal structure of a PCB card manufactured using a printed circuit board having a structure for soldering mounting of a passive device according to an embodiment of the present invention.

도 2a는 도 1에 도시된 본 발명의 일 실시예에 따른 제조과정 중 베이스 부재에 컨택부가 형성되는 과정을 나타내는 도면이다. FIG. 2A is a view illustrating a process of forming a contact portion in a base member during a manufacturing process according to an embodiment of the present invention shown in FIG. 1.

도 2b는 도 2a의 과정에 연속되는 과정으로 베이스 부재에 컨택부가 형성된 상태를 나타내는 도면이다. FIG. 2B is a view illustrating a state in which a contact part is formed in the base member as a process subsequent to the process of FIG. 2A.

도 2c는 도 2b의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성되는 과정을 나타내는 도면이다. FIG. 2C is a diagram illustrating a process of forming a circuit pattern in which a contact portion and a partial region are electrically connected to each other in a process subsequent to the process of FIG. 2B.

도 2d는 도 2c의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성된 상태를 나타내는 도면이다. FIG. 2D is a diagram illustrating a circuit pattern in which a contact portion and a partial region are electrically connected to each other in a process subsequent to the process of FIG. 2C.

도 2e는 도 2d의 과정에 연속되는 과정으로 회로패턴에 반도체 소자가 실장되고, 수동소자의 실장을 위한 납이 적층된 상태를 나타내는 도면이다. FIG. 2E is a view illustrating a state in which semiconductor devices are mounted on circuit patterns and lead is stacked for mounting passive devices in a process subsequent to the process of FIG. 2D.

도 2f는 도 2e의 과정에 연속되는 과정으로 납이 적층된 회로패턴의 상부에 수동소자가 실장된 상태를 나타내는 도면이다. FIG. 2F is a view illustrating a state in which a passive element is mounted on an upper portion of a circuit pattern in which lead is stacked in a process subsequent to the process of FIG. 2E.

도 3은 본 발명의 다른 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다. 3 is a schematic cross-sectional view showing an internal structure of a PCB card manufactured using a printed circuit board having a structure for soldering mounting of a passive device according to another embodiment of the present invention.

도 4a는 도 3에 도시된 본 발명의 다른 일 실시예에 따른 제조과정 중 베이스 부재에 컨택부가 형성되는 과정을 나타내는 도면이다. 4A is a view illustrating a process of forming a contact portion in a base member during a manufacturing process according to another exemplary embodiment of the present invention illustrated in FIG. 3.

도 4b는 도 4a의 과정에 연속되는 과정으로 베이스 부재에 컨택부가 형성된 상태를 나타내는 도면이다. FIG. 4B is a view illustrating a state in which a contact part is formed in the base member as a process subsequent to the process of FIG. 4A.

도 4c는 도 4b의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성되는 과정을 나타내는 도면이다. FIG. 4C is a diagram illustrating a process of forming a circuit pattern in which a contact portion and a partial region are electrically connected to each other in the process of FIG. 4B.

도 4d는 도 4c의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성된 상태를 나타내는 도면이다. FIG. 4D is a view illustrating a state in which a circuit pattern is formed in which a contact portion and a partial region are electrically connected to each other in the process of FIG. 4C.

도 4e는 도 4d의 과정에 연속되는 과정으로 회로패턴에 반도체 소자가 실장되고, 수동소자의 실장을 위한 납이 적층된 상태를 나타내는 도면이다. 4E is a diagram illustrating a state in which semiconductor devices are mounted on circuit patterns and lead is stacked for mounting passive devices in a process subsequent to the process of FIG. 4D.

도 4f는 도 4e의 과정에 연속되는 과정으로 납이 적층된 회로패턴의 상부에 수동소자가 실장된 상태를 나타내는 도면이다. FIG. 4F is a view illustrating a state in which a passive element is mounted on an upper portion of a circuit pattern in which lead is laminated in a process subsequent to the process of FIG. 4E.

도 5는 본 발명의 또 다른 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다. 5 is a schematic cross-sectional view illustrating an internal structure of a PCB card manufactured using a printed circuit board having a structure for soldering mounting of a passive device according to another embodiment of the present invention.

도 6a는 도 5에 도시된 본 발명의 또 다른 일 실시예에 따른 제조과정 중 베이스 부재에 컨택부가 형성되는 과정을 나타내는 도면이다. 6A is a view illustrating a process of forming a contact portion on a base member during a manufacturing process according to another exemplary embodiment of the present invention illustrated in FIG. 5.

도 6b는 도 6a의 과정에 연속되는 과정으로 베이스 부재에 컨택부가 형성된 상태를 나타내는 도면이다. FIG. 6B is a view illustrating a state in which a contact part is formed in the base member as a process subsequent to the process of FIG. 6A.

도 6c 및 도 6d는 도 6b의 과정에 연속되는 과정으로 컨택부와 일부 영역이 전기적으로 연결되는 회로패턴이 형성되는 과정을 나타내는 도면이다. 6C and 6D are diagrams illustrating a process of forming a circuit pattern in which a contact portion and a partial region are electrically connected to the process of FIG. 6B.

도 6e는 도 6d의 과정에 연속되는 과정으로 회로패턴에 반도체 소자가 실장되고, 수동소자의 실장을 위한 납이 적층된 상태를 나타내는 도면이다. FIG. 6E is a diagram illustrating a state in which semiconductor devices are mounted on circuit patterns and lead is stacked for mounting passive devices in a process subsequent to the process of FIG. 6D.

도 6f는 도 6e의 과정에 연속되는 과정으로 납이 적층된 회로패턴의 상부에 수동소자가 실장된 상태를 나타내는 도면이다. FIG. 6F is a view illustrating a state in which a passive element is mounted on an upper portion of a circuit pattern in which lead is laminated in a process subsequent to the process of FIG. 6E.

도 7은 본 발명의 또 다른 일 실시예에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판을 이용하여 제조된 PCB 카드의 내부 구조를 나타내는 개략적인 단면도이다. 7 is a schematic cross-sectional view illustrating an internal structure of a PCB card manufactured using a printed circuit board having a structure for soldering mounting of a passive device according to another embodiment of the present invention.

도 8a는 도 7에 도시된 본 발명의 또 다른 일 실시예에 따른 제조과정 중 베이스 부재에 컨택부가 형성된 상태를 나타내는 도면이다. FIG. 8A is a view illustrating a state in which a contact part is formed in a base member during a manufacturing process according to another exemplary embodiment of the present invention illustrated in FIG. 7.

도 8b는 도 8a의 과정에 연속되는 과정으로 컨택부의 상부에 비아가 형성되는과정을 나타내는 도면이다. FIG. 8B illustrates a process in which vias are formed on the upper portion of the contact portion as a process subsequent to the process of FIG. 8A.

도 8c는 도 8b의 과정에 연속되는 과정으로 컨택부의 상부에 비아가 형성된 상태를 나타내는 도면이다. FIG. 8C is a view illustrating a state in which a via is formed on an upper portion of the contact portion as a process subsequent to the process of FIG. 8B.

도 8d는 도 8c의 과정에 연속되는 과정으로 컨택부와 일부 영역이 비아에 의 해 전기적으로 연결되는 회로패턴이 형성된 상태를 나타내는 도면이다. FIG. 8D is a diagram illustrating a circuit pattern in which a contact portion and a partial region are electrically connected by vias as a process subsequent to the process of FIG. 8C.

도 8e는 도 8d의 과정에 연속되는 과정으로 회로패턴에 반도체 소자가 실장되고, 수동소자의 실장을 위한 납이 적층된 상태를 나타내는 도면이다. FIG. 8E is a diagram illustrating a state in which semiconductor devices are mounted on circuit patterns and lead is stacked for mounting passive devices in a process subsequent to the process of FIG. 8D.

도 8f는 도 8e의 과정에 연속되는 과정으로 납이 적층된 회로패턴의 상부에 수동소자가 실장된 상태를 나타내는 도면이다. FIG. 8F is a view illustrating a state in which a passive element is mounted on an upper portion of a circuit pattern in which lead is stacked in a process subsequent to the process of FIG. 8E.

도 9는 본 발명의 일 실시예에 따른 제조방법에 의해 다수개의 PCB 카드가 인쇄회로기판 상에 구성된 상태를 나타내는 도면이다. 9 is a view showing a state in which a plurality of PCB card is configured on a printed circuit board by a manufacturing method according to an embodiment of the present invention.

도 10은 베이스 부재를 제거하여 PCB 카드가 개별 유닛으로 절단되기 전 상태를 나타내는 도면이다. 10 is a view showing a state before the PCB card is cut into individual units by removing the base member.

*도면의 주요 부분에 대한 설명*Description of the Related Art [0002]

100 ... 인쇄회로기판 110 ... 베이스 부재100 ... printed circuit board 110 ... base member

120 ... 절연부재 123 ... 컨택부 형성홀120 ... insulation member 123 ... contact forming hole

130 ... 컨택부 131 ... 제 1 컨택부재130 ... contact portion 131 ... first contact member

132 ... 제 2 컨택부재 140 ... 회로패턴132 ... second contact member 140 ... circuit pattern

141 ... 통전부재 142 ... 회로패턴 기초부재141 ... energizing member 142 ... circuit pattern base member

143 ... 제 2 회로패턴 부재 144 ... 제 1 회로패턴 부재143 ... second circuit pattern member 144 ... first circuit pattern member

150 ... 비아 151 ... 비아 형성홀150 ... Via 151 ... Via Formation Hole

210 ... 회로패턴 형성 마스크 310 ... 반도체 소자210 ... circuit pattern forming mask 310 ... semiconductor element

311 ... 연결선 320 ... 수동소자311 ... Connecting line 320 ... Passive element

321 ... 납 400 ... 밀봉부재321 ... lead 400 ... sealing member

500 ... PCB 카드500 ... PCB Card

본 발명은 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법에 관한 것이다. The present invention relates to a printed circuit board having a structure for soldering a passive element, a PCB card using the printed circuit board, and a manufacturing method thereof.

일반적으로 PCB(Printed Circuit Board)라 불리 우는 인쇄 회로기판은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 램(Ram), 메인보드, 랜 카드 등과 같은 인쇄 회로기판이 생산되고 있다. A printed circuit board, generally called a printed circuit board (PCB), is a component that is configured to allow various devices to be mounted or to make an electrical connection between devices due to integrated wiring. BACKGROUND ART With the development of technology, printed circuit boards having various shapes and functions have been manufactured. Among these types of printed circuit boards, printed circuit boards such as RAM, main board, LAN card, etc. have been produced.

이와 같은 종래의 인쇄회로기판들은 복층의 구조 또는 다수개의 층으로 구성되어 다양한 전자제품에 적용되고 있는데, 최근 전자 제품들의 소형화와 박형 및 저가의 요구에 적합하게 구성되기 어렵다는 단점이 있다. Such conventional printed circuit boards have a multi-layered structure or a plurality of layers, and are applied to various electronic products. However, recently, printed circuit boards have a disadvantage in that they are difficult to be configured for miniaturization, thinness, and low cost of electronic products.

다시 말해서, 기존의 인쇄회로기판은 회로패턴을 형성시켜 반도체 소자 및/또는 수동소자를 실장시키는 일련의 공정이 매우 복잡하고, 많은 과정을 거쳐 생산되기 때문에 제품의 생산성이 떨어지며, 제품의 가격면에 있어서도 매우 불리한 실정이다. In other words, the conventional printed circuit board is a series of processes for mounting a semiconductor device and / or passive devices by forming a circuit pattern is very complicated and produced through a number of processes, resulting in a low productivity of the product, It is also very disadvantageous situation.

또한, 기존의 인쇄회로기판은 메모리카드와 같은 단순한 회로패턴으로 구성되는 제품에 있어서도 기존의 공정에 의한 구성을 가지기 때문에 박형화가 어렵고, 이로 인해 인쇄회로기판에 실장되는 메모리칩(반도체 소자)의 수가 제한적일 수밖에 없어 메모리카드의 용량이 제한적일 수밖에 없었다. In addition, the conventional printed circuit board is difficult to reduce the thickness of the printed circuit board because it has a configuration according to the existing process even in a product consisting of a simple circuit pattern such as a memory card, and thus the number of memory chips (semiconductor elements) mounted on the printed circuit board There was a limit to the memory card capacity was limited.

그리고 또한, 종래의 인쇄회로기판을 구성하는 원재료들은 제품의 경도와 강도 및 제조공정에 따른 다양한 조건들을 유지할 수 있도록 하기 위하여 다른 재료들로 대치되기 어려운 실정이고, 한편 종래에 사용되는 원재료들은 대부분 고가의 재료들이어서 제조비용을 절감시킬 수 없는 주된 요인이 되고 있다. 따라서 기존의 공정에 상응할 수 있는 공정 조건들을 만족하면서도 제품의 경도와 강도 등과 같은 내구성을 유지할 수 있도록 하는 다른 저가의 재료들이 요구되고 있는 실정이다. In addition, the raw materials constituting the conventional printed circuit board is difficult to replace with other materials in order to maintain various conditions according to the hardness and strength of the product and the manufacturing process, while the raw materials used in the past are mostly expensive These materials are the main factors that can not reduce the manufacturing cost. Therefore, there is a need for other low-cost materials that can satisfy the process conditions that can correspond to the existing process while maintaining durability, such as hardness and strength of the product.

이에 대하여 인쇄회로기판의 두께를 감소시킬 수 있는 연구가 진행되고 있으나, 이러한 연구의 진행과정에 있어서, 전원 등의 공급 또는 다른 인쇄회로기판과의 연결을 위한 컨택부의 영역에 의해 회로패턴을 구성하는 영역이 제한되는 문제가 발생되었다. 따라서, 컨택부의 형성영역과 무관하게 회로패턴이 형성되는 영역이 제한을 받지 않도록 하기 위한 개발의 필요성이 대두되었다. On the other hand, studies are being conducted to reduce the thickness of printed circuit boards. However, in the course of this research, circuit patterns are formed by the area of the contact portion for supplying power or connecting to other printed circuit boards. The problem is that the area is limited. Therefore, there is a need for development to ensure that the region where the circuit pattern is formed is not limited regardless of the formation region of the contact portion.

한편, 종래의 메모리칩 및/또는 CPU 등과 같은 반도체 소자들이 실장되는 인쇄회로기판들은 구성요소들의 물성(예를 들어 열팽창율 등)이 서로 달라 반도체 소자들과 같은 부품의 실장시 및/또는 사용시 구성요소들간 또는 각 구성요소들이 파손 또는 파괴되는 문제가 발생되고 있다. 따라서, 내구성을 향상시킬 수 있는 연구가 필요한 실정이다. On the other hand, printed circuit boards on which semiconductor devices such as a memory chip and / or a CPU are mounted have different physical properties (for example, thermal expansion coefficient, etc.) of components, so that components such as semiconductor devices are mounted and / or used. There is a problem that the elements or the components break or break. Therefore, a situation that requires research that can improve the durability.

또한, 수동소자들은 납을 이용한 솔더링 방식에 의해 회로패턴에 실장되는 것이 일반적인데, 솔더링 방식을 적용하기 위해서는 SR(solder resist) 필름 또는 잉크를 소자들이 실장되는 영역 이외의 회로패턴의 영역에 도포하여야만 한다. 이 경우 SR 필름 또는 잉크는 절연물질과 그 물성의 차이로 인하여 박리현상이 발생하는 문제가 있다. 즉, 위에 언급된 내구성에 문제를 일으키고 있다. In addition, passive devices are generally mounted on a circuit pattern by soldering using lead. In order to apply the soldering method, an SR (solder resist) film or ink must be applied to an area of a circuit pattern other than the area in which the devices are mounted. do. In this case, the SR film or ink has a problem that peeling phenomenon occurs due to the difference between the insulating material and its physical properties. That is, it causes a problem in the durability mentioned above.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 그 일 목적은 인쇄회로기판과 인쇄회로기판을 이용하여 제조되는 PCB 카드의 두께를 감소시킬 수 있도록 하는 데에 있다. The present invention is to solve the problems as described above is to reduce the thickness of the printed circuit board and the PCB card manufactured using the printed circuit board.

본 발명의 다른 일 목적은 일반적으로 PCB 제조에 이용되는 재료와는 다른 재료를 이용하여 인쇄회로기판과 이를 이용하여 제조되는 PCB 카드의 제조를 가능하도록 하여 제품의 가격과 공정비용을 절감하고자 하는 데에 있다. Another object of the present invention is to reduce the price and process cost of the product by enabling the production of a printed circuit board and a PCB card manufactured by using the same material different from the material used in the PCB manufacturing in general. Is in.

본 발명의 또 다른 일 목적은 일반적으로 PCB 제조에 이용되는 재료와는 다른 재료로 인쇄회로기판을 구성하는 경우에도 경도와 강도 등과 같은 내구성이 적어도 종래의 인쇄회로기판에 대등하도록 유지될 수 있도록 하는 데에 있다. It is still another object of the present invention to ensure that durability, such as hardness and strength, can be maintained to be at least comparable to that of a conventional printed circuit board, even when the printed circuit board is formed of a material different from a material generally used for manufacturing a PCB. There is.

본 발명의 또 다른 일 목적은 구성요소에 의한 물성의 차이로 인하여 구성요소들 사이 또는 구성요소들의 파손 및/또는 파괴가 발생되지 않도록 하는 데에 있다. Yet another object of the present invention is to prevent breakage and / or destruction of components between or due to differences in physical properties of the components.

본 발명의 또 다른 일 목적은 제조공정을 더욱 단순하게 구성하는 데에 있다. Another object of the present invention is to more simply configure the manufacturing process.

본 발명의 또 다른 일 목적은 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있도록 하는 데에 있다. Another object of the present invention is to reduce the limit of the memory chip mounted on the printed circuit board.

본 발명의 또 다른 일 목적은 전원 등의 공급 또는 다른 인쇄회로기판과의 연결을 위한 컨택부의 영역에 의해 회로패턴이 형성되는 영역이 제한을 받지 않도록 하는 데에 있다. Another object of the present invention is to prevent the area in which the circuit pattern is formed by the area of the contact portion for supplying power or the like and connecting to another printed circuit board.

본 발명의 또 다른 일 목적은 기존의 SR 필름 또는 잉크를 사용하지 않고서도 수동소자의 실장이 가능하도록 하는 데에 있다. Yet another object of the present invention is to enable mounting of a passive element without using an existing SR film or ink.

본 발명은 상기와 같은 문제들을 해결하고, 본 발명에 따른 목적들을 이루기 위한 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법을 제공한다. The present invention solves the above problems and provides a printed circuit board, a PCB card using the printed circuit board and a manufacturing method thereof having a structure for soldering mounting of passive elements for achieving the objects according to the present invention.

여기서, 피씨비 카드(PCB Card)는 메모리카드, 사우드 카드, 비디오 카드 등과 같이 인쇄회로기판을 이용하여 제조되는 모든 보드를 포함하는 것으로 정의한다. 이하 설명되는 피씨비 카드에 대한 실시예의 구성 요소들은 메모리카드를 구성하게 되는 구성요소들을 기초로 하여 설명되나, 이에 한정되는 것은 아니다. Here, the PCB card (PCB Card) is defined as including all boards manufactured using a printed circuit board, such as a memory card, a sound card, a video card. Components of the embodiment of the PC card described below will be described based on the components constituting the memory card, but is not limited thereto.

본 발명의 일 실시 형태에 따른 인쇄회로기판은 절연부재와; 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 절연부재의 다른 일 면에 일부 영역이 컨택부와 전기적으로 연결 가능하게 형성되며, 소자의 실장영역을 제외한 영역에 산화영역이 형성되는 회로패턴을 포함하여 구성될 수 있다. A printed circuit board according to an embodiment of the present invention includes an insulating member; At least one contact portion formed to expose one surface of the region of the insulating member; Some regions may be formed on the other surface of the insulating member to be electrically connected to the contact portion, and may include a circuit pattern in which an oxide region is formed in a region other than the mounting region of the device.

또한, 본 발명의 다른 일 실시 형태에 따른 PCB 카드는 절연부재와; 절연부재의 영역에 일 면이 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 절연부재의 다른 일 면에 일부 영역이 컨택부와 전기적으로 연결 가능하게 형성되며, 소자 의 실장영역을 제외한 영역에 산화영역이 형성되는 회로패턴과; 산화영역이 형성되지 않은 회로패턴의 일부 영역에 솔더링 방식으로 실장되는 수동소자와; 회로패턴과 회로패턴에 실장되는 소자가 외부와 차단되도록 형성되는 밀봉부재를 포함하여 구성될 수 있다. In addition, the PCB card according to another embodiment of the present invention and the insulating member; At least one contact portion formed to expose one surface of the region of the insulating member; A circuit pattern in which a partial region is formed on the other surface of the insulating member so as to be electrically connected to the contact portion, and an oxide region is formed in a region other than the mounting region of the device; A passive element mounted in a soldering method on a portion of a circuit pattern in which an oxide region is not formed; It may be configured to include a circuit pattern and a sealing member formed to block the elements mounted on the circuit pattern from the outside.

여기서, 컨택부와 회로패턴은 회로패턴의 일부 영역에 컨택부가 전기적으로 직접 연결 되도록 구성될 수도 있다. 이와는 달리 컨택부와 회로패턴은 비아에 의해 전기적으로 연결되도록 구성될 수도 있다. Here, the contact portion and the circuit pattern may be configured such that the contact portion is electrically connected directly to a portion of the circuit pattern. Alternatively, the contact portion and the circuit pattern may be configured to be electrically connected by vias.

한편, 컨택부는 제 1 컨택부재와 제 2 컨택부재를 포함하여 이루어질 수도 있고, 이때, 제 1 컨택부재는 금으로 형성될 수도 있으며, 제 2 컨택부재는 니켈로 형성될 수도 있다. Meanwhile, the contact portion may include the first contact member and the second contact member. In this case, the first contact member may be formed of gold, and the second contact member may be formed of nickel.

그리고, 회로패턴은 제 1 회로패턴 부재와 제 2 회로패턴 부재를 포함하여 이루어질 수도 있고, 이때, 제 1 회로패턴 부재는 금으로 형성될 수도 있으며, 제 2 회로패턴 부재는 니켈로 형성될 수도 있다. The circuit pattern may include a first circuit pattern member and a second circuit pattern member. In this case, the first circuit pattern member may be formed of gold, and the second circuit pattern member may be formed of nickel. .

또한, 제 1 회로패턴 부재와 제 2 회로패턴 부재는 회로패턴의 일부 영역에 선택적으로 형성될 수도 있다. In addition, the first circuit pattern member and the second circuit pattern member may be selectively formed in a partial region of the circuit pattern.

그리고 또한, 본 발명의 또 다른 일 실시 형태에 따른 인쇄회로기판의 제조방법은 베이스 부재의 일면에 절연부재의 일 면으로 노출되도록 컨택부가 형성되는 단계와; 절연부재의 다른 일 면에 일부 영역이 컨택부와 전기적으로 연결 가능한 회로패턴으로 형성되는 단계와; 회로패턴에 소자가 실장되는 영역을 제외한 영역이 산화영역으로 형성되는 단계를 포함하여 이루어질 수 있다. In addition, the method of manufacturing a printed circuit board according to another embodiment of the present invention includes the steps of forming a contact portion on one surface of the base member to be exposed to one surface of the insulating member; Forming a portion of the region on the other surface of the insulating member as a circuit pattern electrically connected to the contact portion; A region other than the region in which the device is mounted on the circuit pattern may be formed as an oxide region.

그리고 또한, 본 발명의 또 다른 일 실시 형태에 따른 PCB 카드의 제조방법은 베이스 부재의 일면에 절연부재의 일 면으로 노출되도록 컨택부가 형성되는 단계와; 절연부재의 다른 일 면에 일부 영역이 컨택부와 전기적으로 연결 가능한 회로패턴으로 형성되는 단계와; 회로패턴에 소자가 실장되는 영역을 제외한 영역이 산화영역으로 형성되는 단계와; 산화영역이 형성되지 않은 회로패턴의 일부 영역에 솔더링 방식으로 수동소자가 실장되는 단계와; 회로패턴과 수동소자가 외부와 차단되도록 밀봉되는 단계를 포함하여 이루어질 수도 있다. In addition, the manufacturing method of the PCB card according to another embodiment of the present invention comprises the steps of forming a contact portion on one surface of the base member to be exposed to one surface of the insulating member; Forming a portion of the region on the other surface of the insulating member as a circuit pattern electrically connected to the contact portion; Forming regions other than regions in which elements are mounted in the circuit pattern as oxide regions; Mounting a passive element on a portion of a circuit pattern in which an oxide region is not formed by soldering; It may also comprise a step of sealing the circuit pattern and the passive element to be isolated from the outside.

여기서, 인쇄회로기판의 제조방법과 PCB 카드의 제조방법은 베이스를 제거하는 단계를 포함할 수도 있다. Here, the manufacturing method of the printed circuit board and the manufacturing method of the PCB card may include a step of removing the base.

또한, 산화영역이 형성되지 않은 회로패턴의 일부 영역에 솔더링 방식으로 수동소자가 실장되는 단계를 더 포함할 수도 있다. The method may further include mounting a passive element in a soldering method on a portion of the circuit pattern in which the oxide region is not formed.

그리고 또한, 산화영역이 형성되지 않은 회로패턴의 일부 영역에 와이어링 방식으로 메모리 소자 및/또는 제어부를 구성하는 반도체 소자가 실장되는 단계를 더 포함할 수도 있다. The method may further include mounting a memory device and / or a semiconductor device configuring the controller in a wiring area on a portion of the circuit pattern in which the oxide region is not formed.

상기와 같은 본 발명의 특징들에 대한 이해를 돕기 위하여 이하 본 발명의 실시예들을 통해 본 발명에 따른 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법에 관하여 설명한다. In order to help the understanding of the features of the present invention as described above through the embodiments of the present invention printed circuit board having a structure for soldering mounting of the passive element according to the present invention and a PCB card using the printed circuit board and its manufacture The method is explained.

이하 설명되는 실시예들에 의해 본 발명이 제한되는 것이 아니라 아래 설명되는 실시예들과 같이 본 발명이 실시될 수 있다는 것을 일 예로 하여 설명한 것이 다. 즉, 본 발명은 아래 설명된 실시예를 통해 본 발명의 요지 범위 내에서 다양한 변형 실시가 가능하며, 이러한 변형 실시예는 본 발명의 요지 범위 내에 속한다 할 것이다. The present invention is not limited by the embodiments described below, but the present invention can be implemented as an example as described below. In other words, the present invention is capable of various modifications within the scope of the present invention through the embodiments described below, and such modified embodiments are within the scope of the present invention.

그리고, 이하 설명되는 실시예는 본 발명의 기술적인 특징을 이해시키기에 가장 적합한 실시예들을 기초로 하여 설명될 것이다. 또한, 이하 설명되는 실시예에서는 하나의 층으로 구성되는 인쇄 회로기판을 기초로 하여 설명되나 다수개의 층으로 구성되는 회로기판을 제조하는 과정은 이하 설명되는 실시예를 통해 충분히 이해될 수 있을 것이다. In addition, the embodiments described below will be described based on embodiments best suited for understanding the technical characteristics of the present invention. In addition, in the embodiments described below, a process of manufacturing a circuit board composed of a plurality of layers is described based on a printed circuit board composed of one layer, which will be fully understood through the embodiments described below.

도 1을 참조하여 보면, 본 발명의 일 실시예에 따른 인쇄 회로기판(100)을 이용하여 제조된 PCB 카드(500)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다. Referring to Figure 1, there is shown a cross-sectional view schematically showing the internal structure of a PCB card 500 manufactured using a printed circuit board 100 according to an embodiment of the present invention.

상기 인쇄회로기판(100)은 도면상에서 볼 때, 저부에 회로패턴(140)을 보호하는 한편 외부와 차단될 수 있도록 하는 절연부재(120)가 배치된다. 상기 절연부재(120)의 상부에는 통전부재(141)가 배치되는데, 상기 통전부재(141)는 이하 설명되는 제조과정에 의해 회로패턴을 구성하게 된다. 한편 상기 통전부재(141)는 제조과정에서 회로패턴(140)이 형성될 수 있는 매개체 역할을 하게 된다. In the printed circuit board 100, an insulating member 120 is disposed at a bottom of the printed circuit board 100 to protect the circuit pattern 140 and to be blocked from the outside. An energization member 141 is disposed on the insulating member 120, and the energization member 141 forms a circuit pattern by a manufacturing process described below. On the other hand, the conducting member 141 serves as a medium through which the circuit pattern 140 can be formed in the manufacturing process.

이와 같이 구성되는 절연부재(120)와 통전부재(141)는 소위 RCC(Resin Coated Copper; 구리가 코팅된 수지)라 불리우는 재료로 적용시킬 수도 있다. 또한, 상기 절연부재(120)는 이하 설명되는 제조방법에서와 같이 열경화성 수지를 이용하여 적용시킬 수도 있다. The insulating member 120 and the energizing member 141 configured as described above may be applied to a material called Resin Coated Copper (RCC). In addition, the insulating member 120 may be applied using a thermosetting resin as in the manufacturing method described below.

그리고, 상기 절연부재(120)와 통전부재(141)는 어느 일 위치에 적어도 하나 이상의 컨택부(130)를 포함하게 된다. 상기 컨택부(130)는 일면이 외부로 노출될 수 있도록(도면상에서는 하부 위치로 노출됨) 구성되는데, 이는 상기 인쇄회로기판(100)이 다른 인쇄회로기판(미도시) 또는 전원 공급을 위한 커넥터(미도시) 등과 연결될 수 있도록 하기 위함이다. In addition, the insulating member 120 and the conductive member 141 may include at least one contact portion 130 at any one position. The contact unit 130 is configured such that one surface is exposed to the outside (exposed to the lower position in the drawing), which is the printed circuit board 100 is another printed circuit board (not shown) or a connector for power supply ( It is to be connected to the (not shown).

상기 컨택부(130)는 제 1 컨택부재(131)와 제 2 컨택부재(132)로 구성될 수 있는데, 상기 제 1 컨택부재(131)는 금으로 구성되고, 상기 제 2 컨택부재(132)는 니켈로 구성될 수도 있다. 이와 같이 컨택부(130)를 두 개 이상의 물질로 구성하는 경우에는 일반적인 인쇄회로기판과 같이 전도성을 향상시키며, 단자부의 경도와 강도 등과 같은 내구성을 향상시킬 수 있게 된다. 따라서, 상기 컨택부(130)를 구성하게 되는 물질은 상기 설명된 물질에 한정되지 않고, 전도성과 내구성을 향상시킬 수 있는 다양한 물질이 적용될 수도 있다. The contact portion 130 may be composed of a first contact member 131 and a second contact member 132, the first contact member 131 is made of gold, the second contact member 132 May be composed of nickel. As such, when the contact unit 130 is formed of two or more materials, the conductivity may be improved as in a general printed circuit board, and durability such as hardness and strength of the terminal unit may be improved. Therefore, the material constituting the contact unit 130 is not limited to the above-described materials, and various materials may be applied to improve conductivity and durability.

상기 절연부재(120)의 상부에는 설계 사양에 따라 다양 패턴을 가지게 되는 회로패턴(140)이 배치된다. 상기 회로패턴(140)의 일부 영역은 상기 컨택부(130)와 전기적인 통전이 가능하도록 하기 위하여 컨택부(130)의 상부에 일체로 형성된다. 상기 회로패턴(140)은 통전부재(141)와 회로패턴 기초부재(142)로 구성될 수 있다. 여기서, 다른 소자 등의 실장을 위하여 회로패턴(140)은 제 1 회로패턴 부재(144)와 제 2 회로패턴 부재(143)를 더 포함할 수도 있다. 그리고, 상기 제 1 회로패턴 부재(144)와 제 2 회로패턴 부재(143)는 일부 영역에 선택적으로 형성될 수도 있다. The circuit pattern 140 having various patterns according to design specifications is disposed on the insulating member 120. A portion of the circuit pattern 140 is integrally formed on the contact portion 130 to enable electrical contact with the contact portion 130. The circuit pattern 140 may be composed of an energizing member 141 and a circuit pattern base member 142. Here, the circuit pattern 140 may further include a first circuit pattern member 144 and a second circuit pattern member 143 for mounting other devices. The first circuit pattern member 144 and the second circuit pattern member 143 may be selectively formed in a partial region.

이와 같이 회로패턴(140)을 여러 물질로 구성하는 것은 컨택부(130)를 구성하는 경우와 같은 이유에서이다. As such, the circuit pattern 140 is formed of various materials for the same reason as that of the contact portion 130.

따라서, 상기 회로패턴(140)에 대한 하나의 적용예로 상기 통전부재(141)와 회로패턴 기초부재(142)는 구리로 형성될 수도 있고, 상기 제 2 회로패턴 부재(143)는 니켈로 형성될 수도 있으며, 상기 제 1 회로패턴 부재(144)는 금으로 형성될 수도 있다. Therefore, as an example of applying the circuit pattern 140, the conductive member 141 and the circuit pattern base member 142 may be formed of copper, and the second circuit pattern member 143 is formed of nickel. The first circuit pattern member 144 may be formed of gold.

상기와 같이 구성되는 인쇄회로기판(100)을 이용하여 PCB 카드(500)가 구성될 수 있다. 여기서, PCB 카드(500)는 위에서 언급한 바와 같이 다양한 형태의 메모리 카드, 사운드 카드, 비디오 카드 등과 같은 보드를 통칭하는 명칭으로 정의된다. The PCB card 500 may be configured using the printed circuit board 100 configured as described above. Here, the PCB card 500 is defined as a name for a board, such as various types of memory card, sound card, video card, as mentioned above.

상기 PCB 카드(500)의 구성에 대하여 설명을 하면, 상기 인쇄회로기판(100)을 구성하는 상기 회로패턴(140)에 반도체 소자(310) 및/또는 수동소자(320)가 전기적으로 연결된다. 여기서, 상기 반도체 소자(310)는 연결선(311)에 의해 회로패턴(140)의 일부 영역(즉, 제 1 회로패턴 부재 및/또는 제 2 회로패턴 부재가 형성된 영역)에 와이어링 방식으로 연결될 수 있다. 그리고, 상기 수동소자(320)는 납(321)에 의해 회로패턴(140)의 일부 영역(즉, 제 1 회로패턴 부재 및/또는 제 2 회로패턴 부재가 형성된 영역)에 솔더링 방식으로 연결될 수 있다. Referring to the configuration of the PCB card 500, the semiconductor device 310 and / or passive device 320 is electrically connected to the circuit pattern 140 constituting the printed circuit board 100. Here, the semiconductor device 310 may be connected by a connection line 311 to a portion of the circuit pattern 140 (that is, a region in which the first circuit pattern member and / or the second circuit pattern member is formed) in a wired manner. have. In addition, the passive element 320 may be connected to a portion of the circuit pattern 140 (that is, the region in which the first circuit pattern member and / or the second circuit pattern member is formed) by solder 321 in a soldering manner. .

여기서, 솔더링 방식으로 상기 수동소자(320)를 실장하기 위해서는 납(321)이 수동소자(320)의 실장을 위해 설정되는 회로패턴(140)이 전기적으로 연결되는 영역을 제외한 다른 영역에는 납(321)이 제공되지 않도록 하기 위하여 산화영역이 제공된다. 이때, 상기 산화영역은 회로패턴(140) 영역 상에만 형성될 수도 있고, 또는 절연부재(120)의 영역을 포함하여 형성될 수도 있다. Here, in order to mount the passive element 320 by soldering, the lead 321 is formed in another region except for an area in which the lead 321 is electrically connected to the circuit pattern 140 set for mounting the passive element 320. An oxidation zone is provided so as not to provide). In this case, the oxide region may be formed only on the circuit pattern 140 region, or may include the region of the insulating member 120.

이와 같이 다양한 형태로 실장되는 반도체 소자(310)와 수동소자(320) 및 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 구성될 수도 있다. 상기 밀봉부재(400)는 일반적으로 EMC(Epoxy Molding Compound)라 불리는 에폭시 몰딩으로 구성될 수도 있고, 또는 집접회로의 패키징 공정에서 이용되는 세라믹 소재를 이용하여 구성될 수도 있다. As such, the sealing member 400 may be configured to block the semiconductor device 310, the passive device 320, and the circuit pattern 140 mounted in various forms from the outside. The sealing member 400 may be composed of an epoxy molding generally referred to as an epoxy molding compound (EMC), or may be formed using a ceramic material used in a packaging process of an integrated circuit.

상기 밀봉부재(400)에 의해 PCB 카드(500)는 외부의 충격으로부터 보호될 수 있으며, 휨 또는 뒤틀림 등을 유발하는 외력으로부터 보호될 수 있고, 주위의 환경(분위기)으로부터 전기적인 회로구성을 보호할 수 있게 된다. By the sealing member 400, the PCB card 500 may be protected from external impact, and may be protected from external force causing bending or distortion, and protects the electric circuit configuration from the surrounding environment (atmosphere). You can do it.

상기 구성에 있어서, 반도체 소자(310)는 다수개의 적층 형태로 배치되어 그 성능을 향상시킬 수 있도록 구성할 수도 있으며, 절연부재(120)와 회로패턴(140)을 차례로 적층시켜 복층 구조를 구현할 수도 있게 된다. In the above configuration, the semiconductor device 310 may be arranged in a plurality of stacked forms so as to improve its performance, and a multilayer structure may be implemented by sequentially stacking the insulating member 120 and the circuit pattern 140. Will be.

한편, 본원발명에 따른 인쇄회로기판(100)은 RCC와 같은 새로운 재료를 이용하여 구성되기 때문에 전체의 두께가 50μm 이하고 구현이 가능하다. On the other hand, since the printed circuit board 100 according to the present invention is configured using a new material such as RCC, the overall thickness is less than 50μm and can be implemented.

이하, 상기와 같은 구조를 갖는 인쇄회로기판(100)을 제조하기 위한 방법과 인쇄회로기판을 이용한 PCB 카드(500)의 제조방법에 대하여 설명하도록 하겠다. 상기 PCB 카드(500)에 대한 제조 공정은 인쇄회로기판(100)의 제조공정에 연속되어 수행될 수 있기 때문에 이를 일련 공정으로 설명하도록 하겠다. Hereinafter, a method for manufacturing the printed circuit board 100 having the structure as described above and a method of manufacturing the PCB card 500 using the printed circuit board will be described. Since the manufacturing process for the PCB card 500 can be performed continuously in the manufacturing process of the printed circuit board 100 will be described as a serial process.

도 2a 내지 도 2f에는 본 발명의 일 실시 형태에 따른 인쇄회로기판의 제조 과정과 이를 이용한 PCB 카드의 제조과정이 도시되어 있다. 상기 도면들을 참조하여 인쇄회로기판의 제조과정을 설명하면, 우선 도 2a에 도시된 것과 같이 베이스 부재(110)에 절연부재(120)와 통전부재(141)가 적층 된 후에 마스크(미도시) 등을 이용한 에칭공정에 의해 컨택부 형성홀(123)을 형성하게 된다. 2A to 2F illustrate a manufacturing process of a printed circuit board and a manufacturing process of a PCB card using the same according to an embodiment of the present invention. Referring to the drawings, a manufacturing process of the printed circuit board will be described. First, as shown in FIG. The contact portion forming hole 123 is formed by an etching process using the same.

이때, 위에서 언급한 바와 같이 절연부재(120)는 열경화 수지를 이용하여 구성될 수도 있다. 따라서, 반고체 상태의 열경화 수지로 구성되는 절연부재(120)를 상기 베이스 부재(110)에 배치한 후에 열을 가하여 융착시켜 구성될 수 있다. In this case, as mentioned above, the insulating member 120 may be configured using a thermosetting resin. Therefore, the insulating member 120 made of a semi-solid thermosetting resin may be disposed on the base member 110 and then fused by heat.

다른 한편, 위에 언급한 바와 마찬가지로 상기 베이스 부재(110)에 결합되는 절연부재(120)와 통전부재(141)는 상기 설명된 바와 같이 RCC(Resin Coated Copper)를 이용하여 구성할 수도 있다. On the other hand, as described above, the insulating member 120 and the energizing member 141 coupled to the base member 110 may be configured using Resin Coated Copper (RCC) as described above.

여기서, 상기 베이스 부재(110)는 절연물질 또는 통전이 가능한 물질로 구성될 수 있다. 이와 같은 구성은 이하 설명되는 컨택부(130)의 형성 방법에 따른 것으로 상기 컨택부(130)를 전해도금 방식으로 형성시키고자 하는 경우에는 상기 베이스 부재(110)를 기초로 하여 도금이 되어야만 하기 때문에 상기 베이스 부재(110)는 금속 재질과 같은 통전이 가능한 물질로 구성되어야 한다. Here, the base member 110 may be made of an insulating material or a material capable of conducting electricity. Such a configuration is related to the method of forming the contact portion 130 described below, and when the contact portion 130 is to be formed by electroplating, it must be plated based on the base member 110. The base member 110 should be made of a material capable of conducting electricity, such as a metal material.

이와 같이 상기 베이스 부재(110)에 구비되는 절연부재(120)와 통전부재(141)를 차례로 에칭하여 컨택부(130)의 형성을 위한 컨택부 형성홀(123)이 형성된 후에는 도 2b에 도시된 것과 같이 컨택부(130)가 형성된다. As described above, after the insulating member 120 and the conducting member 141 provided in the base member 110 are etched sequentially, the contact portion forming hole 123 for forming the contact portion 130 is formed, as shown in FIG. 2B. As shown, the contact portion 130 is formed.

여기서, 상기 컨택부(130)는 상기 설명된 바와 같이 제 1 컨택부재(131)와 제 2 컨택부재(132)로 구성될 수 있도록 형성시킬 수 있는데, 상기 제 1 컨택부 재(131)는 전기적인 통전 성능을 높이기 위하여 금으로 형성시킬 수도 있고, 상기 제 2 컨택부재(132)는 내구성을 높이기 위하여 니켈로 형성시킬 수도 있다. 한편, 상기 컨택부(130)는 이미 언급한 바와 같이 도금방식을 통해 형성될 수도 있고, 또는 화학 기상 증착을 통해 형성될 수도 있다. Here, the contact portion 130 may be formed to be composed of the first contact member 131 and the second contact member 132 as described above, the first contact member 131 is an electrical It may be formed of gold to increase the general conduction performance, and the second contact member 132 may be formed of nickel to increase durability. On the other hand, the contact portion 130 may be formed through a plating method, as mentioned previously, or may be formed through chemical vapor deposition.

이와 같이 컨택부(130)가 형성된 후에는 도 2c에 도시된 것과 같이 회로패턴 형성 마스크(210)를 이용하여 회로패턴(140)을 형성하게 된다. 이 경우, 상기 마스크(230)는 회로의 설계 사양에 따라 다양한 패턴을 가질 수 있다. After the contact portion 130 is formed as described above, the circuit pattern 140 is formed using the circuit pattern formation mask 210 as shown in FIG. 2C. In this case, the mask 230 may have various patterns according to the design specifications of the circuit.

상기 회로패턴(140)을 형성시키기 위한 마스크(230)를 통해 도 10에서와 같이 회로패턴 기초부재(142)를 형성시키게 된다. 이때, 상기 회로패턴 기초부재(142)는 결합력을 고려하여 상기 통전부재(141)와 동일한 물질로 형성시킬 수도 있다. 여기서, 상기 회로패턴 기초부재(142)는 전해도금 방식으로 형성시킬 수가 있는데, 이때, 베이스(110)와 전기적으로 연결되는 컨택부(130) 및 통전부재(141)를 도금 인입선으로 이용하게 된다. 따라서, 별도의 도금을 위한 인입선을 구성할 필요가 없게 된다. The circuit pattern base member 142 is formed as shown in FIG. 10 through the mask 230 for forming the circuit pattern 140. At this time, the circuit pattern base member 142 may be formed of the same material as the conductive member 141 in consideration of the coupling force. Here, the circuit pattern base member 142 may be formed by an electroplating method. In this case, the contact portion 130 and the conducting member 141 electrically connected to the base 110 may be used as the plating lead wires. Therefore, there is no need to configure a lead wire for separate plating.

상기와 같이 회로패턴 기초부재(142)가 형성된 후에는 상기 회로패턴 기초부재(142)를 기초로 하여 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)을 차례로 형성시킨다. 상기 제 2 회로패턴 부재(143)는 니켈로 형성시킬 수도 있고, 상기 제 1 회로패턴 부재(144)는 금으로 형성시킬 수도 있다. 상기와 같은 물질로 회로패턴(140)을 형성하는 것은 전기적인 통전 성능과 내구성을 높이기 위한 것으로 상기 물질에 한정되는 것은 아니다. 여기서, 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)는 다른 소자가 연결되어야 하는 영역에만 선택적으로 형성될 수도 있다. After the circuit pattern foundation member 142 is formed as described above, the second circuit pattern member 143 and the first circuit pattern member 144 are sequentially formed based on the circuit pattern foundation member 142. The second circuit pattern member 143 may be formed of nickel, and the first circuit pattern member 144 may be formed of gold. Forming the circuit pattern 140 with the above materials is to increase the electrical conduction performance and durability is not limited to the above materials. Here, the second circuit pattern member 143 and the first circuit pattern member 144 may be selectively formed only in a region to which other elements are to be connected.

상기와 같이 회로패턴(140)을 구성하는 통전부재(141), 회로패턴 기초부재(142), 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)가 형성된 후에는 도 2d에 도시된 것과 같이 상기 마스크(210)을 제거하고, 상기 회로패턴 기초부재(142)의 하부에 위치되는 통전부재(141)만 남아 있도록 회로패턴 기초부재(142)의 하부에 배치된 통전부재(141)의 일부 영역을 제거하여 회로패턴(140)을 형성시키게 된다. After the conductive member 141, the circuit pattern base member 142, the second circuit pattern member 143 and the first circuit pattern member 144 constituting the circuit pattern 140 are formed as shown in FIG. 2D. As described above, the mask member 210 is removed, and the conduction member 141 disposed below the circuit pattern foundation member 142 so that only the conduction member 141 positioned below the circuit pattern foundation member 142 remains. The circuit pattern 140 is formed by removing some regions of the substrate.

이와 같이 회로패턴(140)이 형성된 후에는 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 형성된다. After the circuit pattern 140 is formed as described above, the circuit pattern 140 is oxidized in an area except for an area in which devices and / or other components such as the semiconductor device 310 and the passive device 320 should be electrically connected. Is formed.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142)에만 산화영역이 형성되도록 할 수도 있다. 상기 산화영역은 절연부재(120)의 영역을 포함하여 형성될 수도 있다. In this case, the circuit pattern 140 is the second circuit pattern member 143 and the second circuit pattern member 144 is electrically connected to the device and / or other components such as the semiconductor device 310 and the passive device 320, etc. The oxide region may be formed only in the circuit pattern base member 142 by being formed only in the region to be formed. The oxidation region may be formed to include the region of the insulating member 120.

이와 같은 상기 일련의 공정을 통해 인쇄회로기판(100)이 제조된다. Through the above series of processes, the printed circuit board 100 is manufactured.

이때, 상기와 같은 구성의 인쇄회로기판(100) 상태로 사용되는 경우에 있어서는 상기 베이스 부재(110)를 제거하는 공정을 더 포함할 수도 있다. At this time, when used in the state of the printed circuit board 100 of the above configuration may further include the step of removing the base member 110.

상기 일련의 공정에 이어 이하 설명되는 일련의 고정은 PCB 카드(500)의 제 조방법에 관한 것이다. The series of fixings described below following the series of processes relates to a method of manufacturing the PCB card 500.

상기와 같이 회로패턴(140)이 형성된 상태에서 베이스 부재(110)가 제거되기 전, 도 2e에서와 같이 연결선(311)에 의해 회로패턴(140)과 전기적으로 연결될 수 있도록 회로패턴(140)의 상부에 반도체 소자(310)가 실장된다. 이때, 상기 베이스 부재(110)는 반도체 소자(310)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다. Before the base member 110 is removed while the circuit pattern 140 is formed as described above, the circuit pattern 140 may be electrically connected to the circuit pattern 140 by the connection line 311 as shown in FIG. 2E. The semiconductor device 310 is mounted on the top. In this case, the base member 110 serves as a reinforcing member to prevent the printed circuit board 100 from being deformed or damaged by the force applied when the semiconductor device 310 is mounted.

여기서, 상기 회로패턴(140)과 전기적으로 연결되게 실장되는 반도체 소자(310)는 PCB 카드(500)의 사양에 따라 메모리 소자 또는 제어부 또는 다른 특성의 소자들로 설계 사양에 따라 선택적으로 실장될 수도 있다. In this case, the semiconductor device 310 mounted to be electrically connected to the circuit pattern 140 may be selectively mounted according to a design specification as a memory device, a controller, or other devices according to the specification of the PCB card 500. have.

그리고, 상기 회로패턴(140)의 일부 영역에는 수동소자(320)의 실장을 위하여 납(321)이 적층된다. 이때, 수동소자(320)의 실장을 위해 적층되는 납은 산화영역에 의해 수동소자(320)의 실장을 위해 산화되지 않은 영역에만 적층될 수 있게 된다. In addition, a lead 321 is stacked in a portion of the circuit pattern 140 to mount the passive element 320. In this case, the lead stacked for mounting the passive element 320 may be stacked only in an area that is not oxidized for mounting the passive element 320 by the oxidation region.

이와 같이 회로패턴(140)에 적층된 납(321)을 통해 도 2f에 도시된 것과 같이 수동소자(320)가 솔더링 방식으로 실장된다. 이때에도 상기 베이스 부재(110)는 수동소자(320)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다. As described above, the passive element 320 is mounted in a soldering manner through the lead 321 stacked on the circuit pattern 140. In this case, the base member 110 serves as a reinforcing member to prevent the printed circuit board 100 from being deformed or damaged by the force applied when the passive element 320 is mounted.

상기와 같이 반도체 소자(310)와 수동소자(320)가 회로패턴(140)에 실장된 상태에서 반도체 소자(310) 및 수동수자(320), 그리고 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부 재(400)가 형성된다. As described above, the semiconductor device 310 and the passive device 320 are mounted on the circuit pattern 140, and the circuit formed on the semiconductor device 310, the passive water 320, and the insulating member 120. The seal member 400 is formed to allow the pattern 140 to be blocked from the outside.

상기 밀봉부재(400)는 이미 언급한 바와 같이 일반적으로 EMC(Epoxy Molding Compound)라 불리는 에폭시 몰딩으로 구성될 수도 있고, 또는 집접회로의 패키징 공정에서 이용되는 세라믹 소재를 이용하여 구성될 수도 있다. 상기 밀봉부재(400)에 의해 PCB 카드(500)는 외부의 충격으로부터 보호될 수 있으며, 휨 또는 뒤틀림 등을 유발하는 외력으로부터 보호될 수 있고, 주위의 환경(분위기)으로부터 전기적인 회로구성을 보호할 수 있게 된다. As already mentioned, the sealing member 400 may be composed of an epoxy molding generally referred to as an epoxy molding compound (EMC), or may be formed using a ceramic material used in a packaging process of an integrated circuit. By the sealing member 400, the PCB card 500 may be protected from external impact, and may be protected from external force causing bending or distortion, and protects the electric circuit configuration from the surrounding environment (atmosphere). You can do it.

이와 같이 구성된 상태에서 하부에 배치되는 베이스 부재(110)를 제거하여 컨택부(130)가 노출되도록 할 수 있다. In this configuration, the base member 110 disposed below may be removed to expose the contact portion 130.

한편, 상기와 같이 구성될 수 있는 PCB 카드(500)는 도 9에 도시된 것과 같이 다수개의 PCB 카드(500)가 동시에 구성되도록 할 수도 있다. 이 경우 도 10에서와 같이 상기 베이스 부재(110)를 제거하여 각 유닛 단위로 절단을 할 수 있도록 구성하게 된다. 이와 같이 구성된 각 PCB 카드(500)는 각 유닛 단위로 절단되어 도 1에 도시된 것과 같은 PCB 카드(500)로 제조될 수 있게 된다. On the other hand, the PCB card 500 that can be configured as described above may be configured such that a plurality of PCB cards 500 are configured at the same time as shown in FIG. In this case, as shown in FIG. 10, the base member 110 may be removed to cut each unit. Each PCB card 500 configured as described above may be cut into units and may be manufactured as the PCB card 500 shown in FIG. 1.

도 3을 참조하여 보면, 본 발명의 다른 일 실시예에 따른 인쇄 회로기판(100)을 이용하여 제조된 PCB 카드(500)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다. 이하 설명되는 실시예에 있어서, 상기 설명된 첫 번째 실시 예와 동일한 구성에 대한 설명은 이하 설명되는 실시예의 특징을 명확하게 이해할 수 있도록 하기 위하여 Referring to FIG. 3, there is shown a cross-sectional view schematically showing the internal structure of a PCB card 500 manufactured using a printed circuit board 100 according to another embodiment of the present invention. In the embodiments described below, the description of the same configuration as the first embodiment described above in order to clearly understand the features of the embodiments described below

상기 인쇄회로기판(100)은 회로패턴(140)을 보호하는 한편 외부와 차단될 수 있도록 하는 절연부재(120)가 구비된다. The printed circuit board 100 is provided with an insulating member 120 to protect the circuit pattern 140 and to be blocked from the outside.

상기 절연부재(120)의 일면(도시상에서는 상부면)에는 회로패턴(140)을 구성하게 되는 통전부재(141)가 배치된다. 상기 통전부재(141)는 이하 제조과정에서 설명되는 바와 같이 상부에 형성되는 회로패턴 기초부재(142), 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)가 도금방식에 의해 형성될 수 있도록 도금 인입선으로 이용될 수도 있다. On one surface of the insulating member 120 (upper surface in the drawing), a conductive member 141 constituting the circuit pattern 140 is disposed. The conductive member 141 is formed by the plating method of the circuit pattern base member 142, the second circuit pattern member 143 and the first circuit pattern member 144 formed thereon as described in the manufacturing process below. It may also be used as a plating lead wire.

그리고, 첫 번째 실시예에서와 같이 상기 절연부재(120)는 어느 일 위치에 적어도 하나 이상의 컨택부(130)를 포함하게 된다. 상기 컨택부(130)는 일면이 외부로 노출될 수 있도록 구성될 수 있다. 상기 컨택부(130)의 구성에 대한 설명은 상기 설명된 첫 번째 실시예와 동일하므로 보다 구체적인 설명은 생략하기로 한다. As in the first embodiment, the insulating member 120 includes at least one contact portion 130 at any one position. The contact unit 130 may be configured such that one surface thereof is exposed to the outside. Description of the configuration of the contact unit 130 is the same as the first embodiment described above, so a detailed description thereof will be omitted.

상기 절연부재(120)의 상부에는 설계 사양에 따라 다양 패턴을 가지게 되는 회로패턴(140)이 배치된다. 상기 회로패턴(140)의 일부 영역은 상기 컨택부(130)와 전기적인 통전이 가능하도록 하기 위하여 컨택부(130)의 상부에 일체로 형성된다. 상기 회로패턴(140)은 통전부재(141), 회로패턴 기초부재(142), 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)를 포함하여 구성될 수도 있다. 상기 회로패턴(140)의 구성에 대한 설명 또한 상기 설명된 첫 번째 실시예와 동일하므로 보다 구체적인 설명은 생략하기로 한다. The circuit pattern 140 having various patterns according to design specifications is disposed on the insulating member 120. A portion of the circuit pattern 140 is integrally formed on the contact portion 130 to enable electrical contact with the contact portion 130. The circuit pattern 140 may include a conductive member 141, a circuit pattern base member 142, a second circuit pattern member 143, and a first circuit pattern member 144. Since the description of the configuration of the circuit pattern 140 is also the same as the first embodiment described above, a detailed description thereof will be omitted.

이와 같이 회로패턴(140)이 형성된 후에는 첫 번째 실시예에서와 같이 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 구비된다. After the circuit pattern 140 is formed as described above, as in the first embodiment, the circuit pattern 140 may be electrically connected to devices and / or other components such as the semiconductor device 310 and the passive device 320. Oxidation zones are provided in regions other than the zones.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 통전부재(141)에만 산화영역이 구비되도록 할 수도 있다. 즉, 상기 산화영역은 회로패턴(140) 영역 상에만 형성될 수도 있고, 또는 절연부재(120)의 영역을 포함하여 형성될 수도 있다. In this case, the circuit pattern 140 is the second circuit pattern member 143 and the second circuit pattern member 144 is electrically connected to the device and / or other components such as the semiconductor device 310 and the passive device 320, etc. The oxidation region may be provided only in the conductive member 141 by being formed only in the region to be formed. That is, the oxidation region may be formed only on the circuit pattern 140 region, or may include the region of the insulating member 120.

첫 번째 실시예와 마찬가지로 상기와 같이 구성되는 인쇄회로기판(100)을 이용하여 PCB 카드(500)가 구성될 수 있다. Like the first embodiment, the PCB card 500 may be configured using the printed circuit board 100 configured as described above.

상기 PCB 카드(500)의 구성에 대하여 설명을 하면, 상기 인쇄회로기판(100)을 구성하는 상기 회로패턴(140)에 반도체 소자(310)가 연결선(311)에 의해 전기적으로 통전 가능하게 연결된다. 그리고, 상기 회로패턴(140)의 다른 일 영역에는 수동소자(320)가 납(321)에 의해 전기적으로 통전 가능하게 연결된다. Referring to the configuration of the PCB card 500, the semiconductor element 310 is electrically connected to the circuit pattern 140 constituting the printed circuit board 100 by a connecting line 311 so as to be electrically connected. . In addition, the passive element 320 may be electrically connected to the other region of the circuit pattern 140 by the lead 321.

이와 같이 다양한 형태로 실장된 반도체 소자(310)와 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 구성될 수도 있다. 상기 밀봉부재(400)에 대한 설명 또한, 상기 첫 번째 실시예에서 설명된 것과 같으므로 구체적인 설명은 생략하기로 한다. As described above, the sealing member 400 may be configured to block the semiconductor device 310 mounted in various forms and the circuit pattern 140 formed on the insulating member 120 from the outside. A description of the sealing member 400 is also the same as that described in the first embodiment, and thus a detailed description thereof will be omitted.

이하, 상기 두 번째 실시예에 따른 구조를 갖는 인쇄회로기판(100)을 제조하기 위한 방법과 인쇄회로기판을 이용한 PCB 카드(500)의 제조방법에 대하여 설명하도록 하겠다. 상기 PCB 카드(500)에 대한 제조 공정은 인쇄회로기판(100)의 제조공정에 연속되어 수행될 수 있기 때문에 이를 일련 공정으로 설명하도록 하겠다. Hereinafter, a method for manufacturing a printed circuit board 100 having a structure according to the second embodiment and a method for manufacturing a PCB card 500 using the printed circuit board will be described. Since the manufacturing process for the PCB card 500 can be performed continuously in the manufacturing process of the printed circuit board 100 will be described as a serial process.

우선, 도 4a에 도시된 것과 같이 베이스 부재(110)에 절연부재(120)가 적층된 후에는 상기 절연부재(120)의 일 영역을 제거하여 컨택부(130)를 형성시키기 위하여 컨택부 형성홈(130)이 형성된다. First, as shown in FIG. 4A, after the insulating member 120 is stacked on the base member 110, a contact portion forming groove is formed to form a contact portion 130 by removing a region of the insulating member 120. 130 is formed.

이때, 상기 절연부재(120)는 상기 설명된 바와 같이 열경화 수지를 이용하여 구성될 수 있는데, 이와 같은 구성을 갖는 경우에는 절연부재(120)는 반고체 상태의 열경화 수지로 베이스(110)의 일 면에 배치되어 컨택부 형성홈(121)이 형성될 수 있도록 마스킹한 상태에서 열이 가해져 융착될 수도 있다. At this time, the insulating member 120 may be configured using a thermosetting resin as described above, in the case of having such a configuration, the insulating member 120 is a semi-solid thermosetting resin of the base 110 The mask may be disposed on one surface to be fused by applying heat in a masked state so that the contact portion forming groove 121 may be formed.

상기와 같이 절연부재(120)에 컨택부 형성홈(121)이 형성된 후에는 도 4b에 도시된 것과 같이 상기 절연부재(120)를 마스크로 하여 컨택부(130)가 형성되고, 상기 컨택부(130)와 절연부재(120)의 상면에는 통전부재(141)가 차례로 적층된다. After the contact portion forming groove 121 is formed in the insulating member 120 as described above, as shown in FIG. 4B, the contact portion 130 is formed using the insulating member 120 as a mask, and the contact portion ( The conductive member 141 is sequentially stacked on the upper surface of the 130 and the insulating member 120.

이때, 상기 컨택부(130)는 전해 도금 방식에 의해 형성될 수 있는데, 이 경우에는 상기 베이스 부재(110)를 금속 물질로 구성하여 베이스 부재(110)를 도금 기초물질로 할 수도 있다. In this case, the contact portion 130 may be formed by an electroplating method, in which case the base member 110 may be made of a metal material to make the base member 110 a plating base material.

한편, 상기와 같이 절연부재(120)를 마스크로 이용하지 않는 경우에는 별도의 마스크(미도시)를 상기 절연부재(120)의 상부에 배치시켜 컨택부(130)를 형성시 킬 수도 있다. Meanwhile, when the insulating member 120 is not used as a mask as described above, a separate mask (not shown) may be disposed on the insulating member 120 to form the contact portion 130.

여기서, 상기 컨택부(130)는 상기 설명된 바와 같이 제 1 컨택부재(131)와 제 2 컨택부재(132)로 구성될 수 있도록 형성시킬 수 있다. 제 1 컨택부재(131)와 제 2 컨택부재(132)는 첫 번째 실시예의 구성과 동일한 구성을 가지게 될 수 있기 때문에 이에 대한 설명은 생략하기로 한다. Here, the contact portion 130 may be formed to be composed of the first contact member 131 and the second contact member 132 as described above. Since the first contact member 131 and the second contact member 132 may have the same configuration as that of the first embodiment, description thereof will be omitted.

한편, 상기 컨택부(130)는 이미 언급한 바와 같이 도금방식을 통해 형성될 수도 있고, 또는 화학 기상 증착을 통해 형성될 수도 있다. On the other hand, the contact portion 130 may be formed through a plating method, as mentioned previously, or may be formed through chemical vapor deposition.

이와 같이 컨택부(130)가 형성된 후에는 도 4c에 도시된 것과 같이 회로패턴(140)을 형성시키기 위한 회로패턴 형성 마스크(210)를 배치하여 회로패턴(140)을 형성시키게 된다. After the contact portion 130 is formed as described above, as shown in FIG. 4C, the circuit pattern forming mask 210 for forming the circuit pattern 140 is disposed to form the circuit pattern 140.

상기 회로패턴(140)은 전해도금 방식으로 형성시킬 수가 있는데, 이때, 상기 통전부재(141)를 도금 인입선으로 이용할 수도 있다. 이 경우에는, 별도의 도금을 위한 인입선을 구성할 필요가 없게 된다. 상기 회로패턴(140)에 대한 설명 또한 첫 번째 실시예의 경우와 같으므로 생략하기로 한다. The circuit pattern 140 may be formed by an electroplating method. In this case, the conductive member 141 may be used as a plating lead wire. In this case, it is not necessary to form a lead wire for separate plating. The description of the circuit pattern 140 is also the same as the case of the first embodiment and will be omitted.

상기와 같이 회로패턴(140)이 형성된 후에는 도 4d에서와 같이 상기 마스크(210)을 제거하고, 상기 통전부재(141)의 하부에 위치되는 통전부재(141)만 남게 되도록 각 회로패턴(140)간의 연결되어 있는 통전부재(141)를 제거하게 된다. 이때 화학적 에칭이 이용될 수 있다. After the circuit pattern 140 is formed as described above, each circuit pattern 140 is removed such that the mask 210 is removed as shown in FIG. 4D, and only the conducting member 141 positioned under the conducting member 141 remains. The conductive member 141 is connected between the (). Chemical etching may be used at this time.

이와 같이 회로패턴(140)이 형성된 후에는 상기 회로패턴(140)에는 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연 결되어야 하는 영역을 제외한 영역에 산화영역이 형성된다. After the circuit pattern 140 is formed as described above, the circuit pattern 140 is oxidized to a region other than a region where devices and / or other components, such as the semiconductor device 310 and the passive device 320, must be electrically connected. An area is formed.

여기서, 상기 구성을 갖는 인쇄회로기판(100) 상태로 사용되는 경우에는 상기 베이스 부재(110)를 제거하는 공정을 더 포함할 수도 있다. Here, when used in the state of the printed circuit board 100 having the above configuration may further include the step of removing the base member (110).

상기 일련의 공정에 이어 이하 설명되는 일련의 고정은 PCB 카드(500)의 제조방법에 관한 것이다. The series of fixings described below following the series of processes relates to a method of manufacturing the PCB card 500.

상기와 같이 절연부재(120)에 회로패턴(140)이 형성된 상태에서 베이스 부재(110)가 제거되기 전에, 도 4e에서와 같이 연결선(311)에 의해 회로패턴(140)의 상부에 반도체 소자(310)가 실장되고, 납(321)에 의해 수동소자(320)가 실장된다. 이때, 상기 베이스 부재(110)는 반도체 소자(310)와 수동소자(320)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다. As described above, before the base member 110 is removed in a state in which the circuit pattern 140 is formed on the insulating member 120, the semiconductor element (not shown) is formed on the circuit pattern 140 by the connection line 311 as shown in FIG. 4E. 310 is mounted, and passive element 320 is mounted by lead 321. In this case, the base member 110 serves as a reinforcing member to prevent the printed circuit board 100 from being deformed or damaged by the force applied when the semiconductor device 310 and the passive device 320 are mounted. Will be

상기 소자들의 실장에 대한 설명은 첫 번째 실시예의 경우와 동일하여 이에 대한 설명은 생략하기로 한다. Description of the mounting of the elements is the same as the case of the first embodiment and description thereof will be omitted.

이와 같이 반도체 소자(310)가 상기 인쇄회로기판(100)에 실장된 상태에서 도 4f에서와 같이 반도체 소자(310)와 수동소자(320) 및 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 형성된다. As described above, in the state in which the semiconductor device 310 is mounted on the printed circuit board 100, a circuit pattern formed on the semiconductor device 310, the passive device 320, and the insulating member 120 as shown in FIG. 4F. The sealing member 400 is formed to allow the 140 to be blocked from the outside.

이 경우에 있어서도, 도 9 및 도 10에 도시된 것과 같이 다수개의 PCB 카드(500)가 동시에 구성되도록 할 수도 있으며, 이에 대한 설명은 첫 번째 실시예의 경우와 동일하여 생략하기로 한다. In this case, as shown in FIGS. 9 and 10, a plurality of PCB cards 500 may be configured at the same time, and the description thereof will be omitted in the same manner as in the first embodiment.

도 5를 참조하여 보면, 본 발명의 또 다른 일 실시예에 따른 인쇄 회로기판(100)을 이용하여 제조된 PCB 카드(500)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다. 이하 설명되는 실시예에 있어서, 상기 설명된 첫 번째 실시예 및 두 번째 실시예와 동일한 구성에 대한 설명은 이하 설명되는 실시예의 특징을 명확하게 이해할 수 있도록 하기 위하여 생략하기로 한다. Referring to FIG. 5, there is shown a cross-sectional view schematically showing the internal structure of a PCB card 500 manufactured using a printed circuit board 100 according to another embodiment of the present invention. In the embodiments described below, the description of the same configuration as the first embodiment and the second embodiment described above will be omitted in order to clearly understand the features of the embodiments described below.

상기 실시예들과 같이 상기 인쇄회로기판(100)은 도면상에서 볼 때, 저부에 회로패턴(140)을 보호하는 한편 외부와 차단될 수 있도록 하는 절연부재(120)가 배치된다. 그리고, 상기 절연부재(120)의 상부에는 통전부재(141)가 배치되는데, 상기 통전부재(141)는 이하 설명되는 제조과정에 의해 회로패턴(140)을 구성하게 된다. 한편 상기 통전부재(141)는 제조과정에서 회로패턴(140)을 구성하는 회로패턴 기초부재(142), 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)가 형성될 수 있는 매개체 역할을 하게 된다. As shown in the embodiments, the printed circuit board 100 has an insulating member 120 disposed on the bottom thereof to protect the circuit pattern 140 and to be cut off from the outside. The conductive member 141 is disposed on the insulating member 120, and the conductive member 141 forms the circuit pattern 140 by a manufacturing process described below. Meanwhile, the conductive member 141 is a medium in which a circuit pattern base member 142, a second circuit pattern member 143, and a first circuit pattern member 144 constituting the circuit pattern 140 may be formed in a manufacturing process. It will play a role.

이와 같이 구성되는 상기 절연부재(120)와 통전부재(141)는 소위 RCC(Resin Coated Copper; 구리가 코팅된 수지)라 불리우는 재료가 적용될 수도 있다. 또한, 상기 절연부재(120)는 이하 설명되는 제조방법에서와 같이 열경화성 수지를 이용하여 적용시킬 수도 있다. The insulating member 120 and the conductive member 141 configured as described above may be applied with a material called RCC (Resin Coated Copper). In addition, the insulating member 120 may be applied using a thermosetting resin as in the manufacturing method described below.

상기 절연부재(120)는 어느 일 위치에 적어도 하나 이상의 컨택부(130)가 일면이 외부로 노출되는 상태로 구비될 수 있다. 상기 컨택부(130)의 구성에 대한 설명은 위에 설명된 실시예들과 동일하므로 구체적인 설명은 생략하기로 한다. The insulating member 120 may be provided in a state in which at least one contact portion 130 is exposed to the outside at one position. Description of the configuration of the contact unit 130 is the same as the above-described embodiments will be omitted a detailed description.

상기 절연부재(120)와 컨택부(130)의 상부에는 설계 사양에 따라 다양한 회로를 구성하게 되는 회로패턴(140)이 배치된다. 상기 회로패턴(140)의 일부 영역은 상기 컨택부(130)와 전기적인 통전이 가능하도록 하기 위하여 컨택부(130)와 연결 가능하게 형성된다. 상기 실시예들과 같이 상기 회로패턴(140)은 통전부재(141), 회로패턴 기초부재(142), 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)를 포함하여 구성될 수도 있다. A circuit pattern 140 is formed on the insulating member 120 and the contact portion 130 to form various circuits according to design specifications. A portion of the circuit pattern 140 is formed to be connectable with the contact portion 130 in order to enable electrical contact with the contact portion 130. As in the above embodiments, the circuit pattern 140 may include a conductive member 141, a circuit pattern base member 142, a second circuit pattern member 143, and a first circuit pattern member 144. have.

이와 같이 회로패턴(140)이 형성된 후에는 상기 설명된 실시예들과 같이 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 구비된다. After the circuit pattern 140 is formed as described above, the circuit pattern 140, like the above-described embodiments, requires that devices such as the semiconductor device 310 and the passive device 320 and / or other components be electrically connected to each other. Oxidation regions are provided in regions other than the regions to be described.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142) 에만 산화영역이 구비되도록 할 수도 있다. 상기 산화영역은 절연부재(120)의 영역을 포함하여 형성될 수도 있다. In this case, the circuit pattern 140 is the second circuit pattern member 143 and the second circuit pattern member 144 is electrically connected to the device and / or other components such as the semiconductor device 310 and the passive device 320, etc. The oxide region may be provided only in the circuit pattern base member 142 by being formed only in the region to be formed. The oxidation region may be formed to include the region of the insulating member 120.

위에 설명된 상기 실시예들과 마찬가지로 상기와 같이 구성되는 인쇄회로기판(100)을 이용하여 PCB 카드(500)가 구성될 수 있다. Like the above-described embodiments, the PCB card 500 may be configured using the printed circuit board 100 configured as described above.

이와 같이 다양한 형태로 실장된 반도체 소자(310)와 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 구성될 수도 있다. 상기 밀봉부재(400)에 대한 설명 또한, 상기 실시예들에서 설명된 것과 같으므로 구체적인 설명은 생략하기로 한다. As described above, the sealing member 400 may be configured to block the semiconductor device 310 mounted in various forms and the circuit pattern 140 formed on the insulating member 120 from the outside. A description of the sealing member 400 is also the same as that described in the embodiments, and thus a detailed description thereof will be omitted.

이하, 상기와 같은 구조를 갖는 세 번째 실시예에 따른 인쇄회로기판(100)을 제조하기 위한 방법과 인쇄회로기판을 이용한 PCB 카드(500)의 제조방법에 대하여 설명하도록 하겠다. 상기 PCB 카드(500)에 대한 제조 공정은 인쇄회로기판(100)의 제조공정에 연속되어 수행될 수 있기 때문에 이를 일련 공정으로 설명하도록 하겠다. Hereinafter, a method for manufacturing the printed circuit board 100 and a method for manufacturing the PCB card 500 using the printed circuit board 100 according to the third embodiment having the above structure will be described. Since the manufacturing process for the PCB card 500 can be performed continuously in the manufacturing process of the printed circuit board 100 will be described as a serial process.

우선, 도 6a에 도시된 것과 같이 베이스 부재(110)에 절연부재(120)와 통전부재(141)를 적층 시키게 된다. 이때, 상기 절연부재(120)는 열경화 수지를 이용하여 구성될 수도 있다. 이와 같은 구성을 갖는 경우에는 반고체 상태의 열경화 수지로 구성되는 절연부재(120)를 상기 베이스 부재(110)에 배치한 후에 열을 가하여 융착시켜 구성된다. First, as shown in FIG. 6A, the insulating member 120 and the energizing member 141 are stacked on the base member 110. In this case, the insulating member 120 may be configured using a thermosetting resin. In such a case, the insulating member 120 made of a semi-solid thermosetting resin is disposed on the base member 110, and then heat-welded.

여기서, 상기 베이스 부재(110)는 절연물질 또는 통전이 가능한 물질로 구성될 수 있다. 이와 같은 구성은 이하 설명되는 컨택부(130)의 형성 방법에 따라 달라지게 된다. 즉, 상기 컨택부(130)를 전해도금 방식으로 형성시키고자 하는 경우에는 상기 베이스 부재(110)를 기초로 하여 도금이 되어야만 하기 때문에 상기 베이스 부재(110)는 금속 재질과 같은 통전이 가능한 물질로 구성되어야 한다. 그리고, 상기 베이스 부재(110)에 결합되는 절연부재(120)와 통전부재(141)는 상기 설명된 바와 같이 RCC(Resin Coated Copper)를 이용하여 구성할 수도 있다. Here, the base member 110 may be made of an insulating material or a material capable of conducting electricity. Such a configuration will vary depending on the method of forming the contact portion 130 described below. That is, when the contact portion 130 is to be formed by electroplating, the base member 110 should be plated based on the base member 110, and thus the base member 110 may be made of a material such as metal. It must be constructed. In addition, the insulating member 120 and the energizing member 141 coupled to the base member 110 may be configured using Resin Coated Copper (RCC) as described above.

이와 같이 상기 베이스 부재(110)에 구비되는 절연부재(120)와 통전부재(141)에는 컨택부(130)의 형성을 위한 컨택부 형성홈(123)이 형성된다. As such, the contact member forming grooves 123 for forming the contact portion 130 are formed in the insulating member 120 and the conducting member 141 provided in the base member 110.

상기 컨택부 형성홈(123)에는 도 6b에 도시된 것과 같이 상기 컨택부(130)가 형성된다. 상기 컨택부(130)는 위에 설명된 실시예들과 같은 구성을 갖게 되므로 구체적인 설명은 생략하기로 한다. The contact portion 130 is formed in the contact portion forming groove 123 as shown in FIG. 6B. Since the contact unit 130 has the same configuration as the above-described embodiments, a detailed description thereof will be omitted.

이와 같이 컨택부(130)가 형성된 후에는 통전부재(141)와 컨택부(130)의 상부에 회로패턴 기초부재(142)를 형성시키게 된다. 이때, 상기 회로패턴 기초부재(142)는 결합력을 고려하여 상기 통전부재(141)와 동일한 물질로 형성시킬 수도 있다. 여기서, 상기 회로패턴 기초부재(142)는 전해도금 방식으로 형성시킬 수가 있는데, 상기 통전부재(141)를 도금 인입선으로 이용할 수 있다. 따라서, 별도의 도금을 위한 인입선을 구성할 필요가 없게 된다. After the contact portion 130 is formed as described above, the circuit pattern base member 142 is formed on the conductive member 141 and the contact portion 130. At this time, the circuit pattern base member 142 may be formed of the same material as the conductive member 141 in consideration of the coupling force. The circuit pattern base member 142 may be formed by an electroplating method, and the conductive member 141 may be used as a plating lead wire. Therefore, there is no need to configure a lead wire for separate plating.

이와 같이 통전부재(141)가 형성된 후에는 상기 통전부재(141)와 회로패턴 기초부재(142)의 일정 영역을 제거하여 도 6c에서와 같이 회로패턴을 형성시킬 수도 있다. After the conductive member 141 is formed as described above, a predetermined region of the conductive member 141 and the circuit pattern base member 142 may be removed to form a circuit pattern as shown in FIG. 6C.

이후 공정을 전해 도금 방식으로 수행되는 경우에는 상기 통전부재(141)의 일부가 도금 인입선으로 형성될 수 있도록 할 수도 있다. 따라서, 별도의 도금 인입선을 형성시키기 위한 공정이 필요하게 되지 않고, 상기 마스크(230)를 이용하여 통전부재(141)와 회로패턴 기초부재(142)를 에칭하는 과정에서 도금 인입선이 형성되도록 할 수 있게 된다. When the process is performed by the electroplating method, a portion of the conductive member 141 may be formed to be a plating lead wire. Therefore, a process for forming a separate plating lead wire is not required, and the plating lead wire may be formed in the process of etching the energizing member 141 and the circuit pattern base member 142 using the mask 230. Will be.

상기와 같이 설계 사양에 따른 회로패턴으로 에칭된 통전부재(141)와 회로패턴 기초부재(142)를 기초로 하여, 도 6d와 같이 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)를 차례로 형성시킨다. 이때, 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)는 상기 절연부재(120)의 일 면에 노출되게 형성되는 통전부재(141)와 회로패턴 기초부재(142)가 완전히 외부와 차단될 수 있는 형태로 형성될 수 있다. 예를 들어, 상기 회로패턴(140)은 상기 절연부재(120) 상에 배치되는 통전부재(141) 및 상기 통전부재(141)를 감싸는 회로패턴 부재(143, 144)를 포함할 수 있다. 또한, 상기 회로패턴(140)은 상기 통전부재(141) 상에 배치되는 회로패턴 기초부재(142)를 더 포함하고, 상기 회로패턴 부재는 상기 회로패턴 기초부재(142)의 측면과 상면을 감싸는 제2 회로패턴 부재(143)와, 상기 제2 회로패턴 부재(143)의 측면과 상면을 감싸는 제1 회로패턴 부재(144)를 포함하는 할 수 있다.Based on the energizing member 141 and the circuit pattern base member 142 etched into the circuit pattern according to the design specification as described above, the second circuit pattern member 143 and the first circuit pattern member 144 as shown in FIG. 6D. ) Are formed one after the other. At this time, the second circuit pattern member 143 and the first circuit pattern member 144 is a conductive member 141 and the circuit pattern base member 142 is formed to be exposed to one surface of the insulating member 120 completely It may be formed in a form that can be blocked from the outside. For example, the circuit pattern 140 may include a current carrying member 141 disposed on the insulating member 120 and circuit pattern members 143 and 144 surrounding the current carrying member 141. In addition, the circuit pattern 140 further includes a circuit pattern base member 142 disposed on the energization member 141, and the circuit pattern member surrounds the side and top surfaces of the circuit pattern base member 142. It may include a second circuit pattern member 143, and a first circuit pattern member 144 surrounding the side surface and the upper surface of the second circuit pattern member 143.

여기서, 상기 제 2 회로패턴 부재(143)는 니켈로 형성시킬 수도 있고, 상기 제 1 회로패턴 부재(144)는 금으로 형성시킬 수도 있다. 상기와 같은 물질로 회로패턴(140)을 형성하는 것은 전기적인 통전 성능과 내구성을 높이기 위한 것으로 상 기 물질에 한정되는 것은 아니다. 또한, 상기와 같이 통전부재(141)와 회로패턴 기초부재(142)가 완전히 외부와 차단될 수 있는 형태로 형성되는 경우에는 구리로 형성될 수 있는 통전부재(141)와 회로패턴 기초부재(142)의 산화작용을 방지할 수 있게 된다. Here, the second circuit pattern member 143 may be formed of nickel, and the first circuit pattern member 144 may be formed of gold. Forming the circuit pattern 140 with the above materials is to increase the electrical conduction performance and durability is not limited to the above materials. In addition, when the conduction member 141 and the circuit pattern base member 142 are formed in a shape that can be completely isolated from the outside as described above, the conduction member 141 and the circuit pattern base member 142 which may be formed of copper. Oxidation can be prevented.

이하 설명되는 PCB 카드(500)의 제조과정에서와 같이 상기 인쇄회로기판(100)이 밀봉부재(400)에 의해 밀봉되는 경우 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)는 형성되지 않도록 할 수도 있다. When the printed circuit board 100 is sealed by the sealing member 400 as in the manufacturing process of the PCB card 500 described below, the second circuit pattern member 143 and the first circuit pattern member 144. May not be formed.

이와 같은 구성에 의해 상기 회로패턴(140)은 통전부재(141)와 회로패턴 기초부재(142)에 의해 형성될 수도 있고, 또는 통전부재(141)와 회로패턴 기초부재(142), 그리고 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)을 포함하여 형성될 수도 있다. By such a configuration, the circuit pattern 140 may be formed by the energizing member 141 and the circuit pattern base member 142, or the energizing member 141 and the circuit pattern base member 142, and the second It may be formed including the circuit pattern member 143 and the first circuit pattern member 144.

한편, 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)는 상기 회로패턴(140)에 실장되는 반도체 소자(310)와 수동소자(320)가 연결되는 영역에만 구비되게 할 수도 있다. Meanwhile, the second circuit pattern member 143 and the first circuit pattern member 144 may be provided only in an area where the semiconductor device 310 and the passive device 320 are mounted on the circuit pattern 140. have.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들 이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142)에만 산화영역이 구비되도록 할 수도 있다. 상기 산화영역은 절연부재(120)을 포함하여 형성될 수도 있다. In this case, the circuit pattern 140 is the second circuit pattern member 143 and the second circuit pattern member 144 is a device such as the semiconductor device 310 and the passive device 320 and / or other components electrically The oxide region may be provided only in the circuit pattern base member 142 by being formed only in the region to be connected. The oxidation region may be formed to include the insulating member 120.

상기와 같은 일련의 공정을 통해 인쇄회로기판(100)을 제조하게 된다. 여기서, 인쇄회로기판(100) 상태로 사용되는 경우에 있어서는 상기 베이스 부재(110)를 제거하는 공정을 더 포함할 수도 있다. The printed circuit board 100 is manufactured through a series of processes as described above. Here, when used in the state of the printed circuit board 100 may further include the step of removing the base member (110).

상기와 같이 절연부재(120)에 회로패턴(140)이 형성된 상태에서 베이스 부재(110)가 제거되기 전에, 도 6e에서와 같이 연결선(311)에 의해 회로패턴(140)의 상부에 반도체 소자(310)가 실장되고, 납(321)에 의해 수동소자(320)가 실장된다. 이때, 상기 베이스 부재(110)는 반도체 소자(310)와 수동소자(320)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다. As described above, before the base member 110 is removed in the state in which the circuit pattern 140 is formed on the insulating member 120, as shown in FIG. 6E, the semiconductor element (not shown) is formed on the circuit pattern 140 by the connecting line 311. 310 is mounted, and passive element 320 is mounted by lead 321. In this case, the base member 110 serves as a reinforcing member to prevent the printed circuit board 100 from being deformed or damaged by the force applied when the semiconductor device 310 and the passive device 320 are mounted. Will be

이와 같이 반도체 소자(310)가 상기 인쇄회로기판(100)에 실장된 상태에서 도 6f에서와 같이 반도체 소자(310)와 수동소자(320) 및 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 형성된다. As described above, in the state in which the semiconductor device 310 is mounted on the printed circuit board 100, a circuit pattern formed on the semiconductor device 310, the passive device 320, and the insulating member 120 as shown in FIG. 6F. The sealing member 400 is formed to allow the 140 to be blocked from the outside.

이 경우에 있어서도, 도 9 및 도 10에 도시된 것과 같이 다수개의 PCB 카드(500)가 동시에 구성되도록 할 수도 있으며, 이에 대한 설명은 상기 실시예들의 경우와 동일하여 생략하기로 한다. In this case, as shown in FIGS. 9 and 10, a plurality of PCB cards 500 may be configured at the same time, and a description thereof will be omitted in the same manner as in the above embodiments.

도 7을 참조하여 보면, 본 발명의 또 다른 일 실시예에 따른 인쇄 회로기판(100)을 이용하여 제조된 PCB 카드(500)의 내부 구조를 개략적으로 나타내는 단면도가 도시되어 있다. 이하 설명되는 실시예에 있어서, 상기 설명된 상기 실시예들과 동일한 구성에 대한 설명은 이하 설명되는 실시예의 특징을 명확하게 이해할 수 있도록 하기 위하여 생략하기로 한다. Referring to FIG. 7, there is shown a cross-sectional view schematically showing the internal structure of a PCB card 500 manufactured using a printed circuit board 100 according to another embodiment of the present invention. In the embodiments described below, the description of the same configuration as the above-described embodiments will be omitted in order to clearly understand the features of the embodiments described below.

상기 실시예들과 같이 상기 인쇄회로기판(100)은 도면상에서 볼 때, 하부에 회로패턴(140)을 보호하는 한편 상기 회로패턴(140)이 외부와 차단될 수 있도록 하는 절연부재(120)가 배치된다. As shown in the embodiments, the printed circuit board 100 has an insulating member 120 that protects the circuit pattern 140 from the lower side while allowing the circuit pattern 140 to be cut off from the outside. Is placed.

상기 절연부재(120)와 회로패턴(140)은 이하 설명되는 제조방법에서 알 수 있는 바와 같이 소위 RCC(Resin Coated Copper; 구리가 코팅된 수지)라 불리우는 재료가 적용될 수도 있다. 이와는 달리, 상기 절연부재(120)는 이하 설명되는 제조방법에서와 같이 열경화성 수지를 이용하여 회로패턴(140)을 이루게 되는 동박(구리층)이 적층되도록 적용될 수도 있다. 상기 절연부재(120)의 상부에 배치되는 회로패턴(140)은 상기 설명된 바와 같이 구리층으로 이루어지는 통전부재(141)와 회로패턴 기초부재(142)에 의해 구성될 수 있다. As the insulating member 120 and the circuit pattern 140 may be known as a manufacturing method described below, a material called RCC (Resin Coated Copper) may be applied. Alternatively, the insulating member 120 may be applied such that copper foil (copper layer) forming the circuit pattern 140 is laminated using a thermosetting resin as in the manufacturing method described below. As described above, the circuit pattern 140 disposed on the insulating member 120 may be constituted by an energizing member 141 and a circuit pattern base member 142 formed of a copper layer.

그리고, 상기 절연부재(120)의 하부 위치, 즉, 상기 회로패턴(140)의 맞은편 위치에는 적어도 하나 이상의 컨택부(130)를 포함하게 된다. 상기 컨택부(130)의 구성은 상기 실시예들의 구성과 동일하므로 더 이상의 설명은 생략하기로 한다. In addition, at least one contact portion 130 may be included at a lower position of the insulating member 120, that is, at a position opposite to the circuit pattern 140. Since the configuration of the contact unit 130 is the same as the configuration of the embodiments, further description thereof will be omitted.

설계 사양에 따라 다양한 회로를 구성할 수 있도록 상기 절연부재(120)의 상부에 배치되는 회로패턴(140)의 일 영역은 비아(150)에 의해 상기 컨택부(130)와 전기적으로 연결 가능하게 구성될 수 있다. 상기 비아(150)는 회로패턴 기초부재(142)와 함께 형성될 수 있다. One region of the circuit pattern 140 disposed on the insulating member 120 may be electrically connected to the contact portion 130 by a via 150 so that various circuits may be configured according to a design specification. Can be. The via 150 may be formed together with the circuit pattern base member 142.

상기 컨택부(130)와 비아(150)에 의해 전기적으로 연결되는 회로패턴(140)은 상기 절연부재(120)의 다른 일 면의 위치 전체에 형성될 수도 있다. 이와 같이 컨택부(130)가 일면만 외부로 노출되도록 절연부재(120)의 일 측면에 배치되는 상태에서 상기 회로패턴(140)이 절연부재(120)의 다른 일 측면 전체 영역에 배치될 수 있도록 하는 구성은 이하 설명되는 제조방법에 의해 가능하게 된다. The circuit pattern 140 electrically connected by the contact portion 130 and the via 150 may be formed in the entire position of the other surface of the insulating member 120. As such, the circuit pattern 140 may be disposed in the entire region of the other side of the insulating member 120 in a state where the contact portion 130 is disposed on one side of the insulating member 120 so that only one surface thereof is exposed to the outside. The configuration to be made possible by the manufacturing method described below.

이러한 구성에 있어서, 상기 회로패턴(140)의 일부 영역은 다른 인쇄회로기판(미도시) 또는 반도체 소자(310) 그리고 수동소자(320) 등과 같이 인쇄회로기판(100)에 실장되는 부품들의 전기적인 연결을 보다 안정되게 하기 위하여 접속부를 구성하는 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)가 더 구비될 수 있다. 상기 제 2 회로패턴 부재(143)와 제 1 회로패턴 부재(144)의 구성은 상기 실시예들과 동일한 구성을 갖게 되기 때문에 더 이상의 설명은 생략하기로 한다. In this configuration, some regions of the circuit pattern 140 may be electrically connected to components mounted on the printed circuit board 100, such as another printed circuit board (not shown) or the semiconductor device 310 and the passive device 320. In order to make the connection more stable, the second circuit pattern member 143 and the first circuit pattern member 144 configuring the connection part may be further provided. Since the configurations of the second circuit pattern member 143 and the first circuit pattern member 144 have the same configuration as those of the above embodiments, further description will be omitted.

이와 같이 회로패턴(140)이 형성된 후에는 상기 설명된 실시예들과 같이 상기 회로패턴(140)은 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다 른 부품들이 전기적으로 연결되어야 하는 영역을 제외한 영역에 산화영역이 구비된다. After the circuit pattern 140 is formed as described above, the circuit pattern 140 is electrically connected with other components such as the semiconductor device 310 and the passive device 320 and / or other components, as described above. Oxidation zones are provided in areas other than the areas that should be.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142)에만 산화영역이 구비되도록 할 수도 있다. 위에서 언급한 바와 같이 상기 산화영역은 절연부재(120)의 상부 영역을 포함하여 형성될 수도 있다. In this case, the circuit pattern 140 is the second circuit pattern member 143 and the second circuit pattern member 144 is electrically connected to the device and / or other components such as the semiconductor device 310 and the passive device 320, etc. The oxide region may be provided only in the circuit pattern base member 142 by being formed only in the region to be formed. As mentioned above, the oxidation region may be formed to include the upper region of the insulating member 120.

이하, 상기와 같은 구조를 갖는 네 번째 실시예에 따른 인쇄회로기판(100)을 제조하기 위한 방법과 인쇄회로기판을 이용한 PCB 카드(500)의 제조방법에 대하여 설명하도록 하겠다. 상기 PCB 카드(500)에 대한 제조 공정은 인쇄회로기판(100)의 제조공정에 연속되어 수행될 수 있기 때문에 이를 일련 공정으로 설명하도록 하겠다. Hereinafter, a method for manufacturing the printed circuit board 100 and a method of manufacturing the PCB card 500 using the printed circuit board 100 according to the fourth embodiment having the structure as described above will be described. Since the manufacturing process for the PCB card 500 can be performed continuously in the manufacturing process of the printed circuit board 100 will be described as a serial process.

우선, 도 8a에 도시된 것과 같이 베이스 부재(110)에 마스크(미도시)를 이용하여 컨택부(130)를 형성시키게 된다. 이때, 상기 베이스 부재(110)를 통전이 가능한 물질로 적용하여 컨택부(130)를 전해 도금을 통해 형성시킬 수도 있다. First, as shown in FIG. 8A, the contact portion 130 is formed on the base member 110 using a mask (not shown). In this case, the base member 110 may be applied as a material capable of energizing to form the contact portion 130 through electroplating.

한편, 이와 달리 제 1 컨택부재(131)와 제 2 컨택부재(132)를 상기 베이스 부재(110)에 차례로 적층 시킨 후에 마스크(미도시)를 이용하여 일정 영역을 제거하여 형성시킬 수도 있다. Alternatively, the first contact member 131 and the second contact member 132 may be sequentially stacked on the base member 110, and then may be formed by removing a predetermined region using a mask (not shown).

상기와 같이 베이스 부재(110)의 상부에 컨택부(130)가 구비된 상태에서 도 8b에 도시된 것과 같이 상기 베이스 부재(110)의 상부에는 절연부재(120)와 통전부재(141)가 차례로 적층되게 할 수 있다. 이 경우, 상기 절연부재(120)와 통전부재(141)는 상기 설명한 바와 같이 RCC(Resin Coated Copper)를 이용하여 구성할 수도 있다. 다른 한편, 상기 절연부재(120)는 열경화 수지를 이용하여 구성될 수도 있다. 이와 같은 구성을 갖는 경우에는 반고체 상태의 열경화 수지로 구성되는 절연부재(120)를 상기 베이스 부재(110)에 배치하고, 상기 절연부재(120)의 상부에 통전부재(141)가 얹혀진 상태에서 상기 절연부재(120)에 열을 가하여 융착시켜 구성되도록 할 수도 있다. As shown in FIG. 8B, in the state where the contact portion 130 is provided on the upper portion of the base member 110, the insulating member 120 and the conducting member 141 are sequentially formed on the upper portion of the base member 110. Can be stacked. In this case, the insulating member 120 and the conductive member 141 may be configured using Resin Coated Copper (RCC) as described above. On the other hand, the insulating member 120 may be configured using a thermosetting resin. In such a case, the insulating member 120 made of a semi-solid thermosetting resin is disposed on the base member 110, and the conductive member 141 is placed on the upper portion of the insulating member 120. The insulating member 120 may be heated to be fused to be configured.

이와 같이 상기 베이스 부재(110)에 절연부재(120)와 통전부재(141)가 차례로 적층된 상태에서 비아 형성홀이 구비된 마스크(미도시)를 상기 통전부재(141)의 상부에 배치시켜 비아홀(151)을 형성시키게 된다. 한편, 이와는 달리, 상기 비아홀(151)은 드릴링 공정을 통해 형성될 수도 있다. As described above, in the state in which the insulating member 120 and the conductive member 141 are sequentially stacked on the base member 110, a mask (not shown) having a via forming hole is disposed on the upper portion of the conductive member 141. 151 is formed. On the other hand, the via hole 151 may be formed through a drilling process.

도 8c에 도시된 것과 같이 회로패턴 기초부재(142)는 증착공정 또는 무전해 도금 등과 같은 공정을 통해 형성될 수 있으며, 이 경우 상기 통전부재(141)와 컨택부(130)가 전기적으로 통전 가능하게 연결될 수 있도록 상기 회로패턴 기초부재(142)의 형성과 함께 비아(150)가 형성된다. As shown in FIG. 8C, the circuit pattern base member 142 may be formed through a process such as a deposition process or an electroless plating, and in this case, the conductive member 141 and the contact portion 130 may be electrically energized. The via 150 is formed together with the formation of the circuit pattern base member 142 so as to be connected to each other.

비아(150)가 형성된 이후에는 도 8d에 도시된 것과 같이 상기 통전부재(141)와 회로패턴 기초부재(142)의 일부 영역을 제거하여 회로패턴(140)을 형성하고, 일부 영역에는 제 2 회로패턴 부재(143) 및 제 1 회로패턴 부재(144)가 선택적으로 더 형성되어 회로패턴(140)을 구성할 수도 있다. After the via 150 is formed, as shown in FIG. 8D, a portion of the conductive member 141 and the circuit pattern base member 142 is removed to form the circuit pattern 140, and in some regions, the second circuit is formed. The pattern member 143 and the first circuit pattern member 144 may be selectively further formed to constitute the circuit pattern 140.

이때, 상기 회로패턴(140)은 제 2 회로패턴 부재(143) 및 제 2 회로패턴 부재(144)가 반도체 소자(310)과 수동소자(320) 등과 같은 소자 및/또는 다른 부품들이 전기적으로 연결되어야 하는 영역에만 형성되도록 하여 회로패턴 기초부재(142)에만 산화영역이 구비되도록 할 수도 있다. In this case, the circuit pattern 140 is the second circuit pattern member 143 and the second circuit pattern member 144 is electrically connected to the device and / or other components such as the semiconductor device 310 and the passive device 320, etc. The oxide region may be provided only in the circuit pattern base member 142 by being formed only in the region to be formed.

상기와 같이 절연부재(120)에 회로패턴(140)이 형성된 상태에서 베이스 부재(110)가 제거되기 전에, 도 8e에서와 같이 연결선(311)에 의해 회로패턴(140)의 상부에 반도체 소자(310)가 실장되고, 납(321)에 의해 수동소자(320)가 실장된다. 이때, 상기 베이스 부재(110)는 반도체 소자(310)와 수동소자(320)의 실장시 가해는 힘에 의해 인쇄회로기판(100)이 변형되거나 손상이 발생되는 것을 방지할 수 있도록 보강부재의 역할을 하게 된다. As described above, before the base member 110 is removed in a state in which the circuit pattern 140 is formed on the insulating member 120, a semiconductor element (not shown) is formed on the circuit pattern 140 by the connection line 311 as shown in FIG. 8E. 310 is mounted, and passive element 320 is mounted by lead 321. In this case, the base member 110 serves as a reinforcing member to prevent the printed circuit board 100 from being deformed or damaged by the force applied when the semiconductor device 310 and the passive device 320 are mounted. Will be

이와 같이 반도체 소자(310)가 상기 인쇄회로기판(100)에 실장된 상태에서 도 8f에서와 같이 반도체 소자(310)와 수동소자(320) 및 상기 절연부재(120)의 상부에 형성되는 회로패턴(140)이 외부로부터 차단될 수 있도록 하기 위하여 밀봉부재(400)가 형성된다. As described above, in the state in which the semiconductor device 310 is mounted on the printed circuit board 100, a circuit pattern formed on the semiconductor device 310, the passive device 320, and the insulating member 120 as shown in FIG. 8F. The sealing member 400 is formed to allow the 140 to be blocked from the outside.

이 경우에 있어서도, 도 9 및 도 10에 도시된 것과 같이 다수개의 PCB 카 드(500)가 동시에 구성되도록 할 수도 있으며, 이에 대한 설명은 상기 실시예들의 경우와 동일하여 생략하기로 한다. In this case, as shown in FIGS. 9 and 10, a plurality of PCB cards 500 may be configured at the same time, and a description thereof will be omitted in the same manner as in the above embodiments.

상기와 같이 설명된 수동소자의 솔더링 실장을 위한 구조를 가지는 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및 그의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야만 하는 것이 아니라 설계 사양에 따라 상기 각 공정의 단계가 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 포함할 수 있도록 선택적으로 혼용되어 수행될 수도 있다. The printed circuit board and the PCB card using the printed circuit board having the structure for soldering and mounting of the passive element described above and a manufacturing method thereof do not have to be manufactured by sequentially performing the above-described steps, but according to design specifications. The steps of the above processes may be selectively mixed and performed to include various modifications within the scope of the technical idea of the present invention.

이상에서와 같이 본 발명에 따르면, 인쇄회로기판의 두께를 감소시킬 수 있으며, 또한 인쇄회로기판을 이용하여 제조되는 PCB 카드의 두께를 감소시킬 수 있게 된다. According to the present invention as described above, it is possible to reduce the thickness of the printed circuit board, it is also possible to reduce the thickness of the PCB card manufactured using the printed circuit board.

또한, 본 발명에 따르면, 기조의 부품과 다른 저가의 부품을 이용하여 인쇄회로기판과 이를 이용하여 제조되는 PCB 카드를 제조할 수 있게 되므로 제품의 가격과 공정비용을 절감할 수 있게 된다. In addition, according to the present invention, it is possible to manufacture a printed circuit board and a PCB card manufactured by using the low-cost parts and other parts of the key parts can reduce the price and process cost of the product.

그리고 또한, 본 발명에 따르면, 기존의 재와는 다른 부품을 이용하여 인쇄회로기판을 구성하는 경우에도 경도와 강도 등과 같은 내구성이 대등하게 유지될 수 있게 된다. In addition, according to the present invention, even when the printed circuit board is configured using components different from the existing materials, durability such as hardness and strength can be maintained.

그리고 또한, 본 발명에 따르면, 구성요소에 의한 물성의 차이로 인하여 구성요소들 사이 또는 구성요소들의 파손 및/또는 파괴가 발생하지 않게 될 수 있다. In addition, according to the present invention, the breakage and / or destruction of the components may be prevented from occurring due to the difference in physical properties of the components.

그리고 또한, 본 발명에 따르면, 인쇄회로기판과 이를 이용한 PCB 카드의 제 조공정이 더욱 단순하게 될 수 있다. In addition, according to the present invention, a manufacturing process of a printed circuit board and a PCB card using the same can be made simpler.

그리고 또한, 본 발명에 따르면, 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있게 되어 성능의 향상을 가능하게 할 수 있다. In addition, according to the present invention, it is possible to lower the limit of the memory chip mounted on the printed circuit board can improve the performance.

그리고 또한, 본 발명에 따르면, 인쇄회로기판에 실장되는 메모리 칩의 제한율을 낮출 수 있게 된다. In addition, according to the present invention, it is possible to lower the limit of the memory chip mounted on the printed circuit board.

그리고 또한, 본 발명에 따르면, 고밀도의 회로패턴을 구현할 수 있게 된다. In addition, according to the present invention, it is possible to implement a high-density circuit pattern.

그리고 또한, 본 발명에 따르면, 전원 등의 공급 또는 다른 인쇄회로기판과의 연결을 위한 컨택부의 영역에 의해 회로패턴이 형성되는 영역에 대한 제한이 발생되지 않게 된다. In addition, according to the present invention, the restriction on the region where the circuit pattern is formed is not generated by the region of the contact portion for supplying power or the like and connecting to another printed circuit board.

그리고 또한, 본 발명에 따르면, 기존의 SR 필름 또는 잉크를 이용하지 않고서도 수동소자의 솔더링 작업을 가능하게 할 수 있다. In addition, according to the present invention, it is possible to enable the soldering operation of the passive element without using the existing SR film or ink.

Claims

An insulation member;

At least one contact portion formed to expose one surface of a portion of the insulating member;

A circuit pattern electrically connected to the contact portion in another region of the insulating member,

The circuit pattern,

A conducting member disposed on the insulating member; And

Printed circuit board comprising a; circuit pattern member surrounding the conductive member.

The printed circuit board of claim 1, wherein the contact portion and the circuit pattern are configured such that the contact portion is electrically connected directly to a portion of the circuit pattern.

The printed circuit board of claim 1, wherein the contact portion and the circuit pattern are electrically connected by vias.

The printed circuit board of claim 1, wherein the contact portion comprises a first contact member and a second contact member.

The printed circuit board of claim 4, wherein the first contact member is formed of gold and the second contact member is formed of nickel.

The method of claim 1,

The circuit pattern,

Further comprising a circuit pattern base member disposed on the conductive member,

The circuit pattern member,

A second circuit pattern member surrounding side and top surfaces of the circuit pattern base member;

Printed circuit board comprising a first circuit pattern member surrounding the side and the upper surface of the second circuit pattern member.

The printed circuit board of claim 6, wherein the first circuit pattern member and the second circuit pattern member are selectively formed in a partial region.

An insulation member;

A circuit pattern electrically connected to the contact portion at another region of the insulating member;

A passive element mounted on the circuit pattern;

And a sealing member formed to block the circuit pattern and the passive element mounted on the circuit pattern from the outside.

The circuit pattern,

A conducting member disposed on the insulating member; And

PCB card comprising a printed circuit board including a circuit pattern member surrounding the conductive member.

The PCB card of claim 8, wherein the contact portion and the circuit pattern are formed using a printed circuit board in which the contact portion is electrically connected directly to a portion of the circuit pattern.

The PCB card of claim 8, wherein the contact portion and the circuit pattern are formed using a printed circuit board electrically connected by vias.

The PCB card according to any one of claims 8 to 10, wherein the contact portion is formed by using a printed circuit board including a first contact member and a second contact member.

12. The PCB card of claim 11, wherein the first contact member is made of gold and the second contact member is made of nickel.

9. The method of claim 8,

The circuit pattern,

The circuit pattern member,

The PCB card is configured by using a printed circuit board including a first circuit pattern member surrounding the side and the upper surface of the second circuit pattern member.

15. The PCB card of claim 13, wherein the first circuit pattern member and the second circuit pattern member are selectively formed in a partial region. .

delete