Nothing Special   »   [go: up one dir, main page]

KR101341771B1 - 엘이디 패키지 - Google Patents

엘이디 패키지 Download PDF

Info

Publication number
KR101341771B1
KR101341771B1 KR1020110140980A KR20110140980A KR101341771B1 KR 101341771 B1 KR101341771 B1 KR 101341771B1 KR 1020110140980 A KR1020110140980 A KR 1020110140980A KR 20110140980 A KR20110140980 A KR 20110140980A KR 101341771 B1 KR101341771 B1 KR 101341771B1
Authority
KR
South Korea
Prior art keywords
substrate
lead
led package
conductive
cell
Prior art date
Application number
KR1020110140980A
Other languages
English (en)
Other versions
KR20130073242A (ko
Inventor
김우진
김선홍
김태훈
Original Assignee
루미마이크로 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미마이크로 주식회사 filed Critical 루미마이크로 주식회사
Priority to KR1020110140980A priority Critical patent/KR101341771B1/ko
Publication of KR20130073242A publication Critical patent/KR20130073242A/ko
Application granted granted Critical
Publication of KR101341771B1 publication Critical patent/KR101341771B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 기판의 측면으로 제1리드 및 제2 리드가 형성된 LED 패키지 및 그 제조공정에 관한 것이다.
본 발명의 일측면은, 상면, 하면, 및 상기 상면 및 하면을 연결하는 제1 측면 및 제2 측면을 포함하는 기판과, 상기 제1 측면을 통해 상기 기판의 상면에서 하면으로 연장된 제1 리드, 및 상기 제2 측면을 통해 상기 기판의 상면에서 하면으로 연장된 제2 리드를 포함하는 LED 패키지를 제공한다.
본 발명의 다른 일측면은, 세라믹 모기판을 복수개의 셀기판 영역으로 구분하여, 인접한 두 셀기판 각각의 일부를 포함하는 영역에 상기 모기판의 상면 및 하면을 관통하는 홀을 형성하는 단계와, 상기 홀에 도전성 리드를 형성하는 단계와, 상기 복수의 셀기판 각각의 상면 및 하면 중 적어도 일면에 상기 도전성 리드와 전기적으로 연결되는 단자를 형성하는 단계, 및 상기 세라믹 모기판을 셀기판 별로 절단하는 단계를 포함하는 LED 패키지 제조방법을 제공한다.

Description

엘이디 패키지{LED PACKAGE}
본 발명은 LED 패키지에 관한 것으로서, 보다 상세하게는 제조공정을 단순화시킨 표면실장형 LED 패키지에 관한 것이다.
발광다이오드(LED :light emitting diode)는 저전압, 저전력이란 장점으로 인해 숫자 또는 문자표시소자, 신호등 센서,광결합 소자용 광원 등 여러분야에서 광범위하게 사용되고 있다.
특히, LED는 정보통신 기기의 소형화, 슬림화 추세에 따라 인쇄회로기판(PCB) 기판에 직접 장착하기 위하여 표면실장소자(SMD : surface mount device) 형으로 만들어지고 있다.
최근에는 세라믹 기판을 이용하여 LED 패키지를 구현하는 기술이 대두되고 있다. 상기 세라믹 기판은 열전도성과 방열성이 우수하여 LED에서 발산되는 열로 인한 디바이스의 성능 열화나 수지의 열응력 등의 문제를 해결할 수 있으나, 재질의 특성상 제조공정이 복잡한 문제점이 있다.
본 발명은, 상기한 문제점을 해결하기 위해서 제조공정을 단순화할 수 있는 LED 패키지를 제공하는 것을 목적으로 한다.
본 발명의 일측면은, 상면, 하면, 및 상기 상면 및 하면을 연결하는 제1 측면 및 제2 측면을 포함하는 기판과, 상기 제1 측면을 통해 상기 기판의 상면에서 하면으로 연장된 제1 리드, 및 상기 제2 측면을 통해 상기 기판의 상면에서 하면으로 연장된 제2 리드를 포함하는 LED 패키지를 제공한다.
본 발명의 다른 일측면은, 세라믹 모기판을 복수개의 셀기판 영역으로 구분하여, 인접한 두 셀기판 각각의 일부를 포함하는 영역에 상기 모기판의 상면 및 하면을 관통하는 홀을 형성하는 단계와, 상기 홀에 도전성 리드를 형성하는 단계와, 상기 복수의 셀기판 각각의 상면 및 하면 중 적어도 일면에 상기 도전성 리드와 전기적으로 연결되는 단자를 형성하는 단계, 및 상기 세라믹 모기판을 셀기판 별로 절단하는 단계를 포함하는 LED 패키지 제조방법을 제공한다.
본 발명에 따르면, 제조공정이 단순한 LED 패키지를 얻을 수 있으며, 생산비용을 절감할 수 있다.
도 1a 내지 도 1c는, 본 발명의 일실시 형태에 따른 LED 패키지를 나타내는 도면이다.
도 2a 및 도 2b는, 본 발명의 다른 실시형태에 따른 LED 패키지를 나타내는 도면이다.
도 3a 내지 도 3e는, 본 발명의 일실시 형태에 따른 LED 패키지 제조공정을 나타내는 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1c는, 본 발명의 일실시형태에 따른 LED 패키지를 나타내는 도면이다.
도 1a는 사시도, 도 1b는 도 1a의 a-a'의 단면도를 나타내며, 도 1c는 본 실시형태에 따른 LED 패키지의 기판의 형태를 도시하였다.
도 1a 내지 도 1c를 참조하면, 본 실시형태에 따른 LED 패키지(100)는, 기판(110), 제1리드(120) 및 제2 리드(130)를 포함할 수 있다. 상기 LED 패키지(100)에서는 기판의 상면에 LED 칩(140)이 실장되고, 상기 LED 칩(140)은 상기 제1 리드(120) 및 제2 리드(130)에 와이어 본딩될 수 있다.
상기 기판(110)은 상면, 하면, 및 복수개의 측면으로 형성되며, 상기 복수개의 측면 중 제1측면(112) 및 제2 측면(113)을 통해 각각 상기 제1 리드(120) 및 제2 리드(130)가 기판의 상면에서 하면까지 연장될 수 있다.
상기 제1 측면(112) 및 제2 측면(113)에는 각각 기판(110)의 상면 및 하면을 연결하는 제1홈(112a) 및 제2 홈(113a)이 형성될 수 있다.
상기 기판은 세라믹 기판일 수 있다. 세라믹 기판은 세라믹 슬러리를 이용하여 그린시트를 형성하고, 복수개의 그린시트를 적층후 소성공정에 의해 형성할 수 있다. 본 실시형태에서, 상기 기판이 세라믹 기판인 경우 소성공정 전 상기 세라믹 기판을 펀칭함으로서 상기 제1 홈 및 제2 홈을 용이하게 형성할 수 있다. 이러한 세라믹 기판을 LED 패키지의 기판으로 사용함으로써 LED 패키지의 열적특성을 양호하게 할 수 있다.
제1 리드(120)는 상기 기판(110)의 상면, 제1측면, 및 하면을 따라서 연장되며, 구체적으로는 상기 기판(110)의 상면에 형성된 제1 부분(121), 상기 제1 홈(112a)에 형성된 제2 부분(122), 및 상기 기판의 하면에 형성된 제3 부분(123)으로 나뉠 수 있다.
제2 리드(130)는 상기 기판(110)의 상면, 제2 측면 및 하면을 따라서 연장되며, 구체적으로는 상기 기판(110)의 상면에 형성된 제1 부분(131), 상기 제2 홈(113a)에 형성된 제2 부분(132), 및 상기 기판의 하면에 형성된 제3 부분(133)으로 나뉠 수 있다.
상기 제1 리드(120) 및 제2 리드(130)는 도전성 물질로서, 본 실시형태에서는 은(Ag)을 사용할 수 있다. 상기 제1 리드 및 제2 리드의 제1 부분(121, 131)은 LED 칩과 와이어본딩에 의해 연결되며, 상기 제1 리드 및 제2 리드의 제3 부분(123, 133)은 상기 기판의 하면에 형성되어 상기 LED 패키지를 PCB 기판상에 실장할 때 PCB 회로와 접촉하는 접촉단자 역할을 할 수 있다. 본 실시형태에서는, 기판의 제1 측면(112) 및 제2 측면(113) 각각의 일부에 기판의 상면과 하면을 연결하는 제1홈(112a) 및 제2 홈(113a)을 형성하고, 상기 제1 홈 및 제2 홈에 각각 제1 리드 및 제2 리드의 제2 부분(122, 132)를 형성하여 제1 리드 및 제2 리드를 기판의 상면으로부터 하면까지 연장하도록 할 수 있다.
이처럼, 본 실시형태에서는 제1 리드(120) 및 제2 리드(130)를 상기 기판(110)의 외부면을 따라 형성하였으므로, 상기 LED 칩과의 전기적 연결수단으로 상기 기판(110)에 별도의 비아홀을 형성할 필요가 없어 제조 공정이 단순화되고 제조비용이 절감될 수 있다.
또한, 본 실시형태에서 제1 리드 및 제2 리드의 제2 부분(122, 132)은 상기 기판(110)의 측면과 동일한 면을 이루도록 형성할 수 있다. 즉, 상기 제1리드 및 제2 리드 각각의 제2 부분(122, 132)은 상기 기판의 제1 측면 및 제2 측면에 형성된 제1 홈(112a) 및 제2 홈(113a) 각각에 매립되어 일면만 외부에 노출된 형태가 될 수 있다. 이러한 구조로 형성되면, 제1 리드 및 제2 리드의 제2 부분(122, 132)과 기판과의 접촉면적을 최대로 할 수 있어서 단순히 도금 공정등에 의해 기판의 표면에 전극을 형성하는 경우에 비해 벗겨짐 현상이 줄어들므로 안정성이 뛰어난 효과가 있다.
또한, LED 칩과 전기적으로 연결되는 도전성 리드가 LED 패키지의 하면 및 측면에 노출되므로 LED 패키지의 실장 및 선별작업시 하부컨택(botton contact) 뿐만 아니라 측부컨택(side contact)도 가능하므로 다양한 형태로 변형실시가 가능하다.
도 2a 및 도 2b는, 본 발명의 다른 실시형태에 따른 LED 패키지의 단면도 및 본 실시형태에 사용되는 기판의 평면도이다.
도 2a 및 도 2b를 참조하면, 본 실시형태에 따른 LED 패키지(200)는, 세라믹 기판(210), 제1 리드(220) 및 제2 리드(230)를 포함할 수 있다.
상기 기판(210)의 상면에는 LED 칩(240)이 실장되기 위한 캐비티(250)가 형성될 수 있다. 상기 캐비티(250)는, 상부가 개방되고 하부의 면적이 상부의 면적보다 좁은 형태일 수 있다. 상기 캐비티의 하부에 LED 칩이 실장되면, 상기 캐비티의 측벽을 통해 LED 칩으로부터 방출되는 빛을 상부의 일정한 방향으로 반사시킬 수 있다. 본 실시형태에서는 상기 캐비티 영역의 평면도를 원형으로 도시하였으나 상기 캐비티 영역의 평면도는 타원형, 다각형 등 다양하게 변경될 수 있다.
상기 기판(210)의 제1 측면 및 제2 측면에는 각각 제1 홈(212a) 및 제2 홈(213a)이 형성될 수 있다. 상기 제1 홈 및 제2 홈은 각각 상기 기판의 상면과 하면을 연결하며, 상기 제1 홈(212a) 및 제2 홈(213a)에 도전성 물질이 충진되어 도전성 리드를 형성할 수 있다.
제1 리드(220) 및 제2 리드(230)는, 각각 상기 기판의 측면을 통해 상면으로부터 하면까지 연장된다. 상기 제1 리드(220) 및 제2 리드(230)는 도전성 물질로서, 본 실시형태에서는 은(Ag)을 사용할 수 있다. 본 실시형태에서는, 상기 캐비티(250)의 측벽에까지 제1 리드 및 제2 리드를 형성하여 캐비티 측벽의 반사도를 높일 수 있다.
상기 제1리드(220) 및 제2 리드(230) 중 상기 기판의 상부 영역에 형성된 부분은 캐비티 내부에 실장된 LED 칩(240)과 와이어본딩을 통해 전기적으로 연결될 수 있으며, 상기 기판의 하부 영역에 형성된 부분은 상기 LED 패키지를 PCB 기판에 실장시 전기적 접촉을 용이하게 하는 전극역할을 할 수 있다. 상기 제1 리드(220) 및 제2 리드(230)는 상기 기판의 측면에 형성된 제1 홈(212a) 및 제2 홈(213a)을 통해 상기 기판의 상부영역과 하부영역을 전기적으로 연결할 수 있다.
이처럼, 본 실시형태에서는 제1 리드(220) 및 제2 리드(230)를 상기 기판(210)의 외부 표면을 따라 형성하였으므로, 상기 LED 칩을 외부 회로와 전기적 연결하기 위해 상기 기판(210)에 별도의 비아홀을 형성할 필요가 없어 제조 공정이 단순화되고 제조비용이 절감될 수 있다.
또한, 본 실시형태에서 제1 리드 및 제2 리드의 제2 부분(122, 132)은 상기 기판(110)의 측면과 동일한 면을 이루도록 형성할 수 있다. 즉, 상기 제1리드 및 제2 리드 각각의 제2 부분(122, 132)은 상기 기판의 제1 측면 및 제2 측면에 형성된 제1 홈(112a) 및 제2 홈(113a) 각각에 매립되어 일면만 외부에 노출된 형태가 될 수 있다. 이러한 구조로 형성되면, 제1 리드 및 제2 리드의 제2 부분(122, 132)과 기판과의 접촉면적을 최대로 할 수 있어서 단순히 도금 공정등에 의해 기판의 표면에 전극을 형성하는 경우에 비해 벗겨짐 현상이 줄어들므로 안정성이 뛰어난 효과가 있다.
도 3a 내지 도 3e는 본 발명의 다른 측면에 따른 LED 패키지 제조방법을 나타내는 공정도이다.
도 3a는, 세라믹 모기판(300)을 복수개의 셀기판(301, 302) 영역으로 구분하여, 인접하게 배치된 두 셀기판의 일부 영역에 상기 모기판의 상면 및 하면을 관통하는 홀(311, 312)을 형성하는 단계이다. 도면에서는 상기 모기판을 셀기판으로 구분하는 선을 도시하고 있으나, 상기 구분선은 가상의 선일 수 있다.
본 단계에서, 세라믹 모기판(300)은 소성공정을 거치기 전의 세라믹 그린시트 상태일 수 있다. 세라믹 그린시트 상태에서는 소성되기 전이므로 펀칭 공정 등에 의해 용이하게 상기 관통홀을 형성할 수 있다.
또한, 상기 세라믹 모기판(300)은 이미 소성된 기판일 수도 있다. 이 경우, 소성전 상태보다 경화되어 있으므로 드릴, 레이저 등을 이용하여 상기 홀을 형성할 수 있다.
도 3b는, 상기 홀에 도전성 리드(321, 322, 323)를 형성하는 단계이다.
본 실시형태에서는, 상기 홀에 은(Ag) 페이스트를 채워 경화시켜 상기 도전성 리드(321, 322, 323)를 형성할 수 있다. 상기 홀에 은(Ag) 페이스트를 채우는 공정은 프린팅 공정 등에 의해 수행될 수 있다.
본 실시형태에서 상기 홀이 형성된 세라믹 모기판은 소성전의 세라믹 그린시트 상태일 수 있다. 즉, 상기 세라믹 그린시트에 상기 홀을 형성하고, 은 페이스트를 채운 후 상기 세라믹 그린시트 및 은 페이스트를 동시에 소성할 수 있다. 세라믹 그린시트는 저온으로 소성이 가능하므로 세라믹 그린시트를 경화시키는 동시에 은(Ag) 페이스트를 경화시킬 수 있다.
물론, 상기 세라믹 모기판이 소성된 상태에서 상기 홀을 형성한 경우에 본 단계는 상기 홀에 은 페이스트를 채운 후 상기 은 페이스트를 경화시키는 방법으로도 진행될 수 있다. 하지만, 세라믹 그린시트와 은 페이스트를 동시에 소성하는 경우에는 세라믹 기판과 도전성 리드 사이의 접착력이 강화되므로, 세라믹 기판을 소성 후 상기 도전성 리드를 형성하는 경우에 비해 안정성을 높일 수 있다.
도 3c는, 상기 복수의 셀기판 각각의 상면 및 하면 중 적어도 일면에 상기 도전성 리드와 전기적으로 연결되는 단자(331, 332, 333)를 형성하는 단계를 나타낸다.
본 단계에서는 상기 기판상에 노출된 도전성 리드와 접촉하도록 은(Ag) 도금을 하여 상기 기판상에 노출된 도전영역을 넓게 할 수 있다. 또한, 전 단계에서 형성된 도전성 리드는 상기 세라믹 모기판에 형성된 홀에 채워지는 방법으로 형성되므로 상기 세라믹 모기판의 상면 및 하면보다 두껍게 형성하는데에는 한계가 있다. 본 단계에서는 상기 도전성 리드와 접촉하는 단자를 추가적으로 형성함으로서 개별 LED 패키지 형성시 전기적인 작업을 용이하게 할 수 있다.
상기 복수의 셀기판(301, 302) 각각은 분리되어 하나의 LED 패키지를 형성할 수 있다. 상기 LED 패키지는 상면에 LED 칩이 실장되고 하면이 PCB 기판을 향하도록 실장되는 것이 일반적이므로, 상기 복수의 셀기판(301, 302) 각각의 상면에 형성되는 단자는 상기 셀기판에 실장되는 LED 칩과의 본딩에 사용되고, 상기 복수의 셀기판 각각의 하면에 형성되는 단자는 LED 패키지를 PCB 기판에 실장하기 위한 접촉 전극으로 사용될 수 있다.
하지만, 반드시 셀기판의 상면 및 하면 모두에 상기 전극을 형성할 필요는 없다. 예를 들어, 상기 은 페이스트가 경화된 도전성 리드에 직접 와이어 본딩을 할 수도 있고, 하면에 노출된 도전성 리드를 직접 PCB 기판에 연결할 수도 있다.
도 3d는, 상기 세라믹 모기판을 셀기판 별로 절단하는 단계이다.
상기 공정에 의해 형성된 세라믹 모기판(300)을 개별 셀기판(301, 302, 303)으로 절단하여 LED 패키지를 형성하는데, 상기 개별 셀기판별 절단라인은 인접한 셀기판 사이에 형성된 도전성 리드를 두 부분으로 나누게 된다. 즉, 하나의 도전성 리드중 일부는 하나의 셀기판(301)의 일측면에 형성되고, 나머지 일부는 인접한 셀기판(302)의 일측면에 형성될 수 있다.
각각의 패키지를 형성하는 각 셀별로 별도의 도전성 리드를 형성하는 것이 아니라 상기 공정과 같이 모기판 단계에서 일괄적인 작업을 진행함으로서 간단한 방법으로 각 개별 LED 패키지의 상면 및 하면을 전기적으로 연결하는 도전성 리드를 형성할 수 있으므로 공정단순화 및 비용절감을 도모할 수 있다.
도 3e는, 개별적으로 절단된 LED 패키지의 단면도이다.
도 3e를 참조하면, 본 실시형태에 의해 제조된 LED 패키지는, 세라믹 기판(301), 상기 세라믹 기판의 상면과 하면을 전기적으로 연결하는 제1 리드(321, 331, 341) 및 제2 리드(322, 332, 342)를 포함할 수 있다. 상기 제1 리드 및 제2 리드는 각각 상기 기판에 상면에 형성되는 제1 부분(341, 342), 상기 기판의 측면에 형성되는 제2 부분(321, 322), 상기 기판의 하면에 형성되는 제3 부분(331, 332)을 포함할 수 있다. 상기 제1 리드 및 제2 리드의 제2 부분(321, 322)은 상기 공정 중 도 3의 (b) 공정에 의해 형성되며, 제1 부분(341, 342) 및 제3 부분(331, 332)은 도 3의 (c) 공정에 의해 형성될 수 있다.
이처럼, 본 발명은 세라믹 기판을 이용하여 LED 패키지를 제조할 때, 개별 패키지로 절단하기 전인 모기판 단계에서 일괄적으로 도전성 리드를 형성하는 공정을 수행함으로서 공정을 단순화시킬 수 있으며 제조비용을 절감할 수 있다. 또한, 이러한 공정에 의해 제조된 개별 패키지에서는 도전성 리드가 기판의 외측면을 따라 형성되므로 패키지 검사 및 패키지 실장시 편리한 면이 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.
110 : 기판
120 : 제1 리드
130 : 제2 리드
140 : LED 칩

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 그린시트 상태의 세라믹 모기판을 복수개의 셀기판 영역으로 구분하여, 인접한 두 셀기판 각각의 일부를 포함하는 영역에 상기 모기판의 상면 및 하면을 관통하는 홀을 형성하는 단계;
    상기 홀에 도전성 페이스트를 채우는 단계;
    상기 세라믹 모기판 및 도전성 페이스트를 동시에 소성하여 도전성 리드를 형성하는 단계;
    상기 복수의 셀기판 각각의 상면 및 하면 중 적어도 일면에 상기 도전성 리드와 전기적으로 연결되는 단자를 형성하는 단계; 및
    상기 세라믹 모기판을 셀기판 별로 절단하는 단계;
    를 포함하며,
    절단된 각각의 셀기판은, 절단된 측면에 도전성 리드가 매몰된 형태이며, 노출된 도전성 리드와 셀기판의 측면이 동일한 평면을 갖는 것을 특징으로 하는
    LED 패키지 제조방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서,
    상기 단자를 형성하는 단계는,
    도금법에 의해 진행되는 것을 특징으로 하는 LED 패키지 제조방법.
  11. 제7항에 있어서,
    상기 절단된 셀기판 각각은 서로 인접한 셀기판 사이에 형성된 도전성 리드의 일부를 포함하는 것을 특징으로 하는 LED 패키지 제조방법.
KR1020110140980A 2011-12-23 2011-12-23 엘이디 패키지 KR101341771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110140980A KR101341771B1 (ko) 2011-12-23 2011-12-23 엘이디 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110140980A KR101341771B1 (ko) 2011-12-23 2011-12-23 엘이디 패키지

Publications (2)

Publication Number Publication Date
KR20130073242A KR20130073242A (ko) 2013-07-03
KR101341771B1 true KR101341771B1 (ko) 2013-12-13

Family

ID=48987739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110140980A KR101341771B1 (ko) 2011-12-23 2011-12-23 엘이디 패키지

Country Status (1)

Country Link
KR (1) KR101341771B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646094B1 (ko) * 2005-07-04 2006-11-14 엘지전자 주식회사 표면 실장형 발광 소자 패키지 및 그의 제조 방법
JP2006351611A (ja) * 2005-06-13 2006-12-28 Rohm Co Ltd 発光素子搭載用基板及びそれを用いた光半導体装置
KR20070064222A (ko) * 2005-12-16 2007-06-20 교리츠 엘렉스 가부시키가이샤 전자 부품과 그 제조 방법, 및, 발광 다이오드용 패키지와그 제조 방법
JP2007214524A (ja) * 2006-01-13 2007-08-23 Nichia Chem Ind Ltd 発光装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351611A (ja) * 2005-06-13 2006-12-28 Rohm Co Ltd 発光素子搭載用基板及びそれを用いた光半導体装置
KR100646094B1 (ko) * 2005-07-04 2006-11-14 엘지전자 주식회사 표면 실장형 발광 소자 패키지 및 그의 제조 방법
KR20070064222A (ko) * 2005-12-16 2007-06-20 교리츠 엘렉스 가부시키가이샤 전자 부품과 그 제조 방법, 및, 발광 다이오드용 패키지와그 제조 방법
JP2007214524A (ja) * 2006-01-13 2007-08-23 Nichia Chem Ind Ltd 発光装置およびその製造方法

Also Published As

Publication number Publication date
KR20130073242A (ko) 2013-07-03

Similar Documents

Publication Publication Date Title
US8551794B2 (en) LED package and mold of manufacturing the same
US10263159B2 (en) Light-emitter mounting package, light-emitting device, and light-emitting module
US8530252B2 (en) Method for manufacturing light emitting diode
CN114204405A (zh) 光元件搭载用封装件、电子装置以及电子模块
US9318666B2 (en) Light emitting diode device and method for manufacturing same
TW201240164A (en) Light-emitting diode light bar and the method for manufacturing the same
JP2004281994A (ja) 発光素子収納用パッケージおよび発光装置
KR101321812B1 (ko) 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판
US8791493B2 (en) Light emitting diode package and method for manufacturing the same
KR101341771B1 (ko) 엘이디 패키지
JP5232698B2 (ja) 多面付け基板および半導体発光装置の製造方法。
CN101266851A (zh) 静电应对部件和利用了该静电应对部件的电子部件模块
KR101304748B1 (ko) 발광 다이오드용 패키지, 발광 다이오드, 및 발광 다이오드용 패키지의 제조 방법
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
CN103107273B (zh) 发光二极管封装
JP4458974B2 (ja) 多数個取り配線基板
KR101764344B1 (ko) 구동회로 및 전원회로 일체형 광 디바이스 기판
US20150162497A1 (en) Light emitting diode package and method for manufacuring the same
CN103000783A (zh) 发光二极管及其制造方法
KR100834925B1 (ko) 반도체 패키지의 제조방법
KR20080048903A (ko) 발광 다이오드용 패키지의 제조 방법
CN216120345U (zh) 一种基板、led发光器件及发光装置
JP6668656B2 (ja) パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法
US11757080B2 (en) Multi-sided light-emitting circuit board and manufacturing method thereof
JP2006041310A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111223

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121126

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130905

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20121126

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20130905

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20130325

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20131127

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20131004

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130905

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20130325

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131209

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131209

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161209

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171206

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171206

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190920