Nothing Special   »   [go: up one dir, main page]

KR101345219B1 - Aluminum interposer and manufacturing method thereof - Google Patents

Aluminum interposer and manufacturing method thereof Download PDF

Info

Publication number
KR101345219B1
KR101345219B1 KR1020120014495A KR20120014495A KR101345219B1 KR 101345219 B1 KR101345219 B1 KR 101345219B1 KR 1020120014495 A KR1020120014495 A KR 1020120014495A KR 20120014495 A KR20120014495 A KR 20120014495A KR 101345219 B1 KR101345219 B1 KR 101345219B1
Authority
KR
South Korea
Prior art keywords
aluminum
delete delete
via hole
manufacturing
forming
Prior art date
Application number
KR1020120014495A
Other languages
Korean (ko)
Other versions
KR20130092909A (en
Inventor
남안식
서수정
김윤식
조규성
Original Assignee
주식회사 이피지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이피지 filed Critical 주식회사 이피지
Priority to KR1020120014495A priority Critical patent/KR101345219B1/en
Publication of KR20130092909A publication Critical patent/KR20130092909A/en
Application granted granted Critical
Publication of KR101345219B1 publication Critical patent/KR101345219B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 반도체 인터포저 제조 기법에 관한 것으로, 이를 위하여 본 발명은, 인터포저의 기판으로서 알루미늄 기판을 적용하고, 알루미늄 기판에 형성되는 비아홀을 포토레지스트 공정 뿐만 아니라 레이저 드릴링 공정으로도 형성할 수 있도록 함으로써, 실리콘 인터포저에 비해 상대적으로 방열 특성이 우수한 인터포저를 실현할 수 있을 뿐만 아니라 그 제작에 소요되는 비용을 절감할 수 있는 것이다.The present invention relates to a technique for manufacturing a semiconductor interposer. To this end, the present invention applies an aluminum substrate as a substrate of an interposer, and via holes formed in the aluminum substrate can be formed not only by a photoresist process but also by a laser drilling process. By doing so, it is possible to realize not only an interposer having better heat dissipation characteristics than a silicon interposer, but also to reduce the cost of manufacturing the interposer.

Description

알루미늄 인터포저 및 그 제조 방법{ALUMINUM INTERPOSER AND MANUFACTURING METHOD THEREOF}Aluminum interposer and its manufacturing method {ALUMINUM INTERPOSER AND MANUFACTURING METHOD THEREOF}

본 발명은 반도체 인터포저 제조 기법에 관한 것으로, 더욱 상세하게는 간단한 공정으로 알루미늄 기판을 이용하여 관통형의 알루미늄 인터포저를 제조하는데 적합한 알루미늄 인터포저 및 그 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor interposer fabrication technique, and more particularly, to an aluminum interposer and a method of manufacturing the same, which are suitable for fabricating a through-type aluminum interposer using an aluminum substrate in a simple process.

잘 알려진 바와 같이, 반도체 패키지는 반도체 칩을 외부 환경으로부터 보호해 주는 기능과 반도체 칩이 인쇄회로기판과 전기적으로 원만하게 연결되도록 해 주는 기능을 제공하는데, 이러한 반도체 패키지를 위해 도전성 물질이 충진된 비아홀을 갖는 인터포저를 통해 반도체 칩의 칩 패드와 솔더 볼을 전기적으로 연결시키는데, 이러한 인터포저는 실리콘, 레진, 세라믹 등과 같은 비전도성 재질이 주로 이용되고 있다.As is well known, a semiconductor package provides a function of protecting a semiconductor chip from an external environment and a function of smoothly connecting the semiconductor chip with a printed circuit board. A conductive hole filled with a conductive material for such a semiconductor package is provided. An interposer having an electrically connects the chip pad and the solder ball of the semiconductor chip. The interposer is mainly made of a non-conductive material such as silicon, resin, and ceramic.

예컨대, 종래의 실리콘 인터포저는 실리콘웨이퍼의 내부에 그 상부와 하부를 관통하는 비아홀이 형성되고, 그 비아홀 내부에 구리 등과 같은 도전 물질이 충진되어 비아가 형성되며, 비아의 상부에는 반도체 칩의 칩 패드와 연결되는 재배선 패드가 형성되고, 그 하부에는 솔더 볼이 부착되는 솔더 패드가 형성되는 구조를 갖는다.For example, in the conventional silicon interposer, a via hole penetrating the upper and lower portions of a silicon wafer is formed, and a via is filled with a conductive material such as copper in the via hole, and a via is formed on a chip of a semiconductor chip. A redistribution pad connected to the pad is formed, and a lower portion of the redistribution pad has a structure in which a solder pad to which solder balls are attached is formed.

여기에서, 비아홀은, 이 기술분야에 널리 알려진, 포토레지스트 공정(패터닝, 에칭, PR 스트립 등)을 실시하여 형성하는 것이 일반적이다.
Here, the via hole is generally formed by performing a photoresist process (patterning, etching, PR strip, etc.) which is well known in the art.

대한민국 공개특허 제2011-0105165호(공개일 : 2011. 09. 26.)Republic of Korea Publication No. 2011-0105165 (published: 2011. 09. 26.)

그러나, 종래의 실리콘 인터포저는 실리콘 재질의 특성으로 인해 방열 특성이 열악한 문제가 있으며, 이러한 문제로 인해 실리콘 인터포저를 방열소자용 패키지에 적용하는데 많은 어려움을 수반되는 문제가 있다.However, the conventional silicon interposer has a problem in that the heat dissipation characteristics are poor due to the characteristics of the silicon material, and due to this problem, there are many problems in applying the silicon interposer to the package for the heat dissipation device.

또한, 종래의 실리콘 인터포저는 포토레지스트 공정만으로 비아홀을 형성하기 때문에 반도체 설비, 마스크 등 소요비용이 많이 투자되어야만 하는 부수적인 문제도 있다.
In addition, since the conventional silicon interposer forms a via hole only by a photoresist process, there is a side problem that requires a large amount of investment in semiconductor equipment and masks.

본 발명은, 일 관점에 따라, 알루미늄 기판의 상부와 하부를 관통하는 비아홀을 형성하는 과정과, 상기 비아홀의 측벽 및 알루미늄 기판의 전면에 확산장벽층을 형성하는 과정과, 상기 알루미늄 기판의 상부 및 하부에 상부 전극 및 하부 전극용의 패드 영역을 각각 정의하는 마스크 패턴을 형성하는 과정과, 상기 비아홀과 패드 영역을 도전성 물질로 충진하는 과정과, 상기 마스크 패턴을 제거하여 상부 및 하부 패드 영역과 일체로 된 관통 전극을 형성하는 과정과, 상기 하부 패드 영역에 하부 범프 금속층을 형성하는 과정과, 상기 하부 범프 금속층에 솔더 볼을 형성하는 과정을 포함하는 알루미늄 인터포저 제조 방법을 제공한다.According to an aspect of the present invention, there is provided a method of forming a via hole penetrating through an upper portion and a lower portion of an aluminum substrate, forming a diffusion barrier layer on a sidewall of the via hole and a front surface of the aluminum substrate, and forming an upper portion of the aluminum substrate. Forming a mask pattern defining a pad region for the upper electrode and the lower electrode at a lower portion, filling the via hole and the pad region with a conductive material, and removing the mask pattern to integrate the upper and lower pad regions. It provides a method of manufacturing an aluminum interposer comprising the step of forming a through electrode, a step of forming a lower bump metal layer in the lower pad region, and forming a solder ball on the lower bump metal layer.

본 발명은, 다른 관점에 따라, 알루미늄 기판과, 상기 알루미늄 기판의 상부 및 하부를 관통하는 형태로 형성되어 도전성 물질로 충진되며, 단일 공정을 통해 상부 및 하부 전극용의 패드 영역이 일체로 형성된 관통 전극과, 상기 패드 영역의 상부 및 하부에 각각 형성된 상부 및 하부 범프 금속층과, 상기 하부 범프 금속층 상에 형성된 솔더볼을 포함하는 알루미늄 인터포저를 제공한다.According to another aspect, the present invention is formed to penetrate the aluminum substrate and the upper and lower portions of the aluminum substrate to be filled with a conductive material, and through which the pad regions for the upper and lower electrodes are integrally formed through a single process. An aluminum interposer including an electrode, upper and lower bump metal layers respectively formed on upper and lower portions of the pad region, and solder balls formed on the lower bump metal layer is provided.

본 발명은, 또 다른 관점에 따라, 알루미늄 기판의 상부와 하부를 관통하는 비아홀을 형성하는 과정과, 상기 비아홀의 내부 및 알루미늄 기판의 전면에 확산장벽층을 형성하는 과정과, 상기 알루미늄 기판의 상부 및 하부에 상부 전극 및 하부 전극용의 패드 영역을 각각 정의하는 마스크 패턴을 형성하는 과정과, 상기 비아홀의 측벽과 패드 영역에 도전성 패드층을 형성하는 과정과, 상기 마스크 패턴을 제거하는 과정과, 상기 도전성 패드층 상에 하부 범프 금속층을 형성하는 과정과, 상기 알루미늄 기판 상의 소정 위치에 칩 다이를 부착하는 과정과, 상기 칩 다이와 도전성 패드층을 전기적으로 연결하는 금속 와이어를 본딩하는 과정과, 상기 하부 범프 금속층에 솔더 볼을 형성하는 과정을 포함하는 알루미늄 인터포저 제조 방법을 제공한다.According to another aspect of the present invention, a process of forming a via hole penetrating the upper and lower portions of an aluminum substrate, forming a diffusion barrier layer on the inside of the via hole and the front surface of the aluminum substrate, and the upper portion of the aluminum substrate And forming a mask pattern defining a pad region for upper and lower electrodes, respectively, forming a conductive pad layer on sidewalls of the via hole and a pad region, and removing the mask pattern. Forming a lower bump metal layer on the conductive pad layer, attaching a chip die to a predetermined position on the aluminum substrate, bonding a metal wire electrically connecting the chip die and the conductive pad layer, and It provides a method for manufacturing an aluminum interposer comprising the step of forming a solder ball on the lower bump metal layer.

본 발명은, 또 다른 관점에 따라, 알루미늄 기판과, 상기 알루미늄 기판의 양측 모서리의 상부 및 하부 일부와 그 측면을 따라 형성된 박막의 도전성 패드층과, 상기 도전성 패드층에 형성된 상부 및 하부 범프 금속층과, 상기 알루미늄 기판 상의 소정 위치에 접착된 칩 다이와, 상기 칩 다이의 전극 패드와 상기 상부 범프 금속층을 연결하는 금속 와이어와, 상기 하부 범프 금속층 상에 형성된 솔더볼을 포함하는 알루미늄 인터포저를 제공한다.
According to yet another aspect, the present invention provides an aluminum substrate, upper and lower portions of both side edges of the aluminum substrate, and thin film conductive pad layers formed along side surfaces thereof, upper and lower bump metal layers formed on the conductive pad layer; And an aluminum interposer including a chip die bonded to a predetermined position on the aluminum substrate, a metal wire connecting the electrode pad of the chip die and the upper bump metal layer, and a solder ball formed on the lower bump metal layer.

본 발명은, 인터포저의 기판으로서 알루미늄 기판을 적용하고, 알루미늄 기판에 형성되는 비아홀을 포토레지스트 공정 뿐만 아니라 레이저 드릴링 공정으로도 형성할 수 있도록 함으로써, 실리콘 인터포저에 비해 상대적으로 방열 특성이 우수한 인터포저를 실현할 수 있을 뿐만 아니라 그 제작에 소요되는 비용을 절감할 수 있다.
According to the present invention, an aluminum substrate is used as an interposer substrate, and via holes formed in the aluminum substrate can be formed not only by a photoresist process but also by a laser drilling process. Not only can you realize the poser, but you can also reduce the cost of making it.

도 1은 본 발명의 일실시 예에 따라 제조된 알루미늄 인터포저의 단면도,
도 2a 내지 2h는 본 발명의 일실시 예에 따라 알루미늄 인터포저를 제조하는 주요 과정을 도시한 공정 순서도,
도 3은 본 발명의 다른 실시 예에 따라 제조된 알루미늄 인터포저의 단면도,
도 4a 내지 4h는 본 발명의 다른 실시 예에 따라 알루미늄 인터포저를 제조하는 주요 과정을 도시한 공정 순서도.
1 is a cross-sectional view of an aluminum interposer manufactured according to an embodiment of the present invention,
2a to 2h is a process flow diagram showing the main process of manufacturing an aluminum interposer according to an embodiment of the present invention,
3 is a cross-sectional view of an aluminum interposer manufactured according to another embodiment of the present invention;
Figures 4a to 4h is a process flow diagram showing the main process of manufacturing an aluminum interposer according to another embodiment of the present invention.

본 발명의 기술요지는, 알루미늄 기판의 상부와 하부를 관통하는 비아홀을 형성하고, 비아홀의 측벽 및 알루미늄 기판의 전면에 확산장벽층을 형성하며, 알루미늄 기판의 상부 및 하부에 상부 전극 및 하부 전극용의 패드 영역을 각각 정의하는 마스크 패턴을 형성하고, 비아홀과 패드 영역을 도전성 물질로 충진하며, 마스크 패턴을 제거하여 상부 및 하부 패드 영역과 일체로 된 관통 전극을 형성하고, 하부 패드 영역에 하부 범프 금속층을 형성하며, 하부 범프 금속층에 솔더 볼을 형성한다는 것으로, 본 발명은 이러한 기술적 수단을 통해 목적으로 하는 바를 실현함으로써 종래 기술에서의 문제점을 효과적으로 개선할 수 있다.SUMMARY OF THE INVENTION The technical idea of the present invention is to form a via hole penetrating the upper and lower portions of an aluminum substrate, and to form a diffusion barrier layer on the sidewall of the via hole and the front surface of the aluminum substrate, and for upper and lower electrodes on the upper and lower portions of the aluminum substrate. Forming a mask pattern defining a pad area of the pad, filling the via hole and the pad area with a conductive material, removing the mask pattern to form a through electrode integrated with the upper and lower pad areas, and lower bumps in the lower pad area. By forming a metal layer and forming a solder ball on the lower bump metal layer, the present invention can effectively solve the problems in the prior art by realizing the object through these technical means.

또한, 본 발명은 알루미늄 기판의 상부와 하부를 관통하는 비아홀을 형성하고, 비아홀의 내부 및 알루미늄 기판의 전면에 확산장벽층을 형성하며, 알루미늄 기판의 상부 및 하부에 상부 전극 및 하부 전극용의 패드 영역을 각각 정의하는 마스크 패턴을 형성하고, 비아홀의 측벽과 패드 영역에 도전성 패드층을 형성하며, 마스크 패턴을 제거하고, 도전성 패드층 상에 하부 범프 금속층을 형성하며, 알루미늄 기판 상의 소정 위치에 칩 다이를 부착하고, 칩 다이와 도전성 패드층을 전기적으로 연결하는 금속 와이어를 본딩하며, 하부 범프 금속층에 솔더 볼을 형성하는 기술요지를 더 포함할 수 있다.In addition, the present invention forms a via hole penetrating the upper and lower portions of the aluminum substrate, the diffusion barrier layer formed on the inside of the via hole and the front surface of the aluminum substrate, and pads for the upper electrode and the lower electrode on the upper and lower portions of the aluminum substrate. A mask pattern defining a region is formed, a conductive pad layer is formed on the sidewalls and the pad region of the via hole, a mask pattern is removed, a lower bump metal layer is formed on the conductive pad layer, and a chip is formed at a predetermined position on the aluminum substrate. The method may further include a technical gage for attaching a die, bonding a metal wire electrically connecting the chip die and the conductive pad layer, and forming solder balls on the lower bump metal layer.

여기에서, 알루미늄 기판에 형성되는 비아홀은 레이저 드릴링 공정 또는 포토레지스트 공정을 통해 형성할 수 있으며, 확산장벽층은 알루미늄 산화막을 형성시키는 애노다이징(anodizing) 방법을 통해 형성할 수 있다.Here, the via hole formed in the aluminum substrate may be formed through a laser drilling process or a photoresist process, and the diffusion barrier layer may be formed through an anodizing method of forming an aluminum oxide film.

아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may be changed according to intention or custom of a user, an operator, or the like. Therefore, the definition should be based on the technical idea described throughout this specification.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[실시 예1][Example 1]

도 1은 본 발명의 일실시 예에 따라 제조된 알루미늄 인터포저의 단면도로서, 알루미늄 기판(102)과 이 알루미늄 기판(102)의 상부 및 하부를 관통하는 형태로 형성되어 도전성 물질(예컨대, Cu)로 충진되며, 단일 공정을 통해 상부 및 하부 전극용의 패드 영역이 일체로 형성된 관통 전극(112)을 포함한다.1 is a cross-sectional view of an aluminum interposer manufactured according to an embodiment of the present invention, which is formed to penetrate the aluminum substrate 102 and the upper and lower portions of the aluminum substrate 102 to form a conductive material (eg, Cu). And a through electrode 112 formed integrally with pad regions for the upper and lower electrodes through a single process.

여기에서, 알루미늄 기판(102)의 상부와 하부를 완전히 관통하는 형태로 형성되는 비아홀에 도전성 물질을 충진하여 형성하는 관통 전극(112)은, 예컨대 도금 공정을 통해 비아홀과 패드 영역을 도전성 물질로 충진한 후 CMP 공정을 실시하여 비아홀에 충진된 도전성 물질의 상부 및 하부를 평탄하게 제거하는 방식으로 형성될 수 있다.Here, the through electrode 112 formed by filling a conductive material in a via hole formed to completely penetrate the upper and lower portions of the aluminum substrate 102 includes, for example, filling the via hole and the pad region with the conductive material through a plating process. After the CMP process, the upper and lower portions of the conductive material filled in the via holes may be removed to be flat.

또한, 본 실시 예의 알루미늄 인터포저는 패드 영역의 상부 및 하부에 각각 형성된 상부 및 하부 범프 금속층(114a, 114b)과, 하부 범프 금속층(114b) 상에 형성된 솔더볼(116)을 포함하는데, 여기에서 상부 및 하부 범프 금속층(114a, 114b)은, 예컨대 무전해 도금 공정 등을 실시하여 형성할 수 있으며, 솔더볼(116)은, 예컨대 스크린 프린트 또는 도금 공정 등을 통해 형성할 수 있다.In addition, the aluminum interposer of the present embodiment includes upper and lower bump metal layers 114a and 114b formed on the upper and lower portions of the pad region, and solder balls 116 formed on the lower bump metal layer 114b, respectively. The lower bump metal layers 114a and 114b may be formed by, for example, an electroless plating process, and the solder balls 116 may be formed through, for example, a screen printing or plating process.

다음에, 상술한 바와 같은 구조를 갖는 본 실시 예의 알루미늄 인터포저를 제조하는 일련의 과정들에 대하여 상세하게 설명한다.Next, a series of processes for manufacturing the aluminum interposer of the present embodiment having the structure as described above will be described in detail.

도 2a 내지 2h는 본 발명의 일실시 예에 따라 알루미늄 인터포저를 제조하는 주요 과정을 도시한 공정 순서도이다.2A to 2H are flowcharts illustrating main processes of manufacturing an aluminum interposer according to an embodiment of the present invention.

도 2a를 참조하면, 레이저 드릴링 공정을 실시하여 알루미늄 기판(102)의 목표 위치에 원하는 수만큼의 비아홀, 즉 알루미늄 기판(102)의 상부와 하부를 완전히 관통하는 비아홀(104)을 형성한다. 여기에서, 비아홀(104)은 레이저 드릴링 뿐만 아니라 포토레지스트 공정(패터닝, 에칭, PR 스트립 등)을 통해서도 형성할 수 있음은 물론이다.Referring to FIG. 2A, a laser drilling process is performed to form a desired number of via holes at a target position of the aluminum substrate 102, that is, via holes 104 completely penetrating the upper and lower portions of the aluminum substrate 102. Here, the via hole 104 may be formed not only by laser drilling but also through photoresist processes (patterning, etching, PR strips, etc.).

다음에, 애노다이징(anodizing) 공정을 실시함으로써, 일예로서 도 2b에 도시된 바와 같이, 누설전류를 방지하기 위한 절연막으로 기능하는 알루미늄 산화막, 즉 확산장벽층(106)을 비아홀(104)의 측벽 및 알루미늄 기판(102)의 전면에 형성한다.Next, by performing an anodizing process, as shown in FIG. 2B, an aluminum oxide film, i.e., a diffusion barrier layer 106 serving as an insulating film for preventing leakage current, is formed in the via hole 104. As shown in FIG. It is formed on the side wall and the front surface of the aluminum substrate 102.

이어서, 증착 공정, 예컨대 스퍼터링 공정, 원자층 증착 공정, E-빔 증발 공정, 무전해 도금 공정 중 어느 한 공정을 실시함으로써, 일예로서 도 2c에 도시된 바와 같이, 비아홀(104)의 측벽 및 알루미늄 기판(102)의 전면에 박막의 시드 금속막(108)을 형성한다. 여기에서, 시드 금속막(108)은, 예컨대 Cr/Cu, Cr/Au, Ti/Cu, Ti/Au, Ta/Cu, Ta/Au 중 어느 하나일 수 있다.Subsequently, by performing any one of a deposition process such as a sputtering process, an atomic layer deposition process, an E-beam evaporation process, and an electroless plating process, as an example, as shown in FIG. 2C, the sidewalls of the via holes 104 and aluminum A thin seed metal film 108 is formed on the entire surface of the substrate 102. Here, the seed metal film 108 may be, for example, any one of Cr / Cu, Cr / Au, Ti / Cu, Ti / Au, Ta / Cu, and Ta / Au.

다시, 포토레지스트 패터닝(포토레지스트 물질 도포, 현상, 세정 등)을 실시함으로써, 일예로서 도 2d에 도시된 바와 같이, 알루미늄 기판(102)의 상부 및 하부에 상부 전극 및 하부 전극용의 패드 영역을 각각 정의하는 마스크 패턴(110)을 형성한다.Again, by performing photoresist patterning (photoresist material application, development, cleaning, etc.), as shown in FIG. 2D, for example, pad regions for the upper electrode and the lower electrode are disposed on the upper and lower portions of the aluminum substrate 102. Each mask pattern 110 is defined.

다음에, 예컨대 도금 공정을 실시하여 비아홀(104)과 패드 영역을 도전성 물질로 충진하고, CMP 공정 등을 실시함으로써, 충진된 도전성 물질의 상부 및 하부를 평탄하게 제거함으로써, 일예로서 도 2e에 도시된 바와 같이, 상부 및 하부 패드 영역과 일체로 된 관통 전극(112)을 형성한다. 여기에서, 도전성 물질로는, 예컨대 Cu 등이 사용될 수 있다.Next, for example, the via hole 104 and the pad region are filled with a conductive material by performing a plating process, and the upper and lower portions of the filled conductive material are smoothly removed, for example, as shown in FIG. 2E. As shown, the through electrode 112 is formed integral with the upper and lower pad regions. Here, as the conductive material, for example Cu may be used.

이후, PR 스트립 공정 등을 실시함으로써, 일예로서 도 2f에 도시된 바와 같이, 잔류하는 마스크 패턴(110)을 제거하는데, 이때 알루미늄 기판(102)의 전면에 형성되어 있던 시드 금속층(108)들도 동시에 제거될 수 있다.Thereafter, by performing a PR strip process or the like, as shown in FIG. 2F, the remaining mask pattern 110 is removed. At this time, the seed metal layers 108 formed on the entire surface of the aluminum substrate 102 are also removed. Can be removed at the same time.

이어서, 무전해 도금 공정 등을 실시함으로써, 일예로서 도 2g에 도시된 바와 같이, 상부 및 하부 패드 영역 상에 상부 및 하부 범프 금속층(114a, 114b)을 형성하는데, 이러한 상부 및 하부 범프 금속층(114a, 114b)으로는, 예컨대 Ni/Au 등이 사용될 수 있다.Subsequently, by performing an electroless plating process or the like, upper and lower bump metal layers 114a and 114b are formed on the upper and lower pad regions, as shown in FIG. 2G as an example. Such upper and lower bump metal layers 114a are formed. 114b), for example, Ni / Au or the like can be used.

마지막으로, 예컨대 스크린 프린트 공정, 도금 공정 등을 실시함으로써, 일예로서 도 2h에 도시된 바와 같이, 하부 범프 금속층(114b) 상에 솔더볼(116)을 형성(부착)한다.
Finally, for example, by performing a screen printing process, plating process, etc., as shown in FIG. 2H, the solder ball 116 is formed (attached) on the lower bump metal layer 114b.

[실시 예2][Example 2]

도 3은 본 발명의 다른 실시 예에 따라 제조된 알루미늄 인터포저의 단면도로서, 알루미늄 기판(202)과 이 알루미늄 기판(202)의 양측 모서리의 상부 및 하부 일부와 그 측면을 따라 형성된 박막의 도전성 패드층(212)과 이 도전성 패드층(212)에 형성된 상부 및 하부 범프 금속층(214a, 214b)을 포함한다.3 is a cross-sectional view of an aluminum interposer manufactured according to another embodiment of the present invention, wherein the aluminum substrate 202 and upper and lower portions of both edges of the aluminum substrate 202 and thin film conductive pads formed along the side surfaces thereof are shown. Layer 212 and upper and lower bump metal layers 214a and 214b formed on the conductive pad layer 212.

여기에서, 도전성 패드층(212)은, 예컨대 Cu 등인 것으로, 도금 공정을 통해 형성될 수 있으며, 상부 및 하부 범프 금속층(214a, 214b)은, 예컨대 무전해 도금 공정 등을 실시하여 형성할 수 있다.Here, the conductive pad layer 212 may be, for example, Cu, and may be formed through a plating process, and the upper and lower bump metal layers 214a and 214b may be formed, for example, by performing an electroless plating process or the like. .

여기에서, 도전성 패드층(212)과 이 도전성 패드층(212)에 형성된 상부 및 하부 범프 금속층(214a, 214b)이 알루미늄 기판(202)의 양측 모서리의 상부 및 하부 일부와 그 측면을 따라 형성되는 구조는, 레이저 드릴링 공정 등을 실시하여 알루미늄 기판(202)의 목표 위치에 비아홀을 형성하고, 도금 공정 등을 실시하여 비아홀의 측벽(사이드 웰)과 패드 영역에 박막의 도전성 패드층(212)을 형성하며, PR 스트립 공정 등을 실시하여 마스크 패턴을 제거한 후 다시 무전해 도금 공정 등을 실시하여 상부 및 하부 패드 영역 상에 상부 및 하부 범프 금속층(214a, 214b)을 형성하며, 이후 후속하는 공정을 통해 칩 다이(216), 금속 와이어(218) 및 솔더볼(220)을 각각 알루미늄 기판(202)의 목표 위치에 형성한 후 그 내부가 비어 있는 비아홀을 따라 다이싱함으로써, 제작할 수 있다.Here, the conductive pad layer 212 and the upper and lower bump metal layers 214a and 214b formed on the conductive pad layer 212 are formed along upper and lower portions of both edges of the aluminum substrate 202 and along side surfaces thereof. The structure is formed by performing a laser drilling process or the like to form a via hole at a target position of the aluminum substrate 202 and performing a plating process or the like to form a thin conductive pad layer 212 on the sidewalls (side wells) and the pad region of the via hole. And removing the mask pattern by performing a PR strip process and the like, followed by an electroless plating process to form upper and lower bump metal layers 214a and 214b on the upper and lower pad regions. The chip die 216, the metal wire 218, and the solder ball 220 may be formed at a target position of the aluminum substrate 202, and then diced along a via hole having an empty inside.

또한, 본 실시 예의 알루미늄 인터포저는 알루미늄 기판(202) 상의 소정 위치에 접착된 칩 다이(216)와 이 칩 다이(216)의 전극 패드(도시 생략)와 상부 범프 금속층(214a)을 전기적으로 연결하는 금속 와이어(218)와 하부 범프 금속층(214b) 상에 형성된 솔더볼(220)을 더 포함한다. 여기에서, 솔더볼(220)은, 예컨대 스크린 프린트 공정 또는 도금 공정을 통해 형성될 수 있다.In addition, the aluminum interposer of this embodiment electrically connects the chip die 216 bonded to a predetermined position on the aluminum substrate 202, the electrode pad (not shown) of the chip die 216, and the upper bump metal layer 214a. The solder ball 220 is further formed on the metal wire 218 and the lower bump metal layer 214b. Here, the solder ball 220 may be formed through, for example, a screen printing process or a plating process.

다음에, 상술한 바와 같은 구조를 갖는 본 실시 예의 알루미늄 인터포저를 제조하는 일련의 과정들에 대하여 상세하게 설명한다.Next, a series of processes for manufacturing the aluminum interposer of the present embodiment having the structure as described above will be described in detail.

도 4a 내지 4h는 본 발명의 다른 실시 예에 따라 알루미늄 인터포저를 제조하는 주요 과정을 도시한 공정 순서도이다.4A through 4H are flowcharts illustrating main processes of manufacturing an aluminum interposer according to another exemplary embodiment of the present invention.

도 4a 내지 4d를 참조하면, 참조번호 202 내지 210 각각은 전술한 실시 예1의 도 2a 내지 2d에 도시된 대응하는 참조번호 102 내지 110 각각과 실질적으로 동일하며, 알루미늄 인터포저의 제조를 위해 진행되는 과정 및 방법들 또한 전술한 실시 예1에서 기재하고 있는 도 2a 내지 2d의 각 과정 및 방법들과 실질적으로 동일하다. 따라서, 명세서의 간결화를 위한 불필요한 중복 기재를 피하기 위하여 여기에서는 도 4a 내지 4d의 각 과정들에 대한 설명을 생략한다.4A to 4D, reference numerals 202 to 210 are substantially the same as each of the corresponding reference numerals 102 to 110 shown in FIGS. 2A to 2D of Embodiment 1 described above, and proceed for the manufacture of an aluminum interposer. Processes and methods are also substantially the same as each process and method of Figures 2a to 2d described in Example 1 described above. Therefore, in order to avoid unnecessary duplication of description for the sake of brevity, descriptions of the processes of FIGS. 4A to 4D will be omitted herein.

먼저, 도 4e를 참조하면, 예컨대 도금 공정 등을 실시하여 상부 전극 및 하부 전극용의 패드 영역을 각각 정의하는 마스크 패턴(210)이 형성된 알루미늄 기판(202)에 형성되어 있는 비아홀(204)의 내측(비아홀의 사이드 웰)과 패드 영역에 박막의 도전성 패드층(212)을 형성하는데, 이러한 도전성 패드층(212)으로서는, 예컨대 Cu 등이 사용될 수 있다. 즉, 본 실시 예의 알루미늄 인터포저는 비아홀(204)의 내부를 충진(매립)하지 않는 형태로 박막의 도전성 패드층(212)이 형성되는 구조를 갖는다. 여기에서, 비아홀(204)은 알루미늄 인터포저를 개별로 분리시키기 위한 후속 공정에서 다이싱(스크라이빙) 라인으로 기능할 수 있다.First, referring to FIG. 4E, for example, an inner side of a via hole 204 formed in an aluminum substrate 202 having a mask pattern 210 defining a pad region for an upper electrode and a lower electrode, for example, by performing a plating process or the like. A thin film conductive pad layer 212 is formed in the side well of the via hole and the pad region. As the conductive pad layer 212, for example, Cu or the like can be used. That is, the aluminum interposer of the present exemplary embodiment has a structure in which the conductive pad layer 212 of the thin film is formed in such a manner that the inside of the via hole 204 is not filled (filled). Here, the via hole 204 may function as a dicing (scribing) line in a subsequent process to separate the aluminum interposers separately.

다시, PR 스트립 공정 등을 실시함으로써, 일예로서 도 4f에 도시된 바와 같이, 잔류하는 마스크 패턴(210)을 제거하는데, 이때 알루미늄 기판(202)의 전면에 형성되어 있던 시드 금속층(208)들도 동시에 제거될 수 있다.Again, by performing a PR strip process or the like, as shown in FIG. 4F, the remaining mask pattern 210 is removed. At this time, the seed metal layers 208 formed on the entire surface of the aluminum substrate 202 are also removed. Can be removed at the same time.

이어서, 무전해 도금 공정 등을 실시함으로써, 일예로서 도 4g에 도시된 바와 같이, 상부 및 하부 패드 영역 상에 상부 및 하부 범프 금속층(214a, 214b)을 형성하는데, 이러한 상부 및 하부 범프 금속층(214a, 214b)으로는, 예컨대 Ni/Au 등이 사용될 수 있다.Subsequently, by performing an electroless plating process or the like, upper and lower bump metal layers 214a and 214b are formed on the upper and lower pad regions as shown in FIG. 4G as an example. Such upper and lower bump metal layers 214a are formed. 214b), for example, Ni / Au or the like can be used.

다음에, 알루미늄 기판(202) 상의 소정 위치에 접착 부재 등을 이용하여 칩 다이(216)를 부착하고, 와이어 본딩 공정 등을 실시하여 칩 다이(216)의 전극 패드(도시 생략)와 상부 범프 금속층(214a)간을 금속 와이어(218)로 연결하며, 마지막으로, 예컨대 스크린 프린트 공정, 도금 공정 등을 실시함으로써, 일예로서 도 4h에 도시된 바와 같이, 하부 범프 금속층(214b) 상에 솔더볼(220)을 형성(부착)한다. 도 4h에 있어서, 점선 부분은 알루미늄 인터포저를 개별로 분리시키기 위한 다이싱(스크라이빙) 라인을 의미한다.Next, the chip die 216 is attached to a predetermined position on the aluminum substrate 202 using an adhesive member or the like, and a wire bonding process or the like is performed to form an electrode pad (not shown) and an upper bump metal layer of the chip die 216. 214a is connected to each other by a metal wire 218, and finally, for example, by performing a screen printing process, plating process, or the like, as shown in FIG. 4H as an example, the solder balls 220 on the lower bump metal layer 214b. ) Is formed (attached). In FIG. 4H, the dotted line means a dicing (scribing) line for separately separating the aluminum interposers.

이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
In the above description has been described by presenting a preferred embodiment of the present invention, but the present invention is not necessarily limited thereto, and those skilled in the art to which the present invention pertains have various scope within the technical spirit of the present invention. It will be readily appreciated that branch substitutions, modifications and variations are possible.

102, 202 : 알루미늄 기판 104, 204 : 비아홀
106, 206 : 확산장벽층 108, 208 : 시드 금속막
110, 210 : 마스크 패턴 112 : 관통 전극
114a, 214a : 상부 범프 금속층 114b, 214b : 하부 범프 금속층
116, 220 : 솔더볼 212 : 도전성 패드층
216 : 칩 다이 218 : 금속 와이어
102, 202: aluminum substrate 104, 204: via hole
106,206: diffusion barrier layer 108,208: seed metal film
110 and 210: mask pattern 112: through electrode
114a, 214a: upper bump metal layer 114b, 214b: lower bump metal layer
116 and 220 solder ball 212 conductive pad layer
216: chip die 218: metal wire

Claims (24)

알루미늄 기판의 상부와 하부를 관통하는 비아홀을 형성하는 과정과,
상기 비아홀의 측벽 및 알루미늄 기판의 전면에 확산장벽층을 형성하는 과정과,
상기 비아홀의 내부 및 알루미늄 기판의 전면에 시드 금속막을 형성하는 과정과,
상기 알루미늄 기판의 상부 및 하부에 상부 전극 및 하부 전극용의 패드 영역을 각각 정의하는 마스크 패턴을 형성하는 과정과,
상기 비아홀과 패드 영역을 도전성 물질로 충진하는 과정과,
상기 시드 금속막과 마스크 패턴을 동시 제거하여 상부 및 하부 패드 영역과 일체로 된 관통 전극을 형성하는 과정과,
상기 하부 패드 영역에 하부 범프 금속층을 형성하는 과정과,
상기 하부 범프 금속층에 솔더 볼을 형성하는 과정
을 포함하는 알루미늄 인터포저 제조 방법.
Forming a via hole penetrating the upper and lower portions of the aluminum substrate;
Forming a diffusion barrier layer on the sidewalls of the via holes and the front surface of the aluminum substrate;
Forming a seed metal film in the via hole and on the entire surface of the aluminum substrate;
Forming a mask pattern on upper and lower portions of the aluminum substrate to define pad regions for upper and lower electrodes, respectively;
Filling the via hole and the pad region with a conductive material;
Simultaneously removing the seed metal layer and the mask pattern to form a through electrode integrated with upper and lower pad regions;
Forming a lower bump metal layer in the lower pad region;
Process of forming a solder ball on the lower bump metal layer
Aluminum interposer manufacturing method comprising a.
제 1 항에 있어서,
상기 비아홀은,
레이저 드릴링 공정을 통해 형성되는
알루미늄 인터포저 제조 방법.
The method of claim 1,
The via hole is
Formed through laser drilling process
Method of manufacturing aluminum interposers.
제 1 항에 있어서,
상기 비아홀은,
포토레지스트 공정을 통해 형성되는
알루미늄 인터포저 제조 방법.
The method of claim 1,
The via hole is
Formed through a photoresist process
Method of manufacturing aluminum interposers.
제 1 항에 있어서,
상기 확산장벽층은,
애노다이징 공정을 통해 형성되는 알루미늄 산화막인
알루미늄 인터포저 제조 방법.
The method of claim 1,
The diffusion barrier layer,
Aluminum oxide film formed through anodizing process
Method of manufacturing aluminum interposers.
삭제delete 제 1 항에 있어서,
상기 시드 금속막은,
스퍼터링 공정, 원자층 증착 공정, E-빔 증발 공정, 무전해 도금 공정 중 어느 한 공정을 통해 형성되는
알루미늄 인터포저 제조 방법.
The method of claim 1,
The seed metal film,
Formed by any one of sputtering process, atomic layer deposition process, E-beam evaporation process and electroless plating process
Method of manufacturing aluminum interposers.
제 1 항에 있어서,
상기 시드 금속막은,
Cr/Cu, Cr/Au, Ti/Cu, Ti/Au, Ta/Cu, Ta/Au 중 어느 하나인
알루미늄 인터포저 제조 방법.
The method of claim 1,
The seed metal film,
Any one of Cr / Cu, Cr / Au, Ti / Cu, Ti / Au, Ta / Cu, Ta / Au
Method of manufacturing aluminum interposers.
삭제delete 제 1 항에 있어서,
상기 관통 전극을 형성하는 과정은,
도금 공정을 실시하여 상기 비아홀과 패드 영역을 도전성 물질로 충진하는 과정과,
CMP 공정을 실시하여 충진된 도전성 물질의 상부 및 하부를 평탄하게 제거하는 과정
을 포함하는 알루미늄 인터포저 제조 방법.
The method of claim 1,
The process of forming the through electrode,
Performing a plating process to fill the via hole and the pad region with a conductive material;
Process of removing the top and bottom of the filled conductive material by performing CMP process
Aluminum interposer manufacturing method comprising a.
제 9 항에 있어서,
상기 도전성 물질은,
Cu인
알루미늄 인터포저 제조 방법.
The method of claim 9,
The conductive material may include,
Cu
Method of manufacturing aluminum interposers.
제 1 항에 있어서,
상기 솔더 볼은,
스크린 프린트 공정 또는 도금 공정을 통해 형성되는
알루미늄 인터포저 제조 방법.
The method of claim 1,
The solder ball,
Formed by screen printing process or plating process
Method of manufacturing aluminum interposers.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020120014495A 2012-02-13 2012-02-13 Aluminum interposer and manufacturing method thereof KR101345219B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120014495A KR101345219B1 (en) 2012-02-13 2012-02-13 Aluminum interposer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120014495A KR101345219B1 (en) 2012-02-13 2012-02-13 Aluminum interposer and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130081553A Division KR101345218B1 (en) 2013-07-11 2013-07-11 Aluminum interposer manufacturing method

Publications (2)

Publication Number Publication Date
KR20130092909A KR20130092909A (en) 2013-08-21
KR101345219B1 true KR101345219B1 (en) 2013-12-27

Family

ID=49217480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120014495A KR101345219B1 (en) 2012-02-13 2012-02-13 Aluminum interposer and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101345219B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855571B1 (en) * 2007-06-12 2008-09-03 삼성전자주식회사 Semiconductor device and method of manufacturing the same
KR100964030B1 (en) * 2008-04-18 2010-06-15 성균관대학교산학협력단 Method for forming a through-hole electrode and structure therefore

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855571B1 (en) * 2007-06-12 2008-09-03 삼성전자주식회사 Semiconductor device and method of manufacturing the same
KR100964030B1 (en) * 2008-04-18 2010-06-15 성균관대학교산학협력단 Method for forming a through-hole electrode and structure therefore

Also Published As

Publication number Publication date
KR20130092909A (en) 2013-08-21

Similar Documents

Publication Publication Date Title
TWI399836B (en) Wafer level chip scale package and process of manufacture
US9728451B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
JP4353853B2 (en) Circuit device manufacturing method and plate-like body
JP6244147B2 (en) Manufacturing method of semiconductor device
US11139264B2 (en) Die interconnect substrates, a semiconductor device and a method for forming a die interconnect substrate
JP6770853B2 (en) Lead frames and electronic component equipment and their manufacturing methods
JP2004071898A (en) Circuit device and its producing process
US9984898B2 (en) Substrate, semiconductor package including the same, and method for manufacturing the same
JP2005129900A (en) Circuit device and manufacturing method thereof
US11069620B2 (en) Die interconnect substrate, an electrical device and a method for forming a die interconnect substrate
JP6643213B2 (en) Lead frame, manufacturing method thereof and electronic component device
KR101345219B1 (en) Aluminum interposer and manufacturing method thereof
US9153510B2 (en) Semiconductor device and method of manufacturing the same
JP2006156574A (en) Circuit device and its manufacturing method
KR101345218B1 (en) Aluminum interposer manufacturing method
JP7154818B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2009152408A (en) Semiconductor device, and manufacturing method thereof
JP2011029370A (en) Multilayer semiconductor device and method of manufacturing the same
JP3863816B2 (en) Circuit equipment
JP3298570B2 (en) Method for manufacturing semiconductor device
JP4987683B2 (en) Semiconductor device and manufacturing method thereof
KR20150098936A (en) Semiconductor package structure and method therefor
JP3913622B2 (en) Circuit equipment
JP5606569B2 (en) Semiconductor device and stacked semiconductor device
JP2013026367A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161115

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181102

Year of fee payment: 6