KR101333412B1 - 배선 회로 기판 및 그 제조 방법 - Google Patents
배선 회로 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101333412B1 KR101333412B1 KR1020070014871A KR20070014871A KR101333412B1 KR 101333412 B1 KR101333412 B1 KR 101333412B1 KR 1020070014871 A KR1020070014871 A KR 1020070014871A KR 20070014871 A KR20070014871 A KR 20070014871A KR 101333412 B1 KR101333412 B1 KR 101333412B1
- Authority
- KR
- South Korea
- Prior art keywords
- edge
- insulating layer
- cover
- circuit board
- insulation layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
배선 회로 기판은, 베이스 절연층과, 베이스 절연층의 위에 형성된 도체 패턴과, 도체 패턴을 피복하도록, 베이스 절연층의 위에 형성된 커버 절연층을 구비한다. 도체 패턴은, 외부 단자와 접속하기 위한 단자부를 포함한다. 커버 절연층에는, 단자부에 대응하여, 개구부가 형성되어 있다. 개구부에 면하는 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하기 위한 위치 판별 영역이 단자부의 근방에 마련되어 있다.
Description
도 1(a)는, 본 발명의 배선 회로 기판의 1 실시예의 실장 영역의 확대 평면도(커버 절연층의 가장자리가 위치 판별 영역에 배치되어 있는 상태)이며, 도 1(b)는, 도 1(a)에 나타내는 배선 회로 기판의 실장 영역에서의 A-A 선의 확대 단면도,
도 2는, 도 1(b)에 나타내는 배선 회로 기판의 제조 방법을 나타내는 공정도로서, 도 2(a)는 베이스 절연층을 준비하는 공정, 도 2(b)은 베이스 절연층의 위에, 도체 패턴과 판정 마크를 동시에 형성하는 공정, 도 2(c)은 베이스 절연층의 위에, 개구부가 형성되도록 커버 절연층을 형성하는 공정, 도 2(d)은 커버 절연층의 개구부에서 노출하는 각 단자부, 각 배선 및 각 1조의 판별 마크에, 금속 도금층을 형성하는 공정을 도시하는 도면,
도 3은 도 1(a)에 나타내는 배선 회로 기판의 개구부의 1변의 커버 절연층의 가장자리에 있어서의 확대 평면도,
도 4는 1조의 판별 마크의 다른 실시예(전용 배선에 마련되는 평면에서 보아 정방형 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 5는 1조의 판별 마크의 다른 실시예(배선으로부터 이간하는 평면에서 보아 정방형 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 6은 1조의 판별 마크의 다른 실시예(배선으로부터 이간하는 평면에서 보아 삼각형 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 7은 1조의 판별 마크의 다른 실시예(배선으로부터 이간하는 평면에서 보아 십자 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 8은 1조의 판별 마크의 다른 실시예(배선으로부터 이간하는 평면에서 보아 일자 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 9는 1조의 판별 마크의 다른 실시예(배선으로부터 이간하여, 배선의 길이 방향을 따르는 방향을 따르는 평면에서 보아 T 자 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 10은 1조의 판별 마크의 다른 실시예(배선으로부터 이간하여, 커버 절연층의 가장자리를 따르는 방향을 따르는 평면에서 보아 T 자 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 11은 1조의 판별 마크의 다른 실시예(배선으로부터 이간하는 평면에서 보아 L 자 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 12는 1조의 판별 마크의 다른 실시예(배선으로부터 이간하는 평면에서 보아 원 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 13은 1조의 판별 마크의 다른 실시예(배선에 연속하는 평면에서 보아 대략 직사각형 형상의 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 14는 1조의 판별 마크의 다른 실시예(배선에 연속하여, 평면에서 보아 정방형 형상으로 절결된 판별 마크)를 나타내는, 도 3에 대응하는 확대 평면도,
도 15는 도 1(a)에 나타내는 배선 회로 기판의 1 실시예의 실장 영역의 확대 평면도(커버 절연층의 가장자리가 위치 판별 영역에 배치되어 있지 않은 상태).
도면의 주요 부분에 대한 부호의 설명
1 : 배선 회로 기판 2 : 베이스 절연층
3 : 도체 패턴 4 : 커버 절연층
5 : 복수의 배선 6 : 복수의 단자부
7 : 가장자리 21 : 전자 부품
26 : 실장 영역 27 : 실장부
관련 출원과의 상호 관계
본 출원은, 2006년 2월 14일에 출원된 일본 특허 출원 제 2006-36727 호의 우선권을 주장하며, 그 개시 내용은 그대로 본원에 포함되어 있다.
발명의 분야
본 발명은, 배선 회로 기판 및 그 제조 방법, 자세하게는, 외부 단자와 접속하는 단자부를 구비하는 배선 회로 기판 및 그 배선 회로 기판의 제조 방법에 관한 것이다.
관련 기술의 설명
배선 회로 기판은, 통상, 베이스 절연층의 위에, 복수의 배선을 포함하는 도체 패턴이 형성되어 있고, 또한, 도체 패턴을 피복하도록, 베이스 절연층의 위에, 커버 절연층이 형성되어 있다.
이러한 배선 회로 기판에는, 도체 패턴에, 전자 부품 등의 외부 단자와 접속하기 위한 단자부가 마련된다. 커버 절연층에는, 단자부에 대응하도록 개구부가 형성되어 있고, 단자부는, 그 개구부로부터 노출되어, 외부 단자와 접속할 수 있도록 되어 있다.
예컨대, 기판 도체가 형성된 기판 본체와, 기판 본체상에 형성되어, IC 칩의 실장 위치에 개구부를 갖는 절연 보호막을 구비하는 플립칩 실장용 프린트 배선 기판에 있어서, 개구부에서 기판 도체의 접속 도체부가 노출되어 있고, 이 접속 도체부와 IC 칩의 전극을 접속하는 것이 제안되어 있다(예컨대, 일본 특허 공개 제 2005-175113 호 공보 참조).
이러한 배선 회로 기판에 있어서, 단자부를 외부 단자와 접속하고자 하면, 단자부와 개구부와의 상대적인 배치나, 개구부의 치수가 매우 중요해 진다.
커버 절연층의 형성 방법으로서는, 제 1 방법으로서, 감광성 수지를, 포토마스크를 이용하여 노광 및 현상하는 포토가공에 의해 개구부가 형성되도록 형성하는 방법, 제 2 방법으로서, 땜납 레지스트를, 인쇄 방법에 의해 개구부가 형성되도록 형성하는 방법, 제 3 방법으로서, 미리 개구부가 형성되어 있는 절연 수지 필름을, 접착제를 거쳐서 접착하거나, 또는, 절연 수지 필름을, 접착제를 거쳐서 접착한 후, 개구부가 형성되도록 천공하는 방법이 알려져 있다.
그런데, 상기 제 1 ~ 제 3 방법 중 어느 커버 절연층의 형성 방법에 있어서도, 개구부의 실제상의 형성 위치가 개구부의 설계상의 형성 위치로부터 어긋나는 경우가 있다.
즉, 구체적으로는, 제 1 방법에서는, 포토가공에 있어서 포토마스크의 배치의 어긋남에 의해, 개구부의 실제상의 형성 위치가 개구부의 설계상의 형성 위치로부터 어긋나는 경우가 있다. 또한, 제 2 방법에서는, 땜납 레지스트의 인쇄의 어긋남에 의하여, 개구부의 실제상의 형성 위치가 개구부의 설계상의 형성 위치로부터 어긋나거나, 개구부의 실제상의 치수가 개구부의 설계상의 치수로부터 어긋나는 경우가 있다. 또한, 제 3 방법에서는, 미리 개구부가 형성되어 있는 절연 수지 필름이, 개구부의 설계상의 형성 위치로부터 어긋나 접착되거나, 접착 후에, 절연 수지 필름의 개구부의 설계상의 형성 위치로부터 어긋나 천공되거나, 개구부의 실제상의 치수가 개구부의 설계상의 치수로부터 어긋나 천공되거나 하는 경우가 있다.
상기한 바와 같이, 개구부의 실제상의 형성 위치가 개구부의 설계상의 형성 위치로부터 어긋나 형성된 경우에는, 단자부는, 커버 절연층에 의해 피복되어, 즉, 전자 부품을 실장할 수 있도록 노출되지 않기 때문에, 전자 부품의 실장이 곤란해 진다. 그 때문에, 이러한 배선 회로 기판의 제조에 있어서는, 커버 절연층의 개구부의 실제상의 형성 위치가 개구부의 설계상의 형성 위치로부터 어긋나 형성되어 있는지 여부를 판별하여, 커버 절연층의 개구부의 실제상의 형성 위치가 개구부의 설계상의 형성 위치로부터 어긋나 형성되어 있는 경우에는, 배선 회로 기판을 불량품으로서 제외해야 한다.
이와 같이, 커버 절연층의 개구부의 실제상의 형성 위치가 개구부의 설계상의 형성 위치로부터 어긋나 형성되어 있지 않은지 여부를 판별하는 방법으로서, 예컨대, 단자부와 개구부와의 상대적인 위치의 어긋남이나, 개구부의 치수의 어긋남을, 현미경을 이용하여 실측하는 방법이 알려져 있다.
그러나, 상기한 바와 같이 어긋남을 실측하는 방법에서는, 매우 손이 많이 가기 때문에, 높은 생산성을 확보하여, 비용의 저감화를 도모하기 어려워진다.
본 발명의 목적은, 배선 회로 기판의 양부를 확실하게 또한 간편하게 판별하면서, 높은 생산성을 확보하여, 비용의 저감화를 도모할 수 있는, 배선 회로 기판 및 그 배선 회로 기판의 제조 방법을 제공하는 것에 있다.
본 발명의 배선 회로 기판은, 베이스 절연층과, 상기 베이스 절연층의 위에 형성된 도체 패턴과, 상기 도체 패턴을 피복하도록, 상기 베이스 절연층의 위에 형성된 커버 절연층을 구비하는 배선 회로 기판에 있어서, 상기 도체 패턴은, 외부 단자와 접속하기 위한 단자부를 포함하며, 상기 커버 절연층에는, 상기 단자부에 대응하여 개구부가 형성되어 있고, 상기 개구부에 면하는 상기 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하기 위한 위치 판별 영역이, 상 기 단자부의 근방에 마련되어 있는 것을 특징으로 한다.
본 발명의 배선 회로 기판에서는, 개구부에 면하는 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하기 위한 위치 판별 영역이, 단자부의 근방에 마련되어 있다. 그 때문에, 위치 판별 영역에 근거하여, 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 용이하게 판별할 수 있다. 그 결과, 커버 절연층의 개구부의 실제상의 형성 위치가 개구부의 설계상의 형성 위치로부터 어긋나 형성되어 있지 않은지 여부를 용이하게 판별할 수 있고, 그것에 의하여, 배선 회로 기판의 양부를 확실하게 또한 간편하게 판별하면서, 높은 생산성을 확보하여, 비용의 저감화를 도모할 수 있는 배선 회로 기판을 제공할 수 있다.
또한, 본 발명의 배선 회로 기판에서는, 상기 위치 판별 영역은, 상기 커버 절연층의 가장자리를 따르는 방향으로 연장하도록 형성되어 있고, 상기 커버 절연층의 가장자리를 따르는 방향에 대해 교차하는 방향에 있어서, 상기 커버 절연층의 가장자리가 형성되는 위치에 관한 공차가 허용되는 간격을 두고 대향 배치되는 1조의 판별 마크에 의해 구획되어 있는 것이 바람직하다.
또한, 본 발명의 배선 회로 기판에서는, 상기 단자부는, 상기 커버 절연층의 가장자리를 따르는 방향을 따라서 복수개로 병렬 마련되어 있고, 상기 도체 패턴은, 각 상기 단자부에 대응하여, 각 상기 단자부로부터 상기 커버 절연층의 가장자리를 따르는 방향에 교차하는 방향으로 연장하는 배선을 포함하며, 상기 판별 마크는, 상기 커버 절연층의 가장자리를 따르는 방향에 있어서의 최외측의 상기 배선의 외측에 마련되어 있는 것이 바람직하다.
또한, 본 발명의 배선 회로 기판에서는, 상기 판별 마크가, 상기 커버 절연층의 가장자리를 따르는 방향에 있어서의 양쪽 최외측의 상기 배선으로부터 외측을 향하여 돌출하도록 마련되어 있는 것이 바람직하다.
또한, 본 발명의 배선 회로 기판의 제조 방법은, 베이스 절연층의 위에, 외부 단자와 접속하기 위한 단자부를 포함하는 도체 패턴을 형성하는 공정과, 상기 베이스 절연층의 위에, 상기 도체 패턴을 피복하여, 상기 단자부가 노출하는 개구부가 형성되도록, 커버 절연층을 형성하는 공정과, 상기 개구부에 면하는 상기 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하기 위한 위치 판별 영역을 형성하는 공정과, 상기 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하는 공정을 구비하고, 상기 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하는 공정에서, 상기 커버 절연층의 가장자리가 상기 위치 판별 영역에 배치되어 있을 때에, 배선 회로 기판이 양품인 것을 검지하고, 상기 커버 절연층의 가장자리가 상기 위치 판별 영역에 배치되어 있지 않을 때에, 배선 회로 기판이 불량품인 것을 검지하는 것을 특징으로 한다.
본 발명의 배선 회로 기판의 제조 방법에서는, 커버 절연층의 가장자리가 위치 판별 영역에 배치되어 있을 때에, 배선 회로 기판이 양품인 것을 검지하고, 커버 절연층의 가장자리가 위치 판별 영역에 배치되어 있지 않을 때에, 배선 회로 기판이 불량품인 것을 검지한다. 그 때문에, 위치 판별 영역에 근거하여, 커버 절연층의 개구부의 실제상의 형성 위치가 개구부의 설계상의 형성 위치로부터 어긋나 형성되어 있지 않은지 여부를 용이하게 판별할 수 있으며, 그것에 의하여, 배선 회 로 기판이 양품인지 불량품인지를 용이하게 판별할 수 있다. 그 결과, 배선 회로 기판의 양부를 확실하게 또한 간편하게 판별하면서, 높은 생산성을 확보하여, 비용의 저감화를 도모할 수 있다.
또한, 본 발명의 배선 회로 기판의 제조 방법에서는, 상기 도체 패턴을 형성하는 공정 및 상기 위치 판별 영역을 형성하는 공정에서, 상기 도체 패턴과 상기 위치 판별 영역을 동시에 형성하는 것이 바람직하다.
도 1(a)은 본 발명의 배선 회로 기판의 1 실시예의 실장 영역의 확대 평면도, 도 1(b)은 도 1(a)에 나타내는 배선 회로 기판의 실장 영역의 A-A 선에 있어서의 확대 단면도이다.
이 배선 회로 기판(1)은, 도시하지 않지만, 예컨대, 평면에서 보아 대략 직사각형의 띠형상으로 연장하는 플렉서블 배선 회로 기판으로서, 그 양단부에 있어서, 도 1(a)에 나타내는 실장 영역(26)을 구비하고, 각 실장 영역(26)에는, 전자 부품(21)이 실장되는 평면에서 보아 대략 직사각형 형상의 실장부(27)가 마련된다.
또한, 이 배선 회로 기판(1)은, 도 1(b)에 도시하는 바와 같이, 베이스 절연층(2)과, 베이스 절연층(2)의 위에 형성된 도체 패턴(3)과, 도체 패턴(3)을 피복하도록, 베이스 절연층(2)의 위에 형성된 커버 절연층(4)을 구비하고 있다.
베이스 절연층(2)은, 도시하지 않지만, 예컨대, 배선 회로 기판(1)의 외형 형상을 화성(畵成)해야 하는, 평면에서 보아 대략 직사각형의 띠형상으로 형성되어 있다.
도체 패턴(3)은, 도 1(a)에 도시하는 바와 같이, 각 실장 영역(26)에 있어서, 전자 부품(21)의 외부 단자(22)와 접속하기 위한 복수의 단자부(6)와, 각 단자부(6)에 대응하여 마련되는 복수의 배선(5)을 일체적으로 구비하고 있다.
복수의 단자부(6)는, 실장부(27)에 있어서, 실장부(27)의 각 변(4변)에 면하도록, 전자 부품(21)의 외부 단자(22)에 대향 배치하도록 마련되고, 각 단자부(6)는, 실장부(27)의 각 변에서, 서로 간격을 두고 병렬로, 실장부(27)의 각 변을 따르는 방향에 직교하는 방향으로 연장하도록 배치되어 있다.
각 배선(5)은, 각 단자부(6)에 대응하여, 서로 간격을 두고 병렬로 마련된다. 또한, 각 배선(5)은, 실장부(27)의 각 변에서, 각 단자부(6)로부터 커버 절연층(4)의 가장자리(7)를 따르는 방향에 직교하는 방향으로 연장하도록 형성되어 있다. 또, 각 배선(5)의 폭 W1은, 예컨대, 5 ~ 500 ㎛로 설정되고, 각 배선(5) 간의 간격 W2은, 예컨대, 5 ~ 500㎛로 설정되어 있다.
또한, 도시하지 않지만, 배선 회로 기판(1)의 양단부의 각 실장 영역(26)에 형성되어 있는 각 단자부(6)는 각각 대응하는 배선(5)을 거쳐서 접속되어 있다.
커버 절연층(4)은, 상기 배선(5)을 피복하도록, 베이스 절연층(2)의 위에 형성되어 있고, 각 실장 영역(26)에 대응하여 개구부(8)가 형성되어 있다. 각 개구부(8)는, 실장부(27)를 둘러싸도록, 실장부(27)보다 약간 큰 상자 형상의 평면에서 보아 대략 직사각형으로 개구되고, 각 변의 가장자리(7)가, 실장부(27)의 각 변으로부터 병행되어 연장하는 각 배선(5)에 직교하고 있다.
그리고, 이 배선 회로 기판(1)에는, 각 실장 영역(26)에, 판별 마크(14)가 마련되어 있다.
판별 마크(14)는, 도 1(a) 및 도 3에 도시하는 바와 같이, 개구부(8)의 각 변마다 마련되고, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 양쪽 외측(최외측)의 배선(5)의 외측에 각각 1조로서 형성되어 있다.
1조의 판별 마크(14)는, 최외측의 각 배선(5)에 있어서, 그 길이 방향을 따라, 커버 절연층(4)의 가장자리(7)가 형성되는 위치에 관한 공차가 허용되는 간격을 두고 대향 배치되어 있다.
1조의 판별 마크(14)는, 보다 구체적으로는, 최외측의 각 배선(5)에 있어서, 대응하는 각 단자부(6)보다 가까운 제 1 돌기부(9)와, 보다 먼 제 2 돌기부(10)로 형성되어 있다.
제 1 돌기부(9) 및 제 2 돌기부(10)는, 함께 최외측의 배선(5)으로부터, 연속하여, 또한 외측으로 돌출하는 평면에서 보아 대략 직사각형 형상으로 형성되어 있다.
제 1 돌기부(9) 및 제 2 돌기부(10)는, 배선(5)의 길이 방향을 따르는 방향의 길이 L1이, 예컨대, 15 ~ 150㎛, 바람직하게는, 20 ~ 100㎛로 설정되고, 커버 절연층(4)의 가장자리(7)를 따르는 방향의 길이 L2이, 예컨대, 15 ~ 150㎛, 바람직하게는, 20 ~ 100㎛로 설정되어 있다. 상기 길이보다 길면, 배치할 수 있는 위치가 한정되어 버리고, 또한, 상기 길이보다 짧으면, 관찰이 곤란해 지는 경우가 있다.
그리고, 이 1조의 판별 마크(14)는, 개구부(8)의 각 변에서, 양쪽 외측의 배선(5)에 대응하여 각각 마련되어 있고, 이들 판별 마크(14)(즉, 2개의 제 1 돌기부(9) 및 2개의 제 2 돌기부(10))에 의해서, 개구부(8)의 각 변에서, 위치 판별 영역(13)이 각각 구획되어 있다.
즉, 위치 판별 영역(13)은, 개구부(8)의 각 변에 대응하여, 각각 (4개) 형성되어 있고, 각 위치 판별 영역(13)은, 보다 구체적으로는, 2개의 제 1 돌기부(9)의 내측 가장자리(15)(배선(5)의 길이 방향에 있어서의 단자부(6) 측의 가장자리)를 잇는 제 1 기준선 BL1과, 2개의 제 2 돌기부(10)의 외측 가장자리(16)(배선(5)의 길이 방향에 있어서의 단자부(6)와 반대측의 가장자리)를 잇는 제 2 기준선 BL2에 협지되는, 개구부(8)의 각 변에서 가장자리(7)를 따르는 띠형상 영역으로서 구획되어 있다.
각 위치 판별 영역(13)에 있어서, 각 제 1 돌기부(9)의 내측 가장자리(15)와 각 제 2 돌기부(10)의 외측 가장자리(16)와의 사이의 간격(위치 판별 영역(13)의 폭 L3)은, 상기한 바와 같이, 커버 절연층(4)의 가장자리(7)가 형성되는 위치에 관한 공차가 허용되는 간격으로서 설정되어 있다.
이것에 의해서, 도 1(a)에 도시하는 바와 같이, 개구부(8)의 각 변의 전부에 있어서, 개구부(8)의 가장자리(7)가 제 1 기준선 BL1과 제 2 기준선 BL2과의 사이에 위치되어 있는 경우에는, 커버 절연층(4)의 가장자리(7)가 각 변에서 적정 위치에 위치하고 있는 것으로 판별하고, 개구부(8)가 설계상의 형성 위치(공차 범위를 포함한다)에 형성되어 있는 것을 검지할 수 있다.
이것에 대하여, 개구부(8)의 각 변의 적어도 어느 하나에 있어, 커버 절연층(4)의 가장자리(7)가 제 1 기준선 BL1과 제 2 기준선 BL2과의 사이에 위치되어 있지 않은 경우, 예컨대, 도 15에 도시하는 바와 같이, 개구부(8)가 설계상의 형성 위치로부터 전체적으로 지면 우측에 어긋나고, 지면 우측의 위치 판별 영역(13)에 있어서는, 커버 절연층(4)의 가장자리(7)가 제 2 기준선 BL2을 넘어, 지면 좌측의 위치 판별 영역(13)에 있어서는, 커버 절연층(4)의 가장자리(7)가 제 1 기준선 BL1을 넘는 경우에는, 이들 좌우의 커버 절연층(4)의 가장자리(7)가 적정 위치에 위치되어 있지 않은 것으로 판별하여, 개구부(8)가 설계상의 형성 위치에(공차 범위를 포함한다) 형성되어 있지 않는 것을 검지할 수 있다.
또, 개구부(8)의 각 변에서, 제 1 기준선 BL1과 제 2 기준선 BL2 사이의 길이(즉, 공차 범위인 위치 판별 영역(13)의 폭 L3)는, 예컨대, 100 ~ 300㎛, 바람직하게는, 150 ~ 200㎛이다.
또한, 이 배선 회로 기판(1)에서는, 각 실장 영역(26)에 있어서, 개구부(8)로부터 노출하는 각 단자부(6), 각 배선(5) 및 각 판별 마크(14)(통상, 제 1 돌기부(9)만)에는, 금속 도금층(11)이 적층되어 있다.
다음에, 이 배선 회로 기판(1)의 제조 방법을 도 2를 참조하여 설명한다.
이 방법에서는, 우선, 도 2(a)에 도시하는 바와 같이, 베이스 절연층(2)을 준비한다. 베이스 절연층(2)은, 예컨대, 폴리이미드수지, 폴리 아미드이미드수지, 아크릴수지, 폴리에틸니트릴수지, 폴리에테르술폰수지, 폴리에틸렌테레프탈레이트수지, 폴리에틸렌나프타레이트수지, 폴리염화비닐수지 등의 합성 수지의 필름이 이 용된다. 바람직하게는, 폴리이미드수지 필름이 이용된다.
베이스 절연층(2)은, 미리 합성 수지의 필름으로서 준비하지만, 또는, 도시하지 않는 박리판의 위에, 합성 수지의 바니스를 캐스팅에 의해 성막하여, 건조후, 필요에 따라 경화시킴으로써, 준비한다. 또한, 박리판의 위에, 감광성의 합성 수지의 바니스를 캐스팅에 의해 성막하여, 건조후, 노광후 현상하여 소정 패턴으로 가공하여, 필요에 의해 경화함으로써, 준비한다. 또, 베이스 절연층(2)의 두께는, 예컨대, 5 ~ 50㎛이다.
이어서, 이 방법에서는, 도 2(b)에 도시하는 바와 같이, 베이스 절연층(2)의 위에, 도체 패턴(3)과, 각 1조의 판별 마크(14)를 동시에 형성한다. 도체 패턴(3) 및 각 1조의 판별 마크(14)는, 예컨대, 동, 니켈, 금, 땜납, 또는 이들의 합금 등의 금속박이 이용되어, 도전성, 염가성 및 가공성의 관점에서, 바람직하게는, 동박이 이용된다.
또한, 도체 패턴(3) 및 각 1조의 판별 마크(14)는, 베이스 절연층(2)의 위에, 예컨대, 사브트라크티브법이나 애더티브법 등의 공지의 패터닝법에 의해서, 도체 패턴(3)을, 상기 복수의 단자부(6)와 복수의 배선(5)으로 이루어지는 소정 패턴으로, 또한, 각 1조의 판별 마크(14)를, 실장부(27)의 각 변에 대응하여, 양쪽 최외측의 배선(5)으로부터 외측을 향하여 돌출하는 패턴으로 형성한다.
사브트라크티브법에서는, 우선, 베이스 절연층(2)의 전면에, 필요에 따라 접착제층을 거쳐서 금속박을 적층한다. 이어서, 그 금속박의 표면에, 도체 패턴(3) 및 각 1조의 판별 마크(14)와 동일한 패턴으로 에칭 레지스트를 형성한다. 에칭 레지스트는 드라이 필름 포토 레지스트 등을 이용하여, 공지의 방법에 의해 형성한다. 그 후, 에칭 레지스트로부터 노출하는 금속박을 에칭한 후, 에칭 레지스트를 에칭 또는 박리에 의해 제거한다. 또, 미리 베이스 절연층(2)의 위에, 금속박이 적층되어 있는 2층 기재를 준비하여, 그 금속박을 에칭함으로써, 베이스 절연층(2)의 위에, 도체 패턴(3) 및 각 1조의 판별 마크(14)를 동시에 형성할 수도 있다.
또한, 애더티브법에서는, 우선, 베이스 절연층(2)의 전면에, 종막(種膜)으로 되는 금속 박막을 형성한다. 금속 박막은, 크롬, 니켈, 동 및 이들의 합금 등으로부터, 스퍼터링법 등의 박막 형성법에 의해 형성한다. 이어서, 금속 박막의 표면에, 도체 패턴(3) 및 각 1조의 판별 마크(14)의 반전 패턴으로, 도금 레지스트를 형성한다. 도금 레지스트는, 드라이 필름 포토 레지스트 등으로부터, 노광 및 현상하는 공지의 방법에 의해 형성한다. 그 후, 도금 레지스트로부터 노출하는 베이스 절연층(2)의 표면에, 도체 패턴(3) 및 각 1조의 판별 마크(14)를 동시에 형성한다. 도체 패턴(3) 및 각 1조의 판별 마크(14)는, 예컨대, 전해 도금, 바람직하게는, 전해 구리 도금에 의해 형성한다. 또, 각 1조의 판별 마크(14)는, 실장부(27)에 대응하는 각 변에서의 양쪽 최외측의 배선(5)과 연속하고 있기 때문에, 전해 도금하는 경우에는, 배선(5)과 공통하는 도금선으로부터 급전하여, 각 1조의 판별 마크(14)를 형성할 수 있다. 그 후, 도금 레지스트를 에칭 또는 박리에 의해 제거한 후, 도체 패턴(3) 및 1조의 판별 마크(14)로부터 노출하는 금속 박막을 에칭에 의해 제거한다.
이것에 의해서, 도 1(a)에 도시하는 바와 같이, 복수의 단자부(6)와 그들에 대응하는 복수의 배선(5)으로 이루어지는 도체 패턴(3)과, 각 1조의 판별 마크(14)가 동시에 형성된다. 그렇다면, 상기 도체 패턴(3) 및 각 1조의 판별 마크(14)의 형성과 동시에, 실장부(27)의 각 변에 대응하여, 양쪽 외측의 위치 판별 마크(14)에 의해서 구획되는 위치 판별 영역(13)이 동시에 형성된다. 또, 도체 패턴(3) 및 각 1조의 판별 마크(14)의 두께는, 예컨대, 3 ~ 50㎛이다.
이어서, 이 방법에서는, 도 2(c)에 도시하는 바와 같이, 베이스 절연층(2)의 위에, 실장부(27)가 노출하는 개구부(8)가 형성되도록, 커버 절연층(4)을 형성한다.
예컨대, 커버 절연층(4)은, 땜납 레지스트를 이용하는 인쇄법에 의해, 개구부(8)가 형성되도록 하여 형성한다. 보다 구체적으로는, 에폭시계, 아크릴계, 우레탄계 등 공지의 땜납 레지스트를 공지의 인쇄법에 의해서, 개구부(8)가 형성되도록, 도체 패턴(3)을 포함하는 베이스 절연층(2)의 위에 도포하고, 그 후, 땜납 레지스트를 경화시킴으로써, 커버 절연층(4)을 형성한다.
또한, 커버 절연층(4)은, 노광 및 현상하는 공지의 포토가공에 의해, 개구부(8)가 형성되도록 하여 형성할 수도 있다. 보다 구체적으로는, 감광성의 합성 수지의 바니스를, 도체 패턴(3)을 포함하는 베이스 절연층(2)의 위에 캐스팅에 의해 성막하여, 건조하여, 피막을 형성한다. 이어서, 포토마스크를 거쳐서, 형성된 피막을 노광하여, 현상함으로써, 개구부(8)가 형성되도록 패터닝한 후, 경화시킴으로써, 커버 절연층(4)을 형성한다. 감광성의 합성 수지의 바니스는, 베이스 절연층(2)에 형성에 이용된 것과 동일한 것이 이용되고, 바람직하게는, 감광성 폴리아 믹산 수지의 바니스가 이용된다.
또한, 커버 절연층(4)은, 블랭킹 등에 의해서, 미리, 개구부(8)가 형성되어 있는 합성 수지(바람직하게는, 폴리이미드수지)의 필름을 준비하고, 그 필름을, 접착제를 거쳐서 도체 패턴(3)을 포함하는 베이스 절연층(2)의 위에 접착할지, 또는, 합성 수지(바람직하게는, 폴리이미드수지)의 필름을, 접착제를 거쳐서 도체 패턴(3)을 포함하는 베이스 절연층(2)의 위에 접착한 후, 그 필름에, 드릴 가공, 레이저 가공 또는 에칭 등에 의해서, 개구부(8)를 형성함으로써 형성할 수도 있다. 또, 접착제는, 예컨대, 에폭시계 접착제나 아크릴계 접착제 등이 이용된다. 또한, 접착제에 의해 형성되는 접착제층의 두께는, 예컨대, 5 ~ 30㎛ 이다.
이렇게 하여 형성되는 커버 절연층(4)의 두께는, 예컨대, 3 ~ 30㎛ 이다.
이어서, 이 방법에서는, 도 2(d)에 도시하는 바와 같이, 커버 절연층(4)의 개구부(8)로부터 노출하는 각 단자부(6), 각 배선(5) 및 각 1조의 판별 마크(14)에, 금속 도금층(11)을 형성한다. 금속 도금층(11)으로서는, 예컨대, 금이나 니켈 등의 금속이 이용된다. 또한, 금속 도금층(11)은, 예컨대, 무전해 도금이나 전해 도금에 의해 형성한다. 바람직하게는, 니켈 도금층 및 금 도금층을 순차적으로 적층한다. 이 금속 도금층(11)의 두께는, 예컨대, 금 도금층인 경우에는, 예컨대, O.1 ~ 1㎛, 니켈 도금층인 경우에는, 예컨대, 0.5 ~ 5㎛이다.
이어서, 이 방법에서는, 도 1(a)에 도시하는 바와 같이, 위치 판별 영역(13)에 근거하여, 커버 절연층(4)의 가장자리(7)가 적정 위치에 위치하고 있는지 여부를 판별한다.
커버 절연층(4)의 가장자리(7)가 적정 위치에 위치하고 있는지 여부는, 예컨대, 광학 현미경(예컨대, 20 ~ 40 배율)을 이용하여, 관찰에 의해 판별한다.
예컨대, 도 15에 도시하는 바와 같이, 커버 절연층(4)이, 상기 땜납 레지스트로부터 형성되어 있는 경우로서, 땜납 레지스트의 도포시의 위치 어긋남(즉, 커버 절연층(4)의 가장자리(7)의 형성되는 위치에 관한 공차를 넘는 어긋남)이 발생한 경우, 또한, 예컨대, 커버 절연층(4)이 상기 감광성 수지를 노광 및 현상하는 포토가공으로 형성되어 있는 경우로서, 포토마스크의 위치 어긋남(즉, 커버 절연층(4)의 가장자리(7)의 형성 위치에 관한 공차의 범위를 넘는 어긋남)이 발생한 경우, 또한, 예컨대, 커버 절연층(4)이, 접착제를 거쳐서 접착되는 합성 수지의 필름으로 형성되어 있는 경우로서, 적층되는 필름의 위치 어긋남(즉, 커버 절연층(4)의 가장자리(7)의 형성 위치에 관한 공차의 범위를 넘는 어긋남)이 발생한 경우에는, 모두 개구부(8)의 각 변의 적어도 어느 하나에 있어, 커버 절연층(4)의 가장자리(7)가, 위치 판별 영역(13)에 배치되지 않고, 이것을 관찰했을 때에, 커버 절연층(4)의 개구부(8)의 실제상의 형성 위치가, 개구부(8)의 설계상의 형성 위치로부터 어긋나 형성되어 있는 것으로 판별할 수 있어, 배선 회로 기판(1)이 불량품인 것을 검지한다.
한편, 예컨대, 도 1(a)에 도시하는 바와 같이, 개구부(8)의 각 변의 전부에 있어서, 커버 절연층(4)의 가장자리(7)의 어긋남이, 커버 절연층(4)의 가장자리(7)의 형성 위치에 관한 공차의 범위 내인 경우, 커버 절연층(4)의 가장자리(7)가, 위치 판별 영역(13)(즉, 제 1 기준선 BL1과 제 2 기준선 BL2과의 사이)에 배치된다. 보다 구체적으로는, 1조의 판별 마크(14) 내의 제 1 돌기부(9)의 내측 가장자리(15)를 관찰할 수 있고, 또한, 1조의 판별 마크(14)중의 제 2 돌기부(10)의 외측 가장자리(16)를 관찰할 수 없다. 이것을 관찰했을 때에, 커버 절연층(4)의 개구부(8)의 실제상의 형성 위치가, 개구부(8)의 설계상의 형성 위치로부터 어긋나 형성되어 있지 않는 것으로 판별할 수 있어, 배선 회로 기판(1)이 양품인 것을 검지한다.
그리고, 배선 회로 기판(1)이 불량품인 것을 검지한 경우에는, 단자부(6)를 피복하는 커버 절연층(4)이, 그 단자부(6)와, 전자 부품(21)의 외부 단자(22)와의 전기적인 접속을 저해하기 때문에, 전자 부품(21)을 실장할 수 없으므로, 이러한 커버 절연층(4)을 갖는 배선 회로 기판(1)은 불량품으로서 제외된다.
한편, 배선 회로 기판(1)이 양품인 것을 검지한 경우에는, 단자부(6)와, 전자 부품(21)의 외부 단자(22)와의 양호한 전기적인 접속을 확보할 수 있기 때문에, 그 배선 회로 기판(1)은 양품으로서 처리되어, 예컨대, 도 1(a)의 점선으로 도시하는 바와 같이, 전자 부품(21)을 실장하여, 그 전자 부품(21)의 외부 단자(22)와, 단자부(6)가 전기적으로 접속된다. 또한, 커버 절연층(4)의 가장자리(7)가 적정 위치에 위치하고 있기 때문에, 도체 패턴(3)의 배선(5)을 확실하게 커버 절연층(4)에 의해서 피복하여 보호함으로써, 배선 회로 기판(1)의 도체 패턴(3)의 부식이나 강도의 저하를 유효하게 방지할 수 있다.
그리고, 이러한 배선 회로 기판(1)의 제조 방법에서는, 커버 절연층(4)의 가장자리(7)가 위치 판별 영역(13)에 배치되어 있을 때에, 배선 회로 기판(1)이 양품 인 것을 검지하며, 커버 절연층(4)의 가장자리(7)가 위치 판별 영역(13)에 배치되어 있지 않을 때에, 배선 회로 기판(1)이 불량품인 것을 검지한다. 그 때문에, 위치 판별 영역(13)에 근거하여, 배선 회로 기판(1)이 양품인지 불량품인지를 용이하게 판별할 수 있다. 그 결과, 배선 회로 기판(1)의 양부를 확실하게 또한 간편하게 판별하면서, 높은 생산성을 확보하여 비용의 저감화를 도모할 수 있다.
또한, 이 배선 회로 기판(1)의 제조 방법에서는, 도체 패턴(3)과, 위치 판별 영역(13)을 동시에 형성한다. 그 때문에, 도체 패턴(3)과, 위치 판별 영역(13)을, 간단히 형성할 수 있다. 그 결과, 높은 생산성을 확보하여, 비용의 저감화를 도모할 수 있다.
이렇게 하여 얻어진 배선 회로 기판(1)은, 개구부(8)에 면하는 커버 절연층(4)의 가장자리(7)가 적정 위치에 위치하고 있는지 여부를 판별하기 위한 위치 판별 영역(13)이 단자부(6)의 근방에 마련된다. 그 때문에, 위치 판별 영역(13)에 근거하여, 커버 절연층(4)의 가장자리(7)가 적정 위치에 위치하고 있는지 여부를 용이하게 판별할 수 있다. 그 결과, 배선 회로 기판(1)의 양부를 확실하게 또한 간편하게 판별하면서, 높은 생산성을 확보하여 비용의 저감화를 도모할 수 있는 배선 회로 기판(1)으로서 제공할 수 있다.
또한, 위치 판별 영역(13)은, 개구부(8)의 각 변에서, 양쪽 외측의 배선(5)의 길이 방향(커버 절연층(4)의 가장자리(7)를 따르는 방향)에 대하여 직교하는 방향에 있어서, 커버 절연층(4)의 가장자리(7)가 형성되는 위치에 관한 공차가 허용되는 간격을 두고 대향 배치되는 1조의 판별 마크(14)에 의해 구획되어 있다. 그 때문에, 1조의 판별 마크(14)에 의해, 간단하게 위치 판별 영역(13)을 마련할 수 있다.
또한, 1조의 판별 마크(14)는, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 최외측의 배선(5)의 외측에 마련된다. 그 때문에, 배선(5)의 간격 W2를, 미세 피치화하여, 상기 길이로 설정할 수 있다.
또한, 1조의 판별 마크(14)는, 개구부(8)의 각 변마다 마련되어, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 양쪽 최외측(최외측)의 배선(5)으로부터 외측을 향하여 돌출하도록 형성되어 있고, 판별 마크(14)의 제 1 돌기부(9) 및 제 2 돌기부(10)는, 도체 패턴(3)의 최외측의 배선(5)과 연속하고 있다. 그 때문에, 상기 전해 도금에 의한 도체 패턴(3)의 형성에 있어서, 배선(5)과 공통하는 도금선으로부터의 급전에 의해, 도체 패턴(3)과 1조의 판별 마크(14)를 동시에 형성할 수 있다. 그 결과, 1조의 판별 마크(14)를 간단하게 형성할 수 있다.
또, 상기 설명에서는, 개구부(8)의 각 변에서, 1조의 판별 마크(14)는, 제 1 돌기부(9) 및 제 2 돌기부(10)를, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 최외측(양쪽 외측)의 각 배선(5)과 연속하도록 형성하였지만, 예컨대, 도 4에 도시하는 바와 같이, 개구부(8)의 각 변에서, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 최외측(양쪽 외측)의 각 배선(5)에 대하여, 또한 그 외측에 간격 W3를 사이에 두고, 각 배선(5)에 병행하여 연장하는 전용 배선(17)을 형성하고, 그 전용 배선(17)으로부터, 연속하여, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서 내측을 향하여 돌출하도록, 제 1 돌기부(9) 및 제 2 돌기부(10) 를 형성함으로써, 1조의 판별 마크(14)를 형성할 수도 있다.
그리고, 이 1조의 판별 마크(14)에 의해서, 개구부(8)의 각 변에서, 위치 판별 영역(13)은, 각 제 1 돌기부(9)의 내측 가장자리(15)를 연결하는 제 1 기준선 BL1과, 각 제 2 돌기부(10)의 외측 가장자리(16)를 연결하는 제 2 기준선 BL2에 협지되는, 개구부(8)의 각 변에서 가장자리(7)를 따른 띠형상 영역으로서 구획된다.
또한, 예컨대, 도 5에 도시하는 바와 같이, 전용 배선(17)을 마련하지 않고, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 최외측의 각 배선(5)에 대하여, 간격 W3를 사이에 두고, 제 1 돌기부(9) 및 제 2 돌기부(10)로부터 판별 마크(14)를 형성할 수도 있다.
이 판별 마크(14)에서는, 도 5에 도시하는 바와 같이, 제 1 돌기부(9) 및 제 2 돌기부(10)가, 각각 독립하여 평면에서 보아 정방형 형상으로 형성되어 있다.
또, 도 4 및 도 5에 나타내는, 각 배선(5)에 대한 판별 마크(14)의 제 1 돌기부(9) 및 제 2 돌기부(10)와, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 최외측의 배선(5)과의 간격 W3는, 예컨대, 70㎛이내, 바람직하게는, 15 ~ 30㎛로 설정된다.
그리고, 1조의 판별 마크(14)에 의해서, 개구부(8)의 각 변에서, 위치 판별 영역(13)은, 각 제 1 돌기부(9)의 내측 가장자리(15)를 연결하는 제 1 기준선 BL1과, 각 제 2 돌기부(10)의 외측 가장자리(16)를 연결하는 제 2 기준선 BL2에 협지되는, 개구부(8)의 각 변에서 가장자리(7)를 따르는 띠형상 영역으로서 구획된다.
또한, 도 5에 나타내는 판별 마크(14)의 제 1 돌기부(9) 및 제 2 돌기부(10)의 평면에서 보아 정방형 형상 대신에, 평면에서 보아 도형 형상이나 평면에서 보아 알파벳 형상으로 형성하여도 좋고, 예컨대, 평면에서 보아 삼각형 형상(배선(5)의 길이 방향 내측에 정점을 갖는 삼각형 형상, 도 6 참조), 평면에서 보아 십자 형상(도 7 참조), 평면에서 보아 일자형 형상(커버 절연층(4)의 가장자리(7)를 따르는 방향을 따르는 일자형 형상, 도 8 참조), 평면에서 보아 T 자형 형상(배선(5)의 길이 방향을 따르는 방향을 따르는 T 자형 형상, 도 9 참조), 평면에서 보아 T 자형 형상(커버 절연층(4)의 가장자리(7)를 따르는 방향을 따르는 T 자형 형상, 도 10 참조), 평면에서 보아 L 자형 형상(도 11 참조), 평면에서 보아 원형 형상(도 12 참조) 등, 목적 및 용도 등에 의해서, 그 평면 형상은 적절히 선택될 수 있다.
그리고, 도 5~도 12에 도시하는 바와 같이 각 1조의 판별 마크(14)에 의해서, 개구부(8)의 각 변에서, 위치 판별 영역(13)이 각각 구획된다.
보다 구체적으로는, 도 5, 도 6, 도 8, 도 9, 도 11 및 도 12에 있어서는, 위치 판별 영역(13)은, 각 제 1 돌기부(9)의 내측 가장자리(15)를 연결하는 제 1 기준선 BL1과, 각 제 2 돌기부(10)의 외측 가장자리(16)를 연결하는 제 2 기준선 BL2에 협지되는, 개구부(8)의 각 변에서 가장자리(7)를 따르는 띠형상 영역으로서 구획된다.
또한, 보다 구체적으로는, 도 7 및 도 10에 있어서는, 위치 판별 영역(13)은, 배선(5)의 길이 방향을 따르는 방향에 있어서의 각 제 1 돌기부(9)의 중심을 연결하는 제 1 기준선 BL1과, 배선(5)의 길이 방향을 따르는 방향에 있어서의 각 제 2 돌기부(10)의 중심을 연결하는 제 2 기준선 BL2에 협지된다, 개구부(8)의 각 변에서 가장자리(7)를 따르는 띠형상 영역으로서 구획된다.
또한, 판별 마크(14)를 제 1 돌기부(9) 및 제 2 돌기부(10) 대신에, 도 13에 도시하는 바와 같이, 최외측의 각 배선(5)의 길이 방향을 따라 연속하여 연장하는 평면에서 보아 대략 직사각형 형상의 1개의 돌기부(18)로 형성하더라도 좋다.
그리고, 1조의 판별 마크(14)에 의해서, 개구부(8)의 각 변에서, 위치 판별 영역(13)이 각각 구획된다.
보다 구체적으로는, 위치 판별 영역(13)은, 각 돌기부(18)의 내측 가장자리(15)를 연결하는 제 1 기준선 BL1과, 각 돌기부(18)의 외측 가장자리(16)를 연결하는 제 2 기준선 BL2에 협지되는, 개구부(8)의 각 변에서 가장자리(7)를 따르는 띠형상 영역으로서 구획된다.
또한, 판별 마크(14)를 제 1 돌기부(9) 및 제 2 돌기부(10) 대신에, 도 14에 도시하는 바와 같이, 제 1 오목부(19) 및 제 2 오목부(20)로 형성하여도 좋다.
제 1 오목부(19) 및 제 2 오목부(20)는, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 최외측의 각 배선(5)을, 내측을 향하여 평면에서 보아 정방형 형상에 절결되도록 형성되어 있다.
그리고, 1조의 판별 마크(14)에 의해서, 개구부(8)의 각 변에서, 위치 판별 영역(13)이 각각 구획된다.
보다 구체적으로는, 위치 판별 영역(13)은, 각 제 1 오목부(19)의 내측 가장자리(15)를 연결하는 제 1 기준선 BL1과, 각 제 2 오목부(20)의 외측 가장자리(16) 를 연결하는 제 2 기준선 BL2에 협지되는, 개구부(8)의 각 변에서 가장자리(7)를 따르는 띠형상 영역으로서 구획된다.
또, 상기 각 도면 중, 도 3 ~ 도 6, 도 8, 도 9, 도 11, 도 13 및 도 14에 도시하는 바와 같이, 판별 마크(14)는, 제 1 기준선 BL1및 제 2 기준선 BL2을, 명확히 하여 인식할 수 있는 직선 부분을 포함하고 있는 평면 형상인 것이 바람직하다.
또, 상기 도 4 ~ 도 14에 나타내는 판별 마크(도 1(a)에 있어서의 제 1 돌기부(9) 및 제 2 돌기부(10)에 상당하는 부분)에 있어서의, 배선(5)의 길이 방향을 따르는 방향의 길이 L1은, 예컨대, 15 ~ 150㎛, 바람직하게는, 20 ~ 100㎛로 설정되고, 커버 절연층(4)의 가장자리(7)를 따르는 방향의 길이 L2은, 예컨대, 15 ~ 150㎛, 바람직하게는, 20 ~ 100㎛로 설정되어 있다.
또한, 상기 1조의 판별 마크(14)는, 도체 패턴(3)의 형성과 동시에, 도체 패턴(3)을 형성하는 금속과 동일한 금속으로 형성하였지만, 1조의 판별 마크(14)는, 관찰로 상기 단자부(6)를 피복하는 커버 절연층(4)의 가장자리(7)의 적정 위치를 판별하는 기준으로 되면, 특히 제한되지 않고, 예컨대, 커버 절연층(4)의 개구부(8)로부터 노출하는 베이스 절연층(2)에, 레이저나 금형 등으로 오목부 또는 관통 구멍을 형성함으로써, 1조의 판별 마크(14)를 형성할 수도 있다.
또한, 상기 설명에서는, 1조의 판별 마크(14)를, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 최외측(양쪽 외측)의 배선(5)의 외측에 마련하였지만, 이것에 제한되지 않고, 도시하지 않지만, 1조의 판별 마크(14)를, 커버 절연 층(4)의 가장자리(7)를 따르는 방향에 있어서의 최외측의 배선(5)의 내측에 마련하더라도 좋다. 바람직하게는, 배선(5)의 미세 피치화의 관점에서, 1조의 판별 마크(14)를, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 최외측의 배선(5)의 외측에 마련한다.
또한, 1조의 판별 마크(14)는, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 양쪽 최외측의 배선(5)에 마련하였지만, 이것에 제한되지 않고, 도시하지 않지만, 하나의 판별 마크(14)를, 커버 절연층(4)의 가장자리(7)를 따르는 방향으로의 최외측의 한쪽의 배선(5)에만 마련하여도 좋다. 바람직하게는, 1조의 판별 마크(14)를, 커버 절연층(4)의 가장자리(7)를 따르는 방향에 있어서의 양쪽 최외측의 배선(5)에 마련한다.
또한, 위치 판별 영역(13)은, 개구부(8)의 모든 변에, 각각(4개) 마련했지만, 이것에 제한되지 않고, 도시하지 않지만, 위치 판별 영역(13)을, 개구부(8)의 4변중 적어도 어느 하나의 변에 마련하여도 좋다. 바람직하게는, 커버 절연층(4)의 가장자리(7)의 위치를 보다 정확히 판단하기 위해서, 위치 판별 영역(13)을 개구부(8)의 4변의 전부에 마련한다.
또, 상기 설명은, 본 발명의 예시의 실시예로서 제공하였지만, 이것은 단순한 예시에 지나지 않고, 한정적으로 해석해서는 안 된다. 해당 기술 분야의 당업자에 의해서 자명한 본 발명의 변형예는, 후기의 특허 청구의 범위에 포함되는 것이다.
본 발명에 따르면, 배선 회로 기판의 양부를 확실하게 또한 간편하게 판별하면서, 높은 생산성을 확보하여, 비용의 저감화를 도모할 수 있다.
Claims (6)
- 베이스 절연층과, 상기 베이스 절연층 위에 형성된 도체 패턴과, 상기 도체 패턴을 피복하도록, 상기 베이스 절연층 위에 형성된 커버 절연층을 구비하는 배선 회로 기판에 있어서,상기 도체 패턴은 외부 단자와 접속하기 위한 단자부를 포함하고,상기 커버 절연층에는, 상기 단자부에 대응하여 개구부가 형성되어 있고,상기 개구부에 면하는 상기 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하기 위한 위치 판별 영역이 상기 단자부의 근방에 마련되어 있으며,상기 위치 판별 영역은,상기 커버 절연층의 가장자리를 따르는 방향으로 연장하도록 형성되어 있고,상기 커버 절연층의 가장자리를 따르는 방향에 대해 교차하는 방향에 있어서, 상기 커버 절연층의 가장자리가 형성되는 위치에 관한 공차가 허용되는 간격을 두고 대향 배치되는 1조의 판별 마크에 의해 구획되어 있는것을 특징으로 하는 배선 회로 기판.
- 삭제
- 제 1 항에 있어서,상기 단자부는 상기 커버 절연층의 가장자리를 따르는 방향을 따라 복수 병렬 마련되어 있고,상기 도체 패턴은, 각 상기 단자부에 대응하여, 각 상기 단자부로부터 상기 커버 절연층의 가장자리를 따르는 방향에 교차하는 방향으로 연장하는 배선을 포함하고,상기 판별 마크는 상기 커버 절연층의 가장자리를 따르는 방향에 있어서의 최외측의 상기 배선의 외측에 마련되어 있는것을 특징으로 하는 배선 회로 기판.
- 제 1 항에 있어서,상기 판별 마크가, 상기 커버 절연층의 가장자리를 따르는 방향에 있어서의 양쪽 최외측의 배선으로부터 외측을 향하여 돌출하도록 마련되어 있는 것을 특징으로 하는 배선 회로 기판.
- 베이스 절연층 위에, 외부 단자와 접속하기 위한 단자부를 포함하는 도체 패턴을 형성하는 공정과,상기 베이스 절연층 위에, 상기 도체 패턴을 피복하여, 상기 단자부가 노출하는 개구부가 형성되도록, 커버 절연층을 형성하는 공정과,상기 개구부에 면하는 상기 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하기 위한 위치 판별 영역을 형성하는 공정과,상기 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하는 공정을 구비하고,상기 커버 절연층의 가장자리가 적정 위치에 위치하고 있는지 여부를 판별하는 공정에서, 상기 커버 절연층의 가장자리가 상기 위치 판별 영역에 배치되어 있을 때에, 배선 회로 기판이 양품인 것을 검지하며, 상기 커버 절연층의 가장자리가 상기 위치 판별 영역에 배치되어 있지 않을 때에, 배선 회로 기판이 불량품인 것을 검지하며,상기 위치 판별 영역은,상기 커버 절연층의 가장자리를 따르는 방향으로 연장하도록 형성되어 있고,상기 커버 절연층의 가장자리를 따르는 방향에 대해 교차하는 방향에 있어서, 상기 커버 절연층의 가장자리가 형성되는 위치에 관한 공차가 허용되는 간격을 두고 대향 배치되는 1조의 판별 마크에 의해 구획되어 있는것을 특징으로 하는 배선 회로 기판의 제조 방법.
- 제 5 항에 있어서,상기 도체 패턴을 형성하는 공정 및 상기 위치 판별 영역을 형성하는 공정에서, 상기 도체 패턴과 상기 위치 판별 영역을 동시에 형성하는 것을 특징으로 하는 배선 회로 기판의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036727A JP4762749B2 (ja) | 2006-02-14 | 2006-02-14 | 配線回路基板およびその製造方法 |
JPJP-P-2006-00036727 | 2006-02-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070082038A KR20070082038A (ko) | 2007-08-20 |
KR101333412B1 true KR101333412B1 (ko) | 2013-11-28 |
Family
ID=38000831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070014871A KR101333412B1 (ko) | 2006-02-14 | 2007-02-13 | 배선 회로 기판 및 그 제조 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7407386B2 (ko) |
EP (1) | EP1819209B1 (ko) |
JP (1) | JP4762749B2 (ko) |
KR (1) | KR101333412B1 (ko) |
CN (1) | CN101022699B (ko) |
TW (1) | TWI399145B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5190695B2 (ja) * | 2008-09-26 | 2013-04-24 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板シート、およびその製造方法 |
CN105138172B (zh) | 2011-11-27 | 2018-08-07 | 宸鸿科技(厦门)有限公司 | 触控感测装置及其制造方法 |
JP7101512B2 (ja) * | 2018-03-28 | 2022-07-15 | Fdk株式会社 | 回路基板及びその製造方法 |
KR102537444B1 (ko) * | 2018-05-31 | 2023-05-30 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
TWI754194B (zh) * | 2019-12-16 | 2022-02-01 | 頎邦科技股份有限公司 | 電路板 |
KR20210087793A (ko) * | 2020-01-03 | 2021-07-13 | 삼성전자주식회사 | 생체 센서 및 전극용 키 구조물을 포함하는 전자 장치 |
CN113301709A (zh) * | 2020-02-24 | 2021-08-24 | 颀邦科技股份有限公司 | 线路板 |
TWI723829B (zh) * | 2020-04-01 | 2021-04-01 | 頎邦科技股份有限公司 | 線路板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278787A (ja) * | 1989-04-19 | 1990-11-15 | Seiko Epson Corp | プリント配線基板のパターン構造 |
JP2000077835A (ja) | 1998-09-02 | 2000-03-14 | Sony Corp | プリント配線基板上のランド |
KR20050003803A (ko) * | 2003-07-04 | 2005-01-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지의 서브스트레이트 |
US20050218513A1 (en) * | 2004-03-30 | 2005-10-06 | Toshiharu Seko | Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58147274A (ja) * | 1982-02-26 | 1983-09-02 | Fuji Photo Film Co Ltd | 光電子増倍管の過電流検出保護方法 |
JP3554533B2 (ja) | 2000-10-13 | 2004-08-18 | シャープ株式会社 | チップオンフィルム用テープおよび半導体装置 |
JP3714175B2 (ja) * | 2001-03-06 | 2005-11-09 | セイコーエプソン株式会社 | フレキシブルプリント板を用いた表示装置 |
US6667090B2 (en) | 2001-09-26 | 2003-12-23 | Intel Corporation | Coupon registration mechanism and method |
JP2005175113A (ja) | 2003-12-10 | 2005-06-30 | Fdk Corp | フリップチップ実装用プリント配線基板 |
JP4607612B2 (ja) * | 2005-02-09 | 2011-01-05 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
-
2006
- 2006-02-14 JP JP2006036727A patent/JP4762749B2/ja active Active
-
2007
- 2007-02-01 TW TW096103648A patent/TWI399145B/zh not_active IP Right Cessation
- 2007-02-13 KR KR1020070014871A patent/KR101333412B1/ko not_active IP Right Cessation
- 2007-02-13 US US11/705,408 patent/US7407386B2/en active Active
- 2007-02-13 CN CN2007100840610A patent/CN101022699B/zh active Active
- 2007-02-14 EP EP07102362A patent/EP1819209B1/en not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278787A (ja) * | 1989-04-19 | 1990-11-15 | Seiko Epson Corp | プリント配線基板のパターン構造 |
JP2000077835A (ja) | 1998-09-02 | 2000-03-14 | Sony Corp | プリント配線基板上のランド |
KR20050003803A (ko) * | 2003-07-04 | 2005-01-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지의 서브스트레이트 |
US20050218513A1 (en) * | 2004-03-30 | 2005-10-06 | Toshiharu Seko | Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus |
Also Published As
Publication number | Publication date |
---|---|
TW200810643A (en) | 2008-02-16 |
JP2007220729A (ja) | 2007-08-30 |
TWI399145B (zh) | 2013-06-11 |
US7407386B2 (en) | 2008-08-05 |
US20070190852A1 (en) | 2007-08-16 |
CN101022699A (zh) | 2007-08-22 |
JP4762749B2 (ja) | 2011-08-31 |
KR20070082038A (ko) | 2007-08-20 |
CN101022699B (zh) | 2012-02-22 |
EP1819209A1 (en) | 2007-08-15 |
EP1819209B1 (en) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7371971B2 (en) | Wired circuit board and producing method thereof | |
KR101333412B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
JP4757083B2 (ja) | 配線回路基板集合体シート | |
US7286370B2 (en) | Wired circuit board and connection structure of wired circuit board | |
US7358619B2 (en) | Tape carrier for TAB | |
US20080087455A1 (en) | Wired circuit board | |
US8222530B2 (en) | Wired circuit board assembly sheet | |
KR20090037333A (ko) | Cof 기판 | |
JP4394432B2 (ja) | 配線回路基板保持シートの製造方法 | |
KR20040078558A (ko) | 플렉시블 배선 회로 기판 | |
KR100891531B1 (ko) | 패턴 정렬 불량 검출 장치 | |
TWI637666B (zh) | 電路板及電路板製作方法 | |
JP2010192610A (ja) | 多面付け現像パターン形成済プリント配線板用基材の製造方法および検査方法、多面付けプリント配線板の製造方法および検査方法、半導体装置の製造方法、ならびに露光マスク | |
JP5538156B2 (ja) | フレキシブルプリント配線板の製造方法 | |
JP2007103587A (ja) | 配線回路基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |