Nothing Special   »   [go: up one dir, main page]

KR101301515B1 - LCD with color-filter on TFT and method of fabricating of the same - Google Patents

LCD with color-filter on TFT and method of fabricating of the same Download PDF

Info

Publication number
KR101301515B1
KR101301515B1 KR1020030086272A KR20030086272A KR101301515B1 KR 101301515 B1 KR101301515 B1 KR 101301515B1 KR 1020030086272 A KR1020030086272 A KR 1020030086272A KR 20030086272 A KR20030086272 A KR 20030086272A KR 101301515 B1 KR101301515 B1 KR 101301515B1
Authority
KR
South Korea
Prior art keywords
substrate
forming
liquid crystal
delete delete
bonding
Prior art date
Application number
KR1020030086272A
Other languages
Korean (ko)
Other versions
KR20050052732A (en
Inventor
김웅권
김동국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030086272A priority Critical patent/KR101301515B1/en
Priority to US10/999,000 priority patent/US7612860B2/en
Priority to CNB2004100967251A priority patent/CN100380216C/en
Publication of KR20050052732A publication Critical patent/KR20050052732A/en
Priority to US12/588,012 priority patent/US7944540B2/en
Application granted granted Critical
Publication of KR101301515B1 publication Critical patent/KR101301515B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 어레이기판에 컬러필터가 구성된 COT구조의 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and a liquid crystal display device having a COT structure in which a color filter is formed on an array substrate.

특히, 컬러필터가 구성된 하부기판과 상부기판을 합착하는데 필요한 합착 마진(align margin)을 최소화하기 위해, 상부 기판의 주변으로 합착키를 형성하는 것을 특징으로 하며 더욱이, 합착키(align key)는 배향막을 형성하는 공정에서 동시에 진행된다.Particularly, in order to minimize the alignment margin required for bonding the lower substrate and the upper substrate including the color filter, the bonding key is formed around the upper substrate, and the alignment key is an alignment layer. In the process of forming a process is carried out at the same time.

이와 같이 하면, 상. 하부 기판을 합착하는 공정에서 합착 마진을 최소화하여 더 나아가 액정 마진 증가를 고려하지 않아도 되는 장점이 있다.
Doing so, phase. In the process of bonding the lower substrate, there is an advantage of minimizing the bonding margin and further increasing the liquid crystal margin.

Description

씨오티 구조 액정표시장치 및 그 제조방법{LCD with color-filter on TFT and method of fabricating of the same} CIO structure liquid crystal display and manufacturing method thereof {LCD with color-filter on TFT and method of fabricating of the same}             

도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이고,1 is an exploded perspective view schematically showing a configuration of a general liquid crystal display device,

도 2는 종래에 따른 COT구조 액정표시장치의 구성을 개략적으로 도시한 단면도이고,2 is a cross-sectional view schematically illustrating a configuration of a conventional liquid crystal display (COT) structure.

도 3은 본 발명에 따른 COT구조 액정표시장치의 구성을 개략적으로 제 1 단면도이고,3 is a first cross-sectional view schematically illustrating a configuration of a COT structure liquid crystal display device according to the present invention;

도 4는 본 발명에 따른 COT구조 액정표시장치의 구성을 도시한 제 2 단면도이다.
4 is a second cross-sectional view showing the configuration of a COT structure liquid crystal display device according to the present invention.

<도면의 주요부분에 대한 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

200 : 제 1 기판 202 : 제 1 합착키200: first substrate 202: first bonding key

250 : 제 2 기판 252 : 공통 전극250: second substrate 252: common electrode

254 : 배향막 256 : 제 2 합착키
254: alignment layer 256: second bonding key

본 발명은 액정표시장치에 관한 것으로 특히, COT(color filter on TFT)구조의 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a color filter on TFT (COT) structure and a method of manufacturing the same.

일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.In general, a liquid crystal display device displays an image by using optical anisotropy and birefringence characteristics of liquid crystal molecules. When an electric field is applied, the alignment of liquid crystals is changed, and the characteristics of light transmission vary according to the arrangement direction of the changed liquid crystals.

일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 상기 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so as to face the surfaces on which two electrodes are formed, injecting a liquid crystal material between the two substrates, and then applying voltage to the two electrodes. By moving the liquid crystal molecules by the electric field is a device that represents the image by the transmittance of light that varies accordingly.

도 1은 종래에 따른 액정표시장치를 개략적으로 나타낸 도면이다.1 is a view schematically showing a liquid crystal display according to the related art.

도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙 매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(7)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다. As shown, a general color liquid crystal display 11 includes a color filter 7 and a color filter 7 including a black matrix 6 formed between a sub color filter 8 and each sub color filter 8. The upper substrate 5 having the common electrode 18 deposited thereon, the pixel region P, and the pixel electrode 17 and the switching element T formed in the pixel region, and the pixel region P The liquid crystal 14 is filled between the lower substrate 22 and the upper substrate 5 and the lower substrate 22 on which array wiring is formed.                         

상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트 배선(13)과 데이터 배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 crosses the plurality of thin film transistors TFT. ) And data wirings 15 are formed.

이때, 상기 화소영역(P)은 상기 게이트 배선(13)과 데이터 배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.In this case, the pixel area P is an area defined by the gate line 13 and the data line 15 crossing each other, and a transparent pixel electrode 17 is formed on the pixel area P as described above.

상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다. The pixel electrode 17 uses a transparent conductive metal having a relatively high transmittance of light, such as indium-tin-oxide (ITO).

상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(C)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.A storage capacitor C connected in parallel with the pixel electrode 17 is formed on the gate wiring 13, and a part of the gate wiring 13 is used as the first electrode of the storage capacitor C, and a second As an electrode, an island-shaped source / drain metal layer 30 formed of the same material as the source and drain electrodes is used.

이때, 상기 소스/드레인 금속층(30)은 화소 전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다. In this case, the source / drain metal layer 30 may be in contact with the pixel electrode 17 to receive a signal of the pixel electrode.

그런데, 전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여 액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.However, as described above, when the upper color filter substrate 5 and the lower array substrate 22 are bonded to each other to produce a liquid crystal panel, light leakage due to the bonding error between the color filter substrate 5 and the array substrate 22 is poor. There is a very high probability of occurrence.

따라서, 이러한 문제를 해결하기 위해 근래에는 어레이기판에 컬러필터를 구성하는 COT(color filter on TFT)구조가 제안되었다. Therefore, in order to solve this problem, a COT (color filter on TFT) structure for constructing a color filter on an array substrate has recently been proposed.                         

도 2는 종래에 따른 COT구조의 액정표시장치의 구성을 개략적으로 도시한 확대 단면도이다.2 is an enlarged cross-sectional view schematically illustrating a configuration of a liquid crystal display device having a COT structure according to the related art.

도시한 바와 같이, 종래에 따른 COT 구조의 액정표시장치(100)는 어레이기판(110)과, 어레이기판(110)과는 실런트(180)를 통해 합착되는 상부 기판(150)으로 구성된다.As shown in the drawing, the liquid crystal display device 100 having the COT structure according to the related art is composed of an array substrate 110 and an upper substrate 150 which is bonded to the array substrate 110 through a sealant 180.

상기 어레이기판(110)은 기판 면에 게이트 전극(112)과 액티브층(120)과 소스 전극(122)과 드레인 전극(124)을 포함하는 박막트랜지스터(T)가 구성되고 도시하지는 않았지만, 상기 박막트랜지스터(T)를 중심으로 수직하게 교차하여 화소 영역(P)을 정의하는 게이트 배선 및 데이터 배선(114,미도시)이 구성된다.The array substrate 110 includes a thin film transistor T including a gate electrode 112, an active layer 120, a source electrode 122, and a drain electrode 124 on a substrate surface, but is not illustrated. A gate line and a data line 114 (not shown) are formed to vertically intersect the transistor T to define the pixel region P. Referring to FIG.

상기 게이트 배선(114)의 일 끝단에는 게이트 패드(116)가 구성되고, 상기 데이터 배선(미도시)의 일 끝단에는 데이터 패드(미도시)가 구성된다.A gate pad 116 is configured at one end of the gate wiring 114, and a data pad (not shown) is configured at one end of the data wiring (not shown).

상기 박막트랜지스터(T)및 어레이 배선이 구성된 기판(110)의 전면에는 적,녹,청 컬러필터(128a,128b,미도시)와 블랙매트릭스(130)가 구성되는데, 상기 컬러필터(128a,128b,미도시)는 화소 영역(P)에 대응하여 구성되고, 상기 블랙 매트릭스(130)는 박막트랜지스터(T)의 채널영역(CH)에 대응하여 구성된다.Red, green, and blue color filters 128a, 128b (not shown) and a black matrix 130 are formed on the front surface of the substrate 110 having the thin film transistor T and the array wiring, and the color filters 128a and 128b. , Not shown, is configured to correspond to the pixel region P, and the black matrix 130 is configured to correspond to the channel region CH of the thin film transistor T.

상기 적, 녹, 청 컬러 필터(128a,128b,미도시)의 상부에는 상기 드레인 전극(124)과 접촉하는 투명한 화소 전극(134)이 구성된다.A transparent pixel electrode 134 is formed on the red, green, and blue color filters 128a and 128b (not shown) to contact the drain electrode 124.

전술한 화소 전극(134)의 상부에는 폴리이미드(polyimide)를 도포하여, 제 1 배향막(136)을 형성한다.The first alignment layer 136 is formed by applying polyimide on the pixel electrode 134 described above.

전술한 바와 같이 구성된 어레이기판(110)에 대응하는 상부 기판(150)의 일 면에는 공통 전극(152)과 공통 전극의 상부에는 제 2 배향막(154)을 형성한다.The common electrode 152 is formed on one surface of the upper substrate 150 corresponding to the array substrate 110 configured as described above, and the second alignment layer 154 is formed on the common electrode.

전술한 구성에서, 제 1 기판(110)과 제 2 기판(150)을 실런트(180)를 통해 합착하는 공정중 합착 불량시, 상기 실런트(180)가 배향막(154 또는 136)과 접촉하게 되면 실터짐 불량이 발생할 수 있다.In the above-described configuration, in the case of poor adhesion during the process of bonding the first substrate 110 and the second substrate 150 through the sealant 180, when the sealant 180 comes into contact with the alignment layer 154 or 136, Poor failure may occur.

따라서, 상기 실런트(180)와 배향막은 충분한 이격거리(S1)를 두고 구성해야 하는데 이러한 경우에는, 이격거리는 공정 마진을 포함한 것이며, 포함된 마진만큼 상기 제 1 기판(110)과 제 2 기판(150)사이에 주입되는 액정량이 증가하게 되므로 액정 마진(LC margin)이 증가하여 비용면에서 제품의 경쟁력을 저하 하는 문제가 있다.
Therefore, the sealant 180 and the alignment layer should be configured with a sufficient separation distance (S1). In this case, the separation distance includes a process margin, and the first substrate 110 and the second substrate 150 by the included margin. Since the amount of liquid crystal injected between the two increases, the liquid crystal margin (LC margin) is increased to reduce the competitiveness of the product in terms of cost.

본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 제안된 것으로,The present invention has been proposed for the purpose of solving the above problems,

본 발명은 COT 구조 액정표시장치용 상부기판에 배향막을 형성하는 PI공정에서 기판의 주변에 합착키를 동시에 형성하는 것을 특징으로 한다.The present invention is characterized in that the bonding key is formed simultaneously around the substrate in the PI process of forming the alignment layer on the upper substrate for the COT structure liquid crystal display.

이와 같이 하면, 배향막의 에지(edge)와 실런트(sealant) 사이의 거리를 최소화 할 수 있으므로, 액정마진의 증가를 방지할 수 있고 합착 불량을 미연에 방지할 수 있다.
In this way, since the distance between the edge of the alignment layer and the sealant can be minimized, an increase in the liquid crystal margin can be prevented and a poor adhesion can be prevented.

전술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 씨.오.티(COT)구조 액정표시장치의 제조방법은 제 1 기판과 제 2 기판을 준비하는 단계와; 제 2 기판과 마주보는 제 1 기판의 일면에 서로 수직하게 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 스위칭 소자를 형성하는 단계와; 상기 화소 영역에 컬러필터를 형성하는 단계와; 상기 컬러필터의 상부에, 상기 스위칭 소자와 접촉하는 투명한 화소 전극을 형성하는 단계와; 상기 화소 전극이 구성된 상기 제 1 기판의 상부에 제 1 배향막을 형성하는 단계와; 상기 제 1 기판과 마주 보는 상기 제 2 기판의 일면에 공통 전극을 형성하는 단계와; 상기 공통 전극의 상부에 제 2 배향막을 형성하는 단계와; 상기 제 2 기판의 외곽에서 상기 제 2 기판의 표면 일부를 녹여 합착키를 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing a COT (COT) structure liquid crystal display device, comprising: preparing a first substrate and a second substrate; Forming gate lines and data lines on one surface of the first substrate facing the second substrate so as to perpendicularly cross each other to define a pixel area; Forming a switching element at an intersection point of the gate line and the data line; Forming a color filter in the pixel region; Forming a transparent pixel electrode on the color filter, the transparent pixel electrode in contact with the switching element; Forming a first alignment layer on the first substrate including the pixel electrode; Forming a common electrode on one surface of the second substrate facing the first substrate; Forming a second alignment layer on the common electrode; Melting a portion of the surface of the second substrate at an outer side of the second substrate to form a bonding key.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 제 2 기판에 구성된 합착키에 대응하는 제 1 기판이 일면에, 상기 게이트 배선 또는 데이터 배선과 동일층 동일물질로 합착키를 형성하는 단계를 포함하며, 상기 합착키가 구성된 부분의 제 2 기판은 공정이 완료된 후 제거된다.Forming a bonding key on one surface of the first substrate corresponding to the bonding key formed on the second substrate, the bonding key being made of the same material as the gate wiring or the data wiring; Is removed after the process is complete.

이하 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명한다.
Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

-- 실시예 --Example

도 3은 본 발명에 따른 COT 구조 액정표시장치의 구성을 개략적으로 도시한 단면도이다.3 is a cross-sectional view schematically showing the configuration of a COT structure liquid crystal display device according to the present invention.

도시한 바와 같이, COT구조 액정표시장치(LP)는 액정(미도시)을 사이에 두고 제 1 기판(200)과 제 2 기판(250)을 합착하여 구성한다.As illustrated, the COT structure liquid crystal display device LP is formed by bonding the first substrate 200 and the second substrate 250 to each other with a liquid crystal (not shown) therebetween.

상기 제 1 기판(200)에는 컬러필터를 포함하는 박막트랜지스터 어레이부(AP)를 구성하고, 제 1 기판(200)의 주변에 제 1 합착키(202)를 구성한다.The first substrate 200 includes a thin film transistor array unit AP including a color filter, and a first bonding key 202 around the first substrate 200.

이때, 상기 제 1 합착키(202)는 상기 박막트랜지스터 어레이부(AP)를 형성하는 공정중, 전극 및 배선을 형성하는 공정에서 동일층 동일물질로 형성하면 된다.In this case, the first bonding key 202 may be formed of the same material in the process of forming the electrode and the wiring during the process of forming the thin film transistor array part AP.

상기 제 1 기판(200)과 마주보는 제 2 기판(205)의 일면에는 공통 전극(252)과 배향막(254)을 구성한다. The common electrode 252 and the alignment layer 254 are formed on one surface of the second substrate 205 facing the first substrate 200.                     

상기 배향막(254)을 인쇄방식으로 구성하는 경우에는, 배향막(254)을 인쇄하는 인쇄판에 합착키 형상의 패턴을 더욱 구성하여, 배향막을 형성하는 공정과 동시에 기판(200)의 외곽에 원하는 형상의 제 2 합착키(256)를 구성할 수 있다.When the alignment film 254 is configured by a printing method, a bonding key shape pattern is further formed on a printing plate on which the alignment film 254 is printed, and at the same time as the step of forming the alignment film, The second engaging key 256 can be configured.

이때, 상기 제 2 합착키(256)부분에는 배향막 뿐 아니라 색깔이 있는 수지를 사용할 수 있다. 즉 인쇄판에 배향막(254)과 상기 색깔이 있는 수지를 바른 후 기판에 인쇄하는 방식을 사용하면 된다.In this case, a colored resin may be used as the second bonding key 256. That is, the alignment plate 254 and the colored resin are applied to the printing plate, and then the printing method may be used.

또한, 잉크젯(ink jet)방식을 이용하여 합착키(256)가 형성될 부분에 배향막을 떨어뜨리고 굳히는 방식으로 합착키를 형성할 수 있다. In addition, the bonding key may be formed by dropping and aligning the alignment layer on the portion where the bonding key 256 is to be formed using an ink jet method.

전술한 바와 같이 배향막 및 안료를 포함하는 수지를 이용하여 합착키를 형성하는 방법 이외에, 레이저빔(laser beam)을 조사하여 글라스의 일부를 녹이는 공정으로 합착키를 마킹(marking)할 수 있다.As described above, in addition to forming a bonding key using a resin including an alignment layer and a pigment, the bonding key may be marked by melting a portion of the glass by irradiating a laser beam.

이하, 도 4를 참조하여 전술한 바와 같은 합착키를 포함하는 COT 구조의 액정표시장치의 구성을 설명한다.Hereinafter, with reference to FIG. 4, the configuration of the liquid crystal display device having the COT structure including the above-described bonding key will be described.

도 4는 본 발명에 따른 C0T 구조 액정표시장치의 구성을 개략적으로 도시한 단면도이다.4 is a cross-sectional view schematically showing the configuration of a C0T structure liquid crystal display device according to the present invention.

본 발명에 따른 COT구조 액정표시장치(LP)는 실제로 영상이 나오는 표시영역(DA)과, 표시영역을 둘러싼 비표시영역(NDA)으로 정의된 상부 기판(350)과 하부기판(300)을 합착하여 구성한다.In the COT structure liquid crystal display (LP) according to the present invention, the upper substrate 350 and the lower substrate 300 defined by the display area DA where an image is actually displayed and the non-display area NDA surrounding the display area are bonded together. To configure.

상기 표시 영역(DA)은 액정표시장치(LP)의 크기 및 해상도에 따라 수십만개에서 수백만개의 화소(P)로 구성된다. The display area DA is composed of hundreds of thousands to millions of pixels P according to the size and resolution of the liquid crystal display device LP.                     

상기 하부 기판(300)에는 상기 각 화소(P)마다 일 방향으로 게이트 배선(304)이 구성되고 이와 수직한 방향으로 데이터 배선(미도시)을 구성하고, 상기 게이트 배선(304)과 데이터 배선(미도시)이 교차되는 부분마다 박막트랜지스터(T)를 구성하며, 상기 박막트랜지스터(T)는 게이트 전극(302)과 액티브층(320)과 소스 전극(322)과 드레인 전극(324)을 포함한다.A gate wiring 304 is formed in one direction for each pixel P in the lower substrate 300, and a data wiring (not shown) is formed in a direction perpendicular thereto, and the gate wiring 304 and the data wiring ( A thin film transistor T is formed at each intersection portion of the thin film transistor T, and the thin film transistor T includes a gate electrode 302, an active layer 320, a source electrode 322, and a drain electrode 324. .

상기 게이트 배선(304)의 끝단에는 게이트 패드(306)를 구성하고, 상기 데이터 배선(미도시)의 끝단에는 데이터 패드(미도시)를 구성한다.A gate pad 306 is formed at the end of the gate line 304, and a data pad is not formed at the end of the data line (not shown).

상기 다수의 화소(P)에 적색, 녹색, 청색 컬러필터(328a,328b,미도시)를 순차 구성하고, 상기 박막트랜지스터(T)에 대응하여 블랙매트릭스(320)가 구성된다. Red, green, and blue color filters 328a, 328b (not shown) are sequentially formed in the plurality of pixels P, and the black matrix 320 is configured to correspond to the thin film transistor T.

상기 컬러필터(328a,328b,미도시)의 상부에는 상기 각 화소(P)마다 독립적으로 패턴하여 화소 전극(334)을 구성하며, 상기 화소 전극(334)을 드레인 전극(324)과 접촉하도록 하여 드레인 전극(324)으로 부터 화소 전압을 입력받도록 한다.An upper portion of the color filters 328a and 328b (not shown) may be independently patterned for each pixel P to form the pixel electrode 334, and the pixel electrode 334 may be in contact with the drain electrode 324. The pixel voltage is input from the drain electrode 324.

상기 소스 및 드레인 전극(322,324)이 구성된 기판(300)의 전면에 보호막(PL)과 제 1 배향막(336)을 형성한다.The passivation layer PL and the first alignment layer 336 are formed on the entire surface of the substrate 300 including the source and drain electrodes 322 and 324.

전술한 구성 중 박막트랜지스터(T)를 구성하는 각 전극 및 배선을 형성하는 공정에서 제 1 합착키(400)를 형성할 수 있다.In the above-described configuration, the first bonding key 400 may be formed in the process of forming each electrode and the wiring constituting the thin film transistor T.

전술한 바와 같이 구성된 하부 기판(300)에 대응하는 상부 기판(350)에는 공통 전극과, 공통 전극(352)의 상부에는 제 2 배향막(354)과 동시에 합착키(align key, 356)를 구성한다.An alignment key 356 is formed at the same time as the common electrode on the upper substrate 350 corresponding to the lower substrate 300 configured as described above, and the second alignment layer 354 on the common electrode 352. .

상기 제 2 배향막(354)을 인쇄방식으로 구성하는 경우에는, 제 2 배향막(354)을 인쇄하는 인쇄판에 합착키 형상의 패턴을 더욱 구성하여, 제 2 배향막을 형성하는 공정과 동시에 기판(300)의 외곽에 원하는 형상의 제 2 합착키(356)를 구성할 수 있다.When the second alignment layer 354 is formed by a printing method, the substrate 300 may be formed at the same time as the step of forming a second alignment layer by further forming a bonding key shape pattern on a printing plate on which the second alignment layer 354 is printed. The second bonding key 356 of the desired shape can be configured on the outside of the.

이때, 상기 제 2 합착키(356)부분에는 배향막 뿐 아니라 색깔이 있는 수지를 사용할 수 있다. 즉 인쇄판에 상기 제 2 배향막(354)과 상기 색깔이 있는 수지를 바른 후 기판에 인쇄하는 방식을 사용하면 된다.In this case, a colored resin as well as an alignment layer may be used for the second bonding key 356. That is, the second alignment layer 354 and the colored resin may be applied to a printing plate, and then the printing method may be used.

또한, 잉크젯(ink jet)방식을 이용하여 합착키(356)가 형성될 부분에 배향물질을 떨어뜨리고 굳히는 방식으로 합착키를 형성할 수 있다. 또한 배향물질 이외에도 색깔이 있는 잉크를 떨어뜨려 합착키(356)를 형성할 수도 있다. In addition, by using an ink jet method, the bonding key may be formed by dropping and solidifying the alignment material on the portion where the bonding key 356 is to be formed. In addition to the alignment material, colored ink may be dropped to form the bonding key 356.

전술한 바와 같이 배향물질을 이용하여 합착키를 형성하는 방법 이외에, 레이저빔(laser beam)을 조사하여 글라스의 일부를 녹이는 공정으로 합착키를 마킹(marking)할 수 있다.In addition to the method of forming the bonding key using the alignment material as described above, the bonding key may be marked by a process of melting part of the glass by irradiating a laser beam.

상기 상부 기판(350)과 하부 기판(300)은 합착 공정시 제 1 합착키(400)와 제 2 합착키(356)를 CCD 카메라를 이용하여 정확히 얼라인한 후 합착공정을 진행한다. 이때, 상기 실런트(380)와 배향막(354 및 346)사이의 이격거리(S2)는 최소화 될 수 있다.In the bonding process, the upper substrate 350 and the lower substrate 300 accurately align the first bonding key 400 and the second bonding key 356 by using a CCD camera and then perform the bonding process. In this case, the separation distance S2 between the sealant 380 and the alignment layers 354 and 346 may be minimized.

상기 합착 공정이 완료된 후, 상기 게이트 패드 전극 및 데이터 패드전극(306, 미도시)을 노출하기 위해, 상기 합착키(356)가 구성된 상부기판의 일부는 제거된다.After the bonding process is completed, a portion of the upper substrate on which the bonding key 356 is formed is removed to expose the gate pad electrode and the data pad electrode 306 (not shown).

이하, 상기 하부기판의 제조공정을 단계별로 설명한다. Hereinafter, the manufacturing process of the lower substrate will be described step by step.                     

제 1 단계 : 기판(300) 상에 게이트 배선(304)과 게이트 전극(302)을 형성한 후, 기판(300)의 전면에 게이트 절연막(GI)을 형성한다.First step: After the gate wiring 304 and the gate electrode 302 are formed on the substrate 300, a gate insulating layer GI is formed on the entire surface of the substrate 300.

제 2 단계 : 상기 게이트 전극(302)에 대응하는 게이트 절연막(GI)상에 액티브층(320)과 오믹 콘택층(OC)을 형성한다.Second Step: An active layer 320 and an ohmic contact layer OC are formed on the gate insulating layer GI corresponding to the gate electrode 302.

이때, 액티브층(320)은 비정질 실리콘(a-Si:H)으로 형성하고, 오믹 콘택층(OC)은 불순물이 포함된 비정질 실리콘(n+ 또는 p+ a-Si:H)으로 형성한다.In this case, the active layer 320 is formed of amorphous silicon (a-Si: H), and the ohmic contact layer OC is formed of amorphous silicon (n + or p + a-Si: H) containing impurities.

제 3 단계 : 오믹 콘택층(OC)의 상부에 이격된 소스 전극(322)과 드레인 전극(324)과, 상기 소스 전극(322)과 접촉하는 데이터 배선(미도시)을 형성한다. The third step: forming a source electrode 322 and a drain electrode 324 spaced apart from the ohmic contact layer OC, and a data line (not shown) in contact with the source electrode 322.

제 4 단계 : 소스 및 드레인 전극(322,324)이 형성된 기판(300)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(PL)을 형성한다.The fourth step: depositing one selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) on the entire surface of the substrate 300 on which the source and drain electrodes 322 and 324 are formed. To form.

제 5 단계 : 컬러필터(328a,328b)를 형성하고, 블랙매트릭스(330)를 형성한다.Fifth step: color filters 328a and 328b are formed, and a black matrix 330 is formed.

제 6 단계 : 블랙매트릭스(330)가 형성된 기판(300)의 전면에 평탄화막(PL)을 형성한다.Sixth Step: The planarization layer PL is formed on the entire surface of the substrate 300 on which the black matrix 330 is formed.

평탄화막(PL)은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기물질 그룹 중 선택된 하나를 도포하여 형성한다.The planarization layer PL is formed by coating one selected from a group of transparent organic materials including benzocyclobutene (BCB) and an acrylic resin.

제 7 단계 : 컬러필터(328a,328b)에 대응하는 평탄화막(PL)의 상부에 화소 전극(334)을 형성하고, 화소 전극(334)의 상부에 배향막(336)을 형성한다. The seventh step: the pixel electrode 334 is formed on the planarization film PL corresponding to the color filters 328a and 328b, and the alignment layer 336 is formed on the pixel electrode 334.                     

전술한 단계로 컬러필터를 포함하는 어레이기판인 하부기판을 형성할 수 있다.In the above-described steps, a lower substrate which is an array substrate including a color filter may be formed.

전술한 바와 같이 형성되는 COT구조 액정표시장치는, 상부 기판과 하부 기판을 실런트(sealant)를 통해 합착하는 공정에서 실런트와 배향막 에지간의 거리(S2)를 최소화 할 수 있어 액정마진을 최소화 할 수 있는 장점이 있다.
The COT structure liquid crystal display device formed as described above may minimize the distance (S2) between the sealant and the edge of the alignment layer in the process of bonding the upper substrate and the lower substrate through the sealant, thereby minimizing the liquid crystal margin. There is an advantage.

전술한 바와 같이 제작된 본 발명에 따른 COT 액정표시장치는 상부 기판과 하부 기판을 실런트(sealant)를 통해 합착하는 공정에서, 실런트와 배향막 에지간의 거리를 최소화 할 수 있어 액정마진을 최소화 할 수 있는 효과가 있으며, 이러한 효과로 인해 비용을 줄일 수 있으므로 제품의 경쟁력을 개선하는 효과가 있다.The COT liquid crystal display according to the present invention manufactured as described above may minimize the distance between the sealant and the edge of the alignment layer in the process of bonding the upper substrate and the lower substrate through the sealant, thereby minimizing the liquid crystal margin. There is an effect, and this effect can reduce costs, thereby improving the competitiveness of the product.

Claims (13)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 1 기판과 제 2 기판을 준비하는 단계와;Preparing a first substrate and a second substrate; 상기 제 2 기판과 마주보는 상기 제 1 기판의 일면에 서로 수직하게 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선을 형성하는 단계와;Forming gate lines and data lines on one surface of the first substrate facing the second substrate so as to perpendicularly cross each other to define a pixel area; 상기 게이트 배선과 데이터 배선의 교차지점에 스위칭 소자를 형성하는 단계와;Forming a switching element at an intersection point of the gate line and the data line; 상기 화소 영역에 컬러필터를 형성하는 단계와;Forming a color filter in the pixel region; 상기 컬러필터의 상부에, 상기 스위칭 소자와 접촉하는 투명한 화소 전극을 형성하는 단계와;Forming a transparent pixel electrode on the color filter, the transparent pixel electrode in contact with the switching element; 상기 화소 전극이 구성된 상기 제 1 기판의 상부에 제 1 배향막을 형성하는 단계와;Forming a first alignment layer on the first substrate including the pixel electrode; 상기 제 1 기판과 마주 보는 상기 제 2 기판의 일면에 공통 전극을 형성하는 단계와;Forming a common electrode on one surface of the second substrate facing the first substrate; 상기 공통 전극의 상부에 제 2 배향막을 형성하는 단계와;Forming a second alignment layer on the common electrode; 상기 제 2 기판의 외곽에서 레이저 빔을 조사하여 상기 제 2 기판의 표면 일부를 녹여 제 1 합착키를 형성하는 단계Irradiating a laser beam from the outside of the second substrate to melt a portion of the surface of the second substrate to form a first bonding key 를 포함하며, 상기 제 1 합착키가 구성된 부분의 제 2 기판은 공정이 완료된 후 제거되는 씨.오.티(COT) 구조 액정표시장치 제조방법.And a second substrate of the portion where the first bonding key is formed is removed after the process is completed. 제 11 항에 있어서,The method of claim 11, 상기 제 2 기판에 구성된 제 1 합착키에 대응하는 제 1 기판의 일면에, 상기 게이트 배선 또는 데이터 배선이 형성된 동일층에 동일물질로 제 2 합착키를 형성하는 단계를 포함하는 씨.오.티(COT) 구조 액정표시장치 제조방법.Forming a second bonding key with the same material on one surface of the first substrate corresponding to the first bonding key formed on the second substrate, on the same layer on which the gate wiring or the data wiring is formed. (COT) Structure Liquid crystal display device manufacturing method. 삭제delete
KR1020030086272A 2003-12-01 2003-12-01 LCD with color-filter on TFT and method of fabricating of the same KR101301515B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030086272A KR101301515B1 (en) 2003-12-01 2003-12-01 LCD with color-filter on TFT and method of fabricating of the same
US10/999,000 US7612860B2 (en) 2003-12-01 2004-11-30 Color filter on thin film transistor type liquid crystal display device and method of fabricating the same with an alignment key formed with the orientation layer
CNB2004100967251A CN100380216C (en) 2003-12-01 2004-12-01 Color filter on thin film transistor type liquid crystal display device and method of fabricating the same
US12/588,012 US7944540B2 (en) 2003-12-01 2009-09-30 Color filter on thin film transistor type liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086272A KR101301515B1 (en) 2003-12-01 2003-12-01 LCD with color-filter on TFT and method of fabricating of the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100100504A Division KR101054326B1 (en) 2010-10-14 2010-10-14 LCD with color-filter on TFT and method of fabricating of the same

Publications (2)

Publication Number Publication Date
KR20050052732A KR20050052732A (en) 2005-06-07
KR101301515B1 true KR101301515B1 (en) 2013-09-04

Family

ID=37248572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086272A KR101301515B1 (en) 2003-12-01 2003-12-01 LCD with color-filter on TFT and method of fabricating of the same

Country Status (1)

Country Link
KR (1) KR101301515B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329779B1 (en) 2007-04-12 2013-11-15 삼성디스플레이 주식회사 Display substrate, method of manufacturing thereof and display apparatus having the same
KR102238416B1 (en) 2014-11-17 2021-04-12 삼성디스플레이 주식회사 Array substrate and Manufacturing Method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327996A (en) * 1995-05-30 1996-12-13 Hitachi Ltd Production of liquid crystal display device
JP2002055363A (en) * 2000-05-31 2002-02-20 Nec Corp Color liquid crystal display device and its manufacturing method
KR20030054141A (en) * 2001-12-24 2003-07-02 엘지.필립스 엘시디 주식회사 Align Key for Liquid Crystal Display Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327996A (en) * 1995-05-30 1996-12-13 Hitachi Ltd Production of liquid crystal display device
JP2002055363A (en) * 2000-05-31 2002-02-20 Nec Corp Color liquid crystal display device and its manufacturing method
KR20030054141A (en) * 2001-12-24 2003-07-02 엘지.필립스 엘시디 주식회사 Align Key for Liquid Crystal Display Device

Also Published As

Publication number Publication date
KR20050052732A (en) 2005-06-07

Similar Documents

Publication Publication Date Title
KR101001520B1 (en) In Plane Switching mode liquid crystal display device and the fabrication method thereof
US7436472B2 (en) Liquid crystal display device and method with color filters having overcoat layer thereover formed on substrate except for fourth color filter formed on the overcoat layer
KR101165751B1 (en) Liquid crystal display device and method of making the same
KR101273890B1 (en) LCD with COT array and method for fabricating of the same
KR20070071293A (en) Liquid crystal display device and fabricating method
KR20040053677A (en) Array substrate for LCD and Method for fabricating of the same
KR100968339B1 (en) Liquid Crystal Display device and the fabrication method thereof
KR100752950B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR101380784B1 (en) Method for fabricating liquid crystal display device
EP1647857B1 (en) Liquid crystal display device and method of manufacturing the same
KR20080093504A (en) Color filter on array type in plain switching mode lcd and, method of fabricating of the same
KR20160091497A (en) Gate in panel type liquid crystal display device and method of fabricating the same
JP2004094217A (en) Manufacturing method for self-aligned pixel electrode for liquid crystal display device
KR20050069531A (en) Liquid crystal display device
KR20040059066A (en) Data pad region of liquid crystal display panel and fabricating method thereof
KR100780831B1 (en) Display device
KR101301515B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR101054326B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR100603669B1 (en) Lcd and method for manufacturing lcd
KR101024642B1 (en) Liquid Crystal Display Panel and Method of Fabricating the same
KR100926433B1 (en) Liquid Crystal Display and the Fabrication method
KR20100060380A (en) Liquid crystal display device
JP2008233142A (en) Electro-optical device, manufacturing method thereof, and electronic equipment
KR100921898B1 (en) Fabrication method for LCD device
WO2006114933A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120223

Effective date: 20130726

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee