KR101294509B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 이 기판은 실시예는 절연 기판, 상기 절연 기판 내에 매립되어 실장되며, 적어도 2개의 단자를 가지는 전자 소자, 상기 절연 기판에 형성되며 상기 전자 소자의 단자를 개방하는 비아홀, 상기 비아홀의 측면에 도전성 입자가 흡착되어 있는 도전성흡착층, 상기 도전성 흡착층 위에 상기 비아홀을 매립하며 형성되는 전도성 비아를 포함한다. 따라서 외부 충격에 전자 소자가 탈리되는 현상을 방지하여 신뢰성을 향상시킬 수 있다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.

최근에는 각 부품을 인쇄회로기판 내에 매립하여 실장하는 임베디드(embedded) 인쇄회로기판이 제공되고 있다.

도 1은 일반적인 임베디드 인쇄회로기판을 도시한 것이다.

도 1을 참고하면, 일반적인 임베디드 인쇄회로기판(10)은 복수의 절연층(1) 사이에 전자 소자(20)가 매립되어 있으며, 복수의 절연층(1, 2) 사이를 도통하는 매립 회로 패턴(6) 및 서로 다른 층의 회로를 연결하는 비아(3) 등이 형성되어 있다.

상기 매립되어 있는 전자 소자(20)는 전자 소자(20)의 아래로 솔더(5)가 형성되며, 상기 솔더(5) 아래에 회로 패턴과 연결하기 위한 패드(4)를 포함한다.

이와 같이 전자 소자(20)를 내부에 실장하는 경우, 메인 보드로 CCL(Cupper claded laminate)를 사용하고, 패드(4)를 금도금하여 형성하는 경우, 비용이 증가하고, 전자 소자(20)를 실장하기 위한 공정 수가 많아 원가 상승 및 공정 시간이 늘어난다. 또한, 소자 실장을 위한 메인보드와 각 층 사이의 정렬 공차가 발생하여 소자 신뢰성이 떨어진다.

한편, 도 1의 문제점을 개선하기 위하여 비아를 통하여 전자 소자와 연결하는 구조가 제시되었으나, 비아를 통하여 전자 소자와 전기적으로 도통되는 경우, 전자 소자의 단자 연결하는 면적이 작아 충격에 약한 단점이 있다.

실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.

실시예는 임베디드 인쇄회로기판의 신뢰성 있는 소자 실장 구조를 제공한다.

실시예는 절연 기판, 상기 절연 기판 내에 매립되어 실장되며, 적어도 2개의 단자를 가지는 전자 소자, 상기 절연 기판에 형성되며 상기 전자 소자의 단자를 개방하는 비아홀, 상기 비아홀의 측면에 도전성 입자가 흡착되어 있는 도전성흡착층, 상기 도전성 흡착층 위에 상기 비아홀을 매립하며 형성되는 전도성 비아를 포함하는 인쇄회로기판을 제시한다.

실시예는 코어 절연층을 형성하는 단계, 상기 코어 절연층에 실장홀을 형성하고 상기 실장홀에 전자 소자를 실장하는 단계, 상기 전자 소자를 덮는 상부 또는 하부 절연층을 형성하는 단계, 상기 상부 또는 하부 절연층에 상기 전자 소자의 단자를 노출하는 비아홀을 형성하는 단계, 상기 비아홀의 측면에 내벽에 도전성 입자를 흡착하여 도전성 흡착층을 형성하는 단계, 상기 도전성 흡착층을 씨드로 전해 도금하여 상기 비아홀의 측면에 도금층을 형성하는 단계, 그리고 상기 비아홀을 매립하며 상기 전자 소자와 전기적으로 연결되는 전도성 비아를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제시한다.

본 발명에 따르면, 전자 소자와 외부 회로와의 도통을 전도성 비아를 통하여 진행하면서, 비아홀 측면에서 주석도금을 통하여 전도성 비아와 접착 면적을 확보함으로써 접착력이 향상된다. 따라서 외부 충격에 전자 소자가 탈리되는 현상을 방지하여 신뢰성을 향상시킬 수 있다.

또한, 비아홀 측면에서 탄소흡착층을 사용하여 선택적으로 주석 도금을 수행함으로써 공정을 단순화하면서 선택적 도금이 가능하다.

도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 17은 본 발명의 실시예에 따른 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

본 발명은 전자 소자(200)를 매립 실장하는 임베디드 인쇄회로기판에 있어서, 전자 소자(200)와 회로 패턴 사이의 도통을 전도성 비아를 통해 수행하면서 상기전도성 비아의 측면에 주석도금층을 형성하여 비아를 형성하는 구리층과의 접착력을 강화된 인쇄회로기판을 제시한다.

이하에서는 도 2 내지 도 17을 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다.

도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위/아래에 형성되는 외부회로패턴(165) 및 커버 레이(170)를 포함하며, 인쇄회로기판(100) 내에 매립되어 있는 복수의 전자 소자(200)를 포함한다.

상기 절연 플레이트(110)는 중심을 이루는 코어 절연층(110), 상기 코어 절연층(110)의 상부 및 하부에 각각 형성되는 상부 및 하부 절연층(120)을 포함한다.

코어 절연층(110)과 상부 및 하부 절연층(120)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

코어 절연층(110)과 상부 및 하부 절연층(120)은 서로 다른 물질로 형성될 수 있다.

바람직하게는 상기 코어 절연층(110)은 유리 섬유가 함침된 에폭시계 절연 수지로 형성될 수 있으며, 상기 상부 및 하부 절연층(120)은 필러를 포함하는 에폭시계 절연 수지일 수 있다.

상기 코어 절연층(110)에는 전자 소자(200)를 실장하기 위한 실장홀(115)이 형성되어 있으며, 상하부의 내부회로패턴(126)을 서로 도통하기 위한 비아홀(112)이 형성될 수 있다.

이때, 상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 일 수 있다. 상기 전자 소자(200)의 양 단에는 외부로부터 전류 또는 전압을 공급받는 단자(210)가 형성되어 있다. 상기 전자 소자(200)의 단자(210)는 주석(Sn)으로 표면처리되어 있을 수 있다.

상기 내부회로패턴(126)은 도 2와 같이 코어 절연층(110)의 상부 및 하부에 각각 패터닝되어 형성될 수 있으며, 상기 코어 절연층(110)의 비아홀(112)의 측면을 따라 형성되는 전도성 비아를 통해 서로 도통될 수 있다.

상기 내부회로패턴(126)은 복수의 층상 구조를 가질 수 있으며, 기저층(125) 위에 내부회로패턴(126)을 이루는 금속층(126)이 형성될 수 있다.

상기 기저층(125)과 금속층(126)은 동일한 금속을 포함하는 합금으로 형성될 수 있는데, 바람직하게는 전도성이 높은 구리를 포함하는 합금으로 형성될 수 있다.

또는 상기 금속층(126)은 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 상기 기저층(125)은 구리를 포함하는 합금으로 형성될 수 있다.

이때, 상기 코어 절연층(110)의 상하부에 형성되는 기저층(125)은 CCL(Cupper claded laminate)로부터 형성될 수 있다.

상기 상하부의 내부회로패턴(126)을 연결하는 전도성 비아는 금속층(126)으로만 형성될 수 있다.

상기 상부 및 하부 절연층(120)은 상기 전자 소자(120)의 상부 및 하부를 덮으며 코어 절연층(110)의 상부 및 하부에 형성되어 있다.

상기 상부 및 하부 절연층(120)의 일부는 코어 절연층(110)의 전도성 비아의 내부를 매립하여 전도성 비아의 형상을 유지한다.

상부 또는 하부 절연층(120)은 상기 전자 소자(200)의 단자(210)를 노출하는 비아홀을 포함한다.

상기 비아홀의 측면에는 도전성흡착층(150)이 형성되어 있다.

상기 도전성흡착층(150)은 도금 씨드층으로서, 전도성 입자, 바람직하게는 탄소 입자를 절연층(120)의 비아홀 측면에 흡착시킴으로써 형성할 수 있다.

상기 도전성흡착층(150) 위에 비아홀 측면의 형상을 따라 도금되어 있는 금속층(151)이 형성된다.

상기 금속층(151)은 비아홀을 매립하는 전도성 비아(161)와 접착성이 높은 금속으로 형성되어 있으며, 상기 전도성 비아(161)가 구리를 포함하는 합금으로 형성되는 경우, 상기 금속층(151)은 주석을 포함하는 합금층으로 형성될 수 있다.

따라서, 노출되는 비아홀은 측면에 주석을 포함하는 합금으로 형성되는 금속(151)층이 형성되며, 바닥면에 전자 소자(200)의 단자(210), 즉 주석층이 노출되어 있다.

상기 상부 및 하부 절연층(120)의 상부에는 외부회로패턴(165)이 형성되어 있다.

상기 외부회로패턴(165)은 상기 비아홀을 매립하는 전도성 비아(161)를 포함하고 있다.

상기 전도성 비아(161)는 비아홀을 매립하며 상기 상부 및 하부 절연층(120)의 상면에서 외부로 확장되는 영역인 패드를 포함한다.

상기 전도성 비아(161)의 패드 및 외부회로패턴(165)은 적어도 2개의 층상 구조를 가지며, 기저층(140) 및 상기 기저층(140) 위에 회로패턴(165)을 포함한다.

상기 기저층(140)과 외부회로패턴(165)은 동일한 금속을 포함하는 합금으로 형성될 수 있는데, 바람직하게는 전도성이 높은 구리를 포함하는 합금으로 형성될 수 있다.

또는 상기 외부회로패턴(165)은 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 상기 기저층(140)은 구리를 포함하는 합금으로 형성될 수 있다.

따라서, 도 2와 같이 비아홀의 측면에 주석층이 형성되어 상기 전도성 비아(161)가 전자 소자(200)의 단자(210)뿐만 아니라 비아홀의 측면과 물리적으로 접착함으로써 외부의 충격으로부터 전자 소자(200)의 탈리가 방지되어 기판의 신뢰성이 향상된다.

이하에서는 도 3 내지 도 17을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.

먼저, 코어 절연층(110)의 상하면에 금속층(121)을 형성한다.

상기 금속층(121)은 CCL(Cupper claded laminate)의 상면 구리층일 수 있으며, 이와 달리 접착층에 의해 금속층(121)을 부착하거나 스퍼터링 등을 통하여 형성할 수 있다.

다음으로, 도 4와 같이, 내부회로패턴(126)의 상하부를 연결하는 비아홀(112)을 형성한다.

상기 비아홀(112)을 형성하는 공정은 상기 금속층(121)을 플래시 식각하여 얇은 박막을 갖도록 형성한 뒤, 레이저를 통하여 상기 박막의 금속층(121)과 코어 절연층(110)을 동시에 식각함으로서 형성할 수 있다.

상기 비아홀(112)은 단면이 경사질 수 있으며 이와 달리 수직일 수 있다.

다음으로 상기 금속층(121)의 전체 상부에 내부회로패턴(126)을 이루는 금속을 도금한 뒤, 패터닝하여 도 5의 내부회로패턴(126)을 형성한다.

따라서, 코어 절연층(110)의 상하면에 형성되는 내부회로패턴(126)은 2층의 적층 구조를 가지며, 전도성 비아는 도금층(160)만으로 형성된다.

이때, 상기 금속층(121)과 도금층(160)은 동일한 금속을 포함하는 합금으로 형성될 수 있는데, 바람직하게는 전도성이 높은 구리를 포함하는 합금으로 형성될 수 있다.

다음으로, 도 6과 같이 소자(200)가 실장될 영역에 실장홀(115)을 형성한다.

상기 실장홀(115)은 코어 절연층(110)을 관통하며 형성될 수 있으며, 실장 소자(200)와 동일하거나 큰 면적을 갖도록 형성될 수 있다.

상기 실장홀(115)을 형성하는 공정은 물리적인 드릴 공정으로 수행할 수 있으며, 이와 달리 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 실장홀(115)을 형성하는 경우, YAG 레이저 또는 CO₂ 레이저를 사용하여 코어 절연층(110)을 개방할 수 있다.

다음으로, 도 7과 같이 코어 절연층(110)의 하부에 지지층(128)을 형성한다.

상기 지지층(128)은 접착제에 의하여 코어 절연층(110)의 하부의 회로패턴(126)과 접착할 수 있으며, 이와 달리 지지층(128)이 접착층일 수 있다.

다음으로, 실장홀(115)에 도 8의 전자 소자(200)를 배치한다.

상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어, 저항, 인덕터 또는 캐패시터일 수 있으며 양단에 전기적으로 연결하기 위한 단자(210)가 형성되어 있다.

상기 단자(210)는 주석으로 표면처리되어 있을 수 있다.

다음으로 도 9와 같이 코어 절연층(110) 위에 절연 물질을 도포하여 상기 비아를 매립하는 상부 절연층(120)을 형성하고, 상부 절연층(120) 위에 금속층(140)을 적층한다.

상기 금속층(140)은 구리를 포함하는 합금으로 형성될 수 있으며, 상기 상부 절연층(120)과 금속층(140)은 CCL을 코어 절연층(110) 위에서 가압하여 형성할 수도 있다.

다음으로, 도 10과 같이 지지층(128)을 제거한다.

상기 지지층(128)을 제거한 뒤 지지층(128)의 접착 물질이 상기 회로 패턴(126)에 잔류하는 것을 방지하기 위하여 산처리할 수 있다.

다음으로, 도 11과 같이 코어 절연층(110)의 하부에 상부와 같이 하부 절연층(120) 및 금속층(140)의 적층 구조를 형성한 뒤 레이저 드릴링을 수행하여 상기 전자 소자(200)의 단자(210)가 개방되도록 비아홀을 형성한다.

상기 비아홀은 상부 또는 하부 절연층(120) 중 한 층상 구조에만 선택적으로 형성할 수 있으며, 도 12와 같이 양 절연층(120)에 형성될 수 있다.

다음으로 도 13과 같이 비아홀의 측면에 도전성흡착층(150)을 형성한다.

상기 도전성흡착층(150)은 전도성 입자, 바람직하게는 탄소 입자(C)를 절연층에 흡착시킨다.

이러한 탄소 입자의 흡착 공정은, 먼저 절연층(120)을 이루는 수지의 노출면을 양의 전하를 갖도록 대전시킨 후, 음의 전하를 띤 탄소 입자를 콜로이드 상태로 제공하여 1차 흡착시킨다.

다음으로, 열을 가하여 흡착을 완성하고, 다시 수지의 노출면을 양의 전하를 갖도록 대전시킨다. 다음으로 음의 전하를 띤 탄소 입자를 콜로이드 상태로 다시 제공하여 2차 흡착을 진행함으로써 카본 커버리지를 보완한다. 흡착이 종료되면, 흡착된 카본 입자가 견고히 흡착되도록 건조시킨다.

상기와 같이 대전과 흡착의 과정을 적어도 2회 이상 진행함으로써 도전성 흡착층(150)을 형성한다.

이와 같이, 카본 입자의 흡착을 진행하면, 상기 카본 입자가 절연층(120)의 비아홀 측면에 흡착되며, 노출되는 금속층(140)에는 흡착되지 않는다.

따라서, 도 13과 같이 상기 비아홀의 내측면에 도전성흡착층(150)이 형성된다.

다음으로, 도 14와 같이 비아홀을 개방하는 마스크 패턴(145)을 형성한 뒤 상기 도전성흡착층(150) 위에만 선택적으로 전해도금을 수행하여 비아홀 측면에 금속층(151)을 형성한다.

상기 금속층(151)은 주석을 포함하는 합금으로 형성될 수 있으며, 상기 전자 소자의 노출된 단자(210) 위에도 형성됨으로써 단자(210)의 표면처리한 주석과 동일한 물질로 형성함으로써 접착력이 강화된다.

다음으로 도 15와 같이 마스크 패턴(145)을 제거하고, 상기 금속층(140, 151) 위에 상기 비아홀을 매립하는 회로도금층(160)을 전해도금하여 형성한다.

상기 회로도금층(160)은 앞서 설명한 바와 같이 다양하게 구현될 수 있으나, 구리를 포함하는 합금을 이용하여 전해동도금 수행할 수 있다.

따라서, 상기 주석도금층이 형성되어 있는 비아홀의 측면에도 도금이 수행되어 비아(161)와 전자 소자(200) 및 절연층(120) 사이의 연결이 견고해진다.

다음으로, 도 16과 같이 회로도금층(160)과 금속층(140)을 동시에 식각하여 외부회로패턴(165)을 형성한다.

상기 전도성 비아(161)는 상부 및 하부 절연층(120) 위로 확장된 영역을 갖도록 형성되어 패드를 형성한다.

따라서, 확장된 영역에는 하부에 금속층(140)이 형성된다.

마지막으로, 상기 회로패턴(165)을 매립하는 커버 레이(170)를 부착함으로써 도 18의 임베디드 인쇄회로기판(100)을 완성한다.

이와 같이 상기 전자 소자(200)를 매립하는 임베디드 인쇄회로기판(100)에서 비아홀의 측면에 선택적으로 도전형 흡착층(150)을 형성하고 도전성 흡착층(150)을 씨드로 주석도금을 수행하여 전자 소자(200)의 단자(210)뿐만 아니라 측면의 주석과도 도금연결함으로써 비아(161)의 연결을 견고히 할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

인쇄회로기판 100
코어 절연층 110
상부/하부 절연층 120
도전성흡착층 150
전자 소자 200

Claims (20)

1. 절연 기판,
   상기 절연 기판 내에 매립되어 실장되며, 적어도 2개의 단자를 가지는 전자 소자,
   상기 절연 기판에 형성되며 상기 전자 소자의 단자를 개방하는 비아홀,
   상기 비아홀의 측면에 도전성 입자가 흡착되어 있는 도전성흡착층,
   상기 도전성흡착층 위의 상기 비아홀의 측면에만 형성되는 제1 금속층, 그리고
   상기 도전성 흡착층 위에 상기 비아홀을 매립하며 상기 절연 기판의 상면으로 확장되어 있는 전도성 비아
   를 포함하며,
   상기 제1 금속층은 상기 전자 소자의 단자와 동일한 금속으로 형성되는 인쇄회로기판.
2. 삭제
3. 제1항에 있어서,
   상기 도전성 입자는 탄소입자인 인쇄회로기판.
4. 제1항에 있어서,
   상기 도전성흡착층은 상기 제1 금속층의 전해 도금의 씨드층인 인쇄회로기판.
5. 제1항에 있어서,
   상기 제1 금속층은 주석을 포함하는 합금으로 형성되는 인쇄회로기판.
6. 제1항에 있어서,
   상기 전자 소자의 단자는 주석으로 표면처리되어 있는 인쇄회로기판.
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 제1항에 있어서,
    상기 절연 기판은
    상기 전자 소자를 매립하는 실장홀이 형성되는 코어 절연층, 그리고
    상기 코어 절연층의 상부 또는 하부에 형성되는 상부 또는 하부 절연층
    을 포함하는 인쇄회로기판.
12. 제1항에 있어서,
    상기 전자 소자는 수동 소자인 인쇄회로기판.
13. 코어 절연층을 형성하는 단계,
    상기 코어 절연층에 실장홀을 형성하고 상기 실장홀에 전자 소자를 실장하는 단계,
    상기 전자 소자를 덮는 상부 또는 하부 절연층을 형성하는 단계,
    상기 상부 또는 하부 절연층에 상기 전자 소자의 단자를 노출하는 비아홀을 형성하는 단계,
    상기 비아홀의 측면의 상기 절연층을 양의 전하를 갖도록 대전하고, 음의 전하를 가지는 도전성 입자를 흡착하여 도전성 흡착층을 형성하는 단계,
    상기 도전성 흡착층을 씨드로 전해 도금하여 상기 비아홀의 측면에만 도금층을 형성하는 단계, 그리고
    상기 비아홀을 매립하며 상기 전자 소자와 전기적으로 연결되는 전도성 비아를 형성하는 단계
    를 포함하는 인쇄회로기판의 제조 방법.
14. 제13항에 있어서,
    상기 도전성 입자는 탄소 입자인 인쇄회로기판의 제조 방법.
15. 제13항에 있어서,
    상기 절연층에 열을 가하여 상기 절연층에 선택적으로 상기 도전성 입자를 흡착하는 단계를 포함하는 인쇄회로기판의 제조 방법.
16. 제13항에 있어서,
    상기 전자 소자는 수동 소자인 인쇄회로기판의 제조 방법.
17. 제13항에 있어서,
    상기 도금층은 주석을 포함하는 합금을 전해도금하여 형성하는 인쇄회로기판의 제조 방법.
18. 제13항에 있어서,
    상기 전도성 비아는 구리를 포함하는 합금을 전해도금하여 형성하는 인쇄회로기판의 제조 방법.
19. 제13항에 있어서,
    상기 전도성 비아는 상기 전자 소자의 단자의 상부 및 하부에 각각 형성하는 인쇄회로기판의 제조 방법.
20. 제13항에 있어서,
    상기 전자 소자의 단자는 주석으로 표면처리되어 있는 인쇄회로기판의 제조 방법.

Images