Nothing Special   »   [go: up one dir, main page]

KR101223403B1 - 로드 스위치용 슬루 레이트 제어기 - Google Patents

로드 스위치용 슬루 레이트 제어기 Download PDF

Info

Publication number
KR101223403B1
KR101223403B1 KR1020090079652A KR20090079652A KR101223403B1 KR 101223403 B1 KR101223403 B1 KR 101223403B1 KR 1020090079652 A KR1020090079652 A KR 1020090079652A KR 20090079652 A KR20090079652 A KR 20090079652A KR 101223403 B1 KR101223403 B1 KR 101223403B1
Authority
KR
South Korea
Prior art keywords
switch
load
resistive network
slew rate
voltage
Prior art date
Application number
KR1020090079652A
Other languages
English (en)
Other versions
KR20100027022A (ko
Inventor
애브헤이 쿠마르 라이
로널드 딘 길링햄
Original Assignee
아바고 테크놀로지스 이씨비유 아이피 (싱가포르) 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바고 테크놀로지스 이씨비유 아이피 (싱가포르) 피티이 리미티드 filed Critical 아바고 테크놀로지스 이씨비유 아이피 (싱가포르) 피티이 리미티드
Publication of KR20100027022A publication Critical patent/KR20100027022A/ko
Application granted granted Critical
Publication of KR101223403B1 publication Critical patent/KR101223403B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 복수의 불연속적인 슬루 레이트 레벨(slew rate level)을 이용하는 슬루 레이트 제어 장치에 관한 것이다. 상기 장치는 로드 스위치 및 스위치 제어기를 구비한다. 로드 스위치는 로드에 로드 전압을 출력한다. 스위치 제어기는 인에이블 신호에 따라 스위치 제어 신호를 생성한다. 스위치 제어 신호는 로드 스위치의 동작을 제어한다. 스위치 제어기는 복수의 불연속적인 슬루 레이트 레벨에 따라 로드 스위치의 슬루 레이트를 제어한다.

Description

로드 스위치용 슬루 레이트 제어기{SLEW RATE CONTROL FOR A LOAD SWITCH}
슬루 레이트(slew rate)는 회로에서 신호 전압의 변화율을 말한다. 슬루 레이트 제어는 스위칭 중에 전원 과도 특성(supply transients)을 피하기 위해 소스 전압 신호(VDD)의 상승 에지를 둔화시키는데 사용된다. 종래 기술에서는, 하이측(high side) 스위치가 칩의 전력 감소 특징과 같이 슬루 레이트를 제어하는 데 사용된다. 예컨대, 인에이블 신호(EN)가 하이인 경우, 하이측 스위치는 칩에 VDD를 공급한다. EN이 로우(low)이면, 하이측 스위치는 칩이 전력 감소 모드(power down mode)로 되게 한다.
일부 종래 기술에서는, 하이측 스위치에 대한 슬루 레이트 제어는 한 단계(one step)씩 슬루 레이트를 제어하는 레벨 시프터(level shifter)를 사용한다. 하이측 스위치를 제어하기 위한 레벨 시프트 회로는, 레벨 시프트 회로가 활성화되는 시간 동안에는 단지 한 단계씩 슬루를 제어할 수 있기 때문에, 슬루 레이트에 대한 가변 제어를 갖지 않는다. 특히, 제어 전압 펄스는 레벨 시프터의 입력에 인가되면, 레벨 시프터는 단지 입력 전압을 시프트하여 출력 전압을 생성하고, 이것은 일반적으로 실질적으로 선형 진행에 따라 슬루 레이트를 제어한다.
다른 종래 기술은 레벨 시프터와 결합하여 스위치를 사용하여 슬루 레이트를 제어한다. 이 기술에서, 상술한 바와 같이, 레벨 시프터는 처음에 턴온되어, 슬루 레이트를 실질적으로 선형 방식으로 제어한다. 이어서, 사전 결정된 출력 전압에서, 스위치가 닫혀 인버터와 유사하게 동작하도록 레벨 시프터의 기능성을 변경한다. 인버터와 유사하게 동작함으로써, 하이측 스위치는 레벨 시프터가 동작 가능할 때의 하이측 스위치의 동작에 비해 더 빠르게 턴온될 수 있다. 그러나, 인버터로서의 레벨 시프터의 동작은 슬루 레이트를 제어하지 않는다.
이들 종래 기술 모두는 단지 레벨 시프터의 동작중에 슬루 레이트를 제어할 뿐이다. 반면에, 레벨 시프터가 동작하는 시간 전에는 슬루 레이트를 제어하지 못한다. 마찬가지로, 레벨 시프터가 인버터로서 동작하는지 여부에 관계없이, 레벨 시프터의 동작이 끝나는 시간 후에는 슬루 레이트를 제어하지 못한다.
장치의 실시예를 설명한다. 일 실시예에서, 상기 장치는 슬루 레이트 제어를 위한 장치이다. 상기 장치는 로드 스위치(load switch) 및 스위치 제어기를 포함한다. 로드 스위치는 로드(load)에 로드 전압을 출력한다. 스위치 제어기는 인에이블 신호에 따라 스위치 제어 신호를 생성한다. 스위치 제어 신호는 로드 스위치의 동작을 제어한다. 스위치 제어기는 복수의 불연속적인 슬루 레이트 레벨에 따라 로드 스위치의 슬루 레이트를 제어한다. 또한 상기 장치의 다른 실시예를 설명한다.
시스템의 실시예도 설명한다. 일 실시예에서, 상기 시스템은 전자기기이다. 상기 전자기기는 로드 칩, 로드 스위치 및 스위치 제어기를 구비한다. 로드 칩은 전자 회로를 포함한다. 로드 스위치는 로드 칩에 로드 전압을 공급한다. 스위치 제어기는 복수의 불연속적인 슬루 레이트 레벨에 따라 로드 스위치의 슬루 레이트를 제어한다.
상술한 시스템의 일 실시예에서, 스위치 제어기는 저항성 네트워크 및 저항성 네트워크 제어기를 구비한다. 저항성 네트워크 제어기는 저항성 네트워크를 활성화하여 인에이블 신호에 따라 스위치 제어 신호를 생성한다. 스위치 제어 신호는 복수의 불연속적인 슬루 레이트 레벨에 따라 시간이 경과하면서 변한다.
상술한 시스템의 다른 실시예에서, 로드 스위치는 복수의 스위치 및 복수의 스위치에 접속된 공통 출력 채널을 구비한다. 부가하여, 스위치 제어기는 복수의 직렬 접속 버퍼(cascaded buffer) 및 복수의 스위치 제어 채널을 구비한다. 직렬 접속 버퍼는 인에이블 신호를 지연시키고 대응하는 복수의 스위치 제어 신호를 생성한다. 스위치 제어 신호 채널은 직렬 접속 버퍼 및 로드 스위치의 복수의 스위치에 연결된다. 스위치 제어 신호 채널은 스위치 제어 신호를 로드 스위치의 대응하는 스위치로 송신한다. 로드 스위치는 시간에 따라, 스위치 제어 신호를 축적하여, 로드 전압의 크기를 시간적으로 불연속적으로 변화시킨다. 시스템의 다른 실시예도 설명한다.
본 발명의 실시예의 다른 관점 및 이점은 본 발명의 원리의 예로 도시한 첨 부 도면과 관련하여 다음의 상세한 설명으로부터 명백해질 것이다.
본 발명에 의하면 로드 스위치의 슬루 레이트를 제어할 수 있는 장치를 제공할 수 있다.
본 명세서에서 많은 실시예를 설명하고 있지만, 이들 실시예의 적어도 일부는 다수의 단계 또는 불연속적인 슬루 레이트 레벨을 사용하여 로드 스위치의 슬루 레이트를 제어하기 위해 로드 스위치용 스위치 제어기를 구현한다. 일부 실시예에서, 로드 스위치는 하이측 스위치 또는 하이측 전력 스위치로 구현 및 호칭되고, 이것은 하나 또는 그 이상의 p-타입 금속산화막 반도체(PMOS) 트랜지스터를 구비한다.
일반적으로, 여러 단계로 로드 스위치를 온/오프하기 위해 로드 스위치를 제어할 수 있는 전자기기의 적어도 두 개의 실시예가 설명된다. 전자기기의 실시예는 로드 칩, 로드 스위치 및 스위치 제어기를 구비한다. 로드 칩은 전자 회로를 구비한다. 로드 스위치는 로드 칩에 로드 전압을 공급한다. 스위치 제어기는 복수의 불연속적인 슬루 레이트 레벨에 따라 로드 스위치의 슬루 레이트를 제어한다. 로드 스위치를 턴 온 및 오프함으로써, 또는 증분하는 방식으로 로드 스위치를 턴온함으로써, 스위치 제어기는 로드 스위치의 슬루를 효과적으로 제어할 수 있다. 일부 실 시예에서, 스위치 제어기는 로드 스위치의 턴온을 지연시킬 수도 있고, 이것은 전원(power supply)으로부터 스위칭 노이즈를 효과적으로 억제한다.
일 실시예에서, 스위치 제어기는 저항성 네트워크 및 저항성 네트워크 제어기를 구비한다. 저항성 네트워크 제어기는 저항성 네트워크를 활성화하여 인에이블 신호(EN)에 따라 스위치 제어 신호를 생성한다. 스위치 제어 신호는 복수의 불연속적인 슬루 레이트 레벨에 따라 시간적으로 변화한다. 더 상세하게는, 일부 실시예에서, 저항성 네트워크 제어기는 다른 저항성 채널 또는 저항성 채널의 조합을 활성화하기 위해 시간적으로 불연속적으로 스위치 제어 신호의 전압 레벨을 변화시키기 위해 저항성 네트워크를 제어한다. 이들 실시예에서, 로드 스위치는 단일 스위치 제어 신호에 의해 제어된 단일 PMOS 트랜지스터를 포함할 수 있고, 또는 그 대신, 다수의 스위치 제어 신호에 의해 제어된 대응하는 수의 PMOS 트랜지스터를 포함할 수도 있다. 다수의 PMOS 트랜지스터는 로드 스위치 내에 구현되고, 로드 스위치에 의해 로드에 인가되는 로드 전압은 개별적인 PMOS 트랜지스터로부터의 개별적인 로드 스위치 전압의 합일 수 있다.
다른 실시예에서, 스위치 제어기는 저항성 네트워크가 아니라 복수의 직렬 접속 버퍼 및 복수의 스위치 제어 채널을 구비한다. 직렬 접속 버퍼는 인에이블 신호(EN)를 지연시키고, 대응하는 복수의 스위치 제어 신호를 생성한다. 스위치 제어 신호 채널은 직렬 접속 버퍼 및 로드 스위치의 대응하는 복수의 스위치에 연결된다. 스위치 제어 신호 채널은 로드 스위치의 대응하는 스위치에 스위치 제어 신호를 송신한다. 로드 스위치는 대응하는 스위치 제어 신호에 근거하여 개별적인 PMOS 트랜지스터로부터 로드 스위치 전압을 누적하여, 로드 칩에 인가되는 로드 전압의 크기를 시간적으로 불연속적으로 변화시킨다.
스위치 제어기가 저항성 네트워크 또는 지연 네트워크를 사용하여 구현되는 경우, 스위치 제어기는 로드 스위치와 함께 기능하여 로드 칩에 인가되는 로드 전압의 크기를 불연속적으로 변화시킨다. 불연속적인 단계로 로드 전압의 크기를 제어함으로써, 로드 스위치의 슬루 레이트는 로드 스위치가 구현되는 전자기기의 제약에 따라 제어될 수 있다. 다른 실시예는 로드 스위치의 슬루 레이트의 제어와 동일하거나 또는 유사하게 달성하도록 구현될 수 있다.
도 1은 전자기기(100)의 일 실시예의 개략적 블럭도를 나타낸다. 도시된 전자기기(100)는 로드 스위치를 포함할 수 있는 전자 회로의 임의의 형태의 전형이다. 로드 스위치를 구비하는 전자기기의 일부의 예는 셀룰러 전화, 개인휴대용 단말기(PDA), 음악 플레이어(예컨대, MP3 플레이어), 디지털카메라, 노트북컴퓨터 및 휴대형 기구 등의 휴대형 장치를 포함한다. 로드 스위치를 구비할 수 있는 전자기기의 다른 예는 핫스와프(hot swap) 전원 공급기, 배터리 스위치오버 회로, 및 레벨 변환기를 구비한다. 부가적으로, 전자기기(100)는 어떤 구성 요소를 갖고 기능적으로 도시 및 설명되지만, 전자기기(100)의 다른 실시예는 더 적은 또는 더 많은 구성요소를 포함하여 더 적은 또는 더 많은 기능을 구현할 수 있다.
도시된 전자기기(100)는 전압 소스(101), 슬루 레이트 제어기(102) 및 로드(104)를 구비한다. 슬루 레이트 제어기(102)는 로드 스위치(106) 및 스위치 제어기(108)를 구비한다. 다른 실시예는 다른 형태의 스위치를 사용하더라도, 일부 실 시예에서, 로드 스위치(106)는 하이측 스위치이다. 지금부터 하이측 스위치에 대한 언급은, 다른 것을 표시하지 않는 한, 일반적으로 로드 스위치(106)를 말하는 것으로 의도된다.
일반적으로, 로드 스위치(106)는 전압 소스(101)로부터 입력 전압(VDD_IN)을 수신한다. 일 실시예에서, 입력 전압은 입력 전압 채널(VDD_IN)을 통해 수신된다. 편의상 여기서 신호 채널 및 대응하는 신호 채널에 의해 전달되는 신호는 공통 표시로 참조된다. 예컨대, VDD_IN 채널은 VDD_IN 신호를 운반한다.
스위치 제어기(108)는 로드 스위치(106)에 연결된다. 일 실시예에서, 스위치 제어기(108)는 인에이블 신호(EN)에 따라 하나 또는 그 이상의 스위치 제어 신호(V_GATE)를 생성한다. 인에이블 신호는 스위치 제어기(108)의 외부로부터 유래하거나, 또는 이와 달리, 스위치 제어기(108)의 내부에서 유래할 수 있다. 일부 실시예에서, 스위치 제어기(108)는 전압 소스(101) 또는 다른 소스로부터 전압 소스 신호(VDD)도 수신한다. 일부 실시예에서, 스위치 제어기(108)는 오실레이터 등의 클럭 소스로부터 클럭 신호(CLK)도 수신한다. 이와 달리, 전압 소스 신호 및/또는 클럭 신호는 스위치 제어기(108) 내로부터 유래할 수 있다. 다른 실시예는 전압 소스 신호 채널 및/또는 클럭 채널을 생략할 수 있다.
스위치 제어 신호는 로드 스위치(106)의 동작을 제어한다. 이런 식으로, 스위치 제어기(108)는 하나의 단계가 아니라 복수의 불연속적인 슬루 레이트 레벨에 따라 로드 스위치(106)의 슬루 레이트를 제어한다. 로드 스위치(106)의 슬루 레이트를 제어함으로써, 로드 스위치(106)는 제어된 로드 전압(VDD_OUT)을 로드(104)로 출력한다. 이하에 로드 스위치(106)의 다양한 예 및 대응하는 스위치 제어기(108)를 설명한다.
일부 실시예에서, 스위치 제어기(108)는, 로드 스위치(106)의 슬루 레이트를 제어하기 위해, 스위치 제어 신호의 크기를 불연속적으로 변화시키도록 구성된다. 일부 실시예에서, 스위치 제어기(108)는 스위치 제어 신호를 로드 스위치(106)에 송신하여, 로드 스위치에 의해 출력되는 로드 전압을 초기 로드 전압에서 최종 로드 전압으로 시구간에 걸쳐 변경시키도록 구성된다.
도 2는 도 1의 전자기기(100)의 스위치 제어기(108)의 일 실시예의 개략적 블럭도를 나타낸다. 도시된 스위치 제어기(108)는 저항성 네트워크 제어기(110) 및 저항성 네트워크(112)를 구비한다. 일반적으로, 저항성 네트워크(112)는 복수의 저항 및 대응하는 복수의 스위치를 구비한다. 저항성 네트워크 제어기(110)는 저항성 네트워크(112) 내에서의 스위치를 제어(예컨대, 저항성 네트워크 제어 신호 SW0-SWn을 이용하고, n+1은 스위치의 수를 나타냄)하여, 복수의 전압 레벨을 생성한다. 일 실시예에서, 각 전압 레벨은 스위치 제어 신호(V_GATE)의 불연속적인 크기에 대응한다. 스위치 제어기(108)가 특정한 구성 요소 및 기능으로 도시 및 설명되어 있지만, 스위치 제어기(108)의 다른 실시예는 더 적은 또는 더 많은 구성 요소를 구비하여 더 적은 또는 더 많은 기능을 실현할 수 있다.
도시된 스위치 제어기(108)는 인에이블 신호(EN)를 사용하여 저항성 네트워크 제어기(110)를 인에이블시킬 수 있다. 도 3을 참조하여 더 상세히 설명하는 바와 같이, 저항성 네트워크 제어기(110)는 또한 클럭 신호(CLK)를 이용하고, 저항성 네트워크(112)는 전압 소스 신호(VDD)를 이용한다.
도 3은 도 2의 스위치 제어기(108)의 특정 구현에 의한 전자기기(120)의 다른 실시예의 개략적 도면을 나타낸다. 특히, 스위치 제어기(108)는 저항성 네트워크 제어기(110) 및 저항성 네트워크(112)에 의해 구현된다. 또한 전자기기(120)는 로드 스위치(106)의 구현예 및 로드(104)에 대한 등가 회로를 포함한다. 전자기기(120)가 특정 구성 요소 및 기능으로 도시 및 설명되어 있지만, 전자기기(120)의 다른 실시예는 더 적은 또는 더 많은 구성 요소를 구비하여 더 적은 또는 더 많은 기능을 실현할 수 있다.
일 실시예에서, 저항성 네트워크 제어기(110)는 카운터(122), 디코더(124)(예컨대, 원핫(one-hot) 디코더), 리셋 로직(126), 파워온 리셋(POR, power on reset) 로직(130)을 구비한다. 일 실시예에서, 카운터(122)는 인에이블 신호가 어서트(assert)되는 동안 각 클럭 주기(예컨대, 클럭 신호의 상승 에지)에서 출력 카운트를 진행 또는 증가시키는 업 카운터이다. 이와 달리, 다운 카운터가 업 카운터 대신 사용될 수 있다. 카운터(122)는 리셋 신호에 따라 출력 카운트를 리셋한다. 부가적으로 카운터(122)는 출력 카운트를 최대 카운트로 제한하는 카운트 제한을 가질 수 있다. 예컨대, 카운터(122)가 10을 초과하는 연속적인 클럭 주기를 인식하더라도, 카운터(122)는 출력 카운트를 최대 10으로 유지할 수 있다.
일 실시예에서, 디코더(124)는 카운터(122)로부터 출력 카운트를 수신하고, 대응하는 저항성 네트워크 제어 신호 SW0-SWn을 생성한다. 각 저항성 네트워크 제어 신호는 저항성 네트워크(112)의 대응하는 스위치를 제어한다. 더 구체적으로는, 디코더(124)는 저항성 네트워크(112) 내에서 개별 스위치 또는 스위치의 조합을 선택적으로 턴온할 수 있다. 저항성 네트워크 제어 신호 SW0-SWn은, 예컨대, 대응하는 저항성 네트워크 제어 신호 채널을 통해 저항성 네트워크(112)로 송신된다.
일 실시예에서, POR 로직(128)은 POR 신호를 생성하고, 리셋 로직(126)은 POR 신호 및 인에이블 신호의 조합에 근거하여 카운터(122)를 리셋한다. 도시된 실시예에서, 리셋 로직(126)은 인버터(126) 및 OR 게이트(128)(다른 로직 게이트가 사용될 수 있음)를 구비하여, POR 신호 및 인에이블 신호에 근거하여 리셋 신호(RST)를 생성한다.
일 실시예에서, 저항성 네트워크(112)는 스위치 SW0-SWn(대응하는 저항성 네트워크 제어 신호 및 채널과 동일한 표시를 사용함) 및 저항 R0-R(n-1)의 구성을 구비한다. 또 저항성 네트워크(112)는 스위치 및 저항의 구성에 연결된 전압 소스 채널(VDD)을 구비한다. 일 실시예에서, 저항은 전압 소스 채널 및 접지 기준 사이에 직렬로 배치된다. 도시하는 바와 같이, 저항 사이에 스위치를 연결함으로써, 저항성 네트워크(112) 내에 저항 및 스위치는 복수의 분압기 장치를 형성한다. 이것은 저항성 네트워크 제어기(110)가 스위치의 각각을 독립적으로 제어하여, 모든 스위치에 연결된 공통 출력 채널에 특정 전압을 보낼 수 있게 해준다. 저항성 네트워크(112)로부터의 출력 전압은 로드 스위치(106)를 제어하기 위한 스위치 제어 신호(V_GATE)로서 기능한다. 대안의 실시예에서, 더 정확한 기준 전압을 생성하기 위해, 및/또는, 분압기 장치를 피하기 위해, 저항성 네트워크(112)는 R-2R 저항 래더(ladder) 등의 디지털-아날로그 컨버터(DAC)를 도입할 수 있다.
다음 표는 저항성 네트워크(112)에서 SW0-SW10으로 표시되는, 11개의 스위치의 각각을 턴온으로 함으로써 생성된 (VDD에 대한) 전압 레벨 사이의 실질적으로 선형인 관계의 예를 제공한다.
Figure 112009052588843-pat00001
도시된 실시예에서, 로드 스위치(106)는 하나의 p-타입 금속산화막 반도체(PMOS) 하이측 스위치(P1)를 구비한다. 저항성 네트워크(112)로부터의 스위치 제어 신호(V_GATE)는 PMOS 스위치 P1의 게이트를 제어하고, 이것은 소스에서의 입력 전압(VDD_IN)이 얼마나 많이 드레인에서의 로드 전압(VDD_OUT)으로서 로드(104)에 이용 가능한지를 제어한다.
로드 스위치(106)가 로드(104)를 구동하기 때문에, 관련된 구동 캐패시턴스는 매우 높을 것이다. 따라서, 로드(104)에 비교적 높은 전류량을 공급하는 것이 유용할 수 있다. 그러므로 로드 스위치(106)에 의해 구동된 로드(104)는 약 1㎌의 캐패시턴스(CL)를 갖는 하이 캐패시턴스 커런트 로드(high capacitance current load)로서 모델링될 수 있다. 모델 저항(RL)은 모델 캐패시턴스와 병렬로 도시된다. 일례로서, 모델 저항은 약 50㎃의 전류를 전달하기 위해 약 VDD/50㎃일 수 있다. 로드(104)의 다른 실시예는 로드 또는 로드 파라미터의 다른 형태를 사용할 수 있다.
전자기기(120)의 기능의 더 상세한 예로서, 카운터(122)가 초기에, 예컨대 인에이블 신호가 디어서트되는 때 디스에이블된다고 가정한다. 대안으로, 카운터(122)는 어서트된 리셋 신호로 인에이블될 수도 있다. 카운터(122)가 디스에이블되어 있는 동안, 원핫 디코더(124)는 스위치 SW0을 닫힌 상태로 유지하여, 스위치 제어 신호(V_GATE)가 VDD로 된다. 이것은 PMOS 트랜지스터 P1을 턴오프로 유지한다. 이 상태는 도 4에 도시되며, 도 3의 전자기기(120) 내의 도 2의 스위치 제어기(108)에 대한 타이밍도(130)를 나타낸다. 특히, 이 상태는 "개시 카운트"로 표시되는 수직 점선 이전에 나타낸다.
인에이블 신호가 어서트되면, 카운터(122)는 0000에서 카운트를 개시한다. 일 실시예에서 원핫 디코더(124)는 카운트 0000을 수신하고 스위치 SW0에 대해 어서트된 저항성 네트워크 제어 신호를 유지한다. 다음 클럭 주기(예컨대, 클럭 신호의 다음 상승 에지)에서는, 카운터(122)는 카운트를 0001로 증가시킨다. 원핫 디코더(124)는 증가된 카운트 0001을 수신하고, 스위치 SW0을 열고 스위치 SW1을 닫도록 저항성 네트워크 제어 신호를 조작한다. 스위치 SW0을 열고 스위치 SW1을 닫는 것에 의해, 저항성 네트워크(112)는 더 낮은 전압 레벨을 갖는 스위치 제어 신호를 PMOS 트랜지스터 P1로 송신한다. 따라서, PMOS 트랜지스터 P1은 약간 턴온될 수 있 다.
카운터(122)는 카운트가 최대 카운트(예컨대, 11개의 스위치를 갖는, 즉 n=11인 저항성 네트워크에 대해 1010)에 도달할 때까지 계속하여 각 클럭 주기로 카운트를 증가시킨다. 각 증가된 카운트값에 따라, 원핫 디코더(124)는 계속하여 연속적으로 저항성 네트워크(112) 내의 개별 스위치를 턴온하고, 따라서 PMOS 트랜지스터 P1의 게이트에 인가되는 스위치 제어 신호의 전압 레벨을 감소시킨다. 저항성 네트워크(112)에서 마지막 스위치가 턴온되면, 스위치 제어 신호의 전압 레벨이 0V이고, PMOS 트랜지스터 P1이 완전히 턴온된다. 일 실시예에서, 카운트가 최대 카운트로 유지되고, 따라서 로드 스위치(106)는 카운터(122)가 리셋될 때까지 턴온 상태를 유지하고, 이 때에 스위치 제어 신호(V_GATE)가 VDD로 돌아가고 PMOS 트랜지스터 P1이 완전히 턴오프된다. 도 4의 타이밍도(140)는 카운터(122)를 리셋시키는 "비동기 리셋"의 일 실시예를 나타낸다. 다른 실시예는 리셋 동작의 다른 형태를 구현할 수 있다.
저항성 네트워크(112) 및 저항성 네트워크 제어기(110)를 갖는 전자기기(120)의 이 실시예를 사용함으로써, 복수의 작은 단계로 PMOS 트랜지스터 P1의 게이트 전압을 제어하는 것에 의해 로드 스위치(106)의 슬루를 제어하는 것이 가능하다. 즉, 로드 스위치(106)의 슬루 레이트 및 로드(104)에 인가되는 로드 전압은 저항성 네트워크(112)에서 분압기 장치에 대응하는 복수의 불연속적인 슬루 레이트 레벨에 따라 제어될 수 있다. 일 실시예에서, 비교적 높은 전류량을 지원하기 위해 PMOS 트랜지스터 P1은 매우 큰 PMOS이다.
부가적으로, 전자기기(120) 내의 여러가지 구성요소의 파라미터에 따라 다양한 구성을 구현할 수 있다. 예컨대, 저항성 네트워크(112)의 저항은 로드 스위치(106)의 실질적으로 선형인 슬루 레이트를 구현하는 저항값을 가질 수 있다. 대안으로, 저항성 네트워크(112)의 저항은 로드 스위치(106)의 비선형 슬루 레이트를 구현하는 저항값을 가질 수 있다. 예컨대, 저항성 네트워크(112)에 의해 생성된 기준 전압은, 전반부의 저항에 대응하는 더 작은 전위 단계 및 후반부의 저항에 대응하는 더 큰 전위 단계를 갖는 것에 의해 비선형으로 할 수 있다. 또한, 스위치는 저항성 네트워크(112) 내의 상대적 위치에 근거하여 순차적으로 하는 것 대신에 다른 순서로 턴온될 수 있다.
일부 실시예에서, 카운터(112)는 클럭의 속도보다 더 빠르게 또는 더 느리게 카운트하도록 구성될 수 있다. 다른 실시예에서, 카운터(122)는 카운트업 대신에 카운트다운할 수 있고, 그리고/또는, 디코더(124)는 저항성 네트워크(112) 내에서 어느 스위치를 열고 닫을지를 결정하기 위해 다른 제어 로직을 사용할 수 있다. 일부 실시예에서, 전자기기 내에서 하나 또는 그 이상의 구성 요소를 제어하기 위해, 사용자 또는 장치 관리자(도시하지 않음)가 메모리 장치(도시하지 않음) 내의 조작 파라미터를 저장하게 하는 것이 유용할 수 있다. 예컨대, 슬루 레이트 제어기(102)는 이력 데이터 또는 동시적인 전압 측정치에 따라, 로드 스위치(106)의 슬루 레이트를 올리거나 낮추기 위해 디코더(124)의 조작을 조정할 수 있다.
일부 실시예에서, 인에이블 신호가 어서트된 후에 임의의 기간동안 로드 스위치(106)를 여는 것을 지연시키는 것이 유용할 수 있다. PMOS 트랜지스터 P1을 턴 온하는 것을 지연하는 것은 전압 소스(101) 또는 다른 전원 공급 장치의 스위칭으로 인해 발생한 스위칭 과도 특성(switching transient)을 방지하는데 도움이 될 수 있다. 일 실시예에서, 카운터(122)는 카운트 증가를 시작할 수 있고, 디코더(124)는 특정한 수의 클럭 시이클 후까지 스위치 SW0이 닫혀 있도록 구성될 수 있다. 예컨대, 디코더(124)는 스위치 SW0을 닫고 스위치 SW1을 열기 전에 카운트 0100까지 기다릴 수 있다. 일부 실시예에서, 추가적인 지연은 연속적인 스위칭 스테이지 사이에 구현될 수 있다. 예컨대, 상기 표에서 나타내는 예시적 전압 레벨과 관련하여, 2 사이클의 지연이 0.9VDD 전압 레벨 및 0.8VDD 전압 레벨 사이에 구현될 수 있고, 1 사이클의 지연이 0.8VDD 전압 레벨 및 0.7VDD 전압 레벨 사이에서 구현될 수 있다. 다른 실시예는 다른 지연 기술을 구현할 수 있다.
부가적으로, 전자기기(120)의 도시된 실시예는 상대적인 어서션 레벨(예컨대, 액티브 로우 또는 액티브 하이)로 도시 및 설명하고 있지만, 다른 실시예는 상보적 기술 또는 다른 어서트 프로토콜을 갖는 구성요소의 조합으로 구현될 수 있다. 예컨대, 스위치 제어기(108)는 시간적으로 증가하도록 스위치 제어 신호(V_GATE)를 제어할 수 있고, 로드 스위치(106)는 전압 레벨의 감소에 따라 턴온되는 것이 아니라, 전압 레벨의 증가에 따라 턴온할 수 있다. 다른 실시예는 동시적 기술을 사용하여 다른 구성을 구현할 수 있다.
도 5는 도 2의 스위치 제어기(108)의 다른 구현을 갖는 전자기기(150)의 다른 실시예의 개략적 도면을 나타낸다. 많은 관점에서, 도 5의 도시된 전자기기(150)의 물리적 구성요소 및 기능은 도 3의 전자기기(120)의 구성요소 및 기능과 실질적으로 마찬가지다. 예컨대, 저항성 네트워크 제어기(110)는 도 3에 도시되고 앞서 설명한 동일한 구성 요소를 포함하는 것으로서 도 5에 도시된다. 마찬가지로 도 5에 도시된 로드(104)는 도 3에 도시되고 앞서 설명한 동일한 등가 회로에 의해 나타낸다.
도시된 전자기기(150)는 저항성 네트워크(112) 및 로드 스위치(106)의 레이아웃 및 기능에서 도 3의 전자기기(120)로부터의 일부 관점에서 상이하다. 특히, 로드 스위치(106)는 모든 소스가 서로 연결되고 모든 드레인이 서로 연결된 복수의 스위치(P0-Pn)를 구비한다. 복수의 스위치 P0-Pn의 게이트는 스위치 제어기(108)에 의해 개별적으로 제어되어, 로드 스위치(106)의 슬루 레이트를 제어한다.
앞서 설명한 실시예에서, 저항성 네트워크(112)는 복수의 개별적인 저항성 네트워크를 포함하고, RN0-RNn으로 표시된다. 각각의 개별적인 저항성 네트워크 RN은 적어도 하나의 저항성 요소(예컨대, 저항) 및 적어도 하나의 스위치를 구비한다. 저항성 네트워크 제어기(110)는 적어도 하나의 저항성 네트워크를 선택적으로 동작시켜, 복수의 전압 레벨 중 하나를 생성한다. 각 전압 레벨은 스위치 제어 신호의 불연속적인 크기에 대응한다.
부가적으로, 저항성 네트워크(112)는 저항성 네트워크 RN0-RN1의 각각에 연결된 공통 전압 소스(VDD) 채널, 저항성 네트워크 RN0-RN1의 각각에 연결된 공통 접지 기준, 몇 개의 독립적인 출력 채널(VG0-VGn)을 구비한다. 각각의 출력 채널 VG0-VGn은 대응하는 저항성 네트워크 RN0-RNn에 연결되어 대응하는 스위치 제어 신호(또 VG0-VGn라고 표시함)를 로드 스위치(106)로 인가한다. 더 자세하게는, 저항 성 네트워크(112)로부터 로드 스위치(106)로의 스위치 제어 신호는 복수의 개별적인 스위치 제어 신호 VG0-VGn을 포함할 수 있고, 이것은 로드 스위치(106) 내에 대응하는 스위치(P0-Pn)로 송신된다.
도시된 실시예에서, 로드 스위치(106) 내의 개별적인 스위치 P0-Pn은 복수의 P-타입 금속산화막 반도체(PMOS) 하이측 스위치를 포함한다. 상술한 바와 같이, 각 저항성 네트워크 RN0-RNn의 출력 채널 VG0-VGn은 대응하는 PMOS 하이측 스위치 P0-Pn의 게이트에 연결된다. 또한 로드 스위치(106)는 모든 PMOS 하이측 스위치 P0-Pn의 소스에 연결된 공통 입력 전압(VDD_IN) 채널을 포함한다. 또한 로드 스위치(106)는 모든 PMOS 하이측 스위치 P0-Pn의 드레인에 연결된 공통 출력 전압(VDD_OUT) 채널을 포함한다. 이런 식으로, 공통 출력 전압 채널은 로드(104)로 누적 로드 전압을 인가하도록 구성된다.
도시된 전자기기(150)의 동작의 일례로서, 저항성 네트워크 제어기(110)는 연속적인 클럭 사이클에서 저항성 네트워크(112) 내의 각 저항성 네트워크 RN0-RNn을 연속적으로 턴온할 수 있다. 한번에 저항성 네트워크(112) 내의 스위치 SW0-SWn의 하나만이 액티브로 되는, 도 3의 전자기기(120)와 반대로, 도 5에 도시된 전자기기(150)의 일부 실시예는 다수의 저항성 네트워크 RN0-RNn이 동시에 액티브로 되게 한다. 이것은 다수의 PMOS 하이측 스위치 P0-Pn이 동시에 액티브로 되게 하고, 따라서, 로드(104)에 누적 로드 전압을 송신한다. 도 3의 전자기기(120)와 마찬가지로, 다른 실시예는 저항성 네트워크(112) 내의 저항성 네트워크 RN0-RNn을 독립적으로 활성화하여, 한번에 하나의 저항성 네트워크만 액티브로 되게 한다.
도 6은 도 1의 전자기기(100)의 스위치 제어기(108)의 다른 실시예의 개략적 블럭도를 나타낸다. 도시된 스위치 제어기(108)는, 저항성 네트워크(112) 및 저항성 네트워크 제어기(110)를 구현하는 것이 아니라, 지연 네트워크(162)를 구현한다. 일 실시예에서, 도 5의 스위치 제어기(108)와 마찬가지로 복수의 스위치 제어 신호(VG0-VGn)를 생성한다. 지연 네트워크(162)는 스위치 제어 신호 VG0-VGn 중 적어도 하나를 로드 스위치(106)로 송신한다. 지연 네트워크(162)의 일례를 도 8에 도시하고 아래에 더 상세히 설명한다.
도 7은 도 6의 스위치 제어기(108)의 지연 네트워크(162)에 사용되는 버퍼(164)의 일 실시예의 개략적인 도면을 나타낸다. 도시된 버퍼(164)는 직렬로 접속된 몇 개의 인버터(166)를 구비한다. 일부 실시예에서, 각 버퍼(164)는 버퍼 입력 및 버퍼 출력 사이에서 직렬로 접속된 적어도 하나의 인버터(166)를 갖는 인버터 체인을 구비한다. 각 인버터(166)는 입력 신호를 출력으로 송신함에 있어 고유의 지연을 갖기 때문에, 버퍼(162)는 그로 인한 게이트 지연을 가져 인버터 체인으로부터의 출력을 지연시킨다. 인버터(166)의 특정 수 및 구성이 도 7의 버퍼(164)로 도시되지만, 다른 실시예는 더 적은 또는 더 많은 인버터(166) 및/또는 다른 직렬 및 병렬 구성의 인버터(166) 또는 다른 지연 로직을 사용할 수 있다.
도 8은 도 6의 스위치 제어기(108)의 특정 구현을 갖고 전자기기(170)의 다른 실시예의 개략 도면을 나타낸다. 특히, 스위치 제어기(108)는 지연 네트워크(162)로서 구현된다. 지연 네트워크(162)는 입력으로서 인에이블 신호(EN)를 수신하고, 버퍼(BUF0-BUFn)의 배열을 통해 인에이블 신호를 보낸다. 특히, 도시된 배 열은 복수의 직렬 접속(cascaded) 버퍼 BUF0-BUFn을 구현한다. 각 버퍼 BUF0-BUFn은 도 7의 버퍼(164)와 유사한 기술을 사용하여 구현될 수 있다. 부가적으로, 각 버퍼 BUF0-BUFn은 직렬 접속 버퍼 체인에서 다른 버퍼 BUF0-BUFn에 비하여 동일한 지연 또는 상이한 지연을 가질 수 있다.
일 실시예에서, 각각의 버퍼 BUF0-BUFn의 출력은 지연된 인에이블 신호를 적용 가능하다면 후속 버퍼 BUF0-BUFn와, 대응하는 인버터(INV0-INVn)로 제공한다. 일부 실시예는 하나 또는 그 이상의 독립적인 인버터 INV0-INVn을 배제할 수 있다. 다른 실시예는 추가의 인버터 INV0-INVn을 포함할 수 있다. 각 인버터 INV0-INVn은 각 스위치 제어 신호(VG0-VGn)를 로드 스위치(106) 내의 대응하는 PMOS 스위치(P0-Pn)로 출력한다.
로드 스위치(106)는, 도 5에 도시되고 앞서 설명한 로드 스위치(106)와 실질적으로 동일하다. 특히, 도 8의 로드 스위치(106)는 복수의 PMOS 하이측 스위치 P0-P1을 포함하고, 각 PMOS 하이측 스위치의 각 게이트는 지연 회로(162)의 버퍼 BUF0-BUFn의 하나에 (예컨대, 인버터 INV0-INVn을 통해) 연결된다. 또한 로드 스위치(106)는 모든 PMOS 하이측 스위치의 소스에 연결된 공통 입력 전압(VDD_IN) 채널, 및 모든 PMOS 하이측 스위치의 드레인에 연결된 공통 출력 전압(VDD_OUT) 채널을 구비한다. 상술한 바와 같이 공통 출력 전압 채널은 로드(104)로 로드 전압을 인가하도록 구성된다. 로드 전압은 하나의 PMOS 하이측 스위치 P0-Pn으로부터의 개별 로드 전압 또는 PMOS 하이측 스위치 P0-Pn 중 적어도 2개로부터의 누적 신호일 수 있다.
전자기기(170)의 동작의 일례로서, 지연 회로(162)는 인에이블 신호(EN)를 수신하여 로드 스위치(106)의 슬루 레이트를 활성화하고 제어한다. 도 9는 도 8의 전자기기(170)의 스위치 제어기(108) 및 로드 스위치(106)에 대한 타이밍도(180)를 나타낸다. EN이 하이로 될 때, 예컨대, 제 1 버퍼 BUF0에 대응하는 시간 지연 td0 후에 제 1 버퍼 BUF0의 출력이 하이로 된다. 그 후 제 1 인버터 INV0이 전압(예컨대, GND)을 제 1 PMOS 스위치 P0의 게이트로 인가하여, 제 1 PMOS 스위치 P0을 적어도 부분적으로 턴온시킨다. 이것은 공통 입력 전압 VDD_IN이 적어도 부분적으로 로드(104)로 전달되도록 한다.
제 2 시간 지연 td1 후에, 제 2 버퍼 BUF1의 출력이 하이로 되고, 제 2 인버터 INV1이 제 2 PMOS 스위치 P1을 턴온한다. 이것은 공통 입력 전압 VDD_IN이 제 1 및 제 2 PMOS 스위치 P0 및 P1을 통해 로드(104)로 전달되도록 한다. 지연된 인에이블 신호는 지연 네트워크(162)를 통하여 순차적으로 로드 스위치(106)의 각 PMOS 스위치 P0-Pn을 턴온하고, 따라서 로드(104)로 인가되는 로드 전압을 시간에 따라 증가시킨다. 따라서, tdn의 시간 지연 후에, BUFn의 출력은 하이로 될 것이고, 마지막 PMOS 스위치 Pn이 온으로 될 것이며, 모든 스위치가 온으로 될 것이다. 온으로 되는 각각의 추가적인 PMOS 스위치에 의해, 온으로 되는 총 저항은 감소하며, 따라서 상승 경사가 초기 경사에 비해 증가할 것이다.
일 실시예에서, 지연 네트워크(162)는 로드 스위치(106)를 턴온하는 것을 대응하는 시간만큼 지연시키기 위한 초기 지연 버퍼 BUF0을 포함한다. 로드 스위치(106)를 턴온하는 것을 초기에 지연시킴으로써, 전자 회로(170)는 전원으로부터 의 스위칭 노이즈를 억제할 수 있다. 마찬가지로 상술한 다른 전자 회로(120, 150)는 지연 로직의 일부 형태를 포함하여, 로드 스위치(106)를 턴온하는 것을 초기에 지연시킬 수 있다. 그러나, 전자 회로(120, 150, 170)의 다른 실시예는 초기 지연 버퍼 BUF0을 생략하여 로드 스위치(106)가 턴온되기 전에 지연을 최소로 하거나 또는 없게 할 수 있다.
도시된 전자기기(170)는 동작용 클럭 신호를 요구하지 않는 것을 주의해야 한다. 오히려, 전자기기(170)의 실시예는 인에이블 신호(또는 다른 초기화 신호) 및 일부 조합 로직의 배열만을 사용하여 로드 스위치(106)의 슬루 레이트를 제어한다. 각 단계에서 지연의 양 또는 총 지연은 인버터 체인 버퍼 BUF0-BUFn의, 더 많거나 적은 조합 로직 또는 더 크거나 작은 트랜지스터를 사용하여 조정될 수 있다.
전술한 전자기기의 다양한 실시예 및 구현될 수 있는 균등한 장치에 따르면, 슬루 레이트 제어기(102)의 일부 실시예는 종래 기술에 비해 소정의 이점을 제공한다. 특히, 슬루 레이트 제어기(102)의 일부 실시예는 로드(104)에 인가되는 로드 전압을 시간적으로 불연속적으로 조정함으로써 로드 스위치(106)의 슬루 레이트를 더 잘 제어할 수 있게 한다. 부가적으로, 일부 실시예는 전원으로부터의 스위칭 노이즈를 억제하기 위해, 로드 스위치의 턴온의 초기 개시를 용이하게 지연할 수 있다. 다른 실시예는 종래 기술에 비해 추가적인 이점을 나타낼 수 있다.
본 명세서에 개시된 상기 방법의 동작은 특정 순서로 도시 및 설명되었지만, 각각의 방법의 동작 순서는 변경되어, 어떤 동작은 반대 순서로 실행되거나, 어떤 동작은 적어도 일부가 다른 동작과 동시에 실행될 수도 있다. 다른 실시예에서, 명 령 또는 별개의 동작의 하위 동작은 간헐적으로 및/또는 번갈아 행해지는 식으로 구현될 수 있다.
본 발명의 특정 실시예를 설명하고 도시하였지만, 본 발명은 앞서 설명 및 도시된 부분의 특정 형태 또는 배열에 한정되지 않는다. 본 발명의 범위는 여기에 첨부하는 청구범위 및 그 등가물에 의해 정해질 것이다.
도 1은 전자기기의 일 실시예의 개략적 블럭도,
도 2는 도 1의 전자기기의 스위치 제어기의 일 실시예의 개략적 블럭도,
도 3은 도 2의 스위치 제어기의 특정 구현에 의한 전자기기의 다른 실시예의 개략적 도면,
도 4는 도 3의 전자기기 내의 도 2의 스위치 제어기의 타이밍도,
도 5는 도 2의 스위치 제어기의 다른 구현에 의한 전자기기의 다른 실시예의 개략적 도면,
도 6은 도 1의 전자기기의 스위치 제어기의 다른 실시예의 개략적 블럭도,
도 7은 도 6의 스위치 제어기의 지연 네트워크에서 사용하는 버퍼의 일 실시예의 개략적 도면,
도 8은 도 6의 스위치 제어기의 특정 구현을 갖는 전자기기의 다른 실시예의 개략적 도면,
도 9는 도 8의 전자기기의 스위치 제어기 및 로드 스위치에 대한 타이밍도이다.
상세한 설명 전반에 걸쳐, 동일한 참조부호는 동일한 구성요소를 나타내기 위해 사용될 수 있다.

Claims (20)

  1. 슬루 레이트(slew rate) 제어 장치로서,
    로드(load)에 로드 전압을 출력하는 로드 스위치와,
    상기 로드 스위치에 연결된 스위치 제어기를 포함하되,
    상기 스위치 제어기는 인에이블 신호에 응답하여 상기 로드 스위치의 동작을 제어하는 스위치 제어 신호를 생성하고,
    상기 스위치 제어기는,
    저항성 네트워크와,
    상기 저항성 네트워크에 연결되고, 상기 저항성 네트워크 내의 스위치들을 독립적으로 제어하도록 구성된 저항성 네트워크 제어기를 포함하고,
    상기 저항성 네트워크 제어기는,
    상기 인에이블 신호가 표명되는(asserted) 동안 클럭 신호에 응답하여 카운트를 증가시키는 카운터와,
    상기 카운터에 연결되고, 복수의 저항성 네트워크 제어 신호를 생성하는 디코더를 포함하되,
    상기 디코더는 상기 저항성 네트워크 제어 신호 중 하나를 상기 디코더와 상기 저항성 네트워크 내의 대응하는 스위치 사이에 연결된 대응하는 저항성 네트워크 제어 채널을 통해 상기 대응하는 스위치로 송신하며,
    상기 스위치 제어기는 복수의 불연속적인(discrete) 슬루 레이트 레벨에 따라 상기 로드 스위치의 슬루 레이트를 제어하는
    슬루 레이트 제어 장치.
  2. 제 1 항에 있어서,
    상기 스위치 제어기는 상기 로드 스위치의 상기 슬루 레이트를 제어하기 위해 상기 스위치 제어 신호의 크기를 불연속적으로 변화시키도록 더 구성되는
    슬루 레이트 제어 장치.
  3. 제 2 항에 있어서,
    상기 스위치 제어기는, 상기 로드 스위치에 의해 출력되는 상기 로드 전압을 최초 로드 전압으로부터 최후 로드 전압으로 소정 기간에 걸쳐 변경하기 위해, 상기 스위치 제어 신호를 상기 로드 스위치로 송신하도록 더 구성되는
    슬루 레이트 제어 장치.
  4. 제 1 항에 있어서,
    상기 저항성 네트워크는 복수의 저항 및 대응하는 복수의 스위치를 포함하고,
    상기 저항성 네트워크 제어기는 복수의 전압 레벨을 생성하기 위해 상기 복수의 스위치를 제어하도록 더 구성되고,
    각각의 전압 레벨은 상기 스위치 제어 신호의 불연속적인 크기에 대응하는
    슬루 레이트 제어 장치.
  5. 제 4 항에 있어서,
    상기 저항성 네트워크는,
    전압 소스(VDD) 채널 - 상기 저항은 상기 전압 소스 채널과 접지 기준 사이에 직렬로 배치됨 - 과,
    모든 상기 스위치 및 상기 로드 스위치에 연결된 공통 출력 채널 - 상기 공통 출력 채널은 상기 저항성 네트워크로부터 상기 로드 스위치로 스위치 제어 신호를 인가함 - 을 더 포함하는
    슬루 레이트 제어 장치.
  6. 제 5 항에 있어서,
    상기 로드 스위치는 단일 p-타입 금속산화물 반도체(PMOS) 하이측(high side) 스위치를 포함하는
    슬루 레이트 제어 장치.
  7. 제 4 항에 있어서,
    상기 저항성 네트워크 내의 상기 저항 및 상기 스위치는 복수의 분압기 장치를 형성하는
    슬루 레이트 제어 장치.
  8. 삭제
  9. 삭제
  10. 제 1 항에 있어서,
    상기 저항성 네트워크 제어기는,
    파워온 리셋(power on reset) 신호를 생성하는 파워온 리셋(POR) 로직과,
    상기 파워온 리셋 로직과 연결되고, 상기 파워온 리셋 신호 및 상기 인에이블 신호에 근거하여 리셋 신호를 생성하는 리셋 로직을 더 포함하고,
    상기 카운터는 상기 리셋 로직으로부터의 상기 리셋 신호에 응답하여 상기 카운트를 리셋하도록 더 구성되는
    슬루 레이트 제어 장치.
  11. 제 1 항에 있어서,
    각각의 저항성 네트워크는 적어도 하나의 저항성 소자 및 적어도 하나의 스위치를 포함하고,
    상기 저항성 네트워크 제어기는 복수의 전압 레벨 중 하나를 생성하기 위해 상기 저항성 네트워크 중 적어도 하나를 선택적으로 동작시키도록 더 구성되고,
    각 전압 레벨은 상기 스위치 제어 신호의 불연속적인 크기에 대응하는
    슬루 레이트 제어 장치.
  12. 제 11 항에 있어서,
    상기 저항성 네트워크는,
    각각의 상기 저항성 네트워크에 연결된 공통 전압 소스(VDD) 채널과,
    상기 저항성 네트워크 각각에 연결된 공통 접지 기준과,
    복수의 독립적인 출력 채널 - 각 출력 채널은 대응하는 저항성 네트워크에 연결되어, 대응하는 스위치 제어 신호를 상기 로드 스위치에 인가함 - 을 더 포함하는
    슬루 레이트 제어 장치.
  13. 제 12 항에 있어서,
    상기 로드 스위치는,
    복수의 p-타입 금속산화물 반도체(PMOS) 하이측 스위치 - 각 저항성 네트워크의 각 출력 채널은 대응하는 PMOS 하이측 스위치의 게이트에 연결됨 - 와,
    모든 상기 PMOS 하이측 스위치의 소스에 연결된 공통 입력 전압(VDD_IN) 채널과,
    상기 모든 PMOS 하이측 스위치의 드레인에 연결된 공통 출력 전압(VDD_OUT) 채널 - 상기 공통 출력 전압 채널은 상기 로드 전압을 상기 로드로 인가하도록 구성됨 - 을 포함하는
    슬루 레이트 제어 장치.
  14. 제 1 항에 있어서,
    상기 스위치 제어기는 지연 네트워크를 더 포함하고,
    상기 지연 네트워크는 복수의 스위치 제어 신호를 생성하며, 상기 스위치 제어 신호 중 적어도 하나를 상기 로드 스위치로 송신하며,
    상기 로드 스위치는 상기 로드 전압을 상기 로드로 출력하도록 더 구성되는
    슬루 레이트 제어 장치.
  15. 제 14 항에 있어서,
    상기 지연 네트워크는 복수의 직렬 접속(cascaded) 버퍼를 구비하고, 각 버퍼는 상기 인에이블 신호를 대응하는 시간만큼 지연시키도록 구성되는
    슬루 레이트 제어 장치.
  16. 제 15 항에 있어서,
    상기 로드 스위치는,
    복수의 p-타입 금속산화물 반도체(PMOS) 하이측 스위치 - 각 PMOS 하이측 스위치의 게이트는 상기 지연 회로의 상기 버퍼 중 하나에 연결됨 - 와,
    모든 상기 PMOS 하이측 스위치의 소스에 연결된 공통 입력 전압(VDD_IN) 채널과,
    상기 모든 PMOS 하이측 스위치의 드레인에 연결된 공통 출력 전압(VDD_OUT) 채널 - 상기 공통 출력 전압 채널은 상기 로드 전압을 상기 로드로 인가하도록 구성되고, 상기 로드 전압은 상기 PMOS 하이측 스위치 중 적어도 2개로부터의 누적 신호를 포함함 - 을 포함하는
    슬루 레이트 제어 장치.
  17. 제 15 항에 있어서,
    각 버퍼는 버퍼 입력과 버퍼 출력 사이에 직렬로 연결된 적어도 하나의 인버터를 갖는 인버터 체인을 포함하는
    슬루 레이트 제어 장치.
  18. 제 14 항에 있어서,
    상기 지연 네트워크는 상기 로드 스위치가 턴온되는 것을 대응하는 시간만큼 지연시키기 위해 초기 스위치 제어 신호를 지연시키도록 더 구성되는
    슬루 레이트 제어 장치.
  19. 전자 회로를 갖는 로드 칩(load chip)과,
    상기 로드 칩에 연결되고, 상기 로드 칩에 로드 전압을 공급하는 로드 스위치와,
    상기 로드 스위치에 연결되고, 복수의 불연속적인 슬루 레이트 레벨에 따라 상기 로드 스위치의 슬루 레이트를 제어하는 스위치 제어기를 포함하고,
    상기 스위치 제어기는,
    저항성 네트워크와,
    상기 저항성 네트워크에 연결되고, 인에이블 신호에 응답하여 상기 복수의 불연속적인 슬루 레이트 레벨에 따라 시간적으로 변화하는 스위치 제어 신호를 생성하기 위해 상기 저항성 네트워크를 활성화하는 저항성 네트워크 제어기를 포함하고,
    상기 저항성 네트워크 제어기는
    상기 인에이블 신호가 표명되는 동안 클럭 신호에 응답하여 카운트를 증가시키는 카운터와,
    상기 카운터에 연결되고, 복수의 저항성 네트워크 제어 신호를 생성하는 디코더를 포함하되,
    상기 디코더는 상기 저항성 네트워크 제어 신호 중 하나를 상기 디코더와 상기 저항성 네트워크 내의 대응하는 스위치 사이에 연결된 대응하는 저항성 네트워크 제어 채널을 통해 상기 대응하는 스위치로 송신하는
    전자기기.
  20. 삭제
KR1020090079652A 2008-08-28 2009-08-27 로드 스위치용 슬루 레이트 제어기 KR101223403B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/199,890 US7940101B2 (en) 2008-08-28 2008-08-28 Slew rate control for a load switch
US12/199,890 2008-08-28

Publications (2)

Publication Number Publication Date
KR20100027022A KR20100027022A (ko) 2010-03-10
KR101223403B1 true KR101223403B1 (ko) 2013-01-16

Family

ID=41724426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090079652A KR101223403B1 (ko) 2008-08-28 2009-08-27 로드 스위치용 슬루 레이트 제어기

Country Status (2)

Country Link
US (1) US7940101B2 (ko)
KR (1) KR101223403B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11303275B2 (en) 2020-09-03 2022-04-12 Rockwell Automation Technologies, Inc. Relay circuitry with self regulating charging

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963904B2 (en) * 2010-03-22 2015-02-24 Apple Inc. Clock feedthrough and crosstalk reduction method
US20120176177A1 (en) * 2011-01-07 2012-07-12 Garret Phillips Switch with improved edge rate control
US9711189B1 (en) * 2011-08-12 2017-07-18 Altera Corporation On-die input reference voltage with self-calibrating duty cycle correction
WO2013126901A1 (en) * 2012-02-24 2013-08-29 Qualcomm Incorporated Method and apparatus for load switch controller
US8922176B2 (en) 2012-03-01 2014-12-30 Sandisk Technologies Inc. Programmable slew rate power switch
EP2825930A1 (en) 2012-03-15 2015-01-21 Qualcomm Incorporated Method and apparatus for load switch controller with tracking to support ddr termination
US9559512B1 (en) 2013-08-29 2017-01-31 GLF Integrated Power, Inc. Programmable rise time controlled load switch and integrated temperature sensor system with interface bus
CN116131615A (zh) * 2021-11-12 2023-05-16 瑞昱半导体股份有限公司 供电管理装置与供电管理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489829B1 (en) * 2001-04-12 2002-12-03 Advanced Analogic Technologies, Inc. Multiple-stage control circuit to control rush current in a MOSFET load switch

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152204B2 (ja) * 1998-06-02 2001-04-03 日本電気株式会社 スルーレート出力回路
KR100288770B1 (ko) * 1998-08-21 2001-05-02 윤종용 센서리스 3상 비엘디시 모터의 정류 회로
US7378878B2 (en) * 2005-04-27 2008-05-27 Broadcom Corporation Driver circuit having programmable slew rate
US20090015977A1 (en) * 2007-07-12 2009-01-15 Micrel, Incorporated Line Protection Load Switch For Portable Device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489829B1 (en) * 2001-04-12 2002-12-03 Advanced Analogic Technologies, Inc. Multiple-stage control circuit to control rush current in a MOSFET load switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11303275B2 (en) 2020-09-03 2022-04-12 Rockwell Automation Technologies, Inc. Relay circuitry with self regulating charging

Also Published As

Publication number Publication date
US7940101B2 (en) 2011-05-10
US20100052755A1 (en) 2010-03-04
KR20100027022A (ko) 2010-03-10

Similar Documents

Publication Publication Date Title
KR101223403B1 (ko) 로드 스위치용 슬루 레이트 제어기
US5945870A (en) Voltage ramp rate control circuit
US9209812B2 (en) Voltage level conversion circuits and display devices including the same
US6225844B1 (en) Output buffer circuit that can be stably operated at low slew rate
US7180340B2 (en) Frequency multiplier capable of adjusting duty cycle of a clock and method used therein
JP5137023B2 (ja) 電子回路電源装置および電子回路
EP2820758B1 (en) System for a clock shifter circuit
US20120025866A1 (en) Semiconductor device
JP2010246081A (ja) スイッチ回路
US7994835B2 (en) Duty control circuit and semiconductor device having the same
KR100715845B1 (ko) 위상혼합기 및 이를 이용한 다중위상 발생기
US7348817B2 (en) Circuit and method for generating circuit power on reset signal
US20110057820A1 (en) Data serializer apparatus and methods
CN109150158B (zh) 具有降低的泄漏电流的电子电路的装置及相关方法
KR100706623B1 (ko) 반도체 장치의 지연 조절회로 및 지연 조절방법
JP4019079B2 (ja) 遅延回路及び半導体装置
US20140077858A1 (en) Digitally controlled delay
US7982516B1 (en) RC-based delay element and method for reducing frequency induced delay variation
US20090015292A1 (en) Semiconductor device having transfer gate between pre-buffer and main buffer
JP5059580B2 (ja) 終端回路
CN111243634B (zh) 电力控制电路和包括该电力控制电路的半导体装置
CN115206372A (zh) 内部电压发生电路以及包括其的半导体存储器设备
US8049547B2 (en) Semiconductor integrated circuit and signal adjusting method
EP3917008B1 (en) Low emission electronic switch for signals with long transition times
US20110006823A1 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee