Nothing Special   »   [go: up one dir, main page]

KR101219046B1 - 표시장치와 이의 제조방법 - Google Patents

표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR101219046B1
KR101219046B1 KR1020050110230A KR20050110230A KR101219046B1 KR 101219046 B1 KR101219046 B1 KR 101219046B1 KR 1020050110230 A KR1020050110230 A KR 1020050110230A KR 20050110230 A KR20050110230 A KR 20050110230A KR 101219046 B1 KR101219046 B1 KR 101219046B1
Authority
KR
South Korea
Prior art keywords
layer
gate
data line
electrode
gate insulating
Prior art date
Application number
KR1020050110230A
Other languages
English (en)
Other versions
KR20070052515A (ko
Inventor
송근규
김보성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050110230A priority Critical patent/KR101219046B1/ko
Priority to TW095139416A priority patent/TWI338373B/zh
Priority to US11/595,028 priority patent/US7781759B2/en
Priority to CNB2006101603872A priority patent/CN100573903C/zh
Priority to JP2006310013A priority patent/JP4602959B2/ja
Publication of KR20070052515A publication Critical patent/KR20070052515A/ko
Priority to US12/835,655 priority patent/US8044392B2/en
Application granted granted Critical
Publication of KR101219046B1 publication Critical patent/KR101219046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시장치와 이의 제조방법에 관한 것이다. 본 발명에 따른 표시장치는, 절연기판과; 절연기판 상에 형성되어 있으며, 게이트 전극을 포함하는 게이트 배선과; 게이트 전극을 덮고 있는 게이트 절연막과; 게이트 절연막 상에 형성되어 있으며, 게이트 전극을 중심으로 상호 이격 배치되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하는 투명전극층과; 투명전극층의 일부를 덮고 있으며 게이트 배선과 절연 교차하여 화소를 정의하는 데이터 배선; 및 채널영역에 형성되어 있는 유기반도체층을 포함하는 것을 특징으로 한다. 이에 의해, 특성이 향상된 새로운 구조의 유기박막트랜지스터를 포함하는 표시장치가 제공된다.

Description

표시장치와 이의 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 일실시예에 따른 박막트랜지스터 기판의 배치도,
도 2는 도 1의 Ⅱ-Ⅱ를 따른 단면도,
도 3a 내지 도 3i는 본 발명의 일실시예에 따른 표시장치의 제조방법을 순차적으로 도시한 단면도,
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도이다.
* 도면의 주요부분의 부호에 대한 설명 *
100 : 박막트랜지스터 기판 120 : 게이트선
121 : 게이트 전극 123 : 게이트 패드
130 : 게이트 절연막 141 : 소스 전극
142 : 드레인 전극 143 : 화소전극
144 : 데이터배선층 145 : 게이트패드접촉부재
151 : 데이터선 152 : 데이터 패드
153 : 금속층 160 : 유기반도체층
170 : 제1보호막 180 : 제2보호막
본 발명은 표시장치와 이의 제조방법에 관한 것으로서, 더욱 자세하게는, 유기박막트랜지스터(Organic Thin Film Transistor; OTFT)를 포함하는 표시장치와 이의 제조방법에 관한 것이다.
최근, 표시장치 중에서 소형, 경량화의 장점을 가지는 평판표시장치(flat display device)가 각광을 받고 있다. 이러한 평판표시장치는 액정표시장치(LCD)와 유기전기발광장치(OLED)를 포함한다. 일반적으로 액정표시장치는 박막트랜지스터가 마련된 박막트랜지스터 기판과, 컬리필터가 마련된 컬러필터 기판, 및 양 기판 사이에 위치하는 액정층을 포함한다.
여기서, 박막트랜지스터는 각 픽셀의 동작을 제어 및 구동하는 스위칭 및 구동소자로써, 게이트 전극, 게이트 전극을 중심으로 분리되어 채널영역을 정의하는 소스 전극과 드레인 전극, 그리고 반도체층을 포함하며, 반도체층은 비정질 실리콘이나 폴리 실리콘이 사용되는데 최근에 유기반도체의 적용이 진행되고 있다. 유기반도체(Organic Semiconductor: OSC)는 상온, 상압에서 형성될 수 있기 때문에 공정단가를 낮출 수 있으며 열에 약한 플라스틱 기판에 적용할 수 있는 장점이 있다.
그러나, 유기반도체는 소스 및 드레인 전극으로 사용되는 알루미늄, 크롬, 몰리브덴 등의 금속들보다 일함수가 커서 유기박막트랜지스터의 특성이 좋지 못하였다. 그래서, 상기 금속들 대신에 유기반도체와 비슷하거나 약간 큰 일함수를 갖 는 ITO 또는 IZO의 투명전극물질을 이용하여 소스 전극과 드레인 전극을 형성하였다. 그러나, ITO 또는 IZO는 저항이 커서 데이터 배선으로 사용하기에 부적합한 문제점이 있다. 이에, 저항이 작은 금속들을 이용하여 데이터 배선을 하부에 마련하고, ITO 또는 IZO를 이용하여 소스 전극과 드레인 전극을 형성하며, 데이터 배선과 소스 및 드레인 전극을 상호 연결시키는 묻힌 데이터 배선(buried data wire) 구조로 유기박막트랜지스터를 제작하였다.
그러나, 이와 같은 묻힌 데이터 배선 구조는 제조공정이 복잡하며, 사용되는 마스크의 숫자가 많아 제조비용이 증가하는 문제점이 있다.
따라서 본 발명의 목적은 특성이 향상된 새로운 구조의 유기박막트랜지스터를 포함하는 표시장치를 제공하는 것이다.
본 발명의 다른 목적은, 제조공정이 간단한 새로운 구조의 유기박막트랜지스터를 포함하는 표시장치의 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 절연기판과; 절연기판 상에 형성되어 있으며, 게이트 전극을 포함하는 게이트 배선과; 게이트 전극을 덮고 있는 게이트 절연막과; 게이트 절연막 상에 형성되어 있으며, 게이트 전극을 중심으로 상호 이격 배치되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하는 투명전극층과; 투명전극층의 일부를 덮고 있으며 게이트 배선과 절연 교차하여 화소를 정의하는 데이터 배선; 및 채널영역에 형성되어 있는 유기반도체층을 포함하는 것을 특징으로 하는 표시장치에 의하여 달성된다.
여기서, 투명전극층과 상기 데이터 배선은 전기적으로 연결되어 있을 수 있다.
그리고, 게이트 배선은 상기 절연기판 상에 일방향으로 형성되어 있는 게이트선과 게이트선의 단부에 형성되어 있는 게이트 패드를 더 포함하며, 데이터 배선은 게이트선과 절연 교차하는 데이터선과 데이터선의 단부에 마련되어 있는 데이터 패드를 포함할 수 있다.
또한, 투명전극층은 드레인 전극과 적어도 일부가 접하고 있으며 화소의 적어도 일부를 채우고 있는 화소전극과, 소스 전극과 적어도 일부가 접하고 있으며 데이터 배선을 따라 형성되어 있는 데이터 배선층과, 및 게이트 패드를 덮고 있는 게이트 패드 접촉부재를 더 포함할 수 있다.
여기서, 데이터 배선은 게이트 패드 접촉부재 상에 형성되어 있는 금속층을 더 포함할 수 있다.
그리고, 소스 전극 상에 형성되어 있는 데이터선은 상기 유기반도체층과 이격되어 있을 수 있다.
또한, 투명전극층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어질 수 있다.
여기서, 유기반도체층 상의 상기 채널영역에는 제1보호층이 더 형성되어 있을 수 있다.
그리고, 제1보호층 상에는 제2보호층이 더 형성되어 있을 수 있다.
또한, 제1보호층은 불소계 고분자물질을 포함하고, 제2보호층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어질 수 있다.
그리고, 제1보호층은 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers)의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나로 만들어질 수 있다.
여기서, 게이트 절연막은 하부의 제1게이트 절연막과 상부의 제2게이트 절연막을 포함하며, 제1게이트 절연막은 산화규소(SiOx) 및 질화규소(SiNx) 중 적어도 어느 하나를 포함하고, 제2게이트 절연막은 실리콘 계열의 고분자(Si polymer), 아조비스이소부티로나이트릴(azobis isobutiro nitrile, AIBN), 테트라부틸올소타이타네이트(tetra butyl ortho titanate, Ti(Obu)4) 및 부탄올(butanol) 중 적어도 어느 하나를 포함하여 이루어질 수 있다.
그리고, 채널영역을 둘러싸면서 소스 전극과 드레인 전극 각각의 적어도 일부를 노출시키는 격벽을 더 포함하며, 유기반도체층은 격벽 내부에 마련되어 있을 수 있다.
또한, 유기반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디 안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체 중에서 선택된 어느 하나일 수 있다.
본 발명의 다른 목적은, 본 발명에 따라, 절연기판을 마련하는 단계와; 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 절연기판 상에 게이트 전극을 덮고 있는 게이트 절연막을 형성하는 단계와; 게이트 절연막 상에 투명전극물질과과 데이터배선물질을 가하여 투명전극물질층과 데이터배선물질층을 차례로 형성하는 단계와; 데이터배선물질층을 패터닝하여 게이트 배선과 절연 교차하여 화소를 정의하는 데이터 배선을 형성하며, 투명전극물질층을 패터닝하여 게이트 전극을 중심으로 상호 이격 배치되어 채널영역을 정의하는 소스 전극 및 드레인 전극과 소스 전극과 적어도 일부가 접하고 있으며 데이터 배선을 따라 형성되어 있는 데이터 배선층을 포함하는 투명전극층을 형성하는 단계; 및 채널영역에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법에 의하여 달성된다.
여기서. 유기반도체층은 증발법(Evaporation) 및 코팅법 중 어느 하나에 의하여 형성될 수 있다.
그리고, 데이터 배선은 절연기판 상에 일방향으로 연장되어 있는 데이터선과 데이터선의 단부에 마련된 데이터 패드를 포함하며, 데이터 배선과 데이터배선층은 전기적으로 연결되어 있을 수 있다.
또한, 게이트 배선은 데이터선과 절연 교차하고 있는 게이트선과 게이트선의 단부에 형성되어 있는 게이트 패드를 포함하며, 투명전극물질층의 패터닝시 드레인 전극과 적어도 일부가 접하고 있으며 화소의 적어도 일부를 채우고 있는 화소전극과, 게이트 패드 상에 마련되어 있는 게이트 패드 접촉부재를 더 형성할 수 있다.
여기서, 데이터배선물질층의 패터닝시 게이트 패드 접촉부재 상에 마련되어 있는 금속층을 더 형성할 수 있다.
그리고, 투명전극층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어질 수 있다.
또한, 투명전극물질층과 상기 데이터배선물질층의 형성 전에 상기 게이트 패드를 노출시키는 게이트 패드 접촉구를 상기 게이트 절연막 상에 형성할 수 있다.
여기서, 투명전극물질층과 상기 데이터배선물질층의 형성 후에, 투명전극층이 형성될 영역에 대응하는 패턴을 갖는 감광막을 데이터배선물질층 상에 형성하는 단계를 더 포함할 수 있다.
그리고, 감광막의 형성 후에, 감광막에 의하여 노출된 데이터배선물질층과 투명전극물질층을 제거하여 투명전극층을 형성하는 단계를 더 포함할 수 있다.
또한, 데이터배선물질층과 투명전극물질층의 제거 후에, 데이터 배선이 형성될 이외의 영역에 대응하는 감광막의 높이를 낮추는 단계를 더 포함할 수 있다.
여기서, 감광막의 높이를 낮춘 후에, 데이터 배선이 형성될 영역에 대응하는 감광막만을 남기는 단계를 더 포함할 수 있다.
그리고, 잔존하는 감광막을 이용하여 데이터물질층을 패터닝하여 데이터 배선을 형성하는 단계를 더 포함할 수 있다.
여기서, 유기반도체층의 형성 전에, 채널영역을 둘러싸면서 소스 전극 및 드레인 전극의 적어도 일부를 노출시키는 격벽을 형성하는 단계를 더 포함하며, 유기반도체층은 격벽 내부에 형성되어 있을 수 있다.
그리고, 유기반도체층은 잉크젯(inkjet) 방법에 의하여 형성될 수 있다.
여기서, 유기반도체층 상의 채널영역에 불소계 고분자를 포함하여 이루어진 제1보호층을 형성하는 단계를 더 포함할 수 있다.
그리고, 제1보호층 상에 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어진 제2보호층을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 이하에서 어떤 막(층)이 다른 막(층)의 '상에'형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우 뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.
도1은 본 발명에 따른 박막트랜지스터 기판의 배치도를 개략적으로 도시한 것이고, 도2는 도1의 Ⅱ-Ⅱ를 따른 단면도이다.
본 발명에 따른 박막트랜지스터 기판(100)은 절연기판(110)과, 절연기판(110) 상에 형성되어 있는 게이트 배선(120, 121, 123)과, 게이트 배선(120, 121, 123)을 덮으면서 절연기판(110) 상에 형성되어 있는 게이트 절연막(130)과, 게이트 절연막(130) 상에 형성되어 있으며 게이트 전극(121)을 중심으로 상호 이격 배치되어 채널영역을 정의하는 소스 전극(141)과 드레인 전극(142)을 포함하는 투명전극층(141, 142, 143, 144, 145)과, 투명전극층(141, 142, 143, 144, 145)의 일부를 덮고 있으며 게이트 배선(120, 121, 123)과 절연 교차하여 화소를 정의하는 데이터 배선(151, 152, 153), 및 채널영역에 형성되어 있는 유기반도체층(160)을 포함한다.
절연기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 절연기판(110)이 플라스틱으로 만들어질 경우 박막트랜지스터 기판(100)에 유연성을 부여할 수 있는 장점이 있으나, 절연기판(110)이 열에 약한 단점이 있다. 본 발명과 같이 유기반도체층(160)을 사용하면 반도체층 형성을 상온, 상압에서 수행할 수 있기 때문에 플라스틱 소재의 절연기판(110)을 사용하기 용이한 장점이 있다. 여기서, 플라스틱 종류로는 폴리카본(polycarbon), 폴리 이미드(polyimide) , 폴리이서설폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트( PET) 등이 가능하다.
절연기판(110) 상에는 게이트 배선(120, 121, 123)이 형성되어 있다. 게이트 배선(120, 121, 123)은 데이터선(151)과 절연 교차하여 화소를 정의하는 게이트선(120)과, 상기 게이트선(120)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 인가 받는 게이트 패드(123), 및 게이트선(120)의 분지이며 후술할 유기반도체층(160)과 대응되는 곳에 형성되어 있는 게이트 전극(121)을 포함한다. 게이트 패드(123)는 외부로부터 박막트랜지스터를 온/오프(ON/OFF)시키기 위한 구동 및 제어신 호를 인가 받아 게이트선(120)을 통하여 게이트 전극(121)으로 전달한다. 게이트 배선(120. 121, 123)은Al, Cr, Mo, Au, Pt, Pd 들의 금속 중 적어도 어느 하나를 포함할 수 있으며, 단일층 또는 복수의 층으로 마련될 수 있다.
절연기판(110) 상에는 게이트 배선(120, 121, 123)을 덮고 있는 게이트 절연막(130)이 형성되어 있다. 게이트 절연막(130)은 게이트 배선(120, 121, 123)과 투명전극층(141, 142, 143, 144, 145) 간의 전기적 절연을 위한 층으로, 무기막 또는 유기막의 단일층으로 마련될 수 있다. 한편 다른 실시예로, 도시되지 않았으나, 게이트 절연막(130)은 하부의 제1게이트 절연막과 상부의 제2게이트 절연막으로 이루어진 복층 구조로 마련될 수 있다. 여기서, 제1게이트 절연막은 공정성이 탁월한 질화규소(SiNx) 또는 산화규소(SiOx) 등과 같은 무기물질로 이루어진 무기막일 수 있으며, 제2게이트 절연막은 실리콘 계열의 고분자(Si polymer), 아조비스이소부티로나이트릴(azobis isobutiro nitrile, AIBN), 테트라부틸올소타이타네이트(tetra butyl ortho titanate, Ti(Obu)4) 및 부탄올(butanol) 중 적어도 어느 하나를 포함하여 이루어질 수 있다. 이러한 게이트 절연막(130)은 게이트 배선(120, 121, 123) 형성시 사용되는 화학물질 또는 플라즈마가 잔존하여 후술할 게이트 패드 접촉구(131)의 틈새 또는 계면사이로 유입되어 내화학성 및 내플라즈마성에 취약한 후술할 유기반도체층(160)의 특성이 손상되는 것을 방지한다. 그리고, 게이트 절연막(130)에는 게이트 패드(123)를 노출시키는 게이트 패드 접촉구(131)가 형성되어 있다.
게이트 절연막(130) 상에는 투명전극층(141, 142, 143, 144, 145)이 형성되어 있다. 투명전극층(141, 142, 143, 144, 145)은 게이트 절연막(130) 상에 게이트 전극(121)을 중심으로 상호 이격 배치되어 채널영역을 정의하는 소스 전극(141)과 드레인 전극(142), 상기 드레인 전극(142)과 적어도 일부가 접하고 있으며 상기 화소의 적어도 일부를 채우고 있는 화소전극(143), 소스 전극(141)과 적어도 일부가 접하고 있으며 후술할 데이터 배선(151, 152, 153)을 따라 형성되어 있는 데이터배선층(144), 및 게이트 패드 접촉구(131)에 의하여 노출된 게이트 패드(123)를 덮고 있는 게이트 패드 접촉부재(145)를 포함한다. 투명전극층(141, 142, 143, 144, 145)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어진다. 소스 전극(141)은 후술할 데이터선(151)과 물리적ㆍ전기적으로 연결되어 화상신호를 전달 받는다. 그리고, 드레인 전극(142)은 소스 전극(141)과 함께 박막트랜지스터(Thin Film Transistor: TFT)를 형성하며 각 화소전극(143)의 동작을 제어 및 구동하는 스위칭 및 구동소자로서 작동한다. 그리고, ITO 또는 IZO로 이루어진 소스 및 드레인 전극(141, 142)은 게이트 절연막(130)과의 계면 특성이 다른 금속들과 비교하여 좋아 유기박막트랜지스터의 특성이 향상된다. 또한, ITO 또는 IZO의 일함수는 유기반도체층(160)의 일함수와 비슷하거나 약간 크기 때문에 유기박막트랜지스터의 특성이 향상되며, SAM(self assembly monolayer)처리를 통하여 ITO 또는 IZO의 일함수를 최적으로 조절할 수도 있는 장점이 있다. 그리고, 화소전극(143)과 데이터 배선(151, 152, 153)이 동일층에 있지 않으므로 화소전극(143)과 데이터 배선(151, 152, 153) 간의 쇼트(short)성 불량을 피할 수 있 다.
상기 투명전극층(141, 142, 143, 144, 145) 상의 일영역에는 데이터 배선(151, 152, 153)이 형성되어 있다. 데이터 배선(151, 152, 153)은 게이트선(120)과 절연 교차하여 화소를 정의하는 데이터선(151)과, 상기 데이터선(121)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 전달 받는 데이터 패드(152), 및 상기 게이트 패드 접촉부재(145) 상에 형성되어 있는 금속층(153)을 포함한다. 소스 전극(141) 상에 형성되어 있는 데이터선(151)은 유기반도체층(160)과 이격되어 형성되는 것이 바람직하다. 그 이유는 다음과 같다. 상기 데이터 배선(151, 152, 153)으로 사용되는 금속들은 유기반도체층(160)보다 일함수가 작아서 유기박막트랜지스터의 특성이 저하될 수 있기 때문이다. 데이터 패드(152)는 외부로부터 구동 및 제어신호를 전달 받아 데이터선(151)으로 구동 및 제어신호를 인가한다. 데이터 배선(151, 152, 153)의 재료로는 저렴하고 전도도가 좋은 Al, Cr, Mo이나, 상대적으로 고가인 Au, Pt, Pd 들 중 적어도 어느 하나를 포함할 수 있으며, 이들의 합금으로 마련될 수 있다. 그리고, 데이터 배선(151, 152, 153)은 상기 재료 중 적어도 어느 하나를 포함하는 단일층 또는 복수의 층으로 마련될 수 있다. 한편, 도시된 바와 달리, 금속층(153)은 사진식각공정에서 제거되어 게이트 패드(123) 상에 게이트 패드 접촉부재(145)만이 남아 있을 수 있다. 데이터 배선(151, 152, 153)은 하부의 데이터배선층(144)과 전기적으로 연결되어 있다. 이와 같은 구조에 의하여, 데이터 패드(152)로부터 인가 받은 제어 및 구동신호는, ITO 또는 IZO로 이루어진 데이터선(151)이 아닌, 저항이 작은 금속들로 이루어진 데이터선(151)을 통하여 전달됨으 로 신호지연이 최소화된다. 즉, 특히 ITO 또는 IZO로 이루어진 하부의 데이터배선층(144)과 전기적으로 연결된 복층구조를 이루고 있으므로, 신호가 전달되는 데이터 배선의 단면적이 증가된 효과가 발생되어 저항이 감소됨으로 데이터 신호의 전달이 더욱 원활해 질 수 있다.
채널영역에는 유기반도체층(organic semiconductor layer, 160)이 형성되어 있다. 유기반도체층(160)은 채널영역을 덮고 있으면서, 소스 전극(141) 및 드레인 전극(142)과 적어도 일부가 접하고 있다. 이러한 유기반도체층(160)으로는 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나일 수 있다. 이 외에도 일반적으로 사용되는 공지의 유기반도체물질이 사용될 수도 있다.
한편, 도시되지 않았으나, 채널영역을 둘러싸면서 소스 전극(141)과 드레인 전극(142)의 적어도 일부를 노출시키는 격벽을 마련하고, 상기 격벽 내부에 유기반도체층(160)을 형성할 수 있다. 이는 잉크젯 방법을 통하여 유기반도체층(160)을 형성하는 경우에 적용될 수 있다.
유기반도체층(160) 상에는 제1보호층(170)이 형성되어 있다. 제1보호층(170)은 유기반도체층(160)을 덮고 있으며, 불소계 고분자를 포함하여 이루어질 수 있다. 불소계 고분자로는 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers)의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나로 만들어질 수 있다. 이와 달리, 제1보호층(170)은 폴리비닐알코올(PVA), 벤조시클로부텐(BCB), 아크릴계 수지, 실리콘 고분자(Si polymer) 등의 물질 중 적어도 어느 하나로 이루어진 유기막일 수 있다. 제1보호층(170)은 유기반도체층(160)의 특성이 열화되는 것을 방지하기 위한 층이다.
그리고, 제1보호층(170) 상에 제2보호층(180)을 더 형성할 수도 있다. 상기 제2보호층(180)은 선택적이 것으로 제1보호층(170)을 덮으면서 제1보호층(170)과 같이 유기반도체층(160)의 특성이 열화되는 것을 방지하기 위한 층으로, ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어질 수 있으며, 1보호층(180)과 동일한 물질 또는 다른 공지의 물질로도 이루어질 수 있다.
이하, 도3a 내지 3i를 참조하여 유기박막트랜지스터(O-TFT)를 구비한 액정표시장치의 제조방법에 대하여 설명한다.
도3a에 도시된 바와 같이, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 절연기판(110)을 마련한다. 플렉서블 액정표시장치를 제작에는 플라스틱 기판을 사용하는 것이 바람직하다. 그리고, 상기 절연기판(110) 상에 화학기상증착(CVD) 또는 스퍼터링(sputtering) 등의 방법 통하여 데이터배선물질을 증착한 후, 사진식각(photolithography) 공정을 통하여 게이트선(120), 게이트 전극(121) 및 게이트 패드(123)를 형성한다.
그리고, 도3b에 도시된 바와 같이, 유기물질 또는 무기물질로 이루어진 게이트 절연물질을 절연기판(110)에 가하여, 게이트 배선(120, 121, 123)을 덮고 있는 게이트 절연막(130)을 형성한다. 게이트 절연물질이 유기물질인 경우에는 코팅법을 이용하여 형성할 수 있으며, 무기물질인 경우에는 화학기상증착, 플라즈마 강화 화학기상증착 방법 등으로 형성될 수 있다. 한편 다른 실시예로, 도시되지 않았으나, 게이트 절연막(130)은 하부의 제1게이트 절연막과 상부의 제2게이트 절연막으로 이루어진 복층 구조로 마련될 수 있다. 여기서, 제1게이트 절연막은 공정성이 탁월한 질화규소(SiNx) 또는 산화규소(SiOx) 등과 같은 무기물질로 이루어진 무기막일 수 있으며, 제2게이트 절연막은 실리콘 계열의 고분자(Si polymer), 아조비스이소부티로나이트릴(azobis isobutiro nitrile, AIBN), 테트라부틸올소타이타네이트(tetra butyl ortho titanate, Ti(Obu)4) 및 부탄올(butanol) 중 적어도 어느 하나를 포함하여 이루어질 수 있다. 그리고, 감광성 유기막 등을 차단벽으로 이용한 에칭공정을 통하여 게이트 패드(123)을 노출시키는 게이트 패드 접촉구(131)를 형성한다.
그 다음, 도3c에 도시된 바와 같이, ITO 또는 IZO로 이루어진 투명전극물질과 Al, Cr, Mo, Au, Pt, Pd 들 중 적어도 어느 하나를 포함하는 데이터배선물질을 게이트 절연막(130) 상에 차례로 가하여 하부의 투명전극물질층(140)과 상부의 데 이터배선물질층(150)을 형성한다. 투명전극물질층(140)과 데이터배선물질층(150)은 스퍼터링(sputtering) 방법 등으로 증착한다.
이어, 도3d에 도시된 바와 같이, 코팅법을 통하여 감광막(200)을 데이터배선물질층(150) 상에 형성한 후, 마스크를 이용한 노광 및 현상공정을 통하여 차후 형성될 소스 전극(141), 드레인 전극(142), 화소전극(143), 데이터배선층(144) 및 게이트 패드 접촉부재(145)에 대응하는 영역에만 감광막(200)을 남기고, 그 이외의 감광막(200)을 제거한다. 여기서, 감광막(200)은 감광성 유기막일 수 있다.
다음, 도3e에 도시된 바와 같이, 잔존하는 감광막(200)을 차단벽으로 사용하는 식각공정을 통하여, 감광막(200)에 의하여 노출된, 즉 상부에 감광막(200)이 형성되지 않은 데이터배선물질층(150)과 투명전극물질층(140)을 제거한다. 이에 의하여, 투명전극물질층(140)은 소스 전극(141), 드레인 전극(142), 화소전극(143), 데이터배선층(144) 및 게이트 패드 접촉부재(145)를 포함하는 투명전극층(141, 142, 143, 144, 145)으로 패터닝된다.
이어, 도3f에 도시된 바와 같이, 슬릿마스크를 이용한 노광 및 현상공정을 통하여 차후에 데이터 배선(151, 152, 153)으로 형성될 영역(A)에 대응하는 감광막(200)의 높이를 낮춘다.
다음, 도3g에 도시되 바와 같이, 데이터 배선(151, 152, 153)으로 형성될 영역에 대응하는 감광막(200)만을 남기고, 나머지 감광막(200)을 제거한다. 제거되는 감광막(200)은 전단계에서 높이가 낮아진 감광막(200)이다.
그 후, 도3h에 도시된 바와 같이, 잔존하는 감광막(200)을 이용한 시각공정 을 거치면 데이터선(151), 데이터 패드(152) 및 금속층(153)으로 이루어진 데이터 배선(151, 152, 153)이 형성된다. 그리고, 화소전극(143)은 외부로 드러나게 된다. 여기서, 데이터선(151)은 유기반도체층(160)과 이격되도록 형성하는 것이 바람직하다. 이는 유기반도체층(160)의 일함수가 상기 금속들과 일함수보다 크기 때문에 유기박막트랜지스터의 특성이 저하될 수 있기 때문이다. 한편 실시예와 달리, 앞선 공정에서 게이트 패드(123) 상의 감광막(200)의 높이를 낮추어 금속층(153)을 제거할 수도 있다.
이후, 도3i에 도시된 바와 같이, 유기반도체물질을 형성한 후, 패터닝하여 채널영역에만 유기반도체층(160)을 남긴다. 유기반도체물질의 형성은 증발법(Evaporation) 또는 코팅법을 통하여 형성될 수 있으며, 유기반도체물질의 패터닝은 사진식각방법에 의할 수 있다. 여기서, 유기반도체물질은 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나를 포함할 수 있다.
한편, 도시되지 않았으나 다른 실시예로, 채널영역을 둘러싸면서 소스 전극 (141)과 드레인 전극(142)의 적어도 일부를 노출시키는 격벽을 마련하고, 상기 격벽 내부에 유기반도체층(160)을 잉크젯 방법을 통하여 형성할 수 있다.
그 다음, 도시되지 않았으나, 불소계 고분자로 이루어진 제1보호층(170)을 스핀코팅 또는 슬릿코팅을 통하여 유기반도체층(170) 상에 형성한다. 연속하여 제1보호층(170) 상에 스퍼터링 방법에 의하여 ITO 및 IZO중 적어도 어느 하나를 포함하는 제2보호층(180)을 형성한다. 여기서, 제1보호층(170)과 제2보호층(180)은 사진식각공정을 통하여 동시에 패터닝 될 수 있다. 한편, 다른 실시예로, 제1보호층(170)의 형성후 제1보호층(170)을 패터닝하고, 그 다음 제2보호층(180)을 형성하고 제2보호층(180)을 패터닝 할 수 있다. 여기서, 불소계 고분자로는 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers)의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나로 만들어질 수 있다. 이와 달리, 제1보호층(170)은 폴리비닐알코올(PVA), 벤조시클로부텐(BCB), 아크릴계 수지, 실리콘 고분자(Si polymer) 등의 물질 중 적어도 어느 하나로 이루어진 유기막일 수 있다.
본 발명의 실시예에 의하면, 게이트 배선(120, 121, 123), 게이트 절연막(130), 투명전극층(151, 152, 153, 154, 155) 및 유기반도체층(160)의 형성시에 마스크가 사용되며, 이는 종래의 유기박막트랜지스터의 제조공정과 비교하여 마스크의 횟수가 줄어든 것이다. 이에 의하여, 제조공정이 간단하며 제조비용이 절감되는 유기박막트랜지스터를 포함하는 액정표시장치의 제조방법이 제공된다.
이하, 도4a 내지 도4c를 참고하여 본 발명의 다른 실시예에 대하여 설명한다. 본 발명의 다른 실시예에서는 상술한 실시예와 구별되는 특징적인 내용을 중심으로 설명하며, 설명이 생략된 부분은 상술한 실시예 또는 공지의 기술에 따른다. 그리고, 설명의 편의를 위하여 동일한 구성요소에 대하여는 동일한 참조번호를 부여하여 설명하기로 한다.
도4a에 도시된 바와 같이, 데이터배선물질층(150)상에 소스 전극(141), 드레인 전극(142), 화소전극(143), 데이터배선층(144) 및 게이트 패드 접촉부재(145)에 대응하는 영역에 감광막(200)이 형성된 상태에서 어닐링(Annealing)공정을 진행한다. 어닐링 공정은 재료를 안정적인 상태로 만들기 위한 처리공정으로, 재료를 충분히 가열한 다음에 천천히 냉각하는 공정이다. 어닐링 공정에 의하여 무정형의 투명전극물질층(140)은 안전한 폴리(poly) 또는 결정형 투명전극물질층(140)으로 성질이 변환된다.
그 후, 도4b에 도시된 바와 같이, 크롬식각용액(Cr etchant)을 사용하여 데이터배선물질층(150)을 패터닝하여 감광막(200)에 의하여 가려지지 않는 영역을 제거한다. 이 경우, 투명전극물질층(140)은 어닐링 공정에 의하여 안전한 폴리 또는 결정형으로 변환되었기 때문에 크롬식각용액에 의하여 아무런 영양을 받지 않고 데이터배선물질층(150)만이 제거된다.
이어, 도4c에 도시된 바와 같이, 잔존하는 감광막(200)을 차단벽으로 사용하고, 투명전극물질 식각용액(ITO or IZO etchant)을 사용하여 투명전극무질층(150) 을 패터닝하여 소스 전극(141), 드레인 전극(142), 화소전극(143), 데이터배선층(144) 및 게이트 패드 접촉부재(145)를 포함하는 투명전극층(141, 142, 143, 144, 145)을 형성한다.
이에 의하여, 보다 안정적인 표시장치의 제조방법이 제공된다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 특성이 향상된 새로운 구조의 유기박막트랜지스터를 포함하는 표시장치가 제공된다.
또한, 제조공정이 간단한 새로운 구조의 유기박막트랜지스터를 포함하는 표시장치의 제조방법이 제공된다.

Claims (30)

  1. 절연기판과;
    상기 절연기판 상에 형성되어 있으며, 게이트 전극을 포함하는 게이트선과;
    상기 게이트 전극을 덮고 있는 게이트 절연막과;
    상기 게이트 절연막 위에 형성되어, 하부막과 상부막을 포함하는 데이터선과;
    상기 게이트 절연막 상에 형성되어 있으며, 상기 게이트 전극을 중심으로 상호 이격 배치되어 채널영역을 정의하는 소스 전극과 드레인 전극과;
    상기 채널영역에 형성되어 있는 유기반도체층,
    상기 게이트 절연막 위에 형성되어 있는 화소 전극을 포함하고,
    상기 소스 전극, 상기 드레인 전극, 그리고 상기 화소 전극은 상기 데이터선의 하부막과 동일층으로 형성되는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서,
    상기 소스 전극은 상기 데이터선의 하부막으로부터 뻗어 나온 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 게이트선은 상기 게이트선의 단부에 형성되어 있는 게이트 패드를 더 포함하며,
    상기 데이터 배선은 상기 데이터선의 단부에 마련되어 있는 데이터 패드를 포함하고,
    상기 데이터 패드는 상기 하부막과 상기 상부막을 포함하는 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서,
    상기 상기 게이트 패드를 덮고 있으며, 상기 데이터선의 하부막과 동일한 층으로 이루어진 게이트 패드 접촉부재를 더 포함하는 것을 특징으로 하는 표시장치.
  5. 제3항에 있어서,
    상기 게이트 패드 접촉부재 상에 형성되어 있으며, 상기 데이터선의 상기 상부막과 동일한 층으로 이루어진 금속층을 포함하는 것을 특징으로 하는 표시장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 데이터선의 하부막은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어진 것을 특징으로 하는 표시장치.
  8. 제1항에 있어서,
    상기 유기반도체층 상의 상기 채널영역에는 제1보호층이 더 형성되어 있는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 제1보호층 상에는 제2보호층이 더 형성되어 있는 것을 특징으로 하는 표시장치.
  10. 제9항에 있어서,
    상기 제1보호층은 불소계 고분자물질을 포함하고,
    상기 제2보호층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어진 것을 특징으로 하는 표시장치.
  11. 제9항에 있어서,
    상기 제1보호층은 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르 )(perfluoro(alkenylvinyl ethers)의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나로 만들어진 것을 특징으로 하는 표시장치.
  12. 제1항에 있어서,
    상기 게이트 절연막은 하부의 제1게이트 절연막과 상부의 제2게이트 절연막을 포함하며,
    상기 제1게이트 절연막은 산화규소(SiOx) 및 질화규소(SiNx) 중 적어도 어느 하나를 포함하고, 상기 제2게이트 절연막은 실리콘 계열의 고분자(Si polymer), 아조비스이소부티로나이트릴(azobis isobutiro nitrile, AIBN), 테트라부틸올소타이타네이트(tetra butyl ortho titanate, Ti(Obu)4) 및 부탄올(butanol) 중 적어도 어느 하나를 포함하여 이루어진 것을 특징으로 하는 표시장치.
  13. 제1항에 있어서,
    상기 채널영역을 둘러싸면서 상기 소스 전극과 상기 드레인 전극 각각의 적어도 일부를 노출시키는 격벽을 더 포함하며,
    상기 유기반도체층은 상기 격벽 내부에 마련되어 있는 것을 특징으로 하는 표시장치.
  14. 제1항에 있어서,
    상기 유기반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 상기 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 상기 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 상기 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 상기 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 상기 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 상기 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 것을 특징으로 하는 표시장치.
  15. 절연기판을 마련하는 단계와;
    상기 절연기판 상에 게이트 전극을 포함하는 게이트선을 형성하는 단계와;
    상기 절연기판 상에 상기 게이트 전극을 덮고 있는 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 하부층과 상기 하부층의 위에 배치되는 상부층을 차례로 적층하는 단계와;
    상기 상부층과 상기 하부층을 패터닝하여, 데이터선, 상호 이격 배치되어 채널영역을 정의하는 소스 전극 및 드레인 전극, 그리고 화소 전극을 동시에 형성하는 단계; 및
    상기 채널영역에 유기반도체층을 형성하는 단계를 포함하고,
    상기 데이터선은 상기 하부층과 상기 상부층을 포함하고, 상기 소스 전극, 상기 드레인 전극, 그리고 상기 화소 전극은 상기 하부층을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  16. 제15항에 있어서,
    상기 유기반도체층은 증발법(Evaporation) 및 코팅법 중 어느 하나에 의하여 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  17. 제15항에 있어서,
    상기 게이트선은 상기 게이트선의 단부에 마련된 게이트 패드를 더 포함하고,
    상기 데이터선은 상기 데이터선의 단부에 마련된 데이터 패드를 더 포함하고,
    상기 데이터 패드는 상기 데이터선의 상기 상부층과 동일한 층으로 이루어진 것을 특징으로 하는 표시장치의 제조방법.
  18. 제17항에 있어서,
    상기 데이터선의 하부층으로 이루어진 상기 게이트 패드 상에 마련되어 있는 게이트 패드 접촉부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  19. 제18항에 있어서,
    상기 데이터선의 상부층으로 이루어지고, 상기 게이트 패드 접촉부재 상에 마련되어 있는 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법..
  20. 제15항에 있어서,
    상기 데이터선의 하부층 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어진 것을 특징으로 하는 표시장치의 제조방법.
  21. 제18항에 있어서,
    상기 게이트 패드 접촉부재의 형성 전에 상기 게이트 패드를 노출시키는 게이트 패드 접촉구를 상기 게이트 절연막 상에 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  22. 제15항에 있어서,
    상기 상부층과 상기 하부층을 패터닝하는 단계는 위치에 따라 다른 두께를 가지는 감광막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  23. 제15항에 있어서,
    상기 게이트 절연막을 형성하는 단계는
    실리콘질화물(SiNx)과 실리콘산화물(SiOx) 중 적어도 하나를 포함하는 제1 게이트 절연막을 형성하는 단계와,
    실리콘 베이트 폴리머, AIBN(azobis isobutiro nitrile), Ti(Obu)4(tetra butyl ortho titanate) 및 부타놀(butanol) 중 적어도 하나를 포함하는 제2 게이트 절연막을 형성하는 단계를 포함하는 표시장치의 제조방법.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 제15항에 있어서,
    상기 유기반도체층의 형성 전에, 상기 채널영역을 둘러싸면서 상기 소스 전극 및 상기 드레인 전극의 적어도 일부를 노출시키는 격벽을 형성하는 단계를 더 포함하며,
    상기 유기반도체층은 상기 격벽 내부에 형성되어 있는 것을 특징으로 하는 표시장치의 제조방법.
  28. 제15항에 있어서,
    상기 유기반도체층은 잉크젯(inkjet) 방법에 의하여 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  29. 제15항에 있어서,
    상기 유기반도체층 상의 상기 채널영역에 불소계 고분자를 포함하여 이루어진 제1보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  30. 제29항에 있어서,
    상기 제1보호층 상에 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어진 제2보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하 는 표시장치의 제조방법.
KR1020050110230A 2005-11-17 2005-11-17 표시장치와 이의 제조방법 KR101219046B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050110230A KR101219046B1 (ko) 2005-11-17 2005-11-17 표시장치와 이의 제조방법
TW095139416A TWI338373B (en) 2005-11-17 2006-10-25 Display device and method for manufacturing the same
US11/595,028 US7781759B2 (en) 2005-11-17 2006-11-08 Display device and method for manufacturing the same
CNB2006101603872A CN100573903C (zh) 2005-11-17 2006-11-15 显示装置及其制造方法
JP2006310013A JP4602959B2 (ja) 2005-11-17 2006-11-16 表示装置とその製造方法
US12/835,655 US8044392B2 (en) 2005-11-17 2010-07-13 Display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110230A KR101219046B1 (ko) 2005-11-17 2005-11-17 표시장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20070052515A KR20070052515A (ko) 2007-05-22
KR101219046B1 true KR101219046B1 (ko) 2013-01-08

Family

ID=38039816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110230A KR101219046B1 (ko) 2005-11-17 2005-11-17 표시장치와 이의 제조방법

Country Status (5)

Country Link
US (2) US7781759B2 (ko)
JP (1) JP4602959B2 (ko)
KR (1) KR101219046B1 (ko)
CN (1) CN100573903C (ko)
TW (1) TWI338373B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
TWI839708B (zh) 2006-05-16 2024-04-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
US8463116B2 (en) 2008-07-01 2013-06-11 Tap Development Limited Liability Company Systems for curing deposited material using feedback control
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
KR102275487B1 (ko) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101797253B1 (ko) * 2009-12-04 2017-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5636981B2 (ja) * 2011-01-21 2014-12-10 セイコーエプソン株式会社 液晶表示装置及び電子機器
WO2014109830A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. Metal oxynitride based heterojunction field effect transistor
EP2948463A2 (en) 2013-03-11 2015-12-02 Saudi Basic Industries Corporation Aryloxy-phthalocyanines of group iv metals
WO2014140829A1 (en) 2013-03-11 2014-09-18 Saudi Basic Industries Corporation Aryloxy-phthalocyanines of group iii metals
KR102378551B1 (ko) * 2015-06-25 2022-03-25 삼성디스플레이 주식회사 표시 장치
CN106647076A (zh) * 2016-12-28 2017-05-10 深圳市华星光电技术有限公司 液晶显示器及其液晶显示面板
US20220242234A1 (en) * 2020-09-11 2022-08-04 Stephen Favis System integrating autonomous driving information into head up display
CN112242407B (zh) * 2020-10-14 2022-07-12 武汉华星光电技术有限公司 阵列基板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020343A1 (en) * 2003-08-18 2005-03-03 3M Innovative Properties Company Method for sealing thin film transistors
JP2005064496A (ja) * 2003-07-31 2005-03-10 Sumitomo Bakelite Co Ltd 有機半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0171980B1 (ko) 1995-11-20 1999-03-20 김주용 액정 표시 소자의 제조방법
CN1132053C (zh) 1997-04-21 2003-12-24 精工爱普生株式会社 液晶显示装置、液晶显示装置的制造方法及电子仪器
KR20000045306A (ko) 1998-12-30 2000-07-15 김영환 박막 트랜지스터 액정표시소자의 제조방법
KR20000045396A (ko) 1998-12-30 2000-07-15 김영환 기판 바이어스전압 발생장치
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
KR100370286B1 (ko) 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
KR100803177B1 (ko) 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100620847B1 (ko) 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
US6794220B2 (en) * 2001-09-05 2004-09-21 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
TW588185B (en) 2001-09-06 2004-05-21 Sharp Kk Display, method of manufacturing the same, and method of driving the same
KR100491144B1 (ko) 2001-12-26 2005-05-24 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100825102B1 (ko) 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4071652B2 (ja) 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
JP2004146430A (ja) 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
KR100789090B1 (ko) 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100936954B1 (ko) 2002-12-31 2010-01-14 엘지디스플레이 주식회사 반사투과형 액정표시장치와 그 제조방법
JP4396109B2 (ja) 2003-03-04 2010-01-13 コニカミノルタホールディングス株式会社 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート
KR100598737B1 (ko) 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
KR100606448B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 ２마스크를 적용한 액정표시소자 제조방법
JP2005275102A (ja) 2004-03-25 2005-10-06 Nec Lcd Technologies Ltd 半透過型液晶表示装置及びその製造方法
US20070194312A1 (en) * 2004-03-26 2007-08-23 Takashi Chuman Subpixel
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7528021B2 (en) * 2004-09-16 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR101058458B1 (ko) * 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
US7825582B2 (en) * 2004-11-08 2010-11-02 Kyodo Printing Co., Ltd. Flexible display and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064496A (ja) * 2003-07-31 2005-03-10 Sumitomo Bakelite Co Ltd 有機半導体装置
WO2005020343A1 (en) * 2003-08-18 2005-03-03 3M Innovative Properties Company Method for sealing thin film transistors

Also Published As

Publication number Publication date
CN1967867A (zh) 2007-05-23
US20100276681A1 (en) 2010-11-04
TWI338373B (en) 2011-03-01
TW200723540A (en) 2007-06-16
JP2007140527A (ja) 2007-06-07
JP4602959B2 (ja) 2010-12-22
KR20070052515A (ko) 2007-05-22
US20070108442A1 (en) 2007-05-17
US8044392B2 (en) 2011-10-25
CN100573903C (zh) 2009-12-23
US7781759B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
KR101219046B1 (ko) 표시장치와 이의 제조방법
KR101219047B1 (ko) 표시장치와 이의 제조방법
JP4675871B2 (ja) 表示装置とその製造方法
KR101209046B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
US7919778B2 (en) Making organic thin film transistor array panels
US7838872B2 (en) Organic thin film transistor array panel
JP4719697B2 (ja) 表示装置とその製造方法
US20070109457A1 (en) Organic thin film transistor array panel
US20070024766A1 (en) Organic thin film transistor display panel
KR20070013132A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR100695013B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
US8399311B2 (en) Thin film transistor array panel and method of manufacture
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR20070054054A (ko) 표시장치와 이의 제조방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101219048B1 (ko) 평판표시장치와 평판표시장치의 제조방법
KR20070052514A (ko) 표시장치와 이의 제조방법
KR20070109288A (ko) 표시장치 및 그 제조방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070103945A (ko) 디스플레이장치의 제조방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 8