Nothing Special   »   [go: up one dir, main page]

KR101201304B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR101201304B1
KR101201304B1 KR1020050037874A KR20050037874A KR101201304B1 KR 101201304 B1 KR101201304 B1 KR 101201304B1 KR 1020050037874 A KR1020050037874 A KR 1020050037874A KR 20050037874 A KR20050037874 A KR 20050037874A KR 101201304 B1 KR101201304 B1 KR 101201304B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
gate line
data line
forming
Prior art date
Application number
KR1020050037874A
Other languages
English (en)
Other versions
KR20060115464A (ko
Inventor
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050037874A priority Critical patent/KR101201304B1/ko
Priority to FR0512149A priority patent/FR2885422B1/fr
Priority to CNB200510129077XA priority patent/CN100409091C/zh
Priority to US11/293,079 priority patent/US7817218B2/en
Publication of KR20060115464A publication Critical patent/KR20060115464A/ko
Priority to US12/877,672 priority patent/US8199271B2/en
Application granted granted Critical
Publication of KR101201304B1 publication Critical patent/KR101201304B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 공정시간을 단축하여 생산성을 향상시키기에 알맞은 액정표시장치 및 그의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 액정표시장치의 제조방법은 기판상에 게이트전극을 구비한 게이트라인을 형성하는 단계; 상기 게이트라인을 포함한 상기 기판상에 게이트절연막을 형성하는 단계; 상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 데이터라인과, 상기 게이트전극의 일측 및 타측에 각각 오버랩되도록 소오스전극과 드레인전극을 형성하는 단계; 상기 게이트전극, 게이트라인, 데이터라인, 소오스전극과 드레인전극을 제외한 상기 게이트절연막상에 절연성 유기 수지를 형성하는 단계; 상기 유기 수지를 제외한 영역 상에 액티브층을 형성하는 단계; 상기 데이터라인을 포함한 상기 기판 전면에 보호막을 형성하는 단계; 상기 드레인 전극에 콘택되도록 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 한다.
유기 수지, UV, 배면 노광, 액상 물질, 액티브층

Description

액정표시장치 및 그의 제조방법{Liquid Crystal Display Device and method for fabricating the same}
도 1은 종래 액정표시장치를 나타낸 단위 화소의 확대 평면도
도 2는 도 1의 Ⅰ-Ⅰ' 선상을 자른 구조 단면도
도 3a 내지 도 3e는 종래 기술에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도
도 4는 본 발명의 실시예에 따른 액정표시장치의 단위 화소의 확대 평면도
도 5는 도 4의 Ⅱ-Ⅱ' 선상을 자른 구조 단면도
도 6a 내지 도 6e는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도
도 7a 내지 도 7e는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 평면도
* 도면의 주요 부분에 대한 부호의 설명 *
60 : 기판 61 : 게이트라인
61a : 게이트전극 62 : 게이트절연막
63 : 데이터라인 63a : 소오스 전극
63b : 드레인 전극 63c : 제 1 스토리지 전극
64 : 유기 수지 65 : 액티브층
66 : 보호막 67a, 67b : 제 1, 제 2 콘택홀
68 : 화소전극 68a : 제 2 스토리지 전극
본 발명은 액정표시장치에 대한 것으로, 특히 공정시간을 단축하여 생산성을 향상시키기에 알맞은 액정표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상 의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.
그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간 을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.
이하, 첨부 도면을 참조하여 종래 기술에 따른 액정표시장치에 대하여 설명하면 다음과 같다.
도 1은 종래 액정표시장치를 나타낸 단위 화소의 확대 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 선상을 자른 구조 단면도이며, 도 3a 내지 도 3e는 종래 기술에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
종래에 따른 액정표시장치는 도 1과 도 2에 도시한 바와 같이, 하부기판(20)에는 화소영역(P)을 정의하기 위하여 게이트 라인(21)과 데이터라인(24)이 교차 배열되어 있고, 상기 게이트 라인(21)과 데이터 라인(24)이 교차하는 각 화소영역(P)에는 화소전극(27)이 형성되어 있고, 상기 각 게이트 라인(21)과 데이터 라인(24)이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되어 있다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(21)으로부터 돌출된 게이트 전극(21a)과, 전면에 형성된 게이트 절연막(22)과 상기 게이트 전극(21a) 상측의 게이트 절연막(22)위에 형성된 액티브층(23)과, 상기 데이터 라인(24)으로부터 돌출되며 상기 액티브층(23)의 일측 상부에 오버랩된 소오스 전극(24a)과, 상기 소오스 전극(24a)과 이격되며 액티브층(23)의 타측 상부에 오버랩된 드레인 전극(24b)으로 구성된다. 그리고 상기 액티브층(23)과 소오스 전극(24a), 액티브층(23)과 드레인 전극(24b)의 사이에는 오믹 콘택층(23a)이 형성되어 있다.
그리고 이전단 게이트라인 상부의 게이트절연막(22)상에 제 1 스토리지 전극(24c)이 형성되어 있다.
그리고 상기 박막 트랜지스터를 포함한 하부기판(20)의 전면에는 보호막(25)이 형성되어 있고, 상기 드레인 전극(24b)의 일영역에는 제 1 콘택홀(26a)이 형성되어 있으며, 제 1 스토리지 전극(24c)의 일영역에는 제 2 콘택홀(26b)이 형성되어 있다.
그리고 상기 화소전극(27)은 상기 제 1 콘택홀(26a)을 통해서 상기 드레인 전극(24b)과 콘택되도록 상기 보호막(25)상의 화소영역에 형성되어 있다.
그리고 제 2 콘택홀(26b)을 포함한 이전단 게이트라인 상부까지 화소전극(27)이 연장되어 제 2 스토리지 전극(28)을 이룬다.
이때, 화소전극(27)과 제 2 스토리지 전극(28)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속으로 형성되어 있다.
그리고 도면에는 도시되어 있지 않지만, 상기 하부기판과 대향되는 상부기판에는 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과, 화상을 구현하기 위한 공통전극이 형성되어 있다.
다음에 상기 구성을 갖는 종래의 액정표시장치의 제조방법에 대하여 설명하면 다음과 같다.
먼저, 도 3a에 도시한 바와 같이, 투명한 하부 기판(20)상에 도전성 금속을 증착하고, 제 1 마스크를 이용한 포토 및 식각 공정으로 도전성 금속을 패터닝하여, 일방향으로 배열된 게이트라인(21)을 형성한다. 이때, 상기 게이트 라인(21)의 일측에는 게이트 전극(21a)이 돌출 형성된다.
이후에 도 3b에 도시한 바와 같이, 상기 게이트라인(21)이 형성된 하부기판(20)의 전면에 게이트 절연막(22)을 형성한다.
여기서 상기 게이트 절연막(22)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.
이후에 상기 게이트 절연막(22)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 형성한다.
이어, 상기 반도체층을 제 2 마스크를 이용한 포토 및 식각 공정으로 패터닝하여, 게이트 전극(21a)을 포함한 일상부에 아일랜드(island) 형태를 갖는 액티브층(23)을 형성한다.
이후에 도 3c에 도시한 바와 같이, 상기 액티브층(23)이 형성된 하부기판(20)의 전면에 도전성 금속을 증착하고 제 3 마스크를 이용한 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 라인(21)과 교차 배열되도록 데이터 라인(24)을 형성하고, 상기 데이터라인(24)의 일측에서 돌출되며 액티브층(23)의 일측에 오버랩되도록 소오스전극(24a)을 형성하고, 소오스전극(24a)과 일정간격 격리되며 액티브층(23)의 타측에 오버랩되도록 드레인전극(24b)을 형성한다. 이때 이전단 게이트라인(21) 상부의 일영역에는 제 1 스토리지 전극(24c)이 형성된다.
그리고 상기 데이터라인(24)과 소오스전극(24a)과 드레인전극(24b)을 식각할 때, 불순물 아몰퍼스 실리콘층을 과도식각해서 소오스전극(24a)과 액티브층(23)의 사이와, 드레인전극(24b)과 액티브층(23)의 사이에 오믹 콘택층(23a)을 각각 형성한다.
상기 공정에서와 같이 게이트라인(21)과 데이터라인(24)이 교차되어 픽셀영 역을 정의한다.
이후에 도 3d에 도시한 바와 같이, 데이터라인(24)이 형성된 하부기판(20)의 전면에 보호막(25)을 증착한다.
이어, 제 4 마스크를 이용하여 보호막(25)을 식각하여 드레인전극(24b)과 제 1 스토리지 전극(24c)의 일영역이 드러나도록 각각 제 1, 제 2 콘택홀(26a,26b)을 형성한다.
이어서 도 3e에 도시한 바와 같이, 상기 보호막(25) 상부에 투명 도전막을 증착한 후에 제 5 마스크를 이용한 포토 및 식각 공정을 통해 상기 투명 도전막을 선택적으로 제거하여, 화소영역에 화소전극(27)을 형성한다.
이때 투명 도전막은 제 2 콘택홀(26b)을 포함한 이전단 게이트라인 상부까지 화소전극(27)이 연장되어 제 2 스토리지 전극(28)을 이룬다.
상기와 같은 종래의 액정표시장치는 5개의 마스크를 이용해서 제조해야 하므로 마스크 수를 줄여서 생산성을 향상시키는데 한계가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 공정시간을 단축하여 생산성을 향상시키기에 알맞은 액정표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 게이트 라인 및 데이터라인의 교차 부위에 형성된 박막 트랜지스터와; 상기 게이트라인과 데이터라인 및 상기 박막 트랜지스터의 상부에 형성된 액티브층과; 상기 게이트라인과 데이터라인 및 상기 박막 트랜지스터의 상부를 제외한 상기 게이트절연막 상에 형성된 유기 수지와; 상기 박막 트랜지스터를 포함한 상기 기판의 전면에 형성된 보호막과; 상기 박막 트랜지스터의 드레인 전극에 콘택되도록 화소영역에 형성된 화소전극을 포함함을 특징으로 한다.
상기 액티브층은 상기 데이터 라인에 인접한 상기 게이트 라인의 상부에서는 제거되어 격리되어 있음을 특징으로 한다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인으로부터 돌출된 게이트 전극과,
상기 기판 전면에 형성된 게이트 절연막과, 상기 데이터 라인으로부터 돌출되며 상기 게이트 전극 일측 상부에 오버랩된 소오스 전극과, 상기 소오스 전극과 이격되며 상기 게이트 전극 타측 상부에 오버랩된 드레인 전극과, 상기 게이트 전극과 상기 소오스 전극과 상기 드레인 전극 상부에 형성된 액티브층으로 구성됨을 특징으로 한다.
상기 액티브층은 팬타센과 같은 유기 반도체 및 일정 액체에 부유하는 나노 반도체 소재로 구성되어 있음을 특징으로 한다.
이전단 게이트라인 상부의 상기 게이트절연막상에 제 1 스토리지 전극이 더 형성되어 있고, 상기 드레인 전극과 상기 제 1 스토리지 전극의 일영역에 각각 제 1, 제 2 콘택홀이 형성되어 있음을 특징으로 한다.
상기 제 2 콘택홀을 통해 상기 제 1 스토리지 전극과 콘택되도록 상기 이전단 게이트라인 상부에 상기 화소전극에서 연장되어 제 2 스토리지 전극이 더 형성되어 있는 것을 특징으로 한다.
상기 화소전극과 상기 제 2 스토리지 전극은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전성 금속으로 형성되어 있음을 특징으로 한다.
상기 유기 수지는 전기 절연성이 있으며, UV에 의해서 경화된 아크릴 베이스(Acryl base) 또는 에폭시 베이스(Epoxy base)로 구성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명에 따른 액정표시장치의 제조방법은 기판상에 게이트전극을 구비한 게이트라인을 형성하는 단계; 상기 게이트라인을 포함한 상기 기판상에 게이트절연막을 형성하는 단계; 상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 데이터라인과, 상기 게이트전극의 일측 및 타측에 각각 오버랩되도록 소오스전극과 드레인전극을 형성하는 단계; 상기 게이트전극, 게이트라인, 데이터라인, 소오스전극과 드레인전극을 제외한 상기 게이트절연막상에 절연성 유기 수지를 형성하는 단계; 상기 유기 수지를 제외한 영역 상에 액티브층을 형성하는 단계; 상기 데이터라인을 포함한 상기 기판 전면에 보호막을 형성하는 단계; 상기 드레인 전극에 콘택되도록 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 한다.
상기 절연성 유기 수지는 상기 기판의 전면에 UV 경화가 가능한 전기 절연성 이 있는 유기 수지를 코팅하는 단계와, 상기 기판의 배면에서 UV를 조사하는 단계와, 상기 UV에 의해 경화되지 않은 상기 절연성 유기 수지를 제거하는 단계를 포함하여 형성됨을 특징으로 한다.
상기 절연성 유기 수지는 아크릴 베이스(Acryl base) 또는 에폭시 베이스(Epoxy base)를 사용하여 형성함을 특징으로 한다.
상기 액티브층은 상기 기판의 전면에 솔벤트내에 반도체 물질이 분산되어 부유되어 있는 액상물질을 코팅하는 단계와, 열처리를 하여 상기 액상 물질내의 솔벤트를 날려서 반도체물질만 남기는 단계를 포함함을 특징으로 한다.
상기 액상 물질은 팬타센과 같은 유기 반도체를 포함함을 특징으로 한다.
상기 보호막은 산화막, 질화막, 포토 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene)중에서 적어도 하나를 사용하여 형성함을 특징으로 한다.
상기 데이터 라인과 상기 소오스 전극과 상기 드레인 전극을 형성할 때, 상기 이전단 게이트라인 상부의 일영역에 제 1 스토리지 전극을 더 형성함을 특징으로 한다.
상기 드레인 전극과 상기 제 1 스토리지 전극의 일영역이 드러나도록 상기 보호막을 패터닝하여 각각 제 1, 제 2 콘택홀을 형성함을 특징으로 한다.
상기 제 1, 제 2 콘택홀을 형성할 때, 상기 데이터라인에 인접한 상기 게이트라인 상부의 상기 액티브층과 상기 보호막도 같이 제거하여 격리시키는 것을 특징으로 한다.
상기 화소전극을 형성할 때, 상기 제 2 콘택홀을 통해서 상기 제 1 스토리지 전극과 콘택되도록 이전단 게이트라인 상부에 상기 화소전극에서 연장된 제 2 스토리지 전극을 더 형성함을 특징으로 한다.
첨부 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치 및 그의 제조방법에 대하여 설명하면 다음과 같다.
먼저, 본 발명의 실시예에 따른 액정표시장치에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 단위 화소의 확대 평면도이고, 도 5는 도 4의 Ⅱ-Ⅱ' 선상을 자른 구조 단면도이다.
도 4와 도 5에 도시한 바와 같이, 하부기판(60)에는 화소영역(P)을 정의하기 위하여 게이트 라인(61)과 데이터라인(63)이 교차 배열되어 있고, 상기 게이트 라인(61)과 데이터 라인(63)이 교차하여 정의된 각 화소영역(P)에는 화소전극(68)이 형성되어 있고, 상기 각 게이트 라인(61)과 데이터 라인(63)이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되어 있다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(61)으로부터 돌출된 게이트 전극(61a)과, 전면에 형성된 게이트 절연막(62)과, 상기 데이터 라인(63)으로부터 돌출되며 게이트 전극(61a) 일측 상부에 오버랩된 소오스 전극(63a)과, 상기 소오스 전극(63a)과 이격되며 게이트 전극(61a) 타측 상부에 오버랩된 드레인 전극(63b)과, 상기 게이트 전극(61a)과 소오스 전극(63a)과 드레인 전극(63b) 상부에 형성된 액티브층(65)으로 구성된다.
이때 액티브층(65)은 게이트라인(61), 게이트전극(61a), 데이터라인(63), 소오스전극(63a) 및 드레인전극(63b)의 전체 영역 상부에 형성되어 있다.
그리고 상기 액티브층(65)은 팬타센과 같은 유기 반도체 및 일정 액체에 부유하는 나노 반도체 소재로 구성된다.
상기 액티브층(65)을 제외한 게이트절연막(62) 상부에 전기 절연성이 있는 유기 수지(organic resin)(64)가 도포되어 있다.
이때 유기 수지(64)는 UV에 의해서 경화된 것으로 예를 들어 아크릴 베이스(Acryl base) 또는 에폭시 베이스(Epoxy base)가 경화된 것이다.
그리고 이전단 게이트라인 상부의 게이트절연막(62)상에 제 1 스토리지 전극(63c)이 형성되어 있다.
그리고 상기 박막 트랜지스터(TFT)를 포함한 하부기판(60)의 전면에는 보호막(66)이 형성되어 있고, 상기 드레인 전극(63b)과 제 1 스토리지 전극(63c)의 일영역에 각각 제 1, 제 2 콘택홀(67a, 67b)이 형성되도록 보호막(66)과 액티브층(65)이 식각되어 있다.
그리고 상기 데이터라인(63)과 인접한 게이트 라인(61) 상부에 형성된 액티브층(65) 및 보호막(66)도 식각되어 패턴된다. 이와 같이 데이터라인(63)에 인접한 게이트라인(61) 상부에 형성된 액티브층(65)을 제거하여 격리시키는 이유는 액티브층(65)으로 인해 데이터라인(63)간 노이즈가 발생하는 것을 제거하기 위해서 이다.
그리고 상기 화소전극(68)은 상기 제 1 콘택홀(67a)을 통해서 상기 드레인 전극(63b)과 콘택되도록 상기 보호막(66)상의 화소영역에 형성되어 있다.
그리고 제 2 콘택홀(67b)을 통해 제 1 스토리지 전극(63c)과 콘택되도록 이전단 게이트라인 상부까지 화소전극(68)이 연장되어, 이 부분에서 제 2 스토리지 전극(68a)을 이룬다.
이때, 화소전극(68)과 제 2 스토리지 전극(68a)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속으로 형성되어 있다.
그리고 도면에는 도시되어 있지 않지만, 상기 하부기판과 대향되는 상부기판에는 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과, 화상을 구현하기 위한 공통전극이 형성되어 있다.
다음에, 상기 구성을 갖는 본 발명의 실시예에 따른 액정표시장치의 제조방법에 대하여 설명하기로 한다.
도 6a 내지 도 6e는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이고, 도 7a 내지 도 7e는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 평면도이다.
먼저, 도 6a와 도 7a에 도시한 바와 같이, 투명한 하부 기판(60)상에 도전성 금속을 증착하고, 제 1 마스크를 이용한 포토 및 식각 공정으로 도전성 금속을 패터닝하여, 일방향으로 배열된 게이트라인(61)을 형성한다. 이때, 상기 게이트 라인(61)의 일측에는 게이트 전극(61a)이 돌출 형성된다.
이후에 상기 게이트라인(61)이 형성된 하부기판(60)의 전면에 게이트 절연막(62)을 형성한다.
여기서 상기 게이트 절연막(62)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.
이후에 상기 게이트 절연막(62)상에 도전성 금속을 증착하고 제 2 마스크를 이용한 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 라인(61)과 교차 배열되도록 데이터 라인(63)을 형성하고, 상기 데이터라인(63)의 일측에서 돌출되어 상기 게이트전극(61a)의 일측에 오버랩되도록 소오스전극(63a)을 형성하고, 소오스전극(63a)과 일정간격 격리되며 게이트전극(61a)의 타측에 오버랩되도록 드레인전극(63b)을 형성한다. 이때 이전단 게이트라인(61) 상부의 일영역에는 제 1 스토리지 전극(63c)이 형성된다.
상기 공정에 의해서 게이트라인(61)과 데이터라인(63)이 교차되어 화소영역이 정의된다.
이후에 도 6b와 도 7b에 도시한 바와 같이, 데이터라인(63)이 형성된 하부기판(60)의 전면에 UV 경화가 가능한 솔루션으로서 전기 절연성이 있는 유기 수지(organic resin)(64) 예를 들어 아크릴 베이스(Acryl base) 또는 에폭시 베이스(Epoxy base)를 도포한다. 이때 유기 수지(64)는 UV를 조사 받은 부분만 남는 네가티브형이고, 투명한 특성을 갖고 있다.
다음에, 도 6c와 도 7c에 도시한 바와 같이, 상기 하부기판(60)의 배면에서 상기 유기 수지(64)에 UV를 조사한다.
상기와 같이 배면 노광을 실시하면, 상기 게이트라인(61), 게이트전극(61a), 데이터라인(63), 소오스전극(63a) 및 드레인전극(63b) 상부의 상기 유기 수지(64)는 UV를 조사 받지 못하기 때문에 경화되지 않고, 나머지 영역의 유기 수지(64)만 경화된다.
이후에 상기 UV에 의해 경화되지 않은 유기 수지(64)를 제거한다.
이어서, 도 6d와 도 7d에 도시한 바와 같이, 하부기판(60)의 전면에 솔벤트내에 반도체 물질이 분산되어 부유되어 있는 액상물질을 코팅한다. 이때 액상 물질은 팬타센과 같은 유기 반도체를 포함한다.
이때 액상물질은 소수 표면인 유기 수지(64) 상부를 제외한 친수 표면에만 코팅된다.
다음에 열처리를 해주면 액상물질내의 솔벤트는 날아가고 반도체물질만 남아서 상기 게이트라인(61), 게이트전극(61a), 데이터라인(63), 소오스전극(63a) 및 드레인전극(63b) 상부에 액티브층(65)이 형성된다.
이후에, 도 6e와 도 7e에 도시한 바와 같이, 액티브층(65)을 포함한 전면에 보호막(66)을 증착한다.
이때 상기 보호막(66)은 산화막, 질화막, 포토 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene)중에서 적어도 하나를 사용하여 형성할 수 있다.
이어, 제 3 마스크를 이용한 포토 및 식각 공정으로 보호막(66)을 패터닝하여 드레인전극(63b)과 제 1 스토리지 전극(63c)의 일영역이 드러나도록 각각 제 1, 제 2 콘택홀(67a, 67b)을 형성한다.
상기 제 1, 제 2 콘택홀(67a, 67b)을 형성할 때, 상기 데이터라인(63)에 인 접한 게이트라인(61) 상부의 액티브층(65)과 보호막(66)도 같이 제거하여 격리시킨다. 이에 의해서 데이터라인(63)에 인접한 액티브층으로 인한 노이즈 발생을 최소화시킬 수 있다.
이후에 상기 보호막(66) 상부에 투명 도전막을 증착하고, 제 4 마스크를 이용한 포토 및 식각 공정으로 상기 투명 도전막을 선택적으로 제거해서 화소영역에 화소전극(68)을 형성한다.
이때 투명 도전막은 제 2 콘택홀(67b)을 통해서 제 1 스토리지 전극(63c)과 콘택되며, 제 1 스토리지 전극(63c)을 포함한 이전단 게이트라인 상부까지 연장 형성되어 이 부분에서 제 2 스토리지 전극(68a)을 이룬다.
상기 방법에 의해 형성한 본 발명의 스토리지 커패시터는 스토리지 온 게이트(Storage On Gate) 구조이다.
그리고 상기에서 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)을 사용하여 형성할 수 있다.
이후에 도면에는 도시되지 않았지만, 화소전극(68)을 포함한 하부기판(60)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막을 형성한다.
여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계 물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다.
이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명에 따른 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.
배면 노광 및 액상 물질을 이용해서 액티브층을 마스크 없이 형성할 수 있으므로, 마스크 수를 줄여서 공정을 단순화시킬 수 있고, 이에 따라서 생산성을 향상시킬 수 있다.

Claims (18)

  1. 기판상에 종횡으로 형성되어 화소영역을 정의하는 게이트라인 및 데이터라인과;
    상기 게이트라인 및 데이터라인의 교차 부위에 형성된 박막 트랜지스터와;
    상기 게이트라인과 데이터라인 및 상기 박막 트랜지스터의 상부에만 형성된 액티브층과;
    상기 액티브층이 노출되도록 게이트절연막 상에 형성된 유기 수지와;
    상기 박막 트랜지스터를 포함한 상기 기판의 전면에 형성된 보호막과;
    상기 박막 트랜지스터의 드레인 전극에 콘택되도록 화소영역에 형성된 화소전극을 포함함을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 액티브층은 상기 데이터 라인에 인접한 상기 게이트 라인의 상부에서는 제거되어 격리되어 있음을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 박막 트랜지스터(TFT)는 상기 게이트 라인으로부터 돌출된 게이트 전극과,
    상기 기판 전면에 형성된 게이트 절연막과,
    상기 데이터 라인으로부터 돌출되며 상기 게이트 전극 일측 상부에 오버랩된 소오스 전극과,
    상기 소오스 전극과 이격되며 상기 게이트 전극 타측 상부에 오버랩된 드레인 전극과,
    상기 게이트 전극과 상기 소오스 전극과 상기 드레인 전극 상부에 형성된 액티브층으로 구성됨을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 액티브층은 팬타센과 같은 유기 반도체 및 일정 액체에 부유하는 나노 반도체 소재로 구성되어 있음을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    이전단 게이트라인 상부의 상기 게이트절연막상에 제 1 스토리지 전극이 더 형성되어 있고,
    상기 드레인 전극과 상기 제 1 스토리지 전극의 일영역에 각각 제 1, 제 2 콘택홀이 형성되어 있음을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제 2 콘택홀을 통해 상기 제 1 스토리지 전극과 콘택되도록 상기 이전 단 게이트라인 상부에 상기 화소전극에서 연장되어 제 2 스토리지 전극이 더 형성되어 있는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 화소전극과 상기 제 2 스토리지 전극은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전성 금속으로 형성되어 있음을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 유기 수지는 전기 절연성이 있으며, UV에 의해서 경화된 아크릴 베이스(Acryl base) 또는 에폭시 베이스(Epoxy base)로 구성됨을 특징으로 하는 액정표시장치.
  9. 기판상에 게이트전극을 구비한 게이트라인을 형성하는 단계;
    상기 게이트라인을 포함한 상기 기판상에 게이트 절연막을 형성하는 단계;
    상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 데이터라인과, 상기 게이트전극의 일측 및 타측에 각각 오버랩되도록 소오스전극과 드레인전극을 형성하는 단계;
    상기 기판의 전면에 UV 경화가 가능한 절연성 유기 수지를 코팅하는 단계;
    상기 기판의 배면에서 UV를 조사하는 단계;
    상기 UV에 의해 경화되지 않은 상기 게이트전극, 게이트라인, 데이터라인 및 소오스전극과 드레인전극 상측의 상기 절연성 유기 수지를 제거하는 단계;
    상기 게이트전극, 게이트라인, 데이터라인 및 소오스전극과 드레인전극 상에 만 액티브층을 형성하는 단계;
    상기 데이터라인을 포함한 상기 기판 전면에 보호막을 형성하는 단계;
    상기 드레인 전극에 콘택되도록 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 절연성 유기 수지는 아크릴 베이스(Acryl base) 또는 에폭시 베이스(Epoxy base)를 사용하여 형성함을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 9 항에 있어서,
    상기 액티브층은 상기 기판의 전면에 솔벤트내에 반도체 물질이 분산되어 부유되어 있는 액상물질을 코팅하는 단계와,
    열처리를 하여 상기 액상 물질내의 솔벤트를 날려서 반도체물질만 남기는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 12 항에 있어서,
    상기 액상 물질은 팬타센과 같은 유기 반도체를 포함함을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 9 항에 있어서,
    상기 보호막은 산화막, 질화막, 포토 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene)중에서 적어도 하나를 사용하여 형성함을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 9 항에 있어서,
    상기 데이터 라인과 상기 소오스 전극과 상기 드레인 전극을 형성할 때, 이전단 게이트라인 상부의 일영역에 제 1 스토리지 전극을 더 형성함을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 드레인 전극과 상기 제 1 스토리지 전극의 일영역이 드러나도록 상기 보호막을 패터닝하여 각각 제 1, 제 2 콘택홀을 형성함을 특징으로 하는 액정표시 장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 제 1, 제 2 콘택홀을 형성할 때, 상기 데이터라인에 인접한 상기 게이트라인 상부의 상기 액티브층과 상기 보호막을 같이 제거하여 격리시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 9 항 또는 제 16 항에 있어서,
    상기 화소전극을 형성할 때, 상기 제 2 콘택홀을 통해서 상기 제 1 스토리지 전극과 콘택되도록 이전단 게이트라인 상부에 상기 화소전극에서 연장된 제 2 스토리지 전극을 더 형성함을 특징으로 하는 액정표시장치의 제조방법.
KR1020050037874A 2005-05-06 2005-05-06 액정표시장치 및 그의 제조방법 KR101201304B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050037874A KR101201304B1 (ko) 2005-05-06 2005-05-06 액정표시장치 및 그의 제조방법
FR0512149A FR2885422B1 (fr) 2005-05-06 2005-11-30 Dispositif d'affichage a cristaux liquides et son procede de fabrication
CNB200510129077XA CN100409091C (zh) 2005-05-06 2005-11-30 液晶显示器件及其制造方法
US11/293,079 US7817218B2 (en) 2005-05-06 2005-12-05 Method of manufacturing a liquid crystal device utilizing a liquid organic semiconductor for the active layer
US12/877,672 US8199271B2 (en) 2005-05-06 2010-09-08 Liquid crystal display device with active layer over the gate line, data line, gate electrode and source/drain electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050037874A KR101201304B1 (ko) 2005-05-06 2005-05-06 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20060115464A KR20060115464A (ko) 2006-11-09
KR101201304B1 true KR101201304B1 (ko) 2012-11-14

Family

ID=37137374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050037874A KR101201304B1 (ko) 2005-05-06 2005-05-06 액정표시장치 및 그의 제조방법

Country Status (4)

Country Link
US (2) US7817218B2 (ko)
KR (1) KR101201304B1 (ko)
CN (1) CN100409091C (ko)
FR (1) FR2885422B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007024678A1 (de) 2007-05-25 2008-11-27 Bundesdruckerei Gmbh Wert- oder Sicherheitsdokument, Verfahren zur Wiedergabe einer Bildsequenz und Computerprogrammprodukt
DE102007050480B4 (de) 2007-10-19 2019-03-21 Bundesdruckerei Gmbh ID-Dokument mit einer Anzeigevorrichtung, System mit einem ID-Dokument und Verfahren zum Lesen eines ID-Dokuments
DE102007000879B4 (de) 2007-11-12 2013-05-08 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000874A1 (de) 2007-11-12 2009-05-14 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000887A1 (de) 2007-11-12 2009-05-14 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000885A1 (de) 2007-11-12 2009-05-14 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000881A1 (de) 2007-11-12 2009-05-14 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung, Verfahren zur Herstellung eines Dokuments und Lesegerät
DE102007000888A1 (de) 2007-11-12 2009-05-14 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000873A1 (de) 2007-11-12 2009-06-04 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000880A1 (de) 2007-11-12 2009-05-14 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000883A1 (de) 2007-11-12 2009-05-14 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000875A1 (de) 2007-11-12 2009-05-14 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000889B8 (de) 2007-11-12 2010-04-08 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102007000890B4 (de) 2007-11-12 2014-06-05 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
DE102008000011A1 (de) 2008-01-08 2009-07-09 Bundesdruckerei Gmbh Dokument mit einer Anzeigevorrichtung und Verfahren zur Wahl einer geheimen Kennung
DE102008001148A1 (de) 2008-04-14 2009-10-15 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeige und Empfänger-Gerät
DE102008001149B4 (de) 2008-04-14 2024-09-26 Bundesdruckerei Gmbh Dokument mit einem Speicher und Empfänger-Gerät
KR101243822B1 (ko) * 2008-05-27 2013-03-18 엘지디스플레이 주식회사 액정 표시 장치
KR101106562B1 (ko) * 2009-07-24 2012-01-20 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
DE102010002462B4 (de) 2010-03-01 2018-08-02 Bundesdruckerei Gmbh Kamerasystem zur Aufnahme von Bildern und zur Speicherung von Bildern in einem Dokument
TWI459563B (zh) * 2011-04-01 2014-11-01 Chunghwa Picture Tubes Ltd 電晶體陣列基板
CN102629606B (zh) * 2011-09-26 2015-02-04 北京京东方光电科技有限公司 阵列基板及其制备方法和显示装置
KR20130049620A (ko) * 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
KR101482551B1 (ko) * 2014-06-23 2015-01-19 엘지디스플레이 주식회사 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법
CN108682692A (zh) 2018-05-18 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125924A (ja) * 1996-10-17 1998-05-15 Matsushita Electric Ind Co Ltd 有機薄膜トランジスタ及び液晶素子と有機発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655941B2 (ja) * 1991-01-30 1997-09-24 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JP3172840B2 (ja) * 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JP3458562B2 (ja) * 1995-10-12 2003-10-20 株式会社日立製作所 液晶表示装置及びその製造方法
JP2000269504A (ja) 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
KR100776509B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100493435B1 (ko) * 2001-12-20 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
TW584756B (en) * 2002-05-30 2004-04-21 Au Optronics Corp Manufacturing method for TFT array substrate of reflective LCD
KR100865257B1 (ko) * 2002-09-16 2008-10-24 엘지디스플레이 주식회사 액정표시장치용 박막트랜지스터의 제조방법
US20040183070A1 (en) * 2003-03-21 2004-09-23 International Business Machines Corporation Solution processed pentacene-acceptor heterojunctions in diodes, photodiodes, and photovoltaic cells and method of making same
KR100652052B1 (ko) * 2003-05-23 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조방법
US7659138B2 (en) * 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
KR100669764B1 (ko) * 2004-11-16 2007-01-16 삼성에스디아이 주식회사 박막 트랜지스터 제조 방법, 박막 트랜지스터 및 상기박막 트랜지스터를 구비판 평판 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125924A (ja) * 1996-10-17 1998-05-15 Matsushita Electric Ind Co Ltd 有機薄膜トランジスタ及び液晶素子と有機発光素子

Also Published As

Publication number Publication date
KR20060115464A (ko) 2006-11-09
US20060250535A1 (en) 2006-11-09
CN100409091C (zh) 2008-08-06
FR2885422B1 (fr) 2013-07-26
US7817218B2 (en) 2010-10-19
US8199271B2 (en) 2012-06-12
FR2885422A1 (fr) 2006-11-10
CN1858639A (zh) 2006-11-08
US20100327272A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
KR101201304B1 (ko) 액정표시장치 및 그의 제조방법
US8623162B2 (en) Fabricating method of flexible display
JP4929432B2 (ja) 液晶表示装置及びその製造方法
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
US7417705B2 (en) Liquid crystal display device and method for fabricating the same
JPH1062767A (ja) 液晶表示素子及びその製造方法
KR101332048B1 (ko) 표시 장치 및 이의 제조 방법
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US20040263752A1 (en) Liquid crystal display device and method for manufacturing the same
KR101362960B1 (ko) 액정표시장치와 그 제조방법
JP2008139555A (ja) 液晶表示装置及びその製造方法
US20200012137A1 (en) Substrate for display device, display device, and method of producing substrate for display device
KR20050069531A (ko) 액정표시장치
KR100943469B1 (ko) 액정표시장치 및 그의 제조방법
KR100949495B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100710158B1 (ko) 액정표시소자의 제조방법
KR100840680B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20040018106A (ko) 액정표시소자 및 그의 제조방법
KR100983579B1 (ko) 액정표시장치 및 그의 제조방법
KR101232166B1 (ko) 액정표시장치 및 그의 제조방법
KR20080001061A (ko) 액정표시장치 및 그 제조방법
KR101067947B1 (ko) 수직배향모드 액정표시소자 및 그 제조방법
KR20080002022A (ko) 액정표시장치 및 그의 제조방법
KR20050095719A (ko) 유기 절연막의 표면처리 방법 및 이를 이용한액정표시장치의 제조방법
KR20070070397A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 8