Nothing Special   »   [go: up one dir, main page]

KR101201041B1 - Liquid Crystal Display Device And Method For Fabricating Thereof - Google Patents

Liquid Crystal Display Device And Method For Fabricating Thereof Download PDF

Info

Publication number
KR101201041B1
KR101201041B1 KR1020050121893A KR20050121893A KR101201041B1 KR 101201041 B1 KR101201041 B1 KR 101201041B1 KR 1020050121893 A KR1020050121893 A KR 1020050121893A KR 20050121893 A KR20050121893 A KR 20050121893A KR 101201041 B1 KR101201041 B1 KR 101201041B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
gate
driving voltage
Prior art date
Application number
KR1020050121893A
Other languages
Korean (ko)
Other versions
KR20070062143A (en
Inventor
강희광
추교섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050121893A priority Critical patent/KR101201041B1/en
Publication of KR20070062143A publication Critical patent/KR20070062143A/en
Application granted granted Critical
Publication of KR101201041B1 publication Critical patent/KR101201041B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1365Active matrix addressed cells in which the switching element is a two-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 문서, 이미지 스캔, 터치 입력 및 입력된 이미지를 화상에 구현할 수 있는 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법에 관한 것이다. The present invention relates to a liquid crystal display device having an image sensing function capable of realizing a document, an image scan, a touch input, and an input image to an image, and a manufacturing method thereof.

본 발명에 액정표시장치는 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터, 상기 센서 박막 트랜지스터에서 센싱된 신호를 검출하기 위한 집적회로, 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 상기 집적회로로 전달하기 위한 센싱신호전달라인을 구비하는 박막 트랜지스터 어레이 기판과; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 구비하고, 상기 컬러필터 어레이 기판은 상기 박막 트랜지스터 어레이 기판의 화소전극과 중첩되게 위치하여 상기 화소전극과 수직전계를 이루는 공통전극을 포함하고, 상기 공통전극은 상기 센싱신호전달라인과 비중첩된다.In the present invention, a liquid crystal display device includes a sensor thin film transistor for sensing light having image information, an integrated circuit for detecting a signal sensed by the sensor thin film transistor, and a signal sensed by the sensor thin film transistor to transfer the signal to the integrated circuit. A thin film transistor array substrate having a sensing signal transmission line therein; And a color filter array substrate facing the thin film transistor array substrate with a liquid crystal interposed therebetween, wherein the color filter array substrate is positioned to overlap the pixel electrode of the thin film transistor array substrate to form a vertical electric field with the pixel electrode. The common electrode is not overlapped with the sensing signal transmission line.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device And Method For Fabricating Thereof} Liquid crystal display device and method for manufacturing the same {Liquid Crystal Display Device And Method For Fabricating Thereof}

도 1은 통상적인 TFT 어레이 기판의 일부를 도시한 평면도. 1 is a plan view showing a portion of a conventional TFT array substrate.

도 2은 도 1에 도시된 TFT 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도. FIG. 2 is a cross-sectional view of the TFT array substrate illustrated in FIG. 1 taken along the line II ′. FIG.

도 3은 종래의 포토 센싱 소자를 나타내는 단면도. 3 is a cross-sectional view showing a conventional photo sensing device.

도 4는 본 발명의 제1 실시예에 따른 이미지 센싱 기능을 가지는 액정표시장치의 박막 트랜지스터 어레이 기판을 나타내는 도면. 4 is a diagram illustrating a thin film transistor array substrate of a liquid crystal display device having an image sensing function according to a first embodiment of the present invention.

도 5는 도 4의 Ⅱ-Ⅱ'선, Ⅲ-Ⅲ'선 및 Ⅳ-Ⅳ'선을 절취하여 도시한 단면도. FIG. 5 is a cross-sectional view taken along lines II-II ', III-III', and IV-IV 'of FIG. 4;

도 6은 도 4에 도시된 하나의 화소를 개략적으로 나타내는 회로도. FIG. 6 is a circuit diagram schematically illustrating one pixel illustrated in FIG. 4.

도 7은 본 발명에 따른 액정표시장치를 나타내는 단면도. 7 is a cross-sectional view showing a liquid crystal display device according to the present invention.

도 8a 내지 도 8e는 본 발명의 제1 실시예에 따른 이미지 센싱 기능을 가지는 박막 트랜지스터 어레이 기판의 제조방법을 설명하기 위한 공정도. 8A to 8E are flowcharts illustrating a method of manufacturing a thin film transistor array substrate having an image sensing function according to a first embodiment of the present invention.

도 9는 본 발명에 따른 액정표시장치의 센서 박막 트랜지스터가 광을 센싱하는 과정을 나타내는 모식도. 9 is a schematic diagram illustrating a process of sensing light by a sensor thin film transistor of a liquid crystal display according to the present invention.

도 10 및 도 11은 본 발명의 따른 포토 센싱 과정을 구체적으로 설명하기 위 한 회로도. 10 and 11 are circuit diagrams for explaining in detail the photo-sensing process according to the present invention.

도 12는 본 발명의 제2 실시예에 따른 이미지 센싱 기능을 가지는 액정표시장치의 일부를 절취하여 도시한 단면도. 12 is a cross-sectional view of a portion of a liquid crystal display having an image sensing function according to a second exemplary embodiment of the present invention.

도 13은 센싱된 전압이 리드 아웃 집적회로에 의해 전달되는 원리를 나타내는 도면. 13 illustrates the principle that the sensed voltage is delivered by the readout integrated circuit.

도 14는 도 12와 동일 절취면을 타나태는 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 단면도. FIG. 14 is a cross-sectional view of a liquid crystal display according to a first exemplary embodiment of the present invention, showing the same cutting surface as that of FIG.

도 15a 내지 도 15c는 도 12의 컬러필터 어레이 기판의 제조공정을 나타내는 공정도.15A to 15C are process diagrams illustrating a manufacturing process of the color filter array substrate of FIG. 12.

< 도면의 주요 부분에 대한 부호의 설명 >   Description of the Related Art

102 : 게이트 라인 104 : 데이터 라인 102: gate line 104: data line

106 : 제1 박막 트랜지스터 108a,108b,108c : 게이트 전극 106: first thin film transistors 108a, 108b, 108c: gate electrode

110a,110b,110c : 소스 전극 112a,112b,112c : 드레인 전극 110a, 110b, 110c: source electrode 112a, 112b, 112c: drain electrode

14, 114a,114b,114c : 활성층 115a,115b,115c,115d,115e : 접촉홀 14, 114a, 114b, 114c: active layer 115a, 115b, 115c, 115d, 115e: contact hole

18, 118 : 화소전극 120 : 제1 스토리지 캐패시터 18, 118: pixel electrode 120: first storage capacitor

180,280 : 제2 스토리지 캐패시터 44,144 : 게이트 절연막 180,280: second storage capacitor 44,144: gate insulating film

50,150 : 보호막 140 : 센서 박막 트랜지스터 50,150: protective film 140: sensor thin film transistor

170 : 제2 박막 트랜지스터 152 : 제1 구동전압 공급라인 170: second thin film transistor 152: first driving voltage supply line

171 : 제2 구동전압 공급라인 155 : 제1 투명전극 패턴 171: second driving voltage supply line 155: first transparent electrode pattern

156 : 제2 투명전극 패턴 199 : 공통전극 156: second transparent electrode pattern 199: common electrode

본 발명은 액정표시장치에 관한 것으로, 특히 문서, 이미지 스캔, 터치 입력을 할 수 있는 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과 이를 이용한 이미지 센싱 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having an image sensing function capable of document, image scanning, and touch input, a manufacturing method thereof, and an image sensing method using the same.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다. A conventional liquid crystal display device displays an image by adjusting the light transmittance of a liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal display panel.

액정표시패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 칼러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다. The liquid crystal display panel includes a thin film transistor array substrate and a color filter array substrate facing each other, a spacer positioned to maintain a constant cell gap between the two substrates, and a liquid crystal filled in the cell gap.

박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급 한다. The thin film transistor array substrate includes gate lines and data lines, a thin film transistor formed as a switching element for each intersection of the gate lines and the data lines, a pixel electrode formed in a unit of a liquid crystal cell and connected to the thin film transistor, And an applied alignment film. The gate lines and the data lines are supplied with signals from the driving circuits through respective pad portions. The thin film transistor supplies the pixel voltage signal supplied to the data line to the pixel electrode in response to the scan signal supplied to the gate line.

칼라필터 어레이 기판은 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.The color filter array substrate includes color filters formed in units of liquid crystal cells, a black matrix for separating the color filters and reflecting external light, a common electrode for supplying a reference voltage commonly to the liquid crystal cells, .

액정표시패널은 박막 트랜지스터 어레이 기판과 칼라필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다. The liquid crystal display panel is completed by separately manufacturing a thin film transistor array substrate and a color filter array substrate, and then injecting and encapsulating a liquid crystal.

도 1은 종래 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다. 1 is a plan view illustrating a thin film transistor array substrate of a conventional liquid crystal display, and FIG. 2 is a cross-sectional view of the thin film transistor array substrate illustrated in FIG. 1 taken along the line II ′.

도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다. 그리고, TFT 어레이 기판은 화소전극(18)과 이전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)를 구비한다. The thin film transistor array substrate shown in FIGS. 1 and 2 includes a gate line 2 and a data line 4 intersecting each other with a gate insulating film 44 interposed on the lower substrate 42, and a thin film formed at each intersection thereof. A transistor (Thin Film Transistor, hereinafter referred to as " TFT ") 6 and a pixel electrode 18 formed in a cell region provided in a cross structure thereof are provided. The TFT array substrate includes a storage capacitor 20 formed at an overlapping portion of the pixel electrode 18 and the previous gate line 2.

TFT(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(18)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 여기서, 통상적으로 활성층(14) 및 오믹접촉층(48)을 반도체 패턴(45)이라 명명한다.The TFT 6 includes a gate electrode 8 connected to the gate line 2, a source electrode 10 connected to the data line 4, a drain electrode 12 connected to the pixel electrode 18, The active layer 14 overlaps the gate electrode 8 and forms a channel between the source electrode 10 and the drain electrode 12. The active layer 14 is formed to overlap the data line 4, the source electrode 10, and the drain electrode 12, and further includes a channel portion between the source electrode 10 and the drain electrode 12. An ohmic contact layer 48 for ohmic contact with the data line 4, the source electrode 10, and the drain electrode 12 is further formed on the active layer 14. Here, the active layer 14 and the ohmic contact layer 48 are commonly referred to as a semiconductor pattern 45.

이러한 TFT(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다. The TFT 6 causes the pixel voltage signal supplied to the data line 4 to be charged and held in the pixel electrode 18 in response to the gate signal supplied to the gate line 2.

화소전극(18)은 보호막(50)을 관통하는 접촉홀(16)을 통해 TFT(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 TFT 어레이 기판과 컬러필터 어레이 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다. The pixel electrode 18 is connected to the drain electrode 12 of the TFT 6 through the contact hole 16 penetrating the protective film 50. The pixel electrode 18 generates a potential difference with the common electrode formed on the upper substrate (not shown) by the charged pixel voltage. Due to this potential difference, the liquid crystal positioned between the TFT array substrate and the color filter array substrate is rotated by dielectric anisotropy and transmits the light incident through the pixel electrode 18 from the light source (not shown) toward the upper substrate.

스토리지 캐패시터(20)는 전단 게이트라인(2)과 화소전극(18)의해 형성된다. 게이트라인(2)과 화소전극(18) 사이에는 게이트 절연막(44) 및 보호막(50)이 위치하게 된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다. The storage capacitor 20 is formed by the front gate line 2 and the pixel electrode 18. The gate insulating layer 44 and the passivation layer 50 are positioned between the gate line 2 and the pixel electrode 18. The storage capacitor 20 helps the pixel voltage charged in the pixel electrode 18 to be maintained until the next pixel voltage is charged.

이러한, 종래의 액정표시장치는 디스플레이 기능만을 가질 뿐 외부 문서 또는 이미지 등의 내용 화상으로 구현할 수 있는 등의 외부 이미지를 센싱하여 디스플레이 할 수 있는 기능을 가지고 있지 않다. Such a conventional liquid crystal display device has only a display function and does not have a function of sensing and displaying an external image such as an external document or a content image such as an image.

도 3은 종래의 이미지 센싱소자를 나타내는 도면이다.(도 3에 도시된 이미지 센싱소자 내의 각 구성요소 들 중 통상의 TFT에 포함되는 구성요소는 도 1 및 2에 도시된 TFT의 구성요소와 동일한 도면부호를 부여하기로 한다.)FIG. 3 is a diagram illustrating a conventional image sensing device. (The elements included in a conventional TFT among the components in the image sensing device shown in FIG. 3 are the same as those of the TFTs shown in FIGS. 1 and 2. Reference numerals will be given.)

도 3에 도시된 이미지 센싱소자는 포토 TFT(40), 포토 TFT(40)와 접속된 스토리지 캐패시터(80), 스토리지 캐패시터(80)를 사이에 두고 포토 TFT(40)와 반대방향에 위치하는 스위치 TFT(6)를 구비한다. The image sensing device shown in FIG. 3 is a switch located opposite to the photo TFT 40 with the photo TFT 40, the storage capacitor 80 connected to the photo TFT 40, and the storage capacitor 80 interposed therebetween. TFT 6 is provided.

포토 TFT(40)는 기판(42) 상에 형성된 게이트 전극(8)과, 게이트 절연막(44)을 사이에 두고 게이트 전극(8)과 중첩되는 활성층(14), 활성층(14)과 전기적으로 접속되는 구동 소스전극(60), 구동 소스전극(60)과 마주보는 구동 드레인 전극(62)을 구비한다. 활성층(14)은 구동 소스전극(60) 및 구동 드레인 전극(62)과 중첩되게 형성되고 구동 소스전극(60)과 구동 드레인전극(62) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 구동 소스전극(60) 및 구동 드레인전극(62)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 이러한, 포토 TFT(40)는 문서 또는 사람의 지문 등 소정의 이미지에 의한 입사되는 광을 센싱하는 역할을 한다.The photo TFT 40 is electrically connected to the active layer 14 and the active layer 14 overlapping the gate electrode 8 with the gate electrode 8 formed on the substrate 42 and the gate insulating film 44 interposed therebetween. The driving source electrode 60 and the driving drain electrode 62 facing the driving source electrode 60 are provided. The active layer 14 is formed to overlap the driving source electrode 60 and the driving drain electrode 62, and further includes a channel portion between the driving source electrode 60 and the driving drain electrode 62. An ohmic contact layer 48 for ohmic contact with the driving source electrode 60 and the driving drain electrode 62 is further formed on the active layer 14. The photo TFT 40 serves to sense incident light by a predetermined image such as a document or a fingerprint of a person.

스토리지 캐패시터(80)는 포토 TFT(40)의 게이트 전극(8)과 접속된 스토리지 하부전극(72), 절연막(44)을 사이에 두고 스토리지 하부전극(72)과 중첩되게 형성되며 포토 TFT(40)의 구동 드레인 전극(62)과 접속된 스토리지 상부전극(74)을 구비한다. 이러한, 스토리지 캐패시터(80)는 포토 TFT(40)에서 발생된 광전류에 의한 전하를 저장하는 역할을 한다. The storage capacitor 80 overlaps the storage lower electrode 72 with the storage lower electrode 72 and the insulating layer 44 connected to the gate electrode 8 of the photo TFT 40 interposed therebetween, and the photo TFT 40 overlaps with the photo TFT 40. The storage upper electrode 74 is connected to the driving drain electrode 62. The storage capacitor 80 stores a charge due to the photocurrent generated in the photo TFT 40.

스위칭 TFT(6)는 기판(42) 상에 형성된 게이트 전극(8)과, 스토리지 상부전극(74)과 접속된 소스전극(10), 소스전극(10)과 마주보는 드레인전극(12)과, 게이트 전극(8)과 중첩되고 소스전극(10)과 드레인전극(12) 사이에 채널을 형성하는 활 성층(14)을 구비한다. 활성층(14)은 소스전극(10) 및 드레인전극(12)과 중첩되게 형성되고 소스전극(10)과 드레인전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 소스전극(10) 및 드레인전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. The switching TFT 6 includes a gate electrode 8 formed on the substrate 42, a source electrode 10 connected to the storage upper electrode 74, a drain electrode 12 facing the source electrode 10, and An active layer 14 overlapping the gate electrode 8 and forming a channel between the source electrode 10 and the drain electrode 12 is provided. The active layer 14 is formed to overlap the source electrode 10 and the drain electrode 12, and further includes a channel portion between the source electrode 10 and the drain electrode 12. An ohmic contact layer 48 for ohmic contact with the source electrode 10 and the drain electrode 12 is further formed on the active layer 14.

이러한, 구조를 가지는 이미지 센싱 소자의 구동을 간략하게 설명하면, 포토 TFT(40)의 구동 소스전극(60)에 예를 들어 약, 10V 정도의 구동전압이 인가됨과 아울러 게이트 전극(8)에 예를 들어, 약 -5V 정도의 역바이어스 전압이 인가되고 활성층(14)에 광이 센싱되면 센싱된 광량에 따라 구동 소스전극(60)에서 채널을 경유하여 구동 드레인전극(62)으로 흐르는 광전류(Photo Current) 패스가 발생된다. 광전류 패스는 구동 드레인전극(62)에서 스토리지 상부전극(74)으로 흐르게 됨과 동시에 스토리지 하부전극(72)은 포토 TFT(40)의 게이트 전극(8)과 접속되어 있으므로 스토리지 캐패시터(80)에는 광전류에 의한 전하가 충전되게 된다. 이와 같이 스토리지 캐패시터(80)에 충전된 전하는 스위치 TFT(6)에 전달되어 포토 TFT(40)에 의해 센싱된 이미지를 읽어낼 수 있게 된다. The driving of the image sensing device having the structure will be briefly described. For example, a driving voltage of about 10 V is applied to the driving source electrode 60 of the photo TFT 40 and the gate electrode 8 is applied to the driving source electrode 60. For example, when a reverse bias voltage of about -5V is applied and light is sensed in the active layer 14, the photocurrent flowing from the driving source electrode 60 to the driving drain electrode 62 through the channel according to the sensed light amount (Photo) Current) pass is generated. Since the photocurrent path flows from the driving drain electrode 62 to the storage upper electrode 74, the storage lower electrode 72 is connected to the gate electrode 8 of the photo TFT 40, and thus the storage capacitor 80 receives a photocurrent. Charge is caused to be charged. As such, the charges charged in the storage capacitor 80 are transferred to the switch TFT 6 so that the image sensed by the photo TFT 40 can be read.

이와 같이 종래의 액정표시장치는 디스플레이를 위한 기능만을 가지고 종래의 이미지 센싱소자는 이미지를 센싱하는 기능만을 가진다. As such, the conventional liquid crystal display device has only a function for display, and a conventional image sensing device has only a function of sensing an image.

따라서, 본 발명의 목적은 문서, 사람의 지문 등의 이미지가 입력됨과 아울러 입력된 이미지를 화상에 나타낼 수 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과 이를 이용한 이미지 센싱 방법을 제공하는 것이다. Accordingly, an object of the present invention is to provide a liquid crystal display device having an image sensing function capable of inputting an image such as a document, a fingerprint of a person, etc. and displaying the input image on the image, a manufacturing method thereof, and an image sensing method using the same.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터, 상기 센서 박막 트랜지스터에서 센싱된 신호를 검출하기 위한 집적회로, 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 상기 집적회로로 전달하기 위한 센싱신호전달라인을 구비하는 박막 트랜지스터 어레이 기판과; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 구비하고, 상기 컬러필터 어레이 기판은 상기 박막 트랜지스터 어레이 기판의 화소전극과 중첩되게 위치하여 상기 화소전극과 수직전계를 이루는 공통전극을 포함하고, 상기 공통전극은 상기 센싱신호전달라인과 비중첩된다.In order to achieve the above object, the liquid crystal display according to the present invention is a sensor thin film transistor for sensing light having image information, an integrated circuit for detecting a signal sensed by the sensor thin film transistor, the sensor thin film transistor A thin film transistor array substrate having a sensing signal transfer line for transferring the signal to the integrated circuit; And a color filter array substrate facing the thin film transistor array substrate with a liquid crystal interposed therebetween, wherein the color filter array substrate is positioned to overlap the pixel electrode of the thin film transistor array substrate to form a vertical electric field with the pixel electrode. The common electrode is not overlapped with the sensing signal transmission line.

상기 박막 트랜지스터 어레이 기판은 기판 상에 서로 교차되게 형성되어 상기 화소전극의 형성영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 제1 박막 트랜지스터와; 상기 화소전극에 충전된 화소전압을 저장하는 제1 스토리지 캐패시터와; 상기 게이트 라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과; 상기 제1 구동전압 공급라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제2 구동전압을 공급하는 제2 구동전압 공급라인과; 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저장하는 제2 스토리지 캐패시터와; 상기 제2 스토리지 캐패시터 및 전단 게이트 라인과 접속됨과 아울러 상기 센싱 신호를 선택적으로 상기 센싱신호전달라인을 통해 상기 집적회로에 공급하는 제2 박막 트랜지스터를 구비한다.A gate line and a data line formed on the substrate so as to cross each other to define a formation region of the pixel electrode; A first thin film transistor positioned at an intersection of the gate line and the data line; A first storage capacitor storing a pixel voltage charged in the pixel electrode; A first driving voltage supply line positioned parallel to the gate line and supplying a first driving voltage to the sensor thin film transistor; A second driving voltage supply line positioned parallel to the first driving voltage supply line and supplying a second driving voltage to the sensor thin film transistor; A second storage capacitor configured to store a signal sensed by the sensor thin film transistor; And a second thin film transistor connected to the second storage capacitor and the front gate line and selectively supplying the sensing signal to the integrated circuit through the sensing signal transmission line.

상기 센서 박막 트랜지스터는 상기 제2 구동전압 공급라인에서 신장된 제1 게이트 전극과; 상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴과; 상기 제1 반도체 패턴과 접촉되며 상기 제1 구동전압 공급라인과 전기적으로 접속된 제1 소스전극과; 상기 제1 소스전극과 마주보는 제1 드레인 전극을 구비한다.The sensor thin film transistor may include a first gate electrode extending from the second driving voltage supply line; A gate insulating film formed to cover the first gate electrode; A first semiconductor pattern overlapping the first gate electrode with the gate insulating layer interposed therebetween; A first source electrode in contact with the first semiconductor pattern and electrically connected to the first driving voltage supply line; And a first drain electrode facing the first source electrode.

상기 센서 박막 트랜지스터를 덮도록 형성된 보호막과; 상기 보호막 및 게이트 절연막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제1 홀과; 상기 보호막을 관통하여 상기 제1 소스전극을 노출시키는 제2 홀과; 상기 제1 홀을 통해 상기 제1 구동전압 공급라인과 접촉되고 상기 제2 접촉홀을 통해 상기 제1 소스전극과 접촉되어 상기 제1 소스전극과 상기 제1 구동전압 공급라인을 전기적으로 연결시키는 제1 투명전극 패턴을 구비한다.A protective film formed to cover the sensor thin film transistor; A first hole penetrating the passivation layer and the gate insulating layer to expose the first driving voltage supply line; A second hole penetrating the protective film to expose the first source electrode; Contacting the first driving voltage supply line through the first hole and contacting the first source electrode through the second contact hole to electrically connect the first source electrode and the first driving voltage supply line; 1 transparent electrode pattern is provided.

상기 제1 스토리지 캐패시터는 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극과; 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되는 제1 스토리지 상부전극을 구비하고, 상기 제1 스토리지 상부전극은 상기 보호막을 관통하여 제3 홀을 통해 상기 화소전극과 접촉된다. The first storage capacitor includes: a first storage lower electrode extending from the second driving voltage supply line; And a first storage upper electrode overlapping the first storage lower electrode with the gate insulating layer interposed therebetween, wherein the first storage upper electrode penetrates through the passivation layer and contacts the pixel electrode through a third hole.

상기 제2 스토리지 캐패시터는 상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터와 접촉된 제2 스토리지 전극, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인으로 이루어지는 제2-1 스토리지 캐패시터와; 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인으로 이루어지는 제2-2 스토리지 캐패시터와; 상기 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제4 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴으로 이루어지는 제2-3 스토리지 캐패시터를 포함한다.The second storage capacitor supplies the second driving voltage overlapping the second storage electrode with the first drain electrode, the second storage electrode in contact with the second thin film transistor, and the gate insulating layer interposed therebetween. A 2-1 storage capacitor comprising a line; A second-2 storage capacitor comprising the first driving voltage supply line overlapping the second storage electrode with the gate insulating layer interposed therebetween; A second transparent electrode pattern overlapping the second storage electrode with the passivation layer interposed therebetween and contacting the second driving voltage supply line through a fourth hole exposing the second driving voltage supply line; It includes a storage capacitor.

상기 제2 박막 트랜지스터는 상기 전단 게이트 라인과 접촉되는 제2 게이트 전극과; 상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴과; 상기 제2 반도체 패턴과 전기적으로 접속됨과 아울러 상기 제2 스토리지 전극에서 신장된 제2 소스전극과; 상기 제2 소스전극과 마주보며 상기 센싱신호전달라인과 접속된 제2 드레인 전극을 구비한다.The second thin film transistor may include a second gate electrode in contact with the front gate line; A second semiconductor pattern overlapping the second gate electrode with the gate insulating layer interposed therebetween; A second source electrode electrically connected to the second semiconductor pattern and extending from the second storage electrode; And a second drain electrode facing the second source electrode and connected to the sensing signal transmission line.

상기 제1 박막 트랜지스터는 상기 게이트 라인에서 신장된 제3 게이트 전극과; 상기 게이트 절연막을 사이에 두고 상기 제3 게이트 전극과 중첩되게 형성되는 제3 반도체 패턴과; 상기 제3 반도체 패턴과 전기적으로 접속됨과 아울러 상기 데이터 라인에서 신장된 제3 소스전극과; 상기 제3 소스전극과 마주보며 상기 화소전극과 접속된 제3 드레인 전극을 구비한다.The first thin film transistor may include a third gate electrode extending from the gate line; A third semiconductor pattern formed to overlap the third gate electrode with the gate insulating layer interposed therebetween; A third source electrode electrically connected to the third semiconductor pattern and extending from the data line; And a third drain electrode facing the third source electrode and connected to the pixel electrode.

상기 컬러필터 어레이 기판은 상기 화소전극이 위치하는 화소영역 및 센서 박막 트랜지스터와 대응되는 영역을 제외한 영역에 형성된 블랙 매트릭스와; 상기 화소영역에 대응되는 영역에 형성된 컬러필터를 더 포함한다.The color filter array substrate may include a black matrix formed in a region excluding the pixel region where the pixel electrode is located and a region corresponding to the sensor thin film transistor; The apparatus further includes a color filter formed in an area corresponding to the pixel area.

상기 공통전극은 상기 센싱신호전달라인과 중첩되는 영역을 제외한 영역에 형성된다.The common electrode is formed in a region other than the region overlapping the sensing signal transmission line.

본 발명에 따른 액정표시장치의 제조방법은 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터, 상기 센서 박막 트랜지스터에서 센싱된 신호를 검출하기 위한 집적회로, 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 상기 집적회로로 전달하기 위한 센싱신호전달라인을 구비하는 박막 트랜지스터 어레이 기판을 형성하는 단계와; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 형성하는 단계를 포함하고, 상기 컬러필터 어레이 기판을 형성하는 단계는 상기 박막 트랜지스터 어레이 기판의 화소전극과 중첩되고 상기 센싱신호전달라인과 비중첩되는 공통전극을 형성하는 단계를 포함한다.A method of manufacturing a liquid crystal display according to the present invention includes a sensor thin film transistor for sensing light having image information, an integrated circuit for detecting a signal sensed by the sensor thin film transistor, and a signal sensed by the sensor thin film transistor. Forming a thin film transistor array substrate having a sensing signal transfer line for transferring to an integrated circuit; And forming a color filter array substrate facing the thin film transistor array substrate with a liquid crystal interposed therebetween, wherein forming the color filter array substrate overlaps the pixel electrode of the thin film transistor array substrate and transmits the sensing signal. Forming a common electrode which is not overlapped with the line.

상기 박막 트랜지스터 어레이 기판을 형성하는 단계는 기판 상에 게이트 라인, 상기 센서 박막 트랜지스터의 제1 게이트 전극, 제1 박막 트랜지스터의 제2 게이트 전극, 제2 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴, 제3 게이트 전극과 중첩되는 제3 반도체 패턴을 형성하는 단계와; 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 제1 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제1 소스전극 및 제1 드레인 전극, 상기 제2 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제2 소스전극과 제2 드레인 전극, 상기 제3 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제3 소스전극 및 제3 드레인 전극을 포함하는 소스/드레인 패턴을 형성하여 상기 센서 박막 트랜지스터, 제1 및 제2 박막 트랜지스터를 형성하는 단계와; 상기 제1 박막 트랜지스터의 제2 드레인 전극을 노출시키는 제1 홀을 가지는 보호막을 형성하는 단계와; 상기 제1 홀을 통해 상기 제2 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함한다.The forming of the thin film transistor array substrate may include a gate pattern including a gate line, a first gate electrode of the sensor thin film transistor, a second gate electrode of a first thin film transistor, and a third gate electrode of a second thin film transistor on the substrate. Forming a; Forming a gate insulating film on the substrate on which the gate pattern is formed; Forming a first semiconductor pattern overlapping the first gate electrode, a second semiconductor pattern overlapping the second gate electrode, and a third semiconductor pattern overlapping the third gate electrode on the gate insulating layer; A data line intersecting the gate line with the gate insulating layer interposed therebetween, and a first source electrode, a first drain electrode, and a second semiconductor pattern, which are respectively connected to and face each other and face each other. The sensor thin film transistor is formed by forming a source / drain pattern including a second source electrode, a second drain electrode, and a third source electrode and a third drain electrode, which are respectively connected to the third semiconductor pattern and face each other. Forming first and second thin film transistors; Forming a passivation layer having a first hole exposing a second drain electrode of the first thin film transistor; Forming a pixel electrode connected to the second drain electrode through the first hole.

상기 게이트 패턴을 형성하는 단계는 상기 게이트 라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과, 상기 제1 게이트 전극과 접속됨과 아울러 상기 제1 구동전압 공급라인과 나란한 제2 구동전압 공급라인과, 상기 게이트 라인과 나란하며 상기 제1 구동전압 공급라인에서 신장된 제1 스토리지 하부전극을 형성하는 단계를 포함한다.The forming of the gate pattern may include a first driving voltage supply line which is formed in parallel with the gate line to supply a first driving voltage to the sensor thin film transistor, and is connected to the first gate electrode and is connected to the first driving voltage. And forming a second driving voltage supply line parallel to a supply line, and a first storage lower electrode extending from the first driving voltage supply line and parallel to the gate line.

상기 소스/드레인 패턴을 형성하는 단계는 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되게 형성되어 상기 제1 스토리지 하부전극과 제1 스토리지 캐패시터를 이루는 제1 스토리지 상부전극을 형성하는 포함한다.The forming of the source / drain pattern may include forming a first storage upper electrode formed to overlap the first storage lower electrode with the gate insulating layer interposed therebetween to form the first storage lower electrode and the first storage capacitor. do.

상기 센서용 박막 트랜지스터에 의해 센싱된 신호를 저항하기 위한 제2 스토리지 캐패시터를 형성하는 단계를 더 포함하고, 상기 제2 스토리지 캐패시터를 형성하는 단계는 상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터의 제2 소스전극을 사이에 위치하는 제2 스토리지 전극과,상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인을 포함하는 제2-1 스토리지 캐패시터를 형성하는 단계와; 상기 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인을 포함하는 제2-2 스토리지 캐패시터를 형성하는 단계와; 상기 제2 스토리지 전극과, 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제2 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴을 포함하는 제2-3 스토리지 캐패시터를 형성하는 단계를 포함한다.The method may further include forming a second storage capacitor for resisting the signal sensed by the sensor thin film transistor, wherein the forming of the second storage capacitor comprises: a first drain electrode and the second drain capacitor of the sensor thin film transistor; A second storage capacitor including a second storage electrode interposed between the second source electrode of the thin film transistor, and the second driving voltage supply line overlapping the second storage electrode with the gate insulating layer interposed therebetween; Forming; Forming a second-second storage capacitor including the second storage electrode and the first driving voltage supply line overlapping the second storage electrode with the gate insulating layer interposed therebetween; A second transparent electrode pattern contacting the second driving voltage supply line through a second hole overlapping the second storage electrode with the second storage electrode and a passivation layer interposed therebetween and exposing the second driving voltage supply line; Forming a 2-3 storage capacitor comprising a.

상기 화소전극을 형성하는 단계는 상기 게이트 절연막 및 보호막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제3 홀을 통해 상기 제1 구동전압 공급라인과 접촉됨과 아울러 상기 보호막을 관통하여 상기 센싱 박막 트랜지스터의 제1 소스전극을 노출시키는 제4 홀을 통해 상기 제1 소스전극과 접촉되는 제1 투명전극 패턴을 형성하는 단계를 더 포함한다.The forming of the pixel electrode may contact the first driving voltage supply line through a third hole through the gate insulating layer and the passivation layer to expose the first driving voltage supply line, and penetrate the passivation layer. The method may further include forming a first transparent electrode pattern contacting the first source electrode through a fourth hole exposing the first source electrode of the transistor.

상기 공통전극은 상기 센싱신호전달라인과 중첩되는 영역을 제외한 영역에 형성된다.The common electrode is formed in a region other than the region overlapping the sensing signal transmission line.

상기 컬러필터 어레이 기판을 형성하는 단계와; 상기 화소전극이 위치하는 화소영역 및 센서 박막 트랜지스터와 대응되는 영역을 제외한 영역에 블랙 매트릭스를 형성하는 단계와; 상기 화소영역에 대응되는 영역에 컬러필터를 형성하는 단계를 더 포함한다.Forming the color filter array substrate; Forming a black matrix in a region excluding the pixel region where the pixel electrode is located and a region corresponding to the sensor thin film transistor; The method may further include forming a color filter in an area corresponding to the pixel area.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiments of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예를 도 4 내지 도 15c를 참조하여 상세하게 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 4 to 15C.

도 4는 본 발명의 제1 실시예에 따른 이미지 센싱 기능을 가지는 액정표시장치의 박막 트랜지스터 어레이 기판을 나타내는 평면도이고, 도 5는 도 4에 도시된 Ⅱ-Ⅱ'선, Ⅲ-Ⅲ'선, Ⅳ-Ⅳ'을 각각 절취하여 도시한 단면도이다. 4 is a plan view illustrating a thin film transistor array substrate of a liquid crystal display device having an image sensing function according to a first exemplary embodiment of the present invention, and FIG. 5 is a line II-II ', III-III', shown in FIG. Sectional drawing which cut | disconnected IV-IV ', respectively.

도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판은 하부기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 화소(Pixel)스위칭 TFT(이하 "제1 TFT"라 한다.)(106)와, 그 교차구조로 마련된 셀영역에 형성된 화소전극(118), 화소전극(118)을 사이에 두고 데이터 라인(104)과 나란하게 형성된 리드아웃 라인(Read-Out Line)(204), 게이트 라인(102)과 나란하게 형성되는 제1 및 제2 구동전압공급라인(152,171), 제1 및 제2 구동전압공급라인(152,171) 사이에 위치하며 제1 및 제2 구동전압공급라인(152,171)으로부터의 제1 및 제2 구동전압이 공급되는 센서 TFT(140), 전단 게이트 라인(102)과 리드아웃 라인(204)의 교차영역에 형성된 스위칭 TFT(이하 "제2 TFT" 라 한다.)(170)와, 제2 구동전압공급라인(171)과 화소전극(118)의 중첩부에 형성된 화소 데이터 저장용 스토리지 캐패시터(이하, "제1 스토리지 캐패시터" 라 한다.)와, 제2 TFT(170)와 센서 TFT(140) 사이에 위치하는 센싱 신호 저장용 스토리지 캐패시터(이하, "제2 스토리지 캐패시터"라 한다)(180)를 구비한다. 4 and 5, the thin film transistor array substrate includes a gate line 102 and a data line 104 formed to intersect on the lower substrate 142 with a gate insulating layer 144 interposed therebetween, and pixels formed at each intersection thereof. (Pixel) switching TFT (hereinafter referred to as " first TFT ") 106, and the data line 104 with the pixel electrode 118 and the pixel electrode 118 formed in the cell region provided in the intersection structure interposed therebetween. A read-out line 204 formed in parallel with each other, first and second driving voltage supply lines 152 and 171 formed in parallel with the gate line 102, and first and second driving voltage supply lines Between the first and second driving voltages 152 and 171 and the first and second driving voltages supplied from the first and second driving voltage supply lines 152 and 171, the front gate line 102 and the lead-out line 204. The switching TFT (hereinafter referred to as "second TFT") 170 formed in the cross region, the second driving voltage supply line 171 and the pixel electrode 118 The storage capacitor for storing pixel data (hereinafter, referred to as a "first storage capacitor") formed at an overlapping portion of the first and the second TFT 170 and the sensor TFT 140 is a storage capacitor for storing the sensing signal ( Hereinafter referred to as a “second storage capacitor” 180.

제1 TFT(106)는 게이트 라인(102)에 접속된 게이트 전극(108a)과, 데이터 라인(104)에 접속된 소스 전극(110a)과, 화소 전극(118)에 접속된 드레인 전극(112a)과, 게이트 전극(108a)과 중첩되고 소스 전극(110a)과 드레인 전극(112a) 사이에 채널을 형성하는 활성층(114a)을 구비한다. 활성층(114a)은 소스전극(110a) 및 드레인전극(112a)과 부분적으로 중첩되게 형성되고 소스전극(110a)과 드레인전극(112a) 사이의 채널부를 더 포함한다. 활성층(114a) 위에는 소스전극(110a) 및 드레인전극(112a)과 오믹접촉을 위한 오믹접촉층(148a)이 더 형성된다. 여기서, 통상적으로 활성층(114a) 및 오믹접촉층(148a)을 반도체 패턴(145a)이라 명명한다.The first TFT 106 includes a gate electrode 108a connected to the gate line 102, a source electrode 110a connected to the data line 104, and a drain electrode 112a connected to the pixel electrode 118. And an active layer 114a overlapping the gate electrode 108a and forming a channel between the source electrode 110a and the drain electrode 112a. The active layer 114a is formed to partially overlap the source electrode 110a and the drain electrode 112a and further includes a channel portion between the source electrode 110a and the drain electrode 112a. An ohmic contact layer 148a for ohmic contact with the source electrode 110a and the drain electrode 112a is further formed on the active layer 114a. Here, the active layer 114a and the ohmic contact layer 148a are commonly referred to as a semiconductor pattern 145a.

이러한 제1 TFT(106)는 게이트 라인(102)에 공급되는 게이트 신호에 응답하여 데이터 라인(104)에 공급되는 화소전압 신호가 화소전극(118)에 충전되어 유지되게 한다. The first TFT 106 allows the pixel voltage signal supplied to the data line 104 to be charged and held in the pixel electrode 118 in response to the gate signal supplied to the gate line 102.

화소전극(118)은 보호막(150)을 관통하는 제1 접촉홀(115a)을 통해 제1 TFT(106)의 드레인전극(112a)과 접속된다. 화소전극(118)은 충전된 화소전압에 의해 도시하지 않은 상부 기판(예를 들어, 컬러필터 어레이 기판)에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 TFT 어레이 기판과 컬러필터 어레이 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소전극(118)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다. The pixel electrode 118 is connected to the drain electrode 112a of the first TFT 106 through the first contact hole 115a penetrating the protective film 150. The pixel electrode 118 generates a potential difference with a common electrode formed on an upper substrate (eg, a color filter array substrate) not shown by the charged pixel voltage. Due to this potential difference, the liquid crystal positioned between the TFT array substrate and the color filter array substrate is rotated by dielectric anisotropy and transmits the light incident through the pixel electrode 118 from the light source (not shown) toward the upper substrate.

제1 스토리지 캐패시터(120)는 제2 구동전압공급라인(171)에서 신장된 제1 스토리지 하부전극(121), 게이트 절연막(144)을 사이에 두고 제1 스토리지 하부전극(121)과 중첩되는 제1 스토리지 상부전극(123)으로 구성된다. 제1 스토리지 상부전극(123)은 보호막(150)을 관통하여 제2 접촉홀(115b)을 통해 화소전극(118)과 접촉된다. The first storage capacitor 120 overlaps the first storage lower electrode 121 with the first storage lower electrode 121 extended from the second driving voltage supply line 171 and the gate insulating layer 144 interposed therebetween. One storage upper electrode 123 is formed. The first storage upper electrode 123 penetrates through the passivation layer 150 to be in contact with the pixel electrode 118 through the second contact hole 115b.

이러한 제1 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되게 한다. The first storage capacitor 120 maintains the pixel voltage charged in the pixel electrode 118 until the next pixel voltage is charged.

센서 TFT(140)는 제2 구동전압 공급라인(171)에서 신장된 게이트 전극(108b)과, 게이트 절연막(144)을 사이에 두고 게이트 전극(108b)과 중첩되는 활성층(114b), 활성층(114b)과 전기적으로 접속됨과 아울러 제1 구동전압 공급라인(152)과 접속된 소스전극(110b), 소스전극(110b)과 마주보는 드레인전극(112b)을 구비한다. 센서 TFT(140)의 드레인 전극(112b)은 "U" 형으로 형성되어 광을 수광하기 위한 채널 영역이 넓게 형성될 수 있게 된다.The sensor TFT 140 includes an active layer 114b and an active layer 114b overlapping the gate electrode 108b with the gate electrode 108b extending from the second driving voltage supply line 171 and the gate insulating layer 144 therebetween. And a source electrode 110b electrically connected to the first driving voltage supply line 152 and a drain electrode 112b facing the source electrode 110b. The drain electrode 112b of the sensor TFT 140 is formed in a “U” shape so that a channel region for receiving light can be formed wide.

또한, 센서 TFT(140)는 보호막(150) 및 게이트 절연막(144)을 관통하여 제1 구동전압 공급라인(152)을 일부 노출시키는 제3 접촉홀(115c) 및 보호막(150)을 관통하여 소스전극(110b)을 노출시키는 제4 접촉홀(115d)을 구비하며, 제3 접촉홀(115c)을 통해 소스전극(110b)과 접촉되고 제4 접촉홀(115d)을 통해 제1 구동전압 공급라인(152)과 접촉되는 제1 투명전극 패턴(155)을 구비한다. 이러한, 제1 투명전극 패턴(155)은 소스전극(110b)과 제1 구동전압 공급라인(152)을 전기적으로 연결시키는 역할을 한다. 활성층(114b)은 소스전극(110b) 및 드레인전극(112b)과 부분적으로 중첩되게 형성되고 소스전극(110b)과 드레인전극(112b) 사이의 채널부를 더 포함한다. 활성층(114b) 위에는 소스전극(110b) 및 드레인전극(112b)과 오믹접촉을 위한 오믹접촉층(148b)이 더 형성된다. 이러한, 센서 TFT(140)는 문서 또는 사람의 지문 등 소정의 이미지에 의한 입사되는 광을 센싱하는 역할을 한다. In addition, the sensor TFT 140 passes through the passivation layer 150 and the gate insulating layer 144 to pass through the third contact hole 115c and the passivation layer 150 that partially expose the first driving voltage supply line 152. And a fourth contact hole 115d exposing the electrode 110b, and contacting the source electrode 110b through the third contact hole 115c and the first driving voltage supply line through the fourth contact hole 115d. A first transparent electrode pattern 155 is in contact with 152. The first transparent electrode pattern 155 serves to electrically connect the source electrode 110b and the first driving voltage supply line 152. The active layer 114b is formed to partially overlap the source electrode 110b and the drain electrode 112b and further includes a channel portion between the source electrode 110b and the drain electrode 112b. An ohmic contact layer 148b for ohmic contact with the source electrode 110b and the drain electrode 112b is further formed on the active layer 114b. The sensor TFT 140 senses incident light by a predetermined image such as a document or a fingerprint of a person.

제2 스토리지 캐패시터(180)는 적어도 3 이상의 스토리지 캐패시터로 이루어 진다. 도 5에서는 게이트 절연막(144)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제2 구동전압공급라인(171)으로 이루어지는 제2-1 스토리지 캐패시터(180a), 게이트 절연막(144)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제1 구동전압공급라인(152)으로 이루어지는 제2-2 스토리지 캐패시터(180b), 보호막(150)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제2 투명전극 패턴(156)으로 이루어지는 제2-3 스토리지 캐패시터(180c)를 나타내었다. 여기서, 제2 스토리지 전극(182)은 제2 TFT(170)의 소스전극(110c) 및 센서 TFT(140)의 드레인 전극(112b)과 각각 연결되며, 제2 투명전극 패턴(156)은 게이트 절연막(144) 및 보호막(150)을 관통하는 제5 접촉홀(115e)을 통해 제2 구동전압공급라인(171)과 접촉된다. The second storage capacitor 180 is composed of at least three storage capacitors. In FIG. 5, the 2-1 storage capacitor 180a and the gate insulating layer 144 including the second storage electrode 182 and the second driving voltage supply line 171 overlapping each other with the gate insulating layer 144 interposed therebetween. The second storage electrode 182 and the second storage electrode 180b formed of the first driving voltage supply line 152 and the second storage electrode overlapping each other with the passivation layer 150 interposed therebetween. A second-3 storage capacitor 180c including 182 and a second transparent electrode pattern 156 is illustrated. Here, the second storage electrode 182 is connected to the source electrode 110c of the second TFT 170 and the drain electrode 112b of the sensor TFT 140, respectively, and the second transparent electrode pattern 156 is a gate insulating film. The second driving voltage supply line 171 is contacted through the fifth contact hole 115e penetrating the 144 and the passivation layer 150.

이러한, 제2 스토리지 캐패시터(180)는 포토 TFT(140)에서 발생된 광전류에 의한 전하를 저장하는 역할을 한다. The second storage capacitor 180 stores the charge due to the photocurrent generated in the photo TFT 140.

제2 TFT(170)는 전단 게이트 라인(102)의 일부분인 게이트 전극(108c)과, 제2 스토리지 전극(182)과 접속된 소스전극(110c), 소스전극(110c)과 마주보는 드레인전극(112c)과, 게이트 전극(108c)과 중첩되고 소스전극(110c)과 드레인 전극(112c) 사이에 채널을 형성하는 활성층(114c)을 구비한다. 제2 TFT(170)에서의 게이트 전극(108c)은 제1 TFT(106)에서의 게이트 전극(108a)과는 구분된다. 즉, 제1 TFT(106)에서의 게이트 전극(108a)은 게이트 라인(102)에서 돌출된 형태를 가짐에 비하여, 제2 TFT(170)에서의 게이트 전극(108c)은 실질적으로 게이트 라인(102)의 일영역을 나타내고 있다. 활성층(114c)은 소스전극(110c) 및 드레인전극(112c)과 부분적으로 중첩되게 형성되고 소스 전극(110c)과 드레인전극(112c) 사이의 채널부를 더 포함한다. 활성층(114c) 위에는 소스전극(110c) 및 드레인전극(112c)과 오믹접촉을 위한 오믹접촉층(148c)이 더 형성된다. The second TFT 170 may include a gate electrode 108c which is a part of the front gate line 102, a source electrode 110c connected to the second storage electrode 182, and a drain electrode facing the source electrode 110c. 112c and an active layer 114c overlapping the gate electrode 108c and forming a channel between the source electrode 110c and the drain electrode 112c. The gate electrode 108c in the second TFT 170 is distinct from the gate electrode 108a in the first TFT 106. That is, the gate electrode 108a in the first TFT 106 has a shape protruding from the gate line 102, whereas the gate electrode 108c in the second TFT 170 is substantially the gate line 102. ) Shows one area. The active layer 114c is formed to partially overlap the source electrode 110c and the drain electrode 112c and further includes a channel portion between the source electrode 110c and the drain electrode 112c. An ohmic contact layer 148c for ohmic contact with the source electrode 110c and the drain electrode 112c is further formed on the active layer 114c.

이러한, 구조를 가지는 본 발명에서의 액정표시장치에서의 광센싱 과정을 도 6에 도시된 회로도를 참조하여 설명하면 다음과 같다. The light sensing process of the liquid crystal display according to the present invention having the structure will be described with reference to the circuit diagram shown in FIG.

먼저, 센서 TFT(140)의 소스전극(110b)에 제1 구동전압(Vdrv)이 인가됨과 아울러 센서 TFT(140)의 게이트 전극(108b)으로 제2 구동전압(Vbias)이 인가되고 센서 TFT(140)의 활성층(114b)에 소정의 광이 센싱되면 센싱된 광량에 따라 센서 TFT(140)의 소스전극(110b)에서 채널을 경유하여 드레인전극(112b)으로 흐르는 광전류(Photo Current) 패스가 발생된다. 광전류 패스는 센서 TFT(140)의 드레인전극(112b)에서 제2 스토리지 전극(182)으로 흐르게 된다. 이에 따라, 제2 구동전압 공급라인(172)과 제2 스토리지 전극(182)에 의한 제2-1 스토리지 캐패시터(180a), 제2 스토리지 전극(182)과 제1 구동전압공급라인(152)에 의한 제2-2 스토리지 캐패시터(180b), 제2 스토리지 전극(182)과 제2 투명전극 패턴(156)에 의한 제2-3 스토리지 캐패시터(180c) 들을 포함하는 제2 스토리지 캐패시터(180)에 광전류에 의한 전하가 충전되게 된다. 이와 같이 제2 스토리지 캐패시터(180)에 충전된 전하는 제2 TFT(170) 및 리드아웃 라인(204)을 경유하여 리드아웃 집적회로(Read Out IC)에서 읽혀지게 된다. First, the first driving voltage Vdrv is applied to the source electrode 110b of the sensor TFT 140, and the second driving voltage Vbias is applied to the gate electrode 108b of the sensor TFT 140. When a predetermined light is sensed on the active layer 114b of the 140, a photo current path that flows from the source electrode 110b of the sensor TFT 140 to the drain electrode 112b via a channel is generated according to the sensed amount of light. do. The photocurrent path flows from the drain electrode 112b of the sensor TFT 140 to the second storage electrode 182. Accordingly, the second driving voltage supply line 172 and the second storage capacitor 180a by the second storage electrode 182 are connected to the second storage electrode 182 and the first driving voltage supply line 152. Photocurrent to the second storage capacitor 180 including the second-2 storage capacitor 180b by the second storage capacitor 180b, the second storage electrode 182, and the second-3rd storage capacitor 180c by the second transparent electrode pattern 156. The charge by is charged. In this way, the charge charged in the second storage capacitor 180 is read by the readout IC through the second TFT 170 and the readout line 204.

즉, 센서 TFT(140)에서 센싱된 광량에 따른 리드아웃 집적회로(Read Out IC)에서 검출되는 신호가 달라지게 됨으로써 문서, 이미지 스캔, 터치 입력 등의 이미 지를 센싱할 수 있게 된다. 센싱된 이미지는 제어부 등에 전달되거나 사용자의 조절에 따라 액정표시패널의 화상에 구현될 수 도 있다. In other words, the signal detected by the read-out integrated circuit according to the amount of light sensed by the sensor TFT 140 is changed, so that images such as documents, image scans, and touch inputs can be sensed. The sensed image may be transferred to a controller or the like or may be embodied in an image of the liquid crystal display panel according to a user's adjustment.

한편, 이러한 본발명에서의 이미지 센싱 기능을 가지는 액정표시장치는 도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판과 대향되는 컬러필터 어레이 기판이 합착됨으로써 형성된다. Meanwhile, the liquid crystal display device having the image sensing function according to the present invention is formed by bonding the color filter array substrate facing the thin film transistor array substrate shown in FIGS. 4 and 5.

즉, 도 7에 도시된 바와 같이 상부기판(193) 상에 셀영역(또는 화소영역(P1))을 구획함과 아울러 빛샘을 방지하는 블랙 매트릭스(194)와, 블랙 매트릭스(194)에 의해 구획된 셀영역에 형성된 컬러필터(196), 컬러필터(194) 및 블랙 매트릭스(194) 전면에 형성되어 박막 트랜지스터 어레이 기판에 형성되는 화소전극(118)과 수직전계를 이루는 공통전극(199) 등이 형성되는 컬러필터 어레이 기판(192)이 별도로 형성된 후, 박막 트랜지스터 어레이 기판(190)과 액정(197)을 사이에 두고 합착됨으로써 이미지 센싱을 가지는 액정표시장치를 형성할 수 있게 된다. That is, as illustrated in FIG. 7, the cell matrix (or the pixel region P1) is partitioned on the upper substrate 193 and partitioned by the black matrix 194 and the black matrix 194 which prevent light leakage. The color filter 196, the color filter 194, and the common electrode 199 formed on the entire surface of the black matrix 194 and forming a vertical electric field with the pixel electrode 118 formed on the thin film transistor array substrate may be formed. After the color filter array substrate 192 is formed separately, the thin film transistor array substrate 190 and the liquid crystal 197 are bonded together to form a liquid crystal display having image sensing.

이하, 도 8a 내지 도 8e를 참조하여 본 발명에 따른 이미지 센싱 기능을 가지는 액정표시장치의 제조방법을 구체적으로 살펴 본다. Hereinafter, a method of manufacturing a liquid crystal display device having an image sensing function according to the present invention will be described in detail with reference to FIGS. 8A to 8E.

먼저, 하부기판(142) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된 후 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 도 8a에 도시된 바와 같이, 제1 TFT(106)의 게이트전극(108a), 제2 TFT(170)의 게이트 전극(108c), 제1 구동전압 공급라인(152), 제2 구동전압 공급라인(171), 제2 구동전압 공급라인(171)에서 신장된 센서 TFT(140)의 게이트전극(108b), 제1 스토리지 하부 전극(121), 게이트라인(미도시)을 포함하는 게이트 패턴들이 형성된 다. 여기서, 제2 구동전압 공급라인(171)은 제1 스토리지 캐패시터(180)의 제1 스토리지 하부전극(121) 및 센서 TFT(140)의 게이트전극(108b)과 일체화된다. First, as the gate metal layer is formed on the lower substrate 142 through a deposition method such as a sputtering method, and then the gate metal layer is patterned by a photolithography process and an etching process, as shown in FIG. 8A, the first TFT 106 is formed. The gate electrode 108a extends from the gate electrode 108c of the second TFT 170, the first driving voltage supply line 152, the second driving voltage supply line 171, and the second driving voltage supply line 171. Gate patterns including the gate electrode 108b, the first storage lower electrode 121, and a gate line (not shown) of the sensor TFT 140 are formed. Here, the second driving voltage supply line 171 is integrated with the first storage lower electrode 121 of the first storage capacitor 180 and the gate electrode 108b of the sensor TFT 140.

게이트 패턴들이 형성된 하부기판(142) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(144)이 형성된다. 게이트 절연막(144)이 형성된 하부기판(142) 상에 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된다. The gate insulating layer 144 is formed on the lower substrate 142 on which the gate patterns are formed through a deposition method such as PECVD or sputtering. An amorphous silicon layer and an n + amorphous silicon layer are sequentially formed on the lower substrate 142 on which the gate insulating layer 144 is formed.

이후, 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 비정질 실리콘층, n+ 비정질 실리콘층이 패터닝됨으로써 도 8b에 도시된 바와 같이 제1, 제2 TFT(106,170) 및 센서 TFT(140)들에 각각 대응되는 반도체 패턴(145a,145b,145c)들이 형성된다. 여기서, 반도체 패턴(145a,145b,145c)들은 활성층(114a,114b,114c) 및 오믹접촉층(148a,148b,148c)의 이중층으로 이루어진다. Subsequently, the amorphous silicon layer and the n + amorphous silicon layer are patterned by a photolithography process and an etching process using a mask to correspond to the first and second TFTs 106 and 170 and the sensor TFTs 140, respectively, as shown in FIG. 8B. The semiconductor patterns 145a, 145b, and 145c are formed. The semiconductor patterns 145a, 145b, and 145c may be formed of a double layer of the active layers 114a, 114b and 114c and the ohmic contact layers 148a, 148b and 148c.

반도체 패턴(145a,145b,145c)들이 형성된 하부기판(142) 상에 소스/드레인 금속층이 순차적으로 형성된 후 마스크를 이용한 포토리쏘그래피 공정 및 식각공정 등을 이용하여 도 8c에 도시된 바와 같이 데이터 라인(104), 제1 TFT(106)의 소스전극(110a) 및 드레인 전극(112a), 제2 TFT(170)의 소스전극(110c) 및 드레인 전극(112c), 센서 TFT(140)의 소스전극(110b) 및 드레인 전극(112b), 게이트 절연막(144)을 사이에 두고 제1 스토리지 하부전극(121)과 중첩되는 제1 스토리지 상부전극(123), 센서 TFT(140)의 드레인 전극(112b)과 접속된 제2 스토리지 전극(182)을 포함하는 소스/드레인 패턴들이 형성된다. After the source / drain metal layer is sequentially formed on the lower substrate 142 on which the semiconductor patterns 145a, 145b, and 145c are formed, the data line as shown in FIG. 8C using a photolithography process and an etching process using a mask. (104), source electrode 110a and drain electrode 112a of first TFT 106, source electrode 110c and drain electrode 112c of second TFT 170, and source electrode of sensor TFT 140 The first storage upper electrode 123 overlapping the first storage lower electrode 121 with the drain electrode 112b and the drain electrode 112b and the gate insulating layer 144 interposed therebetween, and the drain electrode 112b of the sensor TFT 140. Source / drain patterns including the second storage electrode 182 connected to the substrate are formed.

이후, 소스/드레인 패턴들이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착방법으로 보호막(150)이 전면 형성된 후 포토리쏘그래피 공정과 식각공정으로 패 터닝됨으로써 도 8d에 도시된 바와 같이 제1 TFT(106)의 드레인 전극(112a)을 노출시키는 제1 접촉홀(115a), 제1 스토리지 상부전극(123)을 노출시키는 제2 접촉홀(115b), 제1 구동전압 공급라인(152)을 노출시키는 제3 접촉홀(115c), 센서 TFT(140)의 소스전극(110b)을 노출시키는 제4 접촉홀(115d), 제2 스토리지 캐패시터(180)에서의 제2 구동전압 공급라인(171)을 노출시키는 제5 접촉홀(115e)이 형성된다.Thereafter, the passivation layer 150 is entirely formed on the gate insulating layer 144 on which the source / drain patterns are formed, and then patterned by a photolithography process and an etching process, as shown in FIG. 8D. The first contact hole 115a exposing the drain electrode 112a of the 106, the second contact hole 115b exposing the first storage upper electrode 123, and the first driving voltage supply line 152 are exposed. The third contact hole 115c, the fourth contact hole 115d exposing the source electrode 110b of the sensor TFT 140, and the second driving voltage supply line 171 in the second storage capacitor 180. A fifth contact hole 115e is formed to expose.

보호막(150) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된 후 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝됨으로써 도 8e에 도시된 바와 같이 화소전극(118), 제1 투명전극 패턴(155), 제2 투명전극 패턴(156)이 형성된다. After the transparent electrode material is completely deposited on the passivation layer 150 by a deposition method such as sputtering, the transparent electrode material is patterned through a photolithography process and an etching process, thereby as shown in FIG. 8E. The transparent electrode pattern 155 and the second transparent electrode pattern 156 are formed.

화소전극(118)은 제1 접촉홀(115a)을 통해 제1 TFT(106)의 드레인 전극(112a)과 접촉됨과 동시에 제2 접촉홀(115b)을 통해 제1 스토리지 상부전극(123)과 접촉된다. The pixel electrode 118 contacts the drain electrode 112a of the first TFT 106 through the first contact hole 115a and the first storage upper electrode 123 through the second contact hole 115b. do.

제1 투명전극 패턴(155)은 제3 접촉홀(115c)을 통해 제1 구동전압 공급라인(152)과 접촉됨과 동시에 제4 접촉홀(115d)을 통해 센서 TFT(140)의 소스전극(110b)과 접촉된다. The first transparent electrode pattern 155 is in contact with the first driving voltage supply line 152 through the third contact hole 115c and at the same time, the source electrode 110b of the sensor TFT 140 through the fourth contact hole 115d. ).

제2 투명전극 패턴(156)은 제2 스토리지 전극(182)과 일부 중첩됨과 동시에 제5 접촉홀(115e)을 통해 제2 구동전압 공급라인(171) 접촉된다. The second transparent electrode pattern 156 partially overlaps the second storage electrode 182 and is in contact with the second driving voltage supply line 171 through the fifth contact hole 115e.

이후, 별도의 공정에 의해 상부기판(193) 상에 셀영역(또는 화소영역(P1))을 구획하며 액정표시장치의 구동시 빛샘을 방지하는 블랙 매트릭스(194), 블랙 매트 릭스(194)에 의해 구획되는 셀영역에 형성되는 컬러필터(196), 공통전극(199) 등을 구비하는 컬러필터 어레이 기판(192)이 형성된다. 블랙 매트릭스(194)는 제2 TFT(170) 등은 마스킹하고 화소영역(P1) 및 센서 TFT(140)와 대응되는 수광영역(P2)은 개구시키고, 컬러필터(196)는 화소전극(118)이 위치하는 화소영역과 대응된다. 공통전극(118)은 컬러필터(196) 및 블랙 매트릭스(194) 상에 전면 형성되어 액정표시장치가 디스플레이 모드 즉, 화상을 구현하는 경우 박막 트랜지스터 어레이 기판 화소전극(118)과 수직전계를 이루게 된다. Thereafter, the cell region (or the pixel region P1) is partitioned on the upper substrate 193 by a separate process, and the black matrix 194 and the black matrix 194 prevent light leakage when the liquid crystal display is driven. The color filter array substrate 192 including the color filter 196, the common electrode 199, and the like formed in the cell region partitioned by the cell region is formed. The black matrix 194 masks the second TFT 170 and the like, opens the light receiving area P2 corresponding to the pixel area P1 and the sensor TFT 140, and the color filter 196 stores the pixel electrode 118. Corresponds to this pixel area. The common electrode 118 is entirely formed on the color filter 196 and the black matrix 194 to form a vertical electric field with the thin film transistor array substrate pixel electrode 118 when the liquid crystal display implements a display mode, that is, an image. .

여기서, 컬러필터 어레이 기판(192)에는 배향막, 스페이서 등이 선택적으로 더 형성될 수 있다. In this case, an alignment layer, a spacer, and the like may be selectively formed on the color filter array substrate 192.

이후, 합착공정에 의해 박막 트랜지스터 어레이 기판(190)과 컬러필터 어레이 기판(192)이 액정(197)을 사이에 두고 합착됨으로써 도 7에 도시된 바와 같은 액정표시장치가 형성된다. Thereafter, the thin film transistor array substrate 190 and the color filter array substrate 192 are bonded to each other with the liquid crystal 197 interposed therebetween to form a liquid crystal display as shown in FIG. 7.

도 9는 상술한 액정표시장치가 이미지를 센싱하는 과정을 나타내는 단면도이고, 도 10은 외부광이 센서 TFT로 입사되어 센싱되는 과정을 나타내는 회로도이고, 도 11은 센싱된 신호가 리드 아웃 집적회로(I.C)로 검출되는 과정을 나타내는 회로도이다. 9 is a cross-sectional view illustrating a process of sensing an image by the above-described liquid crystal display, and FIG. 10 is a circuit diagram illustrating a process of sensing external light incident on a sensor TFT, and FIG. 11 is a readout integrated circuit ( It is a circuit diagram which shows the process detected by IC).

먼저, 도 9에서의 액정표시장치는 액정이 위치하는 액정층을 사이에 두고 센서 TFT(140)가 형성된 TFT 어레이 기판과 대향되는 컬러필터 어레이 기판을 구비한다. 컬러필터 어레이 기판의 상부에는 인쇄물(문서,사진 등)(185)이 위치한다. 도면에서는 편의상 광을 센신하는 센서 TFT(140)를 중심으로 나타내었다. First, the liquid crystal display of FIG. 9 includes a color filter array substrate facing the TFT array substrate on which the sensor TFT 140 is formed with the liquid crystal layer on which the liquid crystal is located. A printed matter (document, photo, etc.) 185 is positioned on the color filter array substrate. In the drawing, for convenience, the sensor TFT 140 is configured to sense light.

이러한, 액정표시장치는 도 10에 도시된 바와 같이 제1 구동전압 공급라인(152)으로부터 센서 TFT(140)의 소스전극(110b)에 예를 들어 약, 10V 정도의 구동전압이 인가됨과 아울러 제2 구동전압 공급라인(171)으로부터 센서 TFT(140)의 게이트 전극(108b)에 예를 들어, 약 -5V 정도의 역바이어스 전압이 인가되고 도 9와 같이 센서 TFT(140)의 활성층(114b)에 광(예를 들어, 외부광)이 센싱되면 센싱된 광량에 따라 센서 TFT(140)의 소스전극(110b)에서 활성층(114b)의 채널을 경유하여 드레인전극(112b)으로 흐르는 광전류(Photo Current) 패스가 발생된다. 광전류 패스는 센서 TFT(140)의 드레인전극(112b)에서 제2 스토리지 전극(182)으로 흐르게 된다. 이에 따라, 제2 스토리지 캐패시터(180)를 이루는 제2-1 스토리지 캐패시터(180a), 제2-2 스토리지 캐패시터(180b), 제2-3 스토리지 캐패시터(180c)에 광전류에 의한 전하가 충전되게 된다. 여기서, 제2 스토리지 캐패시터(180)에 최대 충전량은 센서 TFT(140)의 소스전극(110b)과 제2 구동전압 공급라인(171)의 전압차 예를 들어, 15V 정도가 충전될 수 있게 된다. In the liquid crystal display, as shown in FIG. 10, a driving voltage of, for example, about 10V is applied from the first driving voltage supply line 152 to the source electrode 110b of the sensor TFT 140. For example, a reverse bias voltage of about -5V is applied to the gate electrode 108b of the sensor TFT 140 from the driving voltage supply line 171, and the active layer 114b of the sensor TFT 140 is shown in FIG. When light (eg, external light) is sensed, a photocurrent flowing from the source electrode 110b of the sensor TFT 140 to the drain electrode 112b via the channel of the active layer 114b according to the sensed amount of light (Photo Current) A pass is generated. The photocurrent path flows from the drain electrode 112b of the sensor TFT 140 to the second storage electrode 182. Accordingly, the charge by the photocurrent is charged in the 2-1st storage capacitor 180a, the 2-2nd storage capacitor 180b, and the 2-3th storage capacitor 180c constituting the second storage capacitor 180. . Here, the maximum charging amount of the second storage capacitor 180 may be charged by a voltage difference of about 15V between the source electrode 110b of the sensor TFT 140 and the second driving voltage supply line 171.

이와 같이, 센서 TFT(140)가 광을 센싱하고 제2 스토리지 캐패시터(180)에 전하가 충전되는 동안 제2 TFT(170)의 게이트 전극(108c)에는 게이트 로우 전압 예를 들어 -5V 가 인가됨으써 제2 TFT(170)는 턴-오프(off) 상태를 유지하게 된다. As such, while the sensor TFT 140 senses light and charge is charged in the second storage capacitor 180, a gate low voltage, for example, -5V is applied to the gate electrode 108c of the second TFT 170. The second TFT 170 maintains a turn-off state.

이후, 도 11에 도시된 바와 같이 제2 TFT(170)의 게이트 전극(108c)에 하이 전압 예를 들어, 약 20~25V 정도가 공급되는 제2 TFT(170)가 턴-온이 되면서 제2 스토리지 캐패시터(180)에 충전된 전하에 의한 전류패스가 제2 TFT(170)의 소스전극(110c), 활성층(114c)의 채널, 드레인 전극(112c) 및 리드아웃라인(204)을 경유 하여 리드아웃 집적회로(IC)로 공급된다. 이와 같이 공급된 전류 패스에 의한 센싱 신호를 리드아웃 집적회로(IC)에서 읽어내게 된다. Subsequently, as shown in FIG. 11, the second TFT 170, which is supplied with a high voltage, for example, about 20 to 25 V, is supplied to the gate electrode 108c of the second TFT 170 while being turned on. The current path due to the charge charged in the storage capacitor 180 is read through the source electrode 110c of the second TFT 170, the channel of the active layer 114c, the drain electrode 112c and the leadout line 204. Supplied to an out integrated circuit (IC). The sensing signal by the current path supplied in this way is read by the readout integrated circuit IC.

이와 같이, 본 발명에 따른 이미지 센싱 기능을 가지는 액정표시장치는 화상을 구현하는 디스플레이 기능 뿐만 아니라 이미지 센싱 능력을 가지게 됨으로써 외부 문서, 터치 등을 입력함과 아울러 입력된 이미지를 사용자의 요구에 따라 출력할 수 있는 기능을 모두 가질 수 있게 된다. As described above, the liquid crystal display having the image sensing function according to the present invention has an image sensing capability as well as a display function for realizing an image, thereby inputting an external document, a touch, and the like, and outputting the input image according to a user's request. You have everything you can.

도 12는 본 발명의 제2 실시예에 따른 이미지 센싱 기능을 가지는 액정표시장치를 나타내는 단면도로써 도 4에 도시된 박막 트랜지스터 어레이 기판에서 Ⅴ-Ⅴ'선을 절취하였을 때의 박막 트랜지스터 어레이 기판(170)의 단면과 컬러필터 어레이 기판(192)의 단면을 모두 나타내고 있다. FIG. 12 is a cross-sectional view illustrating a liquid crystal display device having an image sensing function according to a second exemplary embodiment of the present invention, and the thin film transistor array substrate 170 when the VV ′ line is cut from the thin film transistor array substrate illustrated in FIG. 4. ) And a cross section of the color filter array substrate 192 are shown.

이러한, 본 발명의 제2 실시예에 따른 액정표시장치는 본 발명의 제1 실시예와 비교하여 박막 트랜지스터 어레이 기판(170)의 구조를 동일하고 단지, 컬러필터 어레이 기판(192)에서 공통전극(199)이 리드아웃 라인(204)과 대응되는 영역에 위치하는 않게 된다. 이러한, 차이를 제외하고는 본 발명의 제2 실시예는 본 발명의 제1 실시예와 동일하므로 본 발명의 제2 실시예에서는 제1 실시예에서 설명한 구성요소와 동일한 구성요소는 동일번호를 부여하고 중복되는 설명은 생략하기로 한다. The liquid crystal display according to the second exemplary embodiment of the present invention has the same structure as the thin film transistor array substrate 170 as compared with the first exemplary embodiment of the present invention, except that the common electrode (not shown) in the color filter array substrate 192 is formed. 199 may not be located in an area corresponding to the leadout line 204. Except for this difference, since the second embodiment of the present invention is the same as the first embodiment of the present invention, the same components as those described in the first embodiment are given the same numbers in the second embodiment of the present invention. Duplicate description will be omitted.

도 12를 참조하면, 본 발명의 제2 실시예에서는 컬러필터 어레이 기판(192)에 형성되는 공통전극(199)이 박막 트랜지스터 어레이 기판(170) 상에 형성된 리드아웃 라인(204)과 대응되는 영역에서는 제거되게 형성된다. 이에 따라, 공통전극(199)과 리드아웃 라인(204)은 서로 비중첩되게 된다. 즉, 공통전극(199)에서 제거 된 영역은 리드아웃 라인(204)과 같이 라인형태를 갖게 된다. Referring to FIG. 12, in the second embodiment of the present invention, a region in which the common electrode 199 formed on the color filter array substrate 192 corresponds to the lead-out line 204 formed on the thin film transistor array substrate 170 is provided. Is formed to be removed. As a result, the common electrode 199 and the lead-out line 204 are not overlapped with each other. That is, the region removed from the common electrode 199 has a line shape like the lead-out line 204.

이와 같은 구조를 가지는 본원발명의 제2 실시예에 따른 액정표시장치는 공통전극(199)이 리드아웃 라인(204)과 비중첩됨으로써 리드아웃 라인(204)과 공통전극(199) 간의 기생 캐패시터가 형성되지 않게 됨으로써 센서 TFT(140)에 의해 센싱된 신호 감지 능력이 향상되는 등 센서 능력에 대한 신뢰성이 향상될 수 있게 된다. In the liquid crystal display according to the second exemplary embodiment of the present invention having the above structure, the parasitic capacitor between the lead-out line 204 and the common electrode 199 is formed by overlapping the common electrode 199 with the lead-out line 204. Since it is not formed, the reliability of the sensor capability may be improved, such as the ability of detecting a signal sensed by the sensor TFT 140 is improved.

이를 도 13을 참조하여 구체적으로 설명하면 다음과 같다.This will be described in detail with reference to FIG. 13 as follows.

도 13은 센싱된 전압이 리드 아웃 집적회로(IC)에 의해 전달되는 원리를 나타내는 도면이다. FIG. 13 is a diagram illustrating a principle in which a sensed voltage is transmitted by a readout integrated circuit IC.

먼저, 센서 TFT(140)에서 소정의 이미지를 가지는 광을 센싱하고 제2 스토리지 캐패시터(180)에 광전류에 의한 전하가 충전된다. 여기서, Rs는 제1 구동전압 공급원에서 제2 스토리지 캐패시터(280) 사이에서의 총 저항을 나타낸다. 예들 들어, 센서 TFT(140) 및 전극 내에서의 저항 등의 총합을 의미한다. Vs는 제2 스토리지 캐패시터(280) 양단 전압 즉, 스토리지 전압(Vs)을 나타낸다.First, light having a predetermined image is sensed by the sensor TFT 140, and a charge by photocurrent is charged in the second storage capacitor 180. Here, Rs represents the total resistance between the second storage capacitor 280 in the first drive voltage source. For example, it means the sum total of the sensor TFT 140 and the resistance in an electrode. Vs represents the voltage across the second storage capacitor 280, that is, the storage voltage Vs.

이후, 제2 TFT(170)가 턴온되면 제2 스토리지 캐패시터(280)에 충전된 전하에 의한 전류패스가 제2 TFT(170)의 소스전극(110c), 활성층(114c)의 채널, 드레인 전극(112c) 및 리드아웃 라인(204)을 경유하여 리드아웃 집적회로(IC)로 공급된다. 여기서, Rro는 제2 스토리지 캐패시터(280)에서 리드아웃 집적회로(IC) 까지의 총 저항을 나타낸다. Subsequently, when the second TFT 170 is turned on, the current path due to the charge charged in the second storage capacitor 280 is transmitted through the source electrode 110c of the second TFT 170, the channel of the active layer 114c, and the drain electrode ( 112c) and via the readout line 204 to the readout integrated circuit (IC). Here, Rro represents the total resistance from the second storage capacitor 280 to the readout integrated circuit (IC).

여기서, 실질적으로 리드아웃 집적회로(IC)에서 센싱하게 되는 센싱전압 (Vro)은 수학식 1과 같이 나타낼 수 있다.Here, the sensing voltage Vro substantially sensed by the readout integrated circuit IC may be represented by Equation 1 below.

Vro ≒ Cst2 / (Cst2 + Cro) * Vs Vro ≒ Cst2 / (Cst2 + Cro) * Vs

여기서, Cro는 리드 아웃 라인(204)과 인접하는 금속물질들(전극, 라인 등)간에 발생되는 기생 캐패시터의 총합을 나타낸다.Here, Cro represents the sum of the parasitic capacitors generated between the lead-out line 204 and the adjacent metal materials (electrodes, lines, etc.).

상술한 수학식 1에서 알 수 있듯이 실질적으로 리드아웃 집적회로(IC)가 센싱하는 전압(Vro)과 제2 스토리지 캐패시터(280)에 저장되는 제2 스토리지 전압(Vs)은 기생 캐패시터(Cro)로 인하여 차이가 나타나게 된다. As shown in Equation 1, the voltage Vro sensed by the readout integrated circuit IC and the second storage voltage Vs stored in the second storage capacitor 280 are substantially parasitic capacitors Cro. The difference is due to.

따라서, 본 발명의 제2 실시예에서는 제1 실시예에 비하여 Cro 값을 줄임으로써 제2 스토리지 전압(Vs)과 리드 아웃 집적회로(IC)가 센싱하는 전압(Vro)간의 편차를 줄일 수 있는 방안으로서 공통전극(199)과 리드아웃 라인(204) 라인에 의해 형성되는 기생 캐패시터를 제거하는 구조를 제안하는 것이다. Therefore, in the second embodiment of the present invention, a method of reducing the deviation between the second storage voltage Vs and the voltage Vro sensed by the readout integrated circuit IC by reducing the Cro value as compared with the first embodiment. As a structure, a parasitic capacitor formed by the common electrode 199 and the lead-out line 204 line is removed.

도 13은 본 발명의 제1 실시예에 따른 액정표시장치의 Ⅴ-Ⅴ'영역을 절취하였을 때의 단면을 나타내고 있다. 즉, 도 13은 본 발명의 제1 실시예에서의 액정표시장치의 단면으로써 제2 실시예를 나타내는 도 12와 비교하여 공통전극(199)이 컬러필터(196) 및 블랙 매트릭스(194) 상에 전면 형성됨으로써 리드아웃 라인(204)과 중첩되는 영역에도 공통전극(199)이 위치하게 된다. FIG. 13 is a cross-sectional view taken along the line VV ′ of the liquid crystal display according to the first exemplary embodiment of the present invention. That is, FIG. 13 is a cross section of the liquid crystal display according to the first embodiment of the present invention, and the common electrode 199 is formed on the color filter 196 and the black matrix 194 as compared with FIG. 12 showing the second embodiment. Since the entire surface is formed, the common electrode 199 is positioned in the region overlapping the lead-out line 204.

이러한 구조를 가지는 본 발명의 제1 실시예에서의 리드아웃 라인(204)에 의해 형성되는 총 기생 캐패시터(Cro)에는 리드아웃 라인(204)과 데이터 라인(104) 간의 제1 기생 캐패시터(Cro1)와, 리드아웃 라인(204)과 공통전극(199) 간의 제2 기생 캐패시터(Cro2)를 포함된다. The total parasitic capacitor Cro formed by the lead-out line 204 in the first embodiment of the present invention having such a structure includes a first parasitic capacitor Cro1 between the lead-out line 204 and the data line 104. And a second parasitic capacitor Cro2 between the readout line 204 and the common electrode 199.

이와 달리, 본원발명의 제2 실시예에서는 도 12와 같이 리드아웃 라인(204)에 의해 형성되는 기생 캐패시터(Cro) 중에 리드아웃 라인(204)과 공통전극(199) 간의 제2 기생 캐패시터(Cro2)가 형성되지 않게 됨으로써 전체 기생 캐패시터(Cro)의 용량을 현저히 줄일 수 있게 된다. In contrast, in the second embodiment of the present invention, the second parasitic capacitor Cro2 between the leadout line 204 and the common electrode 199 among the parasitic capacitors Cro formed by the leadout line 204 as shown in FIG. 12. ) Is not formed, it is possible to significantly reduce the capacity of the entire parasitic capacitor (Cro).

본원출원인은 표 1 및 표 2에 도시된 실험데이터를 통해 이를 확인할 수 있었다. The applicant of the present application was able to confirm this through experimental data shown in Table 1 and Table 2.

제1 실시예의 경우In case of the first embodiment 기생캐패시터 용량(F)Parasitic Capacitor Capacity (F) 시정수(sec)Time constant (sec) Cro2를 제외한 총 CroTotal Cro except Cro2 9.84E-129.84E-12 1.00E-71.00E-7 Cro1Cro1 6.38E-126.38E-12 합계Sum 1.62E-111.62E-11 1.65E-71.65E-7

제2 실시예의 경우In case of the second embodiment 기생캐패시터 용량(F)Parasitic Capacitor Capacity (F) 시정수(sec)Time constant (sec) Cro2를 제외한 총 CroTotal Cro except Cro2 3.89E-123.89E-12 Cro1Cro1 6.38E-126.38E-12 합계Sum 1.03E-111.03E-11 1.05E-71.05E-7

표 1은 본 발명의 제1 실시예에서의 기생캐패시터의 용량(F)과 그에 따라 리드아웃 라인(204)에 발생되는 부향량에 의해 지연되는 정도를 나타내는 시정수(sec)를 나타내고, 표 2는 본 발명의 제2 실시예에서의 기생 캐패시터의 용량(F)과 그에 따라 리드아웃 라인(204)에 발생되는 부하량에 의해 지연되는 정도를 나타내는 시정수(sec)를 나타낸다. Table 1 shows time constants (sec) indicating the amount of delay caused by the capacitance F of the parasitic capacitor and the amount of deflection generated in the lead-out line 204 according to the first embodiment of the present invention. Denotes a time constant (sec) indicating the degree of delay by the capacitance F of the parasitic capacitor in the second embodiment of the present invention and thus the amount of load generated in the lead-out line 204.

표 1 및 표 2를 참고하면, 본 발명의 제2 실시예에서는 Cro2를 제외한 총 Cro는 3.89E-12이고, 제1 실시예에서의 Cro2를 제외한 총 Cro는 9.84E-12임을 알 수 있다. 이에 따라, 본 발명의 제2 실시예에서는 Cro2 값이 포함되지 않게 됨으로써 제1 실시예에 비하여 기생 캐패시터의 용량이 더 작게 된다.(표1에서는 1.62E-11, 표 2에서는 1.03E-11) 이러한, 기생 캐패시터의 용량의 차이는 결국 시정수의 차이(표1에서는 1.65E-7, 표 2에서는 1.05E-7)를 가져오게 된다. 이에 따라, 제1 실시에 및 제2 실시예는 기생 캐패시터의 용량 및 시정수에 있어서 약 38% 정도의 차이를 가져오게 된다. Referring to Table 1 and Table 2, it can be seen that in the second embodiment of the present invention, the total Cro except for Cro2 is 3.89E-12, and the total Cro except for Cro2 in the first embodiment is 9.84E-12. Accordingly, in the second embodiment of the present invention, the value of Cro2 is not included, so that the capacitance of the parasitic capacitor is smaller than that of the first embodiment (1.62E-11 in Table 1 and 1.03E-11 in Table 2). Such a difference in capacity of the parasitic capacitor will eventually lead to a difference in time constant (1.65E-7 in Table 1 and 1.05E-7 in Table 2). Accordingly, the first and second embodiments have a difference of about 38% in the capacity and time constant of the parasitic capacitor.

이러한, 결과로부터 본 발명의 제2 실시예에서와 같이 공통전극(199)과 리드아웃 라인(204) 간의 기생 캐패시터 용량을 제거함으로써 리드아웃 라인(204)에서의 부하량이 줄어들게 되어 본 발명의 제1 실시예에 비하여 더욱 정교하고 정확하게 이미지를 센싱할 수 있게 된다. 또한, 제2 실시예에서는 제1 실시예에 비하여 시정수의 값이 작기 때문에 좀더 빠른 응답시간에 센싱된 신호를 리드 아웃 집적회로(IC)에 공급할 수 있게 된다. 그 결과, 이미지 센싱의 신뢰성이 더 향상된다. From this result, as in the second embodiment of the present invention, by removing the parasitic capacitor capacitance between the common electrode 199 and the lead-out line 204, the load on the lead-out line 204 is reduced, so that the first embodiment of the present invention is reduced. Compared to the embodiment, it is possible to sense the image more precisely and accurately. In addition, since the value of the time constant is smaller in the second embodiment than in the first embodiment, the sensed signal can be supplied to the readout integrated circuit IC in a faster response time. As a result, the reliability of image sensing is further improved.

이와 같은 작용 및 효과를 나타내는 본 발명의 제2 실시예에 따른 액정표시패널의 제조방법은 본 발명의 제1 실시예와 비교하여 컬러필터 어레이 기판(192) 상에 형성되는 공통전극(199)이 리드아웃 라인(204)과 대응되는 영역에는 형성되지 않는 것을 제외하고는 본 발명의 제1 실시예와 동일한 방식에 의해 형성된다. In the manufacturing method of the liquid crystal display panel according to the second embodiment of the present invention which exhibits such an operation and effect, the common electrode 199 formed on the color filter array substrate 192 is compared with the first embodiment of the present invention. It is formed in the same manner as in the first embodiment of the present invention except that it is not formed in the region corresponding to the lead-out line 204.

먼저, 박막 트랜지스터 어레이 기판(170)은 도 8a 내지 도 8e에서 설명한 제조공정과 동일한 방식에 의해 형성됨으로써 박막 트랜지스터 어레이 기판(170)의 제조방법은 생략하기로 한다. First, since the thin film transistor array substrate 170 is formed by the same method as the manufacturing process described with reference to FIGS. 8A to 8E, the manufacturing method of the thin film transistor array substrate 170 will be omitted.

도 15a 내지 도 15c는 컬러필터 어레이 기판의 제조공정을 나타내는 공정도이다. 15A to 15C are process charts showing the manufacturing process of the color filter array substrate.

먼저, 상부기판(193) 상에 불투명 금속 또는 수지 등이 증착된 후 마스크를 이용한 포토리쏘그래피 공정 등에 의해 불투명 물질이 패터닝됨으로써 도 15a에 도시된 바와 같이 블랙 매트릭스(194)가 형성된다. 블랙 매트릭는(194)는 박막 트랜지스터 어레이 기판(170)의 화소영역(P1) 및 센서 TFT(140)과 대응되는 영역 이외의 영역에 형성된다. 이에 따라, 블랙 매트릭는(194)는 컬러필터(196)가 위치할 셀영역(또는 화소영역(P1))을 구획하며 액정표시장치의 액정구동시 빛샘을 방지하는 역할을 한다. 여기서, 불투명 금속으로는 크롬(Cr), CrOx/Cr/CrOx, CrOx/Cr/CrSix 등이 물질로 형성된다.First, an opaque metal or resin is deposited on the upper substrate 193, and then the opaque material is patterned by a photolithography process using a mask to form a black matrix 194 as illustrated in FIG. 15A. The black matrix 194 is formed in a region other than the region corresponding to the pixel region P1 and the sensor TFT 140 of the thin film transistor array substrate 170. Accordingly, the black matrix 194 partitions the cell region (or the pixel region P1) in which the color filter 196 is to be positioned and prevents light leakage during the liquid crystal driving of the liquid crystal display. Here, as the opaque metal, chromium (Cr), CrOx / Cr / CrOx, CrOx / Cr / CrSix and the like are formed of a material.

블랙 매트릭스(194)가 형성된 상부기판(193) 상에 적색수지가 증착된 후 마스크를 이용한 포토리쏘그래피 공정 등에 의해 적색수지가 패터닝됨으로써 적색 컬러필터(R)가 형성된다. 적색 컬러필터(R)가 형성된 상부기판(193)상에 녹색수지가 증착된 후 마스크를 이용한 포토리쏘그래피 공정 등에 의해 녹색수지(G)가 패터닝됨으로써 녹색 컬러필터(G)가 형성된다. 녹색 컬러필터(G)가 형성된 상부기판(193)상에 청색수지가 증착된 후 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 청색수지가 패터닝됨으로써 청색 컬러필터(B)가 형성된다. 이와 같은 과정에 의해 도 15b에 도시된 바와 같이 RGB 컬러필터(196)가 형성된다. 도 15b에서는 하나의 서브 화소만을 나타내므로 RGB 컬러필터 중 어느 하나만이 도시되었다.After the red resin is deposited on the upper substrate 193 on which the black matrix 194 is formed, the red resin is patterned by a photolithography process using a mask to form a red color filter R. After the green resin is deposited on the upper substrate 193 on which the red color filter R is formed, the green resin G is patterned by a photolithography process using a mask to form the green color filter G. After the blue resin is deposited on the upper substrate 193 on which the green color filter G is formed, the blue resin is patterned by a photolithography process and an etching process using a mask to form a blue color filter B. By this process, as shown in FIG. 15B, the RGB color filter 196 is formed. Since only one sub-pixel is shown in FIG. 15B, only one of the RGB color filters is illustrated.

컬러필터(196)가 형성된 상부기판(193) 상에 스퍼터링 등의 증착방법을 통해 투명도전성 물질이 증착된다. 이후, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 투명도전성 물질이 패터닝됨으로서 도 15c에 도시된 바와 같이 공통전극(199)이 형성된다. 여기서, 공통전극(199)은 박막 트랜지스터 어레이 기판(170)의 리드아웃 라인(204)과 대응될 영역에서는 제거된 구조를 가지게 된다. The transparent conductive material is deposited on the upper substrate 193 on which the color filter 196 is formed through a deposition method such as sputtering. Thereafter, the transparent conductive material is patterned by a photolithography process and an etching process using a mask to form a common electrode 199 as shown in FIG. 15C. Here, the common electrode 199 has a structure removed in a region corresponding to the lead-out line 204 of the thin film transistor array substrate 170.

이와 같이 각각 별개의 공정에 의해, 컬러필터 어레이 기판(193) 및 박막 트랜지스터 어레이 기판(190)이 형성되고 합착공정이 실시됨으로써 도 12에 도시된 바와 같은 액정표시장치가 완성된다. As described above, the color filter array substrate 193 and the thin film transistor array substrate 190 are formed by separate processes, and the bonding process is performed to complete the liquid crystal display as shown in FIG. 12.

상술한 바와 같이, 본 발명에 따른 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과 이를 이용한 이미지 센싱 방법은 화상만을 구현할 수 있는 액정표시장치에 문서, 이미지 등을 센싱할 수 있는 센싱 소자를 포함할 수 있게 됨으로써 하나의 액정표시장치를 이용하여 이미지 등을 입력할 수 있을 뿐만 아니라 필요에 따라 입력된 이미지를 화상에 구현할 수 있게 된다. 특히, 액정표시장치에 이미지를 센싱 기능을 부가함으로써 액정표시장치 내로 이미지의 입, 출력이 가능하게 되어 비용면에서도 부피면에서도 매우 큰 장점을 가지게 된다. As described above, the liquid crystal display device having an image sensing function according to the present invention, a manufacturing method thereof, and an image sensing method using the same include a sensing element capable of sensing a document, an image, etc. in a liquid crystal display device capable of realizing only an image. By doing so, not only an image or the like can be input using a single liquid crystal display device, but also the input image can be embodied in the image as needed. In particular, by adding an image sensing function to the liquid crystal display device, the input and output of the image into the liquid crystal display device are possible, which has a great advantage in terms of cost and volume.

또한, 컬러필터 어레이 기판 상에 위치하는 공통전극과 리드아웃 라인간의 기생 캐패시터가 형성되지 않게 됨으로써 리드아웃 라인에 의해 형성되는 기생캐패시터의 총 용량이 최소화될 수 있게 된다. 그 결과, 이미지 센서의 신뢰성이 더 향상된다. In addition, since the parasitic capacitor between the common electrode and the lead-out line positioned on the color filter array substrate is not formed, the total capacity of the parasitic capacitor formed by the lead-out line may be minimized. As a result, the reliability of the image sensor is further improved.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (18)

액정을 사이에 두고 마주보고 형성된 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 구비하고, A thin film transistor array substrate and a color filter array substrate formed to face each other with a liquid crystal interposed therebetween, 상기 박막 트랜지스터 어레이 기판은,The thin film transistor array substrate, 기판 상에 서로 교차되게 형성되며 화소영역을 정의하는 게이트 라인 및 데이터 라인과;A gate line and a data line formed on the substrate to cross each other and defining a pixel area; 상기 화소영역에 위치하는 화소전극과;A pixel electrode positioned in the pixel region; 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터와;A sensor thin film transistor for sensing light having image information; 상기 화소전극을 사이에 두고 데이터 라인과 나란하게 형성되고, 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 전달하는 센싱신호 전달라인과;A sensing signal transfer line formed in parallel with a data line with the pixel electrode interposed therebetween and transferring a signal sensed by the sensor thin film transistor; 상기 센싱신호 전달라인과 연결되며, 상기 센싱신호 전달라인으로부터 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 전달 받고 검출하여 이미지를 센싱하는 집적회로;를 포함하고,And an integrated circuit connected to the sensing signal transmission line and configured to sense an image by receiving and detecting a signal sensed by the sensor thin film transistor from the sensing signal transmission line. 상기 컬러필터 어레이 기판은 The color filter array substrate 상기 화소전극이 위치하는 화소영역 및 센서 박막 트랜지스터와 대응되는 영역을 제외한 영역에 형성된 블랙 매트릭스와; A black matrix formed in a region excluding the pixel region where the pixel electrode is located and a region corresponding to the sensor thin film transistor; 상기 화소영역에 대응되는 영역에 형성된 컬러필터와;A color filter formed in a region corresponding to the pixel region; 상기 컬러필터 및 블랙 매트릭스 전면에 형성되고, 박막 트랜지스터 어레이 기판의 화소전극과 중첩되게 위치하여 상기 화소전극과 수직전계를 이루는 공통전극을 포함하고, A common electrode formed on an entire surface of the color filter and the black matrix and positioned to overlap the pixel electrode of the thin film transistor array substrate to form a vertical electric field with the pixel electrode; 상기 공통전극은 The common electrode 상기 센싱신호전달라인과 비중첩되는 것을 특징으로 하는 액정표시장치.And a non-overlapping with the sensing signal transmission line. 제 1 항에 있어서, The method of claim 1, 상기 박막 트랜지스터 어레이 기판은 The thin film transistor array substrate 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 제1 박막 트랜지스터와; A first thin film transistor positioned at an intersection of the gate line and the data line; 상기 화소전극에 충전된 화소전압을 저장하는 제1 스토리지 캐패시터와; A first storage capacitor storing a pixel voltage charged in the pixel electrode; 상기 게이트 라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과;A first driving voltage supply line positioned parallel to the gate line and supplying a first driving voltage to the sensor thin film transistor; 상기 제1 구동전압 공급라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제2 구동전압을 공급하는 제2 구동전압 공급라인과;A second driving voltage supply line positioned parallel to the first driving voltage supply line and supplying a second driving voltage to the sensor thin film transistor; 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저장하는 제2 스토리지 캐패시터와; A second storage capacitor configured to store a signal sensed by the sensor thin film transistor; 상기 제2 스토리지 캐패시터 및 전단 게이트 라인과 접속됨과 아울러 상기 센싱 신호를 선택적으로 상기 센싱신호전달라인을 통해 상기 집적회로에 공급하는 제2 박막 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치. And a second thin film transistor connected to the second storage capacitor and the front gate line and selectively supplying the sensing signal to the integrated circuit through the sensing signal transmission line. 제 2 항에 있어서, The method of claim 2, 상기 센서 박막 트랜지스터는 The sensor thin film transistor is 상기 제2 구동전압 공급라인에서 신장된 제1 게이트 전극과; A first gate electrode extending from the second driving voltage supply line; 상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막과; A gate insulating film formed to cover the first gate electrode; 상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴과; A first semiconductor pattern overlapping the first gate electrode with the gate insulating layer interposed therebetween; 상기 제1 반도체 패턴과 접촉되며 상기 제1 구동전압 공급라인과 전기적으로 접속된 제1 소스전극과; A first source electrode in contact with the first semiconductor pattern and electrically connected to the first driving voltage supply line; 상기 제1 소스전극과 마주보는 제1 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치. And a first drain electrode facing the first source electrode. 제 3 항에 있어서, The method of claim 3, wherein 상기 센서 박막 트랜지스터를 덮도록 형성된 보호막과; A protective film formed to cover the sensor thin film transistor; 상기 보호막 및 게이트 절연막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제1 홀과; A first hole penetrating the passivation layer and the gate insulating layer to expose the first driving voltage supply line; 상기 보호막을 관통하여 상기 제1 소스전극을 노출시키는 제2 홀과; A second hole penetrating the protective film to expose the first source electrode; 상기 제1 홀을 통해 상기 제1 구동전압 공급라인과 접촉되고 상기 제2 접촉홀을 통해 상기 제1 소스전극과 접촉되어 상기 제1 소스전극과 상기 제1 구동전압 공급라인을 전기적으로 연결시키는 제1 투명전극 패턴을 구비하는 것을 특징으로 하는 액정표시장치. Contacting the first driving voltage supply line through the first hole and contacting the first source electrode through the second contact hole to electrically connect the first source electrode and the first driving voltage supply line; 1. A liquid crystal display device comprising a transparent electrode pattern. 제 4 항에 있어서, 5. The method of claim 4, 상기 제1 스토리지 캐패시터는 The first storage capacitor 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극과; A first storage lower electrode extending from the second driving voltage supply line; 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되는 제1 스토리지 상부전극을 구비하고, A first storage upper electrode overlapping the first storage lower electrode with the gate insulating layer interposed therebetween; 상기 제1 스토리지 상부전극은 상기 보호막을 관통하여 제3 홀을 통해 상기 화소전극과 접촉되는 것을 특징으로 하는 액정표시장치. And the first storage upper electrode penetrates through the passivation layer and contacts the pixel electrode through a third hole. 제 4 항에 있어서, 5. The method of claim 4, 상기 제2 스토리지 캐패시터는 The second storage capacitor 상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터와 접촉된 제2 스토리지 전극, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인으로 이루어지는 제2-1 스토리지 캐패시터와;A second driving electrode including a first drain electrode of the sensor thin film transistor, a second storage electrode in contact with the second thin film transistor, and the second driving voltage supply line overlapping the second storage electrode with the gate insulating layer interposed therebetween; 1 storage capacitor; 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인으로 이루어지는 제2-2 스토리지 캐패시터와; A second-2 storage capacitor comprising the first driving voltage supply line overlapping the second storage electrode with the gate insulating layer interposed therebetween; 상기 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제4 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴으로 이루어지는 제2-3 스토리지 캐패시터를 포함하는 것을 특징으로 하는 액정표시장치. A second transparent electrode pattern overlapping the second storage electrode with the passivation layer interposed therebetween and contacting the second driving voltage supply line through a fourth hole exposing the second driving voltage supply line; Liquid crystal display comprising a storage capacitor. 제 2 항에 있어서, The method of claim 2, 상기 제2 박막 트랜지스터는 The second thin film transistor is 상기 전단 게이트 라인과 접촉되는 제2 게이트 전극과;A second gate electrode in contact with the front gate line; 상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴과; A second semiconductor pattern overlapping the second gate electrode with the gate insulating layer interposed therebetween; 상기 제2 반도체 패턴과 전기적으로 접속됨과 아울러 상기 제2 스토리지 전극에서 신장된 제2 소스전극과; A second source electrode electrically connected to the second semiconductor pattern and extending from the second storage electrode; 상기 제2 소스전극과 마주보며 상기 센싱신호전달라인과 접속된 제2 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치. And a second drain electrode facing the second source electrode and connected to the sensing signal transmission line. 제 2 항에 있어서, The method of claim 2, 상기 제1 박막 트랜지스터는The first thin film transistor is 상기 게이트 라인에서 신장된 제3 게이트 전극과;A third gate electrode extending from the gate line; 상기 게이트 절연막을 사이에 두고 상기 제3 게이트 전극과 중첩되게 형성되는 제3 반도체 패턴과;A third semiconductor pattern formed to overlap the third gate electrode with the gate insulating layer interposed therebetween; 상기 제3 반도체 패턴과 전기적으로 접속됨과 아울러 상기 데이터 라인에서 신장된 제3 소스전극과; A third source electrode electrically connected to the third semiconductor pattern and extending from the data line; 상기 제3 소스전극과 마주보며 상기 화소전극과 접속된 제3 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치. And a third drain electrode facing the third source electrode and connected to the pixel electrode. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 공통전극은 상기 센싱신호전달라인과 중첩되는 영역을 제외한 영역에 형성된 것을 특징으로 하는 액정표시장치.And the common electrode is formed in an area except for an area overlapping the sensing signal transmission line. 게이트 라인 및 데이터 라인이 교차되어 정의되는 화소영역, 상기 화소영역에 형성되는 화소전극, 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터, 상기 화소전극을 사이에 두고 데이터 라인과 나란하게 형성되는 센싱신호 전달라인 및 상기 센싱신호 전달라인과 연결되며, 상기 센싱신호 전달라인으로부터 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 전달 받고, 검출하여 이미지를 센싱하는 집적회로를 구비하는 박막 트랜지스터 어레이 기판을 형성하는 단계와;A pixel region defined by crossing a gate line and a data line, a pixel electrode formed in the pixel region, a sensor thin film transistor for sensing light having image information, and a sensing formed parallel to the data line with the pixel electrode interposed therebetween A thin film transistor array substrate having an integrated circuit connected to a signal transmission line and the sensing signal transmission line and receiving a signal sensed by the sensor thin film transistor from the sensing signal transmission line, and detecting and sensing an image; Steps; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 형성하는 단계와;Forming a color filter array substrate facing the thin film transistor array substrate with a liquid crystal interposed therebetween; 상기 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 합착하는 단계를 포함하고,Bonding the thin film transistor array substrate and the color filter array substrate to each other; 상기 컬러필터 어레이 기판을 형성하는 단계는,Forming the color filter array substrate, 상기 화소전극이 위치하는 화소영역 및 센서 박막 트랜지스터와 대응되는 영역을 제외한 영역에 블랙 매트릭스를 형성하는 단계와; Forming a black matrix in a region excluding the pixel region where the pixel electrode is located and a region corresponding to the sensor thin film transistor; 상기 화소영역에 대응되는 영역에 컬러필터를 형성하는 단계와; Forming a color filter in a region corresponding to the pixel region; 상기 컬러필터 및 블랙 매트릭스 전면에 형성되고, 상기 박막 트랜지스터 어레이 기판의 화소전극과 중첩되고 상기 센싱신호전달라인과 비중첩되는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.And forming a common electrode formed on an entire surface of the color filter and the black matrix and overlapping a pixel electrode of the thin film transistor array substrate and non-overlapping the sensing signal transmission line. . 제 11 항에 있어서, The method of claim 11, 상기 박막 트랜지스터 어레이 기판을 형성하는 단계는 Forming the thin film transistor array substrate 기판 상에 게이트 라인, 상기 센서 박막 트랜지스터의 제1 게이트 전극, 제1 박막 트랜지스터의 제2 게이트 전극, 제2 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와; Forming a gate pattern on the substrate, the gate pattern including a gate line, a first gate electrode of the sensor thin film transistor, a second gate electrode of the first thin film transistor, and a third gate electrode of the second thin film transistor; 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on the substrate on which the gate pattern is formed; 상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴, 제3 게이트 전극과 중첩되는 제3 반도체 패턴을 형성하는 단계와;Forming a first semiconductor pattern overlapping the first gate electrode, a second semiconductor pattern overlapping the second gate electrode, and a third semiconductor pattern overlapping the third gate electrode on the gate insulating layer; 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 제1 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제1 소스전극 및 제1 드레인 전극, 상기 제2 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제2 소스전극과 제2 드레인 전극, 상기 제3 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제3 소스전극 및 제3 드레인 전극을 포함하는 소스/드레인 패턴을 형성하여 상기 센서 박막 트랜지스터, 제1 및 제2 박막 트랜지스터를 형성하는 단계와; A data line intersecting the gate line with the gate insulating layer interposed therebetween, and a first source electrode, a first drain electrode, and a second semiconductor pattern, which are respectively connected to and face each other and face each other. The sensor thin film transistor is formed by forming a source / drain pattern including a second source electrode, a second drain electrode, and a third source electrode and a third drain electrode, which are respectively connected to the third semiconductor pattern and face each other. Forming first and second thin film transistors; 상기 제1 박막 트랜지스터의 제2 드레인 전극을 노출시키는 제1 홀을 가지는 보호막을 형성하는 단계와; Forming a passivation layer having a first hole exposing a second drain electrode of the first thin film transistor; 상기 제1 홀을 통해 상기 제2 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. And forming a pixel electrode connected to the second drain electrode through the first hole. 제 12 항에 있어서, 13. The method of claim 12, 상기 게이트 패턴을 형성하는 단계는 Forming the gate pattern 상기 게이트 라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과, A first driving voltage supply line formed in parallel with the gate line to supply a first driving voltage to the sensor thin film transistor; 상기 제1 게이트 전극과 접속됨과 아울러 상기 제1 구동전압 공급라인과 나란한 제2 구동전압 공급라인과, A second driving voltage supply line connected to the first gate electrode and parallel to the first driving voltage supply line; 상기 게이트 라인과 나란하며 상기 제1 구동전압 공급라인에서 신장된 제1 스토리지 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. And forming a first storage lower electrode parallel to the gate line and extending from the first driving voltage supply line. 제 12 항에 있어서, 13. The method of claim 12, 상기 소스/드레인 패턴을 형성하는 단계는 Forming the source / drain pattern 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되게 형성되어 상기 제1 스토리지 하부전극과 제1 스토리지 캐패시터를 이루는 제1 스토리지 상부전극을 형성하는 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. And forming a first storage upper electrode formed to overlap the first storage lower electrode with the gate insulating layer interposed therebetween to form the first storage lower electrode and the first storage capacitor. Way. 제 12 항에 있어서, 13. The method of claim 12, 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저항하기 위한 제2 스토리지 캐패시터를 형성하는 단계를 더 포함하고, Forming a second storage capacitor for resisting the signal sensed by the sensor thin film transistor, 상기 제2 스토리지 캐패시터를 형성하는 단계는 Forming the second storage capacitor is 상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터의 제2 소스전극을 사이에 위치하는 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인을 포함하는 제2-1 스토리지 캐패시터를 형성하는 단계와; A second storage electrode disposed between the first drain electrode of the sensor thin film transistor and the second source electrode of the second thin film transistor, and the second driving overlapping the second storage electrode with the gate insulating layer interposed therebetween; Forming a 2-1 storage capacitor including a voltage supply line; 상기 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인을 포함하는 제2-2 스토리지 캐패시터를 형성하는 단계와; Forming a second-second storage capacitor including the second storage electrode and the first driving voltage supply line overlapping the second storage electrode with the gate insulating layer interposed therebetween; 상기 제2 스토리지 전극과, 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제2 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴을 포함하는 제2-3 스토리지 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. A second transparent electrode pattern contacting the second driving voltage supply line through a second hole overlapping the second storage electrode with the second storage electrode and a passivation layer interposed therebetween and exposing the second driving voltage supply line; Forming a 2-3 storage capacitor comprising a liquid crystal display device comprising the step of forming. 제 12 항에 있어서, 13. The method of claim 12, 상기 화소전극을 형성하는 단계는Forming the pixel electrode 상기 게이트 절연막 및 보호막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제3 홀을 통해 상기 제1 구동전압 공급라인과 접촉됨과 아울러 상기 보호막을 관통하여 상기 센싱 박막 트랜지스터의 제1 소스전극을 노출시키는 제4 홀을 통해 상기 제1 소스전극과 접촉되는 제1 투명전극 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.Contacting the first driving voltage supply line through a third hole through the gate insulating layer and the passivation layer to expose the first driving voltage supply line, and exposing the first source electrode of the sensing thin film transistor through the protection layer. And forming a first transparent electrode pattern in contact with the first source electrode through the fourth hole. 제 11 항에 있어서, The method of claim 11, 상기 공통전극은 상기 센싱신호전달라인과 중첩되는 영역을 제외한 영역에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.And the common electrode is formed in a region other than the region overlapping the sensing signal transmission line. 삭제delete
KR1020050121893A 2005-12-12 2005-12-12 Liquid Crystal Display Device And Method For Fabricating Thereof KR101201041B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050121893A KR101201041B1 (en) 2005-12-12 2005-12-12 Liquid Crystal Display Device And Method For Fabricating Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121893A KR101201041B1 (en) 2005-12-12 2005-12-12 Liquid Crystal Display Device And Method For Fabricating Thereof

Publications (2)

Publication Number Publication Date
KR20070062143A KR20070062143A (en) 2007-06-15
KR101201041B1 true KR101201041B1 (en) 2012-11-14

Family

ID=38357673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050121893A KR101201041B1 (en) 2005-12-12 2005-12-12 Liquid Crystal Display Device And Method For Fabricating Thereof

Country Status (1)

Country Link
KR (1) KR101201041B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603666B1 (en) 2009-07-27 2016-03-28 삼성디스플레이 주식회사 Sensing device and method of sening a light by using the same
KR102045808B1 (en) * 2012-12-13 2019-11-18 엘지디스플레이 주식회사 Touch sensor integrated type display device
KR102470567B1 (en) * 2017-07-10 2022-11-24 엘지디스플레이 주식회사 Display Device Having Optical Sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259346A (en) 1999-03-12 2000-09-22 Casio Comput Co Ltd Information processor, input/output device and input/ output element
JP2000330090A (en) 1999-05-17 2000-11-30 Ind Technol Res Inst Integrated image sensor, active matrix array of lcd, and structure of its semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259346A (en) 1999-03-12 2000-09-22 Casio Comput Co Ltd Information processor, input/output device and input/ output element
JP2000330090A (en) 1999-05-17 2000-11-30 Ind Technol Res Inst Integrated image sensor, active matrix array of lcd, and structure of its semiconductor device

Also Published As

Publication number Publication date
KR20070062143A (en) 2007-06-15

Similar Documents

Publication Publication Date Title
KR101211345B1 (en) Liquid Crystal Display Device And Method For Fabricating Thereof
KR101290004B1 (en) Liquid Crystal Display Device And Method For Fabricating Thereof
EP0461417B1 (en) Liquid crystal display element and method for treating defective pixels therein
US7580084B2 (en) Liquid crystal display device having image sensing function
US8310648B2 (en) Method of fabricating liquid crystal display device having a light-sensing thin film transistor disposed at a pixel region
KR101279275B1 (en) Liquid Crystal Display Device And Method For Driving Thereof
US7323718B2 (en) Input display with embedded photo sensor
KR101213808B1 (en) Liquid Crystal Display Device And Method For Driving Thereof
KR20070106278A (en) Liquid crystal display device of transreflective type and method for fabricating thereof
KR101266768B1 (en) Liquid Crystal Display Device And Method For Fabricating Thereof
KR101248228B1 (en) Liquid Crystal Display Device And Method For Fabricating Thereof
KR101201041B1 (en) Liquid Crystal Display Device And Method For Fabricating Thereof
KR20060132372A (en) Liquid crystal display device having image sensing function and method for fabricating thereof
KR20090095890A (en) Liquid crystal display device interated touch panel
KR101258901B1 (en) Liquid crystal display device having image sensing function
KR101159324B1 (en) Liquid Crystal Display Device Having Image Sensing Function And Method For Fabricating Thereof And Image Sensing Method Using The Same
KR101279265B1 (en) Liquid Crystal Display Device And Method For Fabricating Thereof
KR20070052922A (en) Liquid crystal display device and method for fabricating thereof
KR101146375B1 (en) Liquid Crystal Display Device Having Image Sensing Function
KR20060129877A (en) Liquid crystal display device having image sensing function and method for fabricating thereof and image sensing method using the same
KR101237149B1 (en) Liquid Crystal Display Device And Fabricating And Driving Method Thereof
KR101075361B1 (en) Thin film transistor array substrate
KR20090029875A (en) Liquid crystal pixel and panel including the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 8