KR101194461B1 - Printed circuit board and method for manufacturing the same - Google Patents
Printed circuit board and method for manufacturing the same Download PDFInfo
- Publication number
- KR101194461B1 KR101194461B1 KR1020110095649A KR20110095649A KR101194461B1 KR 101194461 B1 KR101194461 B1 KR 101194461B1 KR 1020110095649 A KR1020110095649 A KR 1020110095649A KR 20110095649 A KR20110095649 A KR 20110095649A KR 101194461 B1 KR101194461 B1 KR 101194461B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- forming
- lead wire
- circuit board
- printed circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000007747 plating Methods 0.000 claims abstract description 131
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 59
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- -1 FR-4 Chemical compound 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명의 일 실시 예에 따른 인쇄회로기판은 일면에 제1도금 리드선이 형성된 베이스 기판과, 상기 베이스 기판상에 형성되되, 일면은 상기 베이스 기판과 접하고, 타면에는 제2도금 리드선 및 상기 제2도금 리드선과 연결되는 패드가 형성된 절연층 및 상기 패드와 제1도금 리드선을 전기적으로 연결하는 비아를 포함한다.A printed circuit board according to an embodiment of the present invention includes a base substrate having a first plated lead wire formed on one surface thereof, and a base plate formed on the base substrate, one surface of which is in contact with the base substrate, and a second plated lead wire formed on the other surface thereof. An insulating layer having a pad connected to the plating lead wire, and a via electrically connecting the pad to the first plating lead wire.
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a manufacturing method thereof.
일반적으로 인쇄회로기판에서 도금이 수행되는 영역은 회로 패턴 외에 전자 부품 실장 과정에서 전자 부품이 정확한 위치에 실장될 수 있도록 위치를 안내하는 인식 마크 영역도 포함된다.In general, the area in which the plating is performed in the printed circuit board includes a recognition mark area for guiding the position so that the electronic component can be mounted at the correct position in the process of mounting the electronic component.
인쇄회로기판 제작 시 도금층 형성을 위한 전해 도금 공정을 수행할 때, 외층에 형성된 도금 리드선을 통하여 전류를 인가함으로써, 상기 인식 마크 영역을 도금하고 있다.When performing an electroplating process for forming a plating layer when manufacturing a printed circuit board, the recognition mark region is plated by applying a current through a plating lead wire formed in an outer layer.
그러나, 전해 도금 공정 진행 전에 외층에 형성된 도금 리드선에 손상을 입을 경우, 해당 인식 마크 영역에는 미도금 불량이 발생하게 된다.
However, when the plating lead wire formed in the outer layer is damaged before the electroplating process is performed, unplated defects occur in the recognition mark region.
인쇄회로기판은 제작 시 다수의 유닛(unit)을 포함하는 스트립(strip)이 다수 개 연결된 패널(panel) 단위로 공정이 진행되는데, 실제 회로배선이 형성된 유닛(unit)에는 정상적으로 도금층이 형성되었다 하더라도, 스트립(strip) 주변의 더미 영역에 형성된 인식 마크에 도금 불량이 발생하면, 제품 전체를 폐기해야하는 경우가 발생한다.When manufacturing a printed circuit board, a process is performed in a panel unit in which a plurality of strips including a plurality of units are connected. However, even though a plated layer is normally formed in a unit in which actual circuit wiring is formed, If a plating failure occurs in the recognition mark formed in the dummy area around the strip, the entire product must be discarded.
이에 따라, 인쇄회로기판상의 회로 패턴뿐 아니라 모든 도금 영역에 미도금 불량이 발생하지 않도록 하기 위한 방안이 요구되고 있다.Accordingly, there is a demand for a method for preventing unplated defects from occurring in not only the circuit pattern on the printed circuit board but all plating regions.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 불량이 발생한 도금 리드선을 대신하여 그 기능을 수행할 수 있는 도금 리드선을 갖는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention is to solve the above-mentioned problems of the prior art, an aspect of the present invention provides a printed circuit board having a plating lead wire that can perform its function in place of the defective plating lead wire and a method for manufacturing the same will be.
또한, 본 발명의 다른 측면은 안정적으로 도금 공정을 진행하여 미도금 불량을 방지할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.In addition, another aspect of the present invention is to provide a printed circuit board and a method of manufacturing the same that can stably proceed to the plating process to prevent unplated defects.
본 발명의 일 실시 예에 따른 인쇄회로기판은 일면에 제1도금 리드선이 형성된 베이스 기판과, 상기 베이스 기판상에 형성되되, 일면은 상기 베이스 기판과 접하고, 타면에는 제2도금 리드선 및 상기 제2도금 리드선과 연결되는 패드가 형성된 절연층 및 상기 패드와 제1도금 리드선을 전기적으로 연결하는 비아를 포함한다.A printed circuit board according to an embodiment of the present invention includes a base substrate having a first plated lead wire formed on one surface thereof, and a base plate formed on the base substrate, one surface of which is in contact with the base substrate, and a second plated lead wire formed on the other surface thereof. An insulating layer having a pad connected to the plating lead wire, and a via electrically connecting the pad to the first plating lead wire.
이때, 상기 제1도금 리드선은 T 자형으로 형성되되, 'ㅡ' 부분은 상기 베이스 기판의 일측 테두리 부분에 형성되며, 'l' 부분의 일단은 상기 'ㅡ' 부분과 연결되고, 타단은 상기 베이스 기판의 내측으로 연장되는 형태일 수 있다.In this case, the first plating lead wire is formed in a T-shape, '-' portion is formed on one side edge of the base substrate, one end of the 'l' portion is connected to the '-' portion, the other end is the base It may be a form extending into the substrate.
또한, 상기 제2도금 리드선은 T 자형으로 형성되되, 'ㅡ' 부분은 상기 절연층의 일측 테두리 부분에 형성되며, 'l' 부분의 일단은 상기 'ㅡ' 부분과 연결되고, 타단은 상기 절연층의 내측으로 연장되어 상기 패드와 연결된 형태일 수 있다.In addition, the second plating lead wire is formed in a T-shape, '-' portion is formed on one side edge portion of the insulating layer, one end of the 'l' portion is connected to the '-' portion, the other end is the insulation It may extend inwardly of the layer and be connected to the pad.
여기에서, 상기 패드는 구리(Cu)로 이루어질 수 있으며, 상기 제1도금 리드선 및 제2도금 리드선은 구리(Cu)로 이루어질 수 있다.
Here, the pad may be made of copper (Cu), and the first plating lead wire and the second plating lead wire may be made of copper (Cu).
또한, 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은 베이스 기판을 준비하는 단계와, 상기 베이스 기판상에 제1도금 리드선을 형성하는 단계와, 상기 제1도금 리드선이 형성된 베이스 기판상에 상기 제1도금 리드선과 접하는 비아 형성용 개구부를 갖는 절연층을 형성하는 단계와, 상기 절연층 상에 상기 비아 형성용 개구부를 포함하는 패드 영역 및 제2도금 리드선 영역을 노출시키는 오픈부를 갖는 도금 레지스트를 형성하는 단계 및 도금 공정을 수행하여 비아, 패드 및 제2도금 리드선을 형성하는 단계를 포함한다.In addition, the method of manufacturing a printed circuit board according to an embodiment of the present invention comprises the steps of preparing a base substrate, forming a first plating lead wire on the base substrate, on the base substrate on which the first plating lead wire is formed Forming an insulating layer having an opening for forming a via in contact with the first plating lead wire, a plating having an open portion for exposing a pad region including the via forming opening and a second plating lead wire region on the insulating layer; Forming a resist and performing a plating process to form vias, pads, and second plating leads.
이때, 상기 제1도금 리드선을 형성하는 단계는 상기 베이스 기판상에 상기 제1도금 리드선에 대응되는 부분이 패터닝된 도금 레지스트를 형성하는 단계 및 도금 공정을 수행하여 상기 패터닝된 부분에 도금층을 형성하는 단계를 포함할 수 있다.In this case, the forming of the first plating lead wire may include forming a plating resist in which a portion corresponding to the first plating lead wire is patterned on the base substrate and performing a plating process to form a plating layer on the patterned portion. It may include a step.
또한, 상기 비아 형성용 개구부를 갖는 절연층을 형성하는 단계는 상기 베이스 기판상에 절연층을 형성하는 단계와, 상기 비아 형성용 개구부에 대응되는 부분이 패터닝된 마스크를 상기 베이스 기판상에 배치시키는 단계 및 레이저를 이용하여 상기 비아 형성용 개구부에 대응되는 부분의 절연층을 제거하는 단계를 포함할 수 있다.The forming of the insulating layer having the opening for forming the via may include forming an insulating layer on the base substrate, and placing a mask on which the portion corresponding to the opening for forming the via is patterned is disposed on the base substrate. And removing the insulating layer of a portion corresponding to the opening for forming the via using a laser.
또한, 상기 도금 레지스트를 형성하는 단계는 상기 절연층 상에 도금 레지스트를 형성하는 단계와, 형성된 상기 도금 레지스트 상에 비아 형성용 개구부를 포함하는 패드 영역 및 제2도금 리드선 영역을 노출시키기 위한 패턴이 형성된 마스크를 배치시키는 단계 및 노광 및 현상 공정을 통하여 상기 비아 형성용 개구부를 포함하는 패드 영역 및 제2도금 리드선 영역에 해당하는 도금 레지스트를 제거하는 단계를 포함할 수 있다.The forming of the plating resist may include forming a plating resist on the insulating layer, and forming a pad region including an opening for forming a via on the formed plating resist and a pattern for exposing the second plating lead region. The method may include disposing a formed mask and removing a plating resist corresponding to the pad region including the via forming opening and the second plating lead region through an exposure and development process.
또한, 상기 도금 레지스트를 형성하는 단계 이전에 상기 절연층 상에 무전해 도금층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming an electroless plating layer on the insulating layer before forming the plating resist.
또한, 상기 비아, 패드 및 제2도금 리드선을 형성하는 단계는 전해 도금 공정을 통하여 수행될 수 있다.In addition, the forming of the via, the pad, and the second plating lead may be performed through an electroplating process.
또한, 상기 비아, 패드 및 제2도금 리드선을 형성하는 단계 이후에 상기 도금 레지스트를 제거하는 단계를 더 포함할 수 있다.
The method may further include removing the plating resist after forming the via, the pad, and the second plating lead.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.
본 발명은 내층에 추가 도금 리드선을 형성하여 외층의 인식마크 도금용 패드와 비아와 전기적으로 연결시킴으로써, 외층에 형성된 도금 리드선에 불량이 발생하여도 내층 도금 리드선을 통하여 상기 인식마크 도금용 패드에 정상적으로 전류를 인가하여 안정적으로 도금 공정을 진행할 수 있는 효과가 있다.According to the present invention, an additional plating lead wire is formed on the inner layer to electrically connect with the pad and vias for the mark of the outer layer. There is an effect that the plating process can be performed stably by applying a current.
본 발명은 내층에 추가 도금 리드선을 형성하여 외층의 도금 리드선과 함께 도금 영역으로 전류를 인가하도록 하여 안정적으로 도금 공정을 진행함으로써, 인쇄회로기판의 미도금 불량을 현저히 감소시킬 수 있는 효과가 있다.The present invention forms an additional plating lead wire in the inner layer to apply a current to the plating region together with the plating lead wire of the outer layer, thereby stably performing the plating process, thereby significantly reducing the unplated defect of the printed circuit board.
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판의 구조를 나타내는 사시도이다.
도 2는 도 1에 도시한 본 발명의 일 실시 예에 따른 인쇄회로기판의 A-A′단면을 나타내는 단면도이다.
도 3 내지 도 8은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 공정단면도이다.1 is a perspective view illustrating a structure of a printed circuit board according to an exemplary embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating a cross-sectional view taken along line AA ′ of the printed circuit board of FIG. 1.
3 to 8 are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 상세히 설명하기로 한다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
인쇄회로기판Printed circuit board
도 1은 본 발명의 일 실시 예에 따른 인쇄회로기판의 구조를 나타내는 사시도이고, 도 2는 도 1에 도시한 본 발명의 일 실시 예에 따른 인쇄회로기판의 A-A′단면을 나타내는 단면도이다.
1 is a perspective view illustrating a structure of a printed circuit board according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view illustrating a cross-sectional view taken along line AA ′ of the printed circuit board of FIG. 1.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 인쇄회로기판(100)은 베이스 기판(110), 베이스 기판(110)의 일면에 형성된 제1도금 리드선(120), 베이스 기판(110)상에 형성된 절연층(130), 절연층(130) 상에 형성된 제2도금 리드선(140)과 패드(150) 및 패드(150)와 제1도금 리드선(120)을 전기적으로 연결하는 비아(160)를 포함한다.
Referring to FIG. 1, a printed circuit board 100 according to an exemplary embodiment may be formed on a
베이스 기판(110)은 절연층에 1층 이상의 회로가 형성된 회로기판으로서 단층 또는 다층의 인쇄회로기판일 수 있다.The
본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 베이스 기판(110)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
In the drawings, a detailed inner circuit configuration is omitted for convenience of description, but those skilled in the art will fully appreciate that a conventional circuit board having one or more circuits formed on an insulating layer may be applied as the
상기 절연층으로는 수지 절연재가 사용될 수 있다.As the insulating layer, a resin insulating material may be used.
상기 수지 절연재로는 통상의 수지 기판 자재로서 공지된 FR-4, BT(Bismaleimide), ABF(Ajinomoto Build ip Film) 등의 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그(prepreg)가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The resin insulating material may be thermosetting resins such as epoxy resins such as FR-4, Bisaleimide (BT), Ajinomoto Build ip Film (ABF), thermoplastic resins such as polyimide, or glass fibers thereof. Or a resin impregnated with a reinforcing material such as an inorganic filler, for example, prepreg may be used, and thermosetting resin and / or photocurable resin may be used, but is not particularly limited thereto.
본 실시 예에서 절연층(130)은 최외층에 위치하는 외층 절연층일 수 있으나, 특별히 이에 한정되는 것은 아니다.
In this embodiment, the
제1도금 리드선(120) 및 제2도금 리드선(140)은 신호를 전달하기 위한 회로가 아닌, 인쇄회로기판 내의 회로에 전기 도금 공정을 수행하기 위하여 외부로부터 인가된 전류를 내부 회로로 전달하는 기능을 하는 것으로, 본 실시 예에서 제1도금 리드선(120) 및 제2도금 리드선(140)은 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 구리를 사용하는 것이 일반적이다.
The
본 실시 예에서 제1도금 리드선(120)은 도 1 및 도 2에 도시한 바와 같이, 인쇄회로기판(100)의 내층에 형성되고, 제2도금 리드선(140)은 인쇄회로기판(100)의 외층에 형성되나 특별히 이에 한정되는 것은 아니다.
In the present embodiment, as shown in FIGS. 1 and 2, the first
제1도금 리드선(120)은 도 1에 도시된 바와 같이, T자형으로 형성되되, 'ㅡ' 부분은 베이스 기판(110)의 일측 테두리 부분에 형성되며, 'l' 부분의 일단은 상기 'ㅡ' 부분과 연결되고 타단은 베이스 기판(110)의 내측으로 연장된 형태일 수 있으나, 특별히 이에 한정되는 것은 아니다.As shown in FIG. 1, the first plating
이때, 베이스 기판(110) 내측으로 연장된 부분은 후술할 제2도금 리드선(140)과는 달리, 그 폭이 패드(150)의 폭과 실질적으로 동일하게 형성될 수 있다.In this case, unlike the second plating
여기에서, 실질적으로 동일하다는 것은 소정의 오차범위를 포함하는 동일에 해당하는 것이다.
Here, the substantially same corresponds to the same including a predetermined error range.
제2도금 리드선(140)은 도 1에 도시된 바와 같이, T자형으로 형성되되, 'ㅡ' 부분은 절연층(130)의 일측 테두리 부분에 형성되고, 'l' 부분의 일단은 상기 'ㅡ' 부분과 연결되고 타단은 절연층(130)의 내측으로 연장되어 패드(150)와 연결된 형태일 수 있다.
As shown in FIG. 1, the second plating
제1도금 리드선(120)과 제2도금 리드선(140)은 도 1에 도시한 바와 같이, 서로 대응되는 위치에 형성될 수 있으나, 이는 하나의 실시 예에 불과하며 형성 위치가 본 실시 예에 제한되는 것은 아니다.
The first
도 1을 참조하면, 패드(150)는 절연층(130) 상에 형성되고, 제2도금 리드선(140)과 연결되어 있다.Referring to FIG. 1, the
본 실시 예에서 패드(150)는 신호 전달용이 아닌, 인식마크 형성을 위한 도금 패드로서 기능한다.In the present embodiment, the
상기 인식마크는 전자 부품 실장 과정에서 전자 부품이 정확한 위치에 실장될 수 있도록 위치를 안내하는 등의 역할을 하는 마크로, 일반적으로 십자(+) 형상으로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.The recognition mark is a mark that serves to guide the position so that the electronic component can be mounted at the correct position in the electronic component mounting process, and may be generally formed in a cross (+) shape, but is not particularly limited thereto.
상기 인식마크는 절연층(130) 상에 상기 인식마크 형성 영역을 노출시키는 도금 레지스트를 형성한 다음, 전기 도금 공정을 통하여 상기 인식마크 형성 영역을 도금함으로써 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The recognition mark may be formed by forming a plating resist exposing the recognition mark formation region on the
본 실시 예에서는, 도 1에 도시한 바와 같이, 패드(150)에 제2도금 리드선(140)이 연결되어 있어, 제2도금 리드선(140)으로 인가되는 전류가 패드(150) 상에 흐르는 구조이다.In the present exemplary embodiment, as shown in FIG. 1, the second
또한, 본 실시 예에서는, 내층에 형성된 제1도금 리드선(120) 역시 패드(150)와 전기적으로 연결되어 있으며, 이때, 제1도금 리드선(120) 및 패드(150)는 도 1과 같이 비아(160)로 연결되어 있다.In addition, in the present exemplary embodiment, the first
본 실시 예에서, 패드(150)는 특별히 제한되는 것은 아니나, 구리(Cu)로 이루어지는 것이 전형적이다.
In the present embodiment, the
즉, 본 실시 예에 따른 인쇄회로기판(100)은 외층에 형성되어 외부로 노출된 제2도금 리드선(140)이 손상되어 정상적으로 전류 인가 기능을 하지 못하는 경우에도, 내층에 형성된 제1도금 리드선(120) 및 비아(160)를 통해 정상적으로 패드(150)에 전류를 인가할 수 있다.
That is, the printed circuit board 100 according to the present embodiment is formed on the outer layer, even when the second
인쇄회로기판의 제조방법Manufacturing method of printed circuit board
도 3 내지 도 8은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 공정단면도이며, 본 도면들은 도 1에 도시한 본 발명의 일 실시 예에 다른 인쇄회로기판의 A-A′단면을 나타낸다.3 to 8 are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, and the drawings are AA ′ of another printed circuit board according to the exemplary embodiment of the present invention illustrated in FIG. 1. The cross section is shown.
본 실시 예에서는 상술한 구조에 대한 기재와 중복되는 내용은 생략한다.
In the present embodiment, the description overlapping with the description of the above-described structure is omitted.
먼저, 도 3을 참조하면, 베이스 기판(110)을 준비하고, 베이스 기판(110) 상에 제1도금 리드선(120)을 형성한다.
First, referring to FIG. 3, a
이때, 제1도금 리드선(120)을 형성하는 단계는 베이스 기판(110) 상에 제1도금 리드선(120)에 대응되는 부분이 패터닝된 도금 레지스트(미도시)를 형성하는 단계와, 도금 공정을 수행하여 상기 패터닝된 부분에 도금층을 형성하는 단계 및 상기 도금 레지스트를 제거하는 단계를 포함하여 수행될 수 있다.In this case, the forming of the first
여기에서, 상기 도금 레지스트(미도시)를 형성하기 전에 베이스 기판(110) 상에 무전해 도금 공정을 통하여 시드층(미도시)을 형성할 수 있다.Here, a seed layer (not shown) may be formed on the
이와 같이, 시드층(미도시)이 더 형성된 경우, 상술한 바와 같이 도금 레지스트를 제거한 다음, 노출된 시드층을 제거하는 단계를 더 포함할 수 있다.
As such, when a seed layer (not shown) is further formed, the method may further include removing the plating seed and then exposing the exposed seed layer as described above.
다음, 도 4를 참조하면, 베이스 기판(110) 상에 절연층(130)을 형성한다.
Next, referring to FIG. 4, an insulating
본 실시 예에서, 절연층(130)으로는 수지 절연재가 사용될 수 있다.In this embodiment, a resin insulating material may be used as the insulating
상기 수지 절연재로는 통상의 수지 기판 자재로서 공지된 FR-4, BT(Bismaleimide), ABF(Ajinomoto Build ip Film) 등의 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그(prepreg)가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
Examples of the resin insulating material include thermosetting resins such as epoxy resins such as FR-4, Bismaleimide (BT), and Ajinomoto Build ip Film (ABF), thermoplastic resins such as polyimide, or glass fibers thereof. Or a resin impregnated with a reinforcing material such as an inorganic filler, for example, prepreg may be used, and thermosetting resin and / or photocurable resin may be used, but is not particularly limited thereto.
다음, 도 5를 참조하면, 절연층(130)에 비아 형성용 개구부(135)를 형성한다.
Next, referring to FIG. 5, an
이때, 비아 형성용 개구부(135)는 베이스 기판(110) 상에 형성된 제1도금 리드선(120)과 접하도록 형성될 수 있다.
In this case, the via forming
본 실시 예에서, 비아 형성용 개구부(135)를 형성하는 단계는 절연층(130) 상에 비아 형성용 개구부(135)에 대응되는 부분이 패터닝된 마스크를 배치시키는 단계 및 레이저를 이용하여 비아 형성용 개구부(135)에 대응되는 부분의 절연층을 제거하는 단계를 포함할 수 있다.In the present embodiment, the forming of the via forming
이때, 상기 레이저로는 CO2 레이저, 엑시머 레이저 또는 YAG 레이저 중 어느 하나를 이용할 수 있으며, 레이저 드릴 외에 기계적 드릴 예컨데, CNC 드릴 역시 사용 가능하고, 노광 및 현상 공정을 포함하는 포토리소그라피 공법 역시 사용 가능할 것이다.
In this case, the laser may be any one of a CO2 laser, an excimer laser, or a YAG laser. In addition to the laser drill, a mechanical drill, for example, a CNC drill may also be used, and a photolithography method including an exposure and developing process may also be used. .
다음, 도 6을 참조하면, 절연층(130) 상에 비아 형성용 개구부(135)를 포함하는 패드 영역 및 제2도금 리드선 영역을 노출시키는 오픈부(147)를 갖는 도금 레지스트(145)를 형성한다.
Next, referring to FIG. 6, a plating resist 145 having a pad region including a via forming
본 실시 예에서, 도금 레지스트(145)를 형성하는 단계는 절연층(130) 상에 도금 레지스트(145)를 형성하는 단계, 형성된 도금 레지스트(145) 상이 비아 형성용 개구부(135)를 포함하는 패드 영역 및 제2도금 리드선(140) 영역을 노출시키기 위한 패턴이 형성된 마스크(미도시)를 배치시키는 단계 및 노광 및 현상 공정을 포함하는 포토리소그라피 공정을 통하여 상기 비아 형성용 개구부를 포함하는 패드 영역 및 제2도금 리드선 영역에 해당하는 도금 레지스트를 제거하는 단계를 포함할 수 있다.
In the present embodiment, the forming of the plating resist 145 may include forming the plating resist 145 on the insulating
이때, 도금 레지스트(145)를 형성하기 전에, 비아 형성용 개구부(135) 내벽을 포함하여 절연층(130) 상에는 무전해 도금 공정을 이용하여 시드층(미도시)을 더 형성할 수 있다.
In this case, before the plating resist 145 is formed, a seed layer (not shown) may be further formed on the insulating
다음, 도 7을 참조하면, 도금 공정을 수행하여 오픈부(147)에 도금층(150)을 형성한다.
Next, referring to FIG. 7, the
이때, 상기 도금 공정은 전해 도금 공정일 수 있으나, 특별히 이에 한정되는 것은 아니다.In this case, the plating process may be an electrolytic plating process, but is not particularly limited thereto.
또한, 상술한 바와 같이, 도금층(150)을 형성한 다음, 도금 레지스트(145)를 제거한다. 이때, 도금 레지스트(145)를 제거는 화학적 박리 또는 기계적 박리 공정을 통하여 수행될 수 있다.
In addition, as described above, after the
이와 같이, 인쇄회로기판(100)의 내층에도 도금 리드선을 형성하여 외층에 형성된 패드와 비아를 통해 전기적으로 연결되도록 함으로써, 외층에 형성된 도금 리드선에 손상이 가해져 전류 인가가 되지 않는 경우에도 내층의 도금 리드선을 통하여 외층 패드에 정상적으로 전류를 인가할 수 있다.
In this way, plating lead wires are also formed on the inner layer of the printed circuit board 100 to be electrically connected to each other through pads and vias formed on the outer layer, so that the plating of the inner layer may be performed even when damage is not applied to the plating lead wires formed on the outer layer. Current can be normally applied to the outer pad through the lead wire.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the printed circuit board according to the present invention is not limited thereto, and the general knowledge of the art within the technical spirit of the present invention. It is obvious that modifications and improvements are possible by those who have.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로, 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.
100 : 인쇄회로기판 110 : 베이스 기판
120 : 제1도금 리드선 130 : 절연층
135 : 비아 형성용 개구부 140 : 제2도금 리드선
145 : 도금 레지스트 147 : 오픈부
150 : 패드 160 : 비아100: printed circuit board 110: base substrate
120: first plating lead wire 130: insulating layer
135: opening for via formation 140: second plating lead wire
145: plating resist 147: open portion
150: Pad 160: Via
Claims (12)
상기 베이스 기판상에 형성되되, 일면은 상기 베이스 기판과 접하고, 타면에는 제2도금 리드선 및 상기 제2도금 리드선과 연결되는 패드가 형성된 절연층; 및
상기 패드와 제1도금 리드선을 전기적으로 연결하는 비아
를 포함하는 인쇄회로기판.A base substrate having a first plating lead wire formed on one surface thereof;
An insulating layer formed on the base substrate, one surface of which is in contact with the base substrate, and the other surface of which is formed a second plating lead wire and a pad connected to the second plating lead wire; And
Vias electrically connecting the pads to the first plating leads
Printed circuit board comprising a.
상기 제1도금 리드선은 T 자형으로 형성되되, 'ㅡ' 부분은 상기 베이스 기판의 일측 테두리 부분에 형성되며, 'l' 부분의 일단은 상기 'ㅡ' 부분과 연결되고, 타단은 상기 베이스 기판의 내측으로 연장되는 형태인 인쇄회로기판.The method according to claim 1,
The first plating lead wire is formed in a T-shape, '-' portion is formed on one side edge of the base substrate, one end of the 'l' portion is connected to the '-' portion, the other end of the base substrate Printed circuit board extending inwardly.
상기 제2도금 리드선은 T 자형으로 형성되되, 'ㅡ' 부분은 상기 절연층의 일측 테두리 부분에 형성되며, 'l' 부분의 일단은 상기 'ㅡ' 부분과 연결되고, 타단은 상기 절연층의 내측으로 연장되어 상기 패드와 연결된 형태인 인쇄회로기판.The method according to claim 1,
The second plating lead wire is formed in a T-shape, '-' portion is formed on one side edge portion of the insulating layer, one end of the 'l' portion is connected to the '-' portion, the other end of the insulating layer A printed circuit board extending inward and connected to the pad.
상기 패드는 구리(Cu)로 이루어진 인쇄회로기판.The method according to claim 1,
The pad is a printed circuit board made of copper (Cu).
상기 제1도금 리드선 및 제2도금 리드선은 구리(Cu)로 이루어진 인쇄회로기판.The method according to claim 1,
The first plating lead wire and the second plating lead wire is a printed circuit board made of copper (Cu).
상기 베이스 기판상에 제1도금 리드선을 형성하는 단계;
상기 제1도금 리드선이 형성된 베이스 기판상에 상기 제1도금 리드선과 접하는 비아 형성용 개구부를 갖는 절연층을 형성하는 단계;
상기 절연층 상에 상기 비아 형성용 개구부를 포함하는 패드 영역 및 제2도금 리드선 영역을 노출시키는 오픈부를 갖는 도금 레지스트를 형성하는 단계; 및
도금 공정을 수행하여 비아, 패드 및 제2도금 리드선을 형성하는 단계
를 포함하는 인쇄회로기판의 제조방법.Preparing a base substrate;
Forming a first plating lead wire on the base substrate;
Forming an insulating layer having an opening for forming a via in contact with the first plating lead wire, on the base substrate on which the first plating lead wire is formed;
Forming a plating resist having a pad region including the via forming opening and an open portion exposing the second plating lead wire region on the insulating layer; And
Performing a plating process to form vias, pads, and second plating leads
And a step of forming the printed circuit board.
상기 제1도금 리드선을 형성하는 단계는,
상기 베이스 기판상에 상기 제1도금 리드선에 대응되는 부분이 패터닝된 도금 레지스트를 형성하는 단계;
도금 공정을 수행하여 상기 패터닝된 부분에 도금층을 형성하는 단계; 및
상기 도금 레지스트를 제거하는 단계
를 포함하는 인쇄회로기판의 제조방법.The method of claim 6,
Forming the first plating lead wire,
Forming a plating resist in which a portion corresponding to the first plating lead line is patterned on the base substrate;
Performing a plating process to form a plating layer on the patterned portion; And
Removing the plating resist
And a step of forming the printed circuit board.
상기 비아 형성용 개구부를 갖는 절연층을 형성하는 단계는,
상기 베이스 기판상에 절연층을 형성하는 단계;
상기 비아 형성용 개구부에 대응되는 부분이 패터닝된 마스크를 상기 베이스 기판상에 배치시키는 단계; 및
레이저를 이용하여 상기 비아 형성용 개구부에 해당하는 부분의 절연층을 제거하는 단계
를 포함하는 인쇄회로기판의 제조방법.The method of claim 6,
Forming the insulating layer having the opening for forming the via,
Forming an insulating layer on the base substrate;
Disposing a mask on which the portion corresponding to the opening for forming the via is patterned, on the base substrate; And
Removing the insulating layer corresponding to the opening for forming the via using a laser;
And a step of forming the printed circuit board.
상기 도금 레지스트를 형성하는 단계는,
상기 절연층 상에 도금 레지스트를 형성하는 단계;
형성된 상기 도금 레지스트 상에 비아 형성용 개구부를 포함하는 패드 영역 및 제2도금 리드선 영역을 노출시키기 위한 패턴이 형성된 마스크를 배치시키는 단계; 및
노광 및 현상 공정을 통하여 상기 비아 형성용 개구부를 포함하는 패드 영역 및 제2도금 리드선 영역에 해당하는 도금 레지스트를 제거하는 단계
를 포함하는 인쇄회로기판의 제조방법.The method of claim 6,
Forming the plating resist,
Forming a plating resist on the insulating layer;
Disposing a pad having a pattern for exposing a pad region including an opening for forming a via and a second plating lead region, on the formed plating resist; And
Removing the plating resist corresponding to the pad region and the second plating lead region including the via forming opening through an exposure and development process;
And a step of forming the printed circuit board.
상기 도금 레지스트를 형성하는 단계 이전에,
상기 절연층 상에 무전해 도금층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.The method of claim 6,
Prior to forming the plating resist,
The method of manufacturing a printed circuit board further comprising the step of forming an electroless plating layer on the insulating layer.
상기 비아, 패드 및 제2도금 리드선을 형성하는 단계는 전해 도금 공정을 통하여 수행되는 인쇄회로기판의 제조방법.The method of claim 6,
The forming of the vias, the pads and the second plating lead wires is performed by an electroplating process.
상기 비아, 패드 및 제2도금 리드선을 형성하는 단계 이후에,
상기 도금 레지스트를 제거하는 단계를 더 포함하는 인쇄회로기판의 제조방법.The method of claim 6,
After forming the via, pad and second plating lead,
The method of manufacturing a printed circuit board further comprising the step of removing the plating resist.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110095649A KR101194461B1 (en) | 2011-09-22 | 2011-09-22 | Printed circuit board and method for manufacturing the same |
| TW101129984A TW201322852A (en) | 2011-09-22 | 2012-08-17 | Printed circuit board and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110095649A KR101194461B1 (en) | 2011-09-22 | 2011-09-22 | Printed circuit board and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101194461B1 true KR101194461B1 (en) | 2012-10-24 |
Family
ID=47288694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110095649A KR101194461B1 (en) | 2011-09-22 | 2011-09-22 | Printed circuit board and method for manufacturing the same |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101194461B1 (en) |
| TW (1) | TW201322852A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101195A (en) | 2001-09-26 | 2003-04-04 | Nec Toppan Circuit Solutions Inc | Substrate for semiconductor device and production method therefor |
| JP2008277749A (en) | 2007-04-02 | 2008-11-13 | Shinko Electric Ind Co Ltd | Wiring board and its manufacturing method |
| KR101007327B1 (en) | 2009-05-08 | 2011-01-13 | 삼성전기주식회사 | PCB Board |
-
2011
- 2011-09-22 KR KR1020110095649A patent/KR101194461B1/en not_active IP Right Cessation
-
2012
- 2012-08-17 TW TW101129984A patent/TW201322852A/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101195A (en) | 2001-09-26 | 2003-04-04 | Nec Toppan Circuit Solutions Inc | Substrate for semiconductor device and production method therefor |
| JP2008277749A (en) | 2007-04-02 | 2008-11-13 | Shinko Electric Ind Co Ltd | Wiring board and its manufacturing method |
| KR101007327B1 (en) | 2009-05-08 | 2011-01-13 | 삼성전기주식회사 | PCB Board |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201322852A (en) | 2013-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7886433B2 (en) | Method of manufacturing a component-embedded PCB | |
| US8400782B2 (en) | Wiring board and method for manufacturing the same | |
| KR101550467B1 (en) | Wiring board method of manufacturing the same and semiconductor package | |
| TWI479972B (en) | Multi-layer flexible printed wiring board and manufacturing method thereof | |
| JPH09246719A (en) | Method for formation of conductive layer of substrate | |
| KR102356809B1 (en) | Printed circuit board and method of manufacturing the same | |
| US20110056732A1 (en) | Flex-rigid wiring board and method for manufacturing the same | |
| US20050251997A1 (en) | Method for forming printed circuit board | |
| KR20170108581A (en) | Magnetic core embedded printed circuit board | |
| KR20190012056A (en) | Rigid flexible printed circuit board and the manufacturing method thereof | |
| US8546698B2 (en) | Wiring board and method for manufacturing the same | |
| US20150068791A1 (en) | Printed wiring board and method for manufacturing the same | |
| TWI700021B (en) | Fabrication method of multilayer circuit board structure with through holes and blind holes at the same time | |
| KR101501902B1 (en) | Printed circuit board substrate having metal post and the method of manufacturing the same | |
| KR101194461B1 (en) | Printed circuit board and method for manufacturing the same | |
| JP4319917B2 (en) | Manufacturing method of component built-in wiring board | |
| KR101222828B1 (en) | Method of manufacturing coreless substrate | |
| KR20040061410A (en) | PCB with the plated through holes filled with copper with copper and the fabricating method thereof | |
| KR20100088874A (en) | A method of exposing a pcb and a method of manufacturing a pcb comprising the same | |
| KR100826345B1 (en) | Printed circuit board and manufacturing method thereof | |
| KR101022869B1 (en) | Manufacturing Method of Printed Circuit Board for Image Sensor Module | |
| KR100925756B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
| CN112153802B (en) | Circuit board structure and manufacturing method thereof | |
| KR20140055331A (en) | Printed circuit board and method for manufacturing the same | |
| KR101531101B1 (en) | Method for Manufacturing Printed Circuit Board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20110922 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120816 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20121018 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20121018 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151005 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20170728 |